DE102016200247A1 - Test arrangement and method for testing solder joints of arranged within an electronic module electronic component - Google Patents

Abstract

Die Erfindung betrifft eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1) zu einer Leiterplatte (7), wobei der elektronische Baustein (1) eine Mehrzahl an Kontaktleitungen (5) aufweist, die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1), die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse (4) umfassen, über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen und über die der elektronische Baustein (1) mit der Baugruppe verbindbar ist. Hierfür wird vorgeschlagen, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen (PZ) einer Kontaktleitung (5) sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels (LP1) für den ersten Pegelzustand (PZ1) und eines zweiten Leitungspegels (LP2) für den zweiten Pegelzustand (PZ2) einer Kontaktleitung (5) vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) einzeln zuschaltbar sind.The invention relates to a test arrangement and a method for testing solder joints (8) of an electronic component (1) arranged within an electronic assembly to form a printed circuit board (7), wherein the electronic component (1) has a plurality of contact leads (5) in each case from contact connections (4) of the electronic component (1), which comprise logical and unoccupied contact connections (4) via which solder connections (8) extend to the printed circuit board (7) and via which the electronic component (1) with the assembly is connectable. For this purpose, it is proposed that a line level setting device for the selective determination of at least two level states (PZ) of a contact line (5) and a line level detection means for detecting a first line level (LP1) for the first level state (PZ1) and a second line level (LP2) for the second Level state (PZ2) of a contact line (5) are provided, wherein the line level setting means and the line level detecting means for each contact line (5) of the plurality of contact lines (5) are individually switchable.

Description

Technisches Gebiet Technical area

Die Erfindung betrifft eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs (Application Specific Integrated Circuits). The invention relates to a test arrangement and a method for testing solder joints of an electronic module arranged within an electronic assembly, in particular an ASIC (Application Specific Integrated Circuits).

Eine elektronische Baugruppe ist eine konstruktive und in der Regel auch funktionelle Einheit aus integrierten und/oder diskreten und passiven Bauelementen, die durch ein Leitungsnetz auf einem Verdrahtungsträger, der im Folgenden als Leitungsplatte (Printed Circuit Board PCB) bezeichnet wird, elektrisch und mechanisch verbunden sind. Im Rahmen der vorliegenden Erfindung umfasst dabei die Baugruppe zumindest einen elektronischen Baustein als Bauelement, der auf die Leiterplatte aufgelötet wird und mit den anderen auf der Leiterplatte angeordneten Bauelementen der elektronischen Baugruppe über Kontaktleitungen verbindbar ist. Der elektronische Baustein weist dabei eine Mehrzahl an Kontaktleitungen auf, die jeweils von Kontaktanschlüssen des elektronischen Bausteins, die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse umfassen, über die Lötverbindungen zur Leiterplatte verlaufen. An electronic module is a constructive and usually functional unit of integrated and / or discrete and passive components, which are electrically and mechanically connected by a wiring network on a wiring carrier, which is referred to below as a printed circuit board (PCB) , In the context of the present invention, the assembly comprises at least one electronic component as a component which is soldered onto the printed circuit board and can be connected to the other components of the electronic assembly arranged on the printed circuit board via contact lines. The electronic module in this case has a plurality of contact lines, each extending from the contact terminals of the electronic module, the occupied by logical programming and unoccupied contact terminals, extend over the solder joints to the circuit board.

Als Kontaktanschlüsse werden im Folgenden jene Signal- und Spannungsversorgungsanschlüsse des elektronischen Bausteins verstanden, die über die so genannten Bond Wires mit den Lötverbindungen zur Leiterplatte verbunden sind. Bei BGAs (Ball Grid Arrays) und FCBGAs (Flip-Chip Ball Grid Arrays) handelt es sich bei den Lötverbindungen um Lötkugeln (balls), über die das BGA-Gehäuse bzw. das FCBGA-Gehäuse an der Leiterplatte befestigt wird. Bei QFPs (Quad Flat Packages) werden so genannte Pins auf die Leiterplatte aufgelötet, die jeweils den Kontaktanschlüssen eindeutig zugeordnet sind, wobei die Begriffe „Pins“ und „Balls“ in der Praxis austauschbar verwendet werden, da etwa bei ASICs das Package in bestimmten Grenzen frei wählbar ist. Auf der Leiterplatte werden die Kontaktleitungen als Leiterbahnen weitergeführt, wo sie beispielsweise zu einem anderen elektronischen Bauelement, etwa einem anderen elektronischen Baustein, führen können. In the following, the term "contact connections" refers to those signal and voltage supply connections of the electronic module which are connected to the soldering connections to the printed circuit board via the so-called bond wires. For Ball Grid Arrays (BGAs) and Flip-Chip Ball Grid Arrays (FCBGAs), the solder joints are solder balls that attach the BGA package or FCBGA package to the board. With QFPs (Quad Flat Packages), so-called pins are soldered to the PCB, which are each assigned to the contact terminals, whereby the terms "pins" and "balls" are used interchangeably in practice, since with ASICs the package is within certain limits is freely selectable. On the circuit board, the contact lines are continued as conductor tracks, where they can lead, for example, to another electronic component, such as another electronic component.

Bausteinseitig sind die Kontaktanschlüsse in der Regel mit Buffer verbunden, die am Ausgang des elektronischen Bausteins angeordnet sind und die betreffende Kontaktleitung mit ihrem spezifischen physikalischen Verhalten treiben. Block side, the contact terminals are usually connected to buffer, which are arranged at the output of the electronic module and drive the relevant contact line with their specific physical behavior.

Stand der Technik State of the art

Bei der Fertigung von elektronischen Baugruppen werden die elektronischen Bausteine auf die Leiterplatte aufgelötet. Diese Lötverbindungen unterliegen während des Gebrauches mechanischen und/oder thermischen Belastungen, die zu einem Defekt der Lötverbindung führen können. Dadurch kann es zu temporären oder vollständigen Funktionsausfällen der betroffenen Kontaktleitung kommen. In the production of electronic assemblies, the electronic components are soldered onto the circuit board. These solder joints are subject during use mechanical and / or thermal stresses that can lead to a defect in the solder joint. This can lead to temporary or complete functional failures of the affected contact line.

Nachdem der elektronische Baustein auf der Leiterplatte aufgelötet wurde, ist eine nachträgliche Kontaktierung der Pins oder Balls zu Prüfzwecken kaum mehr möglich. Daher müssen Testvorrichtungen auf die Baugruppe aufgebracht werden, für die Steckvorrichtungen und eigene Leiterbahnen benötigt werden, die aufgrund der zumeist hohen Anzahl an Kontaktleitungen viel Baugruppenplatz benötigen. Zudem ist es für eine solche Prüfung zumeist erforderlich die Baugruppe aus dem elektronischen Gerät zu entfernen. After the electronic component has been soldered onto the printed circuit board, a subsequent contacting of the pins or balls for testing purposes is hardly possible anymore. Therefore, test devices must be applied to the module, for the plug devices and their own interconnects are needed, which require a lot of assembly space due to the usually high number of contact lines. In addition, for such a test it is usually necessary to remove the module from the electronic device.

Darstellung der Erfindung Presentation of the invention

Es ist daher eine Aufgabe der vorliegenden Erfindung eine Prüfanordnung und ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins bereit zu stellen, die eine Prüfung der Lötverbindungen ohne Befestigung externer Testvorrichtungen ermöglichen, sodass die betreffende Baugruppe für eine solche Prüfung auch nicht mehr aus dem elektronischen Gerät entfernt werden muss. It is therefore an object of the present invention to provide a test assembly and method for testing solder joints of an electronic package disposed within an electronic package that allows testing of the solder joints without attaching external test fixtures such that the assembly concerned does not more has to be removed from the electronic device.

Diese Aufgabe wird durch eine Prüfanordnung mit den Merkmalen von Anspruch 1 und durch ein Verfahren mit den Merkmalen des Patentanspruchs 9 gelöst. This object is achieved by a test arrangement having the features of claim 1 and by a method having the features of claim 9.

Anspruch 1 bezieht sich auf eine Prüfanordnung zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs, zu einer Leiterplatte, wobei der elektronische Baustein eine Mehrzahl an Kontaktleitungen aufweist, die jeweils von Kontaktanschlüssen des elektronischen Bausteins, die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse umfassen, über die Lötverbindungen zur Leiterplatte verlaufen und über die der elektronische Baustein mit der Baugruppe verbindbar ist. Erfindungsgemäß wird hierbei vorgeschlagen, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen einer Kontaktleitung sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels für den ersten Pegelzustand und eines zweiten Leitungspegels für den zweiten Pegelzustand einer Kontaktleitung vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung der Mehrzahl an Kontaktleitungen zuschaltbar sind. Claim 1 relates to a test arrangement for testing solder joints of an electronic module arranged within an electronic module, in particular an ASIC, to a printed circuit board, wherein the electronic module has a plurality of contact lines, each of the contact terminals of the electronic component, by logical programming occupied and unoccupied contact terminals extend over the solder connections to the circuit board and over which the electronic module is connectable to the module. According to the invention, it is proposed here that a line level setting device for selectively fixing at least two level states of a contact line as well as a line level detection device for detecting a first line level for the first level state and a second line level for the second level state of a contact line are provided, wherein the conduction level setting means and the line level detecting means for each contact line of the plurality of contact lines are switchable.

Falls erforderlich können auf diese Weise auch sämtliche Kontaktleitungen eines elektronischen Bausteins geprüft werden, wofür auch sämtliche Kontaktleitungen mit der erfindungsgemäßen Leitungspegelfestlegungseinrichtung versehen werden müssen. Wie noch ausführlich erläutert werden wird können die Kontaktleitungen mithilfe der Leitungspegelfestlegungseinrichtung mit definierten Pegelzuständen beaufschlagt werden, wobei die Leitungspegelerfassungseinrichtung den jeweils entsprechenden Leitungspegel erfasst, somit gewissermaßen die „Antwort“ der entsprechenden Kontaktleitung. Bei intakten Lötverbindungen ist der zu erwartende Leitungspegel bekannt, sodass bei davon abweichenden Leitungspegeln auf einen Defekt der Lötverbindung geschlossen werden kann. Für die zuverlässige Detektion fehlerhafter Lötverbindungen ist jedoch die Anwendung von zumindest zwei Pegelzuständen erforderlich, wie noch näher beschrieben werden wird. If necessary, all contact lines of an electronic module can be tested in this way, for which all contact lines must be provided with the line level setting device according to the invention. As will be explained in more detail below, the contact lines can be subjected to defined level states by means of the line level setting device, the line level detection device detecting the respectively corresponding line level, thus effectively the "response" of the corresponding contact line. With intact solder joints, the expected line level is known, so that it can be concluded that a defect in the solder joint at deviating line levels. For the reliable detection of faulty solder joints, however, the application of at least two level states is required, as will be described in more detail.

Als Leitungspegel werden dabei voneinander unterscheidbare, diskrete Gleichspannungszustände der Kontaktleitungen bezeichnet. Falls genau zwei unterschiedliche Leitungspegel verwendet werden, können die beiden Leitungspegel einer Kontaktleitung durch die logischen Zustände „1“ und „0“ charakterisiert werden. In this case, the term "line level" refers to discrete, discrete DC voltage states of the contact lines which can be distinguished from one another. If exactly two different line levels are used, the two line levels of a contact line can be characterized by the logical states "1" and "0".

Eine mögliche Ausführungsform einer Leitungspegelfestlegungseinrichtung sieht etwa vor, dass zur Festlegung eines ersten Pegelzustandes ein über einen ersten Schalter zur Kontaktleitung zuschaltbarer Pull-down-Widerstand vorgesehen ist, und zur Festlegung eines zweiten Pegelzustandes ein über einen zweiten Schalter zuschaltbarer Pull-up-Widerstand. Der Pull-down-Widerstand verbindet die Kontaktleitung mit der Masse, und der Pull-up-Widerstand verbindet die Kontaktleitung mit einer Spannungsquelle mit der Betriebsspannung +U_B. Falls der erste Schalter geschlossen ist und der zweite Schalter offen ist, sodass der Pull-down-Widerstand zur entsprechenden Kontaktleitung zugeschalten wurde, „zieht“ der Pull-down-Widerstand den entsprechenden Kontaktanschluss somit auf Masse, sofern die Kontaktleitung intakt ist. Der erwartete Leitungspegel ist somit die logische Antwort „0“. Falls der erste Schalter offen ist und der zweite Schalter geschlossen ist, sodass nun der Pull-up-Widerstand zur entsprechenden Kontaktleitung zugeschalten wurde, „zieht“ der Pull-up-Widerstand den entsprechenden Kontaktanschluss auf eine positive Betriebsspannung, sofern die Kontaktleitung wiederum intakt ist. Der erwartete Leitungspegel ist somit die logische Antwort „1“. A possible embodiment of a line level setting device provides, for example, that a pull-down resistor which can be connected via a first switch to the contact line is provided for determining a first level state, and a pull-up resistor which can be connected via a second switch is used to define a second level state. The pull-down resistor connects the contact line to the ground, and the pull-up resistor connects the contact line to a voltage source with the operating voltage + U _B. Thus, if the first switch is closed and the second switch is open, such that the pull-down resistor has been connected to the corresponding contact line, the pull-down resistor will "pull" the corresponding contact terminal to ground, provided that the contact line is intact. The expected line level is thus the logical answer "0". If the first switch is open and the second switch is closed so that now the pull-up resistor has been connected to the corresponding contact line, the pull-up resistor "pulls" the corresponding contact connection to a positive operating voltage, provided that the contact line is again intact , The expected line level is thus the logical answer "1".

Der Pull-down-Widerstand und der Pull-up-Widerstand können dabei auf der Leiterplatte angeordnet werden, wobei der erste Schalter und der zweite Schalter vom elektronischen Baustein angesteuert werden. The pull-down resistor and the pull-up resistor can be arranged on the circuit board, wherein the first switch and the second switch are controlled by the electronic component.

Die Leitungspegelfestlegungseinrichtung sowie die Leitungspegelerfassungseinrichtung können ferner jeweils einen Buffer aufweisen, wobei insbesondere vorgeschlagen wird, dass die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung hierfür einen integriert ausgebildeten bidirektionalen Buffer aufweisen. The line level setting device and the line level detection device may each further comprise a buffer, wherein it is especially proposed that the line level setting device and the line level detection device have an integrally formed bidirectional buffer for this purpose.

Die Leitungspegelerfassungseinrichtung weist ferner vorzugsweise ein Abtastregister zur Erfassung der ersten und zweiten Leitungspegel einer jeden Kontaktleitung der Mehrzahl an Kontaktleitungen auf. The line level detecting means preferably further comprises a sampling register for detecting the first and second line levels of each contact line of the plurality of contact lines.

Die Leitungspegelerfassungseinrichtung ist dabei etwa auf einem ASIC ausgebildet, wobei jeder Kontaktanschluss der Mehrzahl an Kontaktleitungen mit einem bidirektionalen Buffer versehen ist. Falls sämtliche Kontaktleitungen eines elektronischen Bausteins überprüfbar sein sollen, sind sämtliche Kontaktanschlüsse mit einem solchen bidirektionalen Buffer zu versehen, also nicht nur die funktionalen Kontaktanschlüsse, also jene, die durch logische Programmierung belegt sind, sondern auch die „freien“ Kontaktanschlüsse, also jene, die nicht durch eine logische Programmierung belegt sind. The line level detection device is formed approximately on an ASIC, wherein each contact terminal of the plurality of contact lines is provided with a bidirectional buffer. If all the contact lines of an electronic module are to be verifiable, all contact terminals are to be provided with such a bidirectional buffer, so not only the functional contact terminals, so those that are occupied by logic programming, but also the "free" contact terminals, ie those that are not occupied by a logical programming.

Die Erfindung bezieht sich des Weiteren auf ein Verfahren zur Prüfung von Lötverbindungen eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins, insbesondere eines ASICs, zu einer Leiterplatte, wobei erfindungsgemäß vorgeschlagen wird, dass in einem ersten Schritt für eine Mehrzahl an Kontaktleitungen, die jeweils von Kontaktanschlüssen des elektronischen Bausteins über die Lötverbindungen zur Leiterplatte verlaufen, Pull-down-Widerstände zu jeder Kontaktleitung zugeschalten werden und die Leitungspegel der Kontaktleitungen als erste Leitungspegel in einem Abtastregister des elektronischen Bausteins gespeichert werden, und in einem zweiten Schritt zu jeder Kontaktleitung Pull-up-Widerstände zugeschalten werden und die Leitungspegel der Kontaktleitungen als zweite Leitungspegel im Abtastregister gespeichert werden, wobei durch Vergleich der ersten und zweiten Leitungspegel einer jeden Kontaktleitung der Mehrzahl an Kontaktleitungen ein Defekt der der betreffenden Kontaktleitung jeweils zugeordneten Lötverbindung detektiert wird. The invention further relates to a method for testing solder joints of an electronic component, in particular an ASIC, arranged within a printed circuit board to a printed circuit board, wherein it is proposed according to the invention that, in a first step, for a plurality of contact lines, each of contact terminals of the electronic module via the solder connections to the circuit board, pull-down resistors are connected to each contact line and the line level of the contact lines are stored as first line level in a sampling register of the electronic component, and in a second step to each contact line pull-up resistors and the line levels of the contact lines are stored as second line levels in the sample register, whereby by comparing the first and second line levels of each contact line of the plurality of contact lines, a defect of the respective contact line respectively associated solder joint is detected.

Selbstverständlich ist es auch möglich die Reihenfolge der Zuschaltung von Pull-up-Widerständen und Pull-down-Widerständen zu vertauschen, also zuerst alle Pull-up-Widerstände zuzuschalten und danach alle Pull-down-Widerstände. Wesentlich ist die Festlegung von zumindest zwei unterschiedlichen pegelzuständen, für die der jeweilige Leitungspegel erfasst wird. Falls Abweichungen der erfassten Leitungspegel von den erwarteten Leitungspegeln festgestellt werden, so kann auf defekte Lötverbindungen rückgeschlossen werden, wie noch näher ausgeführt werden wird. Of course, it is also possible to reverse the order of connection of pull-up resistors and pull-down resistors, so first turn all pull-up resistors and then all pull-down resistors. It is essential to establish at least two different level states for which the respective line level is detected. If deviations of the detected line levels from the expected line levels are detected, then it can be deduced on defective solder joints, as will be explained in more detail.

Vorzugsweise werden dabei der erste und der zweite Schritt in einer Serviceroutine des elektronischen Bausteins durchgeführt. Preferably, the first and the second step are performed in a service routine of the electronic module.

Kurzbeschreibung der Figuren Brief description of the figures

Zur weiteren Erläuterung der Erfindung wird im nachfolgenden Teil der Beschreibung auf die Figuren Bezug genommen, aus der weitere vorteilhafte Ausgestaltungen, Einzelheiten und Weiterbildungen der Erfindung zu entnehmen sind. Es zeigen: To further explain the invention, reference is made in the following part of the description to the figures, from the further advantageous embodiments, details and further developments of the invention can be found. Show it:

1 eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Prüfanordnung zur Durchführung des erfindungsgemäßen Verfahrens. 1 a schematic representation of an embodiment of a test arrangement according to the invention for carrying out the method according to the invention.

2 eine logische Tabelle zur Illustration des Zusammenhangs von Schalterstellung, Pegelzustand, Leitungspegel und Fehlerdetektion. 2 a logical table illustrating the relationship between switch position, level state, line level and error detection.

Ausführung der Erfindung Embodiment of the invention

Zunächst wird auf die 1 Bezug genommen, die eine schematische Darstellung einer Ausführungsform einer erfindungsgemäßen Prüfanordnung zur Durchführung des erfindungsgemäßen Verfahrens zeigt. Die Prüfanordnung bezieht sich auf einen elektronischen Baustein 1, der auf einer Leiterplatte aufgelötet wird und mit den anderen auf der Leiterplatte 7 aufgelötet ist. Beim elektronischen Baustein 1 handelt es sich etwa um einen als BGA-Package ausgeführten Chip, der über Lötkugeln 8 auf der Leiterplatte 7 befestigt ist. Diese Lötverbindungen 8 sind Teil von Kontaktleitungen 5, die jeweils von Kontaktanschlüssen 4 des elektronischen Bausteins 1 über die Lötverbindungen 8 zur Leiterplatte 7 verlaufen. Auf der Leiterplatte 7 werden die Kontaktleitungen 5 als Leiterbahnen weitergeführt, wo sie beispielsweise zu einem anderen elektronischen Bauelement 6, etwa einem weiteren als BGA-Package ausgeführten Chip, führen können. First, on the 1 Reference is made, which shows a schematic representation of an embodiment of a test arrangement according to the invention for carrying out the method according to the invention. The test arrangement refers to an electronic component 1 which is soldered on a circuit board and with the others on the circuit board 7 is soldered. With the electronic component 1 it is about a executed as a BGA package chip, the solder balls 8th on the circuit board 7 is attached. These solder joints 8th are part of contact lines 5 , each of contact connections 4 of the electronic component 1 over the solder joints 8th to the circuit board 7 run. On the circuit board 7 become the contact lines 5 continued as traces, where, for example, to another electronic component 6 , such as another chip running as a BGA package.

Der elektronische Baustein 1 weist freilich eine Mehrzahl an Kontaktleitungen 5 auf, die jeweils von Kontaktanschlüssen 3 des elektronischen Bausteins 1 zur Leiterplatte 7 verlaufen, auch wenn in der 1 aus Gründen der Übersichtlichkeit lediglich eine Kontaktleitung 5 eingezeichnet ist. The electronic component 1 of course has a plurality of contact lines 5 on, each of contact connections 3 of the electronic component 1 to the circuit board 7 run, even if in the 1 for reasons of clarity, only one contact line 5 is drawn.

Die in der 1 eingezeichnete Kontaktleitung 5 führt von einem Kontaktanschluss 4 des elektronischen Bausteins 1 über die Lötverbindung 8.1 zur Leiterplatte 7. The in the 1 drawn contact line 5 leads from a contact connection 4 of the electronic component 1 over the solder joint 8.1 to the circuit board 7 ,

Der Kontaktanschluss 4 ist ferner mit einem bidirektionalen Buffer 3 versehen, der am Ausgang des elektronischen Bausteins 1 angeordnet ist und die betreffende Kontaktleitung 5 mit ihrem spezifischen physikalischen Verhalten treibt. Falls sämtliche Kontaktleitungen 5 eines elektronischen Bausteins 1 überprüfbar sein sollen, sind sämtliche Kontaktanschlüsse 4 mit einem solchen bidirektionalen Buffer 3 zu versehen, also nicht nur die funktionalen Kontaktanschlüsse 4 sowie jene, die an sich ausschließlich als Ein- oder Ausgang verwendet werden, sondern auch jene, die nicht durch eine logische Programmierung belegt sind. The contact connection 4 is also with a bidirectional buffer 3 provided at the output of the electronic component 1 is arranged and the relevant contact line 5 with their specific physical behavior. If all contact lines 5 an electronic component 1 be verifiable, are all contact connections 4 with such a bidirectional buffer 3 not just the functional contact connections 4 as well as those that are used solely as inputs or outputs, but also those that are not occupied by a logical programming.

Der Buffer 3 ist wiederum mit einem Abtastregister 2 verbunden. Das Abtastregister 2 und der Buffer 3 sind die wesentlichen Komponenten der erfindungsgemäßen Leitungspegelerfassungseinrichtung. The buffer 3 is again with a scan register 2 connected. The scan register 2 and the buffer 3 are the essential components of the line level detection device according to the invention.

Die 1 zeigt ferner eine Ausführungsform einer Leitungspegelfestlegungseinrichtung, die zur Festlegung eines ersten Pegelzustandes PZ₁ einen über einen ersten Schalter S₁ zur Kontaktleitung 5 zuschaltbaren Pull-down-Widerstand R_pd aufweist, und zur Festlegung eines zweiten Pegelzustandes PZ₂ einen über einen zweiten Schalter S₂ zuschaltbaren Pull-up-Widerstand R_pu. Der Pull-down-Widerstand R_pd und der Pull-up-Widerstand R_pu sind auf der Leiterplatte 7 angeordnet, wobei der erste Schalter S₁ und der zweite Schalter S₂ über ebenfalls auf der Leiterplatte 7 verlaufene Leiterbahnen vom elektronischen Baustein 1 angesteuert werden. Zur Ansteuerung der beiden Schalter S₁ und S₂ sind zwei Ausgänge des elektronischen Bausteins 1 vorgesehen, die in der 1 über die Lötverbindung 8.2 und 8.3 mit den Schaltern S₁ und S₂ verbunden sind. The 1 further shows an embodiment of a line level setting device, which for determining a first level state PZ ₁ via a first switch S ₁ to the contact line 5 switchable pull-down resistor R _pd , and to establish a second level state PZ ₂ a via a second switch S ₂ switchable pull-up resistor R _pu . The pull-down resistor R _pd and the pull-up resistor R _pu are on the circuit board 7 arranged, wherein the first switch S ₁ and the second switch S ₂ also on the circuit board 7 Running traces of electronic component 1 be controlled. To control the two switches S ₁ and S ₂ are two outputs of the electronic component 1 provided in the 1 over the solder joint 8.2 and 8.3 are connected to the switches S ₁ and S ₂ .

Falls der erste Schalter S₁ geschlossen ist („1“ in der 2) und der zweite Schalter S₂ offen ist („0“ in der 2), sodass der Pull-down-Widerstand R_pd zur entsprechenden Kontaktleitung 5 zugeschalten wurde, „zieht“ der Pull-down-Widerstand R_pd den entsprechenden Kontaktanschluss 5 auf Masse („GND“ in der 1). Auf diese Weise wird ein erster Pegelzustand PZ₁ als Pegelzustand PZ definiert, der dem logischen Wert „0“ entspricht. Sofern die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, entspricht der erwartete Leitungspegel LP somit der logischen Antwort „0“. Falls der erste Schalter S₁ offen ist und der zweite Schalter S₂ geschlossen ist, sodass nun der Pull-up-Widerstand R_pu zur entsprechenden Kontaktleitung 5 zugeschalten wurde, „zieht“ der Pull-up-Widerstand R_pu den entsprechenden Kontaktanschluss 5 auf eine positive Betriebsspannung +U_B. Auf diese Weise wird ein zweiter Pegelzustand PZ₂ als Pegelzustand PZ definiert, der dem logischen Wert „1“ entspricht. Sofern die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, entspricht der erwartete Leitungspegel LP somit der logischen Antwort „1“. If the first switch S _{1 is} closed ("1" in the 2 ) and the second switch S _{2 is} open ("0" in the 2 ), so that the pull-down resistor R _pd to the corresponding contact line 5 was switched on, the pull-down resistor R _pd "pulls" the corresponding contact terminal 5 on earth ("GND" in the 1 ). In this way, a first level state PZ _{1 is} defined as level state PZ, which corresponds to the logical value "0". If the contact line 5 and in particular the solder joint 8.1 are OK, the expected line level LP thus corresponds to the logical answer "0". If the first switch S _{1 is} open and the second switch S _{2 is} closed, so now the pull-up resistor R _pu to the corresponding contact line 5 was switched on, the pull-up resistor R _pu "pulls" the corresponding contact terminal 5 on a positive operating voltage + U _B. In this way, a second level state PZ _{2 is} defined as level state PZ, which corresponds to the logical value "1". If the contact line 5 and in particular the solder joint 8.1 are OK, the expected line level LP thus corresponds to the logical response "1".

Zur Prüfung der Lötverbindung 8.1 des elektronischen Bausteins 1 zur Leiterplatte 7 wird nun in einem ersten Schritt der erste Schalter S₁ geschlossen und der zweite Schalter S₂ geöffnet, sodass der Pull-down-Widerstand R_pd zur entsprechenden Kontaktleitung 5 zugeschalten wird. Falls die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, „zieht“ der Pull-down-Widerstand R_pd den entsprechenden Kontaktanschluss 5 auf Masse und die logische Antwort ist „0“. Zur Prüfung dieses Sachverhalts erfasst das Abtastregister 2 als ersten Leitungspegel LP₁ den logischen Wert „0“ für den entsprechenden Leitungspegel LP. For testing the solder joint 8.1 of the electronic component 1 to the circuit board 7 Now, in a first step, the first switch S _{1 is} closed and the second switch S _{2 is} opened, so that the pull-down resistor R _pd to the corresponding contact line 5 is switched on. If the contact line 5 and in particular the solder joint 8.1 are _OK, the pull-down resistor R _pd "pulls" the corresponding contact terminal 5 on earth and the logical answer is "0". To examine this fact, the sampling register detects 2 as the first line level LP _1, the logical value "0" for the corresponding line level LP.

In einem zweiten Schritt wird in weiterer Folge der erste Schalter S₁ geöffnet und der zweite Schalter S₂ geschlossen, sodass der Pull-up-Widerstand R_pu zur entsprechenden Kontaktleitung 5 zugeschalten wird. Falls die Kontaktleitung 5 und insbesondere die Lötverbindung 8.1 in Ordnung sind, „zieht“ der Pull-up-Widerstand R_pu den entsprechenden Kontaktanschluss 5 auf die positive Betriebsspannung +U_B und das Abtastregister 2 erfasst als zweiten Leitungspegel LP₂ den logischen Wert „1“ für den entsprechenden Leitungspegel LP. Der erste und zweite Leitungspegel LP₁ und LP₂ können in weiterer Folge von einer Software des elektronischen Bausteins 1 ausgelesen werden. Da als erster Leitungspegel LP₁ die logische Antwort „0“ ermittelt wurde und als zweiter Leitungspegel LP₂ die logische Antwort „1“, und diese Werte den von der Leitungspegelfestlegungseinrichtung vorgegebenen Pegelzuständen PZ entsprechen, kann auf eine ungestörte Kontaktleitung 5 sowie eine intakte Lötverbindung 8.1 geschlossen werden, wie in der 2 in der Spalte „LP-N“ ersichtlich ist. In a second step, the first switch S _{1 is} subsequently opened and the second switch S _{2 is} closed, so that the pull-up resistor R _pu to the corresponding contact line 5 is switched on. If the contact line 5 and in particular the solder joint 8.1 are OK, pull-up resistor R _pu "pulls" the corresponding contact terminal 5 to the positive operating voltage + U _B and the sampling register 2 detected as the second line level LP _2, the logical value "1" for the corresponding line level LP. The first and second line level LP ₁ and LP ₂ can subsequently be used by software of the electronic module 1 be read out. Since the logical response "0" has been determined as the first line level LP _{1 and} the logical response "1" as the second line level LP ₂ , and these values correspond to the level states PZ predetermined by the line level setting device, it is possible to search for an undisturbed contact line 5 as well as an intact solder joint 8.1 be closed, as in the 2 in the column "LP-N" is visible.

Im Fall einer defekten Lötverbindung 8.1, etwa aufgrund einer Ablösung der Lötkugel von der Leiterplatte 7 oder dem elektronischen Baustein 1, wird der von der Leitungspegelfestlegungseinrichtung vorgegebene Pegelzustand PZ nicht mehr ungestört von der Leitungspegelerfassungseinrichtung detektiert werden können. Stattdessen werden ein bausteininterner Pull-up-Widerstand oder ein bausteininterner Pull-down-Widerstand des elektronischen Bausteins 1 detektiert werden, die an dessen Ausgang in der Regel vorgesehen sind. Da der Pull-down-Widerstand R_pd und der Pull-up-Widerstand R_pu der Prüfanordnung aufgrund der defekten Lötverbindung 8.1 nun nicht mehr wirksam sind, werden stattdessen bausteininterne Pull-up-Widerstände oder Pull-down-Widerstände detektiert. Falls am betreffenden Kontaktanschluss 4 des elektronischen Bausteins 1 etwa ein bausteininterner Pull-down-Widerstand angelegt ist, detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „0“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „0“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F1“ ersichtlich. In the case of a defective solder joint 8.1 , for example, due to a detachment of the solder ball from the circuit board 7 or the electronic component 1 , the level state PZ predetermined by the line level setting device can no longer be detected undisturbed by the line level detection device. Instead, a building block internal pull-up resistor or a building block internal pull-down resistor of the electronic module 1 be detected, which are provided at the output in the rule. Since the pull-down resistor R _pd and the pull-up resistor R _{pu of} the test arrangement due to the defective solder joint 8.1 are no longer effective, block-internal pull-up resistors or pull-down resistors are detected instead. If at the relevant contact connection 4 of the electronic component 1 For example, if a device-internal pull-down resistor is applied, the line level detection device always detects a line level LP with the logic value "0", independently of the specification of the level state PZ by the line level setting device. Both in the first and in the second step of the test method, in which first the first level state PZ ₁ with logical value 0 "and then the second level state PZ ₂ with logical value" 1 "are specified, both as first line level LP ₁ and determined as the second line level LP _2, the logical value "0". This fact is in the 2 in the column "LP-F1".

Falls am betreffenden Kontaktanschluss 4 des elektronischen Bausteins 1 etwa ein bausteininterner Pull-up-Widerstand angelegt ist, detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „1“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „1“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F2“ ersichtlich. If at the relevant contact connection 4 of the electronic component 1 For example, if an on-chip pull-up resistor is applied, the line level detection means will always detect a line level LP of logic "1" regardless of the level setting PZ set by the line level setting means. Both in the first and in the second step of the test method, in which first the first level state PZ ₁ with logical value 0 "and then the second level state PZ ₂ with logical value" 1 "are specified, both as first line level LP ₁ and determined as the second line level LP _2, the logical value "1". This fact is in the 2 in the column "LP-F2".

Des Weiteren ist es möglich, dass der Kontaktanschluss 4 bei defekter Lötverbindung 8.1 gegen Masse kurzgeschlossen ist. In diesem Fall detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „0“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „0“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F3“ ersichtlich. Furthermore, it is possible that the contact connection 4 with defective solder connection 8.1 shorted to ground. In this case, the line level detecting means always detects a line level LP having the logical value "0" regardless of the specification of the level state PZ by the line level setting means. Both in the first and in the second step of the test method, in which first the first level state PZ ₁ with logical value 0 "and then the second level state PZ ₂ with logical value" 1 "are specified, both as first line level LP ₁ and determined as the second line level LP _2, the logical value "0". This fact is in the 2 in the column "LP-F3".

Des Weiteren ist es möglich, dass der Kontaktanschluss 4 bei defekter Lötverbindung 8.1 gegen die Betriebsspannung +_UB kurzgeschlossen ist. In diesem Fall detektiert die Leitungspegelerfassungseinrichtung stets einen Leitungspegel LP mit dem logischen Wert „1“, unabhängig von der Vorgabe des Pegelzustandes PZ durch die Leitungspegelfestlegungseinrichtung. Sowohl im ersten als auch im zweiten Schritt des Prüfverfahrens, bei denen zunächst der erste Pegelzustand PZ₁ mit logischem Wert 0“ und danach der zweite Pegelzustand PZ₂ mit logischem Wert „1“ vorgegeben werden, wird somit sowohl als erster Leitungspegel LP₁ als auch als zweiter Leitungspegel LP₂ der logische Wert „1“ ermittelt. Dieser Sachverhalt ist in der 2 in der Spalte „LP-F4“ ersichtlich. Furthermore, it is possible that the contact connection 4 with defective solder connection 8.1 short-circuited to the operating voltage + _UB . In this case, the line level detecting means always detects a line level LP having the logical value "1" irrespective of the specification of the level state PZ by the line level setting means. Both in the first and in the second step of the test method, in which first the first level state PZ ₁ with logical value 0 "and then the second level state PZ ₂ with logical value" 1 "are specified, both as first line level LP ₁ and determined as the second line level LP _2, the logical value "1". This fact is in the 2 in the column "LP-F4".

Die in der 2 in den Spalten LP-F1, LP-F2, LP-F3 und LP-F4 eingetragenen Zustände der ermittelten Leitungspegel LP unterscheiden sich somit von jenen für eine intakte Lötverbindung 8.2 gemäß der Spalte LP-N und eignen sich daher zur Detektion von defekten Lötverbindung 8.1. Vorzugsweise werden dabei der erste und der zweite Schritt in einer Serviceroutine des elektronischen Bausteins 1 durchgeführt. The in the 2 States of the detected line levels LP entered in the columns LP-F1, LP-F2, LP-F3 and LP-F4 thus differ from those for an intact solder connection 8.2 according to the column LP-N and are therefore suitable for the detection of defective solder joint 8.1 , Preferably, the first and the second step in a service routine of the electronic module 1 carried out.

Mithilfe der erfindungsgemäßen Prüfanordnung und des erfindungsgemäßen Verfahrens ist es somit möglich die Lötverbindungen 8 des elektronischen Bausteins 1 zu prüfen und allfällige Defekte zu detektieren, ohne dabei externe Testvorrichtungen befestigen zu müssen oder die betreffende Baugruppe aus dem elektronischen Gerät entfernen zu müssen. Stattdessen sind lediglich auf der Leiterplatte 7 für jede zu überprüfende Kontaktleitung 5 Pull-up-Widerstände R_pu und Pull-down-Widerstände R_pd anzuordnen, wobei es sich dabei aber um einen vergleichsweise kleinen Platz- und Kostenaufwand handelt. With the aid of the test arrangement according to the invention and the method according to the invention, it is thus possible for the solder joints 8th of the electronic component 1 and to detect any defects, without having to attach external test devices or to remove the relevant assembly from the electronic device. Instead, they are just on the circuit board 7 for each contact line to be checked 5 To arrange pull-up resistors R _pu and pull-down resistors R _pd , but this is a relatively small space and cost.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1 1

elektronischer Baustein electronic module

2 2

Abtastregister scan register

3 3

Buffer buffer

4 4

Kontaktanschluss Contact Termination

5 5

Kontaktleitung Contact line

6 6

elektronisches Bauelement electronic component

7 7

Leiterplatte circuit board

8 8th

Lötverbindung solder

R_pu R _pu

Pull-up-Widerstand Pull-up resistor

R_pd R _pd

Pull-down-Widerstand Pull-down resistor

S₁ S ₁

erster Schalter first switch

S₂ S ₂

zweiter Schalter second switch

GNDGND

Masse  Dimensions

+U_B + U _B

positive Betriebsspannung positive operating voltage

PZ PZ

Pegelzustand level state

LP LP

Leitungspegel line level

Claims (10)

Prüfanordnung zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1), insbesondere eines ASICs, zu einer Leiterplatte (7), wobei der elektronische Baustein (1) eine Mehrzahl an Kontaktleitungen (5) aufweist, die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1), die durch logische Programmierung belegte und unbelegte Kontaktanschlüsse (4) umfassen, über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen und über die der elektronische Baustein (1) mit der Baugruppe verbindbar ist, dadurch gekennzeichnet, dass eine Leitungspegelfestlegungseinrichtung zur wahlweisen Festlegung von zumindest zwei Pegelzuständen (PZ) einer Kontaktleitung (5) sowie eine Leitungspegelerfassungseinrichtung zur Erfassung eines ersten Leitungspegels (LP₁) für den ersten Pegelzustand (PZ₁) und eines zweiten Leitungspegels (LP₂) für den zweiten Pegelzustand (PZ₂) einer Kontaktleitung (5) vorgesehen sind, wobei die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung für jede Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) zuschaltbar sind. Test arrangement for testing solder joints ( 8th ) of an electronic component ( 1 ), in particular an ASIC, to a printed circuit board ( 7 ), whereby the electronic component ( 1 ) a plurality of contact lines ( 5 ), each of contact terminals ( 4 ) of the electronic component ( 1 ), the logical programming occupied and unused contact connections ( 4 ), via the solder joints ( 8th ) to the circuit board ( 7 ) and via which the electronic component ( 1 ) is connectable to the module, characterized in that a line level setting device for selectively fixing at least two level states (PZ) of a contact line ( 5 ) and a line level detecting means for detecting a first conduction level (LP ₁ ) for the first level state (PZ ₁ ) and a second conduction level (LP ₂ ) for the second level state (PZ ₂ ) of a contact line ( 5 ), wherein the line level setting device and the line level detecting device for each contact line ( 5 ) of the plurality of contact lines ( 5 ) are switchable. Prüfanordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Leitungspegelfestlegungseinrichtung zur Festlegung eines ersten Pegelzustandes (PZ₁) einen über einen ersten Schalter (S₁) zur Kontaktleitung (5) zuschaltbaren Pull-down-Widerstand (R_pd) aufweist, und zur Festlegung eines zweiten Pegelzustandes (PZ₂) einen über einen zweiten Schalter (S₂) zuschaltbaren Pull-up-Widerstand (R_pu) aufweist. Test arrangement according to claim 1, characterized in that the line level fixing device for determining a first level state (PZ ₁ ) via a first switch (S ₁ ) to the contact line ( 5 ) has switchable pull-down resistor (R _pd ), and for establishing a second level state (PZ ₂ ) via a second switch (S ₂ ) switchable pull-up resistor (R _pu ) has. Prüfanordnung nach Anspruch 2, dadurch gekennzeichnet, dass der Pull-down-Widerstand (R_pd) und der Pull-up-Widerstand (R_pu) auf der Leiterplatte (7) angeordnet sind, wobei der erste Schalter (S₁) und der zweite Schalter (S₂) vom elektronischen Baustein (1) angesteuert werden. Test arrangement according to claim 2, characterized in that the pull-down resistor (R _pd ) and the pull-up resistor (R _pu ) on the printed circuit board ( 7 ), wherein the first switch (S ₁ ) and the second switch (S ₂ ) from the electronic component ( 1 ). Prüfanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Leitungspegelfestlegungseinrichtung einen Buffer (3) aufweist. Test arrangement according to one of claims 1 to 3, characterized in that the line level setting means a buffer ( 3 ) having. Prüfanordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Leitungspegelerfassungseinrichtung einen Buffer (3) aufweist. Test arrangement according to one of claims 1 to 4, characterized in that the line level detection means a buffer ( 3 ) having. Prüfanordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Leitungspegelfestlegungseinrichtung und die Leitungspegelerfassungseinrichtung einen integriert ausgebildeten bidirektionalen Buffer (3) aufweisen. Test arrangement according to one of Claims 1 to 5, characterized in that the line level setting device and the line level detection device have an integrated bidirectional buffer ( 3 ) exhibit. Prüfanordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Leitungspegelerfassungseinrichtung ein Abtastregister (2) zur Erfassung der ersten und zweiten Leitungspegel (LP₁, LP₂) einer jeden Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) aufweist. Test arrangement according to one of Claims 1 to 6, characterized in that the line level detection device has a sampling register ( 2 ) for detecting the first and second line levels (LP ₁ , LP ₂ ) of each contact line ( 5 ) of the plurality of contact lines ( 5 ) having. Prüfanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Leitungspegelerfassungseinrichtung auf einem ASIC ausgebildet ist, wobei jeder Kontaktanschluss (4) der Mehrzahl an Kontaktleitungen (5) mit einem bidirektionalen Buffer (3) versehen ist. Test arrangement according to one of claims 1 to 7, characterized in that the line level detecting means is formed on an ASIC, each contact terminal ( 4 ) of the plurality of contact lines ( 5 ) with a bidirectional buffer ( 3 ) is provided. Verfahren zur Prüfung von Lötverbindungen (8) eines innerhalb einer elektronischen Baugruppe angeordneten elektronischen Bausteins (1), insbesondere eines ASICs, zu einer Leiterplatte (7), dadurch gekennzeichnet, dass in einem ersten Schritt für eine Mehrzahl an Kontaktleitungen (5), die jeweils von Kontaktanschlüssen (4) des elektronischen Bausteins (1) über die Lötverbindungen (8) zur Leiterplatte (7) verlaufen, Pull-down-Widerstände (R_pd) zu jeder Kontaktleitung (5) zugeschalten werden und die Leitungspegel (LP) der Kontaktleitungen (5) als erste Leitungspegel (LP₁) in einem Abtastregister (2) des elektronischen Bausteins (1) gespeichert werden, und in einem zweiten Schritt zu jeder Kontaktleitung (5) Pull-up-Widerstände (R_pu) zugeschalten werden und die Leitungspegel (LP) der Kontaktleitungen (5) als zweite Leitungspegel (LP₂) im Abtastregister (2) gespeichert werden, wobei durch Vergleich der ersten und zweiten Leitungspegel (LP₁, LP₂) einer jeden Kontaktleitung (5) der Mehrzahl an Kontaktleitungen (5) ein Defekt der der betreffenden Kontaktleitung (5) jeweils zugeordneten Lötverbindung (8.1) detektiert wird. Method for testing solder joints ( 8th ) of an electronic component ( 1 ), in particular an ASIC, to a printed circuit board ( 7 ), characterized in that in a first step for a plurality of contact lines ( 5 ), each of contact connections ( 4 ) of the electronic component ( 1 ) over the solder joints ( 8th ) to the circuit board ( 7 ), pull-down resistors (R _pd ) to each contact line ( 5 ) and the line levels (LP) of the contact lines ( 5 ) as first line levels (LP ₁ ) in a sample register ( 2 ) of the electronic component ( 1 ) and in a second step to each contact line ( 5 ) Pull-up resistors (R _pu ) are switched on and the line levels (LP) of the contact lines ( 5 ) as the second line level (LP ₂ ) in the sampling register ( 2 ) by comparing the first and second line levels (LP ₁ , LP ₂ ) of each contact line ( 5 ) of the plurality of contact lines ( 5 ) a defect of the relevant contact line ( 5 ) respectively associated solder joint ( 8.1 ) is detected. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der erste und zweite Schritt in einer Serviceroutine des elektronischen Bausteins (1) durchgeführt werden. Method according to Claim 9, characterized in that the first and second steps in a service routine of the electronic component ( 1 ) be performed.

Images