DE102015202121B4 - SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser - Google Patents

SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser Download PDF

Info

Publication number
DE102015202121B4
DE102015202121B4 DE102015202121.1A DE102015202121A DE102015202121B4 DE 102015202121 B4 DE102015202121 B4 DE 102015202121B4 DE 102015202121 A DE102015202121 A DE 102015202121A DE 102015202121 B4 DE102015202121 B4 DE 102015202121B4
Authority
DE
Germany
Prior art keywords
semiconductor
zone
implantation
semiconductor body
doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015202121.1A
Other languages
English (en)
Other versions
DE102015202121A1 (de
Inventor
Hans-Joachim Schulze
Werner Schustereder
Roland Rupp
Hans Weber
Wolfgang Jantscher
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015202121.1A priority Critical patent/DE102015202121B4/de
Priority to CN201610078275.6A priority patent/CN105870162A/zh
Priority to JP2016020504A priority patent/JP6647897B2/ja
Priority to US15/016,680 priority patent/US9859361B2/en
Publication of DE102015202121A1 publication Critical patent/DE102015202121A1/de
Application granted granted Critical
Publication of DE102015202121B4 publication Critical patent/DE102015202121B4/de
Priority to US15/854,341 priority patent/US10541301B2/en
Priority to JP2019190772A priority patent/JP7111681B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)
  • Inorganic Chemistry (AREA)

Abstract

Halbleitervorrichtung (1), umfassend: – einen Halbleiterkörper (11), wobei der Halbleiterkörper (11) ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; – mindestens eine erste Halbleiterzone (111-1, 111-2), wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) mit implantierten Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist und eine Säulenform aufweist, die sich entlang einer Ausdehnungsrichtung (B) in den Halbleiterkörper (11) hinein erstreckt, wobei eine entsprechende Breite (D) der mindestens einen ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) kontinuierlich zunimmt; – mindestens eine zweite Halbleiterzone (112), die im Halbleiterkörper (11) umfasst ist, wobei die mindestens eine zweite Halbleiterzone (112) angrenzend an die mindestens eine erste Halbleiterzone (111-1, 111-2) angeordnet und mit implantierten Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei – eine Dotierungskonzentration der ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) um weniger als 30% von einem Fixwert mindestens entlang 10% der Gesamtausdehnung der ersten Halbleiterzone (111-1, 111-2) abweicht.

Description

  • TECHNISCHES GEBIET
  • Diese Beschreibung bezieht sich auf Ausführungsformen einer Halbleitervorrichtung und auf Ausführungsformen eines Verfahrens zur Herstellung einer Halbleitervorrichtung, beispielsweise auf Ausführungsformen einer Diode, eines MOSFET und ähnlichem, und auf Ausführungsformen eines Verfahrens zur Herstellung derartiger Produkte. Insbesondere bezieht sich diese Beschreibung auf Ausführungsformen einer Halbleitervorrichtung, die auf einem Halbleiterkörpermaterial basiert, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von beispielsweise Silizium ist, auf Ausführungsformen einer Halbleitervorrichtung, die auf Siliziumkarbid basiert, und auf Ausführungsformen eines Verfahrens zur Herstellung einer solchen Halbleitervorrichtung.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen im Bereich der Fahrzeug-, Verbraucher- und Industrie-Anwendungen, wie beispielsweise das Umwandeln von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, beruhen auf Halbleitervorrichtungen. Beispielsweise werden Bipolartransistoren mit isolierter Gate-Elektrode (IGBTs), Metalloxidhalbleiter-Feldeffekttransistoren (MOSFETs), Dioden und ähnliche Vorrichtungen für verschiedene Anwendungsgebiete eingesetzt, umfassend, aber nicht eingeschränkt auf Schalter in Leistungsversorgungen und Leistungswandlern.
  • Um das Schalt-Verhalten einer solchen Halbleitervorrichtung und/oder die Effizienz eines Leistungswandlers unter Anwendung derartiger Halbleitervorrichtungen zu verbessern, wurden sogenannte Supersperrschichtstrukturen vorgestellt. Gelegentlich werden Halbleitervorrichtungen, die eine derartige Supersperrschichtstruktur aufweisen, auch als „Kompensationsvorrichtungen”, ”CooIMOSTM-Vorrichtungen”, ”SJ-Vorrichtungen” oder ”RESURF-Vorrichtungen” bezeichnet. Die Supersperrschichtsstruktur ist eine Ladungskompensationsstruktur. Mittels einer Supersperrschichtstruktur kann der Widerstand in einer Epitaxie-Schicht in einem Hochspannungs-MOSFET beispielsweise wesentlich verringert werden, beispielsweise durch einen Faktor, der größer als 5 ist.
  • Das Herstellen einer Supersperrschichtstruktur (die auch als „Kompensationsstruktur” bezeichnet wird) innerhalb einer Halbleitervorrichtung mit ausreichender Genauigkeit ist allgemein eine große Aufgabe, insbesondere mit ausreichender Genauigkeit eines Ladungskompensationsgrades. Das Herstellen einer genauen Supersperrschichtstruktur stellt eine noch größere Aufgabe dar, wenn der Diffusionskoeffizient des Halbleiterkörpermaterials vergleichsweise klein ist.
  • Aus der US 2012/0273916 A1 ist eine Si-basierte Halbleitervorrichtung bekannt, die eine Kompensationsstruktur aufweist und bei der die Kompensationsgebiete durch Epitaxie hergestellt worden sind.
  • Die US 6 346 464 B1 offenbart eine weitere Si-basierte Halbleitervorrichtung, bei der einzelne Gebiete durch eine Implantation dotiert werden können.
  • Die Druckschrift DE 60 2004 005 210 T2 offenbart im Zusammenhang mit Si-basierten MEMS Vorrichtungen ein Verfahren zur Herstellung von Mustern mit geneigten Flanken mittels Fotolithographie.
  • Die Druckschrift J. Millan: „A review of WBD power semiconductor devices”, Semiconductor Conference (CAS) 2012 International, IEEE 2012, S. 57–66, beschreibt allgemeine Eigenschaften von Wide-Band-Gap (WBG) basierten Leistungshalbleitern.
  • ZUSAMMENFASSUNG
  • Gemäß einer Ausführungsform wird eine Halbleitervorrichtung vorgestellt. Die Halbleitervorrichtung umfasst einen Halbleiterkörper, und der Halbleiterkörper umfasst ein Halbleiterkörpermaterial, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist. Die Halbleitervorrichtung umfasst ferner mindestens eine Halbleiterzone, wobei die mindestens eine erste Halbleiterzone mit Dotierstoff eines ersten Leitfähigigkeitstyps dotiert ist und eine Säulenform aufweist, die sich in den Halbleiterkörper entlang einer Ausdehnungsrichtung hinein erstreckt, wobei eine jeweilige Breite der mindestens einen ersten Halbleiterzone entlang der Ausdehnungsrichtung kontinuierlich zunimmt. Die Halbleitervorrichtung umfasst auch mindestens eine zweite Halbleiterzone, die im Halbleiterkörper umfasst ist, wobei die mindestens eine zweite Halbleiterzone angrenzend an die mindestens eine erste Halbleiterzone angeordnet und mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist.
  • Gemäß einer weiteren Ausführungsform wird eine weitere Halbleitervorrichtung vorgestellt. Die weitere Halbleitervorrichtung umfasst: einen Halbleiterkörper, wobei der Halbleiterkörper ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; mindestens eine erste Halbleiterzone, die im Halbleiterkörper umfasst ist, wobei die mindestens eine erste Halbleiterzone mit implantierten Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist und eine Säulenform aufweist, die sich in den Halbleiterkörper entlang einer Ausdehnungsrichtung hinein erstreckt; mindestens eine zweite Halbleiterzone, die im Halbleiterkörper umfasst ist, wobei die mindestens eine zweite Halbleiterzone angrenzend an die mindestens eine erste Halbleiterzone angeordnet und mit implantierten Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei ein Übergang zwischen der ersten Halbleiterzone und der zweiten Halbleiterzone in eine, zur Ausdehnungsrichtung senkrechte Richtung, in einem vertikalen Querschnitt der Halbleitervorrichtung, eine gerade Linie entlang mindestens 50% der Gesamtausdehnung der ersten Halbleiterzone entlang der Ausdehnungsrichtung bildet.
  • Gemäß einer noch weiteren Ausführungsform wird ein Verfahren zur Herstellung einer Halbleitervorrichtung vorgestellt. Das Verfahren umfasst: Das Bereitstellen eines Halbleiterkörpers, und der Halbleiterkörper umfasst ein Halbleiterkörpermaterial, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; das Herstellen, im Halbleiterkörper, von mindestens einer ersten Halbleiterzone, die mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist, wobei das Herstellen der mindestens einen ersten Halbleiterzone das Anwenden einer ersten Implantation von ersten Implantationsionen umfasst; das Herstellen, im Halbleiterkörper, von mindestens einer zweiten Halbleiterzone, die an die mindestens eine erste Halbleiterzone angrenzt und mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei das Herstellen der mindestens einen zweiten Halbleiterzone das Anwenden einer zweiten Implantation von zweiten Implantationsionen umfasst.
  • Der Fachmann wird beim Lesen der folgenden ausführlichen Beschreibung, und beim Betrachten der begleitenden Zeichnungen, zusätzliche Merkmale und Vorteile erkennen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht notwendigerweise eine maßstabgetreue Wiedergabe, vielmehr wird die Veranschaulichung der Prinzipien der Erfindung hervorgehoben. Überdies kennzeichnen ähnliche Bezugszahlen in den Figuren entsprechende Teile. In den Zeichnungen wird Folgendes dargestellt:
  • 1 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Halbleitervorrichtung gemäß einer oder mehrerer Ausführungsformen;
  • 2 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer ersten Halbleiterzone einer Halbleitervorrichtung gemäß einer oder mehrerer Ausführungsformen;
  • 3A–3C veranschaulichen schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehrerer Ausführungsformen;
  • 4A–4C veranschaulichen schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehrerer Ausführungsformen;
  • 5A–5B veranschaulichen schematisch einen Implantationsschritt eines Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehrerer Ausführungsformen;
  • 6 veranschaulicht schematisch einen Abschnitt eines vertikalen Querschnitts einer Energie-Diffusor-Anordnung gemäß einer oder mehrerer Ausführungsformen;
  • 7A–7D veranschaulichen schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung;
  • 8A–8D veranschaulichen schematisch ein Verfahren zur Herstellung einer Halbleitervorrichtung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • In der folgenden ausführlichen Beschreibung wird Bezug auf die begleitenden Zeichnungen genommen, die ein Teil davon sind, und in denen mittels Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung in die Praxis umgesetzt werden kann.
  • In dieser Hinsicht kann richtungsangebende Terminologie, wie beispielsweise ”oben”, ”unten”, ”unterhalb”, ”vorne”, ”hinten”, ”rückwärts”, ”Vorder-„, „Hinter-„ etc. mit Bezug auf die Ausrichtung der Figuren, die beschrieben werden, verwendet werden. Da Teile von Ausführungsformen in einer Reihe von unterschiedlichen Ausrichtungen positioniert sein können, wird die richtungsangebende Terminologie zu Zwecken der Veranschaulichung verwendet, und ist keinesfalls einschränkend. Es wird darauf hingewiesen, dass andere Ausführungsformen eingesetzt werden können, und strukturelle und logische Änderungen können durchgeführt werden, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist daher nicht in einem einschränkenden Sinn zu verstehen, und der Schutzumfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
  • Bezug wird nunmehr ausführlich auf verschiedene Ausführungsformen, auf ein oder mehrere Beispiele, die in den Figuren veranschaulicht sind, genommen. Jedes Beispiel wird erläuternd bereitgestellt, und ist nicht als eine Einschränkung der Erfindung gedacht. Beispielsweise können Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen angewandt werden, um eine noch weitere Ausführungsform hervorzubringen. Ein Miteinbezogensein solcher Modifizierungen und Variationen der vorliegenden Erfindung ist beabsichtigt. Die Beispiele werden durch Verwendung einer spezifischen Sprache beschrieben, die nicht als den Schutzumfang der angehängten Ansprüche einschränkend zu deuten sind. Die Zeichnungen sind keine maßstabgetreue Wiedergabe und dienen lediglich veranschaulichenden Zwecken. Zum besseren Verständnis sind, wenn nicht anders angegeben, dieselben Elemente oder Herstellungsschritte durch dieselben Zeichen in den unterschiedlichen Zeichnungen gekennzeichnet worden.
  • Der Begriff ”horizontal”, wie er in dieser Beschreibung verwendet wird, will eine Ausrichtung beschreiben, die zu einer horizontalen Oberfläche eines Halbleitersubstrats oder einer Halbleiterzone im Wesentlichen parallel ist. Das kann beispielsweise die Oberfläche eines Wafers oder eines Nacktchips, beispielsweise die Oberfläche eines Halbleiterkörpers, sein.
  • Der Begriff ”vertikal”, wie er in dieser Beschreibung verwendet wird, will eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zur horizontalen Oberfläche angeordnet ist d. h. parallel zur normalen Richtung der Oberfläche des Halbleitersubstrats oder der Halbleiterzone.
  • In dieser Beschreibung wird p-dotiert als ”erster Leitfähigkeitstyp” bezeichnet, während n-dotiert als ”zweiter Leitfähigkeitstyp” bezeichnet wird. Alternativ dazu können Dotierungsverhältnisse eingesetzt werden, sodass der erste Leitfähigkeitstyp n-dotiert sein kann, und der zweite Leitfähigkeitstyp p-dotiert sein kann. Beispielsweise können Dotierstoffe des ersten Leitfähigkeitstyps Akzeptoren, und Dotierstoffe des zweiten Leitfähigkeitstyps Donatoren sein. Alternativ dazu können Dotierstoffe des ersten Leitfähigkeitstyps Donatoren, und Dotierstoffe des zweiten Leitfähigkeitstyps Akzeptoren sein.
  • Ferner kann sich, innerhalb dieser Beschreibung, der Begriff ”Dotierungskonzentration” auf eine integrierte Dotierungskonzentration oder auf eine mittlere Dotierungskonzentration beziehungsweise auf eine Schichtladungsträgerkonzentration einer spezifischen Halbleiterzone beziehen. Somit kann die Aussage, dass eine spezifische Halbleiterzone eine gewisse Dotierungskonzentration aufweist, die höher oder niedriger als im Vergleich mit einer Dotierungskonzentration einer anderen Halbleiterzone ist, darauf hinweisen, dass sich die jeweiligen mittleren Dotierungskonzentrationen der Halbleiterzonen voneinander unterscheiden.
  • In dieser Beschreibung beschriebene, spezifische Ausführungsformen betreffen, ohne darauf eingeschränkt zu sein, monolithisch integrierte Leistungshalbleitervorrichtungen, beispielsweise monolithisch integrierte Leistungshalbleitervorrichtungen, die innerhalb eines elektrischen Leistungswandlers angewandt werden können.
  • Der, wie in dieser Beschreibung verwendete Begriff „Leistungshalbleitervorrichtung” beabsichtigt, eine Halbleitervorrichtung auf einem Einzel-Chip mit Hochspannungsblockierung und -Schalten und/oder einem hohen Stromführungs- und Schaltvermögen zu beschreiben. Mit anderen Worten, die Leistungshalbleitervorrichtungen sind für Hochstrom, typischerweise im Ampere-Bereich, beispielsweise bis zu einigen zehn Ampere, und/oder hohen Spannungen, typischerweise über 50 V, typischerweise eher 200 V und darüber, gedacht.
  • Im Zusammenhang mit der vorliegenden Beschreibung sollen die Begriffe ”in ohmschem Kontakt”, ”in elektrischem Kontakt”, ”in ohmscher Verbindung” und ”elektrisch verbunden” beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Zonen, Bereichen, Abschnitten oder Teilen einer Halbleitervorrichtung oder zwischen unterschiedlichen Anschlüssen von einem oder mehreren Vorrichtungen oder zwischen einem Anschluss oder einer Metallbeschichtung oder einer Elektrode und einem Abschnitt oder Teil einer Halbleitervorrichtung vorliegt. Ferner soll der Begriff ”in Kontakt” im Zusammenhang mit der vorliegenden Beschreibung beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; beispielsweise wird ein Übergang zwischen zwei Elementen, die miteinander in Kontakt sind, ein weiteres dazwischenliegendes Element oder ähnliches vielleicht nicht umfassen.
  • 7A bis 7D veranschaulichen schematisch eine Methode zur Herstellung einer Halbleitervorrichtung 71. Die Halbleitervorrichtung 71 kann eine Halbleiterbasiszone 711 und eine dotierte Halbleiterzone 712 auf der Oberseite der Halbleiterbasiszone 711 umfassen. Beispielsweise basieren sowohl die Halbleiterbasiszone 711 als auch die dotierte Halbleiterzone 712 auf Silizium. Ferner kann die dotierte Halbleiterzone 712 eine n-dotierte Zone sein. Diese dotierte Halbleiterzone 712 kann eine epitaxiale n-dotierte Schicht sein, die eine erste Zone 72 und zweite Zone 73 in Form von jeweiligen Blasen umfasst. Beispielsweise sind die zweiten Blasen 73 p-dotiert und die ersten Blasen 72 sind n-dotiert. Die Blasen 72 und 73 können durch das Durchführen einer Ionenimplantation erzeugt werden. In einem nächsten in 7B veranschaulichten Schritt können weitere nicht- oder schwach-dotierte Epitaxie-Schichten 713 auf der Oberseite der dotierten Halbleiterzone 712 hergestellt werden. Innerhalb jeder dieser nicht- oder schwach-dotierten Epitaxie-Schichten 713 können erste Blasen 73 und zweite Blasen 72 durch das Durchführen von entsprechenden Implantationsschritten 74 und durch das Anordnen einer Maske 714 auf der Oberfläche der obersten Schicht 713 hergestellt werden. Diese Schritte können wiederholt werden, bis eine Struktur, wie sie in 7C schematisch veranschaulicht ist, erzielt worden ist. In einem letzten, in 7D schematisch veranschaulichten Schritt kann die Vielzahl an Blasen, die übereinander positioniert sind, zu entsprechenden ersten säulenförmigen Halbleiterzonen 75 und zu einer entsprechenden zweiten säulenförmigen Halbleiterzone 76 durch Durchführen eines umfassenden Thermodiffusionsverfahrens zusammengefügt werden.
  • In Übereinstimmung mit dem in 7A bis 7D veranschaulichten Verfahren wird eine Supersperrschichtstruktur innerhalb der Halbleitervorrichtung 71 ausgebildet. Da diese Methode zur Herstellung der Halbleitervorrichtung 71 das Herstellen einer Vielzahl von Epitaxie-Schichten 712 und 713, und das Durchführen einer Vielzahl an Implantationsschritten 74 umfasst, wird diese Methode auch als „Multi-Epitaxie-Multi-Implantationsverfahren” bezeichnet. Aufgrund des Thermodiffusionsverfahrens, das durchgeführt wird, um die Vielzahl an Blasen, die vertikal voneinander beabstandet sind (vgl. 7C), zusammenzufügen, kann auch eine seitliche Ausdehnung der Implantationszonen d. h. der Blasen beobachtet werden. Eine solche seitliche Ausdehnung kann zu einer vergleichsweise hohen Welligkeit eines Sperrschichtbereichs führen, der durch einen Übergang zwischen den jeweiligen säulenförmigen Halbleiterzonen 75 und 76 und den Epitaxie-Schichten 712 und 713 definiert ist. Eine solche hohe Welligkeit kann jedoch das Leistungsverhalten der Halbleitervorrichtung 71 verschlechtern. Beispielsweise kann eine solche Welligkeit zu einem ziemlich hohen Durchlasswiderstand einer Halbleitervorrichtung 71 führen.
  • Eine weitere Methode zur Herstellung einer Halbleitervorrichtung mit einer Supersperrschichtstruktur wird schematisch in 8A bis 8D veranschaulicht. Diese Methode kann als ein „Graben-Epitaxie-Füll-Verfahren” bezeichnet werden. Beispielsweise wird die Supersperrschichtstruktur in einer Halbleitervorrichtung 81 hergestellt, die eine Halbleiterbasiszone 811 und eine dotierte Halbleiterzone 812 aufweist. Die dotierte Halbleiterzone 812 kann eine n-dotierte Halbleiterzone sein. In einem ersten Schritt kann eine Maske 83 auf der Oberseite der dotierten Halbleiterzone 812 angeordnet sein, und einige leere Gräben 82 können innerhalb der dotierten Halbleiterzone 812 (vgl. 8B) ausgebildet sein. In einem darauffolgenden Schritt können die Gräben 82 mit einem Grabenfüllmaterial 84 gefüllt sein, das ein p-dotiertes Halbleitermaterial sein kann. In einem nächsten Schritt, der in 8D schematisch veranschaulicht wird, kann ein chemisch-mechanisches Polieren (CMP) durchgeführt werden, um die Maske 83 und hervorstehende Teile des Grabenfüllmaterials 84 zu beseitigen. Selbst wenn ein Durchführen eines Thermodiffusionsschrittes innerhalb des Graben-Epitaxie-Füll-Verfahrens vermieden werden kann, kann das Anwenden einer selektiven Epitaxie zur Füllung der Gräben 82 vergleichsweise hohe Streuungen umfassen. Daher kann die Halbleitervorrichtung 81 vergleichsweise hohe Kompensationsstreuungen aufweisen, die das Leistungsverhalten der Halbleitervorrichtung 81 herabsetzen können. Die Streuungen können beispielsweise zu einem vergleichsweise hohen Durchlass-Widerstand einer Halbleitervorrichtung 81 führen.
  • 1 veranschaulicht schematisch einen Bereich eines vertikalen Querschnitts einer Halbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen. Die Halbleitervorrichtung 1 umfasst einen Halbleiterkörper 11, wobei der Halbleiterkörper 11 ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist.
  • Beispielsweise umfasst das Halbleiterkörpermaterial mindestens eines von Siliziumkarbid, Galliumnitrid, Aluminiumnitrid oder von einem anderen Halbleitermaterial, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der mindestens zwei Größenordnungen niedriger als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist.
  • In einer Ausführungsform können die Dotierstoff-Diffusions-Koeffizienten bei anwendbaren Verarbeitungstemperaturen bestimmt werden. Beispielsweise kann Siliziumkarbid eine Nach-Implantations-Glühtemperatur im Bereich von 1700°C bis 1800°C aufweisen, im Fall von Silizium kann eine solche Nach-Implantations-Glühtemperatur niedriger als 1700°C, beispielsweise ungefähr 1100°C, sein.
  • Ferner kann der Halbleiterkörper 11 ein Siliziumkarbid-Halbleiterkörper, ein Galliumnitrid-Halbleiterkörper, ein Aluminiumnitrid-Halbleiterkörper oder ähnliches sein.
  • Der Dotierstoff-Diffusions-Koeffizient kann entweder der Akzeptor-Diffusions-Koeffizient oder der Donator-Diffusions-Koeffizient sein.
  • Beispielsweise weist das Halbleiterkörpermaterial des Halbleiterkörpers 11 einen Donator-Diffusions-Koeffizienten auf, der beispielsweise kleiner als 10–13 cm2/s, oder kleiner als 10–14 cm2/s, oder noch kleiner als 10–15 cm2/s ist, bei jeweils bei einer anwendbaren Verarbeitungstemperatur von beispielsweise 1800°C im Fall von Siliziumkarbid als Halbleiterkörpermaterial bestimmt wird.
  • Das Halbleiterkörpermaterial kann ferner einen Akzeptor-Diffusions-Koeffizienten aufweisen, der beispielsweise kleiner als 10–13 cm2/s, oder kleiner als 10–14, oder noch kleiner als 10–15 cm2/s ist, bei jeweils bei einer anwendbaren Verarbeitungstemperatur von beispielsweise 1800°C im Fall von Siliziumkarbid als Halbleiterkörpermaterial bestimmt wird.
  • Die Halbleitervorrichtung 1 umfasst ferner erste Halbleiterzonen 111-1 und 111-2, die im Halbleiterkörper 11 enthalten sind. Wenn auch 1 schematisch veranschaulicht, dass die Halbleitervorrichtung 1 zwei erste Halbleiterzonen 111-1 und 111-2 umfasst, wird darauf hingewiesen, dass die Halbleitervorrichtung 1 vielleicht auch nur eine von solchen ersten Halbleiterzonen umfasst, beispielsweise lediglich die erste Halbleiterzone 111-1 beziehungsweise die erste Halbleiterzone 111-2, oder mehr als zwei erste Halbleiterzonen.
  • Die ersten Halbleiterzonen 111-1 und 111-2 können mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert sein. Beispielsweise sind die ersten Halbleiterzonen 111-1 und 111-2 mit Akzeptoren dotiert. Jedoch wird nicht vorausgesetzt, dass alle ersten Halbleiterzonen 111-1 und 111-2 mit demselben Dotierstoff dotiert sind. Beispielsweise ist es möglich, dass die erste Halbleiterzone 111-1 mit Dotierstoffen des ersten Leitfähigkeitstyps dotiert ist, und dass die zweite Halbleiterzone 111-2 mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist.
  • Beispielsweise kann die erste Halbleiterzone 111-1 und 111-2 jeweils eine Säulenform aufweisen, die sich in den Halbleiterkörper 11 entlang einer Ausdehnungsrichtung B hinein erstreckt. Eine entsprechende Breite D der ersten Halbleiterzonen 111-1 und 111-2 nimmt entlang der Ausdehnungsrichtung B kontinuierlich zu, was nachstehend ausführlich mit Bezug auf 2 erklärt wird.
  • Beispielsweise kann die kontinuierlich zunehmende Breite D entlang der Ausdehnungsrichtung B die Säulenform von jeder der ersten Halbleiterzonen 111-1 und 111-2 bilden.
  • Es wird darauf hingewiesen, dass jede der ersten Halbleiterzonen 111-1 und 111-2 sich auch in eine seitliche Richtung erstrecken kann, die im Wesentlichen zur Ausdehnungsrichtung B senkrecht ist, im Wesentlichen zur Breite D senkrecht ist, und im Wesentlichen zu einer Oberfläche 11-1 eines Halbleiterkörpers 11 parallel ist, beispielsweise weitaus mehr als im Vergleich zur Gesamtausdehnung in die Ausdehnungsrichtung B. Dadurch kann jede der ersten Halbleiterzonen 111-1 und 111-2 ferner eine Streifenform aufweisen. Und dennoch ist eine solche Form der ersten Halbleiterzonen 111-1 und 111-2 als eine Säulenform im Sinne der vorliegenden Beschreibung anzusehen.
  • Beispielsweise weist mindestens eine der ersten Halbleiterzonen 111-1 und 111-2, in einem ersten vertikalen Querschnitt, beispielsweise wie in jeder von 1 bis 4C schematisch dargestellt, die Säulenform auf. Ferner kann die mindestens eine der ersten Halbleiterzonen 111-1 und 111-2 gleichzeitig in einem zweiten (nicht gezeigten) vertikalen Querschnitt, der zum ersten vertikalen Querschnitt senkrecht ist, die Streifenform aufweisen.
  • Die Halbleitervorrichtung 1 umfasst ferner mindestens eine zweite Halbleiterzone 112, die im Halbleiterkörper 11 umfasst ist, wobei die zweite Halbleiterzone 112 angrenzend an die ersten Halbleiterzonen 111-1 und 111-2 angeordnet ist. Die zweite Halbleiterzone 112 kann in Kontakt mit den ersten Halbleiterzonen 111-1 und 111-2 sein. Die zweite Halbleiterzone 112 ist mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert, der zum ersten Leitfähigkeitstyp komplementär ist. Beispielsweise ist die zweite Halbleiterzone 112 mit Donatoren dotiert.
  • Beispielsweise können sowohl die ersten Halbleiterzonen 111-1 und 111-2 auf der einen Seite als auch die zweite Halbleiterzone 112 auf der anderen Seite eine vergleichbare Dotierungskonzentration aufweisen, um einen erforderlichen Ladungsausgleich zu erzielen.
  • In einer Ausführungsform ist die Dotierungskonzentration der Halbleiterzone 112 so ausgewählt, dass die Halbleitervorrichtung 1 einen ausreichend niedrigen Durchlasswiderstand aufweist, um auf diese Art und Weise niedrige Leitungsverluste zu ermöglichen. Ferner kann die Dotierungskonzentration von jeder der ersten Halbleiterzonen 111-1 und 111-2 in Abhängigkeit der Dotierungskonzentration der zweiten Halbleiterzone 112 ausgewählt werden, um den erforderlichen Ladungsausgleich zu erzielen, beispielsweise einen erforderlichen Kompensationsgrad, um niedrige Schaltverluste der Halbleitervorrichtung 1 zu ermöglichen. Beispielsweise ist die Dotierungskonzentration von jeder der ersten Halbleiterzonen 111-1 und 111-2 im Wesentlichen identisch mit der Dotierungskonzentration der zweiten Halbleiterzone 112.
  • In Übereinstimmung mit einer Ausführungsform weicht die Dotierungskonzentration von mindestens einer der ersten Halbleiterzonen 111-1 und 111-2 entlang der Ausdehnungsrichtung B um weniger als 50%, oder weniger als 30%, oder weniger als 20%, oder weniger als 10%, oder noch weniger als 5% von einem Fixwert entlang von mindestens 10% der Gesamtausdehnung der mindestens einen der ersten Halbleiterzonen 111-1 und 111-2 ab, beispielsweise mindestens entlang 0.3 μm, mindestens entlang 1 μm, oder mindestens entlang 2 μm, oder mindestens entlang 3 μm, oder sogar entlang von mehr als 3 μm in die Ausdehnungsrichtung B. Ferner kann, bei einer vorgegebenen Tiefe der mindestens einen der ersten Halbleiterzonen 111-1 und 111-2 in die Ausdehnungsrichtung B, die Dotierungskonzentration im Wesentlichen konstant entlang mindestens 80%, mindestens 90% oder entlang mindestens 95% der Breite D bei der vorgegebenen Tiefe sein.
  • Beispielsweise kann der Fixwert ein Maximalwert oder ein Mittelwert der Dotierungskonzentration, die innerhalb der mindestens einen der ersten Halbleiterzonen 111-1 und 111-2 vorhanden ist, oder jeweils ein Maximalwert oder ein Mittelwert der Dotierungskonzentration, die innerhalb der zweiten Halbleiterzone 112 vorhanden ist, sein.
  • Die ersten Halbleiterzonen 111-1 und 111-2 sind beispielsweise unter Anwendung mindestens einer ersten Implantation von ersten Implantationsionen hergestellt worden. Auch kann die zweite Halbleiterzone 112 unter Anwendung mindestens einer zweiten Implantation von zweiten Implantationsionen hergestellt worden sein.
  • Mit anderen Worten können die ersten Halbleiterzonen 111-1 und 111-2 Halbleiterzonen sein, die das Halbleiterkörpermaterial umfassen, das mit implantierten Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist, und die im Halbleiterkörper 11 integrierte zweite Halbleiterzone 112 kann eine Halbleiterzone sein, die das Halbleiterkörpermaterial umfasst, das mit implantierten Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist.
  • Die ersten Halbleiterzonen 111-1 und 111-2 und die zweite Halbleiterzone 112 bilden beispielsweise ein Drift-Volumen, das eine Supersperrschichtstruktur aufweist. Beispielsweise kann ein solches Drift-Volumen der Halbleitervorrichtung 1 Teil eines Siliziumkarbid-basierten Leistungs-MOSFET oder einer anderen Halbleitervorrichtung sein.
  • Ein Übergang zwischen der ersten Halbleiterzone 111-1 und der zweiten Halbleiterzone 112 in einer zur Ausdehnungsrichtung B senkrechten Richtung bildet einen Sperrschichtbereich 111-13. Demgemäß bildet ein Übergang zwischen der ersten Halbleiterzone 111-2 und der zweiten Halbleiterzone 112 in eine zur Ausdehnungsrichtung B senkrechte Richtung einen weiteren Sperrschichtbereich 111-23.
  • Beide Sperrschichtbereiche 111-13 und 111-23 können eine vergleichbar niedrige Welligkeit aufweisen.
  • Beispielsweise kann die Breite D der ersten Halbleiterzone 111-1 durch einen Abstand zwischen den entgegengesetzten Sperrschichtbereichen 111-13 definiert sein, und die Breite D der anderen ersten Halbleiterzone 111-2 kann durch einen Abstand zwischen den entgegengesetzten Sperrschichtbereichen 111-23 definiert sein.
  • In dem in 1 und 2 veranschaulichten, vertikalen Querschnitt erscheinen die Sperrschichtbereiche 111-13 und 111-23 zwischen den ersten Halbleiterzonen 111-1, 111-2 auf der einen Seite, und der zweiten Halbleiterzone 112 auf der anderen Seite als eine Linie. Beispielsweise ist die Linie eine gerade Linie für mindestens 50% der Gesamtausdehnung der jeweiligen ersten Halbleiterzone 111-1, 111-2 entlang der Ausdehnungsrichtung B. Die Linie kann eine gerade Linie für mehr als 50% der Gesamtausdehnung, beispielsweise für mehr als 60%, mehr als 75%, mehr als 95% oder sogar mehr als 98% der Gesamtausdehnung sein. Demgemäß können die Sperrschichtbereiche 111-13 und 111-23 eine niedrige Welligkeit für mehr als 50% der Gesamtausdehnung, beispielsweise für mehr als 60%, mehr als 75%, mehr als 95% oder sogar mehr als 98% der Gesamtausdehnung aufweisen. Der Aspekt der niedrigen Welligkeit wird mit Bezug auf 2 ausführlich erläutert werden.
  • 2 veranschaulicht schematisch einen Bereich eines vertikalen Querschnitts der ersten Halbleiterzone 111-1, die im Halbleiterkörper 11 der in 1 dargestellten Halbleitervorrichtung umfasst ist. Um die Beschreibung zu vereinfachen, ist die Halbleiterzone 111-1 in einer 90°-Drehung im Vergleich zur Veranschaulichung in 1 dargestellt. Die erste Halbleiterzone 111-1 umfasst ein proximales Ende 111-11 und ein distales Ende 111-12. Das proximale Ende 111-11 ist das nächstgelegene Ende mit Hinblick auf die Oberfläche 11-1, und das distale Ende 111-12 ist das Ende, das von der Oberfläche 11-1 am weitesten entfernt ist. Demgemäß umfasst die weitere erste Halbleiterzone 111-2 auch ein proximales Ende 111-21 und ein distales Ende 111-22.
  • Das proximale Ende 111-11 der ersten Halbleiterzone 111-1 weist eine proximale Breite d1 auf, und das distale Ende weist eine distale Breite d2 auf. Die Breite D in jeder anderen Position zwischen dem proximalen Ende 111-11 und dem distalen Ende 111-12 entlang der Ausdehnungsrichtung B der ersten Halbleiterzone 111-1 ist größer als die proximale Breite d1 und kleiner als die distale Breite d2.
  • Die Änderungsrate der Breite D der ersten Halbleiterzone 111-1 entlang der Ausdehnungsrichtung B ist beispielsweise positiv. Ferner ist die Änderungsrate in Übereinstimmung mit einer Ausführungsform im Wesentlichen konstant. Dadurch kann, wenn der Sperrschichtbereich 111-13 die niedrige Welligkeit aufweist beziehungsweise mit Bezug auf den vertikalen Querschnitt, die gerade Linie gebildet werden.
  • Somit kann, innerhalb des Schutzumfangs der vorliegenden Beschreibung, die Formulierung ”gerade Linie” ausdrücken, dass die Änderungsrate der Breite D d. h. die Zunahme der Breite D entlang der Ausdehnungsrichtung B, entlang der Ausdehnungsrichtung B im Wesentlichen konstant ist. Im Gegensatz dazu variiert die Änderungsrate der Breite der säulenförmigen Halbleiterzonen 75 und 76, die in Übereinstimmung mit dem Multi-Epitaxie-Multi-Implantations-Verfahren, umfassend den Thermodiffusions-Schritt (der in 7A bis 7D schematisch dargestellt ist), hergestellt worden sind, und können entlang der Ausdehnungsrichtung positiv und negativ sein. Daher ist die Welligkeit des Sperrschichtbereichs, der durch den Übergang zwischen den jeweiligen säulenförmigen Halbleiterzonen 75 und 76 und den Epitaxie-Schichten 712 und 713 definiert ist, vergleichsweise hoch und, in einem vertikalen Querschnitt, ist keine gerade Linie durch den Übergang ausgebildet, sondern eine gekräuselte Linie, die eine vergleichsweise hohe Kräuselung aufweist.
  • Beispielsweise ist die Änderungsrate der jeweiligen Breite der ersten Halbleiterzone 111-1 durch einen Ausdehnungswinkel β vorgegeben, wobei der Ausdehnungswinkel β mit einem Schnittwinkel an einem virtuellen Schnittpunkt der Ausdehnungsrichtung B und dem Sperrschichtbereich 111-13 identisch ist. Beispielsweise ist dieser Ausdehnungswinkel β innerhalb des Bereichs von 0,1° bis 10°, beispielsweise ungefähr 3°. Ferner kann der Ausdehnungswinkel β entlang der ganzen Ausdehnung der ersten Halbleiterzone 111-1 im Wesentlichen konstant sein.
  • Wie in 1 und 2 dargestellt, ist die Ausdehnungsrichtung B zur Oberfläche 11-1 des Halbleiterkörpers 11 im Wesentlichen derart senkrecht, dass die ersten Halbleiterzonen 111-1 und 111-2 sich vertikal in den Halbleiterkörper 11 hinein erstrecken.
  • 3A bis 3C und 4A bis 4C veranschaulichen schematisch Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einer oder mehreren Ausführungsformen, beispielsweise Verfahren zur Herstellung der Halbleitervorrichtung 1, die in 1 schematisch veranschaulicht sind.
  • In einem ersten, in 3A und 4A veranschaulichten Schritt, ist eine Halbleitervorrichtung 11 bereitgestellt, wobei der Halbleiterkörper 11 ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist. Beispielhafte Werte eines solchen Dotierstoff-Diffusions-Koeffizienten des Halbleiterkörpermaterials eines Halbleiterkörpers 11 sind bereits oben angeführt worden. Beispielsweise kann der Halbleiterkörper 11 einen Siliziumkarbid-Halbleiterkörper, einen Galliumnitrid-Halbleiterkörper, einen Aluminiumnitrid-Halbleiterkörper oder ähnliches.
  • Der bereitgestellte Halbleiterkörper 11 kann eine Basiszone 11-3 umfassen, die eine hoch-dotierte Halbleiterzone sein kann. Vor dem Durchführen der Implantationen 31 und 32 kann der Halbleiterkörper 11 eine anfangs nicht- oder schwach-dotierte Zone 11-2 umfassen. Beispielsweise ist die anfangs nicht- oder schwach-dotierte Zone 11-2 eine Siliziumkarbid-Schicht, eine Galliumnitrid-Schicht, eine Aluminiumnitrid-Schicht oder eine Schicht eines anderen Halbleitermaterials, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der mindestens zwei Größenordnungen niedriger als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist, die beispielsweise bei anwendbaren Verarbeitungstemperaturen verglichen werden. Beispielsweise wird die erste Implantation 31 derart durchgeführt, dass die ersten Halbleiterzonen 111-1 und 111-2 in der andernfalls nicht- oder schwach-dotierten Halbleiterzone 11-2 hergestellt werden.
  • In einem nächsten, in 3A und 3B veranschaulichten Schritt werden erste Halbleiterzonen 111-1 und 111-2 im Halbleiterkörper 11 hergestellt. Wie bereits mit Bezug auf 1 erläutert, kann es ausreichen, lediglich eine erste Halbleiterzone, beispielsweise die erste Halbleiterzone 111-1, herzustellen. Alternativ dazu können mehr als zwei erste Halbleiterzonen 111-1 und 111-2 innerhalb des Herstellungsschritts hergestellt werden, die entlang von seitlichen Ausdehnungen verteilt sind, die zur Ausdehnungsrichtung B senkrecht sind.
  • Das Herstellen der ersten Halbleiterzonen 111-1 und 111-2 kann das Anwenden einer ersten Implantation 31 von ersten Implantationsionen umfassen. Erste Implantationsionen können beispielsweise Akzeptoren umfassen, sodass die ersten Halbleiterzonen 111-1 und 111-2 p-dotiert sind.
  • In einem, in 3B und 3C schematisch veranschaulichten, darauffolgenden Schritt wird eine zweite Halbleiterzone 112 innerhalb des Halbleiterkörper 11 und an die ersten Halbleiterzonen 111-1 und 111-2 angrenzend hergestellt. Das Herstellen der zweiten Halbleiterzone 112 kann das Anwenden einer zweiten Implantation 32 der zweiten Implantationsionen umfassen. Beispielsweise können die zweiten Implantationsionen Donatoren umfassen, sodass die zweite Halbleiterzone 112 n-dotiert ist.
  • Mit anderen Worten, sowohl die ersten Halbleiterzonen 111-1 und 111-2 als auch die zweite Halbleiterzone 112 können mittels Implantation hergestellt werden. Sowohl Donatoren als auch Akzeptoren können in den Halbleiterkörper 11 durch Implantation eingeführt werden.
  • Die hergestellten ersten Halbleiterzonen 111-1 und 111-2 und die hergestellte zweite Halbleiterzone 112 können eine Drift-Zone 11-4 bilden, die eine Supersperrschichtstruktur aufweist. Das durch die zweite Halbleiterzone 112 und die ersten Halbleiterzonen 111-1 und 111-2 ausgebildete Drift-Volumen 11-4 kann mit der Basiszone 11-3 in Kontakt sein. Diese Basiszone 11-3 kann eine vergleichsweise hochdotierte Halbleiterzone sein. Die Basiszone 11-3 kann eine Dotierungskonzentration aufweisen, die höher als die Dotierungskonzentration der zweiten Halbleiterzone 112 ist.
  • Beispielsweise wird die erste Implantation 31 derart durchgeführt, dass die erste Halbleiterzone 111-1 eine Säulenform aufweist, die sich in den Halbleiterkörper 11 entlang einer Ausdehnungsrichtung B hinein erstreckt, wobei eine Breite D der ersten Halbleiterzone 111-1 entlang der Ausdehnungsrichtung (B) kontinuierlich zunimmt, wie in 1 und 2 schematisch veranschaulicht ist. Zu diesem Zweck kann die Oberfläche 11-1 des Halbleiterkörpers 11 mit einer ersten Maske 35-1 maskiert sein, wobei die erste Implantation 31 angewandt sein kann, während die Oberfläche 11-1 mit der ersten Maske 35-1 maskiert wird. Die erste Maske 35-1 kann das Ausdehnungsprofil der ersten Halbleiterzonen 111-1 und 111-2 definieren.
  • Die erste Maske 35-1 umfasst beispielsweise erste-Masken-Elemente 35-11, die voneinander so beabstandet sind, dass sie die ersten Öffnungen 35-12 definieren, die den Eintritt der ersten Implantationsionen in den Halbleiterkörper 11 ermöglichen.
  • Nachdem die erste Implantation 31 durchgeführt worden ist, kann die erste Maske 35-1 vor dem Durchführen der zweiten Implantation 32 entfernt werden, wie in 3B schematisch veranschaulicht ist. Beispielsweise kann, wie in 4B veranschaulicht ist, vor dem Durchführen der zweiten Implantation 32 die Oberfläche 11-1 des Halbleiterkörpers 11 mit einer zweiten Maske 35-2 maskiert werden, wobei die zweite Implantation 32 angewandt werden kann, während die Oberfläche 11-1 mit der zweiten Maske 35-2 maskiert wird. Beispielsweise weist die zweite Maske 35-2 eine Struktur auf, die im Wesentlichen komplementär zur Struktur der ersten Maske 35-1 ist. Die zweiten Maskenelemente 35-21 können im Grunde auf der Fläche der ersten Öffnungen 35-12 positioniert sein, um so zweite Öffnungen 35-22 zu definieren, die es ermöglichen, dass die zweiten Implantationsionen in den Halbleiterkörper 11 eintreten.
  • Das in 4A bis 4C veranschaulichte Verfahren ist dem Verfahren ähnlich, das in 3A bis 3C veranschaulicht wird, und was oben mit Bezug auf 3A bis 3C angemerkt worden ist, gilt analog für 4A bis 4C. In Übereinstimmung mit dem in 4A bis 4C veranschaulichten Verfahren umfasst der bereitgestellte Halbleiterkörper 11 jedoch eine weitere dotierte Schicht 11-5, die an die Basiszone 11-3 angrenzend angeordnet ist. Diese dotierte Schicht 11-5 ist beispielsweise mit Dotierstoffen des zweiten Leitfähigkeitstyps dotiert, die Donatoren sein können. Ferner wird die Oberfläche 11-1 des Halbleiterkörpers 11, vor dem Durchführen der zweiten Implantation 32, mit der zweiten Maske 35-2 maskiert. Im Vergleich zu dem in den 3A–3C schematisch veranschaulichten Verfahren können einige nicht- oder schwach-dotierte Zonen 11-2 zwischen der zweiten Halbleiterzone 112 und der ersten Halbleiterzone 111-1 und 111-2 nach Durchführung der zweiten Implantationen 32 übrig bleiben, während, wie in 4C schematisch veranschaulicht ist, die Maske 35-2 auf der Oberfläche 11-1 des Halbleiterkörpers 11 ist.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung 1 kann ferner das Positionieren einer Energie-Diffusor-Anordnung 33 zwischen einem (nicht gezeigten) Implantationsgerät und dem Halbleiterkörper 11 umfassen. Eine solche Energie-Diffusor-Anordnung 33 ist in 3A, 4A, in 3B, 4B, in 5A und ausführlich in 6 schematisch dargestellt.
  • Die Energie-Diffusor-Anordnung 33 kann zur Aufnahme von Implantationsionen und zur Ausgabe von aufgenommenen Implantationsionen derart konfiguriert sein, dass die ausgegebenen Implantationsionen eine reduzierte Energie im Vergleich zu deren Energie bei Eintritt in die Energie-Diffusor-Anordnung 33 aufweisen. Die Energie-Diffusor-Anordnung kann eine Struktur aufweisen, sodass die jeweilige Energiereduzierungsmenge vom Eintritts-Punkt und/oder -winkel in die Energie-Diffusor-Anordnung 33 abhängt, die nachstehend mit Bezug auf 5A beschrieben wird.
  • Das Anwenden der ersten Implantation 31 und der zweiten Implantation 32 kann derart durchgeführt werden, dass mindestens eines der ersten Implantationsionen und der zweiten Implantationsionen die Energie-Diffusor-Anordnung 33 durchlaufen, bevor sie in den Halbleiterkörper 11 eintreten. Die Energie-Diffusor-Anordnung 33 ist beispielsweise zwischen dem (nicht dargestellten) Implantationsgerät und dem Halbleiterkörper 11 positioniert, während sowohl die erste Implantation 31 als auch die zweite Implantation 32 durchgeführt werden. Daher durchlaufen in dieser Ausführungsform sowohl die ersten Implantationsionen als auch die zweiten Implantationsionen dieselbe Energie-Diffusor-Anordnung 33, bevor sie in den Halbleiterkörper 11 eintreten.
  • Die Energie-Diffusor-Anordnung 33 kann auf der Oberfläche 11-1 des Halbleiterkörpers 11 beziehungsweise auf der ersten Maske 35-1 beziehungsweise auf der zweiten Maske 35-2 angebracht sein. Alternativ dazu kann die Energie-Diffusor-Anordnung 33 vom Halbleiterkörper 11 beabstandet angeordnet sein, beispielsweise durch einen Abstand von einigen mm, beispielsweise im Bereich von 1 mm bis 10 mm, beispielsweise 5 mm.
  • Die Energie-Diffusor-Anordnung 33 kann ein Energie-Diffusor-Material umfassen, wobei das Energie-Diffusor-Material mindestens eines von Silizium, Siliziumdioxid, Aluminium, Siliziumkarbid, Graphit, Kohlenstoff, Wolfram, Molybdän, Blei, Titan, Kupfer umfassen kann. Die Energie-Diffusor-Anordnung 33 kann beispielsweise Diffusor-Elemente 332-1 bis 332-4 umfassen, die aus monokristallinem Material, beispielsweise Silizium, hergestellt sind. Die Dimensionen der Diffusor-Elemente 332-1 bis 332-4 werden beispielsweise klein gehalten, sodass eine ausreichend große seitliche Ausdehnung des Ionenstrahls für ein im Wesentlichen homogenes Dotierungskonzentrationsprofil sichergestellt werden kann.
  • Beispielsweise werden die erste Implantation und/oder die zweite Implantation mit einer Implantationsenergie im Bereich von 500 keV bis 12 MeV durchgeführt.
  • 5A und 5B veranschaulichen schematisch einen Implantationsschritt, der innerhalb der in den 3A bis 4C schematisch veranschaulichten Verfahren durchgeführt werden kann. Wie oben ausgearbeitet worden ist, kann die Energie-Diffusor-Anordnung 33 zwischen einem Implantationsgerät zur Durchführung der ersten Implantation 31 und/oder der zweiten Implantation 32 und dem Halbleiterkörper 11 positioniert sein. Die Energie-Diffusor-Anordnung 33, deren vertikaler Querschnitt in 6 schematisch dargestellt ist, kann eine Trägerschicht 331 und eine darauf montierte Diffusor-Struktur 332 umfassen. Beispielsweise umfasst die Diffusor-Struktur 332 eine Vielzahl an Diffusor-Elementen 332-1 bis 332-4, die durch einen Abstand A gleichmäßig voneinander beabstandet sein können. Die Diffusor-Elemente 332-1 bis 332-4 weisen beispielsweise jeweils eine Pyramidenform mit einem Neigungswinkel α auf. Anstelle einer Pyramidenform können die Diffusor-Elemente 332-1 bis 332-4 auch die Form eines Prismas, beispielsweise eines dreieckigen Prismas, aufweisen.
  • Mit Bezugnahme auf 5A sind zwei unterschiedliche Pfade von zwei unterschiedlichen Ionen in Betracht zu ziehen: Ein erstes Ion 36-1 nähert sich der Energie-Diffusor-Anordnung 33 in eine Richtung, die zur Rezeptor-Seite 331-1 der Trägerschicht 331 im Wesentlichen senkrecht ist. Das erste Ion 36-1 tritt in die Energie-Diffusor-Anordnung 33 an einem ersten Eintrittspunkt 33-1 ein. Bei Eintritt in die Energie-Diffusor-Anordnung 33 weist das erste Ion 36-1 eine Energie E1 auf, die durch den fettgedruckten Pfeil in 5A schematisch veranschaulicht ist. Das erste Ion 36-1 durchläuft die Energie-Diffusor-Anordnung 33 genau zwischen zwei aneinander angrenzend angeordneten Energie-Diffusor-Elementen, beispielsweise den Energie-Diffusor-Elementen 332-1 und 332-2. Daher ist die Energiereduzierung des ersten Ions 36-1 vergleichsweise gering. Nach Durchlaufen der Energie-Diffusor-Anordnung 33 weist das erste Ion 36-1 die reduzierte Energie E1 auf. In der Folge tritt das erste Ion 36-1 in den Halbleiterkörper 11 ein und erreicht eine Ausdehnungstiefe b2 innerhalb des Halbleiterkörpers 11.
  • Im Vergleich dazu tritt ein zweites Ion 36-2, das einem zweiten Pfad 37-2 folgt, in die Energie-Diffusor-Anordnung 33 an einem zweiten Eintrittspunkt 33-2 ein, sodass es ein ganzes Diffusor-Element durchläuft, beispielsweise ein Diffusor-Element 332-3. Vor Eintritt in die Energie-Diffusor-Anordnung 33 weist das zweite Ion 36-2 die Energie E2 auf, wie durch den fettgedruckten Pfeil in 5A schematisch veranschaulicht ist. Nach Durchlaufen der Energie-Diffusor-Anordnung 33 durch ein ganzes Diffusor-Element hindurch wird die Energie des zweiten Ions 36-2 wesentlich reduziert, wie durch den kurzen fettgedruckten Pfeil in 5A angezeigt ist. Beispielsweise weist das zweite Ion 36-2 nach einem Durchlaufen der Energie-Diffusor-Anordnung 33 die Energie E2' auf. In der Folge tritt das zweite Ion 36-2 in den Halbleiterkörper 11 ein und erreicht lediglich eine Ausdehnungstiefe b1. Die Ausdehnungstiefe b1 ist wesentlich geringer als im Vergleich zur Ausdehnungstiefe b2.
  • In 5A sind zwei extreme Situationen veranschaulicht: Die durch die Energie-Diffusor-Anordnung 33 für das erste Ion 36-1 induzierte Energiereduzierung kann die geringstmögliche Energiereduzierung sein, da das erste Ion 36-1 im Wesentlichen kein Diffusor-Element der Diffusor-Struktur 332 durchquert. Im Gegensatz dazu kann die für das zweite Ion 36-2 induzierte Energiereduzierung eine maximale Energiereduzierung sein, da das zweite Ion 36-2 in die Energie-Diffusor-Anordnung so eintritt, dass es ein Diffusor-Element zur Gänze durchläuft. Mit anderen Worten, erste Implantationsionen, die eine minimale Energiereduzierung erfahren, können das distale Ende 111-12 der ersten Halbleiterzone 111-1, und erste Implantationsione, die eine maximale Energiereduzierung erfahren, können das proximale Ende 111-11 der ersten Halbleiterzone 111-1, wie in 1 und 2 schematisch veranschaulicht, definieren.
  • Aufgrund der Energie-Diffusor-Anordnung 33 können die Implantationsionen, die die Energie-Diffusor-Anordnung durchlaufen, verschiedene Ausdehnungstiefen innerhalb des Halbleiterkörpers 11 erreichen. Das kann das Erzielen eines im Wesentlichen homogenen Konzentrationsprofils c1 ermöglichen, beispielsweise, wie in 5B schematisch veranschaulicht, für die ersten Halbleiterzonen 111-1 und 111-2. Mit anderen Worten, die Dotierungskonzentration in den ersten Halbleiterzonen 111-1 und 111-2 kann entlang der Ausdehnungsrichtung B im Wesentlichen homogen sein, wenn die erste Implantation 31 durchgeführt wird, während die Energie-Diffusor-Anordnung 33 zwischen dem Halbleiterkörper 11 und dem (nicht gezeigten) Implantationsgerät positioniert ist.
  • Die oben beschriebenen Verfahren zur Herstellung einer Halbleitervorrichtung können das Herstellen einer Supersperrschichtvorrichtung in einem Halbleitermaterial ermöglichen, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist. Beispielsweise umfasst das Herstellen der Supersperrschichtstruktur nicht das Durchführen eines thermischen Diffusionsschritts.
  • Es wird jedoch darauf hingewiesen, dass bei oben beschriebenen Verfahren zur Herstellung einer Halbleitervorrichtung durch ein Durchführen der ersten Implantation und der zweiten Implantation schichtweise vorgegangen werden soll, beispielsweise in einer Art und Weise, die mit Bezug auf 7A bis 7C beispielhaft erläutert wird. Beispielsweise können durch ein schichtweises Vorgehen vergleichsweise tiefe erste Halbleiterzonen hergestellt werden. Für jede Schicht können sowohl die ersten Implantationsionen als auch die zweiten Implantationsionen mittels einer oder mehrerer separater Implantationen implantiert werden. Jeder derartige separate Implantationsschritt kann das Anwenden einer separaten Energie-Diffusor-Anordnung, einer separaten Implantationsdosis und/oder einer separaten Implantationsenergie umfassen. Beispielsweise kann es je nach Implantationsenergie angemessen sein, die erste Implantation und die zweite Implantation für ungefähr 3 bis 8 Epitaxie-Schichten des Halbleiterkörpers zu wiederholen. Für die unteren Schichten kann es auch möglich sein, das Konzentrationsprofil mittels Anwendung von Hochenergieimplantationen zu erweitern, um das Anwenden einer separaten Energie-Diffusor-Anordnung für solche untere Schichten zu vermeiden. Ferner können die separaten Implantationen derart durchgeführt werden, dass sich die jeweilige erste Halbleiterzone entlang der ganzen Tiefe der jeweiligen Schicht, die gerade verarbeitet wird, ausdehnt. Dadurch kann eine Durchführung einer thermischen Diffusion vermieden werden, da die ersten Halbleiterzonen von angrenzenden Schichten bereits miteinander in Kontakt sind. Somit können viele Dotierungsprofile innerhalb des Halbleiterkörpers erzielt werden.
  • Darüber hinaus ist es zur Verbesserung von Avalanche-Robustheit möglich, eine oder mehrere weitere dotierte Zonen einzubringen, die sich lediglich geringfügig entlang der Ausdehnungsrichtung erstrecken. Mittels solcher weiterer dotierter Zonen kann ein zugehöriger Höchstwert einer vertikalen Verteilung des elektrischen Feldes erzielt werden.
  • Darüber hinaus können Feldstoppschichten auf ähnliche Art und Weise zwischen der Drift-Zone eingebracht werden, die durch die ersten Halbleiterzonen und die zweiten Halbleiterzonen auf der einen Seite und ein hoch-dotiertes Substrat auf der anderen Seite ausgebildet sind. Derartige Feldstoppschichten können die Avalanche-Robustheit der Halbleitervorrichtung und/oder die kosmische Strahlungsrobustheit verbessern.
  • Das oben vorgestellte Verfahren kann für das Erstellen von Sperrschichtstrukturen sowohl innerhalb eines vertikalen Konzepts als auch innerhalb eines seitlichen Konzepts geeignet sein.
  • Räumlich relative Begriffe, wie beispielsweise ”unter”, ”unterhalb”, ”unter-”, ”über”, ”ober-” und ähnliches werden zum besseren Verständnis der Beschreibung eingesetzt, um die Positionierung von einem, zu einem zweiten Element relativen Element zu erklären. Diese Begriffe sollen unterschiedliche Ausrichtungen der jeweiligen Vorrichtung zusätzlich zu Ausrichtungen umfassen, die sich von denjenigen, die in den Figuren abgebildet sind, unterscheiden. Ferner werden Begriff wie „erst-„, „zweit-„ und ähnliches auch dazu eingesetzt, um verschiedene Elemente, Zonen, Bereiche etc. zu beschreiben, und sollen auch nicht als einschränkend verstanden werden. Ähnliche Begriffe beziehen sich auf ähnliche Elemente die ganze Beschreibung hindurch.
  • Wie hierin verwendet, sind die Begriffe „habend”, „enthaltend”, „umfassend”, ”aufweisend” und ähnliches offene Begriffe, die das Vorhandensein von angeführten Elementen oder Merkmalen anzeigen, zusätzliche Elemente oder Merkmale jedoch nicht ausschließen. Die Artikel „ein/eine” und „der/die/das” zielen darauf ab, den Plural als auch den Singular zu umfassen, wenn aus dem Zusammenhang eindeutig nichts anderes hervorgeht.

Claims (18)

  1. Halbleitervorrichtung (1), umfassend: – einen Halbleiterkörper (11), wobei der Halbleiterkörper (11) ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; – mindestens eine erste Halbleiterzone (111-1, 111-2), wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) mit implantierten Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist und eine Säulenform aufweist, die sich entlang einer Ausdehnungsrichtung (B) in den Halbleiterkörper (11) hinein erstreckt, wobei eine entsprechende Breite (D) der mindestens einen ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) kontinuierlich zunimmt; – mindestens eine zweite Halbleiterzone (112), die im Halbleiterkörper (11) umfasst ist, wobei die mindestens eine zweite Halbleiterzone (112) angrenzend an die mindestens eine erste Halbleiterzone (111-1, 111-2) angeordnet und mit implantierten Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei – eine Dotierungskonzentration der ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) um weniger als 30% von einem Fixwert mindestens entlang 10% der Gesamtausdehnung der ersten Halbleiterzone (111-1, 111-2) abweicht.
  2. Halbleitervorrichtung (1) nach Anspruch 1, wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) ein proximales Ende (111-11, 111-21), das eine proximale Breite (d1) aufweist, und ein distales Ende (111-12, 111-22), das eine distale Breite (d2) aufweist, umfasst, und wobei die Breite (D) an jeder anderen Position zwischen dem proximalen Ende (111-11, 111-21) und dem distalen Ende (111-12, 111-22) entlang der Ausdehnungsrichtung (B) der mindestens einen ersten Halbleiterzone (111-1, 111-2) größer als die proximale Breite (d1) und kleiner als die distale Breite (d2) ist.
  3. Halbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei eine Änderungsrate der jeweiligen Breite (D) der mindestens einen ersten Halbleiterzone (111-1, 111-2) durch einen Ausdehnungswinkel (β) vorgegeben ist, wobei der Ausdehnungswinkel (β) mit einem Schnittwinkel an einem virtuellen Schnittpunkt der Ausdehnungsrichtung (B) und einem Sperrschichtbereich (111-13, 111-23) der mindestens einen ersten Halbleiterzone (111-1, 111-2) identisch ist.
  4. Halbleitervorrichtung (1) nach Anspruch 3, wobei der Ausdehnungswinkel (β) im Bereich von 0,1° bis 10° ist.
  5. Halbleitervorrichtung (1), umfassend: – einen Halbleiterkörper (11), wobei der Halbleiterkörper (11) ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; – mindestens eine erste Halbleiterzone (111-1, 111-2), die im Halbleiterkörper (11) umfasst ist, wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) mit implantierten Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist und eine Säulenform aufweist, die sich entlang einer Ausdehnungsrichtung (B) in den Halbleiterkörper (11) hinein erstreckt; – mindestens eine zweite Halbleiterzone (112), die im Halbleiterkörper (11) umfasst ist, wobei die mindestens eine zweite Halbleiterzone (112) angrenzend an die mindestens eine erste Halbleiterzone (111-1, 111-2) angeordnet und mit implantierten Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei ein Übergang zwischen der ersten Halbleiterzone (111-1, 111-2) und der zweiten Halbleiterzone (112) in eine zur Ausdehnungsrichtung (B) senkrechte Richtung, in einem vertikalen Querschnitt der Halbleitervorrichtung (1), eine gerade Linie (111-13; 111-23) mindestens entlang 50% der Gesamtausdehnung der ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) bildet, wobei: eine Dotierungskonzentration der ersten Halbleiterzone (111-1, 111-2) entlang der Ausdehnungsrichtung (B) um weniger als 30% von einem Fixwert mindestens entlang 10% der Gesamtausdehnung der ersten Halbleiterzone (111-1, 111-2) abweicht.
  6. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei der Dotierstoff-Diffusions-Koeffizient des Halbleiterkörpermaterials entweder ein Akzeptor-Diffusions-Koeffizient oder ein Donator-Diffusions-Koeffizient ist.
  7. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei das Halbleiterkörpermaterial des Halbleiterkörpers (11) mindestens eines von Siliziumkarbid, Galliumnitrid, Aluminiumnitrid, einem Halbleitermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der mindestens zwei Größenordnungen niedriger als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist.
  8. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) durch Anwendung mindestens einer ersten Implantation (31) der ersten Implantationsionen hergestellt worden ist, und wobei die mindestens eine zweite Halbleiterzone (112) durch Anwendung mindestens einer zweiten Implantation (32) von zweiten Implantationsionen hergestellt worden ist.
  9. Halbleitervorrichtung (1) nach einem der vorangegangenen Ansprüche, wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) und die mindestens eine zweite Halbleiterzone (112) ein Drift-Volumen (11-4) bilden, das eine Supersperrschichtstruktur aufweist.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung (1), wobei das Verfahren Folgendes umfasst: – Herstellen eines Halbleiterkörpers (11), wobei der Halbleiterkörper (11) ein Halbleiterkörpermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der kleiner als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist; – Herstellen, im Halbleiterkörper (11), von mindestens einer ersten Halbleiterzone (111-1, 111-2), die mit Dotierstoffen eines ersten Leitfähigkeitstyps dotiert ist, wobei das Herstellen der mindestens einen ersten Halbleiterzone (111-1, 111-2) das Anwenden einer ersten Implantation (31) der ersten Implantationsionen umfasst; – Herstellen, im Halbleiterkörper (11), mindestens einer zweiten Halbleiterzone (112), die angrenzend an die mindestens eine erste Halbleiterzone (111-1, 111-2) angeordnet und mit Dotierstoffen eines zweiten Leitfähigkeitstyps dotiert ist, der zum ersten Leitfähigkeitstyp komplementär ist, wobei das Herstellen der mindestens einen zweiten Halbleiterzone (112) das Anwenden einer zweiten Implantation (32) von zweiten Implantationsionen umfasst; wobei das Verfahren ferner umfasst: – Positionieren einer Energie-Diffusor-Anordnung (33) zwischen einem Implantationsgerät und dem Halbleiterkörper (11), wobei die Energie-Diffusor-Anordnung (33) zur Aufnahme von Implantationsionen und zur Ausgabe der aufgenommenen Implantationsionen derart konfiguriert ist, dass die ausgegebenen Implantationsionen eine reduzierte Energie im Vergleich zu deren Energie bei Eintritt in die Energie-Diffusor-Anordnung (33) aufweisen, wobei die jeweilige Energiereduzierungsmenge vom Eintrittspunkt und/oder -winkel in die Energie-Diffusor-Anordnung (33) abhängt; – Anwenden der ersten Implantation (31) und der zweiten Implantation (32) auf eine Art und Weise, dass mindestens eines der ersten Implantationsionen und der zweiten Implantationsionen die Energie-Diffusor-Anordnung (33) vor Eintritt in den Halbleiterkörper (11) durchlaufen.
  11. Verfahren nach Anspruch 10, ferner umfassend: – Maskieren einer Oberfläche (11-1) des Halbleiterkörpers (11) mit einer ersten Maske (35-1), wobei die erste Implantation (31) angewandt wird, während die Oberfläche (11-1) mit der ersten Maske (35-1) maskiert wird.
  12. Verfahren nach Anspruch 11, ferner umfassend: – Entfernen der ersten Maske (35-1) vor Anwendung der zweiten Implantation (32).
  13. Verfahren nach Anspruch 11 oder 12, ferner umfassend: – Maskieren der Oberfläche (11-1) des Halbleiterkörpers (11) mit einer zweiten Maske (35-2), wobei die zweite Implantation (32) angewandt wird, während die Oberfläche (11-1) mit der zweiten Maske (35-2) maskiert wird, wobei die zweite Maske (35-2) eine Struktur aufweist, die zu einer Struktur der ersten Maske (35-1) komplementär ist.
  14. Verfahren nach Anspruch 10 oder Anspruch 11, oder nach Anspruch 13, ferner umfassend: – Anbringen eines Energie-Diffusor-Materials auf dem Halbleiterkörper (11) beziehungsweise auf der ersten Maske (35-1) beziehungsweise auf der zweiten Maske (35-2) zur Herstellung der Energie-Diffusor-Anordnung (33), wobei das Energie-Diffusor-Material mindestens eines von Silizium, Siliziumdioxid, Aluminium, Siliziumkarbid, Graphit, Kohlenstoff, Wolfram, Molybdän, Titan, Blei, Kupfer umfasst.
  15. Verfahren nach einem der vorangegangenen Ansprüche 10 bis 14, wobei das Halbleiterkörpermaterial des Halbleiterkörpers (11) mindestens eines von: Siliziumkarbid, Galliumnitrid, Aluminiumnitrid, einem Halbleitermaterial umfasst, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der mindestens zwei Größenordnungen niedriger als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist.
  16. Verfahren nach einem der vorangegangenen Ansprüche 10 bis 15, wobei der Halbleiterkörper (11) eine anfänglich nicht- oder schwach-dotierte Zone (11-2) umfasst, und wobei die mindestens eine erste Halbleiterzone (111-1, 111-2) und die mindestens eine zweite Halbleiterzone (112) innerhalb der anfänglich nicht- oder schwach-dotierten Zone (11-2) hergestellt werden.
  17. Verfahren nach Anspruch 16, wobei die anfänglich nicht- oder schwach-dotierte Zone (11-2) eine Siliziumkarbid-Schicht, eine Galliumnitrid-Schicht, eine Aluminiumnitrid-Schicht oder eine Schicht eines Halbleitermaterials ist, das einen Dotierstoff-Diffusions-Koeffizienten aufweist, der mindestens zwei Größenordnungen niedriger als der entsprechende Dotierstoff-Diffusions-Koeffizient von Silizium ist.
  18. Verfahren nach einem der vorangegangenen Ansprüche 10 bis 17, wobei die erste Implantation (31) und die zweite Implantation (32) zur Erstellung einer Supersperrschichtstruktur innerhalb des Halbleiterkörpers (11) mittels der mindestens einen ersten Halbleiterzone (111-1, 111-2) und der mindestens einen zweiten Halbleiterzone (112) angewandt werden.
DE102015202121.1A 2015-02-06 2015-02-06 SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser Active DE102015202121B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102015202121.1A DE102015202121B4 (de) 2015-02-06 2015-02-06 SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
CN201610078275.6A CN105870162A (zh) 2015-02-06 2016-02-04 基于SiC的超结半导体器件
JP2016020504A JP6647897B2 (ja) 2015-02-06 2016-02-05 ＳｉＣベースの超接合半導体装置
US15/016,680 US9859361B2 (en) 2015-02-06 2016-02-05 SiC-based superjunction semiconductor device
US15/854,341 US10541301B2 (en) 2015-02-06 2017-12-26 SiC-based superjunction semiconductor device
JP2019190772A JP7111681B2 (ja) 2015-02-06 2019-10-18 ＳｉＣベースの超接合半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015202121.1A DE102015202121B4 (de) 2015-02-06 2015-02-06 SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser

Publications (2)

Publication Number Publication Date
DE102015202121A1 DE102015202121A1 (de) 2016-08-11
DE102015202121B4 true DE102015202121B4 (de) 2017-09-14

Family

ID=56498564

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015202121.1A Active DE102015202121B4 (de) 2015-02-06 2015-02-06 SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser

Country Status (4)

Country Link
US (2) US9859361B2 (de)
JP (2) JP6647897B2 (de)
CN (1) CN105870162A (de)
DE (1) DE102015202121B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11075264B2 (en) * 2016-05-31 2021-07-27 Cree, Inc. Super junction power semiconductor devices formed via ion implantation channeling techniques and related methods
DE102016110429A1 (de) * 2016-06-06 2017-12-07 Infineon Technologies Ag Energiefilter zum Verarbeiten einer Leistungshalbleitervorrichtung
DE102016110523B4 (de) * 2016-06-08 2023-04-06 Infineon Technologies Ag Verarbeiten einer Leistungshalbleitervorrichtung
DE102016122791B3 (de) * 2016-11-25 2018-05-30 mi2-factory GmbH Ionenimplantationsanlage, Filterkammer und Implantationsverfahren unter Einsatz eines Energiefilterelements
DE102018123596A1 (de) * 2017-10-27 2019-05-02 Infineon Technologies Ag Halbleitervorrichtung mit Abschlussstruktur, die Feldzonen enthält, und Herstellungsverfahren
US11380803B2 (en) 2017-10-30 2022-07-05 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
JP6977509B2 (ja) * 2017-11-29 2021-12-08 株式会社デンソー 半導体基板の製造方法
JP7095342B2 (ja) * 2018-03-20 2022-07-05 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US10957759B2 (en) * 2018-12-21 2021-03-23 General Electric Company Systems and methods for termination in silicon carbide charge balance power devices
US11171248B2 (en) 2019-02-12 2021-11-09 Semiconductor Components Industries, Llc Schottky rectifier with surge-current ruggedness
DE102019112773B4 (de) * 2019-05-15 2023-11-30 mi2-factory GmbH Vorrichtung und Verfahren zur Implantation von Teilchen in ein Substrat
DE102019112985A1 (de) * 2019-05-16 2020-11-19 mi2-factory GmbH Verfahren zur Herstellung von Halbleiterbauelementen
DE102019114312A1 (de) 2019-05-28 2020-12-03 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346464B1 (en) * 1999-06-28 2002-02-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
DE602004005210T2 (de) * 2003-08-07 2007-11-22 Commissariat à l'Energie Atomique Verfahren zur herstellung von mustern mit geneigten flanken mittels fotolithographie
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2078441A (en) * 1980-06-17 1982-01-06 Westinghouse Electric Corp Forming impurity regions in semiconductor bodies by high energy ion irradiation
US6870201B1 (en) * 1997-11-03 2005-03-22 Infineon Technologies Ag High voltage resistant edge structure for semiconductor components
JP3994703B2 (ja) 2001-08-29 2007-10-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP3634830B2 (ja) * 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
JP4193596B2 (ja) * 2003-06-09 2008-12-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP2007523440A (ja) * 2004-02-18 2007-08-16 学校法人早稲田大学 イオン注入方法及び装置
JP5188037B2 (ja) * 2006-06-20 2013-04-24 株式会社東芝 半導体装置
JP2007311669A (ja) 2006-05-22 2007-11-29 Toshiba Corp 半導体装置及びその製造方法
US8806615B2 (en) 2010-11-04 2014-08-12 Mcafee, Inc. System and method for protecting specified data combinations

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346464B1 (en) * 1999-06-28 2002-02-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
DE602004005210T2 (de) * 2003-08-07 2007-11-22 Commissariat à l'Energie Atomique Verfahren zur herstellung von mustern mit geneigten flanken mittels fotolithographie
US20120273916A1 (en) * 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MILLAN, Jose: A review of WBG power semiconductor devices. In: Semiconductor Conference (CAS), 2012 International. IEEE, 2012, 57-66. *

Also Published As

Publication number Publication date
US9859361B2 (en) 2018-01-02
JP2016192541A (ja) 2016-11-10
JP6647897B2 (ja) 2020-02-14
US20180138266A1 (en) 2018-05-17
JP2020038975A (ja) 2020-03-12
JP7111681B2 (ja) 2022-08-02
DE102015202121A1 (de) 2016-08-11
US20160233295A1 (en) 2016-08-11
CN105870162A (zh) 2016-08-17
US10541301B2 (en) 2020-01-21

Similar Documents

Publication Publication Date Title
DE102015202121B4 (de) SiC-basierte Supersperrschicht-Halbleitervorrichtungen und Verfahren zur Herstellung dieser
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
EP2503612B1 (de) Vertikaler Hallsensor und Verfahren zur Herstellung eines vertikalen Hallsensors
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102009036930B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102006061994B4 (de) Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
DE19701189B4 (de) Halbleiterbauteil
DE102007027519B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10123616A1 (de) Superjunction-Halbleiterbauteil sowie Verfahren zu seiner Herstellung
DE102015208097A1 (de) Herstellen einer Halbleitervorrichtung durch Epitaxie
DE112013002722T5 (de) Adaptiver ladungsausgeglichener Randabschluss
DE102013007215A1 (de) Leistungsvorrichtung und Herstellungsverfahren hierfür
DE102011052605B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102005063332B4 (de) Hochschwindigkeitsdiode und Verfahren zu ihrer Herstellung
DE102014118766A1 (de) Feldeffekt-Halbleitervorrichtung und Herstellung davon
DE112011103230T5 (de) Non-Punch-Through-Bipolarleistungshalbleiterbauelement
DE102016111940B4 (de) Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung
DE102015105718A1 (de) Halbleiterdiode
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102016115759B4 (de) Verfahren zum herstellen einer superjunction-halbleitervorrichtung und superjunction-halbleitervorrichtung
DE102015208794B3 (de) Verarbeiten eines Halbleiterwafers
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative