DE102016110523B4 - Verarbeiten einer Leistungshalbleitervorrichtung - Google Patents

Verarbeiten einer Leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102016110523B4
DE102016110523B4 DE102016110523.6A DE102016110523A DE102016110523B4 DE 102016110523 B4 DE102016110523 B4 DE 102016110523B4 DE 102016110523 A DE102016110523 A DE 102016110523A DE 102016110523 B4 DE102016110523 B4 DE 102016110523B4
Authority
DE
Germany
Prior art keywords
mask
semiconductor body
semiconductor
coupling
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016110523.6A
Other languages
English (en)
Other versions
DE102016110523A1 (de
Inventor
Roland Rupp
Carsten von Koblinski
Ronny Kern
Andre Brockmeier
Francisco Javier Santos Rodriguez
Alexander Breymesser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016110523.6A priority Critical patent/DE102016110523B4/de
Priority to US15/616,117 priority patent/US10615040B2/en
Priority to JP2017113170A priority patent/JP6491267B2/ja
Publication of DE102016110523A1 publication Critical patent/DE102016110523A1/de
Application granted granted Critical
Publication of DE102016110523B4 publication Critical patent/DE102016110523B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Verfahren (2) zum Verarbeiten einer Leistungshalbleitervorrichtung (1), welches Folgendes umfasst:◯ Bereitstellen (20) eines Halbleiterkörpers (10) der Leistungshalbleitervorrichtung (1);◯ Bereitstellen (22) einer Maske (30);◯ Koppeln (24) der Maske (30) an den Halbleiterkörper (10);◯ Strukturieren der Maske (30) vor und nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10);◯ Ausführen (28) einer lonenimplantation am Halbleiterkörper (10), so dass Implantationsionen (40) die Maske (30) durchqueren, bevor sie in den Halbleiterkörper (10) eindringen; wobei:◯ das Bereitstellen (22) der Maske (30) getrennt vom Halbleiterkörper (10) und vor dem Koppeln der Maske (30) an den Halbleiterkörper (10) erfolgt;◯ das Strukturieren der Maske (30) vor dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10) das Ausführen (221) wenigstens eines von einem Ätzschritt und einem Druckschritt auf der Vorderseite (301) der Maske (30) aufweist;◯ das Koppeln (24) der Maske (30) an den Halbleiterkörper (10) ein Anbringen der Vorderseite (301) am Halbleiterkörper (10) aufweist; und◯ das Strukturieren der Maske (30) ferner nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10) ein Entfernen (222) eines Abschnitts der Maske (30) von einer Rückseite (302) der Maske (30) aufweist.

Description

  • TECHNISCHES GEBIET
  • Diese Schrift betrifft Ausführungsformen von Verfahren zum Verarbeiten einer Leistungshalbleitervorrichtung.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Automobil-, Endverbraucher- und Industrieanwendungen in der Art des Umwandelns elektrischer Energie und des Antreibens eines Elektromotors oder einer elektrischen Maschine beruhen auf Leistungshalbleitervorrichtungen. Beispielsweise wurden Bipolartransistoren mit isoliertem Gate (IGBT), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFET) und Dioden, um einige zu nennen, für verschiedene Anwendungen verwendet, einschließlich Schalter in Stromversorgungen und Leistungswandlern, jedoch ohne Einschränkung auf diese.
  • Eine Leistungshalbleitervorrichtung umfasst gewöhnlich einen Halbleiterkörper, der dafür ausgelegt ist, einen Laststrom entlang einem Laststromweg zwischen zwei Lastanschlüssen der Vorrichtung zu leiten. Ferner kann der Laststromweg durch eine isolierte Steuerelektrode, die manchmal als Gate-Elektrode bezeichnet wird, gesteuert werden. Beispielsweise kann die Steuerelektrode nach dem Empfang eines entsprechenden Steuersignals beispielsweise von einer Treibereinheit die Leistungshalbleitervorrichtung entweder in einen leitenden Zustand oder einen blockierenden Zustand versetzen.
  • Die Leistungshalbleitervorrichtungen sollen gewöhnlich sehr niedrige Leistungsverluste, beispielsweise niedrige Schaltverluste und/oder niedrige Einschaltzustandsverluste, aufweisen, so dass die Anwendung, beispielsweise die Stromversorgungen und Leistungswandler, eine hohe Effizienz aufweisen können.
  • Zu diesem Zweck wurden Kompensationsstrukturen vorgeschlagen, die auch als Superjunction-Strukturen oder CoolMOS™-Strukturen bezeichnet werden. Beispielsweise können Superjunction-Strukturen im Halbleiterkörper durch Ausführen eines oder mehrerer Epitaxieverarbeitungsschritte erzeugt werden.
  • Über geringe Leistungsverluste hinaus sollen die Leistungshalbleitervorrichtungen manchmal gleichzeitig hohe Blockierfähigkeiten, beispielsweise bis zu 1000 Volt und darüber, aufweisen und/oder für hohe Ströme, beispielsweise bis zu einigen hundert Ampere, ausgelegt sein.
  • Die nach dem Prioritätstag der vorliegenden Anmeldung veröffentlichte Druckschrift DE 10 2015 202 121 A1 beschreibt eine SiC-basierte Supersperrschicht- H al bleitervorri chtu ng.
  • Aus der US 2012 / 0273916 A1 ist eine Si-basierte Halbleitervorrichtung bekannt, die eine Kompensationsstruktur aufweist und bei der die Kompensationsgebiete durch Epitaxie hergestellt worden sind.
  • Die US 6 346 464 B1 offenbart eine weitere Si-basierte Halbleitervorrichtung, bei der einzelne Gebiete durch eine Implantation dotiert werden können.
  • Die Druckschrift DE 60 2004 005 210 T2 offenbart im Zusammenhang mit Sibasierten MEMS Vorrichtungen ein Verfahren zur Herstellung von Mustern mit geneigten Flanken mittels Fotolithographie.
  • Die JP 2010- 186 820 A beschreibt ein Verfahren zur Herstellung einer Halbleitervorrichtung. Dabei wird eine Maske an einen Halbleiterkörper gekoppelt, bevor der Halbleiterkörper einem Implantationsverarbeitungsschritt ausgesetzt wird.
  • Das Dokument M. Rüb et al.: „550 V Superjunction 3,9 Ωmm2 Transistor Formed by 25 MeV Masked Boron Implantation“, Proceedings of 2004 International Symposium on Power Semiconductor Devices & ICs, Kitakyushu, S. 455-458, betrifft die Herstellung von Halbleitervorrichtungen unter Verwendung einer sog. Stencil-Maske.
  • EP 0 014 516 A1 betrifft die Herstellung von Halbleitervorrichtungen durch nukleare Bestrahlung.
  • KURZFASSUNG
  • Die Erfindung ist in den unabhängigen Ansprüchen 1, 2 und 3 angegeben. Merkmale einiger beispielhafter Ausführungsformen sind in den abhängigen Ansprüchen 4 bis 15 angegeben.
  • Figurenliste
  • Die Teile in den Figuren sind nicht notwendigerweise maßstabsgerecht, wobei der Nachdruck vielmehr auf das Erläutern von Grundgedanken der Erfindung gelegt wird. Überdies bezeichnen in den Figuren gleiche Bezugszahlen entsprechende Teile. Es zeigen:
    • 1 schematisch und beispielhaft auf der Grundlage eines vertikalen Querschnitts eines Abschnitts eines Halbleiterkörpers Schritte eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen,
    • 2 schematisch und beispielhaft auf der Grundlage eines vertikalen Querschnitts eines Abschnitts eines Halbleiterkörpers Schritte eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen,
    • 3 schematisch und beispielhaft auf der Grundlage eines vertikalen Querschnitts eines Abschnitts eines Halbleiterkörpers Schritte eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen,
    • 4 schematisch und beispielhaft auf der Grundlage eines vertikalen Querschnitts eines Abschnitts eines Halbleiterkörpers Schritte eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen,
    • 5 schematisch und beispielhaft auf der Grundlage eines vertikalen Querschnitts eines Abschnitts eines Halbleiterkörpers Schritte eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen,
    • 6 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung zum besseren Verständnis der vorliegenden Erfindung,
    • 7 schematisch und beispielhaft einen Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung zum besseren Verständnis der vorliegenden Erfindung und
    • 8 schematisch und beispielhaft ein Diagramm eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • Der in dieser Schrift verwendete Begriff „horizontal“ soll eine Orientierung beschreiben, die im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur ist. Diese kann beispielsweise die Oberfläche eines Halbleiterwafers oder -dies sein. Beispielsweise können sowohl die erste laterale X-Richtung als auch die zweite laterale Y-Richtung, die nachstehend erwähnt werden, horizontale Richtungen sein, wobei die erste laterale X-Richtung und die zweite laterale Y-Richtung senkrecht zueinander sein können.
  • Der in dieser Schrift verwendete Begriff „vertikal“ soll eine Orientierung beschreiben, die im Wesentlichen senkrecht zur horizontalen Fläche angeordnet ist, d.h. parallel zur Normalenrichtung der Oberfläche des Halbleiterwafers. Beispielsweise kann die nachstehend erwähnte Z-Erstreckungsrichtung eine Erstreckungsrichtung sein, die senkrecht sowohl zur ersten lateralen X-Richtung als auch zur zweiten lateralen Y-Richtung ist.
  • In dieser Schrift wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können entgegengesetzte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • In Zusammenhang mit der vorliegenden Schrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass es eine niederohmige elektrische Verbindung oder einen niederohmigen Stromweg zwischen zwei Gebieten, Sektoren, Zonen, Abschnitten oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Abschnitt oder Teil einer Halbleitervorrichtung gibt. Ferner soll in Zusammenhang mit der vorliegenden Schrift der Begriff „in Kontakt“ beschreiben, dass es eine direkte physikalische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung gibt, wobei beispielsweise ein Übergang zwischen zwei in Kontakt miteinander stehenden Elementen kein weiteres Zwischenelement oder dergleichen einschließen kann.
  • Zusätzlich wird in Zusammenhang mit der vorliegenden Schrift der Begriff „elektrische Isolation“, falls nichts anderes erwähnt wird, in Zusammenhang mit seinem allgemein gültigen Verständnis verwendet und soll demgemäß beschreiben, dass zwei oder mehr Komponenten getrennt voneinander angeordnet sind und dass es keine ohmsche Verbindung gibt, die diese Komponenten verbindet. Komponenten, die elektrisch voneinander isoliert sind, können jedoch nichtsdestoweniger miteinander gekoppelt sein, beispielsweise mechanisch und/oder kapazitiv und/oder induktiv gekoppelt sein. Um ein Beispiel zu geben, können zwei Elektroden eines Kondensators voneinander elektrisch isoliert sein und gleichzeitig mechanisch und kapazitiv miteinander gekoppelt sein, beispielsweise durch eine Isolation, beispielsweise ein Dielektrikum.
  • Spezifische in dieser Schrift beschriebene Ausführungsformen betreffen ohne Einschränkung auf diese Verfahren zu Verarbeitung einer Leistungshalbleitervorrichtung in der Art eines Leistungshalbleitertransistors, die mit einem Leistungswandler oder einer Stromversorgung verwendet werden kann. Dementsprechend ist die verarbeitete Leistungshalbleitervorrichtung dafür ausgelegt, einen Laststrom zu führen, der einer Last zuzuführen ist und/oder durch eine Stromquelle bereitgestellt wird. Beispielsweise kann die Halbleitervorrichtung eine oder mehrere aktive Leistungshalbleiterzellen in der Art einer monolithisch integrierten Diodenzelle und/oder einer monolithisch integrierten Transistorzelle und/oder einer monolithisch integrierten IGBT-Zelle und/oder einer monolithisch integrierten RC-IGBT-Zelle und/oder einer monolithisch integrierten MOS-Gated-Diode-(MGD)-Zelle und/oder einer monolithisch integrierten MOSFET-Zelle und/oder Ableitungen davon umfassen. Eine solche Diodenzelle und/oder solche Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld bilden, das mit einem aktiven Gebiet der Leistungshalbleitervorrichtung eingerichtet ist.
  • Der Begriff „Leistungshalbleitervorrichtung“ soll in dieser Schrift eine Halbleitervorrichtung auf einem Einzelchip mit Hochspannungsblockier- und/oder Hochstromführungsfähigkeiten beschreiben. Mit anderen Worten ist eine solche Leistungshalbleitervorrichtung für einen hohen Strom, typischerweise im Amperebereich, beispielsweise bis zu einigen zehn oder hundert Ampere, und/oder hohe Spannungen, typischerweise etwa 15 V, typischer 100 V und darüber, beispielsweise bis zu wenigstens 400 V, beispielsweise größer als 1 kV oder sogar größer als 3 kV, vorgesehen. Beispielsweise kann die nachstehend beschriebene verarbeitete Leistungshalbleitervorrichtung eine Halbleitervorrichtung sein, die eine Streifenzellenkonfiguration oder eine Nadelzellenkonfiguration aufweist und dafür ausgelegt sein kann, als eine Leistungskomponente in einer Nieder-, Mittel- und/oder Hochspannungsanwendung verwendet zu werden.
  • Beispielsweise betrifft der in dieser Schrift verwendete Begriff „Leistungshalbleitervorrichtung“ keine logischen Halbleitervorrichtungen, die beispielsweise zum Speichern von Daten, zum Berechnen von Daten und/oder für andere Typen einer halbleiterbasierten Datenverarbeitung verwendet werden.
  • Jede der 1 bis 5 zeigt schematisch und beispielhaft auf der Grundlage eines vertikalen Querschnitts eines Abschnitts eines Halbleiterkörpers 10 Schritte eines Verfahrens 2 zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen. 8 zeigt schematisch und beispielhaft ein Diagramm eines Verfahrens zum Verarbeiten einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen. Falls nichts anderes erwähnt wird, können die folgenden Erklärungen jede der 1 - 5 und 8 betreffen. Ferner wird die Leistungshalbleitervorrichtung auch einfach als „Halbleitervorrichtung“ bezeichnet.
  • In einem ersten Schritt 20 (vergl. 8) kann ein Halbleiterkörper 10 bereitgestellt werden. Beispielsweise kann der Halbleiterkörper 10 ein Teil der Halbleitervorrichtung 1 sein und als Halbleiterwafer bereitgestellt werden. Der bereitgestellte Halbleiterkörper 10 kann ein Halbleiterkörpermaterial mit einem Dotierungsstoff-Diffusionskoeffizienten, der kleiner als der Dotierungsstoff-Diffusionskoeffizient von Silicium ist, umfassen oder daraus bestehen. Beispielsweise kann das Halbleiterkörpermaterial einen Dotierungsstoff-Diffusionskoeffizienten aufweisen, der wenigstens zwei Größenordnungen kleiner ist als der entsprechende Dotierungsstoff-Diffusionskoeffizient von Silicium. Der Diffusionskoeffizient kann wenigstens einen von einem Akzeptordiffusionskoeffizienten und einem Donatordiffusionskoeffizienten umfassen. Der Halbleiterkörper 10 kann aus einem Material bestehen, das wenigstens eines von Siliciumcarbid, Galliumnitrid und Aluminiumnitrid umfasst.
  • In Schritt 22 (vergl. 8) kann eine Maske 30 bereitgestellt werden, wobei Schritt 22 vor Schritt 20, gleichzeitig damit oder danach ausgeführt werden kann. Beispielsweise wird die Maske 30 getrennt vom Halbleiterkörper 10 bereitgestellt, beispielsweise an einer vom Halbleiterkörper 10 getrennten Position. Beispielsweise wird die Maske 30 nicht durch Abscheiden eines Maskenmaterials an der Oberfläche 10-1 des Halbleiterkörpers 10 oder indem der Halbleiterkörper 10 einem thermischen Oxidationsverarbeitungsschritt ausgesetzt wird, bereitgestellt. Dementsprechend weist die Maske 30 gemäß einer Ausführungsform kein abgeschiedenes Oxid auf, sondern die Maske 30 kann getrennt vom Halbleiterkörper 10 bereitgestellt werden und durch einen chemischen, mechanischen und/oder photochemischen Prozess strukturiert werden, bevor und/oder nachdem sie an den Halbleiterkörper 10 gekoppelt wird, wobei die Strukturierung nachstehend in weiteren Einzelheiten erklärt wird.
  • In einem nächsten Schritt 24 kann die bereitgestellte Maske 30 an den Halbleiterkörper 10 gekoppelt werden. Dementsprechend ist angesichts der Erklärungen des vorhergehenden Absatzes zu verstehen, dass gemäß einer oder mehreren Ausführungsformen der Schritt des Bereitstellens der Maske 30 getrennt vom Schritt des Koppelns der Maske 30 an den Halbleiterkörper 10 ausgeführt wird. Beispielsweise geschieht das Bereitstellen der Maske 30 nicht gleichzeitig mit dem Koppeln der Maske 30 an den Halbleiterkörper 10, wobei beispielsweise die Maske 30 in einem ersten Zeitintervall bereitgestellt wird und die Maske 30 in einem vom ersten Zeitintervall verschiedenen zweiten Zeitintervall an den Halbleiterkörper 10 gekoppelt wird.
  • Gemäß einer Ausführungsform kann das Koppeln der Maske 30 an den Halbleiterkörper 10 das Anbringen der Maske 30 am Halbleiterkörper 10 einschließen, beispielsweise so dass die Maske 30 in Kontakt mit dem Halbleiterkörper 10 steht, beispielsweise dass die Maske 30 an der Oberfläche 10-1 des Halbleiterkörpers 10 angebracht werden kann, so dass sich zwischen der Oberfläche 10-1 und dem Halbleiterkörper 10 im Wesentlichen kein Abstand befindet.
  • Ferner kann das Koppeln der Maske 30 an den Halbleiterkörper 10 wenigstens einen von einem Bondschritt und einem Haftverarbeitungsschritt einschließen. Beispielsweise kann der Bondschritt ein anodisches Bonden einschließen. Der Haftverarbeitungsschritt kann einen Warm-Haftverarbeitungsschritt einschließen. Falls die Maske 30 beispielsweise eine Glasmaske ist, kann der Haftverarbeitungsschritt bei einer Temperatur in der Nähe der Glasübergangstemperatur der Maske 30, beispielsweise bei einer Temperatur von wenigstens 90 %, wenigstens 94 % oder wenigstens 96 % der Glasübergangstemperatur der Maske 30, ausgeführt werden. Weitere als Beispiel dienende Materialien der Maske 30 werden nachstehend in weiteren Einzelheiten beschrieben.
  • In einem anderen Schritt 28 (vergl. 8) kann der Halbleiterkörper 10 einer lonenimplantation ausgesetzt werden, so dass Implantationsionen die Maske 30 durchqueren, bevor sie in den Halbleiterkörper 10 eintreten. Wie vorstehend erklärt wurde, kann gemäß einer Ausführungsform das Koppeln der Maske 30 an den Halbleiterkörper 10 das Anbringen der Maske 30 am Halbleiterkörper 10 einschließen, beispielsweise so dass die Maske 30 während der lonenimplantation in Kontakt mit dem Halbleiterkörper 10 steht, wobei die Maske 30 beispielsweise an der Oberfläche 10-1 des Halbleiterkörpers 10 angebracht werden kann, so dass sich während der lonenimplantation im Wesentlichen kein Abstand zwischen der Oberfläche 10-1 und dem Halbleiterkörper 10 befindet. Demgemäß ist die Maske 30 während der lonenimplantation beispielsweise nicht räumlich vom Halbleiterkörper 10 getrennt angeordnet.
  • Beispielsweise kann Verfahren 2 das Bereitstellen eines Driftvolumens in einem Halbleiterkörper 10, beispielsweise eines SiC-basierten Halbleiterkörpers, mit einer Superjunction-Struktur (auch als Kompensationsstruktur bezeichnet), die sich über eine bestimmte Tiefe in den Halbleiterkörper 10 erstreckt, ermöglichen. Es sei bemerkt, dass jeder der vorstehend erwähnten Schritte, beispielsweise die lonenimplantation, mehrere Male wiederholt werden kann, beispielsweise unter Verwendung verschiedener Masken oder derselben Maske 30, und dass in Verfahren 2 ferner ein oder mehrere Epitaxieverarbeitungsschritte angewendet werden können. Demgemäß kann die im Halbleiterkörper 10 hergestellte Struktur, beispielsweise eine Superjunction-Struktur, eine entsprechend hohe Gesamtausdehnung in Z-Erstreckungsrichtung aufweisen bzw. können sich die Strukturelemente entlang der Z-Erstreckungsrichtung wiederholen.
  • Die Implantationsionen können durch eine Implantationsvorrichtung (nicht dargestellt) bereitgestellt werden. Beispielsweise können, wie mit Bezug auf 6 erwähnt sei, worin schematisch und beispielhaft ein Abschnitt eines vertikalen Querschnitts der Leistungshalbleitervorrichtung 1 mit dem Halbleiterkörper 10 dargestellt ist, Implantationsionen 40 den Halbleiterkörper 10 in Z-Erstreckungsrichtung durchqueren, beispielsweise über wenigstens 3 µm oder wenigstens 5 µm, gemessen von der Oberfläche 10-1 des Halbleiterkörpers 10. Diese Durchquerungsstrecke der Implantationsionen innerhalb des Halbleiterkörpers 10 kann sogar größer als 5 µm, beispielsweise größer als 6 µm, größer als 8 µm oder sogar größer als 10 µm sein. Während der Implantation kann die Maske 30 an den Halbleiterkörper 10, beispielsweise an die Oberfläche 10-1 des Halbleiterkörpers 10, gekoppelt sein, wie beispielhaft in 6 und jeder der 1 bis 5 dargestellt ist. Beispielsweise ist die lonenimplantation eine Hochenergie-Ionenimplantation, die beispielsweise mit einer Ionenenergie von mehr als 400 keV, mehr als 2 MeV, beispielsweise mehr als 5 MeV oder sogar mehr als 10 MeV ausgeführt wird. Infolge der Implantation können die Ionen 40 den Halbleiterkörper 10 über wenigstens 5 µm entlang der Z-Erstreckungsrichtung durchqueren.
  • Gemäß einer Ausführungsform kann während des Ausführens der lonenimplantation mit einer Ionenenergie von mehr als 2 MeV die Gesamtdicke DZ der Maske 30 entlang der Z-Erstreckungsrichtung im Bereich von 5 µm bis 50 µm, im Bereich von 7 µm bis 40 µm oder im Bereich von 10 µm bis 20 µm liegen. Beispielsweise ist die Gesamtdicke DZ der Maske 30 entlang der Z-Erstreckungsrichtung größer als das 1,2-Fache der Implantationstiefe (vergl. beispielsweise Niveau z2, wie nachstehend mit Bezug auf 6 erwähnt).
  • Die Maske 30 kann eine Glasmaske sein. Beispielsweise weist die Maske wenigstens eines der folgenden auf:
    • ein Borosilikatglas
    • ein Kalknatronglas
    • ein Floatglas
    • ein Quarzglas
    • ein Porzellan
    • ein thermoplastisches Polymer
    • ein Polymerglas
    • ein Acrylglas
    • Polycarbonat
    • Polyethylenterephthalat
    • ein undotiertes Siliciumdioxid
    • ein Siliciumdioxid, das mit wenigstens einem Dotierungsstoff dotiert ist, wobei der wenigstens eine Dotierungsstoff aus einer Gruppe ausgewählt ist, die Bor (B), Natrium (Na), Kalzium (Ca), Kalium (K) und Aluminium (Al), Zink (Zn), Kupfer (Cu), Magnesium (Mg), Germanium (Ge) enthält,
    • ein Polymer
    • Polynorbornen
    • Polystyrol
    • Polycarbonat
    • Polyimid
    • Benzocyclobuten und
    • Parylen.
  • Die Maske 30 kann so ausgelegt werden, dass sie in einem Temperaturbereich, der während der lonenimplantation 28 vorhanden ist, formstabil ist. Beispielsweise ist die Maske 30 eine Glasmaske 30 und kann eine Glasübergangstemperatur von beispielsweise wenigstens 1000 °C aufweisen.
  • Gemäß einer anderen Ausführungsform kann die Maske 30 auch aus einem anderen Material als Glas, beispielsweise aus einem Metall oder einem Halbleiter, bestehen.
  • Ferner kann die Maske 30 einen Wärmeausdehnungskoeffizienten aufweisen, der innerhalb des Bereichs von 80 % bis 120 % des Wärmeausdehnungskoeffizienten des Halbleiterkörpers 10 liegt. Dies kann eine robuste mechanische Kopplung zwischen der Maske 30 und dem Halbleiterkörper 10 während der Weiterverarbeitung der Maske-Halbleiter-Anordnung 10, 30, beispielsweise während möglicher Hochtemperaturprozesse, gewährleisten. Der Bereich kann schmaler als 80 % bis 100% sein, und der Wärmeausdehnungskoeffizient der Maske 30 kann beispielsweise auch im Bereich von 90 % bis 100 %, 95 % bis 105 % oder sogar im Bereich von 98 % bis 102 % oder sogar im Bereich von 99 % bis 101 % liegen.
  • Gemäß einer Ausführungsform kann das Verfahren 2 ferner in Schritt 24 (vergl. 8) das Strukturieren der Maske 30 vor und/oder nach dem Koppeln der Maske 30 an den Halbleiterkörper 10 aufweisen. Als Beispiel dienende Arten des Strukturierens der Maske 30 werden nun mit Bezug auf die 1 - 5 erklärt.
  • Gemäß der in 1 schematisch dargestellten Ausführungsform kann die Maske 30 ganz getrennt vom Halbleiterkörper 10, d.h. vor dem Koppeln der Maske 30 an den Halbleiterkörper 10, bereitgestellt und strukturiert werden. Beispielsweise wird die Maske 30 in Schritt 241 strukturiert, beispielsweise durch Ausführen eines Ätzverarbeitungsschritts, beispielsweise eines Nass- und/oder Trockenätzverarbeitungsschritts und/oder eines Druckschritts, beispielsweise eines Heißprägeverarbeitungsschritts. Beispielsweise können innerhalb der Strukturierung der Maske 30 in Schritt 241 Öffnungen 303 innerhalb der Maske 30 erzeugt werden. Demgemäß kann die Maske 30 als ein zusammenhängendes Gitter, beispielsweise ein monolithisches Gitter, bereitgestellt werden und gemäß einer Ausführungsform als solches an den Halbleiterkörper 10 gekoppelt werden. Beispielsweise weisen eine oder mehrere der Öffnungen 303 eine Breite d1 entlang der ersten lateralen X-Richtung im Bereich von 1 µm bis 10 µm auf. Abhängig davon, wie das Strukturieren der Maske 30 erfolgt, können Ecken 304 der Öffnungen 303 leicht abgerundet werden, wie im oberen Teil von 1 schematisch dargestellt ist. Gemäß einer oder mehreren Ausführungsformen können die Abrundungen entfernt werden, beispielsweise durch Ausführen von wenigstens einem von einem Schleifverarbeitungsschritt, einem Trockenätzverarbeitungsschritt und einem Polierverarbeitungsschritt. Demgemäß können die Öffnungen 303 der Maske 30, wie schematisch im unteren Teil von 1 dargestellt ist, lateral durch Abschnitte der Maske 30 begrenzt sein, die im Wesentlichen senkrecht zur Oberfläche 10-1 des Halbleiterkörpers 10 angeordnet sind.
  • Nachdem die Maske 30 in Schritt 241 strukturiert wurde, kann sie in Schritt 242 an den Halbleiterkörper 10 gekoppelt werden. Wie vorstehend allgemeiner erklärt wurde, kann diese Kopplung beispielsweise einen Bondschritt, beispielsweise einen anodischen Bondschritt, einschließen. Beispielsweise kann die Maske 30 die Oberfläche 10-1 des Halbleiterkörpers 10 im Wesentlichen abdecken, während die Oberfläche 10-1 des Halbleiterkörpers 10 in jenen Gebieten freiliegen kann, in denen die Maske 30 die Öffnungen 303 aufweist. Dann kann die lonenimplantation ausgeführt werden, nachdem die Maske 30 an den Halbleiterkörper 10 gekoppelt wurde.
  • Die Maske 30 kann dafür ausgelegt werden, jene Funktionen zu erfüllen, die eine Maske gewöhnlich erfüllen muss, wenn sie für Implantationszwecke verwendet wird. Beispielsweise werden die Implantationsionen 40 (vergl. 6) durch die Maske 30 in Gebieten, in denen die Maske 30 keine Öffnungen 303 aufweist, daran gehindert, in den Halbleiterkörper 10 einzudringen, und Ionen können in Gebieten, in denen die Maske 30 die Öffnungen 303 aufweist, in den Halbleiterkörper 10 eindringen. Dadurch können innerhalb des Halbleiterkörpers 10 bestimmte Halbleiterstrukturen, beispielsweise dotierte Gebiete, hergestellt werden.
  • Es ist weiter zu verstehen, dass im Gegensatz zur schematischen Darstellung in 1 die Maske 30 einen zusammenhängenden (monolithischen) Maskenkörper umfassen kann, wobei die Abschnitte der Maske 30, die in 1 dargestellt sind, tatsächlich entlang der zweiten lateralen Y-Richtung konvergieren können.
  • Gemäß der in 2 dargestellten Ausführungsform kann Verfahren 2 eine Strukturierung des Maskenkörpers 30 umfassen, wobei vor dem Koppeln (vergl. Schritt 24) der Maske 30 an den Halbleiterkörper 10 in Schritt 221 wenigstens einer von einem Ätzschritt und einem Druckschritt auf der Vorderseite 301 der Maske 30 ausgeführt wird. Beispielsweise ist der Ätzschritt ein Nassätzschritt. Ferner kann eine Hartmaske zur Strukturierung der Vorderseite 301 der Maske 30 verwendet werden. Beispielsweise können innerhalb der Strukturierung der Vorderseite 301 der Maske 30 in Schritt 221 Öffnungen 303 innerhalb der Maske 30 erzeugt werden. Abhängig davon, wie die Strukturierung der Maske 30 ausgeführt wird, beispielsweise durch einen Nassätzprozess unter Verwendung einer Hartmaske und eines Lithographieverarbeitungsschritts, können die Ecken 304 der Öffnungen 303 leicht abgerundet werden, wie schematisch im oberen Teil von 2 dargestellt ist.
  • Unter weiterem Bezug auf 2 sei bemerkt, dass nach der Strukturierung der Vorderseite 301 die Maske 30 in Schritt 24 an den Halbleiterkörper 10 gekoppelt werden kann, wobei bei der Kopplung die Vorderseite 301 am Halbleiterkörper 10 angebracht werden kann, beispielsweise so dass die Vorderseite 301 der Oberfläche 10-1 des Halbleiterkörpers 10 gegenübersteht. Die Kopplung kann beispielsweise durch Bonden der Vorderseite 301 an die Oberfläche 10-1 des Halbleiterkörpers 10 ausgeführt werden. Dementsprechend kann die Maske 30 gemäß einer Ausführungsform von oben nach unten gekehrt an den Halbleiterkörper 10 gekoppelt werden.
  • Unter weiterem Bezug auf 2 sei bemerkt, dass bei der Strukturierung der Maske 30 ferner vor und/oder nach der Kopplung der Maske 30 an den Halbleiterkörper 10 in Schritt 222 ein Abschnitt der Maske 30 von einer Rückseite 302 der Maske 30 entfernt werden kann.
  • Die Entfernung kann beispielsweise durch wenigstens einen von einem Ätzschritt und einem Glasschleifverarbeitungsschritt ausgeführt werden. Beispielsweise können beim Entfernen des Abschnitts von der Rückseite 302 der Maske 30 die Abrundungen 304 entfernt werden, die während der Strukturierung der Vorderseite 301 aufgetreten sein können, wie in 2 schematisch dargestellt ist. Dann können die Öffnungen 303 durch im Wesentlichen vertikale Abschnitte der Maske 30 lateral begrenzt sein. Dies kann das Erreichen im Wesentlichen vertikaler Implantationsflanken innerhalb des Halbleiterkörpers 10 ermöglichen, wie nachstehend in weiteren Einzelheiten mit Bezug auf die 6 - 7 erklärt wird.
  • Gemäß der in 3 schematisch dargestellten Ausführungsform des Verfahrens 2 kann die Maske 30 photostrukturierbar sein und können beim Strukturieren der Maske 30 ein Belichtungsschritt 223 und ein nachfolgender Entwicklungsschritt 224 ausgeführt werden. Beispielsweise erfolgt das Koppeln der Maske 30 an den Halbleiterkörper 10 durch einen anodischen Bondprozess. Vor oder nach dem Koppeln der Maske 30 an den Halbleiterkörper 10 kann die Maske 30 mit einer Resistschicht 40 bedeckt werden, die mehrere Öffnungen 404 aufweist. Dementsprechend kann die Maske 30 in Schritt 223 lokal belichtet werden. Der nachfolgende Entwicklungsschritt 224 kann ohne eine weitere Maske ausgeführt werden, beispielsweise durch einen nasschemischen Prozess. Dabei können Abschnitte der Maske 30, die nicht von der Resistschicht 40 bedeckt waren, entfernt werden, wodurch die Öffnungen 303 der Maske 30 erzeugt werden.
  • In Bezug auf die in 4 schematisch dargestellte Ausführungsform sei nun bemerkt, dass die Maske 30 als ein Wafer, beispielsweise als ein Glaswafer, bereitgestellt werden kann und als solcher an den Halbleiterkörper 10 gekoppelt werden kann. Beispielsweise ist der Wafer 30 unstrukturiert, wenn er in Schritt 24 an den Halbleiterkörper 10 gekoppelt wird. In Schritt 225, d.h. nach der Kopplung der Maske 30 an den Halbleiterkörper 10, kann ein Druckschritt ausgeführt werden, beispielsweise durch Erwärmen der Maske 30, so dass diese erweicht wird, beispielsweise auf eine Temperatur von wenigstens der Glasübergangstemperatur der Maske 30, und indem anschließend ein Stempel 41 entlang der Z-Erstreckungsrichtung in die erwärmte Maske 30 gedrückt wird. Die Temperatur kann auch erheblich höher als die Glasübergangstemperatur sein. Dies kann eine Struktur der Maske 30 ergeben, wie schematisch im mittleren Abschnitt von 4 dargestellt ist, bei der die Maske 30 Aussparungen 308 aufweisen kann, die durch die Struktur des Stempels 41 erzeugt wurden und entsprechend der die gesamte Oberfläche 10-1 des Halbleiterkörpers 10 mit einer Basisschicht 309 der Maske 30 bedeckt werden kann. Der Druckschritt 225 kann einen Heißprägeschritt einschließen. Nach dem Druckschritt 225 kann ein Abschnitt der Maske 30 entfernt werden, um die Öffnungen 303 zu erzeugen, die Abschnitte der Oberfläche 10-1 des Halbleiterkörpers 10 freilegen, beispielsweise durch einen nasschemischen Prozess, beispielsweise einen Ätzverarbeitungsschritt, um Abschnitte der Basisschicht 309 unterhalb der Aussparungen 308 zu entfernen. Gemäß einer Ausführungsform kann das Entfernen des Abschnitts der Maske 30 ohne eine Verwendung einer weiteren Maske geschehen.
  • Mit Bezug auf die in 5 schematisch dargestellte Ausführungsform der Verfahrens 2 sei nun bemerkt, dass die Maske 30, die anfänglich unstrukturiert sein kann, in Schritt 24 durch einen Haftverarbeitungsschritt, beispielsweise einen Heißhaftverarbeitungsschritt, an den Halbleiterkörper 10 gekoppelt werden kann. Falls die Maske 30 beispielsweise eine Glasmaske ist, kann sie auf eine Temperatur in der Nähe der Glasübergangstemperatur der Maske 30 erwärmt werden und dann durch einen Heißhaftverarbeitungsschritt an den Halbleiterkörper 10 gekoppelt werden. Anschließend können eine Hartmaske 42 und eine Resistschicht 40 auf der Maske 30 angebracht werden, wenn sie an den Halbleiterkörper 10 gekoppelt wird. Dann können in Schritt 227 die Öffnungen 303, welche Abschnitte der Oberfläche 10-1 des Halbleiterkörpers 10 freilegen, in der Maske 30 gebildet werden, beispielsweise durch Ausführen von wenigstens einem von einem Ätzverarbeitungsschritt und einem Lithographieverarbeitungsschritt.
  • Die vorstehend offenbarten Ausführungsformen des Verfahrens 2 können ferner, beispielsweise nach dem Ausführen der lonenimplantation, den Schritt des Entfernens der Maske 30 vom Halbleiterkörper 10 aufweisen, um beispielsweise eine mögliche Weiterverarbeitung der Halbleitervorrichtung 1 zu erleichtern. Das Entfernen der Maske 30 kann durch einen selektiven Ätzverarbeitungsschritt beispielsweise unter Verwendung eines Ätzmittels auf der Grundlage von Fluorwasserstoffsäure und/oder durch einen Schleifverarbeitungsschritt ausgeführt werden.
  • Es wird nun auf die 6 und 7 Bezug genommen, in denen jeweils schematisch und beispielhaft ein Abschnitt eines vertikalen Querschnitts einer Leistungshalbleitervorrichtung 1 dargestellt ist. Die Halbleitervorrichtung 1 kann einen Halbleiterkörper 10 umfassen. Der Halbleiterkörper 10 kann ein Halbleiterkörpermaterial mit einem Dotierungsstoff-Diffusionskoeffizienten, der kleiner als der Dotierungsstoff-Diffusionskoeffizient von Silicium ist, umfassen oder daraus bestehen. Beispielsweise kann das Halbleiterkörpermaterial einen Dotierungsstoff-Diffusionskoeffizienten aufweisen, der wenigstens zwei Größenordnungen kleiner ist als der entsprechende Dotierungsstoff-Diffusionskoeffizient von Silicium. Der Diffusionskoeffizient kann wenigstens einen von einem Akzeptordiffusionskoeffizienten und einem Donatordiffusionskoeffizienten umfassen. Der Halbleiterkörper 10 kann aus einem Material bestehen, das wenigstens eines von Siliciumcarbid, Galliumnitrid und Aluminiumnitrid umfasst.
  • Wenigstens ein erstes Halbleitergebiet 11 kann in den Halbleiterkörper 10 aufgenommen sein. Das wenigstens eine erste Halbleitergebiet 11 kann mit Dotierungsstoffen eines ersten Leitfähigkeitstyps dotiert sein. Beispielsweise sind die Dotierungsstoffe implantierte Dotierungsstoffe.
  • Die Dotierungsstoffe des ersten Halbleitergebiets 11 können gemäß einer Ausführungsform des vorstehend vorgestellten Verfahrens 2 implantiert worden sein. Dementsprechend kann während einer lonenimplantation zur Bildung des wenigstens einen ersten Halbleitergebiets 11 innerhalb des Halbleiterkörpers 10 eine Maske 30, wie in 6 schematisch dargestellt ist, am Halbleiterkörper 10 angebracht werden und kann der Halbleiterkörper 10 der lonenimplantation ausgesetzt werden, so dass Implantationsionen 40 die Maske 30 durchqueren, bevor sie in den Halbleiterkörper 10 eindringen. Was zuvor in Bezug auf die Maske 30 erwähnt wurde, beispielsweise die Art der Herstellung der Maske 30, kann die Art der Kopplung der Maske 30 an den Halbleiterkörper 10 gleichermaßen auf die in 6 schematisch und beispielhaft dargestellte Ausführungsform der Halbleitervorrichtung 1 angewendet werden, falls nichts anderes explizit erwähnt wird.
  • Ferner kann während der lonenimplantation zur Bildung des ersten Halbleitergebiets 11 ein Implantationsionenenergiefilter 50 bereitgestellt werden und kann der Halbleiterkörper 10 so der lonenimplantation ausgesetzt werden (vergl. Schritt 28), dass Implantationsionen 40 vor dem Eindringen in den Halbleiterkörper 10 sowohl das Implantationsionenenergiefilter 50 als auch die Maske 30 durchqueren. Dementsprechend ist allgemeiner ausgedrückt zu verstehen, dass gemäß einer Ausführungsform das Verfahren 2, wie beispielsweise in den 1 - 5 und 8 dargestellt ist, das Bereitstellen eines Implantationsionenenergiefilters aufweisen kann und dass der Halbleiterkörper 10 derart einer lonenimplantation ausgesetzt werden kann, dass die Implantationsionen 40 vor dem Eindringen in den Halbleiterkörper 10 sowohl das Implantationsionenenergiefilter 50 als auch die Maske 30 durchdringen.
  • Das bereitgestellte Implantationsionenenergiefilter 50 kann dafür ausgelegt sein, Implantationsionen 40 zu empfangen und empfangene Implantationsionen auszugeben, so dass die ausgegebenen Implantationsionen eine gegenüber ihrer Energie beim Eintritt in das Implantationsionenenergiefilter 50 verringerte Energie aufweisen. Das Implantationsionenenergiefilter 50 kann eine solche Struktur aufweisen, dass der jeweilige Betrag der Energieverringerung vom Eintrittspunkt und/oder Eintrittswinkel in das Implantationsionenenergiefilter 50 abhängt. Gelegentlich wird das Implantationsionenenergiefilter 50 auch als „Energiediffusor“ bezeichnet. Beispielsweise ist das Energiefilter 50 dafür ausgelegt, einen im Wesentlichen „monochromen“ lonenstrahl in einen lonenstrahl mit einem im Wesentlichen kontinuierlichen Energiespektrum umzuwandeln.
  • Die Verwendung des Implantationsionenenergiefilters 50 kann es ermöglichen, das erste Halbleitergebiet 11 so zu erzeugen, dass es ein spezifisches Dotierungsstoffkonzentrationsprofil, beispielsweise ein Kastenprofil, aufweist, d.h. eine Dotierungsstoffkonzentration, die entlang der Z-Erstreckungsrichtung im Wesentlichen homogen ist.
  • Zum Beispiel kann das erste Halbleitergebiet (zwei von ihnen sind in 6 beispielhaft dargestellt) 11 eine Säulenform aufweisen, die sich über wenigstens 5 µm entlang der Z-Erstreckungsrichtung in den Halbleiterkörper 10 erstreckt. Beispielsweise kann das erste Halbleitergebiet 11 ein proximales Ende 111, beispielsweise an einem Niveau z1, welches dem Niveau der Oberfläche des Halbleiterkörpers 10 entspricht, aufweisen und ein distales Ende 112, beispielsweise an einem Niveau z2, aufweisen und kann der Abstand zwischen den Enden 111, 112 wenigstens 5 µm betragen. Der Gesamtabstand entlang der Z-Erstreckungsrichtung kann auch größer als 5 µm, beispielsweise größer als 6 µm, größer als 8 µm, größer als 9 µm oder sogar größer als 10 µm, sein. Beispielsweise ist die Gesamtdicke DZ der Maske 30 entlang der Z-Erstreckungsrichtung größer als das 1,2-Fache des Niveaus z2. Dementsprechend kann gemäß einer Ausführungsform durch Ausführen der lonenimplantation, beispielsweise einschließlich einer Verwendung wenigstens einer von der Maske 30 und vom Implantationsionenenergiefilter 50, das erste Halbleitergebiet 11 mit den Dotierungsstoffen des ersten Leitfähigkeitstyps und mit einer Gesamterstreckung in Z-Erstreckungsrichtung, die größer als 5 µm ist, erzeugt werden. Die Erzeugung des ersten Halbleitergebiets 11 schließt beispielsweise gemäß einer oder mehreren Ausführungsformen keine Epitaxieverarbeitungsschritte ein. Allerdings können die Ionen in einen Abschnitt des Halbleiterkörpers 10 implantiert werden, der durch Epitaxie erzeugt worden sein kann.
  • Zum Beispiel kann die Breite D des ersten Halbleitergebiets 11 entlang der Z-Erstreckungsrichtung kontinuierlich zunehmen, wie in 6 und 7 schematisch dargestellt ist. Dementsprechend kann das proximale Ende 111 beispielsweise die proximale Breite d1 aufweisen und kann das distale Ende 112 die distale Breite d2 aufweisen, wobei die Breite D an jeder anderen Position zwischen dem proximalen Ende 111 und dem distalen Ende 112 entlang der Z-Erstreckungsrichtung größer ist als die proximale Breite d1 kleiner als die distale Breite d2 ist. Mit Bezug auf 7 sei bemerkt, dass die Änderungsrate der Breite D des ersten Halbleitergebiets 11 beispielsweise durch einen Verlaufswinkel β gegeben sein kann, wobei der Verlaufswinkel β identisch mit einem Schnittwinkel an einem virtuellen Schnitt zwischen der Z-Erstreckungsrichtung und einem Sperrschichtbereich des wenigstens einen ersten Halbleitergebiets 11 ist. Der Sperrschichtbereich kann ein Teil der Oberfläche 10-1 des Halbleiterkörpers 10 sein, der das proximale Ende 111 des ersten Halbleitergebiets 11 aufweist. Beispielsweise liegt der Verlaufswinkel β innerhalb des Bereichs von 0,05° bis 3°. Dieser Bereich kann beispielsweise durch Bereitstellen der Maske 30 und Koppeln der Maske 30 an den Halbleiterkörper 10 gemäß einer oder mehreren Ausführungsformen des vorstehend vorgestellten Verfahrens 2 erreicht werden. Beispielsweise kann die proximale Breite d1 im Wesentlichen identisch mit der Breite d1 der Öffnung 303 der Maske 30 sein, die an den Halbleiterkörper 10 gekoppelt worden sein kann und während des Ausführens der lonenimplantation am Halbleiterkörper 10 vorhanden gewesen sein kann.
  • Zum Beispiel kann der Halbleiterkörper 10 ferner wenigstens ein zweites Halbleitergebiet 12 aufweisen, wobei das wenigstens eine zweite Halbleitergebiet 12 angrenzend an das wenigstens eine erste Halbleitergebiet 11 angeordnet ist und mit Dotierungsstoffen eines zweiten Leitfähigkeitstyps, der zum ersten Leitfähigkeitstyp komplementär ist, dotiert ist. Wie vorstehend angegeben wurde, kann das wenigstens eine erste Halbleitergebiet 11 durch Anwenden wenigstens einer ersten Implantation (vergl. Schritt 28) erster Implantationsionen 40 erzeugt worden sein. Das wenigstens eine zweite Halbleitergebiet 12 kann durch Ausführen einer zweiten Implantation zweiter Implantationsionen oder eines Epitaxieverarbeitungsschritts oder beider erzeugt worden sein.
  • Zum Beispiel kann ein Übergang zwischen dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 in der ersten lateralen X-Richtung senkrecht zur Z-Erstreckungsrichtung in einem vertikalen Querschnitt der Leistungshalbleitervorrichtung 1 zumindest entlang 50 % der Gesamterstreckung des ersten Halbleitergebiets 11 entlang der Z-Erstreckungsrichtung eine gerade Linie 113 bilden. Die Linie 113 kann über mehr als 50 % der Gesamterstreckung, beispielsweise mehr als 60 %, mehr als 75 %, mehr als 95 % oder sogar mehr als 98 % der Gesamterstreckung, eine gerade Linie sein. Dementsprechend können Sperrschichtbereiche, die durch einen Übergang zwischen dem ersten Halbleitergebiet 11 und dem zweiten Halbleitergebiet 12 entlang der ersten lateralen X-Richtung gebildet werden, eine geringe Welligkeit über mehr als 50 % der Gesamterstreckung, beispielsweise mehr als 60 %, mehr als 75 %, mehr als 95 % oder sogar mehr als 98 % der Gesamterstreckung, aufweisen. Beispielsweise kann diese verhältnismäßig geringe Welligkeit, beispielsweise in Bezug auf die gerade Linie und/oder die kontinuierlich zunehmende Breite, durch die Verwendung der Maske 30 erreicht werden, die bereitgestellt wurde und die gemäß einer Ausführungsform des vorstehend vorgestellten Verfahrens 2 an den Halbleiterkörper 10 gekoppelt wurde, wodurch die Öffnungen 303 der Maske 30 lateral durch im Wesentlichen vertikale Abschnitte der Maske 30 begrenzt sein können, beispielsweise Abschnitte der Maske mit einer zur vertikalen Z-Richtung im Wesentlichen parallelen Kante. Ferner kann auch das in Bezug auf die als Beispiel dienende Ausführungsform gemäß 6 erwähnte Implantationsionenenergiefilter 50 zur geringen Welligkeit beitragen, weil, wie vorstehend erwähnt wurde, das Energiefilter 50 dafür ausgelegt sein kann, einen im Wesentlichen „monochromen“ lonenstrahl in einen lonenstrahl mit einem im Wesentlichen kontinuierlichen Energiespektrum umzuwandeln.
  • Zum Beispiel weicht die Dotierungskonzentration des ersten Halbleitergebiets 11 entlang der Z-Erstreckungsrichtung um weniger als 50 % oder weniger als 30 % oder weniger als 20 % oder weniger als 10 % oder sogar weniger als 5 % entlang wenigstens 10 % der Gesamterstreckung des wenigstens einen ersten Halbleitergebiets 11, beispielsweise entlang wenigstens 0,5 µm, wenigstens 1 µm oder wenigstens 3 µm oder wenigstens 5 µm oder sogar mehr als 8 µm in Z-Erstreckungsrichtung von einem festen Wert ab. Ferner kann in einer gegebenen Tiefe des wenigstens einen ersten Halbleitergebiets 11 in Z-Erstreckungsrichtung die Dotierungsstoffkonzentration entlang wenigstens 80 %, wenigstens 90 % oder wenigstens 95 % der Breite D im Wesentlichen konstant sein. Beispielsweise kann diese im Wesentlichen homogene Dotierungsstoffkonzentration im ersten Halbleitergebiet 11 unter Verwendung eines entsprechend strukturierten Implantationsionenenergiefilters 50 erreicht werden.
  • Beispielsweise können die vorstehend erklärten Ausführungsformen des Verfahrens 2 und der Halbleitervorrichtung 1 das Bereitstellen eines Driftvolumens in einem Halbleiterkörper 10, beispielsweise einem SiC-basierten Halbleiterkörper 10, mit einer Superjunction-Struktur (auch als Kompensationsstruktur bezeichnet), die sich über wenigstens 5 µm in den Halbleiterkörper 10 erstreckt, ermöglichen. Beispielsweise kann diese Superjunction-Struktur durch das wenigstens eine erste Halbleitergebiet 11 und das wenigstens eine zweite Halbleitergebiet 12, wie vorstehend dargelegt wurde, gebildet werden. Ferner kann die verarbeitete Halbleitervorrichtung für hohe Blockierspannungen, beispielsweise bis zu 10 kV und darüber, ausgelegt werden. Es ist jedoch zu verstehen, dass auch andere Strukturen als eine Superjunction-Struktur hergestellt werden können, beispielsweise tiefe p-Wannen in einer Diodenkonfiguration oder dergleichen.
  • Vorstehend wurden Ausführungsformen erklärt, welche Halbleitervorrichtungsverarbeitungsverfahren betreffen. Beispielsweise beruhen die betreffenden Halbleitervorrichtungen auf Silicium (Si). Dementsprechend kann ein monokristallines Halbleitergebiet oder eine monokristalline Halbleiterschicht, beispielsweise die Gebiete 10, 11 und 12 als Beispiel dienender Ausführungsformen, ein monokristallines Si-Gebiet oder eine monokristalline Si-Schicht sein. Gemäß anderen Ausführungsformen kann polykristallines oder amorphes Silicium verwendet werden.
  • Es ist jedoch zu verstehen, dass der Halbleiterkörper 10 und Komponenten davon, beispielsweise die Gebiete 10, 11 und 12, aus einem beliebigen Halbleitermaterial hergestellt werden können, das für die Herstellung einer Halbleitervorrichtung geeignet ist. Beispiele solcher Materialien umfassen ohne Einschränkung elementare Halbleitermaterialien, wie Silicium (Si) oder Germanium (Ge), Verbindungshalbleitermaterialien der Gruppe IV, wie Siliciumcarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaP), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AllnN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP) und binäre oder ternäre II-VI-Halbleitermaterialien, wie Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um einige zu nennen. Die vorstehend erwähnten Halbleitermaterialien werden auch als „Homoübergangs-Halbleitermaterialien“ bezeichnet. Wenn zwei verschiedene Halbleitermaterialien kombiniert werden, wird ein Heteroübergangs-Halbleitermaterial gebildet. Beispiele von Heteroübergangs-Halbleitermaterialien umfassen ohne Einschränkung Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGalnN)-, Indiumgalliumnitrid (InGaN)-Aluminiumgalliumindiumnitrid (AlGalnN)-, Indiumgalliumnitrid (InGaN)-Galliumnitrid (GaN)-, Aluminiumgalliumnitrid (AlGaN)-Galliumnitrid (GaN)-, Indiumgalliumnitrid (InGaN)-Aluminiumgalliumnitrid (AlGaN)-, Silicium-Siliciumcarbid (SixC1-x)- und Silicium-SiGe-Heteroübergangs-Halbleitermaterialien. Für Leistungshalbleitervorrichtungsanwendungen werden gegenwärtig hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.

Claims (15)

  1. Verfahren (2) zum Verarbeiten einer Leistungshalbleitervorrichtung (1), welches Folgendes umfasst: ◯ Bereitstellen (20) eines Halbleiterkörpers (10) der Leistungshalbleitervorrichtung (1); ◯ Bereitstellen (22) einer Maske (30); ◯ Koppeln (24) der Maske (30) an den Halbleiterkörper (10); ◯ Strukturieren der Maske (30) vor und nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10); ◯ Ausführen (28) einer lonenimplantation am Halbleiterkörper (10), so dass Implantationsionen (40) die Maske (30) durchqueren, bevor sie in den Halbleiterkörper (10) eindringen; wobei: ◯ das Bereitstellen (22) der Maske (30) getrennt vom Halbleiterkörper (10) und vor dem Koppeln der Maske (30) an den Halbleiterkörper (10) erfolgt; ◯ das Strukturieren der Maske (30) vor dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10) das Ausführen (221) wenigstens eines von einem Ätzschritt und einem Druckschritt auf der Vorderseite (301) der Maske (30) aufweist; ◯ das Koppeln (24) der Maske (30) an den Halbleiterkörper (10) ein Anbringen der Vorderseite (301) am Halbleiterkörper (10) aufweist; und ◯ das Strukturieren der Maske (30) ferner nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10) ein Entfernen (222) eines Abschnitts der Maske (30) von einer Rückseite (302) der Maske (30) aufweist.
  2. Verfahren (2) zum Verarbeiten einer Leistungshalbleitervorrichtung (1), welches Folgendes umfasst: ◯ Bereitstellen (20) eines Halbleiterkörpers (10) der Leistungshalbleitervorrichtung (1); ◯ Bereitstellen (22) einer Maske (30); ◯ Koppeln (24) der Maske (30) an den Halbleiterkörper (10); ◯ Strukturieren der Maske (30) nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10); ◯ Ausführen (28) einer lonenimplantation am Halbleiterkörper (10), so dass Implantationsionen (40) die Maske (30) durchqueren, bevor sie in den Halbleiterkörper (10) eindringen; wobei: ◯ das Bereitstellen (22) der Maske (30) getrennt vom Halbleiterkörper (10) und vor dem Koppeln der Maske (30) an den Halbleiterkörper (10) erfolgt; ◯ die Maske (30) photostrukturierbar ist und das Strukturieren der Maske (30) ein Ausführen wenigstens eines Belichtungsschritts (223) und eines Entwicklungsschritts (224) aufweist.
  3. Verfahren (2) zum Verarbeiten einer Leistungshalbleitervorrichtung (1), welches Folgendes umfasst: ◯ Bereitstellen (20) eines Halbleiterkörpers (10) der Leistungshalbleitervorrichtung (1); ◯ Koppeln (24) einer Maske (30) an den Halbleiterkörper (10); ◯ Strukturieren der Maske (30) nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10); ◯ Ausführen (28) einer lonenimplantation am Halbleiterkörper (10), so dass Implantationsionen (40) die Maske (30) durchqueren, bevor sie in den Halbleiterkörper (10) eindringen; wobei: ◯ die Maske (30) als ein Wafer bereitgestellt wird und als solcher an den Halbleiterkörper (10) gekoppelt wird (24); und ◯das Strukturieren der Maske (30) ferner nach dem Koppeln (24) der Maske (30) an den Halbleiterkörper (10) das Ausführen von wenigstens einem von einem Druckschritt (225) und einem Ätzschritt (226) aufweist.
  4. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei das Koppeln (24) der Maske (30) an den Halbleiterkörper (10) wenigstens einen von einem Bondschritt und einem Haftverarbeitungsschritt aufweist.
  5. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei das Koppeln (24) der Maske (30) an den Halbleiterkörper (10) ein Anbringen der Maske (30) am Halbleiterkörper (10), so dass die Maske (30) in Kontakt mit dem Halbleiterkörper (10) steht, aufweist.
  6. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei die Maske (30) einen Wärmeausdehnungskoeffizienten aufweist, der innerhalb des Bereichs von 80 % bis 120 % des Wärmeausdehnungskoeffizienten des Halbleiterkörpers (10) liegt.
  7. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei die Maske (30) eine Glasmaske ist.
  8. Verfahren (2) nach Anspruch 7, welches ferner das Ausführen eines Druckschritts bei einer Temperatur, die wenigstens gleich der Glasübergangstemperatur der Glasmaske (30) ist, aufweist.
  9. Verfahren (2) nach Anspruch 7 oder 8, wobei die Glasmaske (30) während der lonenimplantation (28) formstabil ist.
  10. Verfahren (2) nach einem der vorhergehenden Ansprüche 7 bis 9, wobei die Glasmaske (30) wenigstens eines der Folgenden aufweist: ◯ ein Borosilikatglas ◯ ein Kalknatronglas ◯ ein Floatglas ◯ ein Quarzglas ◯ ein Porzellan ◯ ein thermoplastisches Polymer ◯ ein Polymerglas ◯ ein Acrylglas ◯ Polycarbonat ◯ Polyethylenterephthalat ◯ ein undotiertes Siliciumdioxid ◯ ein Siliciumdioxid, das mit wenigstens einem Dotierungsstoff dotiert ist, wobei der wenigstens eine Dotierungsstoff aus einer Gruppe ausgewählt ist, die Bor, Natrium, Kalzium, Kalium und Aluminium, Zink, Kupfer, Magnesium, Germanium enthält, ◯ ein Polymer ◯ Polynorbornen ◯ Polystyrol ◯ Polycarbonat ◯ Polyimid ◯ Benzocyclobuten und ◯ Parylen.
  11. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei die lonenimplantation (28) eine Hochenergieionenimplantation ist, die mit einer Ionenenergie von mehr als 400 keV ausgeführt wird.
  12. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei die lonenimplantation (28) zur Bildung wenigstens einer von einer Superjunction-Struktur oder einer tiefen Wannenstruktur innerhalb des Halbleiterkörpers (10) ausgeführt wird.
  13. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei die lonenimplantation (28) so ausgeführt wird, dass die Implantationsionen (40) den Halbleiterkörper (10) entlang einer Erstreckungsrichtung (Z) über wenigstens 5 µm durchqueren.
  14. Verfahren (2) nach einem der vorhergehenden Ansprüche, wobei der bereitgestellte Halbleiterkörper (10) ein Halbleiterkörpermaterial umfasst, dessen Dotierungsstoff-Diffusionskoeffizient kleiner ist als der Dotierungsstoff-Diffusionskoeffizient von Silicium.
  15. Verfahren (2) nach einem der vorhergehenden Ansprüche, welches ferner Folgendes umfasst: ◯ Bereitstellen eines Implantationsionenenergiefilters (50), wobei das Ausführen (28) der lonenimplantation am Halbleiterkörper (10) so ausgeführt wird, dass Implantationsionen (40) sowohl das Implantationsionenenergiefilter (50) als auch die Maske (30) durchqueren, bevor sie in den Halbleiterkörper (10) eindringen.
DE102016110523.6A 2016-06-08 2016-06-08 Verarbeiten einer Leistungshalbleitervorrichtung Active DE102016110523B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102016110523.6A DE102016110523B4 (de) 2016-06-08 2016-06-08 Verarbeiten einer Leistungshalbleitervorrichtung
US15/616,117 US10615040B2 (en) 2016-06-08 2017-06-07 Superjunction structure in a power semiconductor device
JP2017113170A JP6491267B2 (ja) 2016-06-08 2017-06-08 パワー半導体素子における超接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016110523.6A DE102016110523B4 (de) 2016-06-08 2016-06-08 Verarbeiten einer Leistungshalbleitervorrichtung

Publications (2)

Publication Number Publication Date
DE102016110523A1 DE102016110523A1 (de) 2017-12-14
DE102016110523B4 true DE102016110523B4 (de) 2023-04-06

Family

ID=60419681

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016110523.6A Active DE102016110523B4 (de) 2016-06-08 2016-06-08 Verarbeiten einer Leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US10615040B2 (de)
JP (1) JP6491267B2 (de)
DE (1) DE102016110523B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016122791B3 (de) 2016-11-25 2018-05-30 mi2-factory GmbH Ionenimplantationsanlage, Filterkammer und Implantationsverfahren unter Einsatz eines Energiefilterelements

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0014516A1 (de) 1979-01-04 1980-08-20 Westinghouse Electric Corporation Herstellung bestrahlter Bereiche in Halbleiterkörpern durch Kernstrahlung
US6346464B1 (en) 1999-06-28 2002-02-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
DE602004005210T2 (de) 2003-08-07 2007-11-22 Commissariat à l'Energie Atomique Verfahren zur herstellung von mustern mit geneigten flanken mittels fotolithographie
DE102008026516A1 (de) 2007-06-06 2008-12-11 Sumco Corp. Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
JP2010186820A (ja) 2009-02-10 2010-08-26 Toyota Motor Corp 半導体装置の製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
DE102013105060A1 (de) 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Superjunction-Struktur und Verfahren zur Herstellung
DE102015202121A1 (de) 2015-02-06 2016-08-11 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtung

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450122B2 (ja) 1999-11-17 2010-04-14 株式会社デンソー 炭化珪素半導体装置
US6755984B2 (en) 2002-10-24 2004-06-29 Hewlett-Packard Development Company, L.P. Micro-casted silicon carbide nano-imprinting stamp
US7771917B2 (en) * 2005-06-17 2010-08-10 Micron Technology, Inc. Methods of making templates for use in imprint lithography
JP2007317833A (ja) 2006-05-25 2007-12-06 Toyota Motor Corp 半導体装置の製造方法
US20090263729A1 (en) * 2008-04-21 2009-10-22 Micron Technology, Inc. Templates for imprint lithography and methods of fabricating and using such templates
JP2010171162A (ja) 2009-01-22 2010-08-05 Toyota Motor Corp 半導体装置の製造方法
US8202791B2 (en) * 2009-03-16 2012-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for generating two dimensions for different implant energies
US8829640B2 (en) * 2011-03-29 2014-09-09 Alpha And Omega Semiconductor Incorporated Configuration and method to generate saddle junction electric field in edge termination
JP5742517B2 (ja) * 2011-07-04 2015-07-01 住友電気工業株式会社 サンプルドグレーティングの形成方法及び半導体レーザの製造方法
JP5458068B2 (ja) * 2011-08-31 2014-04-02 株式会社東芝 パターン転写装置および半導体装置の製造方法
US9647059B2 (en) * 2011-09-27 2017-05-09 Alpha And Omega Semiconductor Incorporated Manufacturing methods for accurately aligned and self-balanced superjunction devices
US8710620B2 (en) * 2012-07-18 2014-04-29 Infineon Technologies Ag Method of manufacturing semiconductor devices using ion implantation
TWI470701B (zh) * 2012-12-13 2015-01-21 Pfc Device Holdings Ltd 用於半導體元件之超接面結構及其製程
JP6485034B2 (ja) 2014-06-16 2019-03-20 富士電機株式会社 半導体装置の製造方法
DE102015115173A1 (de) * 2015-09-09 2017-03-09 Infineon Technologies Austria Ag Ein Halbleiterwafer, eine Implantationsvorrichtung zum Implantieren von Protonen und ein Verfahren zum Bilden eines Halbleiterbauelements
JP6441190B2 (ja) * 2015-09-11 2018-12-19 株式会社東芝 半導体装置の製造方法
DE102016111940B4 (de) * 2016-06-29 2019-07-25 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Superjunction-Halbleitervorrichtung und Superjunction-Halbleitervorrichtung

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0014516A1 (de) 1979-01-04 1980-08-20 Westinghouse Electric Corporation Herstellung bestrahlter Bereiche in Halbleiterkörpern durch Kernstrahlung
US6346464B1 (en) 1999-06-28 2002-02-12 Kabushiki Kaisha Toshiba Manufacturing method of semiconductor device
DE602004005210T2 (de) 2003-08-07 2007-11-22 Commissariat à l'Energie Atomique Verfahren zur herstellung von mustern mit geneigten flanken mittels fotolithographie
DE102008026516A1 (de) 2007-06-06 2008-12-11 Sumco Corp. Halbleitervorrichtung mit P-N-Säulenschicht und Verfahren zu deren Fertigung
JP2010186820A (ja) 2009-02-10 2010-08-26 Toyota Motor Corp 半導体装置の製造方法
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
DE102013105060A1 (de) 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Halbleitervorrichtungen mit Superjunction-Struktur und Verfahren zur Herstellung
DE102015202121A1 (de) 2015-02-06 2016-08-11 Infineon Technologies Ag SiC-basierte Supersperrschicht-Halbleitervorrichtung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Rüb, M.; Bär, M.; Deboy, G.; Niedernostheide, F.-J.; Schmitt, M.; Schulze, H.-J.; Willmeroth, A.: 550 V Superjunction 3.9 Ωcm² Transistor Formed by 25 MeV Masked Boron Implantation. In: Proc. ISPSD 2004, 2004, 455 – 458.

Also Published As

Publication number Publication date
JP2017228773A (ja) 2017-12-28
US10615040B2 (en) 2020-04-07
US20170358452A1 (en) 2017-12-14
JP6491267B2 (ja) 2019-03-27
DE102016110523A1 (de) 2017-12-14

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE102013110180B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102016102493B3 (de) Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
DE102017124872B4 (de) Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102015105679B4 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102016111844A1 (de) Leistungshalbleitervorrichtung
DE102014108790A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit Vorrichtungstrennungsstrukturen und Halbleitervorrichtung
DE102011004476A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung einer Halbleitereinrichtung
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE102016110429A1 (de) Energiefilter zum Verarbeiten einer Leistungshalbleitervorrichtung
DE102018120432A1 (de) Leistungshalbleitervorrichtung mit zulässig verifizierbarem p-Kontakt und Verfahren
DE102018107417A1 (de) Nadelzellengraben-MOSFET
DE102016104757B4 (de) Halbleitertransistor und Verfahren zum Bilden des Halbleitertransistors
DE102016110523B4 (de) Verarbeiten einer Leistungshalbleitervorrichtung
DE102017121878A1 (de) Leistungsdiode
DE102018123439B4 (de) Leistungshalbleitertransistor, Verfahren zum Verarbeiten eines Leistungshalbleitertransistors und Verfahren zum Produzieren eines Leistungshalbleitertransistors
DE102017128241B3 (de) Layout für einen Nadelzellengraben-MOSFET und Verfahren zu dessen Verarbeitung
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102014106747A1 (de) Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R020 Patent grant now final
R082 Change of representative