DE102015107489B4 - Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung - Google Patents

Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung Download PDF

Info

Publication number
DE102015107489B4
DE102015107489B4 DE102015107489.3A DE102015107489A DE102015107489B4 DE 102015107489 B4 DE102015107489 B4 DE 102015107489B4 DE 102015107489 A DE102015107489 A DE 102015107489A DE 102015107489 B4 DE102015107489 B4 DE 102015107489B4
Authority
DE
Germany
Prior art keywords
layer
multilayer structure
electronic device
energy
encapsulation material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102015107489.3A
Other languages
English (en)
Other versions
DE102015107489A1 (de
Inventor
Edward Fürgut
Irmgard Escher-Poeppel
Werner Schustereder
Paul Ganitzer
Stephanie FASSL
Gerhard Poeppel
Harald Wiedenhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102015107489.3A priority Critical patent/DE102015107489B4/de
Priority to US15/151,857 priority patent/US20160336226A1/en
Publication of DE102015107489A1 publication Critical patent/DE102015107489A1/de
Priority to US16/116,210 priority patent/US10573533B2/en
Application granted granted Critical
Publication of DE102015107489B4 publication Critical patent/DE102015107489B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2258—Diffusion into or out of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Verfahren zur Reduzierung eines Schichtwiderstands in einer elektronischen Vorrichtung, wobei das Verfahren Folgendes umfasst:
Bereitstellen einer elektronischen Vorrichtung, umfassend eine mehrschichtige Struktur, welche eine Metallisierungsschicht und eine Halbleiterschicht aufweist;
wobei die elektronische Vorrichtung mindestens einen ersten Bereich und einen zweiten Bereich aufweist, wobei der mindestens eine erste Bereich durch die Metallisierungsschicht der mehrschichtigen Struktur gebildet wird und der zweite Bereich durch ein Kapselungsmaterial eingekapselt wird, wobei das Kapselungsmaterial eine Formmasse ist,
Bilden einer Absorptionsschicht, welche eine Rückseite des ersten Bereichs abdeckt,
Bilden einer Reflexionsschicht, welche eine Rückseite des zweiten Bereichs abdeckt, und
lokales Einführen von Energie mittels einer Lichtquelle nach dem Bilden der Absorptionsschicht und der Reflexionsschicht in die Rückseiten des ersten Bereichs und des zweiten Bereichs, um einen Schichtwiderstand zu reduzieren,
wobei eine höhere Energiemenge in die mehrschichtige Struktur eingeführt wird als in das Kapselungsmaterial.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen beziehen sich auf ein Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung.
  • Allgemeiner Stand der Technik
  • Auf dem Gebiet der elektronischen Vorrichtungen ist die Verwendung von verpackten elektronischen Chips oder in einem Kapselungsmaterial oder einer Verkapselung eingekapselten elektronischen Chips weit verbreitet. Darüber hinaus schreitet die Miniaturisierung der elektronischen Chips immer weiter fort. Außerdem wird im Bereich der Leistungschips oder elektronischen Leistungsvorrichtungen die Dicke der elektronischen Chips immer weiter reduziert, was dazu führt, dass die Halbleiterschichten ziemlich dünn sind, zum Beispiel unter 50 Mikrometer, selbst auf dem Gebiet der Leistungsmodule. Aufgrund der geringen Dicke der Halbleiterschicht sind diese Schichten jedoch schwierig zu handhaben, so dass oft zusätzliche Handhabungsschichten verwendet werden. Insbesondere kann bei der Bearbeitung der Rückseite (nachdem die Vorderseite des Chips bereits bearbeitet wurde) eine relativ frühzeitig gebildete Verkapselung aus einem Kapselungsmaterial als eine Unterstützungsschicht oder Unterstützungsstruktur zur Handhabung der dünnen Halbleiterschicht oder der mehrschichtigen Struktur verwendet werden.
  • Allerdings wird das Kapselungsmaterial in der Regel gebildet, nachdem die Vorderseite des elektronischen Chips bearbeitet wurde, und die anschließende Bearbeitung der Rückseite des elektronischen Chips wird somit durch die physikalischen Eigenschaften des Kapselungsmaterials begrenzt.
  • Aus der Druckschrift US 2007/0161217 A1 ist ein Verfahren zur Herstellung eines Halbleiterbauelements mittels lokaler Temperung bekannt.
  • Zusammenfassung
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung bereit, wobei das Verfahren das Bereitstellen einer elektronischen Vorrichtung mit einer mehrschichtigen Struktur und das lokale Einführen von Energie in die mehrschichtige Struktur umfasst, um einen Schichtwiderstand zu reduzieren.
  • Ferner stellen verschiedene Ausführungsformen ein Verfahren zur Herstellung einer elektronischen Vorrichtung bereit, wobei das Verfahren Folgendes umfasst: das Bereitstellen einer rohen elektronischen Vorrichtung umfassend einen elektronischen Chip, das Bilden einer Kontaktschicht auf dem elektronischen Chip und das Bearbeiten der Kontaktschicht durch lokales Einführen von Energie in die Kontaktschicht.
  • Ferner liefern verschiedene Beispiele eine elektronische Vorrichtung, die Folgendes umfasst: einen Halbleiterchip umfassend eine mehrschichtige Struktur umfassend eine Halbleiterschicht und eine Metallisierungsschicht, wobei die elektronische Vorrichtung eine Rückseite umfassend mindestens einen ersten Bereich und mindestens einen zweiten Bereich umfasst, wobei der mindestens eine erste Bereich und der mindestens eine zweite Bereich während des Herstellungsprozesses der elektronischen Vorrichtung einer unterschiedlichen Temperatur ausgesetzt waren.
  • Figurenliste
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen allgemein über die verschiedenen Ansichten hinweg auf dieselben Teile. Die Zeichnungen sind nicht notwendigerweise maßstabsgerecht. Stattdessen liegt der Schwerpunkt allgemein darauf, die Grundgedanken der Erfindung zu veranschaulichen. In der folgenden Beschreibung werden verschiedene Ausführungsformen unter Bezugnahme auf die folgenden Zeichnungen beschrieben, in welchen:
    • 1 schematisch ein Detail einer elektronischen Vorrichtung gemäß einem Ausführungsbeispiel veranschaulicht;
    • 2 schematisch ein Detail einer elektronischen Vorrichtung gemäß einem weiteren Ausführungsbeispiel veranschaulicht; und
    • 3 einen Ablaufplan eines Verfahrens zum Reduzieren eines Schichtwiderstands in einer elektronischen Vorrichtung gemäß einem Ausführungsbeispiel darstellt.
  • Detaillierte Beschreibung
  • Im Folgenden werden weitere Ausführungsbeispiele eines Verfahrens zur Reduzierung eines Schichtwiderstands in einer elektronischen Vorrichtung und eine elektronische Vorrichtung beschrieben. Es sollte beachtet werden, dass die Beschreibung bestimmter Merkmale, die im Kontext eines bestimmten Ausführungsbeispiels beschrieben werden, auch mit anderen Ausführungsbeispielen kombiniert werden kann.
  • Verschiedene Ausführungsbeispiele stellen ein Verfahren bereit, in dem ein Schichtwiderstand in einer elektronischen Vorrichtung, die mindestens teilweise in einem Kapselungsmaterial eingekapselt ist, reduziert wird, wobei das Verfahren das Bereitstellen einer elektronischen Vorrichtung, die eine mehrschichtige Struktur umfasst und mindestens teilweise durch ein Kapselungsmaterial eingekapselt ist, und das Einführen einer höheren Energiemenge in die mehrschichtige Struktur als in das Kapselungsmaterial umfasst.
  • Verschiedene Ausführungsbeispiele liefern ein Verfahren zur Reduzierung eines Schichtwiderstands in einer elektronischen Vorrichtung, die mindestens teilweise in einem Kapselungsmaterial eingekapselt ist, wobei das Verfahren Folgendes umfasst: Bereitstellen einer elektronischen Vorrichtung, die eine mehrschichtige Struktur umfasst und mindestens teilweise durch ein Kapselungsmaterial eingekapselt ist; und lokales Einführen von Energie in die mehrschichtige Struktur, um einen Schichtwiderstand zu reduzieren.
  • Ferner liefern verschiedene Ausführungsformen ein Verfahren zur Herstellung einer elektronischen Vorrichtung, wobei das Verfahren Folgendes umfasst: Bereitstellen einer rohen elektronischen Vorrichtung umfassend einen elektronischen Chip und ein Kapselungsmaterial, das den elektronischen Chip mindestens teilweise umschließt; Bilden einer Kontaktschicht auf dem elektronischen Chip; und Bearbeiten der Kontaktschicht durch lokales Einführen von Energie in die Kontaktschicht.
  • Ferner liefern verschiedene Beispiele eine elektronische Vorrichtung, die Folgendes umfasst: einen Halbleiterchip umfassend eine mehrschichtige Struktur umfassend eine Halbleiterschicht und eine Metallisierungsschicht; und ein den Halbleiterchip mindestens teilweise einkapselndes Kapselungsmaterial, wobei das Kapselungsmaterial und die Metallisierungsschicht während des Herstellungsprozesses der elektronischen Vorrichtung unterschiedlichen Temperaturen ausgesetzt waren.
  • Zum Beispiel kann die elektronische Vorrichtung oder das elektronische Modul ein Leistungsmodul sein, beispielsweise einen Leistungstransistor (SFET oder IGBT, o.ä.) und/oder eine Leistungsdiode umfassen, wobei zum Beispiel die mehrschichtige Struktur einen Teil des Leistungstransistors bildet.
  • Insbesondere kann der Ausdruck „lokale Einführung von Energie“ bedeuten, dass die Energie nur oder mindestens zu einem höheren Maße in einige Bereiche der elektronischen Vorrichtung und mindestens zu einem geringeren Maße in andere Bereiche der elektronischen Vorrichtung eingeführt wird. Somit kann der Ausdruck „lokale Einführung von Energie“ auch eine inhomogene Einführung von Energie beschreiben. Insbesondere kann keine oder mindestens weniger Energie in ein Kapselungsmaterial oder eine andere dielektrischen Schicht eingeführt werden, die auf der (Rückseite der) elektronischen Vorrichtung ausgebildet ist. Die Inhomogenität kann anhand einer Differenz der in die verschiedenen Bereiche eingeführten Energie ermittelt werden, zum Beispiel kann die Einführung von Energie in einige Bereiche (z. B. die mehrschichtige Struktur) mindestens 50 % höher sein als in andere Bereiche (z. B. das Kapselungsmaterial).
  • Eine derartige inhomogene Einführung von Energie kann ein geeigneter Weg sein, um auf der einen Seite den Schichtwiderstand in der mehrschichtigen Struktur zu reduzieren (z. B. durch Tempern und/oder Aktivieren eines Dotierstoffs und/oder Kompaktieren einer Schicht der mehrschichtigen Struktur), während gleichzeitig die anderen Bereiche, z. B. ein Kapselungsmaterial (in der Regel eine organische Verbindung) oder ein dielektrisches Material, gegen nachteilige Auswirkungen aufgrund einer Erhöhung der Temperatur geschützt werden.
  • Somit kann ein allgemeiner Gedanke von Ausführungsbeispielen darin bestehen, Energie in eine mehrschichtige Struktur oder die elektronische Vorrichtung inhomogen einzuführen, um physikalische Eigenschaften, zum Beispiel Schichtwiderstände, von einigen Bereichen selektiv zu verändern oder zu modifizieren, während andere Bereiche vor negativen Auswirkungen eines Temperaturanstiegs geschützt sind.
  • Insbesondere kann die elektronische Vorrichtung ein Leistungsmodul sein. Zum Beispiel kann sich die Metallisierungsschicht auf der Rückseite des Halbleiterchips befinden. Es sei darauf hingewiesen, dass der Begriff „Metallisierungsschicht“ in einem weiten Sinne auszulegen ist und eine Schicht mit einem spezifischen Widerstand im Bereich von einem leitenden Material bezeichnen kann und insbesondere nicht nur Metalle, sondern auch elektrisch leitfähige Halbleiter bezeichnen kann. Das heißt, der Begriff kann in einem funktionalen Sinn definiert werden und kann alle Materialien umfassen, die für das Ausbilden eines elektrischen Kontakts für den Halbleiterchip geeignet sind.
  • Es ist darauf hinzuweisen, dass es auch möglich sein kann, in der fertiggestellten elektronischen Vorrichtung zu überprüfen, ob die verschiedenen Gebiete oder Bereiche während des Herstellungsprozesses unterschiedlichen Temperaturen ausgesetzt waren. Beispielsweise kann die Struktur der Metallisierungsschicht, zum Beispiel einer Kupfer- oder Aluminiumschicht, von der Energie abhängen, die in die verschiedenen Gebiete oder Bereiche der mehrschichtigen Struktur eingeführt wurde, und somit von der Temperatur, der sie während des Herstellungsprozesses ausgesetzt war.
  • Insbesondere kann die Struktur unterschiedlich sein, falls eine Temperatur höher als 260 °C, vorzugsweise höher als 280 °C oder sogar höher als 300 °C war, wenn z. B. die Temperatur etwa ca. 320 °C betrug, was höher ist als die Temperatur, der typische Kapselungsmaterialien (z. B. Formmassen) ausgesetzt werden können, ohne dass dies nachteilige oder schädliche Folgen hat. Dies kann insbesondere für mehrschichtige Strukturen gelten, die eine gedünnte Halbleiterschicht (z. B. Silicium) umfassen, welche mindestens teilweise durch ein Kapselungsmaterial eingekapselt ist (wodurch ein Fan-Out-Gebiet gebildet wird).
  • Im Folgenden werden Ausführungsbeispiele des Verfahrens zur Reduzierung eines Schichtwiderstands in einer elektronischen Vorrichtung beschrieben. Die Merkmale und Elemente, welche in Hinblick auf diese Ausführungsformen beschrieben werden, können jedoch auch mit Ausführungsbeispielen der elektronischen Vorrichtungen kombiniert werden.
  • Gemäß einem Ausführungsbeispiel des Verfahrens erfolgt die lokale Energieeinführung von einer Rückseite der elektronischen Vorrichtung aus.
  • Insbesondere kann die lokale oder inhomogene Energieeinführung eine geeignete Maßnahme zum Bearbeiten oder Modifizieren physikalischer Eigenschaften der Rückseite sein, die im Falle von elektronischen Vorrichtungen, welche vertikale integrierte Strukturen umfassen, wie zum Beispiel IGBTs, typischerweise ebenfalls bearbeitet wird.
  • Gemäß einem Ausführungsbeispiel des Verfahrens ist die mehrschichtige Struktur mindestens teilweise durch ein Kapselungsmaterial eingekapselt.
  • Insbesondere kann das Kapselungsmaterial oder die Verkapselung Formmassen (wie Epoxid, Polyimid, Silikon oder Bismaleimid), Laminate, dielektrische Materialien und/oder silikon-basierte Materialien umfassen.
  • Gemäß einem Ausführungsbeispiel des Verfahrens umfasst die mehrschichtige Struktur eine Metallisierungsschicht.
  • Insbesondere kann die Metallisierungsschicht eine Deckschicht zu dem Zeitpunkt bilden, an dem der Schritt der lokalen Energieeinführung durchgeführt wird. Beispielsweise kann die Metallisierung auf der Rückseite der elektronischen Vorrichtung gebildet werden, zum Beispiel durch einen Sputter-Prozess oder einen Abscheidungsprozess wie einen epitaktischen Prozess, einen Plasma-Abscheidungsprozess, einen galvanischen Abscheidungsprozess oder durch Drucken und anschließendes Lasersintern. Auf diese Weise kann die Metallisierungsschicht einen Rückseitenkontakt bilden, dessen elektrischer und/oder thermischer Kontakt für die Leistungsfähigkeit einer elektronischen Vorrichtung, die auf einem vertikalen Stromfluss basiert, wie in typischen IGBT, SFET oder dergleichen, wichtig sein kann. Ein guter elektrischer und/oder thermischer Kontakt kann die Gesamtverluste und die Sperrschichttemperatur reduzieren, so dass eine höhere Nennstromstärke oder kleinere Chipabmessungen möglich werden, was wiederum eine Leistungsdichte erhöhen kann und/oder die Abmessungen der elektronischen (Leistungs-) Vorrichtung oder des elektronischen (Leistungs-)Moduls reduzieren kann.
  • Gemäß einem Ausführungsbeispiel des Verfahrens erfolgt die lokale Einführung von Energie auf derartige Weise, dass das Kapselungsmaterial eine Temperatur beibehält, die unter einem vorgegebenen Schwellenwert liegt.
  • Insbesondere können die vorgegebenen Schwellenwerte von der Temperaturstabilität des Kapselungsmaterials abhängen. Für typische Formmassen kann die Temperatur im Bereich von (im Wesentlichen) 300 °C, vorzugsweise 280 °C, mehr bevorzugt 260 °C oder noch mehr bevorzugt unter 240 °C liegen. Es sollte beachtet werden, dass die beschriebenen Schwellenwerte auch von der Dauer der Energieeinführung (und damit auch von den Temperaturen) abhängen können. Zum Beispiel kann ein Temperaturgrenzwert maximal 260 °C für nicht mehr als 15 Minuten betragen, vorzugsweise für nicht mehr als 10 Minuten oder noch mehr bevorzugt für nicht mehr als 5 Minuten.
  • Zum Beispiel kann die Temperatur mithilfe einer gepulsten Energiezufuhr niedrig gehalten werden, beispielsweise durch Verwenden von Laserpulsen oder gepulstem Infrarotlicht. Zum Beispiel können die Laserpulse eine Dauer in der Größenordnung von Mikrosekunden oder sogar darunter haben, beispielsweise in der Größenordnung von 100 Mikrosekunden (und können verwendet werden, um einen Lasertemperprozess oder -schritt durchzuführen). Pulse von so kurzer Dauer können den Temperaturanstieg auf wenige Mikrometer der bestrahlten Schicht begrenzen. Insbesondere kann ein fokussierbarer Laser oder fokussierbarer Laserpuls eine vertikale und horizontale Begrenzung der Energiezufuhr und/oder Erwärmung ermöglichen. Damit kann verhindert werden, dass angrenzende Kapselungsmaterialien (erheblich) erwärmt werden. Insbesondere weil Kapselungsmaterialien in der Regel eine niedrige Wärmeleitfähigkeit haben, so dass bei einem Erwärmen einer angrenzenden anderen Schicht (zum Beispiel Metallisierungs- und/oder Halbleiterschicht) nicht das Kapselungsmaterial erwärmt wird, sondern dieses auf zulässigen Temperaturen bleibt. Dies kann insbesondere auch für kurze Energieimpulse gelten, zum Beispiel Laserpulse mit einer Dauer in der Größenordnung von Mikrosekunden.
  • Gemäß einem Ausführungsbeispiel des Verfahrens umfasst die mehrschichtige Struktur eine Halbleiterschicht mit einer Dicke von weniger als 200 Mikrometer.
  • Insbesondere kann die Dicke im Bereich zwischen 50 Nanometer und 100 Mikrometer, vorzugsweise im Bereich zwischen 100 Nanometer und 10 Mikrometer, zum Beispiel im Bereich zwischen 100 Nanometer und 10 Mikrometer, liegen. Insbesondere kann die mehrschichtige Struktur eine Halbleiterschicht, zum Beispiel eine Massenschicht eines Transistors, mit einer Dicke von weniger als 50 Mikrometer umfassen, vorzugsweise kann die Halbleiterschicht eine so genannte Dünnschicht mit einer Dicke im Bereich von weniger als 30 Mikrometer, zum Beispiel zwischen 1 Mikrometer und 10 Mikrometer oder sogar 1 Mikrometer und 3 Mikrometer, sein.
  • Gemäß einem Ausführungsbeispiel des Verfahrens wird die Energie lokal durch Verwendung einer Lichtquelle eingeführt.
  • Insbesondere kann die Lichtquelle ein Laser sein, zum Beispiel ein fokussierbarer Laser und/oder es kann eine Maske(nschicht) verwendet werden, die das Kapselungsmaterial und/oder Bereiche der mehrschichtigen Struktur abschirmen kann, zum Beispiel eine äußerste Schicht der mehrschichtigen Struktur. Ein derartiger fokussierbarer Laser kann insbesondere eine geeignete Maßnahme zur Begrenzung der Energieeinführung in eine vertikale und/oder horizontale Richtung sein. Ebenso kann jede Art Lichtquelle mit breiter Wellenlängenverteilung, zum Beispiel eine Lichtquelle zur schnellen thermischen Bearbeitung (Rapid Thermal Processing, RTP) oder eine Halogenlampen-Lichtquelle zusammen mit einer Maskenschicht, verwendet werden. Die Wellenlänge des Lasers kann im Bereich von 250 nm bis 500 nm liegen, zum Beispiel etwa 300 nm betragen. Durch die Wahl einer geeigneten Wellenlänge des Laserlichts kann auch die Eindringtiefe entsprechend ausgewählt werden.
  • Durch die Verwendung eines fokussierbaren oder (direkt-) schreibenden Lasers kann es möglich sein, die eingeführte Energie auf relativ kleine Bereiche oder Gebiete (vertikal und/oder horizontal) zu fokussieren, so dass es also möglich sein kann, den elektronischen Chip oder die Metallisierung nur lokal zu erwärmen, während ein umgebendes Gebiet wie ein Kapselungsmaterial nicht (erheblich) erwärmt wird. Daher können zusätzliche Prozessschritte wie das Bilden und Strukturieren einer Maske(nschicht) vermeidbar sein.
  • Durch die Verwendung einer Maske oder Maskenschicht kann es möglich sein, eine Lichtquelle oder einen Laser mit einem relativ großen Lichtstrahl zu verwenden, so dass ein großes Gebiet der Metallisierungsschicht und/oder des Halbleiterchips gleichzeitig erwärmt werden kann, so dass also ein großer Durchsatz möglich sein kann. Insbesondere kann eine solche Maske eine reflektierende Schicht und/oder einen zusätzlichen Verschluss oder eine (metall-)folienartige Schicht umfassen, die nach dem Gebrauch abgezogen werden kann.
  • Gemäß einem Ausführungsbeispiel des Verfahrens ist die Lichtquelle eine Lichtquelle ausgewählt aus der Gruppe bestehend aus: Laser, fokussierbarem Laser, RTP-Lichtquelle und Lampen.
  • Gemäß einem Ausführungsbeispiel umfasst das Verfahren weiterhin das Bilden einer Maske vor dem Zuführen der Energie.
  • Insbesondere kann die Maske eine (reflektierende oder nicht-reflektierende) Maske sein, zum Beispiel eine Maskenschicht, ein Verschluss und/oder eine (Klebe-)Folie, die bestimmte Gebiete oder Bereiche vor der Bestrahlung schützt.
  • Insbesondere kann eine reflektierende Maske(nschicht) als eine Maskenschicht fungieren, die eine Schicht, zum Beispiel eine Halbleiterschicht des elektronischen Chips und/oder das Kapselungsmaterial, gegen die lokal eingeführte Energie schützt. Es sollte beachtet werden, dass eine reflektierende Maske eine geeignete Maßnahme sein kann, um zu verhindern, dass Energie, zum Beispiel in Form von Licht (beispielsweise Laserlicht oder Infrarotlicht), in bestimmte Gebiete des Kapselungsmaterials und/oder der elektronischen Vorrichtung und/oder des elektronischen Chips eingeführt wird. Die reflektierende Schicht kann später durch einen Plasmaprozess entfernt werden, zum Beispiel einen Ätzprozess. Geeignete Materialien für die reflektierende Maske können Titan, zum Beispiel Titan-Wolfram, Aluminium oder Kupfer, umfassen.
  • Es sollte angemerkt werden, dass die (reflektierende oder nicht-reflektierende) Maske(nschicht) eine speziell zur Übernahme der Maskenfunktion in Bezug auf die Einführung der Energie gebildete oder abgeschiedene Schicht oder eine Schicht sein kann, die auf jeden Fall abgeschieden wird. Beispielsweise kann die reflektierende Schicht durch eine Aluminiumschicht oder Kupferschicht gebildet werden, die für Kontaktierungszwecke abgeschieden wird. Eine solche Aluminiumschicht oder Kupferschicht kann bearbeitet, zum Beispiel im Nachhinein strukturiert werden, um in dem nachfolgenden Schritt der Energieeinführung bei bestimmten Bereichen oder Gebieten eine reflektierende Schicht zu bilden.
  • Gemäß einem Ausführungsbeispiel des Verfahrens umfasst das Bilden der Maske ein Strukturieren der Maske.
  • Insbesondere kann eine Maske, zum Beispiel eine reflektierende Maskenschicht, durch eine Aluminiumschicht als Teil einer mehrschichtigen Struktur (z. B. Al/Ti oder AI/Ti/TiN) oder eine einzige Schicht (z. B. Aluminium oder Kupfer) gebildet werden, die eine Kontaktierungs- und/oder Sperrschichtstruktur bildet, wie sie üblicherweise zum Kontaktieren einer Halbleiterschicht verwendet wird. Während der Musterung oder Strukturierung können auf einem Kapselungsmaterial abgeschiedene Bereiche beibehalten oder modifiziert werden, um reflektierend oder anti-reflektierend zu sein.
  • Beispielsweise kann auf einem Kapselungsmaterial eine Titanschicht und/oder Titannitridschicht entfernt werden, um eine Aluminiumschicht freizulegen, die an sich in der Regel gute Reflexionseigenschaften hat. Gleichzeitig kann eine solche Titanschicht (oft sowieso als Sperrschicht verwendet) erhalten bleiben oder sogar an den zu bearbeitenden oder zu modifizierenden (z. B. zu tempernden oder zu kompaktierenden) Bereichen durch einen Temperaturanstieg modifiziert werden. Nach der Einführung der Energie kann die reflektierende oder nicht-reflektierenden Maske(nschicht) entfernt werden.
  • Zum Beispiel kann die reflektierende oder nicht-reflektierende, Maske(nschicht) Aluminium, Titan und Kupfer umfassen oder daraus bestehen. Insbesondere kann die reflektierende Maskenschicht (hauptsächlich) auf dem Kapselungsmaterial gebildet werden. Das Bilden und/oder Strukturieren der Masken- und/oder Absorptionsschicht kann durch übliche Fotolithografie-Techniken oder -Prozesse erfolgen, beispielsweise das Bilden einer Fotolackschicht, das Strukturieren und/oder Entwickeln derselben und das Durchführen zusätzlicher Entfernungsschritte im Anschluss daran umfassen.
  • Gemäß einem Ausführungsbeispiel umfasst das Verfahren weiterhin das Bilden einer Absorptionsschicht vor dem Zuführen der Energie.
  • Insbesondere kann die Absorptionsschicht oder anti-reflektierende Schicht in den Regionen oder Bereichen der mehrschichtigen Struktur und/oder Metallisierungs- und/oder Halbleiterschicht (z. B. Siliziumschicht) gebildet werden, die thermisch bearbeitet werden. Durch die Verwendung einer Absorptionsschicht kann eine höhere Energiemenge in die durch die Absorptionsschicht bedeckten Gebiete eingeführt werden.
  • Zum Beispiel kann die Absorptionsschicht TiN, schwarzes Kupfer oder ein anderes geeignetes Material, das Lichtenergie in relativ hohem Maß absorbiert, umfassen oder daraus bestehen. Insbesondere können die Oberflächenbereiche der elektronischen Vorrichtungen, die durch ein Kapselungsmaterial gebildet sind, durch die reflektierende Maskenschicht abgedeckt oder geschützt werden, während die Bereiche der mehrschichtigen Struktur, die durch die lokal eingeführte Energie bearbeitet (z. B. erwärmt) werden sollen, durch die Absorptionsschicht abgedeckt sein können. Somit kann es möglich sein, Energie lokal oder inhomogen in die mehrschichtige Struktur einzuführen und gleichzeitig das Kapselungsmaterial, das eine Kapselung der elektronischen Vorrichtung bildet, zu schützen. Nach der Einführung der Energie kann die Absorptionsschicht entfernt werden.
  • Gemäß einem Ausführungsbeispiel des Verfahrens wird eine Schicht der mehrschichtigen Struktur ausgewählt aus der Gruppe bestehend aus: einer Metallisierungsschicht, einer Kontaktschicht, einer Schicht aus porösem Metall, einer dotierten Schicht, einer Halbleiterschicht.
  • Der Begriff „Metallisierungsschicht“ kann insbesondere eine relativ dicke Schicht bezeichnen, die einen niedrigen elektrischen Widerstand hat und als ein Kontakt zum Kontaktieren anderer Schichten des mehrschichtigen Stapels, zum Beispiel von Schichten, die eine Masse des Transistors bilden, fungiert.
  • Der Begriff „Kontaktschicht“ kann insbesondere eine relativ dünne Schicht, z. B. im Bereich von 10 bis 500 Nanometer, bezeichnen, welche auf einem Halbleiter gebildet wird und zur Verringerung eines Kontaktwiderstands verwendet wird. Die Kontaktschicht kann durch Sputtern, z. B. durch Sputtern von Aluminium auf oder in eine Halbleiterschicht, gebildet werden. Diese Verringerung des Kontaktwiderstands kann durch Eindiffundieren oder Eindringen von Material der Kontaktschicht, z. B. Aluminium, in das Halbleitermaterial erreicht werden, wodurch der Kontaktwiderstand verringert werden kann. Dieses Eindiffundieren oder Eindringen des Kontaktschichtmaterials kann durch die lokal eingeführte Energie gesteigert werden. Somit kann es möglich sein, den Schichtwiderstand oder Kontaktwiderstand zur Kontaktierung der mehrschichtigen Struktur zu reduzieren.
  • Eine Schicht aus porösem Metall, zum Beispiel porösem Kupfer oder Aluminium, kann eine Metallisierungs- oder Kontaktschicht bilden oder eine interne Schicht der mehrschichtigen Struktur bilden. Durch die Einführung von Energie (die eine Erhöhung der Temperatur in der jeweiligen Schicht zur Folge hat) kann es möglich sein, die jeweilige poröse Schicht zu kompaktieren oder zu verdichten, so dass ein Schichtwiderstand reduziert werden kann. Aufgrund der lokalen Einführung von Energie kann es möglich sein, die Erwärmung des kompletten Systems oder der elektronischen Vorrichtung zu vermeiden. Somit kann es möglich sein, dass die Bearbeitung zu einem großen Teil oder insgesamt bei einer relativ niedrigen Temperatur (z. B. unterhalb einer Temperatur, die nachteilig für ein Kapselungsmaterial ist) stattfinden kann, was vorteilhaft für die spätere Leistungsfähigkeit oder Ausbeute der elektronischen Vorrichtungen sein kann. Überdies können die niedrigeren Temperaturen auch die Beständigkeit gegen äußere Einflüsse, z. B. aufgrund der Bearbeitungsatmosphäre, erhöhen.
  • Durch das lokale oder selektive Einführen von Energie in eine dotierte Schicht (z. B. eine dotierte Halbleiterschicht) der mehrschichtigen Struktur kann es möglich sein, einen Schichtwiderstand der mehrschichtigen Struktur zu reduzieren, indem eine lokale Diffusion der Dotierstoffe ermöglicht wird oder indem lokale Dotierprofile erstellt werden und/oder indem eine lokale Aktivierung der Dotierstoffe ermöglicht wird. Beispielsweise kann ein Halbleiter (z. B. Si-Schicht) mit Phosphor und/oder Bor oder mit jedem anderen geeigneten Dotierstoff dotiert werden und durch die lokal oder selektiv eingeführte Energie aktiviert werden.
  • Gleichzeitig können die Dotierstoffe bei oder näher an der Oberfläche im Kapselungsmaterial bleiben (in das keine oder weniger zusätzliche Energie eingeführt wird). In einem weiteren Schritt kann die Oberfläche des Kapselungsmaterials (und damit die Dotierstoffe) im Nachhinein entfernt werden, z. B. durch einen Polierschritt, sodass die isolierende Eigenschaft des Kapselungsmaterials erhalten bleibt. Auf diese Weise kann der Schritt der lokalen Einführung von Energie einen Diffusions- und/oder Aktivierungsschritt bilden, dem ein Schritt des (selektiven) Entfernens, z. B. in den nicht aktivierten Gebieten oder Bereichen, folgen kann.
  • Insbesondere kann ein Prozess, der keine Maskenschicht umfasst, verwendet werden, um poröses Kupfer (auf der Rückseite und/oder auf der Vorderseite, z. B. in Durchkontaktierungen oder Kavitäten) zu verdichten und/oder Dotierstoffe zu aktivieren.
  • Insbesondere kann die Halbleiterschicht Si, GaN, GaAs oder SiC umfassen oder daraus bestehen und eine Massenschicht eines Transistors bilden.
  • Gemäß einem Ausführungsbeispiel des Verfahrens wird die lokal eingeführte Energie verwendet, um eine poröse Metallschicht der mehrschichtigen Struktur zu verdichten.
  • Insbesondere kann die poröse Metallschicht Kupfer und/oder Aluminium umfassen oder daraus bestehen. Ein solcher Verdichtungsprozess oder -schritt kann durchgeführt werden, indem eine Maske verwendet wird, indem ein unmaskierter Prozess angewendet wird, indem eine fokussierte Lichtquelle verwendet wird und/oder indem eine unfokussierte Lichtquelle verwendet wird.
  • Gemäß einem Ausführungsbeispiel des Verfahrens wird die lokal eingeführte Energie verwendet, um Dotierstoffe zu aktivieren, die in die mehrschichtige Struktur eingebracht wurden.
  • Durch das lokale Einführen von Energie, das zu einem (möglichen) Temperaturanstieg führt, kann es möglich sein, Spannungen oder Dehnungen in der mehrschichtigen Struktur der verkapselten elektronischen Vorrichtung oder dem Paket zu beeinflussen. Die mehrschichtige Struktur kann beispielsweise Silizium- und Kupferverbindungen umfassen oder mindestens teilweise durch ein Kapselungsmaterial eingekapselt sein. Alle diese Verbindungen oder Schichten können ein unterschiedliches Erwärmungs- und Abkühlungsverhalten aufweisen, das während des Erwärmens und/oder Abkühlens eine Art Hysteresekurve bildet. Somit kann es möglich sein, bewusst eine Rekristallisation einer Schicht der mehrschichtigen Struktur (z. B. der Kupferschicht) in dem Paket durchzuführen, was zu Spannungen oder Dehnungen in einer anderen Schicht (z. B. der Siliziumschicht) führt, wodurch die Eigenschaften der Schichten (z. B. der Bandabstand der Siliziumschicht) geändert werden kann, was auch den Schichtwiderstand reduzieren oder zumindest verändern kann. Dies kann auch verwendet werden, um Drifteffekte zu beheben, die manchmal aufgrund von Spannungs- oder Dehnungsrelaxationen entstehen. Außerdem sollte erwähnt werden, dass die Verwendung von Dotierstoffen und eine anschließende Aktivierung durch die lokal eingeführte Energie den Bandabstand und damit den Schichtwiderstand ebenfalls verändern kann.
  • Im Folgenden werden Beispiel der elektronischen Vorrichtung beschrieben. Die Merkmale und Elemente, welche in Hinblick auf diese Ausführungsformen beschrieben werden, können jedoch mit Ausführungsbeispielen des Verfahrens zum Reduzieren eines Schichtwiderstands in einer elektronischen Vorrichtung kombiniert werden.
  • Gemäß einem Beispiel der elektronischen Vorrichtung wird der mindestens eine erste Bereich durch die Metallisierungsschicht gebildet und der mindestens eine zweite Bereich wird durch ein Kapselungsmaterial gebildet.
  • Gemäß einem Beispiel der elektronischen Vorrichtung weist die Halbleiterschicht eine Dicke von weniger als 50 Mikrometer auf.
  • Insbesondere kann die Dicke weniger als 30 Mikrometer betragen, vorzugsweise im Bereich von 0,5 Mikrometer bis 10 Mikrometer, z. B. im Bereich von 1 Mikrometer bis 5 Mikrometer, liegen. Die Halbleiterschicht kann also eine gedünnte Halbleiterschicht sein.
  • Gemäß einem Beispiel der elektronischen Vorrichtung kann die Metallisierungsschicht ein Material umfassen, ausgewählt aus der Gruppe bestehend aus Kupfer, Aluminium und einer Mischung davon.
  • Im Folgenden werden bestimmte Beispiele der elektronischen Vorrichtung und Ausführungsformen des Verfahrens zur Reduzierung eines Schichtwiderstands einer elektronischen Vorrichtung in Hinblick auf die Figuren detaillierter beschrieben. Einige der beschriebenen Ausführungsformen können einen der folgenden Effekte oder Vorteile bieten. Insbesondere kann es möglich sein, einen niedrigen Kontaktwiderstand oder Schichtwiderstand auch für (sehr) dünne Halbleiterchips zu schaffen und/oder die rückseitige Metallisierung bei Raumtemperatur (nur mit lokalem Erwärmen) durch lokales Einführen von Energie zu bearbeiten.
  • 1 veranschaulicht schematisch ein Detail einer elektronischen Vorrichtung 100 gemäß einem Ausführungsbeispiel. Insbesondere umfasst die elektronische Vorrichtung 100 eine mehrschichtige Struktur oder einen mehrschichtigen Stapel 101 umfassend einen eingebetteten Chip 102, auf dessen Vorderseite eine Zwischenschicht oder Kontaktschicht 103 angeordnet ist, die zum Beispiel Aluminium umfasst, und auf der wiederum eine Metallisierungsschicht 104 gebildet ist, z. B. aus Kupfer, welche die vorderseitigen Kontakte bildet. Zwischen dem elektronischen Chip 102 und der Zwischenschicht 103 kann eine Sperrschicht 107, z. B. aus Titan, angeordnet werden.
  • Auf der Rückseite des eingebetteten Chips können eine Aluminiumschicht 105 aus Aluminium und eine Sperrschicht (nicht in 1 abgebildet) aus Titan oder Titan umfassend angeordnet werden, die mindestens teilweise zu einer Absorptionsschicht 106 verändert werden kann, z. B. durch Bilden einer TiN-Schicht aus dem Titan der Sperrschicht. Alternativ kann eine zusätzliche TiN-Schicht auf der Titanschicht gebildet werden. Darüber hinaus ist die elektronische Vorrichtung 100 teilweise durch ein Kapselungsmaterial 108 (z. B. eine Formmasse) eingekapselt, auf dem eine Reflexionsschicht 109, z. B. aus Aluminium, gebildet wird. Es sei darauf hingewiesen, dass die Reflexionsschicht 109 und die Aluminiumschicht 105 natürlich dieselbe Schicht sein können.
  • Eine derartige elektronische Vorrichtung oder ein derartiges elektronisches Modul 100 kann gebildet oder hergestellt werden, indem ein gedünnter Halbleiterwafer (z. B. Si-Wafer) mindestens teilweise in ein Kapselungsmaterial eingebettet wird und die Rückseite des Halbleiterwafers freigelegt wird. Das Verkapseln kann vorzugsweise durchgeführt werden, nachdem die Vorderseite des Wafers bereits bearbeitet wurde. In einem nächsten Schritt kann die freiliegende Rückseite (vor-)gereinigt werden und eine mehrschichtige Struktur, umfassend eine Aluminium-, eine Titan- und eine Titannitridschicht, kann gebildet werden, z. B. durch Sputtern. Zusätzlich oder alternativ kann eine solche mehrschichtige Struktur Schichten umfassend NiVa, Sn, AI, Cu, AINi oder irgendeine andere der Verbindungen umfassen, die üblicherweise im technischen Fachgebiet verwendet werden.
  • Anschließend kann die Titan- und/oder die Titannitridschicht strukturiert werden, z. B. in einem Fotolithografie-Prozess einschließlich z. B. Abscheidungs- und Ätzschritten. Dieser Strukturierungsschritt kann insbesondere auf der gesamten Rückseite der elektronischen Vorrichtung durchgeführt werden, d. h. in der Region der mehrschichtigen Struktur und des Kapselungsmaterials. Anschließend kann der Bereich mit dem Kapselungsmaterial weiter bearbeitet werden, insbesondere können die Titan- und Titannitridschicht entfernt werden (z. B. geätzt), so dass die reflektierenden Aluminiumschicht freigelegt wird. Danach können nach dem Fotolithografie-Prozess möglicherweise verbleibende Schichten (z. B. verbleibender Fotolack) entfernt werden, z. B. durch einen Plasma-(Ätz-)Schritt. Darüber hinaus können ein Erwärmungsschritt (bis ca. 350 °C) sowie ein Teil des Plasmaprozesses durchgeführt werden.
  • Alternativ erfolgt eine lokale Energieeinführung, z. B. durch Bestrahlen der Rückseite der elektronischen Vorrichtung mit Licht, Infrarotstrahlung oder Laser. Dies kann entweder in einem separaten nachfolgenden Schritt erfolgen oder gleichzeitig mit einem Schritt des Strukturierens und/oder des Entfernens eines Fotolacks (insbesondere wenn eine Maske verwendet wird, die durch einen Fotolithografie-Prozess strukturiert oder mit einem Muster versehen werden kann). Das gleichzeitige Entfernen kann mithilfe eines Plasma-Prozesses, einschließlich eines zusätzlichen Erwärmungsprozesses, z. B. mithilfe einer Lampe wie einer Halogenlampe, durchgeführt werden.
  • Während der Energieabscheidung und aufgrund der unterschiedlichen Außenflächen, d. h. einer reflektierenden Aluminiumschicht beim Kapselungsmaterial und einer nicht-reflektierenden oder absorbierenden Schicht in der Region der mehrschichtigen Struktur, werden die unterschiedlichen Bereiche unterschiedlich stark erwärmt. Dies kann zu einem Temperprozess und/oder Diffusionsprozess (z. B. Diffusion von Aluminium in die Halbleiterschicht) in der Region der mehrschichtigen Struktur führen, während die Temperatur des Kapselungsmaterials auf einem niedrigeren Wert gehalten wird.
  • Anschließend kann die durch die Titannitridschicht gebildete Absorptionsschicht entfernt werden und eine (Vor-)Reinigung der mehrschichtigen Struktur durchgeführt werden. Danach kann ein typischer Metallisierungsprozess einschließlich Abscheiden (Sputtern) einer weiteren Keimschicht und nachfolgendem Abscheiden der Metallisierung durchgeführt werden, um einen Kontakt auf der Rückseite bereitzustellen.
  • 2 veranschaulicht schematisch ein Detail einer elektronischen Vorrichtung 200 gemäß einem weiteren Ausführungsbeispiel. Insbesondere umfasst die elektronische Vorrichtung 200 eine mehrschichtige Struktur oder einen mehrschichtigen Stapel 201 umfassend einen eingebetteten Chip 202, auf dessen Vorderseite eine Zwischenschicht oder Kontaktschicht 203 angeordnet ist, die zum Beispiel Aluminium umfasst, und auf der wiederum eine Metallisierungsschicht 204 gebildet ist, z. B. aus Kupfer, welche die vorderseitigen Kontakte bildet. Zwischen dem elektronischen Chip 202 und der Zwischenschicht 203 kann eine Sperrschicht, z. B. aus Titan, angeordnet werden.
  • Auf der Rückseite des eingebetteten Chips können eine Aluminiumschicht 205 und eine Sperrschicht 206 aus Titan auf der Aluminiumschicht 205 angeordnet werden. Auf diese (optionale) Sperrschicht wird eine Kupferschicht 210 abgeschieden. Zur Bildung einer Absorptionsschicht wird die Kupferschicht im Bereich oder in der Region der mehrschichtigen Struktur oxidiert, so dass eine Schicht aus schwarzem Kupfer 211 gebildet wird. Im Bereich des Kapselungsmaterials (z. B. einer Formmasse) wird das Kupfer nicht oxidiert, so dass es sein relativ hohes Reflexionsvermögen beibehält.
  • Eine derartige elektronische Vorrichtung 200 kann gebildet oder hergestellt werden, indem ein gedünnter Halbleiterwafer (z. B. Si-Wafer) mindestens teilweise in ein Kapselungsmaterial eingebettet wird und die Rückseite des Halbleiterwafers freigelegt wird. Das Verkapseln kann vorzugsweise durchgeführt werden, nachdem die Vorderseite des Wafers bereits bearbeitet wurde. In einem nächsten Schritt kann die freiliegende Rückseite (vor-)gereinigt werden und eine mehrschichtige Struktur, umfassend eine Aluminium-, eine Titan- oder Titanwolfram- und eine Kupferschicht, kann gebildet werden, z. B. durch Sputtern.
  • Anschließend kann die Kupferschicht bearbeitet werden, z. B. in einem galvanischen Prozess zum Bilden von Kupferoxid, einem so genannten schwarzen Oxid. Dieser Kupferbearbeitungsschritt kann insbesondere auf der gesamten Rückseite der elektronischen Vorrichtung durchgeführt werden, d. h. in der Region der mehrschichtigen Struktur und des Kapselungsmaterials. Danach kann der Teil mit dem Kapselungsmaterial weiter bearbeitet werden, insbesondere kann das Kupferoxid entfernt werden (z. B. geätzt), so dass die reflektierenden Kupferschicht freiliegt. Alternativ kann die Kupferschicht ebenfalls entfernt werden, so dass der reflektierende Aluminium/Titan-Wolframschicht-Stapel freigelegt werden kann. Danach können nach dem Fotolithografie-Prozess möglicherweise verbleibende Schichten (z. B. verbleibender Fotolack) entfernt werden, z. B. durch einen Plasma-(Ätz-)Schritt. Darüber hinaus können ein Erwärmungsschritt (bis ca. 350 °C) sowie ein Teil des Plasmaprozesses durchgeführt werden.
  • Alternativ erfolgt eine lokale Energieeinführung, z. B. durch Bestrahlen der Rückseite der elektronischen Vorrichtung mit Licht, Infrarotstrahlung oder Laser. Aufgrund der unterschiedlichen Außenflächen, d. h. einem reflektierenden Aluminium/Titan-Wolfram-Stapel oder einer Kupferschicht beim Kapselungsmaterial und einer nicht-reflektierenden oder absorbierenden Schicht (schwarzes Kupfer) in der Region der mehrschichtigen Struktur, werden die unterschiedlichen Bereiche unterschiedlich stark erwärmt. Dies kann zu einem Temperprozess und/oder Diffusionsprozess (z. B. Diffusion von Aluminium in die Halbleiterschicht) in der Region der mehrschichtigen Struktur führen, während die Temperatur des Kapselungsmaterials auf einem niedrigeren Wert gehalten wird. Alternativ oder zusätzlich kann die lokale Energieeinführung durchgeführt werden, indem in einem Plasmaschritt zusätzliche Halogenlampen verwendet werden.
  • Anschließend kann die durch das schwarze Kupfer gebildete Absorptionsschicht entfernt werden und eine (Vor)Reinigung der mehrschichtigen Struktur durchgeführt werden. Danach kann ein typischer Metallisierungsprozess einschließlich Abscheiden (Sputtern) einer weiteren Keimschicht und nachfolgendem Abscheiden der Metallisierung durchgeführt werden, um einen Kontakt auf der Rückseite bereitzustellen.
  • 3 stellt einen Ablaufplan 300 eines Verfahrens zum Reduzieren eines Schichtwiderstands in einer elektronischen Vorrichtung gemäß einem Ausführungsbeispiel dar. In einem ersten Schritt wird eine elektronische Vorrichtung oder ein elektronisches Modul geschaffen, wobei die elektronische Vorrichtung eine mehrschichtige Struktur umfasst, die optional mindestens teilweise durch ein Kapselungsmaterial eingekapselt werden kann (Schritt 301). Danach wird Energie lokal in die mehrschichtige Struktur eingeführt, um einen Schichtwiderstand zu reduzieren (Schritt 302).
  • Zusammenfassend können Ausführungsbeispiele einen Prozess bereitstellen, in dem ein (Laser-)Tempern ermöglicht werden kann, wobei die getemperten Schichten oder Bereiche von Schichten bereits durch ein Kapselungsmaterial, z. B. eine Formmasse, eingekapselt sind, d. h. es kann ein Tempern in einer gestapelten Struktur oder einem Verbund aus Chip und Vergusskapselung ermöglicht werden (selbst nachdem bereits eine Vorderseitenbearbeitung stattgefunden hat und bevor eine (komplette) Vorderseitenbearbeitung stattgefunden hat). Zum lokalen Einführen von Energie kann es möglich sein, einen fokussierbaren (direkt-schreibenden) Laser zu verwenden. Zusätzlich oder alternativ kann ein Schutz oder eine Abschirmung an den Bereichen, die nicht erwärmt werden sollen (z. B. durch Bilden einer reflektierenden Schicht) angewendet werden und/oder es kann eine Absorptionsschicht in den zu erwärmenden Bereichen oder Regionen gebildet werden.

Claims (9)

  1. Verfahren zur Reduzierung eines Schichtwiderstands in einer elektronischen Vorrichtung, wobei das Verfahren Folgendes umfasst: Bereitstellen einer elektronischen Vorrichtung, umfassend eine mehrschichtige Struktur, welche eine Metallisierungsschicht und eine Halbleiterschicht aufweist; wobei die elektronische Vorrichtung mindestens einen ersten Bereich und einen zweiten Bereich aufweist, wobei der mindestens eine erste Bereich durch die Metallisierungsschicht der mehrschichtigen Struktur gebildet wird und der zweite Bereich durch ein Kapselungsmaterial eingekapselt wird, wobei das Kapselungsmaterial eine Formmasse ist, Bilden einer Absorptionsschicht, welche eine Rückseite des ersten Bereichs abdeckt, Bilden einer Reflexionsschicht, welche eine Rückseite des zweiten Bereichs abdeckt, und lokales Einführen von Energie mittels einer Lichtquelle nach dem Bilden der Absorptionsschicht und der Reflexionsschicht in die Rückseiten des ersten Bereichs und des zweiten Bereichs, um einen Schichtwiderstand zu reduzieren, wobei eine höhere Energiemenge in die mehrschichtige Struktur eingeführt wird als in das Kapselungsmaterial.
  2. Verfahren nach Anspruch 1, wobei die lokale Einführung von Energie auf derartige Weise erfolgt, dass das Kapselungsmaterial eine Temperatur beibehält, die für die Formmasse unschädlich ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei die mehrschichtige Struktur die Halbleiterschicht mit einer Dicke von weniger als 200 Mikrometer umfasst.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die Lichtquelle eine Lichtquelle ist, ausgewählt aus der Gruppe bestehend aus: Laser; fokussierbarem Laser; Rapid-Thermal-Processing-Lichtquelle; und Lampen.
  5. Verfahren nach einem der Ansprüche 1 bis 4, ferner umfassend das Bilden einer Maske vor dem Zuführen der Energie.
  6. Verfahren nach Anspruch 5, wobei das Bilden der Maske ein Strukturieren der Maske umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei eine Schicht der mehrschichtigen Struktur zudem ausgewählt wird aus der Gruppe bestehend aus: einer Kontaktschicht; einer Schicht aus porösem Metall; einer dotierten Schicht; einer Halbleiterschicht.
  8. Verfahren nach Anspruch 7, wobei die lokal eingeführte Energie verwendet wird, um eine poröse Metallschicht der mehrschichtigen Struktur zu verdichten.
  9. Verfahren nach einem der Ansprüche 8, wobei die lokal eingeführte Energie verwendet wird, um Dotierstoffe zu aktivieren, die in die mehrschichtige Struktur eingebracht wurden.
DE102015107489.3A 2015-05-12 2015-05-12 Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung Active DE102015107489B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102015107489.3A DE102015107489B4 (de) 2015-05-12 2015-05-12 Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung
US15/151,857 US20160336226A1 (en) 2015-05-12 2016-05-11 Method of reducing a sheet resistance in an electronic device, and an electronic device
US16/116,210 US10573533B2 (en) 2015-05-12 2018-08-29 Method of reducing a sheet resistance in an electronic device, and an electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015107489.3A DE102015107489B4 (de) 2015-05-12 2015-05-12 Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung

Publications (2)

Publication Number Publication Date
DE102015107489A1 DE102015107489A1 (de) 2016-11-17
DE102015107489B4 true DE102015107489B4 (de) 2020-07-02

Family

ID=57208715

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015107489.3A Active DE102015107489B4 (de) 2015-05-12 2015-05-12 Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung

Country Status (2)

Country Link
US (2) US20160336226A1 (de)
DE (1) DE102015107489B4 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5980265A (en) * 1994-06-03 1999-11-09 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silicon carbide, and method of making the same
US20060079086A1 (en) * 2004-10-12 2006-04-13 Credence Systems Corporation Apparatus and method of forming silicide in a localized manner
US20070161217A1 (en) 2005-11-25 2007-07-12 Dario Salinas Process for manufacturing a large-scale integration MOS device and corresponding MOS device
JP2011096905A (ja) * 2009-10-30 2011-05-12 Denso Corp 炭化珪素半導体装置の製造方法
US20150041831A1 (en) * 2006-10-25 2015-02-12 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3638750B2 (ja) * 1997-03-25 2005-04-13 株式会社ルネサステクノロジ 半導体装置
EP0926744B8 (de) * 1997-12-15 2008-05-21 Philips Lumileds Lighting Company, LLC. Licht-emittierende Vorrichtung
EP1398839B1 (de) * 2001-04-23 2012-03-28 Panasonic Corporation Lichtemittierende einrichtung mit einem leuchtdioden-chip
JP4232585B2 (ja) * 2003-09-17 2009-03-04 豊田合成株式会社 発光装置
US7018859B2 (en) * 2004-06-28 2006-03-28 Epistar Corporation Method of fabricating AlGaInP light-emitting diode and structure thereof
JP2010526427A (ja) 2007-04-26 2010-07-29 セラムテック アクチエンゲゼルシャフト 構成素子又は回路のためのクーリングボックス
CN101681962B (zh) * 2007-05-17 2013-02-20 昭和电工株式会社 半导体发光装置
DE102009002519A1 (de) * 2009-04-21 2010-10-28 Robert Bosch Gmbh Gekapselte Schaltungsvorrichtung für Substrate mit Absorptionsschicht sowie Verfahren zu Herstellung derselben
NZ586369A (en) * 2010-06-07 2011-07-29 Pannirselvam A L Velu Light emitting diode lamp mounted on metallic base with associated circuit embedded in base
TW201242122A (en) * 2011-04-15 2012-10-16 Chi Mei Lighting Tech Corp Light-emitting diode device
JP2013123014A (ja) * 2011-12-12 2013-06-20 Toyota Industries Corp 半導体装置
TW201338219A (zh) * 2012-03-12 2013-09-16 Lextar Electronics Corp 發光二極體元件
WO2013172079A1 (ja) * 2012-05-15 2013-11-21 三菱電機株式会社 半導体装置及びその製造方法
US9412702B2 (en) * 2013-03-14 2016-08-09 Intel Corporation Laser die backside film removal for integrated circuit (IC) packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5980265A (en) * 1994-06-03 1999-11-09 Advanced Technology Materials, Inc. Low resistance, stable ohmic contacts to silicon carbide, and method of making the same
US20060079086A1 (en) * 2004-10-12 2006-04-13 Credence Systems Corporation Apparatus and method of forming silicide in a localized manner
US20070161217A1 (en) 2005-11-25 2007-07-12 Dario Salinas Process for manufacturing a large-scale integration MOS device and corresponding MOS device
US20150041831A1 (en) * 2006-10-25 2015-02-12 Infineon Technologies Austria Ag PRODUCTION OF AN INTEGRATED CIRCUIT INCLUDING ELECTRICAL CONTACT ON SiC
JP2011096905A (ja) * 2009-10-30 2011-05-12 Denso Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
US20160336226A1 (en) 2016-11-17
DE102015107489A1 (de) 2016-11-17
US10573533B2 (en) 2020-02-25
US20190013210A1 (en) 2019-01-10

Similar Documents

Publication Publication Date Title
EP1911104B1 (de) Verfahren zur herstellung von halbleiterbauelementen und dünnfilm-halbleiterbauelement
DE102006050360B4 (de) Verfahren zum Erzeugen eines elektrischen Kontakts auf SiC
EP1774599B1 (de) Verfahren zur herstellung von halbleiterchips in dünnfilmtechnik und halbleiterchip in dünnfilmtechnik
DE102006019118B4 (de) Bauelement mit optischer Markierung und Verfahren zur Herstellung
DE202016000166U1 (de) Dreidimensionale integrierte Schaltung
DE102011004408A1 (de) Halbleitervorrichtungsherstellungsverfahren
WO2015071109A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE112012002654T5 (de) Integration sekundärer Bauelemente in kernlose mikroelektronische Bauelement-Packages
DE102015102272A1 (de) Halbleitervorrichtung mit einem dielektrischen Material
WO2007124737A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102013013514A1 (de) Thermische laserausheil- bzw. -annealingverfahren ohne schmelzen für dünne wafer
EP1794816B1 (de) Verfahren zur Herstellung eines Dünnfilmhalbleiterchips
DE102009018112B3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes, insbesondere einer Solarzelle, mit einer lokal geöffneten Dielektrikumschicht sowie entsprechendes Halbleiterbauelement
DE112018005967T5 (de) Verfahren und anordnung für ohmschen kontakt in verdünnten siliciumcarbidvorrichtungen
DE112016005779T5 (de) Metallhaltige Thermo- und Diffusionssperrschicht für die folienbasierte Metallisierung von Solarzellen
DE102015100671B4 (de) Bauelement mit einem Halbleiterchip, der eine Dicing-Kante und eine Schutzstruktur umfasst
DE102019100130A1 (de) Ein halbleiterbauelement und ein verfahren zum bilden eines halbleiterbauelements
WO2015110460A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterbauelementen und optoelektronisches halbleiterbauelement
DE102017112223A1 (de) Halbleiterlaser-Bauteil und Verfahren zur Herstellung eines Halbleiterlaser-Bauteils
DE102013106309A1 (de) Vorrichtungskontakt, Gehäuse einer elektrischen Vorrichtung und Verfahren zur Herstellung eines Gehäuses einer elektrischen Vorrichtung
DE112016007369B4 (de) Halbleitervorrichtung
DE112016000371B4 (de) Verfahren zur Herstellung einer Mehrzahl von Halbleiterchips und Halbleiterchip
DE102015107489B4 (de) Verfahren zur Reduzierung des Schichtwiderstands in einer elektronischen Vorrichtung
WO2015185549A1 (de) Optoelektronisches bauelement
DE10056869B4 (de) Halbleiterbauteil mit einer strahlungsabsorbierenden leitenden Schutzschicht und Verfahren zur Herstellung derselben

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative