DE102015102715B4

DE102015102715B4 - Leistungswandlung mit Verzögerungskompensation

Info

Publication number: DE102015102715B4
Application number: DE102015102715.1A
Authority: DE
Inventors: Jens Barrenscheen; Marc Fahlenkamp; Torsten Hinz; Martin Krüger
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2014-02-26
Filing date: 2015-02-25
Publication date: 2023-12-14
Anticipated expiration: 2035-02-26
Also published as: DE102015102715A1; US20150244275A1; CN104868722B; CN104868722A; US9647562B2

Abstract

Verfahren, das aufweist:Ansteuern eines elektronischen Schalters (31) in einem getakteten Leistungswandler in aufeinanderfolgenden Ansteuerzyklen, wobei das Ansteuern des elektronischen Schalters (31) in jedem der Ansteuerzyklen das Einschalten des elektronischen Schalters (31) für eine Ein-Periode und das nachfolgende Ausschalten des elektronischen Schalters (31) für eine Aus-Periode aufweist;Einrichten der Ein-Periode basierend auf einem Vergleich eines Einschaltzeitsignals (ON_time) mit einer Aus-Schwelle (OFF_th);Berechnen der Aus-Schwelle (OFF_th) basierend auf einem Ausgangssignal (Sout) des getakteten Leistungswandlers und einem Kompensations-Offset (ΔOFF_th); undBerechnen des Kompensations-Offset (ΔOFF_th) in einem Ansteuerzyklus basierend auf einer geschätzten Verzögerungszeit (ΔT(k+1)), wobei die geschätzte Verzögerungszeit (ΔT(k+1)) basierend auf einer gemessenen Verzögerungszeit (ΔTm(k)) und einer geschätzten Verzögerungszeit (ΔT(k)) eines vorangehenden Ansteuerzyklus berechnet wird.

Description

Diese Beschreibung betrifft allgemein eine Leistungswandlung, und insbesondere eine Leistungswandlung mit einer Verzögerungskompensation.
Leistungsversorgungssysteme sind in vielen elektronischen Anwendungen, von Computern bis zu Kraftfahrzeugen, allgegenwärtig. Allgemein werden Spannungen innerhalb eines Leistungsversorgungssystems erzeugt durch Durchführen einer DC/DC-, DC/AC- und/oder einer AC/DC-Wandlung durch Betreiben eines Schalters, der an eine Spule oder einen Transformator als Last angeschlossen ist. Eine Klasse solcher Systeme umfasst geschaltete Leistungsversorgungen (Switched Mode Power Supplies, SMPS). Ein SMPS ist üblicherweise effizienter als andere Arten von Leistungsversorgungssystemen, da die Leistungswandlung durch ein kontrolliertes Laden und Entladen der Spule oder des Transformators durchgeführt wird und Verlust der Energie durch Leistungsdissipation durch resistive Spannungsabfälle reduziert.
Ein SMPS umfasst üblicherweise wenigstens einen Schalter und eine Spule oder einen Transformator. Einige spezielle Topologien umfassen Tiefsetzsteller, Hochsetzsteller und Sperrwandler, unter anderem. Eine Steuerschaltung wird üblicherweise dazu verwendet, den Schalter zu öffnen und zu schließen, um die Spule zu laden und zu entladen. Bei einigen Anwendungen wird der an die Last gelieferte Strom und/oder die an die Last gelieferte Spannung über eine Rückkopplungsschleife geregelt.
Die US 2012 / 0 306 407 A1 beschreibt ein elektronisches System mit einem getakteten Leistungswandler und einem Controller zur Steuerung des Leistungswandlers. Der Controller ist dazu ausgebildet, einen Strom in dem Leistungswandler zu detektieren, den Strom mit einem Zielstromwert zu vergleichen und einen Schalter in dem Leistungswandler abzuschalten, wenn der Strom den Zielstromwert erreicht. Aufgrund unvermeidlicher Laufzeitverzögerungen ist der tatsächliche Strom beim Abschalten allerdings höher als der Zielstromwert. Um solche Verzögerungen zu kompensieren, ist der Controller dazu ausgebildet den Zielstromwert unter Verwendung eines Kompensationsfaktors zu korrigieren.
Die US 2011 / 0 074 352 A1 beschreibt einen Sperrwandler, der dazu ausgebildet ist, über ein Ladekabel eine Batterie zu laden. Um einen Spannungsabfall über dem Ladekabel zu kompensieren und der Batterie eine vorgegebene Ladespannung zur Verfügung zu stellen, wird ein Sollwert für eine Ausgangsspannung des Sperrwandlers um einen Korrekturwert angehoben.
Ein Ausführungsbeispiel betrifft ein Verfahren. Das Verfahren umfasst das Ansteuern eines elektronischen Schalters in einem getakteten Leistungswandler in aufeinanderfolgenden Ansteuerzyklen, wobei das Ansteuern des Schalter in jedem der Ansteuerzyklen das Einschalten des elektronischen Schalters für eine Ein-Periode und das nachfolgende Ausschalten des elektronischen Schalters für eine Aus-Periode umfasst. Das Verfahren umfasst außerdem das Erzeugen der Ein-Periode basierend auf einem Vergleich eines Einschaltzeitsignals mit einer Aus-Schwelle, das Berechnen der Aus-Schwelle basierend auf einem Ausgangssignal des getakteten Leistungswandlers und einem Kompensations-Offset und das Berechnen des Kompensations-Offsets in einem Ansteuerzyklus basierend auf einer geschätzten Verzögerungszeit, wobei die geschätzte Verzögerungszeit basierend auf einer gemessenen Verzögerungszeit und einer geschätzten Verzögerungszeit eines Vorangehenden Ansteuerzyklus basiert.
Beispiele werden nachfolgend anhand von Zeichnungen erläutert. Die Zeichnungen dienen zum Veranschaulichen bestimmter Prinzipien, so dass nur solche Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.

1 veranschaulicht ein Ausführungsbeispiel eines getakteten Leistungswandlers;
2 zeigt ein Ausführungsbeispiel des elektronischen Schalters in dem getakteten Leistungswandler;
3 zeigt Zeitverläufe, die eine Betriebsart des getakteten Leistungswandlers veranschaulichen;
4 veranschaulicht schematisch ein Ausführungsbeispiel eines Controllers des getakteten Leistungswandlers;
5 zeigt Zeitverläufe, die eine Betriebsart des Controllers veranschaulichen;
6 veranschaulicht ein Ausführungsbeispiel zum Berechnen einer verzögerungskompensierten Aus-Schwelle in dem Controller;
7 veranschaulicht ein Ausführungsbeispiel der Verzögerungskompensation weiter im Detail;
8 veranschaulicht eine Modifikation der in 7 dargestellten Verzögerungskompensation;
9 zeigt ein Ausführungsbeispiel eines getakteten Leistungswandlers mit einer Sperrwandlertopologie;
10 zeigt ein Ausführungsbeispiel einer Gleichrichterschaltung in dem in 9 gezeigten getakteten Leistungswandler;
11 zeigt ein Ausführungsbeispiel einer Rückkopplungsschaltung in dem in 9 gezeigten getakteten Leistungswandler;
12 zeigt Zeitverläufe, die eine Betriebsart des in 9 gezeigten getakteten Leistungswandlers veranschaulichen;
13 zeigt ein Ausführungsbeispiel eines Aus-Detektors in dem Controller;
14 veranschaulicht eine weitere Modifikation der in 7 dargestellten Verzögerungskompensation; und
15 zeigt ein Ausführungsbeispiel eines getakteten Leistungswandlers, der mit einer Hochsetzstellertopologie realisiert ist.

In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung bestimmte Ausführungsbeispiele, wie die Erfindung eingesetzt werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
1 zeigt ein Ausführungsbeispiel eines getakteten Leistungswandlers. Der in 1 gezeigte getaktete Leistungswandler umfasst einen Eingang 11, 12 zum Erhalten einer Eingangsspannung Vin und eines Eingangsstroms Iin und einen Ausgang 13, 14 zum Bereitstellen einer Ausgangsspannung Vout und eines Ausgangsstroms Iout an eine Last Z (in 1 in gestrichelten Linien dargestellt), die an den Ausgang 13, 14 angeschlossen werden kann. Der Eingang kann einen ersten Eingangsknoten 11 und einen zweiten Eingangsknoten 12 umfassen, und der Ausgang kann einen ersten Ausgangsknoten 13 und einen zweiten Ausgangsknoten 14 umfassen. Gemäß einem Ausführungsbeispiel ist der getaktete Leistungswandler dazu ausgebildet, ein Ausgangssignal derart zu erzeugen, dass das Ausgangssignal einen im Wesentlichen konstanten Signalpegel aufweist, der weitgehend unabhängig ist von einem Leistungsverbrauch der Last Z. Das „Ausgangssignal“ kann die Ausgangsspannung Vout, der Ausgangsstrom Iout oder die Ausgangsleistung Pout sein. Das heißt, der getaktete Leistungswandler kann dazu ausgebildet sein, die Ausgangsspannung Vout oder den Ausgangsstrom Iout zu regeln. Nachfolgend wird das Ausgangssignal als Sout bezeichnet.
Der getaktete Leistungswandler ist dazu ausgebildet, das Ausgangssignal durch geeignetes Ansteuern eines elektronischen Schalters 31 zu regeln, der in Reihe zu einer Spule 21 geschaltet ist. Die Spule 21 ist Teil eines Netzwerks, das außer der Spule 21 und den elektronischen Schalter 31 eine Gleichrichterschaltung mit wenigstens einem Gleichrichterelement und einem Kondensator umfassen kann. Dieses Netzwerk kann eine Sperrwandlertopologie, eine Tiefsetzstellertopologie, eine Hochsetzstellertopologie oder ähnliches aufweisen. Einige illustrierende Ausführungsbeispiele des Netzwerks 1 sind nachfolgend anhand von Zeichnungen erläutert.
Bezugnehmend auf 1 umfasst der getaktete Leistungswandler einen Controller (der auch als Ansteuerschaltung bezeichnet werden kann), der dazu ausgebildet ist, den elektronischen Schalter 31 anzusteuern. Insbesondere erzeugt der Controller 10 ein Ansteuersignal GD, das an einem Steuerknoten des elektronischen Schalters 31 erhalten wird und den elektronischen Schalter 31 ein- oder ausschaltet. Der Controller kann dazu ausgebildet sein, den elektronischen Schalter 31 pulsweitenmoduliert (PWM) anzusteuern. In diesem Fall ist das Ansteuersignal GD ein PWM-Signal.
Der Controller 10 ist dazu ausgebildet, den elektronischen Schalter 31 basierend auf dem Ausgangssignal Sout (beispielsweise der Ausgangsspannung Vout oder dem Ausgangsstrom Iout) anzusteuern. Hierzu erhält der Controller 10 ein Rückkopplungssignal FB, das auf dem Ausgangssignal basiert, von einer Rückkopplungsschaltung 42. Die Rückkopplungsschaltung 42 kann einen Regler aufweisen, der das Ausgangssignal Sout erhält und der entweder eine Referenzspannung S_REF (wie dargestellt) erhält oder intern das Referenzsignal S_REF erzeugt. Der Regler vergleicht das Ausgangssignal mit dem Referenzsignal S_REF und erzeugt das Rückkopplungssignal FB basierend auf diesem Vergleich. Das Referenzsignal S_REF repräsentiert den gewünschten Signalpegel (den Sollwert) des Ausgangssignals Sout der Regler 421 kann eines von einem Proportional-(P)-Verhalten, einem Proportional-Integral-(PI)-Verhalten, oder ähnliches aufweisen.
Die Rückkopplungsschaltung 42 kann außerdem eine Übertragerschaltung aufweisen, die geeignet ist, das Rückkopplungssignal FB über eine Potenzialbarriere zu übertragen. Eine solche Übertragerschaltung kann verwendet werden, wenn das Netzwerk 1 eine Potenzialbarriere aufweist, die den Eingang 11, 12 und den Ausgang 13, 14 des getakteten Leistungswandlers galvanisch trennt. Die Übertragerschaltung kann einen Optokoppler oder eine beliebige andere Art von Schaltung aufweisen, die geeignet ist, ein Signal über eine Potenzialbarriere zu übertragen. Gemäß einem weiteren Ausführungsbeispiel umfasst der Übertrager einen Transformator.
Der elektronische Schalter 31 kann ein herkömmlicher elektronischer Schalter sein. Gemäß einem in 2 dargestellten Ausführungsbeispiel ist der elektronische Schalter 31 ein MOSFET (Metal-Oxide Field-Effect Transistor). Dieser MOSFET umfasst eine Laststrecke zwischen einem Drainknoten und einem Sourceknoten und einen Gateknoten als Steuerknoten. Wenn ein MOSFET, wie er in 2 gezeigt ist, in dem in 1 gezeigten getakteten Leistungswandler als elektronischer Schalter 31 verwendet wird, erhält der Gateknoten das Ansteuersignal GD und die Laststrecke Drain-Source-Strecke in Reihe zu der Spule 21 geschaltet. Allerdings ist der elektronische Schalter 31 nicht darauf beschränkt, als MOSFET realisiert zu werden. Eine beliebige andere Art von Transistor, wie beispielsweise ein IGBT (Insulated Gate Bipolar Transistor), ein BJT (Bipolar Junction Transistor, bipolarer Sperrschicht-Transistor), ein JFET (Junction Field-Effect Transistor, Sperrschicht-Feldeffekt-Transistor) oder sogar Kombinationen von verschiedenen Transistoren, wie beispielsweise eine Kaskodeschaltung mit einem JFET und einem MOSFET, kann ebenso verwendet werden.
Eine Betriebsart des getakteten Leistungswandlers wird anhand von 3 erläutert. 3 zeigt während eines Ansteuerzyklus des getakteten Leistungswandlers Zeitverläufe des Ansteuersignals GD und eines Spulenstroms I_L. Der Spulenstrom I_L ist ein Strom durch die Spule 21. Gemäß einem Ausführungsbeispiel entspricht der Spulenstrom I_L dem Eingangsstrom Iin.
Der Controller 10 ist dazu ausgebildet, den elektronischen Schalter 31 in aufeinanderfolgenden Ansteuerzyklen anzusteuern. Bezugnehmend auf 3 umfasst jeder Ansteuerzyklus eine Ein-Periode, in der der elektronische Schalter 31 eingeschaltet ist (im Ein-Zustand ist), und eine nachfolgende Aus-Periode, in der der elektronische Schalter 31 ausgeschaltet ist (in einem Aus-Zustand ist). Eine Gesamtdauer Tp eines Ansteuerzyklus ist gegeben durch eine Dauer Ton der Ein-Periode plus eine Dauer Toff der Aus-Periode. Die Dauer Ton der Ein-Periode wird nachfolgend als Ein-Zeit bezeichnet und die Dauer Toff der Aus-Periode wird nachfolgend als Aus-Zeit bezeichnet. Die Gesamtdauer Tp ist abhängig von einer Schaltfrequenz fsw, welches die Frequenz ist, bei welcher das Ansteuersignal GD den elektronischen Schalter ein- und ausschaltet, wobei Tp = 1/fsw. Gemäß einem Ausführungsbeispiel ist die Schaltfrequenz zwischen 20 kHz und 100 kHz. In diesem Fall reicht die Dauer Tp eines Ansteuerzyklus von 10 Mikrosekunden (µs) (= 1/100 kHz) bis hin zu 50 Mikrosekunden (= 1/20 kHz).
Bezugnehmend auf 3 nimmt der Spulenstrom I_L während der Ein-Zeit Ton zu und nimmt während der Aus-Zeit Toff ab. Die Steigung des Anstiegs kann abhängig sein von der Eingangsspannung Vin. Dies ist weiter unten anhand von Ausführungsbeispielen erläutert.
Die Ein-Zeit Ton und die Aus-Zeit Toff des elektronischen Schalters 31 sind bestimmt durch das Ansteuersignal GD. Um den elektronischen Schalter 31 einzuschalten, nimmt das Ansteuersignal GD einen Ein-Pegel an, und um den elektronischen Schalter 31 auszuschalten, nimmt das Ansteuersignal GD einen Aus-Pegel an. Lediglich zum Zweck der Veranschaulichung wird angenommen, dass der Ein-Pegel einem hohen Signalpegel entspricht und dass der Aus-Pegel einem niedrigen Signalpegel des Ansteuersignals entspricht. In 3 bezeichnet Ton_GD eine Zeitdauer, in der das Ansteuersignal GD den Ein-Pegel aufweist. Ein Signalpuls des Ansteuersignals GD, der den Ein-Pegel aufweist, wird nachfolgend als Ein-Puls bezeichnet. Aufgrund unvermeidlicher Verzögerungen in dem Controller 10 und dem elektronischen Schalter 31 schaltet der elektronische Schalter 31 nicht sofort aus, wenn der Signalpegel des Ansteuersignals GD vom Ein-Pegel auf den Aus-Pegel wechselt. Das heißt, der elektronische Schalter 31 verbleibt im Ein-Zustand für eine bestimmte Zeitdauer (Verzögerungszeit) Tdel, nachdem der Signalpegel des Ansteuersignals GD vom Ein-Pegel auf den Aus-Pegel gewechselt hat.
In 3 ist nur eine Verzögerungszeit zwischen dem Ende des Ein-Pulses des Ansteuersignals GD und dem Ende der Ein-Zeit Ton gezeigt. Dennoch kann eine Verzögerung auch am Beginn des Ein-Pulses auftreten. Das heißt, es kann eine Verzögerungszeit zwischen dem Beginn des Ein-Pulses und dem Zeitpunkt, zu dem der elektronische Schalter 31 einschaltet, vorhanden sein. Allerdings ist diese Verzögerungszeit zu Beginn des Ein-Pulses weniger kritisch im Hinblick auf das Regeln des Ausgangssignals Sout. Daher liegt im Folgenden der Fokus auf der Verzögerungszeit Tdel am Ende des Ein-Pulses.
In 3 ist das Ende der Ein-Zeit Ton der Zeitpunkt zu dem der Spulenstrom I_L aufhört, anzusteigen, was dann der Fall ist, wenn der elektronische Schalter 31 (vollständig) ausschaltet. Das Verhalten des Spulenstroms I_L nach dem Ausschalten des elektronischen Schalters 31 (das heißt während der Aus-Zeit Toff) ist abhängig von der speziellen Topologie des Netzwerks 1. Zwei mögliche Verhalten des Spulenstroms I_L sind in gepunkteten Linien in 3 gezeigt. Gemäß eines dieser Verhalten nimmt der Spulenstrom I_L am Ende der Ein-Zeit rasch ab. Dies ist beispielsweise die Situation, die in einem Sperrwandler auftritt, was nachfolgend im Detail anhand von 9 erläutert wird. In einem Sperrwandler ist die Spule 31 die Primärwicklung des Transformators, wobei die in der Primärwicklung während der Ein-Periode Ton gespeicherte Energie während der Aus-Periode Toff an die Sekundärwicklung übertragen wird, so dass während der Aus-Periode Toff ein Strom durch die Sekundärwicklung fließt.
Gemäß eines weiteren dieser in 3 in gepunkteten Linien dargestellten Verhalten nimmt der Spulenstrom I_L während der Aus-Periode Toff allmählich ab. Dies ist beispielsweise die Situation, die in einem Hochsetzsteller auftritt, was nachfolgend im Detail anhand von 15 erläutert wird.
Das Ausgangssignal Sout des getakteten Leistungswandlers kann durch Regeln der durchschnittlichen Eingangsleistung des getakteten Leistungswandlers in den einzelnen Ansteuerzyklen geregelt werden. Die durchschnittliche Eingangsleistung P_AVG in einem Ansteuerzyklus ist gegeben durch: $P_{A V G} = \frac{V i n}{T} \cdot \int_{T p} I i n d t,$
wobei P_AVG die durchschnittliche Eingangsleistung in einem Ansteuerzyklus, Tp die Dauer des Ansteuerzyklus, Vin die Eingangsspannung und Iin der Eingangsstrom ist. Die Gleichung (1) basiert auf der Annahme, dass die Eingangsspannung Vin im Vergleich zu der Dauer Tp sich langsam ändert, so dass die Eingangsspannung Vin während eines Ansteuerzyklus als konstant angesehen werden kann.
Bei dem in 3 gezeigten Ausführungsbeispiel beginnt ein neuer Ansteuerzyklus, nachdem der Spulenstrom I_L auf null abgesunken ist. Bei diesem Ausführungsbeispiel kann die durchschnittliche Eingangsleistung P_AVG in einem Ansteuerzyklus variiert werden entweder durch Variieren der Ein-Zeit Ton oder durch Variieren der Aus-Zeit Toff.
Gemäß einem Ausführungsbeispiel steuert der Controller 10 die Ein-Zeit Ton basierend auf dem Rückkopplungssignal FB. Bei diesem Ausführungsbeispiel erzeugt der Controller 10 eine Aus-Schwelle basierend auf dem Rückkopplungssignal FB, vergleicht die Aus-Schwelle mit einem Einschaltzeitsignal, welches die Zeit repräsentiert, die vergangen ist, seit der elektronische Schalter 31 eingeschaltet wurde, und schaltet den elektronischen Schalter aus, wenn das Signal die Aus-Schwelle erreicht. Das Einschaltzeitsignal kann durch einen Zähler oder einen Sägezahnsignalgenerator erzeugt werden, der zu Beginn der Ein-Zeit zurückgesetzt wird; oder das Einschaltzeitsignal kann ein Signal sein, dass den Spulenstrom I_L repräsentiert. Dies ist nachfolgend weiter im Detail erläutert.
Verschiedene Kriterien können verwendet werden, um den Beginn der Ein-Periode bzw. der Ein-Zeit Ton festzulegen. Gemäß einem Ausführungsbeispiel betreibt der Controller 10 den getakteten Leistungswandler in einem diskontinuierlichen Strombetrieb (DCM, Discontinuous Current Mode). In diesem Fall wird der elektronische Schalter 31 periodisch eingeschaltet, wobei die Schaltfrequenz so gewählt ist, dass der Spulenstrom I_L in jedem Ansteuerzyklus während der Aus-Zeit null erreicht. Gemäß einem weiteren Ausführungsbeispiel betreibt der Controller 10 den getakteten Leistungswandler in einem quasiresonanten (QR) Betrieb. Bei dieser Betriebsart wird der Beginn eines neuen Ansteuerzyklus basierend auf einem Zeitpunkt gewählt, zu dem der Spulenstrom I_L auf null abgesunken ist bzw. die Spule 21 vollständig entmagnetisiert wurde.
Gemäß einem Ausführungsbeispiel ist der getaktete Leistungswandler dazu ausgebildet, das Ausgangssignal Sout aus einer Eingangsspannung Vin mit einem variierenden Spannungspegel zu erzeugen. Die Eingangsspannung Vin kann beispielsweise zwischen 70 V und 380 V variieren.
4 veranschaulicht schematisch ein Ausführungsbeispiel eines Controllers 10, der das Ansteuersignal GD basierend auf dem Rückkopplungssignal FB erzeugt. Der Controller 10 umfasst einen Aus-Detektor 6, der dazu ausgebildet ist, den Zeitpunkt zu detektieren, zu dem der elektronische Schalter 31 ausschaltet. Diese Detektion kann auf dem Spulenstrom I_L (der zum Zeitpunkt des Ausschaltens aufhört anzusteigen), einer Spannung V21 über der Spule 21 (die zum Zeitpunkt des Ausschaltens ihre Polarität ändert), einer Spannung über dem elektronischen Schalter oder einem beliebigen anderen Operationsparameter des getakteten Leistungswandlers basieren, der geeignet ist, den Zeitpunkt anzuzeigen, zu dem der elektronische Schalter 31 ausschaltet. Der Aus-Detektor ist dazu ausgebildet, ein Detektorsignal OFF_DET zu erzeugen, das den Zeitpunkt anzeigt, zu dem der elektronische Schalter 31 ausschaltet. Der Aus-Detektor kann dazu ausgebildet sein, das Detektorsignal OFF_DET derart zu erzeugen, dass das Detektorsignal OFF_DET eine vordefinierte Flanke (beispielsweise eine fallende Flanke oder eine steigende Flanke) zu dem Zeitpunkt aufweist, zu dem der elektronische Schalter 31 ausschaltet. Eine Steuereinheit 5 des Controllers 10 erhält das Rückkopplungssignal FB und das Detektorsignal OFF_DET und ist dazu ausgebildet, den elektronischen Schalter 31 basierend auf diesen Signalen anzusteuern.
Bezugnehmend auf 4 umfasst die Steuereinheit 5 eine Verarbeitungseinheit 50. Gemäß einem Ausführungsbeispiel ist die Verarbeitungseinheit 50 eine digitale Verarbeitungseinheit, wie beispielsweise ein Mikrocontroller. Die Verarbeitungseinheit 50 erhält das Rückkopplungssignal FB. Wenn die Verarbeitungseinheit 50 eine digitale Verarbeitungseinheit ist, kann ein optionaler Analog-zu-Digital-Wandler (ADC) 54 das Rückkopplungssignal FB erhalten und eine digitale Darstellung des Rückkopplungssignals FB an die Verarbeitungseinheit 50 liefern. Die Steuereinheit 5 umfasst außerdem ein Flipflop 51, das das Ansteuersignal GD basierend auf einem Ein-Signal Son und einem Aus-Signal Soff erzeugt. Das Ausgangssignal des Flipflops 51 ist ein Logiksignal, das einen von einem Ein-Pegel und einem Aus-Pegel annimmt. Der Ein-Pegel schaltet den elektronischen Schalter 31 ein und der Aus-Pegel schaltet den elektronischen Schalter 31 aus. Optional ist ein Treiber 52 zwischen dem Ausgang des Flipflops 51 und dem elektronischen Schalter geschaltet. Der Treiber 52 ist dazu ausgebildet, einen Signalpegel des Ausgangssignals des Flipflops 51 an einen Signalpegel anzupassen, der geeignet ist, den elektronischen Schalter 31 anzusteuern. Bei dem in 4 gezeigten Ausführungsbeispiel ist das Flipflop 51 als RS-Flipflop realisiert. Dies ist jedoch nur ein Beispiel. Eine beliebige andere Art von Flipflop oder eine beliebige andere Art von Bauelement, das zwei unterschiedliche Zustände annehmen kann, kann ebenso verwendet werden.
Das Ein-Signal Son wird entweder durch die Verarbeitungseinheit 50 oder durch eine optional Ein-Schaltung 7 bereitgestellt, die durch die Verarbeitungseinheit 50 gesteuert werden kann. Die Steuereinheit 5 umfasst außerdem eine Aus-Schaltung 8, die das Aus-Signal Soff erzeugt, wobei das Aus-Signal dazu ausgebildet ist, den elektronischen Schalter 31 über das Flipflop 51 auszuschalten. Die Verarbeitungseinheit 50 oder die Ein-Schaltung 7 ist dazu ausgebildet, das Flipflop 51 zu setzen (um den elektronischen Schalter 31 einzuschalten) durch Erzeugen eines vordefinierten Signalpegels oder einer vordefinierten Flanke des Ein-Signals Son. Entsprechend ist die Aus-Schaltung 8 dazu ausgebildet, das Flipflop 51 zurückzusetzen (um den elektronischen Schalter 31 auszuschalten) durch Erzeugen eines vordefinierten Signalpegels oder einer vordefinierten Flanke des Aus-Signals Soff.
Die Aus-Schaltung 8 erhält eine Aus-Schwelle OFF_th von der Verarbeitungseinheit und ein Einschaltzeitsignal ON_time. Das Einschaltzeitsignal ON_time repräsentiert in jeder Ein-Zeit Ton die Zeit, die vergangen ist, seit der elektronische Schalter 31 eingeschaltet wurde. Gemäß einem Ausführungsbeispiel betreibt der Controller 10 den getakteten Leistungswandler in einem spannungsgeregelten Betrieb (engl.: voltage controlled mode). In dieser Betriebsart ist das Einschaltzeitsignal ON_time nur abhängig von der Zeit, die vergangen ist, seit der elektronische Schalter 31 eingeschaltet wurde. Bei diesem Ausführungsbeispiel kann das Einschaltzeitsignal ON_time beispielsweise intern in dem Controller 10 unter Verwendung eines Zählers erzeugt werden.
Gemäß einem weiteren Ausführungsbeispiel betreibt der Controller 10 den getakteten Leistungswandler in einem stromgeregelten Betrieb (engl.: current controlled mode). Bei dieser Betriebsart basiert das Einschaltzeitsignal auf dem Strom I_L durch die Spule 21. Es kann angenommen werden, dass dieser Strom über die Ein-Zeit Ton im Wesentlichen linear ansteigt.
Die Aus-Schaltung 8 umfasst einen Komparator 81, der das Einschaltzeitsignal ON_time und die Aus-Schwelle OFF_th erhält und der einen Aus-Pegel des Aus-Signals Soff erzeugt, wenn das Einschaltzeitsignal ON_time die Aus-Schwelle OFF_th erreicht.
Eine Betriebsart des in 4 gezeigten Controllers 10 ist nachfolgend anhand von 5 erläutert. 5 zeigt Zeitdiagramme des Spulenstroms I_L, des Einschaltzeitsignals ON_time, der Aus-Schwelle OFF_th und des Ansteuersignals GD in einem Ansteuerzyklus, um die verschiedenen Zeitverzögerungen zu erläutern, die in dem Controller 10 und in dem elektronischen Schalter 31 auftreten können. In 5 bezeichnet t1 den Zeitpunkt, zu dem das Einschaltzeitsignal ON_time die Aus-Schwelle OFF_th während der Ein-Zeit Ton erreicht. Allerdings schaltet der elektronische Schalter 31 aufgrund verschiedener Zeitverzögerungen nicht zum ersten Zeitpunkt t1 aus. Eine erste Verzögerungszeit Tint, die nachfolgend als interne Verzögerungszeit bezeichnet wird, umfasst eine Komparatorverzögerung. Die Komparatorverzögerung repräsentiert eine Zeitverzögerung in dem Komparator 82 zwischen dem Zeitpunkt, zu dem das Einschaltzeitsignal ON_time die Aus-Schwelle erreicht, und den Zeitpunkt, zu dem ein Ausgangssignal des Komparators 82 wiedergibt, dass das Einschaltzeitsignals ON_time die Aus-Schwelle erreicht hat. Die Aus-Schaltung 8 erzeugt das Aus-Signal basierend auf diesem Komparatorausgangssignal. Der Komparator 81 kann zusätzliche Schaltungselemente enthalten, die zusätzliche Verzögerungszeiten bewirken, die in der internen Verzögerungszeit Tint enthalten sind. Nach der internen Verzögerungszeit Tint nimmt das Ansteuersignal GD zum Zeitpunkt t2 den Aus-Pegel an.
In 5 bezeichnet Text eine externe Zeitverzögerung, die durch den optionalen Treiber 52 und den Schalter 31 verursacht wird. In dem vorliegenden Ausführungsbeispiel entspricht Text der Verzögerungszeit Tdel, die zuvor anhand von 3 erläutert wurde. Die externe Verzögerungszeit Text umfasst wenigstens die sogenannte Schaltverzögerung des elektronischen Schalters 31. Die „Schaltverzögerung“ ist die Verzögerung zwischen dem Zeitpunkt, zu dem ein an den Steueranschluss (Gateanschluss) des elektronischen Schalters 31 angelegtes Ansteuersignal den Signalpegel ändert, und dem Zeitpunkt, zu dem der elektronische Schalter den Schaltzustand basierend auf dem Ansteuersignal GD ändert. Beispielsweise in einem MOSFET, wie er in 4 gezeigt ist, wird die Schaltverzögerung verursacht durch Laden oder Entladen interner Kapazitäten, wie beispielsweise der Gate-Source-Kapazität und der Ausgangskapazität (die üblicherweise als Coss bezeichnet wird). In 5 bezeichnet t3 den Zeitpunkt, zu dem der elektronische Schalter 31 vollständig ausschaltet. Aufgrund von Verzögerungen in der Aus-Detektorschaltung 6 gibt es eine Verzögerungszeit Tdet zwischen dem Zeitpunkt, zu dem der elektronische Schalter 31 ausschaltet, und dem Zeitpunkt, zu dem das Aus-Detektor-Signal OFF_DET das Ausschalten des elektronischen Schalters 31 wiedergibt. Damit „berichtet“ das Detektorsignal OFF_DET zum Zeitpunkt t4 dieses Schalten an die Verarbeitungsschaltung 50. Text kann sich mit der Betriebsbedingung (Arbeitspunkt) des elektronischen Schalters 31 ändern, wobei die Betriebsbedingung des elektronischen Schalters abhängig ist von dem Betriebsparametern des getakteten Leistungswandlers, wie beispielsweise dem Spannungspegel der Eingangsspannung Vin, dem Strompegel des Spulenstroms I_L, der Temperatur des getakteten Leistungswandlers oder einem Signalpegel (Spannungspegel) des Ansteuersignals (Ansteuerspannung, Gatespannung) GD.
In 5 bezeichnet ΔT die Verzögerungszeit zwischen dem Zeitpunkt 11, zu dem das Einschaltzeitsignal ON_time die Aus-Schwelle OFF_th erreicht, und dem Zeitpunkt, zu dem der elektronische Schalter 31 ausschaltet. Während dieser Verzögerungszeit steigt der Spulenstrom I_L weiter an, so dass der getaktete Leistungswandler weiter Eingangsleistung von dem Eingang 11, 12 erhält. Um in der Lage zu sein, die Eingangsleistung basierend auf dem Rückkopplungssignal so exakt wie möglich zu steuern, ist es wünschenswert, die Zeitverzögerung ΔT in der Berechnung der Aus-Schwelle zu berücksichtigen. Das heißt, es ist wünschenswert, die Zeitverzögerung ΔT zu kompensieren.
6 veranschaulicht schematisch ein Ausführungsbeispiel, wie die Verarbeitungseinheit 50 die Zeitverzögerung ΔT bei der Erzeugung der Aus-Schwelle OFF_th kompensieren kann. Bezugnehmend auf 6 erzeugt die Verarbeitungseinheit 50 eine erste Aus-Schwelle OFF_FB basierend auf dem Rückkopplungssignal FB. Das Rückkopplungssignal FB kann sich ändern, wenn sich der Leistungsverbrauch der Last Z (vergleiche 1) ändert, so dass der Controller 10 in der Lage ist, die Eingangsleistung des getakteten Leistungswandlers derart anzupassen, dass das Ausgangssignal Sout im Wesentlichen konstant ist. Gemäß einem Ausführungsbeispiel entspricht die Aus-Schwelle OFF_FB dem Rückkopplungssignal FB. Gemäß einem weiteren Ausführungsbeispiel berechnet die Verarbeitungseinheit 50 die erste Aus-Schwelle OFF_FB basierend auf dem Rückkopplungssignal FB gemäß einem vordefinierten Berechnungsverfahren. Gemäß noch einem weiteren Ausführungsbeispiel umfasst die Verarbeitungseinheit 50 eine Nachschlagetabelle, in der Signalpegel der ersten Aus-Schwelle OFF_FB Signalpegeln des Rückkopplungssignals FB zugeordnet sind. Basierend auf dieser Nachschlagetabelle und basierend auf dem Signalpegel des Rückkopplungssignals FB kann die Verarbeitungseinheit 50 den Signalpegel der ersten Aus-Schwelle OFF_FB erzeugen. Das Berechnen oder Nachschlagen des Signalpegels der Aus-Schwelle OFF_FB basierend auf dem Rückkopplungssignal FB ist in 6 durch den Funktionsblock 510 repräsentiert. Dieser Funktionsblock kann weggelassen werden, wenn das Rückkopplungssignal FB direkt als erste Aus-Schwelle OFF_FB verwendet wird.
Bezugnehmend auf 6 berechnet die Verarbeitungseinheit außerdem einen Kompensations-Offset ΔOFF_th, der die anhand von 5 erläuterte Zeitverzögerung ΔT zwischen den Zeitpunkten t1 und t3 berücksichtigt. Bezugnehmend auf 5 ist der Zeitpunkt 11, zu dem das Einschaltzeitsignal ON_time die Aus-Schwelle OFF_th erreicht, mit der Aus-Schwelle OFF_th verknüpft, während der Zeitpunkt t3, zu dem der elektronische Schalter 31 schließlich ausschaltet, mit einer höheren Aus-Schwelle verknüpft ist. Der Kompensations-Offset ΔOFF_th repräsentiert die Differenz zwischen der Aus-Schwelle OFF_th, die mit dem Zeitpunkt t1 verknüpft ist, und der höheren Aus-Schwelle, die mit dem Zeitpunkt t3 verknüpft ist. Bezugnehmend auf 6 umfasst die Verzögerungszeitkompensation das Subtrahieren des Kompensations-Offset ΔOFF_th von der ersten Schwelle OFF_FB, die auf dem Rückkopplungssignal basiert, um die Aus-Schwelle OFF_th zu erhalten. Auf diese Weise schaltet der elektronische Schalter 31 zu einem Zeitpunkt (welches der Zeitpunkt t3 in 5 ist) aus, der mit der ersten Schwelle OFF_FB verknüpft ist, die auf dem Rückkopplungssignal FB basiert. Auf diese Weise ist die Ein-Zeit Ton des elektronischen Schalters 31 weitgehend unabhängig von der Verzögerungszeit ΔT.
Bezugnehmend auf 6 berechnet die Verarbeitungseinheit den Kompensations-Offset ΔOFF_th basierend auf dem Aus-Signal Soff und dem Aus-Detektor-Signal OFF_DET. Das Aus-Signal Soff enthält eine Information über den Zeitpunkt t2, bei dem das Ansteuersignal GD den Aus-Pegel annimmt. Das Aus-Detektor-Signal OFF_DET repräsentiert den Zeitpunkt t4, an dem die Verarbeitungseinheit 5 die Information von dem Aus-Detektor 6 erhält, dass der elektronische Schalter 31 ausgeschaltet hat. Das Berechnen des Kompensations-Offset ΔOFF_th basierend auf dem Aus-Signal Soff und dem Aus-Detektor-Signal OFF_DET ist unten anhand von 7 weiter im Detail erläutert.
Um die Verzögerungskompensationsfunktionalität der Verarbeitungseinheit 50 zu veranschaulichen, zeigt 6 drei funktionale Blöcke, nämlich einen ersten funktionalen Block 510, der das Berechnen oder Nachschlagen der ersten Aus-Schwelle OFF_FB repräsentiert, einen zweiten funktionalen Block 520, der das Berechnen des Kompensations-Offset ΔOFF_th repräsentiert, und einen dritten funktionalen Block 530, der das Kombinieren des Kompensations-Offset ΔOFF_th mit der ersten Aus-Schwelle OFF_FB repräsentiert. Gemäß einem Ausführungsbeispiel umfasst dieses Kombinieren das Subtrahieren des Kompensations-Offset ΔOFF_th von der ersten Aus-Schwelle OFF_FB. Es sei erwähnt, dass diese funktionalen Blöcke mehr die Funktionalität als die Realisierung der Verarbeitungseinheit 50 veranschaulichen. Beispielsweise in einer digitalen Verarbeitungseinheit 50, die auf einem Mikroprozessor basiert, können die einzelnen in 6 veranschaulichten funktionalen Blöcke unter Verwendung von Hardware und Software realisiert werden. Das heißt die Hardware des Mikroprozessors kann dazu verwendet werden, die in 6 veranschaulichte Funktionalität zu realisieren, so dass nicht jeder der in 6 gezeigten funktionalen Blöcke unter Verwendung dedizierter Schaltungen realisiert ist.
In 6 bezeichnen k und k+1 Ansteuerzyklen. t2(k) und t4(k) repräsentieren den zweiten Zeitpunkt und den vierten Zeitpunkt in einem Ansteuerzyklus k, und ΔOFF_thk+1 und OFF _th(k+1) und OFF_thk+1 repräsentieren den Kompensations-Offset und die Aus-Schwelle in einem nachfolgenden Ansteuerzyklus k+1. Das heißt, die Aus-Schwelle OFF_th in einem Ansteuerzyklus k+1 basiert auf Zeitmessungen t2(k) und t4(k) in einem vorangehenden Ansteuerzyklus k. Gemäß einem Ausführungsbeispiel berechnet die Verarbeitungseinheit 5 in jedem Ansteuerzyklus die Aus-Schwelle OFF_th für den nächsten Ansteuerzyklus. Gemäß einem weiteren Ausführungsbeispiel wird ein Kompensations-Offset ΔOFF_th basierend auf Zeitmessungen in einem Ansteuerzyklus berechnet und für mehrere aufeinanderfolgende Ansteuerzyklen konstant gehalten, bis ein neuer Kompensations-Offset ΔOFF_th berechnet wird. Gemäß einem Ausführungsbeispiel wird der in einem Ansteuerzyklus berechnete Kompensations-Offset ΔOFF_th für eine Anzahl von Ansteuerzyklen konstant gehalten, die ausgewählt sein kann aus einem Bereich, der von 5 bis 20 reicht und insbesondere aus einem Bereich, der von 10 bis 20 reicht.
Das Rückkopplungssignal FB kann in jedem Ansteuerzyklus neu berechnet werden. In diesem Fall kann sich die Aus-Schwelle OFF_th von Ansteuerzyklus zu Ansteuerzyklus ändern, obwohl der Kompensations-Offset ΔOFF_th konstant gehalten wird, da die erste Schwelle OFF_FB sich über die Ansteuerzyklen ändern kann. Gemäß einem weiteren Ausführungsbeispiel wird auch das Rückkopplungssignal FB für eine Anzahl von aufeinanderfolgenden Ansteuerzyklen, wie beispielsweise 5 bis 20 oder 10 bis 20 Ansteuerzyklen, konstant gehalten. In diesem Fall wird dieselbe Aus-Schwelle OFF_th in einer Anzahl von aufeinanderfolgenden Ansteuerzyklen verwendet.
Ein Ausführungsbeispiel zum Berechnen des Kompensations-Offset ΔOFF_th ist in 7 veranschaulicht. Bezug nehmend auf 7 umfasst das Berechnen des Kompensations-Offset ΔOFF_th(k+1) für einen Ansteuerzyklus k+1 das Schätzen der Zeitverzögerung ΔT(k+1) für diesen Ansteuerzyklus k+1 basierend auf der geschätzten Zeitverzögerung ΔT(k), die in einem vorangehenden Ansteuerzyklus k verwendet wurde, und einer Zeitverzögerung ΔT_m(k), die auf Messungen in dem vorangehenden Ansteuerzyklus k basiert. Diese Zeitverzögerung ΔT_m(k) wird nachfolgend als gemessene Zeitverzögerung ΔT_m(k) bezeichnet. Abhängig von der speziellen Realisierung des getakteten Leistungswandlers kann die geschätzte Zeitverzögerung ΔT(k+1) als Kompensations-Offset ΔOFF _th(k+1) verwendet werden, oder der Kompensations-Offset ΔOFF _th(k+1) wird basierend auf dieser Zeitverzögerung ΔT(k+1) berechnet.
In einem spannungsgeregelten getakteten Leistungswandler, in dem das Einschaltzeitsignal ON_time die Zeit in der Ein-Periode Ton repräsentiert, die vergangen ist, seit der elektronische Schalter 31 eingeschaltet wurde, kann die geschätzte Zeitverzögerung ΔT(k+1) als Kompensations-Offset ΔOFF_th(k+1) verwendet werden. In einem stromgeregelten getakteten Leistungswandler wird der Kompensations-Offset ΔOFF_th(k+1) basierend auf der geschätzten Zeitverzögerung ΔT(k+1) und weiteren Betriebsparametern berechnet, wie beispielsweise der Eingangsspannung Vin. Dies ist nachfolgend weiter im Detail erläutert.
Bezugnehmend auf 7 umfasst das Erhalten der gemessenen Zeitverzögerung ΔT_m(k) in einem Ansteuerzyklus k das Berechnen der Zeitdifferenz t4(k)-t2(k) zwischen dem vierten Zeitpunkt t4(k), zu dem der Aus-Detektor 6 detektiert hat, dass der elektronische Schalter 31 ausgeschaltet hat, und dem zweiten Zeitpunkt t2(k), zu dem das Ansteuersignal GD den Aus-Pegel annimmt. Das Erhalten der gemessenen Zeitverzögerung ΔT_m(k) umfasst außerdem das Berücksichtigen der internen Verzögerung Tint und der Detektorverzögerung Tdet. Gemäß einem Ausführungsbeispiel wird die Detektorverzögerung Tdet von der Zeitdifferenz t4(k)-t2(k) subtrahiert und die interne Verzögerung Tint wird zu dieser Differenz t4(k)-t2(k) addiert, um die gemessene Zeitverzögerung ΔT_m(k) zu erhalten. Das heißt, gemäß einem Ausführungsbeispiel: $Δ Tm (k) = t 4 (k) - t 2 (k) + Tint - Tdet .$
In der Darstellung gemäß 7 berechnet eine Berechnungseinheit 521, wie beispielsweise ein Addierer, die gemessene Zeitdifferenz ΔT_m(k) aus den einzelnen Zeitparametern. Die interne Verzögerung Tint und die Detektorverzögerung Tdet sind im Wesentlichen abhängig von dem speziellen Design des Controllers 10, insbesondere dem Design der Aus-Schaltung 8 und der Detektorschaltung 6. Diese Zeitverzögerungen Tint, Tdet sind weitgehend unabhängig von Betriebsparametern des getakteten Leistungswandlers, wie beispielsweise der Temperatur. Diese Zeitverzögerungen können einmal während des Designs oder des Herstellungsprozesses berechnet oder gemessen werden und können in einem Speicher 522 des Controllers 10 bzw. der Verarbeitungseinheit 50 gespeichert werden.
Bezugnehmend auf 7 umfasst die Verarbeitungseinheit 50 außerdem einen weiteren Speicher 527, wie beispielsweise ein Register, in den die geschätzte Verzögerungszeit ΔT(k) aus dem vorangehenden Ansteuerzyklus k gespeichert wird. Ein Subtrahierer 523 subtrahiert die gespeicherte geschätzte Zeitverzögerung ΔT(k) von der gemessenen Zeitverzögerung ΔT_m(k), ein Filter 524 erhält die Differenz ΔT_m(k)-ΔT(k) und ein Addierer 525 addiert eine gefilterte Version dieser Zeitdifferenz zu der gespeicherten geschätzten Zeitdifferenz ΔT(k).
Gemäß einem Ausführungsbeispiel umfasst das Filter 524 ein FIR-(Finite Impulse Response)-Filter, ein IIR-(Infinite Impulse Response)-Filter, ein Medianfilter, oder ähnliches. Das Filter 524 kann ein Integralverhalten besitzen.
Die geschätzte Verzögerungszeit ΔT(k+1) für den nächsten Ansteuerzyklus k+1 entspricht der geschätzten Zeitverzögerung ΔT(k) in dem vorangehenden Ansteuerzyklus k plus der gefilterten Zeitdifferenz, die durch das Filter 524 bereitgestellt wird. Optional begrenzt ein Begrenzer 526 die geschätzte Zeitverzögerung ΔT(k+1) derart, dass die geschätzte Zeitverzögerung ΔT(k+1) nicht kleiner sein kann als eine vordefinierte untere Schwelle und nicht höher als eine vordefinierte obere Schwelle. Dies hilft zu verhindern, dass die geschätzte Zeitverzögerung ΔT(k+1) nicht-sinnvolle hohe oder nicht-sinnvolle niedrige Pegel annimmt, die bei Messfehlern oder anderen Fehlern in der Schleife, die geschätzte Zeitverzögerung ΔT(k+1) berechnet, auftreten können.
Bezugnehmend auf 7 wird die geschätzte Zeitdifferenz ΔT(k+1) berechnet, basierend auf der gemessenen Zeitdifferenz ΔT_m(k), die in dem vorangehenden Ansteuerzyklus k erhalten wurde, und der geschätzten Zeitdifferenz ΔT(k), die in dem vorangehenden Ansteuerzyklus verwendet wurde, um die Verzögerungskompensation zu erreichen, wobei ΔT(k) basierend auf Messungen in noch einem früheren Ansteuerzyklus k-1 erhalten werden konnte. Gemäß einem Ausführungsbeispiel wird der Speicher 527, der die geschätzte Zeitdifferenz ΔT(k) des vorangehenden Ansteuerzyklus enthält, bei Einschalten des getakteten Leistungswandlers mit einer Verzögerungszeit ΔT_DESIGN vorgeladen, die in einem anderen Speicher 528 gespeichert ist. Diese Verzögerungszeit ΔT_DESIGN wird berechnet basierend auf dem Design des Controllers 10 und des elektronischen Schalters 31 oder gemessen während des Herstellungsprozesses und wird in dem Controller 10 am Ende des Herstellungsprozesses gespeichert. Damit ist zum Zeitpunkt des Einschaltens des getakteten Leistungswandlers eine relativ genaue Verzögerungszeit zum Berechnen der geschätzten Verzögerungszeit ΔT(k+1) bereits vorhanden, so dass basierend auf den Zeitmessungen nur die Differenz zwischen dieser Verzögerungszeit ΔT_DESIGN und der tatsächlichen Verzögerungszeit geregelt wird.
Gemäß einem Ausführungsbeispiel, das in 8 gezeigt ist, umfasst das Berechnen des Kompensations-Offset ΔOFF _th(k+1) das Multiplizieren der geschätzten Zeitverzögerung ΔT(k+1) mit einem externen Parameter OP, der die Steigung des Spulenstromes I_L während der Ein-Zeit repräsentiert. Gemäß einem Ausführungsbeispiel ist der externe Parameter OP eine Funktion der Eingangsspannung Vin. Die Funktion kann eine Proportionalitätsfunktion sein. Das heißt, der externe Parameter kann proportional zu der Eingangsspannung Vin sein.
9 zeigt ein Ausführungsbeispiel eines getakteten Leistungswandlers, der ein Netzwerk mit einer Sperrwandlertopologie aufweist. Bei diesem Ausführungsbeispiel ist die Spule 21 eine Primärwicklung eines Transformators. Die Reihenschaltung mit der Primärwicklung 21 und dem elektronischen Schalter 31 ist an den Eingang 11, 12 des getakteten Leistungswandlers gekoppelt.
Der Transformator umfasst außerdem eine Sekundärwicklung 22, die induktiv mit der Primärwicklung 21 gekoppelt ist. Eine Gleichrichterschaltung 41 ist zwischen die Sekundärwicklung 22 und den Ausgang 13, 14 geschaltet. Die Primärwicklung 21 und die Sekundärwicklung 22 des Transformators besitzen entgegengesetzte Wicklungssinne. Der Transformator umfasst außerdem eine Hilfswicklung 23, die induktiv mit der Primärwicklung 21 und der Sekundärwicklung 22 gekoppelt ist. Die Hilfswicklung 23 kann denselben Wicklungssinn wie die Sekundärwicklung 22 aufweisen. Der Aus-Detektor 6 erhält eine Hilfsspannung Vaux über der Hilfswicklung 23 und ist dazu ausgebildet, basierend auf der Hilfsspannung Vaux den Zeitpunkt zu detektieren, zu dem der elektronische Schalter 31 ausschaltet. Dies ist weiter unten weiter im Detail erläutert.
Gemäß einem Ausführungsbeispiel ist der Controller 10 dazu ausgebildet, den elektronischen Schalter 31 basierend auf dem Spulenstrom I_L, der in diesem Ausführungsbeispiel dem Eingangsstrom Iin entspricht, anzusteuern. Ein Stromsensor 32 misst den Eingangsstrom Iin und liefert ein Strommesssignal CS, welches den Eingangsstrom Iin repräsentiert, an den Controller 10. Der Stromsensor 32 kann ein herkömmlicher Stromsensor 32 sein, der dazu ausgebildet ist, einen Strom durch einen elektronischen Schalter zu messen. Ausführungsbeispiele des Stromsensors 32 umfassen, sind jedoch nicht darauf beschränkt, einen Shunt-Widerstand (in 1 nicht gezeigt), der in Reihe zu dem elektronischen Schalter 31 geschaltet ist, einen Stromsensor basierend auf dem Hall-Effekt, einem induktiven Stromsensor. Gemäß noch einem weiteren Ausführungsbeispiel ist der elektronische Schalter 31 ein MOSFET und der Stromsensor umfasst einen anderen MOSFET (der häufig als Sense-FET bezeichnet wird), der an den Elektronischen-Schalter-MOSFET gekoppelt ist und der im Wesentlichen im selben Arbeitspunkt wie der elektronische Schalter 31 betrieben wird. In diesem Stromsensor wird ein Strom durch den Sense-FET gemessen, der repräsentativ ist für den Laststrom durch den elektronischen Schalter 31. Bei einem Shunt-Widerstand kann eine Spannung über dem Shunt-Widerstand als das Strommesssignal CS verwendet werden.
Die Gleichrichterschaltung 41 kann mit einer herkömmlichen Gleichrichterschaltung-Topologie realisiert werden. Ein Ausführungsbeispiel einer solchen Gleichrichterschaltung 41 ist in 10 dargestellt. Die Gleichrichterschaltung 41 gemäß diesem Ausführungsbeispiel umfasst eine Reihenschaltung mit einem Gleichrichterelement 411 und einem Kondensator 412, wobei die Reihenschaltung parallel zu der Sekundärwicklung 22 des Transformators geschaltet ist und wobei die Ausgangsspannung Vout über dem Kondensator 412 verfügbar ist. Das Gleichrichterelement 411 ist in 10 als Diode gezeichnet. Allerdings kann auch eine andere Art von Gleichrichterelement, wie beispielsweise ein MOSFET, der als Synchrongleichrichter (SR, synchronous rectifier) betrieben wird, verwendet werden.
Gemäß einem weiteren Ausführungsbeispiel besitzt die Gleichrichterschaltung 41 eine Topologie, die komplexer ist als die zuvor erläuterte Topologie. Gemäß einem Ausführungsbeispiel, das in 10 in gestrichelten Linien dargestellt ist, ist eine Reihenschaltung mit einer Spule 413 und einem weiteren Kondensator 414 parallel zu dem zuvor beschriebenen Kondensator 412 geschaltet. In diesem Fall ist die Ausgangspannung Vout über dem weiteren Kondensator 414 verfügbar.
11 zeigt ein Ausführungsbeispiel der Rückkopplungsschaltung 42. Bezugnehmend auf 11 umfasst die Rückkopplungsschaltung 42 einen Regler 421, der das Ausgangssignal erhält und der entweder das Referenzsignal S_REF (wie gezeigt) erhält oder die Referenzspannung S_REF intern erzeugt. Der Regler 421 vergleicht das Ausgangssignal Sout mit dem Referenzsignal S_REF und erzeugt das Rückkopplungssignal FB basierend auf diesem Vergleich. Der Regler 421 kann eines von einem Proportional-(P)-Verhalten, einem Proportional-Integral-(PI)-Verhalten, oder ähnliches aufweisen. Gemäß einem Ausführungsbeispiel ist der Regler 421 auf der Sekundärseite des getakteten Leistungswandlers realisiert und die Rückkopplungsschaltung 42 umfasst einen Übertrager 422, der dazu ausgebildet ist, das Rückkopplungssignal FB von der Sekundärseite des getakteten Leistungswandlers auf die Primärseite über die Potenzialbarriere (Isolationsbarriere), die durch den Transformator gebildet wird, zu übertragen. Der Controller 10 ist bei diesem Ausführungsbeispiel auf der Primärseite realisiert. Die Übertragerschaltung 422 kann einen Optokoppler oder eine beliebige andere Art von Schaltung umfassen, die geeignet ist, ein Signal über eine Potenzialbarriere zu übertragen. Gemäß einem anderen Ausführungsbeispiel umfasst der Übertrager 422 einen weiteren Transformator.
Eine Betriebsart des in 9 gezeigten getakteten Leistungswandlers wird anhand von 12 erläutert, die Zeitdiagramme des Eingangsstroms Iin, der Hilfsspannung Vaux und des Ansteuersignals GD in einem Ansteuerzyklus zeigt.
Bezugnehmend auf 12 nimmt der Eingangsstrom Iin während der Ein-Zeit Ton zu und nimmt während der Aus-Zeit Toff ab. Während der Ein-Zeit verbindet der elektronische Schalter 31 bezugnehmend auf 9 die Primärwicklung 21 des Transformators mit dem Eingang 11, 12, wo die Eingangsspannung Vin verfügbar ist. Die Steigung des Anstiegs des Eingangsstroms Iin während der Ein-Zeit Ton ist im Wesentlichen proportional zu dem Spannungspegel der Eingangsspannung Vin und im Wesentlichen umgekehrt proportional zu der Induktivität L der Primärwicklung 21 beziehungsweise des Transformators. Das heißt: $dIin / dt = Vin / L .$
Während der Ein-Zeit Ton entspricht eine Spannung V21 über der Primärwicklung im Wesentlichen der Eingangsspannung Vin und eine Spannung V22 über der Sekundärwicklung 22 entspricht im Wesentlichen -N22/N21·Vin, wobei N21 die Anzahl der Wicklungen der Primärwicklung 21 und N22 die Anzahl der Wicklungen der Sekundärwicklung 22 repräsentiert. Da die Spannung V22 über der Sekundärwicklung 22 während der Ein-Periode negativ ist (was dadurch bedingt ist, dass die Primärwicklung 21 und die Sekundärwicklung 22 entgegengesetzte Wicklungssinne besitzen), ist ein Strom I22 durch die Sekundärwicklung 22 während der Ein-Periode null.
Zu Beginn der Aus-Periode Toff kehrt die Spannung V22 über der Sekundärwicklung 22 die Polarität um und steigt an, bis die Spannung V22 über der Sekundärwicklung 22 im Wesentlichen der Ausgangsspannung Vout plus einer Spannung V41 über der Gleichrichterschaltung 41 entspricht. In der in 10 gezeigten Gleichrichterschaltung 41 entspricht die Spannung V41 im Wesentlichen der Flussspannung des Gleichrichterelements 411. Während der Aus-Zeit wird die Primärwicklung 21 entmagnetisiert und überträgt die Energie, die während der Ein-Zeit induktiv in der Primärwicklung 21 gespeichert wurde, an die Sekundärwicklung 22 beziehungsweise den Ausgang 13, 14.
Bezugnehmend auf 12 nimmt der Eingangsstrom Iin am Ende der Ein-Zeit ab (das heißt, wenn der elektronische Schalter 31 ausschaltet). Ein Strom I22 durch die Sekundärwicklung 22, der während der Ein-Zeit Ton null ist, springt zu Beginn der Aus-Zeit Toff auf einen Startpegel und nimmt dann ab.
Aufgrund der induktiven Kopplung zwischen der Hilfswicklung 23 und der Primärwicklung 21 entspricht der Spannungspegel der Hilfsspannung Vaux während der Ein-Zeit Ton im Wesentlichen $V a u x = N 23 / N 21 \cdot V i n,$
wobei N23 die Anzahl von Windungen der Hilfswicklung 23 repräsentiert. Während der Aus-Zeit entspricht der Spannungspegel der Hilfsspannung Vaux im Wesentlichen $V a u x = N 23 / N 22 \cdot (V o u t + V 41)$
so lange der Strom I22 durch die Sekundärwicklung 22 nicht auf null abgesunken ist. Wenn der sekundärseitige Strom I22 auf null absinkt, das heißt, wenn der Transformator vollständig entmagnetisiert ist, wird die sekundärseitige Spannung V22 und folglich die Hilfsspannung Vaux null. Parasitäre Effekte, wie beispielsweise parasitäre Kapazitäten des Transformators können Schwingungen der Hilfsspannung Vaux bewirken, insbesondere zu Beginn der Aus-Zeit Toff und nachdem der Transformator entmagnetisiert wurde. Solche Schwingungen sind in 12 schematisch dargestellt.
Bezugnehmend auf 12 ändert die Hilfsspannung Vaux, wie die Primärspannung V21 und die Sekundärspannung V22, die Polarität am Ende der Ein-Zeit Ton beziehungsweise dem Beginn der Aus-Zeit. Gemäß einem Ausführungsbeispiel ist der Aus-Detektor 6 dazu ausgebildet, den Zeitpunkt zu detektieren, zu dem die Hilfsspannung Vaux die Polarität ändert, das heißt, wenn die Hilfsspannung durch null (0V) geht, und erzeugt das Aus-Detektor-Signal OFF_DET basierend auf dieser Detektion. Damit wird die Hilfsspannung Vaux, und insbesondere der Nulldurchgang der Hilfsspannung Vaux, dazu verwendet, den Zeitpunkt zu detektieren, zu dem der elektronische Schalter 31 ausschaltet. Dieser Zeitpunkt entspricht dem in 5 gezeigten Zeitpunkt t3. Die in 5 gezeigte Verzögerungszeit Tdet entspricht der Zeitdifferenz zwischen dem Nulldurchgang der Hilfsspannung Vaux und dem Zeitpunkt, zu dem das Aus-Detektor-Signal OFF_DET diesen Nulldurchgang anzeigt.
13 zeigt ein Ausführungsbeispiel des Aus-Detektors 6. Der Aus-Detektor 6 umfasst einen Komparator 61, der die Hilfsspannung Vaux oder eine Spannung proportional zu der Hilfsspannung Vaux erhält. Gemäß einem Ausführungsbeispiel erhält ein Spannungsteiler 62, 63 die Hilfsspannung Vaux und liefert eine Spannung V63, die proportional ist zu der Hilfsspannung Vaux, an den Komparator. Der Komparator 61 vergleicht die Hilfsspannung Vaux oder die Spannung V63 mit einem Referenzpotenzial, das null repräsentiert. Das Referenzpotenzial ist das elektrische Potenzial des Schaltungsknotens, auf den die Hilfsspannung bezogen ist. Gemäß einem Ausführungsbeispiel ist das Ausgangssignal des Komparators 61 das Detektorsignal OFF_DET, wobei das Ausgangssignal des Komparators 61 den Signalpegel jedes Mal dann ändert, wenn die Hilfsspannung Vaux auf null absinkt. Die Flanke des Komparatorsignals kann dazu verwendet werden, den Zeitpunkt anzuzeigen, zu dem die Hilfsspannung Vaux null erreicht.
Bezugnehmend auf 12 kann die Hilfsspannung Vaux in einem Ansteuerzyklus mehrmals durch null gehen. Damit das Detektorsignal OFF_DET nur den Nulldurchgang am Ende der Ein-Zeit anzeigt, umfasst der Aus-Detektor optional ein Flipflop 64, wie beispielsweise ein RS-Flipflop (in 13 in gestrichelten Linien dargestellt). Dieses Flipflop kann zu Beginn der Ein-Zeit zurückgesetzt werden, beispielsweise durch das Ansteuersignal GD, und durch das Komparatorsignal gesetzt werden. Bei diesem Ausführungsbeispiel ist das Detektorsignal OFF_DET das Ausgangssignal des Flipflops. Bei diesem Ausführungsbeispiel wechselt das Detektorsignal OFF_DET von einem ersten Pegel auf einen zweiten Pegel, wie beispielsweise von einem High-Pegel auf einen Low-Pegel, zu Beginn der Ein-Zeit Ton ausgelöst durch das Ansteuersignal GD und wechselt vom zweiten Signalpegel auf den ersten Signalpegel einmal am Ende der Ein-Zeit ausgelöst durch das Komparatorsignal. Der Wechsel von dem zweiten Pegel auf den ersten Pegel zeigt den Zeitpunkt (t3 in 5) an, an dem der elektronische Schalter 31 ausschaltet.
Die Hilfswicklung 23 kann nicht nur dazu verwendet werden, das Ausschalten des elektronischen Schalters 31 zu detektieren. Gemäß einem Ausführungsbeispiel wird die Hilfsspannung auch dazu verwendet, eine Versorgungsspannung für den Controller zu erzeugen. Gemäß noch einem weiteren Ausführungsbeispiel wird die Hilfswicklung dazu verwendet, die Eingangsspannung Vin zu messen. Wie oben ausgeführt ist, ist die Hilfswicklung Vaux während der Ein-Zeit Ton proportional zu der Eingangsspannung Vin. Gemäß einem Ausführungsbeispiel ist der Controller 10 dazu ausgebildet, einen Signalpegel der Eingangsspannung Vin basierend auf Messen der Eingangsspannung Vaux während der Ein-Zeit Ton und unter Berücksichtigung des Windungsverhältnisses N23/N21 zu erhalten.
Gemäß einem Ausführungsbeispiel betreibt der Controller 10 den getakteten Leistungswandler in einem stromgeregelten Betrieb. Bei diesem Ausführungsbeispiel erhält der Controller 10 das Strommesssignal CS als das Einschaltzeitsignal ON_time, das zuvor anhand von 5 erläutert wurde. Da der Eingangsstrom Iin, und damit das Strommesssignal CS über die Ein-Zeit Ton zunimmt, kann das Strommesssignal CS dazu verwendet werden, basierend auf einem Vergleich mit der Aus-Schwelle OFF_th die Ein-Zeit Ton zu steuern. Eine Verzögerung, die in dem Stromsensor 32 auftreten kann, kann unabhängig von Betriebsparametern berücksichtigt werden und kann einen Teil der zuvor erläuterten internen Verzögerung Tint bilden.
Da die Steigung des Eingangsstroms Iin beziehungsweise des Strommesssignals CS abhängig ist von der Eingangsspannung Vin, berücksichtigt die Verzögerungskompensation gemäß einem Ausführungsbeispiel die Eingangsspannung Vin als Betriebsparameter OP, der anhand von 8 erläutert wurde. Das heißt, die geschätzte Verzögerungszeit ΔT(k+1) wird mit einem Wert multipliziert, der die Eingangsspannung Vin repräsentiert, um den Kompensations-Offset ΔOFF _th(k+1) zu erhalten.
14 veranschaulicht ein weiteres Ausführungsbeispiel zum Berechnen des Kompensations-Offset ΔOFF _th(k+1). Das in 14 gezeigte Ausführungsbeispiel basiert auf dem in 8 gezeigten Ausführungsbeispiel und umfasst zusätzlich das Addieren eines konstanten Werts C zu dem Ergebnis des Multiplizierens der geschätzten Verzögerungszeit ΔT(k+1) mit dem Betriebsparameter OP, um den Kompensations-Offset ΔOFF _th(k+1) zu erhalten. Diese Konstante C berücksichtigt, dass die Verzögerung des Komparators 81, der das Einschaltzeitsignal ON_time mit der Aus-Schwelle vergleicht, abhängig sein kann von der Steigung des Einschaltzeitsignals ON_time. Im stromgeregelten Betrieb, das heißt, wenn das Strommesssignal CS als das Einschaltzeitsignal ON_time verwendet wird, kann die Steigung abhängig von der Eingangsspannung Vin variieren. Insbesondere die Komparatorverzögerung kann abnehmen, wenn die Steigung des Einschaltzeitsignals ON_time zunimmt. Das heißt, bei höheren Pegeln der Eingangsspannung Vin ist die Komparatorverzögerung kürzer als in der in dem Controller 10 gespeicherten internen Verzögerung Tint berücksichtigt ist. Andererseits nimmt der Kompensations-Offset ΔOFF _th(k+1) bei einer gegebenen Verzögerungszeit ΔT(k+1) zu, wenn die Eingangsspannung Vin zunimmt. Um diese gegenläufigen Effekte zu kompensieren, kann die Konstante C in dem Kompensations-Offset ΔOFF_th(k+1) berücksichtigt werden.
Es sei erwähnt, dass die zuvor erläuterten Prinzipien nicht darauf beschränkt sind, in einem Sperrwandler verwendet zu werden, sondern sie können ebenso bei anderen Arten von Wandlern verwendet werden. 15 zeigt ein Ausführungsbeispiel eines Hochsetzstellers, der eine Spule 21, wie beispielsweise eine Drossel, aufweist, die in Reihe zu einem elektronischen Schalter 31 geschaltet ist, wobei die Reihenschaltung an den Eingang 11, 12 angeschlossen ist. Eine Hilfswicklung 23 ist induktiv mit der Spule 21 gekoppelt, und eine Messschaltung 6 erhält eine Hilfsspannung Vaux. Die Hilfswicklung 23 und die Spule 21 besitzen dieselben Wicklungssinne, so dass die Hilfsspannung die Spannung über der Spule 21 repräsentiert. Wenn der elektronische Schalter 31 eingeschaltet ist, ist die Spule 21 in Reihe zu dem elektronischen Schalter 31 zwischen die Eingangsknoten 11, 12 geschaltet und wird magnetisiert. Wenn der elektronische Schalter 31 ausschaltet, ändert eine Spannung V21 über der Spule die Polarität und die Spule 21 treibt einen Strom durch den Gleichrichter 41 zum Ausgang 13, 14. Wie bei dem anhand von 9 erläuterten Ausführungsbeispiel tritt ein Nulldurchgang der Hilfsspannung Vaux auf, wenn der elektronische Schalter 31 ausschaltet, so dass die Hilfsspannung Vaux dazu verwendet werden kann, den Zeitpunkt des Ausschaltens des elektronischen Schalters zu detektieren.
Der Controller 10 kann dazu ausgebildet sein, den Hochsetzsteller in einem stromgeregelten Betrieb zu betreiben. In diesem Fall erhält der Controller 10 das Strommesssignal CS als das Einschaltzeitsignal ON_time und bei der Verzögerungskompensation kann die Eingangsspannung Vin als der Betriebsparameter OP berücksichtigt werden.
Obwohl verschiedene beispielhafte Ausführungsbeispiele der Erfindung beschrieben wurden, ist es für Fachleute offensichtlich, dass verschiedene Änderungen und Modifikationen vorgenommen werden können, die einige der Vorteile der Erfindung erreichen, ohne vom Grundgedanken der Erfindung abzuweichen. Es ist für Fachleute offensichtlich, dass andere Komponenten, die dieselben Funktionen erfüllen, ersatzweise verwendet werden können. Es sei erwähnt, dass Merkmale, die im Zusammenhang mit einer speziellen Figur erläutert wurden, mit Merkmalen anderen Figuren kombiniert werden können, auch in den Fällen, in denen dies nicht explizit erwähnt wurde. Außerdem können die Verfahren der Erfindung entweder als reine Softwareimplementierungen unter Verwendung geeigneter Prozessorbefehle oder als Hybrid-Implementierungen, die eine Kombination von Hardwarelogik und Softwarelogik verwenden, um dieselben Ergebnisse zu erreichen, erreicht werden. Es ist beabsichtigt, dass solche Modifikationen des erfinderischen Konzepts durch die beigefügten Ansprüche abgedeckt sind.
Bei einem oder mehreren Beispielen können die hierin beschriebenen Funktionen wenigstens teilweise in Hardware, wie beispielsweise spezielle Hardwarekomponenten oder ein Prozessor, realisiert werden. Allgemein können die Verfahren durch Hardware, Prozessoren, Software, Firmware oder beliebige Kombinationen hiervon erreicht werden. Wenn sie in Software realisiert sind, können die Funktionen als einer oder mehrere Befehle oder als Code auf einem computerlesbaren Medium gespeichert oder dahin übertragen werden und durch eine Hardware-basierte Verarbeitungseinheit ausgeführt werden. Computerlesbare Medien können computerlesbare Speichermedien enthalten, die einem greifbaren Medium, wie beispielsweise einem Datenspeichermedium, oder einem Kommunikationsmedium, einschließlich eines beliebigen Mediums, das eine Übertragung eines Computerprogramms von einem Ort zu einem anderen, beispielsweise entsprechend eines Übertragungsprotokolls, ermöglicht, entsprechen. Auf diese Weise entsprechen computerlesbare Medien im Allgemeinen (1) greifbaren computerlesbaren Speichermedien, die nicht transitorisch sind, oder (2) einen Kommunikationsmedium, wie beispielsweise einem Signal oder einer Trägerwelle. Datenspeichermedien können beliebige geeignete Medien sein, auf die durch einen oder mehrere Computer oder einen oder mehrere Prozessoren zugegriffen werden kann, um Befehle, Code und/oder Datenstrukturen zum Realisieren der in dieser Beschreibung beschriebenen Techniken zu erhalten. Ein Computerprogrammprodukt kann ein computerlesbares Medium enthalten.
Nur als Beispiel, und nicht einschränkend, kann ein solches computerlesbares Speichermedium enthalten: ein RAM, ein ROM, EEPROM, eine CD-ROM oder andere optische Plattenspeicher, magnetische Plattenspeicher oder andere magnetische Speicherbauelemente, einen Flash-Speicher oder ein beliebiges anderes Medium, das dazu verwendet werden kann, einen gewünschten Programmcode in der Form von Befehlen oder Datenstrukturen zu speichern und auf den durch einen Computer zugegriffen werden kann,. Auch wird eine beliebige Verbindung geeignet als computerlesbares Medium bezeichnet, das heißt, ein computerlesbares Übertragungsmedium. Wenn beispielsweise Befehle von einer Website, einem Server oder einer anderen entfernten Quelle unter Verwendung eines Koaxialkabels, eines Glasfaserkabels, einer Twisted-Pair-Leitung, einer digitalen Teilnehmerleitung (DSL) oder drahtlosen Technologien, wie beispielsweise Infrarot, Funk oder Mikrowelle, übertragen werden, dann sind das Koaxialkabel, das Glasfaserkabel, die Twisted-Pair-Leitung, DSL oder die drahtlosen Technologien, wie beispielsweise Infrarot, Funk und Mikrowelle in der Definition von Medium enthalten. Es sei allerdings erwähnt, dass computerlesbare Speichermedien und Datenspeichermedien keine Verbindungen, Trägerwellen, Signale oder andere transiente Medien enthalten, sondern stattdessen nicht-transiente greifbare_Speichermedien betreffen. Platte und Disk, wie sie hier verwendet werden, umfassen eine CD, eine Laserdisk, eine optische Disk, DVDs, eine Floppydisk und Bluray-Disks, wobei Platten üblicherweise Daten magnetischen reproduzieren, während Disks Daten optisch mit Lasern reproduzieren. Kombinationen des oben erwähnten sind ebenfalls durch computerlesbare Medien umfasst.
Befehle können durch einen oder mehrere Prozessoren ausgeführt werden, wie beispielsweise eine oder mehrere zentrale Verarbeitungseinheiten (CPU, digitale Signalprozessoren (DSPs), allgemeinen Mikroprozessoren, anwendungsspezifische integrierte Schaltungen (ASICs), feldprogrammierbare Logik-Arrays (FPGAs) oder andere äquivalente integrierte oder diskrete Logikschaltungen. Entsprechend kann der hierin verwendete Begriff „Prozessor“ sich auf eine beliebige der vorangegangenen Strukturen oder auf andere Strukturen beziehen, die geeignet sind, die hierin beschriebenen Techniken zu implementieren. Zusätzlich kann gemäß einiger Aspekte die hierin beschriebene Funktionalität durch spezielle Hardware und/oder Softwaremodule realisiert werden, die dazu ausgebildet sind, zu kodieren und dekodieren oder die in einem kombinierten Codec enthalten sind. Auch könnten die Techniken in einer oder mehreren Schaltungen oder Logikelementen realisiert sein.
Die in dieser Beschreibung erläuterten Techniken können in einem weiten Bereich von Vorrichtungen oder Apparaten, einschließlich eines drahtlosen Handgeräts, einer integrierten Schaltung (IC) oder einer Gruppe von ICs (zum Beispiel einem Chipsatz) realisiert werden. Verschiedene Komponenten, Module oder Einheiten sind in dieser Beschreibung erläutert, um funktionelle Aspekte der Vorrichtung hervorzuheben, die dazu ausgebildet sind, die beschriebenen Verfahren zu realisieren, aber erfordern nicht notwendigerweise eine Realisierung durch unterschiedliche Hardwareeinheiten. Vielmehr können, wie oben beschrieben, verschiedene Einheiten in einer einzelnen Hardwareeinheit kombiniert werden oder durch eine Sammlung von zusammenarbeitenden Hardwareeinheiten bereitgestellt werden, einschließlich einem oder mehreren Prozessoren, wie oben beschrieben, in Verbindung mit geeigneter Hardware und/oder Firmware.

Claims

Verfahren, das aufweist: Ansteuern eines elektronischen Schalters (31) in einem getakteten Leistungswandler in aufeinanderfolgenden Ansteuerzyklen, wobei das Ansteuern des elektronischen Schalters (31) in jedem der Ansteuerzyklen das Einschalten des elektronischen Schalters (31) für eine Ein-Periode und das nachfolgende Ausschalten des elektronischen Schalters (31) für eine Aus-Periode aufweist; Einrichten der Ein-Periode basierend auf einem Vergleich eines Einschaltzeitsignals (ON_time) mit einer Aus-Schwelle (OFF_th); Berechnen der Aus-Schwelle (OFF_th) basierend auf einem Ausgangssignal (Sout) des getakteten Leistungswandlers und einem Kompensations-Offset (ΔOFF_th); und Berechnen des Kompensations-Offset (ΔOFF_th) in einem Ansteuerzyklus basierend auf einer geschätzten Verzögerungszeit (ΔT(k+1)), wobei die geschätzte Verzögerungszeit (ΔT(k+1)) basierend auf einer gemessenen Verzögerungszeit (ΔTm(k)) und einer geschätzten Verzögerungszeit (ΔT(k)) eines vorangehenden Ansteuerzyklus berechnet wird.
Verfahren nach Anspruch 1, bei dem das Berechnen der Aus-Schwelle (ΔOFF _th) das Multiplizieren der geschätzten Verzögerungszeit (ΔT(k+1)) mit einer Funktion eines Betriebsparameters des getakteten Leistungswandlers aufweist.
Verfahren nach Anspruch 2, bei dem das Berechnen der Aus-Schwelle (ΔOFF _th) weiterhin aufweist: Addieren einer Konstante zum Ergebnis des Multiplizierens der geschätzten Verzögerungszeit (ΔT(k+1)) mit dem Betriebsparameter des getakteten Leistungswandlers.
Verfahren nach Anspruch 2, bei dem der Betriebsparameter eine Eingangsspannung (Vin) des getakteten Leistungswandlers ist.
Verfahren nach einem der vorangehenden Ansprüche, bei dem das Einschaltzeitsignal (ON_time) auf einem Strom (I_L) durch eine Spule (21), die in Reihe zu dem elektronischen Schalter (31) geschaltet ist, basiert.
Verfahren nach einem der vorangehenden Ansprüche, bei dem der Vergleich des Einschaltzeitsignals (ON_time) mit der Aus-Schwelle (OFF_th) das Vergleichen des Einschaltzeitsignals (ON_time) mit der Aus-Schwelle (OFF_th) in einem Komparator (81) aufweist, und bei dem das Erhalten der gemessenen Verzögerungszeit (ΔTm(k)) das Messen einer Zeitdifferenz zwischen einem Zeitpunkt, zu dem der Komparator (81) anzeigt, dass das Einschaltzeitsignal (ON_time) die Aus-Schwelle (OFF_th) erreicht hat, und einem Zeitpunkt, zu dem ein Aus-Detektor (6) anzeigt, dass der elektronische Schalter (31) ausgeschaltet hat, aufweist.
Verfahren nach Anspruch 6, bei dem das Erhalten der gemessenen Verzögerungszeit (ΔTm(k)) weiterhin das Korrigieren der gemessenen Zeitdifferenz unter Verwendung wenigstens einer gespeicherten festen Verzögerungszeit aufweist.
Verfahren nach einem der vorangehenden Ansprüche, das weiterhin aufweist: in einem ersten Ansteuerzyklus nach Einschalten des getakteten Leistungswandlers, Ersetzen der Verzögerungszeit des vorangehenden Ansteuerzyklus mit einer in dem getakteten Leistungswandler gespeicherten festen Verzögerungszeit.
Verfahren nach einem der Ansprüche 1 bis 8, bei dem das Berechnen der geschätzten Verzögerungszeit (ΔTm(k)) aufweist: Berechnen einer Differenz zwischen der gemessenen Verzögerungszeit (ΔTm(k)) und der geschätzten Verzögerungszeit (ΔT(k)) in dem vorangehenden Ansteuerzyklus; Filtern der Differenz, um eine gefilterte Differenz zu erhalten; und Addieren der gefilterten Differenz zu der geschätzten Verzögerungszeit (ΔT(k)) in dem vorangehenden Ansteuerzyklus.
Verfahren nach Anspruch 9, bei dem das Filtern der Differenz, um die gefilterte Differenz zu erhalten, das Verwenden eines Filters aufweist, der aus der Gruppe ausgewählt ist, die besteht aus: einem FIR-Filter, einem IIR-Filter, und einem Medianfilter.
Verfahren nach einem der Ansprüche 1 bis 10, bei dem das Berechnen der geschätzten Verzögerungszeit (ΔT(k+1)) weiterhin aufweist: Begrenzen der geschätzten Verzögerungszeit (ΔT(k+1)) auf einen vordefinierten Bereich.
Ansteuerschaltung für einen getakteten Leistungswandler, wobei die Ansteuerschaltung (10) dazu ausgebildet ist, einen elektronischen Schalter (31) in dem getakteten Leistungswandler in aufeinanderfolgenden Ansteuerzyklen anzusteuern, wobei das Ansteuern des Schalters (31) in jedem der Ansteuerzyklen das Einschalten des elektronischen Schalters (31) für eine Ein-Periode und das nachfolgende Ausschalten des elektronischen Schalters (31) für eine Aus-Periode aufweist; die Ein-Periode basierend auf einem Vergleich eines Einschaltzeitsignals (ON_time) mit einer Aus-Schwelle (OFF_th) einzurichten; die Aus-Schwelle (OFF_th) basierend auf einem Ausgangssignal (Sout) des getakteten Leistungswandlers und einem Kompensations-Offset (ΔOFF _th) zu berechnen; und den Kompensations-Offset (ΔOFF _th) in einem Ansteuerzyklus basierend auf einer geschätzten Verzögerungszeit (ΔT(k+1)) zu berechnen, wobei die geschätzte Verzögerungszeit (ΔT(k+1)) basierend auf einer gemessenen Verzögerungszeit (ΔTm(k)) und einer geschätzten Verzögerungszeit (ΔT(k)) eines vorangehenden Ansteuerzyklus berechnet wird.
Ansteuerschaltung nach Anspruch 12, bei der die Ansteuerschaltung (10) dazu ausgebildet ist, die Aus-Schwelle (OFF_th) basierend auf einem Multiplizieren der geschätzten Verzögerungszeit mit einer Funktion eines Betriebsparameters des getakteten Leistungswandlers zu berechnen.
Ansteuerschaltung nach Anspruch 13, bei der die Ansteuerschaltung (10) weiterhin dazu ausgebildet ist, die Aus-Schwelle (OFF_th) basierend auf einem Addieren einer Konstante zu dem Ergebnis des Multiplizierens der geschätzten Verzögerungszeit mit der Funktion des Betriebsparameters zu berechnen.
Ansteuerschaltung nach Anspruch 13, bei der der Betriebsparameter eine Eingangsspannung (Vin) des getakteten Leistungswandlers ist.
Ansteuerschaltung nach Anspruch 13, bei der das Einschaltzeitsignal (ON_time) auf einem Strom (I_L) durch eine in Reihe zu dem elektronischen Schalter (31) geschaltete Spule (21) basiert.
Ansteuerschaltung nach einem der Ansprüche 12 bis 16, die aufweist: einen Komparator (81), der dazu ausgebildet ist, das Einschaltzeitsignal (ON_time) mit der Aus-Schwelle (OFF_th) zu vergleichen; und einen Aus-Detektor (6), wobei die Ansteuerschaltung (10) weiterhin dazu ausgebildet ist, die gemessene Verzögerungszeit (ΔTm(k)) zu erhalten basierend auf einem Messen einer Zeitdifferenz zwischen einem Zeitpunkt, zu dem der Komparator anzeigt (81), dass das Einschaltzeitsignal (ON_time) die Aus-Schwelle (OFF_th) erreicht hat, und einem Zeitpunkt, zu dem der Aus-Detektor (6) anzeigt, dass der elektronische Schalter (31) ausgeschaltet hat.
Ansteuerschaltung nach Anspruch 17, die weiterhin dazu ausgebildet ist, die gemessene Verzögerungszeit (ΔTm(k)) basierend auf einem Korrigieren der gemessenen Zeitdifferenz unter Verwendung wenigstens einer gespeicherten festen Verzögerungszeit zu erhalten.
Ansteuerschaltung nach einem der Ansprüche 12 bis 18, die weiterhin dazu ausgebildet ist, in einem ersten Ansteuerzyklus nach Einschalten des getakteten Leistungswandlers die Verzögerungszeit des vorangehenden Ansteuerzyklus durch eine feste Verzögerungszeit zu ersetzen, die in der Ansteuerschaltung gespeichert ist.
Ansteuerschaltung nach einem der Ansprüche 12 bis 19, die weiterhin dazu ausgebildet ist, die geschätzte Verzögerungszeit (ΔT(k+1)) zu berechnen basierend auf Berechnen einer Differenz zwischen der gemessenen Verzögerungszeit (ΔTm(k)) und der geschätzten Verzögerungszeit (ΔT(k)) in dem vorangehenden Ansteuerzyklus; Filtern der Differenz, um eine gefilterte Differenz zu erhalten; und Addieren der gefilterten Differenz zu der geschätzten Verzögerungszeit (ΔT(k)) in dem vorangehenden Ansteuerzyklus.
Ansteuerschaltung nach Anspruch 20, die weiterhin ein Filter (524) aufweist, das ausgewählt ist aus einer Gruppe, die besteht aus: einem FIR-Filter, einem IIR-Filter, und einem Medianfilter, um die gefilterte Differenz zu erhalten.
Getakteter Leistungswandler, der aufweist: eine Spule (21); einen elektronischen Schalter (31), der in Reihe zu der Spule (21) geschaltet ist; und eine Ansteuerschaltung (10), wobei die Ansteuerschaltung (10) dazu ausgebildet ist, den elektronischen Schalter (31) in aufeinanderfolgenden Ansteuerzyklen anzusteuern, wobei das Ansteuern des Schalters (31) in jedem der Ansteuerzyklen das Einschalten des elektronischen Schalters (31) für eine Ein-Periode und das nachfolgende Ausschalten des elektronischen Schalters (31) für eine Aus-Periode aufweist; die Ein-Periode basierend auf einem Vergleich eines Einschaltzeitsignals (ON_time) mit einer Aus-Schwelle (OFF_th) einzurichten; die Aus-Schwelle (OFF_th) basierend auf einem Ausgangssignal (Sout) des getakteten Leistungswandlers und einem Kompensations-Offset (ΔOFF _th) zu berechnen; und den Kompensations-Offset (ΔOFF _th) in einem Ansteuerzyklus basierend auf einer geschätzten Verzögerungszeit (ΔT(k+1)) zu berechnen, wobei die geschätzte Verzögerungszeit (ΔT(k+1)) basierend auf einer gemessenen Verzögerungszeit (ΔTm(k)) und einer geschätzten Verzögerungszeit (ΔT(k)) eines vorangehenden Ansteuerzyklus berechnet wird.
Getakteter Leistungswandler nach Anspruch 22, bei dem der getaktete Leistungswandler eine Sperrwandlertopologie aufweist.
Getakteter Leistungswandler nach Anspruch 22, bei dem der getaktete Leistungswandler eine Hochsetzstellertopologie aufweist.