DE102014212521B4 - Halbleitervorrichtungen - Google Patents
Halbleitervorrichtungen Download PDFInfo
- Publication number
- DE102014212521B4 DE102014212521B4 DE102014212521.9A DE102014212521A DE102014212521B4 DE 102014212521 B4 DE102014212521 B4 DE 102014212521B4 DE 102014212521 A DE102014212521 A DE 102014212521A DE 102014212521 B4 DE102014212521 B4 DE 102014212521B4
- Authority
- DE
- Germany
- Prior art keywords
- potential
- electrode
- wiring layers
- region
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 239000003990 capacitor Substances 0.000 claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 48
- 238000009413 insulation Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 12
- 230000008569 process Effects 0.000 claims abstract description 11
- 239000004020 conductor Substances 0.000 claims description 18
- 230000001681 protective effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 60
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 24
- 229910052710 silicon Inorganic materials 0.000 description 24
- 239000010703 silicon Substances 0.000 description 24
- 239000011229 interlayer Substances 0.000 description 12
- 230000008878 coupling Effects 0.000 description 10
- 238000010168 coupling process Methods 0.000 description 10
- 238000005859 coupling reaction Methods 0.000 description 10
- 230000005684 electric field Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 7
- 230000007257 malfunction Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5225—Shielding layers formed together with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Inverter Devices (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Halbleitervorrichtung, die Folgendes umfasst:
ein Substrat (1) mit einer Isolationsschicht (2);
eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6);
einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt;
eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt,
eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und
einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt,
wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst,
die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind,
die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind,
die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und
Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen,
wobei die Elektrode (15a, 17a) mit niedrigem Potential eine erste und eine zweite Elektrode (15a, 17a) mit niedrigem Potential umfasst, die voneinander beabstandet sind,
die Elektrode (15b, 17b) mit hohem Potential eine erste und eine zweite Elektrode (15b, 17b) mit hohem Potential, die voneinander beabstandet sind, umfasst,
die erste Elektrode (15a) mit niedrigem Potential und die erste Elektrode (15b) mit hohem Potential einen ersten Kondensator (15) bilden,
die zweite Elektrode (17a) mit niedrigem Potential und die zweite Elektrode (17b) mit hohem Potential einen zweiten Kondensator (17) bilden, und
eine Abschirmungselektrode (26), die mit einem festen Potential verbunden ist, zwischen dem ersten Kondensator (15) und dem zweiten Kondensator (17) angeordnet ist.
ein Substrat (1) mit einer Isolationsschicht (2);
eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6);
einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt;
eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt,
eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und
einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt,
wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst,
die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind,
die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind,
die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und
Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen,
wobei die Elektrode (15a, 17a) mit niedrigem Potential eine erste und eine zweite Elektrode (15a, 17a) mit niedrigem Potential umfasst, die voneinander beabstandet sind,
die Elektrode (15b, 17b) mit hohem Potential eine erste und eine zweite Elektrode (15b, 17b) mit hohem Potential, die voneinander beabstandet sind, umfasst,
die erste Elektrode (15a) mit niedrigem Potential und die erste Elektrode (15b) mit hohem Potential einen ersten Kondensator (15) bilden,
die zweite Elektrode (17a) mit niedrigem Potential und die zweite Elektrode (17b) mit hohem Potential einen zweiten Kondensator (17) bilden, und
eine Abschirmungselektrode (26), die mit einem festen Potential verbunden ist, zwischen dem ersten Kondensator (15) und dem zweiten Kondensator (17) angeordnet ist.
Description
- Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung zum Steuern eines Leistungshalbleiterelements, an das eine hohe Spannung von mehreren hundert Volt angelegt wird.
- Als eine Art von Halbleitervorrichtung zum Steuern eines Leistungshalbleiterelements, an das eine hohe Spannung von mehreren hundert Volt angelegt wird, ist eine Vorrichtung bekannt, die eine Signalverarbeitungsschaltung mit niedrigem Potential und eine Signalverarbeitungsschaltung mit hohem Potential aufweist und die eine Signalübertragung mittels eines elektrischen Wechselstromfeldes zwischen der Signalverarbeitungsschaltung mit niedrigem Potential und der Signalverarbeitungsschaltung mit hohem Potential, die durch einen Kondensator miteinander verbunden sind und zwischen denen eine große Potentialdifferenz erzeugt wird, ausführt. In einer solchen herkömmlichen Halbleitervorrichtung sind die Signalverarbeitungsschaltung mit niedrigem Potential und die Signalverarbeitungsschaltung mit hohem Potential in separaten Chips ausgebildet: einem Chip auf der Seite mit niedriger Spannung und einem Chip auf der Seite mit hoher Spannung. Der Kondensator ist durch einen Zwischenschicht-Isolationsfilm, der auf dem Chip auf der Seite mit hoher Spannung ausgebildet ist, und Elektroden, die den Zwischenschicht-Isolationsfilm einfügen, ausgebildet. Die Signalverarbeitungsschaltung mit niedrigem Potential und der Kondensator sind durch einen Draht miteinander verbunden (siehe beispielsweise Patentschrift
US 6 873 065 B2 ). - Ein Siliziumoxidfilm wird gewöhnlich als Zwischenschicht-Isolationsfilm durch CVD oder dergleichen bei niedriger Temperatur ausgebildet. Die Isolationsstehkapazität pro Filmdicke eines Zwischenschicht-Isolationsfilms, der in einer solchen Weise ausgebildet wird, ist kleiner als jene eines thermischen Oxidfilms wie z. B. eines Feldoxidfilms. Daher besteht ein Bedarf, auf dem Chip einen dicken Zwischenschicht-Isolationsfilm auszubilden, der der Potentialdifferenz zwischen der Seite mit niedriger Spannung und der Seite mit hoher Spannung standhalten kann. Im Fall des Erhaltens einer Isolationsstehspannung von 4,0 kV Effektivwert gleich jener eines Photokopplers ist es beispielsweise erforderlich, die Filmdicke des Zwischenschicht-Isolationsfilms auf 15 µm oder mehr zu erhöhen. Wenn die Dicke des Zwischenschicht-Isolationsfilms erhöht wird, wird die Kapazität des Kondensators verringert und daher entsteht ein Bedarf, die Fläche der Elektroden zu vergrößern, um die gewünschte Kapazität zu erhalten, was zu einer Vergrößerung der Chipfläche führt. Ein Prozess muss auch vorbereitet werden, in dem die Filmdicke des Zwischenschicht-Isolationsfilms gemäß der erforderlichen Stehspannung geändert wird. Überdies sind zwei Chips auf der Seite mit niedriger Spannung und mit hoher Spannung erforderlich. Folglich bestand ein Problem darin, dass die Herstellungskosten hoch sind.
- Andererseits werden die Längen von Drähten zum Durchführen einer Signalübertragung zwischen dem Chip auf der Seite mit niedriger Spannung und dem Chip auf der Seite mit hoher Spannung mit der Vergrößerung des Chipabstandes erhöht. Gewöhnliche Montagetechniken erfordern einen Chipabstand von 1 mm oder mehr. Längen von Drähten, die größer sind als dieser Wert, sind erforderlich und Drähte mit Längen von 2 bis 5 mm sind gewöhnlich erforderlich. Diese Längen sind eine oder mehrere Größenordnungen größer als jene von Stücken einer Verdrahtung, die in den IC-Chips ausgebildet ist. Daher werden die Verdrahtungskapazität und die parasitäre Induktivität, die zwischen den Drähten erzeugt wird, erhöht, Nebensprechen und Rauschen treten leicht auf und das Auftreten von Funktionsstörungen wird vermehrt. Aufgrund der Interferenz zwischen den Drähten und des externen elektromagnetischen Rauschens treten auch Signalfehler leicht auf und die Operation ist instabil.
- Die Druckschrift
JP H08 - 204 130 A - Die Druckschrift
JP 2010 - 016 815 A - Die Druckschrift
JP 2005 - 197 396 A - Die vorliegende Erfindung wurde gemacht, um die vorstehend beschriebenen Probleme zu lösen, und eine Aufgabe der vorliegenden Erfindung besteht darin, eine Halbleitervorrichtung zu schaffen, die mit verringerten Kosten hergestellt werden kann und mit verbesserter Stabilität arbeiten kann.
- Erfindungsgemäß wird diese Aufgabe durch Halbleitervorrichtungen nach einem der Ansprüche 1 bis 7 gelöst.
- Die vorliegende Erfindung macht es möglich, eine Halbleitervorrichtung zu schaffen, die mit verringerten Kosten hergestellt werden kann und die mit verbesserter Stabilität arbeiten kann.
- Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
- Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsformen der Erfindung anhand der Figuren. Von den Figuren zeigen:
-
1 eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung. -
2 eine Schnittansicht entlang der LinieI-II in1 . -
3 eine Draufsicht der Kondensatoren gemäß der ersten Ausführungsform der vorliegenden Erfindung. -
4 eine Schnittansicht entlang einer LinieI-II in3 . -
5 eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. -
6 eine Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. -
7 ein Diagramm, das eine Struktur für eine einzelne Grabenisolation (a), eine Struktur für eine vierfache Grabenisolation (b) und Spannungsverteilungen und Verteilungen des elektrischen Feldes in den Strukturen zeigt. -
8 eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. -
9 eine Draufsicht von Kondensatoren gemäß einer fünften Ausführungsform der vorliegenden Erfindung. -
10 eine Schnittansicht eines Kondensators gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. -
11 eine Draufsicht eines Kondensators gemäß einer siebten Ausführungsform der vorliegenden Erfindung. -
12 eine vergrößerte Draufsicht eines Abschnitts, der von der gestrichelten Linie in11 umgeben ist. -
13 eine Draufsicht von Kondensatoren gemäß einer achten Ausführungsform der vorliegenden Erfindung. -
14 eine Schnittansicht entlang der LinieI-II in13 . -
15 eine Draufsicht von Kondensatoren gemäß einer neunten Ausführungsform der vorliegenden Erfindung. -
16 eine Draufsicht einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. -
17 eine vergrößerte Draufsicht eines äußeren Umfangsabschnitts der in16 gezeigten Vorrichtung. -
18 eine Schnittansicht entlang der LinieI-II in17 . -
19 eine Schnittansicht entlang der LinieIII-IV in17 . -
20 eine Schnittansicht entlang der LinieV-VI in17 . -
21 eine Schnittansicht entlang der LinieVII-VIII in17 . -
22 eine Draufsicht einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel. -
23 eine vergrößerte Draufsicht eines äußeren Umfangsabschnitts einer Halbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung. -
24 eine Schnittansicht entlang der LinieI-II in23 . -
25 eine Schnittansicht entlang der LinieIII-IV in23 . -
26 eine Schnittansicht entlang der LinieV-VI in23 . -
27 eine Schnittansicht einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung. -
28 eine Schnittansicht eines Kondensators gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung. - Eine Halbleitervorrichtung gemäß den Ausführungsformen der vorliegenden Erfindung wird mit Bezug auf die Zeichnungen beschrieben. Dieselben Komponenten werden mit denselben Symbolen bezeichnet und auf die wiederholte Beschreibung derselben kann verzichtet werden.
- Erste Ausführungsform
-
1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung.2 ist eine Schnittansicht entlang der LinieI-II in1 . Ein vergrabener Oxidfilm2 ist auf der oberen Stirnseite eines Trägersubstrats1 vorgesehen, das beispielsweise aus einkristallinem Silizium besteht, und eine aktive Siliziumschicht3 ist auf dem vergrabenen Oxidfilm2 vorgesehen. Das Trägersubstrat1 , der vergrabene Oxidfilm2 und die aktive Siliziumschicht3 bilden ein Substrat von Silizium auf Isolator (SOI). - Die aktive Siliziumschicht
3 weist einen Bereich4 mit niedriger Spannung, einen Bereich5 mit hoher Spannung und einen Verbindungsbereich6 auf. Der Verbindungsbereich6 ist zwischen dem Bereich4 mit niedriger Spannung und dem Bereich5 mit hoher Spannung angeordnet. Ein Isolationsgraben7 isoliert elektrisch den Bereich4 mit niedriger Spannung, den Bereich5 mit hoher Spannung und den Verbindungsbereich6 voneinander. - Eine Signalverarbeitungsschaltung
8 mit niedrigem Potential ist im Bereich4 mit niedriger Spannung vorgesehen, verarbeitet ein erstes Signal, das beispielsweise von außen zugeführt wird, und gibt ein zweites Wechselstromsignal aus. Eine Signalverarbeitungsschaltung9 mit hohem Potential ist im Bereich5 mit hoher Spannung vorgesehen und arbeitet mit einem Potential, das höher ist als jenes, mit dem die Signalverarbeitungsschaltung8 mit niedriger Spannung arbeitet. Die Signalverarbeitungsschaltung9 mit hohem Potential verarbeitet das zweite Wechselspannungssignal und gibt ein drittes Signal zum Ansteuern eines externen Leistungshalbleiterelements (z. B. eines IGBT oder Leistungs-MOSFET) aus. - Drähte
11 sind an Kontaktstellen10 für die Signalverarbeitungsschaltung8 mit niedrigem Potential gebondet und sind mit einer externen Schaltung elektrisch verbunden. Drähte13 sind an Kontaktstellen12 für die Signalverarbeitungsschaltung9 mit hohem Potential gebondet und sind mit dem externen Leistungshalbleiterelement elektrisch verbunden. Ein Oberflächenschutzfilm14 bedeckt die Chipoberfläche und weist Öffnungen an den Kontaktstellen10 und12 auf. - Kondensatoren
15 und17 sind im Verbindungsbereich6 vorgesehen, um das zweite Wechselstromsignal von der Signalverarbeitungsschaltung8 mit niedrigem Potential zur Signalverarbeitungsschaltung9 mit hohem Potential zu übertragen. Der Kondensator15 ist ein Paar von einander gegenüberliegenden Elektroden: einer Elektrode15a mit niedrigem Potential, die mit der Signalverarbeitungsschaltung8 mit niedrigem Potential durch eine Verdrahtung16a verbunden ist, und einer Elektrode15b mit hohem Potential, die mit der Signalverarbeitungsschaltung9 mit hohem Potential durch eine Verdrahtung16b verbunden ist. Der Kondensator17 ist ein Paar von einander gegenüberliegenden Elektroden: einer Elektrode17a mit niedrigem Potential, die mit der Signalverarbeitungsschaltung8 mit niedrigem Potential durch eine Verdrahtung18a verbunden ist, und einer Elektrode17b mit hohem Potential, die mit der Signalverarbeitungsschaltung9 mit hohem Potential durch eine Verdrahtung18b verbunden ist. Die Elektroden15a und17a mit niedrigem Potential und die Elektroden15b und17b mit hohem Potential sind um einen bestimmen Abstand voneinander entfernt, um eine hohe Isolationsstehkapazität zu erhalten, und sind durch eine kapazitive Kopplung elektrisch miteinander verbunden, um eine Übertragung von Signalen zu ermöglichen. -
3 ist eine Draufsicht der Kondensatoren gemäß der ersten Ausführungsform der vorliegenden Erfindung. Die Elektroden15a und17a mit niedrigem Potential sind voneinander beabstandet und die Elektroden15b und17b mit hohem Potential sind auch voneinander beabstandet. Die Elektroden15a und17a mit niedrigem Potential und die Elektroden15b und17b mit hohem Potential sind jeweils ein Element in Kammform mit mehreren Zinken, wie in Draufsicht betrachtet. Die Zahlen von Zinken der Elektroden15b und17b mit hohem Potential sind um eins größer als jene der Zähne der Elektroden15a und17a mit niedrigem Potential. Die Zähne der Elektroden15a und17a mit niedrigem Potential sind mit den Elektroden15b und17b mit hohem Potential in drei anderen Richtungen als der Richtung, in der sie der Signalverarbeitungsschaltung8 mit niedrigem Potential zugewandt sind, wie in Draufsicht betrachtet, umhüllt (wobei sie an ihren drei Seiten den Elektroden15b und17b mit hohem Potential gegenüberliegen) . -
4 ist eine Schnittansicht entlang der LinieI-II in3 . Obwohl die Beschreibung der Struktur der Elektrode15a mit niedrigem Potential und der Elektrode15b mit hohem Potential nachstehend durchgeführt wird, gilt dieselbe Beschreibung für die Elektrode17a mit niedrigem Potential und die Elektrode17b mit hohem Potential. - Die Elektrode
15a mit niedrigem Potential ist eine mehrlagige Verdrahtungsstruktur mit ersten bis fünften Verdrahtungsschichten20a bis20e , die auf der aktiven Siliziumschicht3 gestapelt sind, wobei der Oxidfilm19 dazwischen eingefügt ist, und Leiterabschnitten21a bis21d , die die Verdrahtungsschichten20a bis20e miteinander verbinden. Die Elektrode15b mit hohem Potential ist eine mehrlagige Verdrahtungsstruktur mit ersten bis fünften Verdrahtungsschichten22a bis22e , die auf der aktiven Siliziumschicht3 gestapelt sind, wobei der Oxidfilm19 dazwischen eingefügt ist, und Leiterabschnitten23a bis23d , die die Verdrahtungsschichten22a bis22e miteinander verbinden. Die Zwischenschicht-Isolationsfilme24a bis24d sind jeweils zwischen den Verdrahtungsschichten20a bis20d und den Verdrahtungsschichten22a bis22d ausgebildet. Die mehreren Verdrahtungsschichten20a bis20e (und die Leiterabschnitte21a bis21d) und die mehreren Verdrahtungsschichten22a bis22e (und die Leiterabschnitte23a bis23d) sind kapazitiv gekoppelt, indem ihre Seitenwandoberflächen einander gegenüberliegen. - Wenn die Höhe von den Unterseiten der ersten Verdrahtungsschichten
20a und23a zu den Oberseiten der fünften Verdrahtungsschichten20e und23e h ist; der Abstand zwischen der Elektrode15a mit niedrigem Potential und der Elektrode15b mit hohem Potential d ist; die gesamte Kriechstrecke des Gegensatzes zwischen der Elektrode15a mit niedrigem Potential und der Elektrode15b mit hohem Potential L ist; und die Dielektrizitätskonstante der Zwischenschicht-Isolationsfilme24a bis24d ε ist, wird die elektrostatische KapazitätC , die zwischen der Elektrode15a mit niedrigem Potential und der Elektrode15b mit hohem Potential erzeugt wird, durch die folgende Gleichung (1) ausgedrückt: - Der Kapazitätswert
C , der zum Durchführen der Signalübertragung zwischen der Seite mit niedriger Spannung und der Seite mit hoher Spannung erforderlich ist, kann mit den Werten vonh ,L undd festgelegt werden. Der Elektrodenabstand d wird durch die erforderliche Isolationsstehspannung zwischen den Elektroden (ein Entwurfswert der Isolationsstehspannung in Bezug auf die zwischen der Seite mit niedriger Spannung und der Seite mit hoher Spannung erzeugte Potentialdifferenz) bestimmt. - In der vorliegenden Ausführungsform kann die Stehspannung zwischen den Elektroden
15a und17a mit niedrigem Potential und den Elektroden15b und17b mit hohem Potential durch den Elektrodenabstandd eingestellt werden. Das Ändern der Filmdicke des Zwischenschicht-Isolationsfilms gemäß der gewünschten Stehspannung ist nicht erforderlich. Folglich kann die gewünschte Kapazität unter Verwendung desselben Herstellungsprozesses erhalten werden. Die Signalverarbeitungsschaltung8 mit niedrigem Potential und die Signalverarbeitungsschaltung9 mit hohem Potential, die sich im Betriebspotential unterscheiden, sind durch den Isolationsgraben7 und den Oxidfilm19 elektrisch voneinander getrennt. Daher können die Herstellungskosten im Vergleich zur artverwandten Vorrichtung, die durch zwei Chips gebildet ist, verringert werden. - Es besteht kein Bedarf, eine Drahtverbindung zwischen der Seite mit niedriger Spannung und der Seite mit hoher Spannung wie z. B. jene im Stand der Technik herzustellen. Daher werden die Verdrahtungskapazität und die parasitäre Induktivität merklich klein gemacht, was folglich eine Funktionsstörung aufgrund von Nebensprechen oder Rauschen verhindert und die Operationsstabilität verbessert.
- Die Elektrode
15a mit niedrigem Potential ist mit der Elektrode15b mit hohem Potential in drei Richtungen umhüllt. Daher kann eine kapazitive Kopplung mit der Elektrode17b mit hohem Potential verhindert werden. Folglich kann eine Funktionsstörung aufgrund von Nebensprechen verhindert werden. Ebenso ist die Elektrode17a mit niedrigem Potential mit der Elektrode17b mit hohem Potential in drei anderen Richtungen als der Richtung umhüllt, in der sie der Signalverarbeitungsschaltung8 mit niedrigem Potential in Draufsicht betrachtet zugewandt ist. Daher kann eine kapazitive Kopplung mit der Elektrode15b mit hohem Potential verhindert werden. - Es ist bevorzugt, dass die Breite der Verdrahtungsschichten
20a bis20e gleich der Breite der Leiterabschnitte21a bis21d ist und dass die Breite der Verdrahtungsschichten22a bis22e gleich der Breite der Leiterabschnitte23a bis23d ist. Durch Abgleichen dieser Breiten können die Seitenwandoberflächen der Elektroden15a und17a mit niedrigem Potential und der Elektroden15b und17b mit hohem Potential mit Vorsprüngen und Aussparungen fast zu flachen Oberflächen gemacht werden. In dem Fall, in dem Vorsprünge in den Seitenwandoberflächen der Elektroden15a und17a mit niedrigem Potential und der Elektroden15b und17b mit hohem Potential existieren, wird das elektrische Feld daran konzentriert. Die Konzentration des elektrischen Feldes kann gemäßigt werden, indem die Seitenwandoberflächen mit Vorsprüngen und Aussparungen fast zu flachen Oberflächen gemacht werden. - Zweite Ausführungsform
-
5 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Ein Isolationsgraben7 umgibt vollständig jeden des Bereichs4 mit niedriger Spannung, des Bereichs5 mit hoher Spannung und des Verbindungsbereichs6 . Die Isolation jedes Bereichs wird dadurch verbessert. Selbst wenn ein teilweiser Ausfall der Isolation durch den Isolationsgraben7 bei der tatsächlichen Herstellung auftritt, kann insbesondere ein bestimmter Isolationseffekt aufrechterhalten werden, wobei somit eine Verringerung der Ausbeute verhindert wird und eine Verringerung der Herstellungskosten erreicht wird. - Dritte Ausführungsform
-
6 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Mehrere Isolationsgräben7 , die in Draufsicht vervielfacht sind (dreifache Isolation in der vorliegenden Ausführungsform), sind vorgesehen. -
7 ist ein Diagramm, das eine Struktur für eine einzelne Grabenisolation (a), eine Struktur für eine vierfache Grabenisolation (b) und Spannungsverteilungen und Verteilungen des elektrischen Feldes in den Strukturen zeigt. Mit jeder Struktur wird eine Isolation für eine Potentialdifferenz von 600 V erreicht. Im Fall einer einzelnen Grabenisolation wird ein großes elektrisches Feld lokal erzeugt und es besteht eine Möglichkeit einer Entladung an der Oberfläche und eines Isolationsdurchbruchs. Im Fall der Isolation durch die mehreren Isolationsgräben sinkt die Spannung schrittweise ab; daher wird lokal kein großes elektrisches Feld erzeugt; und das Auftreten eines Fehlers wie z. B. einer Oberflächenentladung kann verhindert werden. - Vierte Ausführungsform
-
8 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung. In der dritten Ausführungsform weist die aktive Siliziumschicht3 zwischen jedem benachbarten Paar von Isolationsgräben7 ein gleichmäßiges Potential auf und daher weist die aktive Siliziumschicht3 kapazitive Kopplungen über die Isolationsgräben entlang des ganzen Umfangs jedes Bereichs auf. Wenn eine steile Potentialdifferenz in einigen der Bereiche auftritt, wird daher Rauschen wie z. B. ein Verschiebungsstrom aufgrund der kapazitiven Kopplung über die Isolationsgräben7 erzeugt. In der vorliegenden Ausführungsform trennen daher Isolationsgräben25 die aktive Siliziumschicht3 zwischen jedem benachbarten Paar von Isolationsgräben7 in mehrere Abschnitte in einer isolierenden Weise. Dadurch werden keine kapazitiven Kopplungen über die Isolationsgräben entlang des ganzen Umfangs jedes Bereichs hergestellt, wobei folglich die Verschiebungsströme verringert werden. - Fünfte Ausführungsform
-
9 ist eine Draufsicht von Kondensatoren gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Eine Abschirmungselektrode26 , die mit einem festen Potential verbunden ist, ist zwischen dem Kondensator15 und dem Kondensator17 angeordnet. Die Abschirmungselektrode26 verwendet dieselbe Struktur (Querschnitt) wie jene der Elektrode15a mit niedrigem Potential und anderen ähnlichen Elektroden, führt eine Abschirmung gegen elektrische Signalfelder, die jeweils in den Kondensatoren15 und17 erzeugt werden, durch und kann daher eine Funktionsstörung aufgrund einer Interferenz zwischen den elektrischen Signalfeldern verhindern. Es ist erwünscht, das Potential an der Abschirmungselektrode26 auf ein virtuelles Massepotential auf der Seite desselben Potentials wie die Elektrode15a mit niedrigem Potential oder die Elektrode17a mit niedrigem Potential zu setzen, da das Potential dadurch stabilisiert wird. - Sechste Ausführungsform
-
10 ist eine Schnittansicht eines Kondensators gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. In der sechsten Ausführungsform ist jeder der Leiterabschnitte21a bis21d und der Leiterabschnitte23a bis23d in mehrere Abschnitte, die nebeneinander angeordnet sind, unterteilt. Die mehreren Leiterabschnitte21a bis21d sind zumindest an entgegengesetzten Enden der Verdrahtungsschichten20a bis20e in der Breitenrichtung angeordnet und die mehreren Leiterabschnitte23a bis23d sind zumindest an entgegengesetzten Enden der Verdrahtungsschichten22a bis22e in der Breitenrichtung angeordnet. - Jeder der Leiterabschnitte
21a bis21d und23a bis23d ist gewöhnlich ein Wolframstecker, der durch Einbetten von Wolfram in ein Kontaktloch (in linearer Form) von 0,5 µm oder weniger, das in jedem der Zwischenschicht-Isolationsfilme24a bis24d ausgebildet ist, ausgebildet wird. In einem gewöhnlichen Fall des Ausbildens eines Wolframsteckers ist die Breite des Wolframsteckers höchstens etwa 0,5 µm. Wenn die Breite der Verdrahtungsschichten20a bis20e und22a bis22e und die Breite der Leiterabschnitte21a bis21d und23a bis23d abgeglichen werden, wird folglich die Breite der Verdrahtungsschichten20a bis20e und22a bis22e auf 1,0 µm oder weniger begrenzt. In diesem Fall wird, wenn eine Anordnung, in der die Länge (gesamte Kriechstrecke) L des Gegensatzes zwischen den Elektroden15a und17a mit niedrigem Potential und der Elektroden15b und17b mit hohem Potential erhöht wird, um die Kapazität C zu erhöhen, hergestellt wird, jedes Stück der Verdrahtung in der Länge vergrößert und der WiderstandswertR wird erhöht. Eine Ersatzschaltung für die Kondensatoren15 und17 ist nicht eine einfache Schaltung des KapazitätswertsC , sondern eine verteilte konstante Schaltung des KapazitätswertsC und des WiderstandswertsR . Daher wird die Verstärkung, mit der ein Signal durch kapazitive Kopplung übertragen wird, verringert, wenn der Widerstandswert erhöht wird. - In der vorliegenden Ausführungsform weist daher jeder der Leiterabschnitte
21a bis21d und23a bis23d mehrere Stecker auf, die jeweils in mehreren Bereichen der Verdrahtungsschichten20a bis20e und22e bis22e angeordnet sind, einschließlich entgegengesetzter Enden dieser Schichten in der Breitenrichtung. Diese Konstruktion stellt sicher, dass die Breite der Verdrahtungsschichten20a bis20e und22a bis22e festgelegt werden kann, ohne auf die Breite der Leiterabschnitte21a bis21d und23a bis23d begrenzt zu sein, während die Erhöhung des Widerstandes begrenzt wird. Die Breite der Verdrahtungsschichten20a bis20e und22a bis22e kann daher erhöht werden, wobei folglich eine Verringerung der parasitären Widerstände der Kondensatoren15 und17 ermöglicht wird. - Siebte Ausführungsform
-
11 ist eine Draufsicht eines Kondensators gemäß einer siebten Ausführungsform der vorliegenden Erfindung.12 ist eine vergrößerte Draufsicht eines Abschnitts, der von der gestrichelten Linie in11 umgeben ist, die ein Beispiel eines Falls der Verwendung der Struktur gemäß der sechsten Ausführungsform (10 ) darstellt. Die Elektrode15b mit hohem Potential weist einen konvexen Abschnitt27 auf, während die Elektrode15a mit niedrigem Potential einen konkaven Abschnitt28 aufweist, der den konvexen Abschnitt27 umgibt. Der konvexe Abschnitt27 und der konkave Abschnitt28 sind in Draufsicht betrachtet konzentrisch abgerundet. Eine Verringerung der Isolationsstehkapazität kann durch Begrenzen der Konzentration des elektrischen Feldes am konvexen Abschnitt27 in dieser Weise verhindert werden. Der Kapazitätswert kann auch erhöht werden, da der Abstand d zwischen den Elektroden konstant gemacht werden kann. - Achte Ausführungsform
-
13 ist eine Draufsicht von Kondensatoren gemäß einer achten Ausführungsform der vorliegenden Erfindung.14 ist eine Schnittansicht entlang der LinieI-II in13 . Ein Isolationsgraben29 ist in der aktiven Siliziumschicht3 zwischen den Elektroden15a und17a mit niedrigem Potential und den Elektroden15b und17b mit hohem Potential vorgesehen, um die aktive Siliziumschicht3 unter den Elektroden15a und17a mit niedrigem Potential und die aktive Silizium-schicht3 unter den Elektroden15b und17b mit hohem Potential voneinander zu isolieren und zu trennen. - In dem Fall, in dem kein Isolationsgraben
29 vorgesehen ist, sind die aktive Siliziumschicht3 unter den Elektroden15a und17a mit niedrigem Potential und die aktive Siliziumschicht3 unter den Elektroden15b und17b mit hohem Potential miteinander kontinuierlich und daher sind die Elektroden15a und17a mit niedrigem Potential und die Elektroden15b und17b mit hohem Potential nur durch den Oxidfilm19 auf der aktiven Siliziumschicht3 isoliert. In der vorliegenden Ausführungsform trägt der Isolationsgraben29 auch zur Isolation bei und die Isolationsstehkapazität der Kondensatoren15 und17 kann daher verbessert werden. - Neunte Ausführungsform
-
15 ist eine Draufsicht von Kondensatoren gemäß einer neunten Ausführungsform der vorliegenden Erfindung. Ein Isolationsgraben30 ist in der aktiven Siliziumschicht3 zwischen dem Kondensator15 und dem Kondensator17 vorgesehen, um die aktive Siliziumschicht3 unter dem Kondensator15 und die aktive Siliziumschicht3 unter dem Kondensator17 voneinander zu isolieren und zu trennen. Die kapazitive Kopplung zwischen dem Kondensator15 und dem Kondensator17 durch die aktive Siliziumschicht3 kann dadurch geschwächt werden, was folglich das Verhindern einer Funktionsstörung aufgrund von Nebensprechen ermöglicht.15 stellt einen Fall mit doppelten Isolationsstrukturen von Isolationsgräben29 und30 dar. - Zehnte Ausführungsform
-
16 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform der vorliegenden Erfindung. -
17 ist eine vergrößerte Draufsicht eines äußeren Umfangsabschnitts der in16 gezeigten Vorrichtung. Mehrere Elektrodenstrukturen31 sind entlang des Umfangs (Zertrennlinie) des Trägersubstrats1 so verteilt angeordnet, dass sie den Bereich4 mit niedriger Spannung, den Bereich5 mit hoher Spannung und den Verbindungsbereich6 umgeben. Ein Isolationsgraben32 isoliert und trennt die mehreren Elektrodenstrukturen31 voneinander. Der Isolationsgraben7 ist innerhalb der mehreren Elektrodenstrukturen31 angeordnet. -
18 ist eine Schnittansicht entlang der LinieI-II in17 .19 ist eine Schnittansicht entlang der LinieIII-IV in17 .20 ist eine Schnittansicht entlang der LinieV-VI in17 .21 ist eine Schnittansicht entlang der LinieVII-VIII in17 . Jede Elektrodenstruktur31 ist eine mehrlagige Verdrahtungsstruktur mit Verdrahtungsschichten33a bis33d und Leiterabschnitten34a bis34d , die die Verdrahtungsschichten33a bis33d miteinander verbinden. Der unterste Leiterabschnitt34a , der die Elektrodenstruktur31 bildet, ist durch den Oxidfilm19 hindurch ausgebildet und steht mit der aktiven Siliziumschicht3 in Kontakt. - Obwohl der Oberflächenschutzfilm
14 die Chipoberfläche bedeckt, liegt eine Hälfte der Verdrahtungsschicht33d als oberste Schicht in der Elektrodenstruktur31 auf der äußeren Umfangsseite des Trägersubstrats1 (d. h. auf der Zertrennlinienseite) frei. Die Elektrodenstrukturen31 verhindern, dass ein Riss oder Bruch, der in der aktiven Siliziumschicht3 zum Zeitpunkt des Zertrennens verursacht wird, das Trägersubstrat1 durchdringt, so dass die Vorrichtung mechanisch beschädigt wird. - Der Effekt in der vorliegenden Ausführungsform wird im Vergleich zu einem Vergleichsbeispiel beschrieben.
22 ist eine Draufsicht einer Halbleitervorrichtung gemäß dem Vergleichsbeispiel. Im Vergleichsbeispiel umgibt eine Elektrodenstruktur35 in Form einer kontinuierlichen Schleife die Vorrichtung am Umfang des Trägersubstrats1 . Daher weist die aktive Siliziumschicht3 in Kontakt mit der Elektrodenstruktur35 an einem äußeren Umfangsabschnitt des Trägersubstrats1 ein gleichmäßiges Potential auf und kann einen Stromkriechpfad mit elektrischer Leitfähigkeit zwischen dem Bereich4 mit niedriger Spannung und dem Bereich5 mit hoher Spannung bilden. In der vorliegenden Ausführungsform isoliert und trennt der Isolationsgraben32 die mehreren Elektrodenstrukturen31 voneinander, wobei somit ermöglicht wird zu verhindern, dass die aktive Siliziumschicht3 am äußeren Umfangsabschnitt des Trägersubstrats1 zu einem Stromkriechpfad wird. - Elfte Ausführungsform
-
23 ist eine vergrößerte Draufsicht eines äußeren Umfangsabschnitts einer Halbleitervorrichtung gemäß einer elften Ausführungsform der vorliegenden Erfindung.24 ist eine Schnittansicht entlang der LinieI-II in23 .25 ist eine Schnittansicht entlang der LinieIII-IV in23 .26 ist eine Schnittansicht entlang der LinieV-VI in23 . - Aktive Siliziumschichten
3 , die durch Isolationsgräben32 unterteilt sind, und Elektrodenstrukturen31 sind in Zwischenpositionen geknickt, so dass benachbarte Paare der Elektrodenstrukturen31 entlang des Umfangs des Trägersubstrats1 einander überlappen, wobei folglich ermöglicht wird zu verhindern, dass ein Riss, der zum Zeitpunkt des Zertrennens verursacht wird, den Chip durch den Raum zwischen den zueinander benachbarten Elektrodenstrukturen31 durchdringt. - Zwölfte Ausführungsform
-
27 ist eine Schnittansicht einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform der vorliegenden Erfindung. In der zwölften Ausführungsform sind Oberflächenschutzfilme33 und34 zusätzlich zum Oberflächenschutzfilm14 vorgesehen. Der Oberflächenschutzfilm33 bedeckt nur den Verbindungsbereich6 . Der Oberflächenschutzfilm34 bedeckt den Bereich4 mit niedriger Spannung, den Bereich5 mit hoher Spannung und den Verbindungsbereich6 . - Die Elektroden
15a und17a mit niedrigem Potential und die Elektroden15b und17b mit hohem Potential sind mit einem minimalen Abstand angeordnet, der eine Isolationsstehspannung erfüllt, die zum Erhalten des gewünschten Kapazitätswerts erforderlich ist. Wenn beispielsweise die Stehspannungsklasse in der Größenordnung von 600 V liegt, ist der Abstand etwa 10 µm. Wenn die Stehspannungsklasse in der Größenordnung von 1200 V liegt, ist der Abstand etwa 20 µm. Wenn eine hohe Potentialdifferenz zwischen den Elektroden angelegt wird, die in einer solchen unmittelbaren Nähe zueinander angeordnet sind, besteht eine Möglichkeit des Auftretens einer Entladung an der Oberfläche des Oberflächenschutzfilms zwischen den Elektroden. Um dies zu verhindern, ist die Chipoberfläche mit einem Harzbeschichtungsmaterial wie z. B. Polyimid beschichtet. Es besteht jedoch eine Grenze von etwa 10 µm für die Dicke des Harzbeschichtungsmaterials in Bezug auf die Viskosität. Es besteht auch ein Bedarf am Ausbilden von Öffnungen in Bereichen der Kontaktstellen10 und12 . Daher ist es schwierig, das Harzbeschichtungsmaterial mit einer erhöhten Dicke aufzubringen. - In der vorliegenden Ausführungsform wird daher der Oberflächenschutzfilm
33 , der aus einem Film eines organischen Materials wie z. B. Polyimid ausgebildet wird, zuerst durch Aufbringen des Materials ausgebildet und dann wird Strukturieren durchgeführt, um den Oberflächenschutzfilm33 nur auf dem Verbindungsbereich6 zu belassen. Als nächstes wird der Oberflächenschutzfilm34 , der aus einem Film aus einem organischen Material wie z. B. Polyimid ausgebildet wird, durch Aufbringen des Materials ausgebildet und Strukturieren wird durchgeführt, um Öffnungen an den Kontaktstellen10 und12 auszubilden. Der Oberflächenschutzfilm kann in dieser Weise mit einer erhöhten Dicke nur im Verbindungsbereich6 ausgebildet werden, wobei somit das Verhindern einer Oberflächenentladung zwischen den Elektroden ermöglicht wird. - Dreizehnte Ausführungsform
-
28 ist eine Schnittansicht eines Kondensators gemäß einer dreizehnten Ausführungsform der vorliegenden Erfindung. In der dreizehnten Ausführungsform ist eine Struktur, die nicht die Verdrahtungsschicht20e und den Leiterabschnitt21d in der obersten Schicht der Elektrode15a mit niedrigem Potential in der ersten Ausführungsform (4 ) aufweist, vorgesehen. Die Verdrahtungsschichten20a bis20d weisen eine um eine oder mehrere Schichten kleinere Anzahl als die Verdrahtungsschichten22a bis22e auf. Eine oberste Schicht der Verdrahtungsschichten20a bis20d weist eine niedrigere Höhe als eine oberste Schicht der Verdrahtungsschichten22a bis22e auf. Folglich ist die effektive Dicke des Schutzfilms, der die Oberfläche der Elektrode15a mit niedrigem Potential bedeckt, erhöht, was folglich das Verhindern einer Oberflächenentladung ermöglicht.
Claims (14)
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei die Elektrode (15a, 17a) mit niedrigem Potential eine erste und eine zweite Elektrode (15a, 17a) mit niedrigem Potential umfasst, die voneinander beabstandet sind, die Elektrode (15b, 17b) mit hohem Potential eine erste und eine zweite Elektrode (15b, 17b) mit hohem Potential, die voneinander beabstandet sind, umfasst, die erste Elektrode (15a) mit niedrigem Potential und die erste Elektrode (15b) mit hohem Potential einen ersten Kondensator (15) bilden, die zweite Elektrode (17a) mit niedrigem Potential und die zweite Elektrode (17b) mit hohem Potential einen zweiten Kondensator (17) bilden, und eine Abschirmungselektrode (26), die mit einem festen Potential verbunden ist, zwischen dem ersten Kondensator (15) und dem zweiten Kondensator (17) angeordnet ist.
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei von der Elektrode (15a, 17a) mit niedrigem Potential und der Elektrode (15b, 17b) mit hohem Potential die eine einen konvexen Abschnitt (27) aufweist und von der Elektrode (15a, 17a) mit niedrigem Potential und der Elektrode (15b, 17b) mit hohem Potential die andere einen konkaven Abschnitt (28) aufweist, der den konvexen Abschnitt (27) umgibt, und der konvexe Abschnitt (27) und der konkave Abschnitt (28) in Draufsicht betrachtet konzentrisch abgerundet sind.
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei die Halbleitervorrichtung ferner einen dritten Isolationsgraben (29) umfasst, der die Halbleiterschicht (3) unter der Elektrode (15a, 17a) mit niedrigem Potential und die Halbleiterschicht (3) unter der Elektrode (15b, 17b) mit hohem Potential voneinander isoliert und trennt.
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei die Elektrode (15a, 17a) mit niedrigem Potential eine erste und eine zweite Elektrode (15a, 17a) mit niedrigem Potential, die voneinander beabstandet sind, umfasst, die Elektrode (15b, 17b) mit hohem Potential eine erste und eine zweite Elektrode (15b, 17b) mit hohem Potential, die voneinander beabstandet sind, umfasst, die erste Elektrode (15a) mit niedrigem Potential und die erste Elektrode (15b) mit hohem Potential einen ersten Kondensator (15) bilden, die zweite Elektrode (17a) mit niedrigem Potential und die zweite Elektrode (17b) mit hohem Potential einen zweiten Kondensator (17) bilden, und die Halbleitervorrichtung ferner einen vierten Isolationsgraben (30) umfasst, der die Halbleiterschicht (3) unter dem ersten Kondensator (15) und die Halbleiterschicht (3) unter dem zweiten Kondensator (17) voneinander isoliert und trennt.
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei die Halbleitervorrichtung ferner mehrere Elektrodenstrukturen (31) umfasst, die verteilt entlang eines Umfangs des Substrats (1) angeordnet sind und den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) umgeben; und einen fünften Isolationsgraben (32), der die mehreren Elektrodenstrukturen (31) voneinander isoliert und trennt.
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei die Halbleitervorrichtung ferner einen ersten Oberflächenschutzfilm (33) umfasst, der nur den Verbindungsbereich (6) bedeckt; und einen zweiten Oberflächenschutzfilm (34), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) bedeckt.
- Halbleitervorrichtung, die Folgendes umfasst: ein Substrat (1) mit einer Isolationsschicht (2); eine Halbleiterschicht (3) auf der Isolationsschicht (2) mit einem Bereich (4) mit niedriger Spannung, einem Bereich (5) mit hoher Spannung und einem Verbindungsbereich (6); einen ersten Isolationsgraben (7), der den Bereich (4) mit niedriger Spannung, den Bereich (5) mit hoher Spannung und den Verbindungsbereich (6) voneinander isoliert und trennt; eine Signalverarbeitungsschaltung (8) mit niedrigem Potential im Bereich (4) mit niedriger Spannung, die mit einem ersten Potential arbeitet, ein eingegebenes erstes Signal verarbeitet und ein zweites Wechselstromsignal ausgibt, eine Signalverarbeitungsschaltung (9) mit hohem Potential im Bereich (5) mit hoher Spannung, die mit einem zweiten Potential arbeitet, das höher ist als das erste Potential, das zweite Wechselstromsignal verarbeitet und ein drittes Signal ausgibt; und einen Kondensator im Verbindungsbereich (6), der das zweite Wechselstromsignal von der Signalverarbeitungsschaltung (8) mit niedrigem Potential zur Signalverarbeitungsschaltung (9) mit hohem Potential überträgt, wobei der Kondensator eine Elektrode (15a, 17a) mit niedrigem Potential, die mit der Signalverarbeitungsschaltung (8) mit niedrigem Potential verbunden ist, und eine Elektrode (15b, 17b) mit hohem Potential, die mit der Signalverarbeitungsschaltung (9) mit hohem Potential verbunden ist, umfasst, die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Verdrahtungsschichten (20a-20e) umfasst, die gestapelt sind, die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Verdrahtungsschichten (22a-22e) umfasst, die gestapelt sind, die ersten Verdrahtungsschichten (20a-20e) und die zweiten Verdrahtungsschichten (22a-22e) kapazitiv gekoppelt sind, und Seitenwandoberflächen der ersten Verdrahtungsschichten (20a-20e) und Seitenwandoberflächen der zweiten Verdrahtungsschichten (22a-22e) einander gegenüberliegen, wobei die Halbleitervorrichtung ferner einen Oberflächenschutzfilm (14) umfasst, der die ersten und die zweiten Verdrahtungsschichten (22a-22e) bedeckt, wobei entweder die ersten Verdrahtungsschichten (20a-20e) in der Anzahl um eine oder mehrere Schichten kleiner sind als die zweiten Verdrahtungsschichten (22a-22e), und die oberste Schicht der ersten Verdrahtungsschichten (20a-20e) eine geringere Höhe aufweist als die oberste Schicht der zweiten Verdrahtungsschichten (22a-22e) oder die zweiten Verdrahtungsschichten (22a-22e) in der Anzahl um eine oder mehrere Schichten kleiner sind als die ersten Verdrahtungsschichten (20a-20e) und die oberste Schicht der zweiten Verdrahtungsschichten (22a-22e) eine geringere Höhe aufweist als die oberste Schicht der ersten Verdrahtungsschichten (20a-20e).
- Halbleitervorrichtung nach einem der
Ansprüche 1 bis7 , wobei der erste Isolationsgraben (7) jeden des Bereichs (4) mit niedriger Spannung, des Bereichs (5) mit hoher Spannung und des Verbindungsbereichs (6) vollständig umgibt. - Halbleitervorrichtung nach einem der
Ansprüche 1 bis8 , wobei der erste Isolationsgraben (7) mehrere Isolationsgräben umfasst, die in der Draufsicht betrachtet vervielfacht sind. - Halbleitervorrichtung nach
Anspruch 9 , die ferner einen zweiten Isolationsgraben (25) umfasst, der die Halbleiterschicht (3) in mehrere Abschnitte in einer isolierenden Weise trennt, wobei jeder Abschnitt zwischen jedem benachbarten Paar der Isolationsgräben angeordnet ist. - Halbleitervorrichtung nach einem der
Ansprüche 1 bis10 , wobei die Elektroden (15a, 17a) mit niedrigem Potential und die Elektroden (15b, 17b) mit hohem Potential jeweils ein Element in Kammform mit mehreren Zinken in Draufsicht betrachtet sind, und die Zinken von einer der Elektroden (15a, 17a) mit niedrigem Potential und der Elektroden (15b, 17b) mit hohem Potential mit einer anderen der Elektroden (15a, 17a) mit niedrigem Potential und der Elektroden (15b, 17b) mit hohem Potential in drei Richtungen in Draufsicht betrachtet umhüllt sind. - Halbleitervorrichtung nach einem der
Ansprüche 1 bis11 , wobei die Elektrode (15a, 17a) mit niedrigem Potential einen ersten Leiterabschnitt umfasst, der jedes benachbarte Paar der ersten Verdrahtungsschichten (20a-20e) miteinander verbindet, die Elektrode (15b, 17b) mit hohem Potential einen zweiten Leiterabschnitt umfasst, der jedes benachbarte Paar der zweiten Verdrahtungsschichten (22a-22e) miteinander verbindet, eine Breite der ersten Verdrahtungsschicht gleich einer Breite des ersten Leiterabschnitts ist, und eine Breite der zweiten Verdrahtungsschicht gleich einer Breite des zweiten Leiterabschnitts ist. - Halbleitervorrichtung nach einem der
Ansprüche 1 bis12 , wobei die Elektrode (15a, 17a) mit niedrigem Potential mehrere erste Leiterabschnitte (21a-21d) umfasst, die jedes benachbarte Paar der ersten Verdrahtungsschichten (20a-20e) miteinander verbinden, an entgegengesetzten Enden der ersten Verdrahtungsschichten (20a-20e) in einer Breitenrichtung angeordnet sind und voneinander beabstandet sind, und die Elektrode (15b, 17b) mit hohem Potential mehrere zweite Leiterabschnitte (23a-23d) umfasst, die jedes benachbarte Paar der zweiten Verdrahtungsschichten (22a-22e) miteinander verbinden, an entgegengesetzten Enden der zweiten Verdrahtungsschichten (22a-22e) in einer Breitenrichtung angeordnet sind und voneinander beabstandet sind. - Halbleitervorrichtung nach
Anspruch 5 , wobei benachbarte Paare der Elektrodenstrukturen (31) entlang des Umfangs des Substrats (1) einander überlappen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-178144 | 2013-08-29 | ||
JP2013178144A JP6115408B2 (ja) | 2013-08-29 | 2013-08-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102014212521A1 DE102014212521A1 (de) | 2015-03-05 |
DE102014212521B4 true DE102014212521B4 (de) | 2020-03-12 |
Family
ID=52470655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102014212521.9A Active DE102014212521B4 (de) | 2013-08-29 | 2014-06-27 | Halbleitervorrichtungen |
Country Status (4)
Country | Link |
---|---|
US (1) | US9000554B2 (de) |
JP (1) | JP6115408B2 (de) |
CN (1) | CN104425454B (de) |
DE (1) | DE102014212521B4 (de) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170279449A1 (en) * | 2016-03-25 | 2017-09-28 | Infineon Technologies Americas Corp. | Single-Chip High Speed and High Voltage Level Shifter |
CN109379543B (zh) * | 2018-09-21 | 2021-03-23 | 海信视像科技股份有限公司 | 数字电视接收设备及其射频信号处理装置 |
CN110350026B (zh) * | 2019-07-15 | 2020-12-01 | 中国科学院上海微***与信息技术研究所 | 一种基于soi衬底的电容隔离结构及其制备方法 |
US20210057330A1 (en) * | 2019-08-22 | 2021-02-25 | Allegro Microsystems, Llc | Single chip signal isolator |
CN111326496B (zh) * | 2020-03-05 | 2023-06-02 | 思瑞浦微电子科技(苏州)股份有限公司 | 隔离电容及隔离电路 |
US11515246B2 (en) | 2020-10-09 | 2022-11-29 | Allegro Microsystems, Llc | Dual circuit digital isolator |
JP2022101068A (ja) * | 2020-12-24 | 2022-07-06 | ローム株式会社 | ゲートドライバ |
JPWO2022176188A1 (de) * | 2021-02-22 | 2022-08-25 | ||
CN113555372B (zh) * | 2021-06-30 | 2022-06-07 | 广芯微电子(广州)股份有限公司 | 一种隔断填充单元及多电压域低功耗芯片 |
US20230124931A1 (en) * | 2021-10-20 | 2023-04-20 | Empower Semiconductor, Inc. | Configurable capacitor |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204130A (ja) * | 1995-01-24 | 1996-08-09 | Nippondenso Co Ltd | 半導体集積回路装置 |
JP2005197396A (ja) * | 2004-01-06 | 2005-07-21 | Renesas Technology Corp | 半導体装置 |
JP2010016815A (ja) * | 2008-06-27 | 2010-01-21 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 容量性信号結合を用いた高電圧駆動回路及び関連する装置及び方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3798608A (en) | 1972-12-15 | 1974-03-19 | Johnson Service Co | Digital signal transmission apparatus |
JPH10116981A (ja) | 1996-10-14 | 1998-05-06 | Hitachi Ltd | 電子装置 |
SE511826C2 (sv) | 1997-03-26 | 1999-12-06 | Ericsson Telefon Ab L M | Dikesisolering |
US6873065B2 (en) | 1997-10-23 | 2005-03-29 | Analog Devices, Inc. | Non-optical signal isolator |
KR100260561B1 (ko) | 1997-12-31 | 2000-11-01 | 윤종용 | 반도체 장치의 보호막 제조방법 |
JP4431208B2 (ja) * | 1998-02-27 | 2010-03-10 | 株式会社日立製作所 | アイソレータ及びそれを用いるモデム装置 |
US6087882A (en) | 1998-12-04 | 2000-07-11 | Analog Devices, Inc. | Ultra-low power magnetically coupled digital isolator using spin valve resistors |
JP4030257B2 (ja) * | 2000-08-14 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
JP2002152001A (ja) * | 2000-11-09 | 2002-05-24 | Nec Corp | 弾性表面波フィルタおよび弾性表面波フィルタ装置 |
JP2003229488A (ja) | 2002-02-04 | 2003-08-15 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP3851898B2 (ja) | 2003-09-26 | 2006-11-29 | 株式会社東芝 | 容量素子を含む電子回路装置 |
JP2005183610A (ja) * | 2003-12-18 | 2005-07-07 | Matsushita Electric Ind Co Ltd | 半導体装置 |
US7009832B1 (en) * | 2005-03-14 | 2006-03-07 | Broadcom Corporation | High density metal-to-metal maze capacitor with optimized capacitance matching |
JP4863665B2 (ja) | 2005-07-15 | 2012-01-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP2010135572A (ja) * | 2008-12-05 | 2010-06-17 | Renesas Electronics Corp | 半導体装置 |
JP5521751B2 (ja) | 2010-05-10 | 2014-06-18 | 株式会社デンソー | 半導体装置 |
JP5776011B2 (ja) * | 2010-12-10 | 2015-09-09 | パナソニックIpマネジメント株式会社 | 絶縁キャパシタを用いた容量絶縁方式の半導体リレー |
WO2013051175A1 (ja) * | 2011-10-06 | 2013-04-11 | パナソニック株式会社 | 半導体集積回路装置 |
JP5888000B2 (ja) | 2012-02-28 | 2016-03-16 | 凸版印刷株式会社 | Sem画像適否判定方法、sem画像適否判定装置 |
-
2013
- 2013-08-29 JP JP2013178144A patent/JP6115408B2/ja active Active
-
2014
- 2014-04-14 US US14/252,649 patent/US9000554B2/en active Active
- 2014-06-27 DE DE102014212521.9A patent/DE102014212521B4/de active Active
- 2014-07-28 CN CN201410363851.2A patent/CN104425454B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08204130A (ja) * | 1995-01-24 | 1996-08-09 | Nippondenso Co Ltd | 半導体集積回路装置 |
JP2005197396A (ja) * | 2004-01-06 | 2005-07-21 | Renesas Technology Corp | 半導体装置 |
JP2010016815A (ja) * | 2008-06-27 | 2010-01-21 | Avago Technologies Ecbu Ip (Singapore) Pte Ltd | 容量性信号結合を用いた高電圧駆動回路及び関連する装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2015046549A (ja) | 2015-03-12 |
US20150061070A1 (en) | 2015-03-05 |
DE102014212521A1 (de) | 2015-03-05 |
CN104425454B (zh) | 2017-05-17 |
US9000554B2 (en) | 2015-04-07 |
CN104425454A (zh) | 2015-03-18 |
JP6115408B2 (ja) | 2017-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102014212521B4 (de) | Halbleitervorrichtungen | |
DE102013206900B4 (de) | Halbleiterbauelement mit kernlosem Übertrager und Verfahren zum Betrieb eines solchen Halbleiterbauelements | |
DE102008026467B4 (de) | Steckverbindersystem | |
DE102006056139B4 (de) | Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit | |
DE4037876C2 (de) | Laterale DMOS-FET-Vorrichtung mit reduziertem Betriebswiderstand | |
DE102009051745B4 (de) | Hochvolt-Transistor mit Mehrfach-Dielektrikum und Herstellungsverfahren | |
DE102016117597B4 (de) | Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung und Verfahren zu ihrer Herstellung | |
DE69526630T2 (de) | Verbesserungen in oder in Beziehung auf integrierte Schaltungen | |
DE102012219375B4 (de) | Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen | |
DE2542518B2 (de) | Stromversorgungssystem fuer hochintegrierte halbleiterschaltungen | |
DE102010011259A1 (de) | Halbleitervorrichtung | |
DE102014111279B4 (de) | Halbleiterchip mit integrierten Serienwiderständen und Verfahren zur Herstellung desselben | |
DE102008056206A1 (de) | Halbleitervorrichtung und Verfahren zu deren Fertigung | |
DE102011053093A1 (de) | Leuchtvorrichtung | |
DE102005046734A1 (de) | Halbleiterbauelement mit integrierter Kapazitätsstruktur | |
DE102020101535A1 (de) | Hochspannungsvorrichtung | |
DE102014211904B4 (de) | Halbleitervorrichtung | |
DE112015005198B4 (de) | Signalübertragungs-isoliereinrichtung und leistungshalbleitermodul | |
DE69233604T2 (de) | Struktur zur unterdrückung einer durch eine aufladung im dielektrikum verursachte feldumkehrung | |
EP1870938A1 (de) | Halbleiterschutzstruktur für eine elektrostatische Entladung | |
DE102018219994B4 (de) | RC-Snubberglied mit hoher Spannungsfestigkeit | |
DE102020203247B4 (de) | Halbleitervorrichtung | |
DE102011086761B4 (de) | Halbleitervorrichtung | |
DE69835825T2 (de) | Verfahren und bauelement zur verringerung von elektrischen feldkonzentrationen in soi halbleiterkomponenten | |
DE2559361C2 (de) | Halbleiterbauelement mit mehreren, Feldeffekttransistoren definierenden Zonen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R084 | Declaration of willingness to licence | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final |