DE102014001264B4

DE102014001264B4 - Präzisionsstrombegrenzung und Überstromabschaltung zum Schutz eines monolithisch integrierten Treibers mittels einer adapiven Referenzerzeugung

Info

Publication number: DE102014001264B4
Application number: DE102014001264.6A
Authority: DE
Inventors: Niron Kapoor
Original assignee: Elmos Semiconductor SE
Current assignee: Elmos Semiconductor SE
Priority date: 2014-01-29
Filing date: 2014-01-29
Publication date: 2016-12-08
Anticipated expiration: 2034-01-30
Also published as: DE102014001264A1

Abstract

Ausgangstreiberschaltung a. wobei ein Treibertransistor (D, LSD) über einem ersten gemeinsamen Anschluss (A), der Source oder Drain des Treibertransistors (D, LSD) ist, mit einer Sense-Stufe (SENSE) verbunden ist und b. wobei der Treibertransistor (D, LSD) über einem zweiten gemeinsamen Anschluss (B), der Drain oder Source des Treibertransistors (D, LSD) ist und nicht identisch zum ersten gemeinsamen Anschluss (A) ist, ebenfalls mit der Sense-Stufe (SENSE) verbunden ist und c. wobei das Gate (GD, GLSD) des Treibertransistors (D, LSD) ebenfalls mit der Sense-Stufe (SENSE) verbunden ist und d. wobei die Sense-Stufe (SENSE) von einem Sense-Strom (ISENSE) zwischen dem ersten gemeinsamen Anschluss (A) und dem zweiten gemeinsamen Anschluss (B) durchflossen wird und e. wobei Sense-Stufe (SENSE) und Treibertransistor (D, LSD) ein gemeinsames Bezugspotenzial (GND) aufweisen und f. wobei die Sense-Stufe (SENSE) in Abhängigkeit vom Sense-Strom (ISENSE) und in Abhängigkeit von dem Gate-Potenzial des Gates (GD, GLSD) des Treibertransistors (D, LSD) ein Sense-Signal (V1) erzeugt und g. wobei eine Referenzstufe (REF) ein Referenzsignal (Vref) erzeugt und h. wobei ein Controller (CTR) das Referenzsignal (Vref) und das Sense-Signal (V1) durch Differenzbildung vergleicht und ein Regelsignal (Vreg) erzeugt und i. wobei die Verstärkung des Controllers (CTR) nach Betrag und Vorzeichen so gewählt ist, dass sich Stabilität ergibt und j. wobei ein erster Eingang des Controllers (CTR) mit dem Sense-Signal (V1) verbunden ist und k. wobei ein zweiter Eingang des Controllers (CTR) mit dem Referenz-Signal (VREF) verbunden ist und l. wobei dass Gate-Potenzial des Gates (GD, GLSD) des Treibertransistors (D, LSD) von dem Regelsignal (Vreg) abhängt und m. wobei die Referenzstufe (REF) mit dem Gate (GD, GLSD) des Treibertransistors (D, LSD) verbunden ist und n. wobei das Referenzsignal (VREF) von dem Potenzial des Gates (GD, GLSD) des Treibertransistors (D, LSD) abhängt und o. wobei eine Änderung des Gate-Potenzials des Gates (GD, GLSD) des Treibertransistors (D, LSD) zu einer Spannungsänderung des Referenzsignals (VREF) führt, die der Spannungsänderung des Sense-Signals (V1) entgegengesetzt ist gekennzeichnet dadurch, p. dass die Sense-Stufe (SENSE) durch die Serienschaltung eines Sense-Transistors (MSENSE) mit einem dritten Transistor (M3) gebildet wird und ...

Description

Einleitung und Stand der Technik
Die Erfindung betrifft eine präzisere Strombegrenzung und einen Überstromschutz für einen monolithisch integrierten Low-Side-Treiber (im Weiteren LSD genannt) und für einen monolithisch integrierten High-Side-Treiber (im Weiteren HSD genannt). Unter einem Low-Side-Treiber wird in der Regel eine Treiberendstufe, beispielsweise zum Ansteuern einer ohmschen oder induktiven Last, verstanden, die den Ausgang auf das negativere von zwei möglichen Ausgangspotenzialen legen kann. Im Gegensatz dazu ist der High-Side-Treiber (im Weiteren HSD genannt). Unter einem High-Side-Treiber wird in der Regel eine Treiberendstufe, beispielsweise zum Ansteuern einer ohmschen oder induktiven Last, verstanden, die den Ausgang auf das positivere von zwei möglichen Ausgangspotenzialen legen kann. Typischerweise verbindet ein High-Side-Schalter (HSD) die Versorgungsspannung (V_Bat) mit dem Ausgang (Out) und ein Low-Side-Schalter (LSD) die Bezugsmasse (GND) mit dem Ausgang (Out). Durch eine Verriegelung wird dabei verhindert, dass es zu einem Querstrom kommt.
Eine aus dem Stand der Technik bekannte Aufgabe ist es, den Treiberstrom (I_LSD, I_HSD) zu regeln. Hierfür muss dieser erfasst und der Regelung zugeführt werden. Da das Problem für den High-Side-Treiber (HSD) und den Low-Side-Treiber (LSD) symmetrisch ist, wird zunächst der Stand der Technik für den Low-Side-Treiber (LSD) betrachtet und anschließend der Stand der Technik für den High-Side-Treiber (HSD).
Der Stand der Technik wird anhand von 1 erläutert. Im besagten Stand der Technik für die Steuerung eines Low-Side-Treibers (LSD) wird in der Regel der relativ große Treiberstrom (I_LSD) über einen separaten Sense-Transistor (M_SENSE) zwecks einfacher Weiterverarbeitung auf einen deutlich kleineren Wert, oft in einstelligen Milliampere Bereich gespiegelt und als Sense-Strom (I_SENSE) verwendet. Dieser Sense-Strom (I_SENSE) wird über einem Sense-Widerstand (R_sense), der sich zwischen dem Source-Anschluss (S_SENSE) des Sense-Transistors (M_SENSE) und dem Power-Ground (GND), also dem Masseanschluss, befindet in eine Sense-Spannung (V1) konvertiert. Auf der anderen Seite wird mit einem konstanten Referenzstrom (I_REF) über den Referenzwiderstand (R_REF), der gleicher Art wie der Sense-Widerstand (R_SENSE) ist, die Referenzspannung (V_REF) erzeugt. Die Sense-Spannung (V1) wird über einen Regler (CTR) auf Referenz-Potenzial (V_REF) geregelt. Dabei wird das gemeinsame Gate (G_LSD) des Low-Side-Treibers (LSD) und des Sense-Transistors (M_SENSE) solange variiert, bis die Sense-Spannung (V1) die Referenzspannung (V_REF) erreicht.
Ein wesentliches Problem solcher Schaltungen aus dem Stand der Technik (siehe 1) ist das Mismatch, also die Nicht-Korrelation, zwischen dem Treiberstrom (I_LSD) und dem Sense-Strom (I_SENSE).
Das besagte Mismatch kommt durch den Spannungsabfall, also die Sense-Spannung (V1), über den Sense-Widerstand (R_SENSE) zustande. Die Gate-Source-Spannung (V_{GS_LSD}) des Low-Side-Treibers (LSD) ist gegenüber der Gate-Source-Spannung (V_{GS_SENSE}) des Sense-Transistors (M_SENSE) um die Sense-Spannung (V1) erhöht. Ebenso ist die Drain-Source-Spannung (V_{DS_LSD}) des Low-Side-Treibers (LSD) gegenüber der Drain-Source-Spannung (V_{DS_SENSE}) des Sense-Transistors (M_SENSE) aus dem gleichen Grund erhöht. Dies alles hat wiederum eine Störung (Mismatch) im Spiegelverhältnis zur Folge.
Dieses Mismatch führt zu größeren Variationen der Strombegrenzung über das gemeinsame Drain-Potenzial bzw. das gemeinsame Ausgangspotenzial am Ausgang (OUT). Besonders kritisch wird diese Variation für kleinere Drain-Source-Spannungen (V_{DS_LSD,} V_{DS_SENSE}), also in dem Bereich in dem die Transistoren im Schalterbetrieb bzw. linearem Bereich arbeiten, weil dort auch durch einen relativ kleinen Spannungsabfall (Sense-Spannung V1) an dem Sense-Widerstand (R_SENSE) das Verhältnis zwischen der Drain-Source-Spannung V_{DS_LSD} des Low-Side-Treibers (LSD) und der Drain-Source-Spannung V_{DS_SENSE} des Sense-Transistors (M_sense) und damit das Mismatch zwischen dem Low-Side-Treiberstrom (I_LSD) und dem Sense-Strom (I_SENSE) groß wird. Dieses Phänomen kann anhand von 2 für einen Low-Side-Treiber (LSD) veranschaulicht werden.
Die analoge Schaltung für einen High-Side-Treiber (HSD) ist in 3 gezeigt.
Das gemeinsame Bezugspotenzial ist nun statt Masse die Betriebsspannung (V_BAT). Das Vorzeichen des Referenzstroms (I_REF) ist gedreht. Die Transistoren sind in analoger Weise eingebaut. Source und Drain sind jedoch bezogen auf den Bezugsnoten (nun V_BAT) vertauscht. Die Sense-Spannung (V1) ist nun am positiven Eingang des Controllers (CTR) und die Referenzspannung (V_REF) am negativen Eingang des Controllers (CTR) angeschlossen. Zwar ist der Mechanismus der Verkopplung ein wenig anders, da Source und Drain des High-Side-Transistors (HSD) gegenüber dem Source und Drain des Low-Side-Transistors (LSD) des vorhergehenden Beispiels in Bezug zum Bezugspotenzial (hier V_BAT, dort GND) vertauscht sind. Die Kopplung funktioniert hier aber auch. Eine Erhöhung des Potenzials am Gate des High-Side-Treibertransistors (HSD) führt gleichzeitig zu einer Vergrößerung der Sense-Spannung (V1), da der Sense-transistor mit seinem Gate mit dem Gate des High-Side-Treibertransistors (HSD) verbunden ist und ebenfalls gleichzeitig stärker zu leiten beginnt. Diese Erhöhung von V1 bedeutet eine Erniedrigung des Eingangspegels am positiven Eingang des Controllers (CTR). Damit sinkt die Regelspannung (V_REG) am Ausgang des Controllers (CTR). Damit wirkt der Controller einer Änderung entgegen und stabilisiert den Regelkreis. Bei einer Erhöhung des Ausgangsstromes, wird der Ausgangsstrom (I_Load) durch den Stromteiler auf den Treiber-Ast und den Sense-Ast aufgeteilt. Der Sense-Strom (I_SENSE) im Sense-Ast wird bei einer Erhöhung daher erhöht und führt zu einer Erhöhung der Sense-Spannung (V1), die wiederum zu einer Erniedrigung des Potenzials am positiven Eingang des Controllers (CTR) führt. Dies wiederum führt zu einer Erniedrigung der Regelspannung (V_REG), was der Erhöhung des Ausgangsstromes (I_Load) entgegen wirkt. Da hier der Sense-Transistor (M_SENSE) eine um die Sense-Spannung (V1) verminderte Drain-Source-Spannung (V_{DS_SENSE}) gegenüber der Drain-Source-Spannung (V_{DS_HSD}) des High-Side-Treibertransistors (HSD) erhält, kommt es zu Unsymmetrien, da die Sense-Spannung (V1) nicht mehr richtig erzeugt werden kann. Daher ist auch hier ein Überschwingen des Ausgangsstromes (I_OUT) mit einem Abstieg des Wertes der Differenz (V_BAT-V_OUT) aus Betriebsspannung (V_BAT) vermindert um die Ausgangsspannung (V_OUT) für kleine Werte dieser Differenz zu beobachten. (4) Dabei bewegt sich im Anlauf der Arbeitspunkt des Systems in dem Diagramm der 4 von rechts nach links.
In den vorhergehenden Beispielen wurden ausnahmslos Schaltungen mit N-Kanal-Transistoren (LSD, HSD) betrachtet. Selbstverständlich sind diese Schaltungen auch mit P-Kanal-Transistoren in entsprechend abgeänderter Form denkbar.
Es ist daher sinnvoll, die allgemeine Struktur einer solchen Schaltung genauer zu definieren. 5 zeigt eine solche allgemeine Struktur. Der Treiber (D) sei ein MOS-Transistor mit einem Gate (G). Er wird vom Treiberstrom (I_D) durchflossen, wobei dieser Treiberstrom (I_D) je nach Konfiguration negative und positive Werte haben kann. Der Transistor besitze die Anschlüsse A und B wobei wir hier offen halten wollen, ob es sich dabei um Source oder Drain handelt. Für die Betrachtung ist dies hier nämlich nur verkomplizierend.
Parallel zum Treibertransistor (D) mit seinem ersten Anschluss (A) und seinem zweiten Anschluss (B) ist eine Sense-Stufe (SENSE) geschaltet, die mit Hilfe des Potenzials am Gate (G) des Treibertransistors (D) und des sie durchfließenden Sense-Stromes (I_SENSE) eine Sense-Spannung (V1) erzeugt, die in einem vorgegebenen Arbeitsbereich der Schaltung differentiell proportional zum Sense-Strom (I_SENSE) ist, wenn das Potenzial am Gate (G) des Treibertransistors (D) unverändert ist. Der Controller (CTR) vergleicht, vorzugsweise durch Differenzbildung des Sense-Signals (V1) mit einem Referenzsignal (V_REF), diese beiden Signale miteinander und erzeugt ein Regelsignal (V_reg), das zumindest in dem besagten Arbeitsbereich differentiell proportional zur Differenz zwischen dem Sense-Signal (V1) und dem Referenzsignal (V_REF) ist. Dabei wird die Differenz mit einem Faktor durch den Controller (CTR) verstärkt, dessen Vorzeichen sich nach Transistor-Typ (N-Kanal, P-Kanal) und Schaltungskonfiguration (High-Side-Anordnung, Low-Side-Anordnung) richtet. Das Regelsignal (V_reg) steuert in diesem Beispiel eine Stromquelle (I_G), die das Gate (G) des Treibertransistors (D) lädt oder entlädt. Dabei wird hier die parasitäre Kapazität des Gates (G) des Treibertransistors (D) ausgenutzt. Natürlich kann es sinnvoll sein, zusätzliche Kapazitäten parallel zur parasitären Kapazität zu schalten. Das Referenzsignal (V_REF) wird dabei durch einen Referenzerzeugungsblock (REF) erzeugt.
Für die Nutzung der Stufe aus 5 gibt es zwei Konfigurationen: Zum Ersten eine Konfiguration, bei der einer der beiden Anschlüsse (A, B) mit Masse (GND) verbunden ist. Dies ist die Konfiguration als Low-Side-Treiber. Zum Zweiten gibt es eine Konfiguration, bei der einer der beiden Anschlüsse mit der Versorgungsspannung (V_BAT) verbunden ist. Dies ist die High-Side-Treiber-Konfiguration.
Das durch die Erfindung gelöste Problem tritt nun auf, wenn die Sense-Spannung (V1), wie oben beschrieben, am Rande des besagten Betriebsbereichs der Sense-Stufe (SENSE) nicht mehr korrekt erzeugt werden kann und nicht mehr oder nicht mehr in dem gewünschten Maße vom Sense-Strom (ISENSE) und/oder dem Gate-Potenzial des Gates (G) des Treibertransistors (D) abhängt. In diesem Fall funktioniert die Rückkopplung über den Controller (CTR) auf das Gate (G) des Treibertransistors (D) nicht mehr und der Laststrom (I_B oder I_A) weicht von der Vorgabe ab.
Aus der US4820968 und der DE69614659T2 sind Verfahren zur Kompensation des Versagens der Sense-Stufe (SENSE) am Rande des Betriebsbereiches bekannt, die einem Referenzwiderstand (Bezugszeichen RR der DE69614659T2 ) einen Transistor (Bezugszeichen PR der DE69614659T2 ) parallelschalten und diesen durch die Gate-Spannung am Treibertransistor (Bezugszeichen PW und Abschnitt [0041] der DE69614659T2 ) steuern und so über einen Controller (Bezugszeichen 11 der DE69614659T2 ) die Gate-Spannung nachsteuern oder ausschalten. Hierbei tritt das Problem auf, dass die verwendeten Widerstände (Bezugszeichen RR und RS der DE69614659T2 ) zwar untereinander matchend ausgeführt werden können, jedoch naturgemäß nicht mit den Transistoren der Schaltung matchen können.
Aufgabe der Erfindung
Die Aufgabe der Erfindung ist es ein Verfahren zur Kompensation des Versagens der Sense-Stufe (SENSE) am Rande des Betriebsbereiches bereitzustellen das ein verbessertes Matching ermöglicht. Dies trifft insbesondere auf eine Kompensation des oben beschriebenen Mismatches zwischen dem Verhalten des Low-Side-Treibers (LSD) bzw. des High-Side-Treibers (HSD) und des Sense-Transistors (M_sense) und damit die Realisierung einer präziseren Strombegrenzung und/oder einer präziseren Überstromabschaltung für einen monolithisch integrierten Low-Side-Treiber (LSD) bzw. für einen monolithisch integrierten High-Side-Treiber (HSD) für beliebige Ausgangsspannungen (V_out) zu.
Diese Aufgabe wird gelöst mit einer Vorrichtung gemäß Anspruch 1 oder 2.
Beschreibung der grundlegenden Erfindung
6 zeigt die erfindungsgemäße Modifikation des Systems aus 5. Der Referenzerzeugungsblock (REF) erzeugt nun das Referenzsignal (V_REF) in seinem Arbeitsbereich in differentiell proportionaler Abhängigkeit von dem Gate-Potenzial (V_G) des Gates (G) des Treibertransistors (D). Dabei hängt das Referenzsignal (V_REF) in der Art vom Gate-Potenzial (V_G) des Gates (G) des Treibertransistors (D) ab, dass es bei einer Variation des Gate-Potenzials (V_G) des Gates (G) des Treibertransistors (D) eine Variation des Referenzsignals (V_REF) zeigt, die gegenüber der Variation des Sense-Signals (V1) ein umgekehrtes Vorzeichen aufweist. Hierdurch verfügt die Vorrichtung über zwei statt einen Rückkoppelpfad. Der erste Rückkoppelpfad ist der über die Sense-Stufe (SENSE). Der zweite Rückkoppelpfad ist der über den Referenzerzeugungsblock (REF).
Wenn die Arbeitsbereiche des Referenzerzeugungsblocks (REF) und der Sense-Stufe (SENSE) sich zwar überlappen, aber auch Bereiche aufweisen, in denen nur der Referenzerzeugungsblock (REF) oder nur die Sense-Stufe (SENSE) funktionieren und der jeweils andere Block keine Abhängigkeit mehr zeigt, so wird der Gesamtarbeitsbereich des Gesamtsystems auf die Vereinigungsmenge des Arbeitsbereiches der Referenzerzeugungsblock (REF) und des Arbeitsbereichs der Sense-Stufe (SENSE) erweitert, was den wesentlichen erfindungsgemäßen Vorteil ausmacht.
Diese Kernidee soll nun an ausgewählten Beispielen weiter erläutert werden.
Die erfindungsgemäße Kernidee für die Umsetzung einer präzisen Strombegrenzung und eines Überstromschutzes für einen monolithisch integrierten Low-Side-Treiber-Transistor (LSD) bzw. für einen monolithisch integrierten High-Side-Treiber-Transistor (HSD) auf der beispielhaften Basis eines N-Kanal-Transistors in Rahmen dieser Erfindung stellt konkret bezogen auf die Beispiel der 1 bis 4 die Nachregelung des Referenzstroms (I_REF) und damit die gewünschte Realisierung eines adaptiven Referenzpotenzials (V_REF) als adaptives Referenzsignal dar. Diese Nachregelung des Referenzstromes (I_REF) und damit des Referenzpotenzials (V_REF) ist aus dem Stand der Technik nicht bekannt.
Im Falle einer Low-Side-Treiber-Konfiguration lässt sich auf dieser Weise die, durch den zuvor beschriebenen Spannungsabfall, Sense-Spannung (V1), an dem Sense-Widerstand (R_sense) hervorgerufene, unterschiedliche Drain-Source-Spannung (V_{DS_SENSE}) des Sense-Transistors (M_SENSE) und die Drain-Source-Spannung (V_{DS_LSD}) des Low-Side-Treibertransistors (LSD) und das in Folge entstehende Missverhältnis (Mismatch) zwischen dem Drain-Strom (I_LSD) des Low-Side-Treibertransistors (LSD) und dem Sense-Strom (I_SENSE) durch den Sense-Transistor (M_SENSE) insbesondere auch bei hohen Lastströmen (I_Load) kompensieren.
Im Falle eines High-Side-Treibers lässt sich wiederum auf diese Weise der, durch die am Sense-Widerstand (R_sense) abfallende Sense-Spannung (V1) hervorgerufene, unterschiedliche Verlauf der Drain-Spannung (V_{DS_LSD}) des High-Side-Treibers (HSD) und des Sense-Transistors (M_sense) und das in Folge entstehende Missverhältnis (Mismatch) zwischen dem Drain-Strom (I_HSD) des High-Side-Treibers (HSD) und dem Sense-Strom (I_SENSE) durch den Sense-Transistor (M_SENSE) wie beim Low-Side-Treiber (LSD) kompensieren.
In Folgenden wird die Erfindung anhand einer erfindungsgemäßen Schaltung zur Strombegrenzung entsprechend der beispielhaften 7 weiter für einen beispielhaften Low-Side-Treibertransistor (LSD) beschrieben.
Der Low-Side-Treibertransistor (LSD) der Schaltung aus 6 stellt den besagten Leistungstransistor (D) zum Treiben des Ausgangsstromes (hier I_OUT) dar. Er ist vorzugsweise mit einem relativ kleinen elektrischen Ein-Widerstand Rds_{on_LSD} versehen, um die Verluste gering zu halten. Die Sense-Stufe (SENSE) besteht hier aus dem Sense-Transistor (M_SENSE), dessen Gate mit dem Gate (G) des Treibertransistors (D), hier des Los-Side-Treibertransistors (LSD), verbunden ist. Die Sense-Stufe (SENSE) umfasst des Weiteren den dritten transistor (M3), der mit dem Sense-Transistor (M_SENSE) in Serie geschaltet ist. Der Sense-Knoten (S_SENSE) verbindet dabei Sense-Transistor (M_SENSE) und dritten Transistor (M3). Der andere Anschluss des Sense-Transistors (M_SENSE), hier dessen Drain, ist mit dem Drain des Low-Side-Treibertransistors verbunden, das dem ersten Anschluss (A) aus 6 entspricht. Der Source-Anschluss des dritten Transistors (M3) ist wie der Source-Anschluss des Low-Side-Treibertransistors (LSD) mit der Bezugsmasse (GND) verbunden. Die Bezugsmasse (GND) entspricht in diesem Beispiel also dem zweiten Anschluss (B) aus 6. Die so strukturierte Sense-Stufe (SENSE) erfüllt daher die in 6 erläuterte Funktion, wobei die Sense-Spannung (V1), die zwischen Sense-Knoten (S_SENSE) und Bezugsmasse (GND) über den dritten Transistor (M3) abfällt, von der Gate-Source-Spannung (V_{GS_SENSE}) des Sense-Transistors (M_SENSE) und damit von dem Gate-Potenzial des Gates (G_LSD) des Low-Side-Treibertransistors (LSD) sowie dem Sense-Strom (I_SENSE) abhängt. Dominiert und typischerweise überlagert wird dieser Effekt jedoch durch das Mismatch zwischen Treiberstrom (I_LSD) und Sense-Strom (I_SENSE) in Folge der um die Drain-Source-Spannung (V_{DS_M3}) des dritten Transistors (M3) gegenüber der Drain-Source-Spannung (V_{DS_LSD}) des Low-Side-Treibertransistors (LSD) verminderten Drain-Source-Spannung (V_{DS_SENSE}) des Sense-Transistors (M_SENSE). Dieser Effekt dominiert vor allem bei sehr hohen Lastströmen (I_Load). Eine Erhöhung des Sense-Stromes (I_SENSE) z.B. durch Erhöhung des Laststromes (I_Load) durch Erhöhung der Last am Ausgang (Out) oder eine Erniedrigung des Gate-Potenzials am Gate (G_LSD) des Low-Side-Treibertransistors (LSD) haben eine Erhöhung der Sense-Spannung (V1) und damit eine Erniedrigung des Gate-Potenzials des Gates (G_LSD) des Low-Side-Treibertransistors (LSD) zur Folge, die wiederum der Laststromerhöhung entgegenwirkt. Auf der Referenzseite wird der Referenzerzeugungsblock (REF) aus 6 nun durch eine Referenzstromquelle (I_REF) in Kombination mit dem vierten Transistor (M4) gebildet, die zusammen die Referenzspannung (V_REF) erzeugen. Durch den zusätzliche ersten Transistor (M1), der dem vierten Transistor (M4) parallelgeschaltet und ebenfalls Teil des Referenzerzeugungsblocks (REF) ist, wird ein Teil des Referenzstromes (I_REF) als Hilfsstrom (I_h) am vierten Transistor (M4) vorbeigeleitet, wodurch die Referenzspannung (V_REF) sinkt. Da der erste Transistor (M1) mit seinem Gate-Anschluss mit dem Gate (G_LSD) des Low-Side-Treiber-Transistors (LSD) verbunden ist, führt eine Erhöhung des Gate-Potenzials des Gates (G_LSD) des Low-Side-Treibertransistors (LSD) somit zu einer Verringerung der Referenzspannung (V_REF), was infolge des invertierenden Eingangs des Controllers (CTR) zu einer Erhöhung der Regelspannung (V_reg) führt. Diese wiederum verursacht eine Verringerung des Gate-Potenzials des Gates (G_LSD) des Low-Side-Transistors, da der zweite Transistor (M2) nun öffnet. Der zweite Rückkoppelkreis ist damit geschlossen.
Der Sense-Transistor (M_sense) wird typischerweise mit einem deutlich kleinerem Weiten-zu-Längen-Verhältnis (W/L-Verhältnis, (W/L)_SENSE) in Relation zum W/L-Verhältnis ((W/L)_LSD) des Low-Side-treibers (LSD) gefertigt. Das W/L-Verhältnis ((W/L)_SENSE) des Sense-Transistors (M_SENSE) entspricht dabei dem der übrigen Transistoren (M1, M4, M3) und zwar insbesondere auch dem des dritten Transistors (M3), des vierten Transistors (M4) und des ersten Transistors (M1).
Die Grundidee der erfindungsgemäßen Vorrichtung ist es somit bezogen auf diese beispielhafte Low-Side-Treiberkonfiguration, einen Hilfsstrom (I_h) entsprechend des durch dem Mismatch bedingten, oben erläuterten Stromfehlers in dem Sense-Pfad durch den hier dargestellten ersten Transistor (M1) auch auf der Referenzseite zu modulieren und diesen Hilfsstrom (I_h) von dem ursprünglich konstanten Referenzstrom (I_REF) abzuziehen.
Hierbei wird ausgenutzt, dass die Transistoren (LSD, M_sense, M1, M3 und M4) vorzugsweise vom gleichen Transistortyp sind und daher mit gleichen Eigenschaften (Fachbegriff „matchend“) gefertigt werden können.
Für diesen Zweck werden als Spannungsfühler und zur Referenzspannungserzeugung statt Sense-Widerständen (R_SENSE) aus dem Stand der Technik, im Linear-Modus operierende Transistoren, konkret der dritte Transistor (M3) und der vierte Transistor (M4), verwendet.
Der dritte Transistor (M3) konvertiert den Sense-Strom (I_SENSE), wie bereits beschrieben, zur Sense-Spannung (V1), die der Drain-Source-Spannung (V_{ds_M3}) dieses dritten Transistors (M3) entspricht. Der Verstärker (CTR) begrenzt die Gate-Spannung (V_{GS_LSD}) des Low-Side-Treibertransistors (LSD) und die Gate-Spannung (V_{GS_SENSE}) des Sense-Transistors (M_sense), sobald die Sense-Spannung (V1) das Referenzpotenzial (V_ref) übersteigt. Ein wesentlicher Vorteil gegenüber der Schaltung (siehe 1) entsprechend dem Stand der Technik ist, dass im Normalbetrieb die Schaltungseigenschaften wie Propagation-Delay, Anstiegszeit (Risetime) oder Anstiegsraten (Slewrates) durch den Verstärker (CTR) nicht beeinflusst werden. Sie können entsprechend den jeweiligen Anforderungen des jeweiligen Implementierungsfalles durch die geeignete konstruktive Einstellung der Ein-Stromquelle (I_on) und der Aus-Stromquelle (I_off) frei bestimmt werden. Diese werden je nach Schaltzustand mit dem Gate (G_LSD) des Low-Side-Treiber-Transistors (LSD) durch den ON-Schalter (S_ON) und den OFF-Schalter (S_OFF) verbunden.
Das Gate des ersten Transistors (M1) im Referenzpfad ist mit dem Gate (G_LSD) des Low-Side-Treiber-Transistors (LSD) und dem Gate des Sense-Transistors (M_sense) verbunden. Seine Drain-Source-Spannung (V_{DS_SENSE}) entspricht somit der Drain-Source-Spannung (V_{DS_M3}) des dritten Transistors (M3) und damit der Sense-Spannung (V1), die im Begrenzungsfall durch die Unterregelung des Gate-Anschlusses (G_LSD) des Low-Side-Treibertransistors (LSD) der Drain-Source-Spannung (U_{DS_M4}) über den vierten Transistor (M4) und damit der Referenzspannung (V_REF) entspricht. Beim Aktivieren, also dem leitend Schalten, des Low-Side-Treibertransistors (LSD) wird zunächst im Normalbetrieb die Gate-Spannung (V_{GS_LSD}) des Low-Side-Treibertransistors (LSD) durch die Ein-Stromquelle (I_on) hochgezogen. Da die parasitären Kapazitäten mehr oder weniger fixiert sind, wird daher die Gate-Source-Spannung (V_{GS_LSD}) des Low-Side-Treibertransistors (LSD) mit einer definierten Anstiegsgeschwindigkeit, der Slewrate, langsam bis auf das Begrenzungspotenzial (V_LIM) hochgezogen. Dabei wird dann die Ausgangsspannung (V_out) durch den Low-Side-Treibertransistor (LSD) abgesenkt. Der Fehler (Mismatch) des Treiberstroms (I_LSD) zum Sense-Strom (I_SENSE) steigt dann zunächst. Auf der anderen Seite, steigt bei dem steigenden Potenzial (V_{GS_LSD}, V_{GS_M1}) des gemeinsamen Gates (G_LSD) des Low-Side-Treibertransistors (LSD) und des ersten Transistors (M1), der Hilfsstrom (I_h) durch den ersten Transistor (M1) an, der nun von dem Referenzstrom (I_REF) abgezogen wird. Auf diese Weise sinkt nun die Referenzspannung (V_REF), die nun wiederum durch die Herunterregelung der Gate-Source-Spannung (V_{GS_LSD}) des Low-Side-Treibertransistors (LSD) einer durch den Mismatch bedingten Steigerung des Treiberstroms (I_LSD) entgegenwirkt.
Um eine gute Übereinstimmung der Eigenschaften (Fachbegriff „Matching“) der Transistoren innerhalb der Vorrichtung zu erzielen, sind der Low-Side-Treiber-Transistor (LSD), der Sense-Transistor (M_SENSE), der erste Transistor (M1), der dritte Transistor (M3) und der vierte Transistor (M4) von gleichem Typ. Das Weiten-zu-Längenverhältnis (W/L)_M3 des dritten Transistors (M3) im Verhältnis zu dem Weiten-zu-Längenverhältnis (W/L)_MSENSE des Sense-Transistors (M_SENSE), sollte das gleiche Verhältnis haben, wie das Weiten-zu-Längenverhältnis (W/L)_M4 des vierten Transistoren (M4) zum Weiten-zu-Längenverhältnis (W/L)_M1 des ersten Transistoren (M1). Also es muss gelten:
Nehmen wir nun an, dass das Weiten-zu-Längenverhältnis (W/L)_LSD des Low-Side-Treiber-Transistors (LSD) ein ganzzahliges Vielfaches des Weiten-zu-Längenverhältnis (W/L)_SENSE des Sense-Transistors (M_SENSE) ist, sodass gilt:
mit n als ganzer Zahl.
Nehmen wir nun weiter an, dass das Weiten-zu-Längenverhältnis (W/L)_M3 des dritten Transistors (M3) ein ganzzahliges Vielfaches des Weiten-zu-Längenverhältnis (W/L)_M4 des vierten Transistors (M4) ist, sodass gilt:
Dann ergibt sich für alle Transistoren in linearem Bereich als Bedingung: V_{GS_LSD} = V_{GS_SENSE} = V_{GS_M1} ≈ V_{GS_M3} = V_{GS_M4} = V_LIM
Die Gate-Source-Spannung (V_{GS_LSD}) des Low-Side-Treibertransistors (LSD) ist also etwa gleich der Gate-Source-Spannung (V_{GS_SENSE}) des Sense-Transistors (M_SENSE) und etwa gleich der Gate-Source-Spannung (V_{GS_M1}) des ersten Transistors (M1) und etwa gleich der Gate-Source-Spannung (V_{GS_M3}) des dritten Transistors (M3) und etwa gleich der Gate-Source-Spannung (V_{GS_M4}) des vierten Transistors (M4) und letztlich gleich der Begrenzungsspannung (V_LIM).
Damit gilt:
und
(V_LIM) ist hier die maximal erlaubte Gate-Source-Spannung (V_{GS_LSD}) des eingesetzten Low-Side-Treibertransistors (LSD). Bei einem vorhandenen Gate-Source-Schutz z.B. über zusätzlichen Zenerdioden kann diese Spannung (V_LIM) auch beliebig groß bis hin zum Versorgungspotenzial (V_BAT) gewählt werden. Mit der Bedingung:
Resultiert daraus für den Low-Siede-Treiberstrom I_LSD: I_LSD ≈ n·m·I_REF Wobei I_REF der Referenzstrom ist.
Geht die Schaltung in die Strombegrenzung, so wird das gemeinsame Gate-Potenzial (V_{GS_LSD}) des Low-Side-Treibertransistors (LSD) und des Sense-Transistors (M_SENSE) herunter geregelt. Damit sinken die Gate-Source-Spannungen (V_{GS_LSD} und V_{GS_SENSE}) an diesen beiden Transistoren aber auch die Gate-Source-Spannung (V_{GS_M1}) an dem ersten Transistor (M1). Damit gilt für den Drain-Source-Widerstand (Rds_M3) des dritten Transistors (M3) und den Drain-Source-Widerstand (Rds_M4) des vierten Transistors (M4) und den Drain-Source-Widerstand (Rds_M1) des ersten Transistors (M3) und den Drain-Source-Widerstand (Rds_MSENSE) des Sense-Transistors (M_SENSE):
Weiterhin gilt: I_LSD ≈ n·m·I_REF
Es bleibt ein kleiner Restfehler, der sich durch den Spannungsabfall am dritten Transistor (M3) und damit durch die unterschiedliche Gate-Source-Spannungen (V_{GS_SENSE}) des Sense-Transistors (M_sense) und des ersten Transistors (M1) ergibt. Dieser Fehler ist aber für:
vernachlässigbar.
Erfahrungsgemäß ist das bevorzugtes Verhältnis zwischen diesen Paaren:
Die 8 veranschaulicht den Verlauf des Ausgangsstromes (I_Load = I_OUT) des Low-Side-Treibertransistors (LSD) in Abhängigkeit von der Ausgangsspannung (V_OUT) am Ausgang (Out) an einer erfindungsgemäßen Vorrichtung mit der oben beschriebenen erfindungsgemäßen adaptiven Referenz.
Nachdem die erfindungsgemäße Struktur für die Anwendung bei der Steuerung eines Low-Side-Treibers (LSD) als Low-Side-Treiber-Konfiguration beschrieben wurde, zeigt 9 nun eine erfindungsgemäße Schaltung für eine High-Side-Treiberkonfiguration.
Wie zuvor im Stand der Technik ist das Bezugspotenzial nun die Betriebsspannung (V_BAT), die mit dem ersten Anschluss (A) des Treibers (D) aus 6 verbunden ist. Der Referenzerzeugungsblock ist dahingehend geändert, dass das Paar aus erstem Transistor (M1), der der Rückkopplung dient, und viertem Transistor (M4), der den Arbeitspunkt für die Referenzspannung (V_REF) typischerweise wesentlich bestimmt, mit der Referenzstromquelle (I_REF) zwar noch in Serie liegt, jedoch deren Reihenfolge vertauscht wurde. Eine Erniedrigung der Gate-Source-Spannung (V_{GS_HSD}) des High-Side-Treibertransistors (HSD) hat automatisch aber auch eine Erniedrigung der Gate-Source-Spannung (V_{GS_M1}) des ersten Transistors (M1) zur Folge. Hierdurch erniedrigt sich der Hilfsstrom (I_h). Damit steigt der Anteil des Referenzstromes (I_REF), der durch den vierten Transistor (M4) fließt. Damit erhöht sich die Referenzspannung (V_REF) wodurch das Potenzial am positiven Eingang des Controllers (CTR) absinkt. Dies hat eine Erniedrigung der Regelspannung (V_reg) zur Folge, was zu einer geringeren Entladung des Gates (G_HSD) des High-Side-Treibertransistors (HSD) führt. Damit wirkt dieser Regelkreis einer Änderung des Gate-Potenzials am Gate (G_HSD) des High-Side-Treibertransistors (HSD) entgegen. Dieser Regelkreis ist damit geschlossen. Bei einer Erhöhung des Gate-Potenzials am Gate (G_HSD) des High-Side-Treibertransistors (HSD) reagieren die Pegel entsprechend umgekehrt.
Die andere Regelschleife führt bei einer Erniedrigung des Gate-Potenzials des Gates (G_HSD) des High-Side-Treibertransistors (HSD) zu einer Erniedrigung der Gate-Source-Spannung (V_{GS_SENSE}) des Sense-Transistors (M_SENSE) Hierdurch verringert sich die Sense-Spannung (V1), da der Sense-Strom (I_SENSE) sich verringert und somit weiniger Spannung über den dritten Transistor (M3) als Drain-Source-Spannung (V_{DS_M3}) abfällt. Hierdurch erhöht sich das Eingangspotenzial am negierenden Eingang des Controllers (CTR). Daher sinkt auch hier die Regelspannung (V_reg) ab und die Entladung des Gates (G_HSD) des High-Side-Treibertransistors (HSD) nimmt ab. Somit ist auch diese regelschleife geschlossen. Bei einer Erhöhung des Gate-Potenzials des Gates (G_HSD) des High-Side-Treibertransistors (HSD) verhalten sich die Pegel wieder analog umgekehrt. Man beachte, dass der zweite Transistor (M2) zu einer weiteren Negierung führt, weshalb die Anschlüsse des Controllers in der 9 gegenüber der 3 vertauscht sind, was einer Multiplikation der Verstärkung des Controllers (CTR) mit –1 gleichkommt.
Wie zuvor, wird durch diese Schaltung das Verhalten des High-Side-Treibers so modifiziert, dass es zu keinem Überschwinger mehr kommt. (10)
Das in der erfindungsgemäßen Vorrichtung verwirklichte Verfahren einer adaptiven Nachregelung der Referenz kann auch zur präzisen Überstromerkennung und Überstromabschaltung verwendet werden. Dabei wird in 11 anhand eines Low-Side-Treibers veranschaulicht, der Regler durch einen Komparator ersetzt. Sobald hier der Treiberstrom (I_LSD) das voreingestellte maximale Stromniveau (I_LIM) bzw. die Sense-Spannung (V1) das Referenzpotenzial (V_REF) überschreitet, wird der Low-Side-Treibe-Transistor (LSD) über eine Logik oder einen Digitalteil abgeschaltet. Hierfür wird der OFF-Schalter (S_OFF) geschlossen und die Aus-Stromquelle I_OFF mit den Gates des Low-Side-Treibers (LSD und des Sense-Transistors (M_SENSE) verbunden. Gleichzeitig werden die Ein-Stromquelle I_ON und die Referenzstromquelle (I_REF) durch öffnen des ersten ON-Schalters (S_ON1) und des zweiten ON-Schalters (S_ON2) abgekoppelt. Die Gates des Low-Side-Treibertransistors (LSD) und des Sense-Transistors (M_sense) werden hierdurch entladen und die beiden Transistoren gehen in einen Zustand niedriger Leitfähigkeit über. Hier sind natürlich auch kompliziertere digitale Strukturen zur Steuerung denkbar, die mehrere logische Funktionen abdecken. Der hier dargestellte digitale Schaltungsteil ist insofern nur beispielhaft. Auch können ggf. die Stromquellen selbst abgeschaltet werden und bedürfen nicht zwingend eines Schalters. Eine ähnliche Schaltung ist natürlich mit gleichen Modifikationen auch für die Steuerung eines High-Side-Treibers (HSD) möglich.
Die erfindungsgemäße Ausgangstreiberschaltung zeichnet sich also zunächst durch eine aus dem Stand der Technik bekannte Struktur aus, bei der ein Treibertransistor (D, LSD, HSD) über einem ersten gemeinsamen Anschluss (A), der typischerweise identisch mit der Source oder dem Drain des Treibertransistors (D, LSD, HSD) ist, mit einer Sense-Stufe (SENSE) verbunden ist. Dabei ist der Treibertransistor (D, LSD, HSD) über einem zweiten gemeinsamen Anschluss (B), der nun das Drain des Treibertransistors (D, LSD, HSD) ist, wenn zuvor der erste gemeinsame Anschluss (A) die Source des Treibertransistors (D, LSD, HSD) war, oder der nun die Source des Treibertransistors (D, LSD, HSD) ist, wenn zuvor der erste gemeinsame Anschluss (A) das Drain des Treibertransistors (D, LSD, HSD) war, ebenfalls mit der Sense-Stufe (SENSE) verbunden. Es ist offensichtlich, dass dabei der zweite Anschluss (B) nicht identisch zum ersten gemeinsamen Anschluss (A) sein darf. Gleichzeitig ist das Gate (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) ebenfalls mit der Sense-Stufe (SENSE) verbunden. Der Sense-Strom (I_SENSE) durchfließt dabei die Sense-Stufe (SENSE) zwischen dem ersten gemeinsamen Anschluss (A) und dem zweiten gemeinsamen Anschluss (B).
Sense-Stufe (SENSE) und Treibertransistor (D, LSD, HSD) weisen hierbei ein gemeinsames Bezugspotenzial (VBAT, GND) auf. Die Sense-Stufe (SENSE) erzeugt in Abhängigkeit vom Sense-Strom (I_SENSE) und in Abhängigkeit von dem Gate-Potenzial des Gates (G_D, G_LSD, G_HSD) des Treibertransistors (D, HSD, LSD) ein Sense-Signal (V1). Eine Referenzstufe (REF) erzeugt ein Referenzsignal (V_REF). Paralleldazu vergleicht ein Controller (CTR) das Referenzsignal (V_REF) und das Sense-Signal (V1) durch Differenzbildung und erzeugt ein Regelsignal (Vreg). Die Verstärkung des Controllers (CTR) wird in der Konstruktionsphase dabei so nach Betrag und Vorzeichen gewählt, dass sich für die zwei oben beschriebenen Regelkreise Stabilität ergibt. Der Controller weist dabei typischerweise zwei Eingänge auf. Ein erster Eingang des Controllers (CTR) ist mit dem Sense-Signal (V1) verbunden und
ein zweiter Eingang des Controllers (CTR) ist mit dem Referenz-Signal (V_REF) verbunden. Das Gate-Potenzial des Gates (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) hängt dabei von dem Regelsignal (Vreg) ab. Über diesen bekannten Stand der Technik hinaus zeichnet sich das erfindungsgemäße System dadurch aus, dass zum Ersten die Referenzstufe (REF) mit dem Gate (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) verbunden ist und dass zum Zweiten das Referenzsignal (V_REF) von dem Potenzial des Gates (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) abhängt und dass zum Dritten die Wirkung einer Änderung des Gate-Potenzials des Gates (GD, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) auf das Referenzsignals (V_REF) der Wirkung auf das Sense-Signal (V1) entgegengesetzt ist.
In einer besonderen Ausprägung der Erfindung wird die Sense-Stufe (SENSE) durch die Serienschaltung eines Sense-Transistors (M_SENSE) mit einem dritten Transistor (M3) gebildet. Das Drain des dritten Transistors (M3) ist dabei über einen gemeinsamen Sense-Koten (S_SENSE) mit der Source des Sense-Transistors (M_SENSE) verbunden. Die Spannung zwischen Bezugspotenzial (VBAT, GND) und gemeinsamen Sense-Knoten (SENSE) stellt hier das Sense-Signal (V1) dar, das mit dem besagten ersten Eingang des Controllers (CTR) verbunden ist.
Das Drain des Sense-Transistors (M_SENSE) ist mit einem der zwei gemeinsamen Anschlüsse (A, B) verbunden. Die Source des dritten Transistors (M3) ist hierbei mit dem jeweils anderen der gemeinsamen Anschlüsse (B, A) verbunden. Schließlich ist das Gate des Sense-Transistors (M_SENSE) mit dem Gate (GD, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) verbunden. Das Gate des dritten Transistors (M3) ist mit einer weiteren Referenzspannung (VCP, V_LIM) verbunden, um den Arbeitspunkt festzulegen.
In einer weiteren besonderen Ausführung der Ausgangstreiberschaltung wird wiederum die Sense-Stufe (SENSE) durch die Serienschaltung eines Sense-Transistors (MSENSE) mit einem dritten Transistor (M3) gebildet. Nun ist jedoch die Source des dritten Transistors (M3) über einen gemeinsamen Sense-Koten (S_SENSE) mit dem Drain des Sense-Transistors (M_SENSE) verbunden. Im Gegensatz zur zuvor beschriebenen Ausführung stellt die Spannung zwischen Bezugspotenzial (VBat, GND) und gemeinsamen Sense-Knoten (S_SENSE) das Sense-Signal (V1) dar, das wieder mit dem ersten Eingang des Controllers (CTR) verbunden ist. Die Source des Sense-Transistors (M_SENSE) ist mit einem der gemeinsamen Anschlüsse (A, B) verbunden. Das Drain des dritten Transistors (M3) ist hierbei wiederum mit dem jeweils anderen der gemeinsamen Anschlüsse (B, A) verbunden. Das Gate des Sense-Transistors (M_SENSE) ist mit dem Gate (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) verbunden. Das Gate des dritten Transistors ist hierbei mit einer weiteren Referenzspannung (VCP, V_LIM) verbunden.
In einer weiteren Ausführung umfasst der Referenzerzeugungsblock (REF) einen vierten Transistor (M4), der mit seinem Drain mit einem Bezugspotenzial (VBAT) verbunden ist.
Dabei ist der vierte Transistor (M4) mit seiner Source mit einem Referenzknoten (S_REF) und das Gate des vierten Transistors (M4) mit einem weiteren Referenzpotenzial (VCP) verbunden. Darüber hinaus umfasst der Referenzerzeugungsblock (REF) einen ersten Transistor (M1), der mit seinem Drain mit einem Bezugspotenzial (VBAT) verbunden ist. Dabei ist der erste Transistor (M1) mit seiner Source mit einem Referenzknoten (S_REF) und das Gate des ersten Transistors (M1) mit dem Gate (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) verbunden. Gleichzeitig speist eine Referenzstromquelle einen Referenzstrom (I_REF) in den Referenzknoten (S_REF) ein. Der so aufgebaute Referenzerzeugungsblock gibt an dem Referenzknoten (S_REF) das Referenzsignal (V_REF) aus, das mit dem zweiten Eingang des Controllers (CTR) verbunden ist.
In einer weiteren Ausführung der erfindungsgemäßen Ausgangstreiberschaltung umfasst der Referenzerzeugungsblock (REF) einen vierten Transistor (M4), der mit seiner Source mit einem Bezugspotenzial (GND) verbunden ist. Dabei ist der vierte Transistor (M4) mit seinem Drain mit einem Referenzknoten (S_REF) und das Gate des vierten Transistors (M4) mit einem weiteren Referenzpotenzial (V_LIM) verbunden.
Der Referenzerzeugungsblock (REF) umfasst des Weiteren einen ersten Transistor (M1), der mit seiner Source mit einem Bezugspotenzial (GND) und mit seinem Drain mit einem Referenzknoten (S_REF) verbunden ist. Das Gate des ersten Transistors (M1) ist mit dem Gate (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) verbunden. Eine Referenzstromquelle speist einen Referenzstrom (I_REF) in den Referenzknoten (S_REF) ein. Der so aufgebaute Referenzerzeugungsblock (REF) gibt dabei an dem Referenzknoten (SREF) das Referenzsignal (V_REF) aus, das mit dem zweiten Eingang des Controllers (CTR) verbunden ist.
In einer weiteren Ausprägung der Erfindung handelt es sich bei den Transistoren (D, LSD, HSD, M1, M2, M3, M4) um N-Kanal-Transistoren oder alternativ um P-Kanal-Transistoren. Wichtig ist hierbei ach, dass es sich um Transistoren gleichen Typs handeln sollte, die gut „matchen“ sollten, also so konstruiert sein sollten, dass sie annähernd gleiche Eigenschaften haben oder aus solchen Transistoren zusammengesetzt sind.
In einer weiteren Ausprägung der Erfindung hat der Ausgangstreiber eine High-Side-Konfiguration hat oder eine Low-Side-Konfiguration. Natürlich können solche Treiber zu komplexeren Halb- oder Vollbrücken zusammengeschaltet werden.
Eine weitere Ausprägung der Erfindung zeichnet sich zusätzlich dadurch aus, dass das W/L Verhältnis ((W/L)_M3) des dritten Transistors (M3) geteilt durch das W/L Verhältnis ((W/L)_SENSE) des Sense-Transistors (M_SENSE) auf der einen Seite bis auf eine Abweichung von +/–25%, oder besser +/–10%, oder besser +/–5%, oder besser +/–2% oder besser +/–1% oder besser +/–0,5% auf der anderen Seite dem W/L Verhältnis ((W/L)_M4) des vierten Transistors (M4) geteilt durch das W/L Verhältnis ((W/L)_M1) des ersten Transistors (M1) entspricht.
Eine weitere Ausprägung der Erfindung zeichnet sich zusätzlich dadurch aus, dass für das W/L Verhältnis ((W/L)_M3) des dritten Transistors (M3) geteilt durch das W/L Verhältnis ((W/L)_SENSE) des Sense-Transistors (M_SENSE) ein Wert größer als 1 und/oder größer als 2 und/oder größer als 5 und/oder größer als 10 und/oder größer als 20 und/oder größer als 50 und/oder größer als 100 und/oder bevorzugt 10 +/– 1 ist.
Eine weitere Ausprägung der Erfindung zeichnet sich dadurch aus, dass für das W/L Verhältnis ((W/L)_M4) des vierten Transistors (M4) geteilt durch das W/L Verhältnis ((W/L)_M1) des ersten Transistors (M1) größer als 1 und/oder größer als 2 und/oder größer als 5 und/oder größer als 10 und/oder größer als 20 und/oder größer als 50 und/oder größer als 100 und/oder bevorzugt 10 +/– 1 ist.
Eine weitere Ausprägung der Erfindung zeichnet sich dadurch aus, dass im eingeschalteten Zustand das Verhältnisse des differentiellen On-Widerstands (R_{ds_M3}) des dritten Transistors (M3) geteilt durch den differentiellen On-Widerstand (R_{ds_Msense}) des Sense-Transistors (M_SENSE) auf der einen Seite bis auf eine Abweichung von +/–25%, oder besser +/–10%, oder besser +/–5%, oder besser +/–2% oder besser +/–1% oder besser +/–0,5% auf der anderen Seite dem Verhältnis des differentiellen On-Widerstands (R_{ds_M4}) des vierten Transistors (M4) geteilt durch den differentiellen On-Widerstand (R_{ds_M1}) des ersten Transistors (M1) entspricht.
Eine weitere Ausprägung der Erfindung mit einer Modifikation der Strombegrenzung zu einer Überstromerkennung und/oder einer Überstromabschaltung zeichnet sich dadurch aus, dass der Controller (CTR) ein Komparator ist und er ein Mittel zum Vergleichen des Sense-Signals (V1) mit einem Referenzsignal (V_REF) aufweist, das ein logisches Komparatorsignal (V_Komp) in Abhängigkeit von dem Vergleichsergebnis zwischen diesen beiden Signalen (V1, V_REF) ausgibt.
Der erfindungsgemäße Ausgangstreiber weist darüber hinaus eine digitale Logik zur Weiterverarbeitung des Komparatorsignals (V_Komp) auf. In Abhängigkeit von diesem Komparatorsignal (VKomp) wird der Treiber-Transistor (D, LSD, HSD) bei der Überschreitung einer Überstromerkennungsschwelle abgeschaltet.
Das wesentliche Merkmal des Ausgangstreibers ist somit, dass er im Gegensatz zum Stand der Technik über zwei Rückkoppelschleifen verfügt und dass diese Rückkoppelschleifen unterschiedliche aber zumindest überlappende Betriebsbereiche hinsichtlich des Ausgangsstromes (I_Load) aufweisen.
Als Letztes sein noch erwähnt, dass der bisher nur wenig beschriebene zweite Transistor eine wichtige Sicherheitstechnische Aufgabe hat. Diese ist von Bedeutung, wenn es sich bei der Treiberstufe um eine Ausgangsstufe zur Zündung von Airbag-Sprengkapseln handelt. Der gegenüber dem Stand der Technik zusätzliche Transistor (M2) ist in den beispielhaften Zeichnungen als N-Kanal-Transistor ausgeführt, der mit seinem Drain mit dem Gate (G_D, G_LSD, G_HSD) des jeweiligen Treibertransistors (D, LSD, HSD) verbunden ist. Das Source ist mit dem Bezugspotenzial, typischerweise die Bezugsmasse (GND) verbunden. Dieser zweite Transistor (M2) wird dabei durch das Regelsignal (V_reg) des Controllers (CTR) gesteuert. Dieses Regelsignal (V_reg) ist mit seinem Gate-Anschluss verbunden. Wird das Gate des zweiten Transistors (M2) aktiviert und damit der zweite Transistor (M2) eingeschaltet, so verbindet der zweite Transistor (M2) das Gate (G_D, G_LSD, G_HSD) des Treibertransistors (D, LSD, HSD) so mit einem Bezugspotenzial, insbesondere dem Massepotenzial (GND), dass die Ein-Stromquelle (I_ON) auch bei geschlossenem ersten ON-Schalter (S_ON) das Gate (G_D, G_LDS, G_HSD) des Treiber-Transistors (D, LSD, HSD) nicht mehr so umladen kann, dass der Treibertransistor (D, LSD, HSD) einschaltet und damit die Zündpille des Airbags versehentlich zündet. Dies wird durch eine geeignete Dimensionierung des zweiten Transistors (M2) gegenüber der Ein-Stromquelle (I_ON) erreicht.
Vorteile der Erfindung gegenüber dem Stand der Technik
Die erfindungsgemäße Vorrichtung weist viele Vorteile gegenüber dem Stand der Technik auf:

1. Das Mismatch zwischen dem Low-Side-Treiberstrom I_LSD bzw. dem High-Side-Treiberstrom (I_HSD) und dem Sense-Strom (I_SENSE) wird weitgehend aufgehoben. Hierdurch kann somit eine präzisere Strombegrenzungsschwelle und/oder eine präzisere Überstromabschaltungsschwelle erreicht und definiert werden.
2. Eine präzise Strombegrenzungsschwelle und Überstromabschaltungsschwelle hat weiterhin den Vorteil, die maximale Verlustleistung zu verringern und damit die durch die Verlustleitung bestimmte Treibergröße zu reduzieren.
3. In Schaltungen mit einer niederohmigen Last zwischen Low-Side-Treiber-Transistor (LSD) und High-Side-Treiber-Transistor (HSD), wird in der Regel einer der beiden Treiber dominant gegenüber dem anderen gewählt, indem sein Referenzstrom größer gewählt wird als der des anderen. Der Stromunterschied des als dominant bestimmten Treibers sollte dabei größer sein als die maximale Strombegrenzungsschwelle des anderen bzw. nicht dominanten Treibers um einen unbeabsichtigten Dominanzwechsel zwischen den Treibern zu vermeiden. Mit einer erfindungsgemäßen Vorrichtung mit kleinerer Strombegrenzungsschwelle, kann dieser Stromunterschied und damit der Ruhestrom kleiner gewählt werden. Somit können die Treiber kleiner dimensioniert werden, wodurch Fläche und somit Herstellkosten gespart werden können.

Claims

Ausgangstreiberschaltung a. wobei ein Treibertransistor (D, LSD) über einem ersten gemeinsamen Anschluss (A), der Source oder Drain des Treibertransistors (D, LSD) ist, mit einer Sense-Stufe (SENSE) verbunden ist und b. wobei der Treibertransistor (D, LSD) über einem zweiten gemeinsamen Anschluss (B), der Drain oder Source des Treibertransistors (D, LSD) ist und nicht identisch zum ersten gemeinsamen Anschluss (A) ist, ebenfalls mit der Sense-Stufe (SENSE) verbunden ist und c. wobei das Gate (G_D, G_LSD) des Treibertransistors (D, LSD) ebenfalls mit der Sense-Stufe (SENSE) verbunden ist und d. wobei die Sense-Stufe (SENSE) von einem Sense-Strom (I_SENSE) zwischen dem ersten gemeinsamen Anschluss (A) und dem zweiten gemeinsamen Anschluss (B) durchflossen wird und e. wobei Sense-Stufe (SENSE) und Treibertransistor (D, LSD) ein gemeinsames Bezugspotenzial (GND) aufweisen und f. wobei die Sense-Stufe (SENSE) in Abhängigkeit vom Sense-Strom (I_SENSE) und in Abhängigkeit von dem Gate-Potenzial des Gates (G_D, G_LSD) des Treibertransistors (D, LSD) ein Sense-Signal (V1) erzeugt und g. wobei eine Referenzstufe (REF) ein Referenzsignal (V_ref) erzeugt und h. wobei ein Controller (CTR) das Referenzsignal (V_ref) und das Sense-Signal (V1) durch Differenzbildung vergleicht und ein Regelsignal (V_reg) erzeugt und i. wobei die Verstärkung des Controllers (CTR) nach Betrag und Vorzeichen so gewählt ist, dass sich Stabilität ergibt und j. wobei ein erster Eingang des Controllers (CTR) mit dem Sense-Signal (V1) verbunden ist und k. wobei ein zweiter Eingang des Controllers (CTR) mit dem Referenz-Signal (V_REF) verbunden ist und l. wobei dass Gate-Potenzial des Gates (G_D, G_LSD) des Treibertransistors (D, LSD) von dem Regelsignal (V_reg) abhängt und m. wobei die Referenzstufe (REF) mit dem Gate (G_D, G_LSD) des Treibertransistors (D, LSD) verbunden ist und n. wobei das Referenzsignal (V_REF) von dem Potenzial des Gates (G_D, G_LSD) des Treibertransistors (D, LSD) abhängt und o. wobei eine Änderung des Gate-Potenzials des Gates (G_D, G_LSD) des Treibertransistors (D, LSD) zu einer Spannungsänderung des Referenzsignals (V_REF) führt, die der Spannungsänderung des Sense-Signals (V1) entgegengesetzt ist gekennzeichnet dadurch, p. dass die Sense-Stufe (SENSE) durch die Serienschaltung eines Sense-Transistors (M_SENSE) mit einem dritten Transistor (M3) gebildet wird und q. dass das Drain des dritten Transistors (M3) über einen gemeinsamen Sense-Knoten (S_SENSE) mit der Source des Sense-Transistors (M_SENSE) verbunden ist und r. dass das Potenzial zwischen Bezugspotenzial (GND) und gemeinsamen Sense-Knoten (S_SENSE) das Sense-Signal (V1) darstellt, das mit dem ersten Eingang des Controllers (CTR) verbunden ist, und s. dass das Drain des Sense-Transistors (M_SENSE) mit einem der gemeinsamen Anschlüsse (A, B) verbunden ist und t. dass die Source des dritten Transistors (M3) mit dem jeweils anderen der gemeinsamen Anschlüsse (B, A) verbunden ist und u. dass das Gate des Sense-Transistors (M_SENSE) mit dem Gate (G_D, G_LSD) des Treibertransistors (D, LSD) verbunden ist und v. dass das Gate des dritten Transistors (M3) mit einem Referenzpotenzial (V_LIM) verbunden ist.
Ausgangstreiberschaltung a. wobei ein Treibertransistor (D, HSD) über einem ersten gemeinsamen Anschluss (A), der Source oder Drain des Treibertransistors (D, HSD) ist, mit einer Sense-Stufe (SENSE) verbunden ist und b. wobei der Treibertransistor (D, HSD) über einem zweiten gemeinsamen Anschluss (B), der Drain oder Source des Treibertransistors (D, HSD) ist und nicht identisch zum ersten gemeinsamen Anschluss (A) ist, ebenfalls mit der Sense-Stufe (SENSE) verbunden ist und c. wobei das Gate (G_D, G_HSD) des Treibertransistors (D, HSD) ebenfalls mit der Sense-Stufe (SENSE) verbunden ist und d. wobei die Sense-Stufe (SENSE) von einem Sense-Strom (I_SENSE) zwischen dem ersten gemeinsamen Anschluss (A) und dem zweiten gemeinsamen Anschluss (B) durchflossen wird und e. wobei Sense-Stufe (SENSE) und Treibertransistor (D, HSD) ein gemeinsames Bezugspotenzial (V_BAT) aufweisen und f. wobei die Sense-Stufe (SENSE) in Abhängigkeit vom Sense-Strom (I_SENSE) und in Abhängigkeit von dem Gate-Potenzial des Gates (G_D, G_HSD) des Treibertransistors (D, HSD) ein Sense-Signal (V1) erzeugt und g. wobei eine Referenzstufe (REF) ein Referenzsignal (V_ref) erzeugt und h. wobei ein Controller (CTR) das Referenzsignal (V_ref) und das Sense-Signal (V1) durch Differenzbildung vergleicht und ein Regelsignal (V_reg) erzeugt und i. wobei die Verstärkung des Controllers (CTR) nach Betrag und Vorzeichen so gewählt ist, dass sich Stabilität ergibt und j. wobei ein erster Eingang des Controllers (CTR) mit dem Sense-Signal (V1) verbunden ist und k. wobei ein zweiter Eingang des Controllers (CTR) mit dem Referenz-Signal (V_REF) verbunden ist und l. wobei dass Gate-Potenzial des Gates (G_D, G_HSD) des Treibertransistors (D, HSD) von dem Regelsignal (V_reg) abhängt und m. wobei die Referenzstufe (REF) mit dem Gate (G_D, G_HSD) des Treibertransistors (D, HSD) verbunden ist und n. wobei das Referenzsignal (V_REF) von dem Potenzial des Gates (G_D, G_HSD) des Treibertransistors (D, HSD) abhängt und o. wobei eine Änderung des Gate-Potenzials des Gates (G_D, G_HSD) des Treibertransistors (D, HSD) zu einer Spannungsänderung des Referenzsignals (V_REF) führt, die der Spannungsänderung des Sense-Signals (V1) entgegengesetzt ist gekennzeichnet dadurch, p. dass die Sense-Stufe (SENSE) durch die Serienschaltung eines Sense-Transistors (M_SENSE) mit einem dritten Transistor (M3) gebildet wird und q. dass die Source des dritten Transistors (M3) über einen gemeinsamen Sense-Knoten (S_SENSE) mit dem Drain des Sense-Transistors (M_SENSE) verbunden ist und r. dass die Spannung zwischen Bezugspotenzial (V_Bat) und gemeinsamen Sense-Knoten (S_SENSE) das Sense-Signal (V1) darstellt, das mit dem ersten Eingang des Controllers (CTR) verbunden ist, und s. dass die Source des Sense-Transistors (M_SENSE) mit einem der gemeinsamen Anschlüsse (A, B) verbunden ist und t. dass das Drain des dritten Transistors (M3) mit dem jeweils anderen der gemeinsamen Anschlüsse (B, A) verbunden ist und u. dass das Gate des Sense-Transistors (M_SENSE) mit dem Gate (G_D, G_HSD) des Treibertransistors (D, HSD) verbunden ist und v. dass das Gate des dritten Transistors (M3) mit einem weiteren Referenzpotenzial (VCP) verbunden ist.
Ausgangstreiberschaltung nach Anspruch 2 a. wobei die Referenzstufe (REF) einen vierten Transistor (M4) umfasst, der mit seinem Drain mit dem Bezugspotenzial (V_BAT) verbunden ist und b. wobei der vierte Transistor (M4) mit seiner Source mit einem Referenzknoten (S_REF) verbunden ist und c. wobei das Gate des vierten Transistors (M4) mit dem weiteren Referenzpotenzial (VCP) verbunden ist und d. wobei die Referenzstufe (REF) einen ersten Transistor (M1) umfasst, der mit seinem Drain mit dem Bezugspotenzial (V_BAT) verbunden ist und e. wobei der erste Transistor (M1) mit seiner Source mit dem Referenzknoten (S_REF) verbunden ist und f. wobei das Gate des ersten Transistors (M1) mit dem Gate (G_D, G_HSD) des Treibertransistors (D, HSD) verbunden ist und g. wobei eine Referenzstromquelle einen Referenzstrom (I_REF) in den Referenzknoten (S_REF) einspeist und h. wobei die so aufgebaute Referenzstufe (REF) an dem Referenzknoten (S_REF) das Referenzsignal (V_REF) ausgibt, das mit dem zweiten Eingang des Controllers (CTR) verbunden ist.
Ausgangstreiberschaltung nach Anspruch 1 a. wobei die Referenzstufe (REF) einen vierten Transistor (M4) umfasst, der mit seiner Source mit dem Bezugspotenzial (GND) verbunden ist und b. wobei der vierte Transistor (M4) mit seinem Drain mit einem Referenzknoten (S_REF) verbunden ist und c. wobei das Gate des vierten Transistors (M4) mit dem Referenzpotenzial (V_LIM) verbunden ist und d. wobei die Referenzstufe (REF) einen ersten Transistor (M1) umfasst, der mit seiner Source mit dem Bezugspotenzial (GND) verbunden ist und e. wobei der erste Transistor (M1) mit seinem Drain mit einem Referenzknoten (S_REF) verbunden ist und f. wobei das Gate des ersten Transistors (M1) mit dem Gate (G_D, G_LSD) des Treibertransistors (D, LSD) verbunden ist und g. wobei eine Referenzstromquelle einen Referenzstrom (I_REF) in den Referenzknoten (S_REF) einspeist und h. wobei die so aufgebaute Referenzstufe (REF) an dem Referenzknoten (S_REF) das Referenzsignal (V_REF) ausgibt, das mit dem zweiten Eingang des Controllers (CTR) verbunden ist.
Ausgangstreiber nach Anspruch 3 oder 4 a. wobei das W/L Verhältnis ((W/L)_M3) des dritten Transistors (M3) geteilt durch das W/L Verhältnis ((W/L)_SENSE) des Sense-Transistors (M_SENSE) auf der einen Seite bis auf eine Abweichung von +/–25%, oder besser +/–10%, oder besser +/–5%, oder besser +/–2% oder besser +/–1% oder besser +/–0,5% auf der anderen Seite dem W/L Verhältnis ((W/L)_M4) des vierten Transistors (M4) geteilt durch das W/L Verhältnis ((W/L)_M1) des ersten Transistors (M1) entspricht.
Ausgangstreiber nach Anspruch 3 oder 4 a. wobei das W/L Verhältnis ((W/L)_M3) des dritten Transistors (M3) geteilt durch das W/L Verhältnis ((W/L)_SENSE) des Sense-Transistors (M_SENSE) größer als 1 ist.
Ausgangstreiber nach den Ansprüchen 3 oder 4 a. wobei das W/L Verhältnis ((W/L)_M4) des vierten Transistors (M4) geteilt durch das W/L Verhältnis ((W/L)_M1) des ersten Transistors (M1) größer als 1 ist.
Ausgangstreiber nach Anspruch 3 oder 4 a. wobei im eingeschalteten Zustand das Verhältnis des differentiellen On-Widerstands (_{Rds_M3}) des dritten Transistors (M3) geteilt durch den differentiellen On-Widerstand (R_{ds_SENSE}) des Sense-Transistors (M_SENSE) auf der einen Seite bis auf eine Abweichung von +/–25% auf der anderen Seite dem Verhältnis des differentiellen On-Widerstands (R_{ds_M4}) des vierten Transistors (M4) geteilt durch den differentiellen On-Widerstand (R_{ds_M1}) des ersten Transistors (M1) entspricht.
Ausgangstreiber nach einem der vorhergehenden Ansprüche, a. wobei der Ausgangstreiber über zwei Regelschleifen zur Regelung der Gate-Spannung (V_{GS_D}, V_{GS_LSD}, V_{GS_HSD}) des Leistungstreibers (D, LSD, HSD) verfügt und b. wobei diese Regelschleifenschleifen unterschiedliche aber zumindest überlappende Betriebsbereiche hinsichtlich des Ausgangsstromes (I_Load) aufweisen.