DE102013212561A1 - Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet - Google Patents

Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet Download PDF

Info

Publication number
DE102013212561A1
DE102013212561A1 DE102013212561.5A DE102013212561A DE102013212561A1 DE 102013212561 A1 DE102013212561 A1 DE 102013212561A1 DE 102013212561 A DE102013212561 A DE 102013212561A DE 102013212561 A1 DE102013212561 A1 DE 102013212561A1
Authority
DE
Germany
Prior art keywords
semiconductor layer
layer
type
electrode
trenches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013212561.5A
Other languages
English (en)
Inventor
Masaki Shiraishi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Power Semiconductor Device Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE102013212561A1 publication Critical patent/DE102013212561A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es soll eine Halbleitervorrichtung geschaffen werden, die eine Steuerbarkeit von dv/dt durch eine Gate-Ansteuerschaltung während einer Einschalt-Schaltperiode verbessern kann und dabei einen niedrigen Verlust und eine hohe Durchbruchspannung aufrechterhalten kann. Graben-Gates 117, 120 sind so angeordnet, dass sie Bereiche mit schmalem Abstand und Bereiche mit weitem Abstand haben, wobei jeder der Bereiche mit schmalem Abstand mit einem Kanalbereich versehen ist und jeder der Bereiche mit weitem Abstand mit Gräben 117, 120 versehen ist, wobei jeder Graben 117, 120 eine Elektrode besitzt, die mit der Emitterelektrode 114 elektrisch verbunden ist. Auf diese Weise ist es selbst dann, wenn eine schwebende p-Schicht entfernt ist, möglich, eine Rückkopplungskapazität zu reduzieren und eine Durchbruchspannung aufrechtzuerhalten.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und eine Leistungsumsetzungsvorrichtung, die sie verwendet, insbesondere eine Halbleitervorrichtung, die mit einer Struktur versehen ist, die für einen Bipolartransistor mit isoliertem Gate, der eine Grabenstruktur für das isolierte Gate besitzt, und eine Leistungsumsetzungsvorrichtung, die ihn verwendet.
  • Hintergrund der Erfindung
  • Ein Bipolartransistor mit isoliertem Gate (im Folgenden mit IGBT abgekürzt) ist ein Halbleiterschaltelement, in dem ein Strom, der zwischen einer Kollektorelektrode und einer Emitterelektrode fließt, durch eine an eine Gate-Elektrode angelegte Spannung gesteuert wird. Da eine steuerbare Spannung in einem weiten Bereich von einigen zehn Watt bis zu einigen hunderttausend Watt liegt und eine steuerbare Schaltfrequenz in einem weiten Bereich von einigen zehn Hertz bis mehr als einige hundert Kilohertz liegt, werden IGBTs in Bereichen von Anlagen mit niedriger elektrischer Leistung wie etwa einer Klimaanlage und einem Mikrowellenofen für die Haushaltsanwendung bis zu Anlagen mit hoher elektrischer Leistung wie etwa einem Wechselrichter, wie er für die Eisenbahn und die Eisenverarbeitung verwendet wird, in großem Umfang verwendet.
  • Von dem IGBT wird gefordert, dass er im Hinblick auf einen hohen Wirkungsgrad der oben beschriebenen elektrischen Kraftanlagen einen geringen Verlust hat, wobei gefordert wird, dass er einen Verlust wie etwa einen Leitungsverlust und einen Schaltverlust reduziert. Um gleichzeitig Probleme wie etwa ein EMC-Rauschen, eine Fehlfunktion und einen dielektrischen Durchbruch eines Motors zu verhindern, wird eine Fähigkeit gefordert, um dv/dt in Übereinstimmung mit den Spezifikationen von Anwendungen zu steuern.
  • Daher offenbart die Patentliteratur 1 (Japanische veröffentlichte Patentanmeldung Nr. JP2000-307116A ) einen IGBT mit einer Struktur, in der ein räumlicher Abstand von Gräben 117 geändert ist, wie in 10 gezeigt ist. In einem IGBT von 10 ist eine schwebende p-Schicht 105 in einem Bereich mit weitem Abstand zwischen den Gräben 117 vorgesehen, ohne dass eine Kanalschicht 106 des p-Typs gebildet ist.
  • Wenn bei dieser Struktur ein Strom nur durch einen Bereich mit schmalem Abstand zwischen den Gräben 117 fließt, kann ein Überstrom, der zum Zeitpunkt des Kurzschlusses fließt, unterdrückt werden, weshalb die Lawinendurchbrucheigenschaft eines Elements verbessert werden kann. Da außerdem ein Teil eines Lochstroms durch die schwebende p-Schicht 105 in die Kanalschicht 106 des p-Typs fließt, wird eine Lochdichte in der Umgebung von Gräben 117 erhöht, weshalb eine Einschaltspannung des IGBT gesenkt werden kann. Ferner verringert ein p-n-Übergang, der mit der schwebenden p-Schicht 105 und einer Driftschicht 104 des n–-Typs gebildet ist, das elektrische Feld, das an Eckabschnitte der Gräben 117 angelegt wird, wodurch ermöglicht wird, eine Durchbruchspannung aufrechtzuerhalten.
  • In der herkömmlichen IGBT-Struktur, die in 10 gezeigt ist, tritt jedoch oftmals der Fall auf, dass die Steuerbarkeit der zeitlichen Änderungsrate dv/dt einer Ausgangsspannung des IGBT und von Dioden von Schaltungszweigpaaren verringert wird, wenn der IGBT eingeschaltet wird. In 11 ist ein Beispiel berechneter Wellenformen einer Kollektor-Emitter-Spannung gezeigt, wenn der IGBT einschaltet. Wie in 11 gezeigt ist, gibt es eine Periode, in der dv/dt der Kollektor-Emitter-Spannung unverändert bleibt, selbst wenn der Gate-Widerstand geändert wird, so dass sie nicht steuerbar ist.
  • Als Grund hierfür wird Folgendes angesehen: Wenn der IGBT einschaltet, fließen Löcher auf transiente Weise in die schwebende p-Schicht 105 in 10, so dass eine Spannung der schwebenden p-Schicht 105 ansteigt. Da zu diesem Zeitpunkt über eine Rückkopplungskapazität, die mit einem Gate-Isolierfilm 109 ausgebildet ist, ein Verschiebungsstrom in eine Gate-Elektrode 110 fließt, wodurch die Gate-Spannung erhöht wird, nimmt die zeitliche Änderungsrate di/dt eines Kollektorstroms, die durch das Produkt aus der gegenseitigen spezifischen Leitfähigkeit "gm" einer MOSFET-Struktur und der zeitlichen Änderungsrate dvge/dt einer Gate-Emitter-Spannung bestimmt ist, zu, weshalb die Schaltgeschwindigkeit beschleunigt wird.
  • Die Menge von Löchern, die auf transiente Weise in die schwebende p-Schicht 105 fließen, ist primär durch eine interne Struktur eines Halbleiters bestimmt und mit einem externen Gate-Widerstand schwer zu steuern. Daher ist es unmöglich, die erhöhte di/dt mit dem externen Gate-Widerstand zu steuern, mit der Folge, dass eine Zeit wie in 11 gezeigt auftritt, in der die zeitliche Änderungsrate dv/dt der Kollektorspannung durch den Gate-Widerstand nicht gesteuert werden kann.
  • Um den Anstieg der Gate-Spannung, der durch die schwebende p-Schicht 105 verursacht wird, zu unterdrücken, sind die folgenden Techniken offenbart worden.
  • In einer Technik, die in der Patentliteratur 2 (Japanische veröffentliche Patentanmeldung Nr. JP2004-039838A ) offenbart ist, wird durch elektrisches Verbinden der schwebenden p-Schicht 105 und der Emitter-Elektrode 114 über einen Widerstand 301, wie in 12 gezeigt ist, der Anstieg der Spannung der schwebenden p-Schicht 105 unterdrückt. Auf diese Weise wird ein Verschiebungsstrom, der von der schwebenden p-Schicht 105 in die Gate-Elektrode 110 fließt, unterdrückt, weshalb ein Anstieg der Gate-Spannung unterdrückt wird, mit dem Ergebnis, dass die Steuerbarkeit von dv/dt verbessert wird.
  • In einer Technik, die in der Patentliteratur 3 (Japanische veröffentlichte Patentanmeldung Nr. JP2005-327806A ) offenbart ist, kann durch Füllen des weiten Bereichs zwischen den Gräben mit einem Isolierfilm die schwebende p-Schicht entfernt werden, ferner kann durch Beseitigen einer Spannungsschwankung am Gate, die durch die schwebende p-Schicht verursacht wird, die Steuerbarkeit von dv/dt verbessert werden. Da ferner eine Seite der Gate-Elektrode mit einem dicken Isolierfilm abgedeckt ist, kann die Rückkopplungskapazität reduziert werden, wodurch die Steuerbarkeit von dv/dt weiter verbessert werden kann.
  • In einer Technik, die in der Patentliteratur 4 (Japanische Übersetzung der veröffentlichen PCT-Patentanmeldung Nr. JP2002-528916A ) offenbart ist, kann durch Vorsehen einer Gate-Elektrode in einem Graben an der Oberseite und einer eingebetteten Elektrode, die über einen Isolierfilm mit der Source-Elektrode verbunden ist, an der Unterseite die Rückkopplungskapazität des Gates reduziert werden.
  • Literatur des Standes der Technik
  • Patentliteratur:
    • 1. Ungeprüfte Japanische veröffentlichte Patentanmeldung Nr. 2000-307116
    • 2. Ungeprüfte Japanische veröffentlichte Patentanmeldung Nr. 2004-039838
    • 3. Ungeprüfte Japanische veröffentlichte Patentanmeldung Nr. 2005-327806
    • 4. Japanische Übersetzung der ungeprüften veröffentlichten PCT-Patentanmeldung Nr. 2002-528916
  • Zusammenfassung der Erfindung
  • Durch die Erfindung zu lösende Probleme
  • Für einen IGBT ist es erforderlich, die Steuerbarkeit von dv/dt durch die Gate-Ansteuerschaltung während einer Einschalt-Schaltperiode zu verbessern, während ein niedriger Verlust und eine hohe Durchbruchspannung beibehalten werden. Im Hinblick auf diese Forderung bestehen bei dem oben beschriebenen Stand der Technik die folgenden Probleme.
  • Im Fall der in der Patentliteratur 2 offenbarten Technik wird die Steuerbarkeit von dv/dt umso mehr verbessert, je kleiner der Widerstandswert des Widerstands 301 zwischen der schwebenden p-Schicht 105 und der Emitterelektrode 114 gemacht wird, da jedoch ein Teil des Lochstroms, der in einem Durchschaltzustand injiziert wird, über den Widerstand 301 zu der Emitterelektrode 114 fließt, wird eine Wirkung, die Injektion von Elektronen zu fördern, verschlechtert, weshalb die Einschaltspannung ansteigt und ein Leistungsverlust zunimmt. Falls andererseits der Widerstandswert des Widerstands 301 erhöht wird, wird zwar der Anstieg der Einschaltspannung kleiner, die Steuerbarkeit von dv/dt wird jedoch reduziert.
  • Im Fall der in der Patentliteratur 3 offenbarten Technik wird das elektrische Feld dann, wenn die schwebende p-Schicht entfernt wird, an den Eckabschnitten der Gate-Elektrode konzentriert, weshalb die Aufrechterhaltung der Durchbruchspannung schwierig ist.
  • Im Fall der in der Patentliteratur 4 offenbarten Technik kann durch Vorsehen einer eingebetteten Elektrode, die mit der Source-Elektrode verbunden ist, die Rückkopplungskapazität reduziert werden, diese Technik ist jedoch für einen MOSFET vorgesehen, wobei es keine Beschreibung bezüglich der Aufrechterhaltung eines niedrigen Verlusts und einer hohen Durchbruchspannung für einen IGBT gibt.
  • Die vorliegende Erfindung ist angesichts der obigen Probleme gemacht worden und es ist eine Aufgabe, eine Halbleitervorrichtung zu schaffen, die die Steuerbarkeit von dv/dt während einer Einschalt-Schaltperiode verbessern kann, während ein geringer Verlust und eine hohe Durchbruchspannung aufrechterhalten werden, und eine Leistungsumsetzungsvorrichtung, die sie verwendet, zu schaffen.
  • Mittel zum Lösen der Probleme
  • Die Halbleitervorrichtung gemäß der vorliegenden Erfindung ist mit Graben-Gates versehen, wovon jedes eine eingebettete Elektrode besitzt, die mit der Emitterelektrode elektrisch verbunden ist, und die so angeordnet sind, dass sie Bereiche mit schmalem Abstand und Bereiche mit weitem Abstand haben, wobei in einem Bereich mit schmalem Abstand ein Kanalbereich vorgesehen ist und in einem Bereich mit weitem Abstand Gräben vorgesehen sind, wovon jeder eine mit der Emitterelektrode elektrisch verbundene Elektrode besitzt. Auf diese Weise kann die Durchbruchspannung selbst dann aufrechterhalten werden, wenn eine schwebende Schicht in der herkömmlichen Struktur entfernt ist, ferner kann die Rückkopplungskapazität des Gates reduziert werden, wodurch die Steuerbarkeit von dv/dt verbessert wird.
  • Eine Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung enthält: eine erste Halbleiterschicht eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht eines zweiten Leitfähigkeitstyps benachbart zu der ersten Halbleiterschicht; mehrere erste Gräben; Gate-Elektroden, wovon jede in jeweils einem der mehreren ersten Gräben vorgesehen ist; und einen ersten und einen zweiten Bereich, die zwischen den ersten Gräben angeordnet sind, wobei der zweite Bereich einen weiteren Abstand zwischen den ersten Gräben als der erste Bereich hat. Der erste Bereich gemäß dem vorliegenden Aspekt ist mit einer dritten Halbleiterschicht des ersten Leitfähigkeitstyps benachbart zu der zweiten Halbleiterschicht und mit einer vierten Halbleiterschicht des zweiten Leitfähigkeitstyps benachbart zu der dritten Halbleiterschicht versehen, wobei die Gate-Elektrode in dem ersten Graben angeordnet ist und mit der dritten Halbleiterschicht, der vierten Halbleiterschicht und dem zweiten Halbleiter auf jeder Oberfläche hiervon über einen ersten Isolierfilm in Kontakt ist und mit einer ersten Elektrode, die über einen geringen Widerstand mit der ersten Halbleiterschicht in Kontakt ist, und einer zweiten Elektrode, die über einen geringen Widerstand mit der dritten Halbleiterschicht und mit der vierten Halbleiterschicht in Kontakt ist, versehen ist. Ferner ist der zweite Bereich gemäß dem vorliegenden Aspekt mit mehreren zweiten Gräben und mit einer dritten Elektrode, die in jedem der mehreren zweiten Gräben angeordnet ist und einen zweiten Isolierfilm zwischen sich selbst und einer Grabenseitenwand besitzt und mit der zweiten Elektrode elektrisch verbunden ist, versehen, wobei die zweite Halbleiterschicht zwischen den ersten Graben und den zweiten Graben eingefügt ist.
  • Hier sind der erste und der zweite Leitfähigkeitstyp beispielsweise ein p-Typ bzw. ein n-Typ, die entgegengesetzte Leitfähigkeitstypen sind.
  • Wirkungen der Erfindung
  • Gemäß einer Halbleitervorrichtung und einer diese verwendenden Leistungsumsetzungsvorrichtung der vorliegenden Erfindung ist es möglich, eine Rückkopplungskapazität zu verringern und dabei einen geringen Verlust und eine hohe Durchbruchspannung aufrechtzuerhalten und die Steuerbarkeit von dv/dt durch eine Gate-Ansteuerschaltung während der Einschalt-Schaltperiode zu verbessern.
  • Kurzbeschreibung der Zeichnungen
  • 1 ist eine Schnittansicht, die einen IGBT gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 zeigt Durchbruchspannungs-Berechnungsergebnisse eines herkömmlichen IGBT, eines herkömmlichen IGBT, aus dem eine schwebende p-Schicht entfernt worden ist, und eines IGBT gemäß der ersten Ausführungsform.
  • 3 ist ein Kennliniendiagramm, das ein Beispiel einer berechneten Wellenform einer Kollektor-Emitter-Spannung während der Einschaltperiode des IGBT gemäß der ersten Ausführungsform zeigt.
  • 4A bis 4O sind Diagramme, die einen Fertigungsprozess des IGBT gemäß der ersten Ausführungsform zeigen.
  • 5 ist eine Schnittansicht, die einen IGBT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • 6 ist eine Schnittansicht, die einen IGBT gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ist eine Schnittansicht, die einen IGBT gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt.
  • 8 ist eine Schnittansicht, die einen IGBT gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ist ein Schaltplan, der eine Hauptschaltung einer Leistungsumsetzungsvorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt.
  • 10 ist eine Schnittansicht, die einen IGBT zeigt, der in der Patentliteratur 1 offenbart ist.
  • 11 ist ein Kennliniendiagramm, das eine berechnete Wellenform einer Kollektor-Emitter-Spannung während der Einschaltperiode des in der Patentliteratur 1 offenbarten IGBT zeigt.
  • 12 ist eine Schnittansicht, die einen IGBT zeigt, der in der Patentliteratur 2 offenbart ist.
  • Ausführungsformen der Erfindung
  • Im Folgenden wird eine genaue Beschreibung einer Halbleitervorrichtung gemäß der vorliegenden Erfindung anhand der dargestellten Ausführungsformen gegeben.
  • Erste Ausführungsform
  • 1 zeigt eine Querschnittsstruktur eines IGBT gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Ein IGBT gemäß der vorliegenden Ausführungsform umfasst: eine Kollektorelektrode 100; eine Kollektorschicht 102 des p-Typs; eine Pufferschicht 103 des n-Typs; eine Driftschicht 104 des n–-Typs; einen Graben 117; eine Gate-Elektrode 110, die in dem Graben 117 angeordnet ist; einen Gate-Isolator 109; eine eingebettete Elektrode 118, die mit der Emitterelektrode elektrisch verbunden ist; einen Isolierfilm 119 um die eingebettete Elektrode; eine Kanalschicht 106 des p-Typs, die in einem Bereich mit schmalem Abstand zwischen den Gräben 119 vorgesehen ist; eine Emitterschicht 107 des n+-Typs und eine Kontaktschicht 108 des p+-Typs, die zu der Kanalschicht des p-Typs benachbart sind; einen Graben 120, der in einem Bereich mit weitem Abstand zwischen den Gräben 117 vorgesehen ist, eine Elektrode 121, die mit der in jedem der Gräben 120 vorgesehenen Emitterelektrode elektrisch verbunden ist; einen Isolierfilm 119 um die Elektrode 121; einen Zwischenschichtisolator 113; eine Emitterelektrode 114; einen Kollektoranschluss 101; einen Emitteranschluss 116; und einen Gate-Anschluss 115. Die obigen Anschlüsse sind mit den entsprechenden Elektroden elektrisch verbunden und stellen Verbindungspunkte zwischen dem IGBT und einer äußeren Schaltung dar.
  • Die Schreibweise n+, n, n– in der Figur gibt an, dass eine Trägerkonzentration durch Störstellen des n-Typs in dieser Reihenfolge relativ niedriger wird. Eine Trägerkonzentration durch Störstellen des p-Typs wird in der gleichen Weise notiert.
  • Die Kollektorschicht 102 des p-Typs ist zu einer Halbleiterschicht des n-Typs, die aus der Pufferschicht 103 des n-Typs und der Driftschicht 104 des n–-Typs gebildet ist, jeweils benachbart. Hier besitzt die Pufferschicht 103 des n-Typs, die mit der Kollektorschicht 102 des p-Typs einen p-n-Übergang bildet, eine niedrigere Trägerkonzentration als die Kollektorschicht 102 des p-Typs. Es sei angemerkt, dass die Halbleiterschicht des n-Typs dann, wenn eine gewünschte Durchbruchspannung erhalten werden kann, nur aus der Driftschicht 104 des n–-Typs gebildet sein kann.
  • Eine Halbleiterschicht des p-Typs, die aus der Kanalschicht 106 des p-Typs und der Kontaktschicht 108 des p+-Typs gebildet ist, ist zu der Halbleiterschicht des n-Typs, die aus der Pufferschicht 103 des n-Typs und der Driftschicht 104 des n–-Typs gebildet ist, benachbart. Die Kanalschicht 106 des p-Typs bildet mit der Driftschicht 104 des n+-Typs einen p-n-Übergang und besitzt eine höhere Trägerkonzentration als die Driftschicht des n–-Typs.
  • Die Kollektorelektrode 100 ist mit der Kollektorschicht 102 über einen Kontakt mit geringem Widerstand elektrisch verbunden. Die Emitterelektrode 114 ist mit der Halbleiterschicht des p-Typs, die aus der Kontaktschicht des p+-Typs und der Kanalschicht 106 des p-Typs gebildet ist, bei der Kontaktschicht 108 des p+-Typs über einen Kontakt mit geringem Widerstand elektrisch verbunden. Außerdem ist in dem Graben 117 die Gate-Elektrode 110 auf den Oberflächen der Emitterschicht 107 des n+-Typs, der Kanalschicht 106 des p-Typs und der Driftschicht 104 des n–-Typs über den Gate-Isolator 109 vorgesehen.
  • In dem vorliegenden IGBT sind die Gräben 117, wovon jeder die Gate-Elektrode 110 und die eingebettete Elektrode 118, die sich unter der Gate-Elektrode 110 befindet und mit der Emitterelektrode 114 elektrisch verbunden ist, so angeordnet, dass sie einen Bereich mit geringem Abstand (Abstand: a) und einen Bereich mit weitem Abstand (Abstand: b) wie in 1 gezeigt haben, wobei die Kanalschicht 106 des p-Typs in dem Bereich mit schmalem Abstand vorgesehen ist und der Graben 120, der die Elektrode 121 besitzt, die mit der Emitterelektrode 114 elektrisch verbunden ist, in dem Bereich mit weitem Abstand vorgesehen ist. Durch Vorsehen der Kanalschichten 106 des p-Typs in den Bereichen mit schmalem Abstand zwischen den Gräben 117 ist es möglich, die Einschaltspannung zu reduzieren, während ein Sättigungsstrom begrenzt wird. Außerdem können durch Vorsehen der Gräben 120, wovon jeder die Elektrode 121 besitzt, die mit der Emitterelektrode 114 elektrisch verbunden ist, in den Bereichen mit weitem Abstand dann, wenn über den Emitter und den Kollektor eine Spannung angelegt wird, elektrische Felder, die an die Eckabschnitte der Gräben 117 angelegt werden, verringert werden und kann die Durchbruchspannung selbst dann aufrechterhalten werden, wenn die schwebende p-Schicht 105, die in einem herkömmlichen IGBT vorgesehen worden ist (10), nicht vorgesehen ist. Ferner kann durch Vorsehen der Elektrode 118, die mit der Emitterelektrode über den Isolierfilm 119 unter der Gate-Elektrode 110 im Graben 117 elektrisch verbunden ist, die Rückkopplungskapazität des Gates reduziert werden, wodurch die Steuerbarkeit von dv/dt verbessert wird, während die Durchbruchspannung aufrechterhalten wird.
  • 2 zeigt ein Beispiel von Durchbruchspannungs-Rechenergebnissen eines herkömmlichen IGBT (10), eines herkömmlichen IGBT, aus dem eine schwebende p-Schicht entfernt worden ist, und eines IGBT gemäß der ersten Ausführungsform. Außerdem ist die Beziehung zwischen einem Verhältnis "c/a" und der Durchbruchspannung für den IGBT gemäß der ersten Ausführungsform gezeigt, wobei "a" ein schmaler Bereich zwischen den Gräben 117 ist und "c" ein Abstand zwischen dem Graben 117 und dem am nächsten bei dem Graben 117 befindlichen Graben 120 ist. Aus 2 geht hervor, dass die Durchbruchspannung abnimmt, wenn die schwebende p-Schicht 105 in der herkömmlichen IGBT-Struktur entfernt wird. Der Grund hierfür besteht darin, dass der p-n-Übergang, der mit der schwebenden p-Schicht 105 und der Driftschicht 104 des n–-Typs gebildet wird, die elektrischen Felder, die an die Eckabschnitte der Gräben 117 angelegt werden, verringert. Durch Vorsehen der Gräben 120 kann der IGBT gemäß der ersten Ausführungsform die elektrischen Felder, die an die Eckabschnitte der Gräben 117 angelegt werden, verringern und die hohe Durchbruchspannung aufrechterhalten. Falls jedoch der Abstand "c" größer wird, wie in der Figur gezeigt ist, nehmen die an die Eckabschnitte der Gräben 117 angelegten elektrischen Felder zu, weshalb es wünschenswert ist, den Abstand "c" zwischen dem Graben 117 und dem am nächsten bei dem Graben 117 befindlichen Graben 120 kleiner oder gleich dem schmalen Abstand "a" zwischen den Gräben 117 zu machen.
  • 3 zeigt ein Beispiel einer berechneten Wellenform einer Kollektor-Emitter-Spannung während der Einschaltperiode des IGBT gemäß der ersten Ausführungsform. Wie in 3 gezeigt ist, kann im Fall des IGBT gemäß der ersten Ausführungsform durch Ändern des Gate-Widerstands dv/dt die Kollektor-Emitter-Spannung im Vergleich zu jener des in 11 gezeigten herkömmlichen IGBT in hohem Ausmaß gesteuert werden.
  • Die 4A bis 4O zeigen ein Beispiel eines Fertigungsprozesses des IGBT gemäß der ersten Ausführungsform.
  • Zu Beginn wird, wie in 4A gezeigt ist, ein Oberflächenoxidfilm 201 auf der Driftschicht 104 des n–-Typs gebildet, wird, wie in 4B gezeigt ist, ein Photoresist 202 -Strukturiert und werden, wie in 4C gezeigt ist, Gräben 117 durch anisotropes Ätzen gebildet.
  • Als Nächstes wird, wie in 4D gezeigt ist, der Isolierfilm 119 gebildet. Hierbei ist es im Hinblick auf die Verringerung einer Kapazität und einer Sicherstellung einer dielektrischen Durchbruchspannung wünschenswert, dass die Dicke des Isolierfilms 119 größer ist als jene des Gate-Isolierfilms 109, was später beschrieben wird. Als Nächstes wird Polysilicium 203 für Elektroden abgelagert, wie in 4E gezeigt ist, wird eine Strukturierung mit einem Photoresist 204 ausgeführt, wie in 4F gezeigt ist, und wird ein Trockenätzen an dem Polysilicium ausgeführt, wie in 4G gezeigt ist, so dass Polysilicium in den Gräben 117 auf dem Boden, um die eingebetteten Elektroden 118 zu bilden, und in den Gräben und auf der Oberfläche, um die Elektroden 121 zu bilden, zurückbleibt.
  • Hierbei wird das Polysilicium für die Bildung der eingebetteten Elektroden 118 bis zu einer Position, die tiefer als die später beschriebene Kanalschicht 106 des p-Typs ist, geätzt. Außerdem wird das Polysilicium für die Bildung der eingebetteten Elektroden 118 mit der Emitterelektrode 114 in anderen Abschnitten wie etwa dem Umfang eines Chips, der nicht gezeigt ist, verbunden. Als Nächstes wird, wie in 4H gezeigt ist, der Isolierfilm 119 in den Gräben 117 geätzt. Hierbei wird der Isolierfilm 119 so geätzt, dass er um das Polysilicium, das die eingebetteten Elektroden 118 bildet, zurückbleibt. Als Nächstes wird, wie in 4I gezeigt ist, der Gate-Isolierfilm 109 in den Gräben 117 gebildet. Dann wird, wie in 4J gezeigt ist, Polysilicium 205 für die Gate-Elektroden abgelagert, außerdem werden, wie in 4K gezeigt ist, die Gate-Elektroden 110 durch Trockenätzung gebildet.
  • Als Nächstes wird, wie in 4L gezeigt ist, eine Strukturierung durch einen Photoresist 206 ausgeführt, gefolgt von einer Ionenimplantation mit Ionen des p-Typs und mit Ionen des n-Typs, woraufhin, wie in 4N gezeigt ist, die Kanalschicht 106 des p-Typs und die Emitterschicht 107 des n+-Typs gebildet werden. Danach wird, wie in 4N gezeigt ist, der Zwischenschichtisolator 113 abgelagert und daraufhin geätzt, um die Kontaktschicht 108 des p+-Typs zu bilden. Als Nächstes wird, wie in 4O gezeigt ist, die Emitterelektrode 114 gebildet, außerdem werden die Pufferschicht 103 des n-Typs, die Kollektorschicht 102 des p-Typs und die Kollektorelektrode 100 auf der hinteren Oberfläche gebildet.
  • Es sei angemerkt, dass in der vorliegenden Ausführungsform nach der Verarbeitung der oberen Oberfläche auf der hinteren Oberfläche die Kollektorschicht 102 des p-Typs und die Pufferschicht 103 des n-Typs gebildet werden, in dem Prozess in 4A kann jedoch ein epitaktisches Substrat oder dergleichen verwendet werden, auf dem die Kollektorschicht 102 des p-Typs und die Pufferschicht 103 des n-Typs bereits ausgebildet sind.
  • Im Folgenden werden andere Ausführungsform hauptsächlich anhand der Unterschiede gegenüber der ersten Ausführungsform beschrieben.
  • Zweite Ausführungsform
  • 5 zeigt eine Querschnittsstruktur des IGBT gemäß einer zweiten Ausführungsform der vorliegenden Erfindung. Im Fall der zweiten Ausführungsform bleiben nur die Gräben 120, die sich an den beiden Enden befinden und die sich am nächsten bei den Gräben 117 befinden, zurück, außerdem wird dazwischen eine schwebende p-Schicht 105 vorgesehen. Durch Entfernen der Gräben 120 außer jenen an den beiden Enden kann die Anzahl der Gräben verringert werden, wodurch die Prozessausbeute verbessert wird und die Kollektor-Emitter-Kapazität verringert wird. Selbst wenn die Gräben 120 mit Ausnahme jener an den beiden Enden entfernt werden, ist es möglich, die elektrischen Felder an den Eckabschnitten durch Vorsehen der schwebenden p-Schicht 105 zu verringern. Außerdem wird selbst dann, wenn ein Potential bei der schwebenden p-Schicht 105 während der Einschaltperiode erhöht wird, da die Gate-Elektrode 110 und die schwebende p-Schicht 105 beabstandet sind und dazwischen die Driftschicht 104 des n–-Typs eingefügt ist, das Gatepotential nicht beeinflusst, außerdem ist es möglich, die Steuerbarkeit von dv/dt zu verbessern.
  • Dritte Ausführungsform
  • 6 zeigt eine Querschnittsstruktur des IGBT gemäß einer dritten Ausführungsform der vorliegenden Erfindung. Im Fall der dritten Ausführungsform ist statt der schwebenden p-Schicht 105, die im Fall der zweiten Ausführungsform vorgesehen ist, eine schwebende p-Schicht 122, die tiefer als die Gräben 120 ist, vorgesehen. Indem die schwebende p-Schicht 122 tiefer als die Gräben 120 ausgebildet wird, ist es möglich, die elektrischen Felder an den Eckabschnitten der Gräben 120 zu verringern, wodurch ermöglicht wird, eine hohe Durchbruchspannung aufrechtzuerhalten.
  • Vierte Ausführungsform
  • 7 zeigt eine Querschnittsstruktur des IGBT gemäß einer vierten Ausführungsform der vorliegenden Erfindung. Im Fall der vierten Ausführungsform ist unter der Kanalschicht 106 des p-Typs, d. h. zwischen der p-Kanalschicht 106 und der Driftschicht 104 des n–-Typs eine Schicht 123 des n-Typs vorgesehen. Mit anderen Worten, die Halbleiterschicht des n-Typs benachbart zu der Halbleiterschicht des p-Typs, die aus der Kanalschicht 106 des p-Typs und der Kontaktschicht 108 des p+-Typs gebildet ist, ist aus der Pufferschicht 103 des n-Typs, der Driftschicht 104 des n–-Typs und der Schicht 123 des n-Typs gebildet. Die Schicht 123 des n-Typs bildet mit der Kanalschicht 106 des p-Typs einen p-n-Übergang. Eine Trägerkonzentration der Schicht 123 des n-Typs ist niedriger als jene der Kanalschicht 106 des p-Typs und höher als jene der Driftschicht 104 des n–-Typs. Da die Schicht 123 des n-Typs zu einer Sperre für Löcher wird, die über die Kanalschicht 106 des p-Typs und die Kontaktschicht 108 des p+-Typs in die Emitterelektrode 114 fließen, nimmt eine Lochkonzentration bei der Driftschicht 104 des n–-Typs in der Umgebung der Kanalschicht 106 des p-Typs zu, so dass es möglich ist, die Einschaltspannung zu verringern.
  • Fünfte Ausführungsform
  • 8 zeigt eine Querschnittstruktur des IGBT gemäß einer fünften Ausführungsform der vorliegenden Erfindung. Im Fall der fünften Ausführungsform ist ferner unter der Schicht 123 des n-Typs, d. h. zwischen der Schicht 123 des n-Typs und der Driftschicht 104 des n–-Typs eine Schicht 124 des p-Typs vorgesehen. Mit anderen Worten, die Halbleiterschicht des p-Typs benachbart zu der Halbleiterschicht des n-Typs, die aus der Pufferschicht 103 des n-Typs, der Driftschicht 104 des n–-Typs und der Schicht 123 des n-Typs gebildet ist, ist aus der Schicht 124 des p-Typs, der Kanalschicht 106 des p-Typs und der Kontaktschicht 108 des p+-Typs gebildet. Die Schicht 124 des p-Typs bildet mit der Schicht 123 des n-Typs einen p-n-Übergang. Im Fall der oben beschriebenen vierten Ausführungsform wird die Sperre für die Löcher umso höher, je stärker die Trägerkonzentration der Schicht 123 des n-Typs zunimmt, wodurch die Wirkung der Reduzierung der Einschaltspannung verbessert wird, andererseits wird jedoch ein elektrisches Feld bei der Schicht 123 des n-Typs während des Abschaltens stärker, was die Durchbruchspannung negativ beeinflusst. Im Fall der fünften Ausführungsform wird durch die Hinzufügung der Schicht 124 des p-Typs die Stärke des elektrischen Feldes in der Schicht 123 des n-Typs verringert, wodurch die Durchbruchspannung aufrechterhalten werden kann, selbst wenn die Trägerkonzentration der Schicht 123 des n-Typs erhöht wird, außerdem ist es möglich, die Einschaltspannung weiter zu verringern.
  • Sechste Ausführungsform
  • 9 zeigt die Hauptschaltung der Leistungsumsetzungsvorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung. Die sechste Ausführungsform ist eine Wechselrichtereinheit, wobei 601 eine Gate-Ansteuerschaltung bezeichnet, 602 einen der IGBTs der oben beschriebenen ersten bis fünften Ausführungsformen bezeichnet, 603 eine in einer Kreuzschaltung mit jedem IGBT verbundene Diode bezeichnet, 604 und 605 ein Paar Gleichspannungseingangsanschlüsse bezeichnen und 606, 607 und 608 Wechselspannungsausgangsanschlüsse bezeichnen. Da die Anzahl von Phasen des Wechselstroms in der vorliegenden Ausführungsform gleich drei ist, sind drei Wechselspannungsausgangsanschlüsse vorgesehen. Jeder IGBT ist zwischen einen der Wechselspannungsausgangsanschlüsse und einen der Gleichspannungseingangsanschlüsse geschaltet. Durch IGBTs, die einen Einschalt/Ausschalt-Schaltvorgang ausführen, wird eine Gleichspannungsleistung in eine Wechselspannungsleistung umgesetzt.
  • Durch Anwenden eines IGBT gemäß einer der oben beschriebenen ersten bis fünften Ausführungsformen als ein Halbleiterschaltelement in der Leistungsumsetzungsvorrichtung ist es möglich, einen geringen Verlust und eine hohe Zuverlässigkeit der Leistungsumsetzungsvorrichtung zu verwirklichen.
  • Es sei angemerkt, dass zwar die Beschreibung der Wechselrichtervorrichtung in der sechsten Ausführungsform angegeben worden ist, dass jedoch die gleiche Wirkung für andere Leistungsumsetzungsvorrichtungen wie etwa eine Umsetzervorrichtung und einen Zerhacker erhalten werden kann. Im Fall der Umsetzervorrichtung werden 604 und 605 Gleichspannungsausgangsanschlüsse und werden 606, 607 und 608 Wechselspannungseingangsanschlüsse, wobei durch die IGBTs, die einen Einschalt/Aussschalt-Schaltvorgang ausführen, eine Wechselspannungsleistung in eine Gleichspannungsleistung umgesetzt wird. Außerdem ist die Anzahl von Phasen des Wechselstroms nicht auf drei Phasen eingeschränkt, vielmehr können es mehrere Phasen sein.
  • Oben ist eine genaue Beschreibung der Ausführungsformen der vorliegenden Erfindung angegeben worden, ohne jedoch auf die oben beschriebenen beispielhaften Ausführungsformen eingeschränkt zu sein, sind innerhalb des Schutzbereichs der technischen Ideen der vorliegenden Erfindung verschiedene Ausführungsformen möglich. Beispielsweise haben IGBTs gemäß den oben beschriebenen ersten bis fünften Ausführungsformen Kanäle des n-Typs, die vorliegende Erfindung ist jedoch auch auf IGBTs, die Kanäle des p-Typs haben, anwendbar. Gleiches gilt auch für die übrige Vorrichtungsstruktur, die Graben-Gates hat.
  • Bezugszeichenliste
    • 100
    Kollektorelektrode
    101
    Kollektoranschluss
    102
    Kollektorschicht des p-Typs
    103
    Pufferschicht des n-Typs
    104
    Driftschicht des n–-Typs
    105
    schwebende p-Schicht
    106
    Kanalschicht des p-Typs
    107
    Emitterschicht des n+-Typs
    108
    Kontaktschicht des p+-Typs
    109
    Gate-Isolierfilm
    110
    Gate-Elektrode
    113
    Zwischenschichtisolator
    114
    Emitterelektrode
    115
    Gate-Anschluss
    116
    Emitteranschluss
    117, 120
    Graben
    118
    eingebettete Elektrode
    119
    Isolierfilm
    121
    Elektrode
    122
    schwebende p-Schicht
    123
    Schicht des n-Typs
    124
    Schicht des p-Typs
    201
    Oberflächenoxidfilm
    202, 204, 206
    Photoresist
    203, 205
    Polysilicium
    301
    Widerstand
    601
    Gate-Ansteuerschaltung
    602
    IGBT
    603
    Diode
    604, 605
    Gleichspannungseingangsanschluss
    606, 607, 608
    Wechselspannungsausgangsanschluss
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2000-307116 A [0004]
    • JP 2004-039838 A [0010]
    • JP 2005-327806 A [0011]
    • JP 2002-528916 A [0012]

Claims (13)

  1. Halbleitervorrichtung, die umfasst: eine erste Halbleiterschicht (102) eines ersten Leitfähigkeitstyps; eine zweite Halbleiterschicht (103) eines zweiten Leitfähigkeitstyps benachbart zu der ersten Halbleiterschicht (102); mehrere erste Gräben (117); Gate-Elektroden (110), wovon jede in jeweils einem der mehreren ersten Gräben (117) vorgesehen ist; und einen ersten und einen zweiten Bereich, die zwischen den ersten Gräben (117) angeordnet sind, wobei der zweite Bereich einen weiteren Abstand zwischen den ersten Gräben (117) als der erste Bereich hat, wobei der erste Bereich versehen ist mit: einer dritten Halbleiterschicht (106) des ersten Leitfähigkeitstyps benachbart zu der zweiten Halbleiterschicht; und einer vierten Halbleiterschicht des zweiten Leitfähigkeitstyps benachbart zu der dritten Halbleiterschicht (106), eine Gate-Elektrode (110) in dem ersten Graben (117) angeordnet ist, mit der dritten Halbleiterschicht (106), der vierten Halbleiterschicht und dem zweiten Halbleiter auf jeder Oberfläche hiervon über einen ersten Isolierfilm (109) in Kontakt ist und versehen ist mit: einer ersten Elektrode (100), die über einen niedrigen Widerstand mit der ersten Halbleiterschicht (102) in Kontakt ist; und einer zweiten Elektrode (114), die über einen niedrigen Widerstand mit der dritten Halbleiterschicht (106) und der vierten Halbleiterschicht (107) in Kontakt ist, der zweite Bereich versehen ist mit: mehreren zweiten Gräben (120); und einer dritten Elektrode (121), die in jedem der mehreren zweiten Gräben (120) angeordnet ist und zwischen sich und einer Grabenseitenwand einen zweiten Isolierfilm (119) besitzt und mit der zweiten Elektrode (114) elektrisch verbunden ist, und die zweite Halbleiterschicht zwischen den ersten Graben (117) und den zweiten Graben (120) eingefügt ist.
  2. Halbleitervorrichtung nach Anspruch 1, die ferner umfasst: eine vierte Elektrode, die unter der Gate-Elektrode (110) in dem ersten Graben (117) angeordnet ist und zwischen sich und einer Grabenseitenwand einen dritten Isolierfilm besitzt und mit der zweiten Elektrode (114) elektrisch verbunden ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei eine Dicke des zweiten Isolierfilms (119) größer ist als eine Dicke des ersten Isolierfilms (109).
  4. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 3, wobei die Dicken des zweiten und des dritten Isolierfilms größer sind als eine Dicke des ersten Isolierfilms (109).
  5. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 4, wobei ein Abstand zwischen dem zweiten Graben (120), der sich am nächsten bei dem ersten Graben (117) befindet, und dem ersten Graben (117) gleich oder kleiner als ein Abstand zwischen den ersten Gräben (117) in dem ersten Bereich ist.
  6. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 5, wobei der zweite Bereich ferner versehen ist mit einer fünften Halbleiterschicht des zweiten Leitfähigkeitstyps in einem schwebenden Zustand zwischen den zweiten Gräben (120).
  7. Halbleitervorrichtung nach Anspruch 6, wobei eine Tiefe der fünften Halbleiterschicht größer ist als eine Tiefe des zweiten Grabens (120).
  8. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 7, wobei die Gate-Elektrode (110) und die dritte Elektrode (121) aus Polysilicium hergestellt sind.
  9. Halbleitervorrichtung nach Anspruch 2, wobei die Gate-Elektrode (110) und die dritte Elektrode (121) sowie die vierte Elektrode aus Polysilicium hergestellt sind.
  10. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 9, wobei die zweite Halbleiterschicht umfasst: einen ersten Abschnitt benachbart zu der ersten Halbleiterschicht (102) und einen zweiten Abschnitt benachbart zu dem ersten Abschnitt und eine Trägerkonzentration des ersten Abschnitts höher ist als eine Trägerkonzentration des zweiten Abschnitts.
  11. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 9, wobei die zweite Halbleiterschicht (103) umfasst: einen ersten Abschnitt benachbart zu der dritten Halbleiterschicht und einen zweiten Abschnitt benachbart zu dem ersten Abschnitt und eine Trägerkonzentration des ersten Abschnitts höher ist als eine Trägerkonzentration des zweiten Abschnitts.
  12. Halbleitervorrichtung nach wenigstens einem der Ansprüche 1 bis 11, wobei eine fünfte Halbleiterschicht des zweiten Leitfähigkeitstyps in der dritten Halbleiterschicht (106) vorgesehen ist und eine Trägerkonzentration der fünften Halbleiterschicht höher ist als eine Trägerkonzentration der zweiten Halbleiterschicht (103).
  13. Leistungsumsetzungsvorrichtung, die umfasst: ein Paar Gleichspannungsanschlüsse (604, 605); Wechselspannungsanschlüsse (606, 607, 608), deren Anzahl gleich einer Anzahl von Phasen ist; und mehrere Halbleiterschaltelemente, die zwischen die Gleichspannungsanschlüsse (604, 605) und die Wechselspannungsanschlüsse (606, 607, 608) geschaltet sind, wobei jedes der mehreren Halbleiterschaltelemente eine Halbleitervorrichtung nach einem der Ansprüche 1 bis 12 ist.
DE102013212561.5A 2012-06-28 2013-06-28 Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet Ceased DE102013212561A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-144893 2012-06-28
JP2012144893A JP6072445B2 (ja) 2012-06-28 2012-06-28 半導体装置およびそれを用いた電力変換装置

Publications (1)

Publication Number Publication Date
DE102013212561A1 true DE102013212561A1 (de) 2014-01-02

Family

ID=49754361

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013212561.5A Ceased DE102013212561A1 (de) 2012-06-28 2013-06-28 Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet

Country Status (3)

Country Link
US (1) US8653606B2 (de)
JP (1) JP6072445B2 (de)
DE (1) DE102013212561A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112012006885T5 (de) * 2012-09-07 2015-06-03 Hitachi, Ltd. Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
KR102319595B1 (ko) * 2015-05-11 2021-11-02 삼성전기주식회사 반도체 소자 및 그 제조 방법
CN105226090B (zh) * 2015-11-10 2018-07-13 株洲中车时代电气股份有限公司 一种绝缘栅双极晶体管及其制作方法
JP6540906B2 (ja) * 2016-10-17 2019-07-10 富士電機株式会社 半導体装置
JP6825520B2 (ja) * 2017-09-14 2021-02-03 三菱電機株式会社 半導体装置、半導体装置の製造方法、電力変換装置
JP7006547B2 (ja) * 2018-09-10 2022-01-24 三菱電機株式会社 半導体装置
CN111129134B (zh) * 2018-10-31 2021-07-30 比亚迪半导体股份有限公司 Igbt芯片及其制造方法
CN111261712A (zh) * 2020-03-25 2020-06-09 广东芯聚能半导体有限公司 沟槽型igbt器件结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000307116A (ja) 1999-02-17 2000-11-02 Hitachi Ltd 半導体装置及び電力変換装置
JP2002528916A (ja) 1998-10-26 2002-09-03 ノース・キャロライナ・ステイト・ユニヴァーシティ 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス
JP2004039838A (ja) 2002-07-03 2004-02-05 Renesas Technology Corp トレンチゲート型半導体装置
JP2005327806A (ja) 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3168147B2 (ja) * 1995-09-14 2001-05-21 株式会社日立製作所 半導体装置とそれを用いた３相インバータ
US6448587B1 (en) * 1997-11-28 2002-09-10 Hitachi, Ltd. Circuit incorporated IGBT and power conversion device using the same
JP3400348B2 (ja) * 1998-05-19 2003-04-28 株式会社東芝 絶縁ゲート型半導体装置
US6621121B2 (en) 1998-10-26 2003-09-16 Silicon Semiconductor Corporation Vertical MOSFETs having trench-based gate electrodes within deeper trench-based source electrodes
KR100745557B1 (ko) 1999-02-17 2007-08-02 가부시키가이샤 히타치세이사쿠쇼 Ｉｇｂｔ 및 전력변환 장치
DE10203164B4 (de) * 2002-01-28 2005-06-16 Infineon Technologies Ag Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung
JP5412717B2 (ja) * 2007-08-29 2014-02-12 富士電機株式会社 トレンチ型絶縁ゲート半導体装置
US8686493B2 (en) * 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP4644730B2 (ja) * 2008-08-12 2011-03-02 株式会社日立製作所 半導体装置及びそれを用いた電力変換装置
US20100193835A1 (en) * 2009-02-05 2010-08-05 Force-Mos Technology Corporation Trench insulated gate bipolar transistor (GBT) with improved emitter-base contacts and metal schemes
US8264033B2 (en) * 2009-07-21 2012-09-11 Infineon Technologies Austria Ag Semiconductor device having a floating semiconductor zone
JP5492225B2 (ja) * 2010-01-04 2014-05-14 株式会社日立製作所 半導体装置、及びそれを用いた電力変換装置
EP2546882B1 (de) * 2010-03-09 2018-04-18 Fuji Electric Co., Ltd. Halbleiterbauelement
JP5631752B2 (ja) 2011-01-12 2014-11-26 株式会社 日立パワーデバイス 半導体装置および電力変換装置
JP5806535B2 (ja) 2011-07-20 2015-11-10 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置
JP2013251468A (ja) * 2012-06-01 2013-12-12 Fuji Electric Co Ltd 半導体装置および半導体装置の制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002528916A (ja) 1998-10-26 2002-09-03 ノース・キャロライナ・ステイト・ユニヴァーシティ 改良された高周波スイッチング特性と降伏特性を備えたパワー半導体デバイス
JP2000307116A (ja) 1999-02-17 2000-11-02 Hitachi Ltd 半導体装置及び電力変換装置
JP2004039838A (ja) 2002-07-03 2004-02-05 Renesas Technology Corp トレンチゲート型半導体装置
JP2005327806A (ja) 2004-05-12 2005-11-24 Fuji Electric Device Technology Co Ltd 絶縁ゲート型バイポーラトランジスタ

Also Published As

Publication number Publication date
JP2014011212A (ja) 2014-01-20
US20140003109A1 (en) 2014-01-02
JP6072445B2 (ja) 2017-02-01
US8653606B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
DE112014006606B4 (de) Leistungshalbleitereinheit
DE102013212561A1 (de) Halbleitervorrichtung und Leistungsumsetzungsvorrichtung, die sie verwendet
DE102012222439B4 (de) Halbleiterbauelement und dieses verwendende Leistungsumwandlungsausstattung
DE102009005914B4 (de) Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
DE112014006895B4 (de) Halbleiteranordnung
DE102016205111B4 (de) Halbleiteranordnung mit einem IGBT und einer Freilaufdiode
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102011076269B4 (de) Halbleiterbauelement
DE112019000544B4 (de) Halbleitervorrichtung und leistungswandlungsvorrichtung
DE112012006885T5 (de) Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
DE112017000224B4 (de) Halbleitervorrichtung, Verfahren zu deren Herstellung und diese verwendende Leistungsumwandlungsvorrichtung
DE112012006441B4 (de) Bipolartransistor vom Isolierschichttyp
DE112013005341B4 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung mit derselben
DE102004035788A1 (de) Isolierschicht-Bipolar-Transistor mit eingebauter Freilaufdiode
DE102007024113A1 (de) Halbleitervorrichtung mit isoliertem Gate und Verfahren zur Herstellung derselben
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE102008023316A1 (de) Halbleitereinrichtung
DE102012211547A1 (de) Halbleitervorrichtung
DE102019204003A1 (de) Halbleitervorrichtung und Leistungswandler
DE112016004272B4 (de) Leistungswandlungsvorrichtung
DE4028524A1 (de) Halbleiterbauelement mit isoliertem gate
DE102004022455A1 (de) Bipolartransistor mit isolierter Steuerelektrode
DE102014111063A1 (de) Leistungshalbleiterbauelement und Verfahren
DE112015006832T5 (de) Halbleiteranordnung
DE102013219499A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

R081 Change of applicant/patentee

Owner name: HITACHI POWER SEMICONDUCTOR DEVICE, LTD., HITA, JP

Free format text: FORMER OWNER: HITACHI, LTD., TOKYO, JP

Effective date: 20140611

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20140611

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20140611

R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final