DE102013204300B4 - Halbleiterchip, Halbleiteranordnung und Verfahren zum Betrieb eines Halbleiterchips - Google Patents

Halbleiterchip, Halbleiteranordnung und Verfahren zum Betrieb eines Halbleiterchips Download PDF

Info

Publication number
DE102013204300B4
DE102013204300B4 DE102013204300.7A DE102013204300A DE102013204300B4 DE 102013204300 B4 DE102013204300 B4 DE 102013204300B4 DE 102013204300 A DE102013204300 A DE 102013204300A DE 102013204300 B4 DE102013204300 B4 DE 102013204300B4
Authority
DE
Germany
Prior art keywords
semiconductor
semiconductor chip
load path
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013204300.7A
Other languages
English (en)
Other versions
DE102013204300A1 (de
Inventor
Gerhard Zojer
Gerrit Utz
Claudia Kabusch
Daniel Auer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013204300A1 publication Critical patent/DE102013204300A1/de
Application granted granted Critical
Publication of DE102013204300B4 publication Critical patent/DE102013204300B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60R—VEHICLES, VEHICLE FITTINGS, OR VEHICLE PARTS, NOT OTHERWISE PROVIDED FOR
    • B60R21/00—Arrangements or fittings on vehicles for protecting or preventing injuries to occupants or pedestrians in case of accidents or other traffic risks
    • B60R21/01—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents
    • B60R21/017—Electrical circuits for triggering passive safety arrangements, e.g. airbags, safety belt tighteners, in case of vehicle accidents or impending vehicle accidents including arrangements for providing electric power to safety arrangements or their actuating means, e.g. to pyrotechnic fuses or electro-mechanic valves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Halbleiterchip umfassend:
einen Halbleiterkörper (10) mit einer inneren Region (1, 1', 1") und einer ringförmigen äußeren Region (2, 2', 2"), die die innere Region (1, 1', 1") umschließt;
eine elektronische Struktur, die monolithisch in die innere Region (1, 1', 1") integriert ist und die ein steuerbares erstes Halbleiterbauelement (T1, T1', T1") mit einer ersten Laststrecke und einem ersten Steuereingang zur Steuerung der ersten Laststrecke aufweist;
ein ringförmiges zweites Halbleiterbauelement (T2, T2', T2"), das monolithisch in die äußere Region (2, 2', 2") integriert ist und das eine zweite Laststrecke aufweist, wobei das ringförmige zweite Halbleiterbauelement (T2, T2', T2") die innere Region (1, 1', 1") umschließt;
wobei
die erste Laststrecke und die zweite Laststrecke elektrisch nicht zueinander parallel geschaltet sind;
das erste Halbleiterbauelement (T1, T1', T1") als DMOS-Transistor ausgebildet ist; und
das zweite Halbleiterbauelement (T2, T2', T2") als Transistor ausgebildet ist, der eine Zellstruktur mit einer Vielzahl zweiter Transistorzellen (25, 25', 25"), die elektrisch zueinander parallel geschaltet sind, aufweist.

Description

  • TECHNISCHES GEBIET
  • Ausgestaltungen der Erfindung betreffen einen Halbleiterchip, eine Halbleiteranordnung, sowie ein Verfahren zum Betrieb eines Halbleiterchips.
  • HINTERGRUND DER ERFINDUNG
  • Halbleiterbauelemente werden in vielen elektronischen und anderen Anwendungen eingesetzt. Halbleiterbauelemente in Form von Chips enthalten integrierte oder diskrete Schaltkreise, die aus einem Halbleiterwafer hergestellt werden.
  • Aus der Druckschrift US 5 497 014 A ist ein Halbleiterchip, in dem drei Zellstrukturgebiete 3, 4, 5 mit voneinander verschiedenen Zellstrukturen angeordnet sind, bekannt. Eines dieser Zellstrukturgebiete 5 enthält etwa gleich viele CMOS-Transistorzelleinheiten und Bipolartransistorzelleinheiten und umgibt ein anderes Zellstrukturgebiet 4, dessen Struktur für Logikoperationen in einem Niedrigleistungsbereich geeignet ist. Bei dem anderen Zellstrukturgebiet ist das Verhältnis zwischen der Anzahl von CMOS-Transistorzelleinheiten und der Anzahl von Bipolartransistorzelleinheiten 7:2.
  • Die Druckschrift US 2008 / 0 211 566 A1 beschreibt einen Halbleiterchip, mit dem eine Zündeinrichtung eines Fahrgastschutzsystems wie beispielsweise eines Airbags oder einer Gurtvorspannvorrichtung gezündet werden kann. Die Zündeinrichtung wird dazu zwischen die Laststrecken zweier in einem Halbleiterchip integrierter Halbleiterschalter geschaltet.
  • Die Druckschrift US 2002 / 0 093 033 A1 betrifft einen Leistungshalbleiter mit einem aktiven Gebiet, das erste und zweite aktive Zellen enthält. Die Abmessungen und die Materialzusammensetzung der ersten aktiven Zellen sind im Wesentlichen identisch, und die Abmessungen und die Materialzusammensetzung der zweiten aktiven Zellen sind im Wesentlichen identisch, Die ersten aktiven Zellen und die zweiten aktiven Zellen unterscheiden sich in Bezug auf die Abmessungen und/oder die Materialzusammensetzung. Während des Betriebs insbesondere eines Leistungshalbleiterchips entwickelt der Halbleiterchip Verlustwärme, welche eine ungleichmäßige Temperaturverteilung über den Halbleiterkörper des Chips verursacht. Das bedeutet, dass die Chiptemperatur in der Mitte des flachen, beispielsweise näherungsweise quaderförmig ausgebildeten Chips signifikant höher ist als in dessen Randbereich. Um zu vermeiden, dass die Chiptemperatur lokal eine maximal zulässige Chiptemperatur übersteigt, muss der Chip eine gewisse Mindestgröße aufweisen. Deshalb steht die unterschiedliche Temperaturverteilung im Gegensatz zu der normalerweise gewünschten Verringerung der Chipgröße.
  • Im Hinblick auf die oben erläuterten Probleme besteht ein Bedarf an einem verbesserten Halbleiterchip, sowie an einer verbesserten Halbleiterchipanordnung, die einen verbesserten Halbleiterchip enthält.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Gemäß einem ersten Aspekt umfasst ein Halbleiterchip einen Halbleiterkörper, welcher eine innere Region und eine ringförmige äußere Region besitzt. Eine elektronische Struktur, die monolithisch in die innere Region integriert ist, enthält ein steuerbares erstes Halbleiterbauelement mit einer ersten Laststrecke, sowie einen ersten Steuereingang zur Steuerung der ersten Laststrecke. Weiterhin ist in die äußere Region ein ringförmiges zweites elektronisches Bauelement monolithisch integriert, das die innere Region umschließt. Das zweite elektronische Bauteil besitzt außerdem eine zweite Laststrecke, die elektrisch nicht parallel zu der ersten Laststrecke geschaltet ist. Das erste Halbleiterbauelement ist als DMOS-Transistor ausgebildet. Das zweite Halbleiterbauelement ist als Transistor ausgebildet, der eine Zellstruktur mit einer Vielzahl zweiter Transistorzellen, die elektrisch zueinander parallel geschaltet sind, aufweist.
  • Gemäß einem weiteren Aspekt umfasst ein Halbleiterchip einen Halbleiterkörper mit einer Anzahl von N ≥ 2 inneren Regionen und einer Anzahl von N ringförmigen äußeren Regionen. Eine jede der inneren Regionen wird von einer korrespondierenden anderen der ringförmigen äußeren Regionen umschlossen. In jede der inneren Regionen ist eine elektronische Struktur monolithisch integriert, die ein steuerbares erstes Halbleiterbauelement mit einer ersten Laststrecke aufweist, sowie einen ersten Steuereingang zur Steuerung der ersten Laststrecke. Weiterhin ist für eine jede der inneren Regionen in die zugehörige äußere Region ein individuelles, ringförmiges zweites elektronisches Bauelement monolithisch integriert, das eine zweite Laststrecke aufweist, und das die zugehörige innere Region umschließt. Für eine jeder der inneren Regionen und die zugehörige äußere Region sind die erste Laststrecke und die zweite Laststrecke elektrisch nicht zueinander parallel geschaltet. Eine innere Region und eine äußere Region werden im Sinn der vorliegenden Erfindung als zueinander zugehörig bezeichnet, wenn die äußere Region die innere Region ringförmig umschließt.
  • Gemäß einem dritten Aspekt enthält eine Halbleiteranordnung eine Zündpille zur Zündung eines Airbags, sowie einen Halbleiterchip. Der Halbleiterchip um fasst einen Halbleiterkörper mit einer inneren Region und einer ringförmigen äußeren Region, die die innere Region umschließt. Eine erste elektronische Struktur, die monolithisch in die innere Region integriert ist, enthält ein steuerbares erstes Halbleiterbauelement mit zwei ersten Lastkontakten, sowie mit einer zwischen den ersten Lastkontakten ausgebildeten ersten Laststrecke, und mit einem ersten Steuereingang zur Steuerung der ersten Laststrecke. Eine zweite elektronische Struktur, die in die äußere Region monolithisch integriert ist, enthält ein steuerbares zweites Halbleiterbauelement mit zwei zweiten Lastkontakten, einer zwischen den beiden zweiten Lastkontakten ausgebildeten zweiten Laststrecke, und einem zweiten Steuereingang zur Steuerung der zweiten Laststrecke. Die Zündpille ist elektrisch zwischen einen der ersten Lastkontakte und einen der zweiten Lastkontakte geschaltet.
  • Figurenliste
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügten Figuren und die zugehörige Beschreibung anhand von Ausführungsbeispielen näher erläutert. Die Darstellung in den Figuren ist nicht notwendigerweise maßstäblich, vielmehr wurde Wert darauf gelegt, die Prinzipien der Erfindung zu veranschaulichen. Weiterhin bezeichnen in den Figuren gleiche Bezugszeichen korrespondierende Teile. Es zeigen:
    • 1 eine Draufsicht auf einen Halbleiterchip mit einem Halbleiterkörper zur schematischen Veranschaulichung einer inneren Region, die von einer ringförmigen äußeren Region umschlossen wird;
    • 2 eine Draufsicht auf einen Halbleiterchip gemäß 1 zur schematischen Veranschaulichung eines steuerbaren ersten Halbleiterbauelements, das in der inneren Region angeordnet ist und eine Zellstruktur aufweist, sowie eines ringförmigen, steuerbaren zweites Halbleiterbauelements, das in der äußeren Region angeordnet ist, das eine Zellstruktur aufweist, und das die innere Region ringförmig umschließt.
    • 3 eine Draufsicht auf einen Halbleiterchip zur schematischen Veranschaulichung eines Halbleiterkörpers, der einen Anzahl von äußeren Regionen enthält, von denen jede eine andere innere Region umschließt;
    • 4 eine Draufsicht auf einen Halbleiterchip gemäß 3 zur schematischen Veranschaulichung eines steuerbaren ersten Halbleiterbauelements, das in der inneren Region angeordnet ist und das eine Zellstruktur aufweist, und eines ringförmigen steuerbaren zweiten Halbleiterbauelements, das eine Zellstruktur aufweist, und das in der äußeren Region und ringförmig um die innere Region herum angeordnet ist;
    • 5 ein Schaltbild einer Halbleiteranordnung, die einen Halbleiterchip gemäß den 1 und 2 enthält, sowie einen Airbag, der elektrisch an den Halbleiterchip angeschlossen ist;
    • 6 ein Schaltbild einer Halbleiteranordnung, die einen Halbleiterchip gemäß den 3 und 4 umfasst, sowie eine Anzahl von Airbags, die elektrisch an den Halbleiterchip angeschlossen sind;
    • 7 ein Schaltbild einer Abwandlung der in 6 gezeigten Halbleiteranordnung;
    • 8 eine Draufsicht auf einen Halbleiterchip mit einem Halbleiterkörper zur schematischen Veranschaulichung einer inneren Region, die einen Treiberschaltkreis zur Ansteuerung eines steuerbaren, ringförmigen Feldeffekttransistors enthält, der in der äußeren Region angeordnet ist und der die innere Region umschließt;
    • 9 eine Draufsicht auf den Halbleiterchip gemäß 8 zur schematischen Veranschaulichung eines ringförmigen steuerbaren zweiten Halbleiterbauelements, das in der äußeren Region angeordnet ist, das eine Zellstruktur aufweist, und das die innere Region umschließt, wobei die innere Region ein Bauelement enthält, welches keine Zellstruktur besitzt;
    • 10 eine Draufsicht auf einen Halbleiterchip, der eine Anzahl von Gruppen enthält, von denen eine jede eine innere Region aufweist, die einen Treiberschaltkreis zur Ansteuerung eines steuerbaren ringförmigen Feldeffekttransistors enthält, der die innere Region umschließt;
    • 11 eine Draufsicht auf einen Halbleiterchip gemäß 10, in der schematischen dargestellt ist, dass ein jeder der ringförmigen Feldeffekttransistoren eine Zellstruktur aufweist;
    • 12 ein Schaltbild einer Abwandlung einer Halbleiteranordnung;
    • 13 eine Draufsicht auf den Halbleiterchip gemäß 12;
    • 14 eine Draufsicht auf den Halbleiterchip gemäß 2 mit dem Unterschied, dass das zweite Bauelement die Form eines offenen Rings aufweist; und
    • 15 ist eine Draufsicht auf einen Halbleiterchip gemäß 4 mit dem Unterschied, dass die zweiten Halbleiterbauelemente jeweils die Form eines offenen Rings aufweisen.
  • AUSFÜHRLICHE BESCHREIBUNG VON ILLUSTRATIVEN AUSFÜHRUNGSBEISPIELEN
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen verwiesen, die einen Teil der Beschreibung bilden und in denen zur Veranschaulichung spezielle Ausgestaltungen gezeigt werden, mit denen sich die Erfindung realisieren lässt. In diesem Zusammenhang verwendete richtungsgebundene Terminologie wie beispielsweise „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“ usw. wird in Bezug auf die Ausrichtung der jeweiligen Figuren verwendet. Da die Komponenten der Ausführungsformen in einer Anzahl unterschiedlicher Ausrichtungen positioniert werden können, dient die richtungsgebundene Terminologie lediglich zur Veranschaulichung und ist in keinerlei Weise einschränkend zu verstehen.
  • 1 zeigt einen Halbleiterchip 5 mit einem Halbleiterkörper 10. Der Halbleiterkörper 10 kann ein beliebiges Halbleitergrundmaterial wie beispielsweise Silizium, Siliziumkarbid, Gallium, Galliumarsinid, Galliumnitrid, etc. aufweisen. Der Halbleiterkörper 10 kann weiterhin p-dotierte und/oder n-dotierte Halbleiterzonen, dotiertes und undotiertes polykristallines Halbleitermaterial, dielektrische Schichten wie beispielsweise Siliziumnitrid (SiN), Siliziumoxid (SiO2) etc., aufweisen.
  • 1 stellt eine Draufsicht auf den Halbleiterchip 5 dar. In der vertikalen Richtung, welche senkrecht zur Zeichenebene verläuft, besitzt der Halbleiterchip 5 eine Dicke, die wesentlich geringer ist sowohl als die Länge als auch als die Breite des Halbleiterchips 5. Der Halbleiterchip 5 kann derart auf einer ebenen Oberfläche montiert werden, dass die vertikale Richtung senkrecht zu der ebenen Oberfläche verläuft.
  • Der Halbleiterkörper 10 besitzt eine Gruppe I mit einer inneren Region 1 und einer ringförmigen äußeren Region 2, die die innere Region 1 vollständig ringförmig umschließt. „Vollständig ringförmig“ bedeutet im Sinn der vorliegenden Erfindung, dass die äußere Region 2 als geschlossener Ring ausgebildet ist. Die innere Region 1 kann daher eine Oberseite und eine Unterseite aufweisen, die nicht von der äußeren Region 2 bedeckt ist. Die innere Region 1 enthält eine elektronische Struktur, die monolithisch in die innere Region 1 und damit auch in den Halbleiterkörper 10 integriert ist. Die elektronische Struktur enthält ein erstes Bauelement, bei dem es sich um ein steuerbares Halbleiterbauelement handelt und das als DMOS-Feldeffekttransistor T1 (DMOS = Double-Diffused Metal-Oxid Semiconductor) ausgebildet ist..
  • Das steuerbare erste Bauelement T1 besitzt eine erste Laststrecke, die zwischen zwei ersten Lastkontakten 11 und 12 ausgebildet ist, sowie einen ersten Steuereingang zur Steuerung der ersten Laststrecke. Allgemein kann es sich bei den ersten Lastkontakten 11 und 12 um Drain und Source, um Source und Drain, um Kollektor und Emitter, um Emitter und Kollektor, um Anode und Ka-thode, oder um Kathode und Anode handeln. Der erste Steuereingang kann ein Gate oder eine Basis sein.
  • Die äußere Region 2 enthält ein ringförmiges zweites elektronisches Bauelement, welches monolithisch in die äußere Region 2 und in den Halbleiterkörper 10 integriert ist. Das ringförmige zweite elektronische Bauteil, bei dem es sich beispielsweise um einen Feldeffekttransistor T2, beispielsweise einen DMOS-Feldeffekttransistor, handeln kann, umschließt die innere Region ringförmig. Weiterhin weist das ringförmige zweite elektronische Bauteil eine zweite Laststrecke auf, die elektrisch nicht parallel zu der ersten Laststrecke geschaltet ist.
  • Anstelle des Feldeffekttransistors T2 kann jeder andere Transistor verwendet werden. Beispielsweise kann es sich bei dem zweiten Bauelement um einen Transistor, insbesondere einen unipolaren n-Kanal- oder einen unipolaren pKanal-Transistor handeln, oder um einen bipolaren npn-Transistor oder einen bipolaren pnp-Transistor.
  • Bei dem Ausführungsbeispiel gemäß 1 ist die zweite Laststrecke zwischen zwei zweiten Lastkontakten 21 und 22 ausgebildet. Optional kann das zweite Halbleiterbauelement einen Steuereingang 23 zur Ansteuerung der zweiten Laststrecke aufweisen.
  • Im Unterschied zu herkömmlichen Halbleiterchips sind in einem Halbleiterchip gemäß der vorliegenden Erfindung die Bauelemente, die die meiste Abwärme erzeugen, in der äußeren Region 2 angeordnet. Als Ergebnis davon ist die Temperatur des Halbleiterchips gleichmäßiger über die Grundfläche des Halbleiterkörpers 10 verteilt als in einem herkömmlichen Halbleiterchip, der dieselbe Funktionalität aufweist, wie der Halbleiterchip 5 und der einen Halbleiterkörper besitzt, dessen Größe identisch ist mit der Größe des Halbleiterkörpers 10.
  • Während des Betriebs des Halbleiterchips 5 kann in einer äußeren Region 2 eine maximale Temperatur T5max des Halbleiterkörpers 10 auftreten. Optional kann in der zugehörigen inneren Region 1, die von der äußeren Region 2 umschlossen ist, eine maximale Temperatur T1max auftreten, welche geringer ist als T5max. Beispielsweise kann die Differenz T5max-T1max wenigstens 10°C oder wenigstens 20°C betragen. T5max kann beispielsweise wenigstens 400°C und T1max beispielsweise weniger als 200°C betragen. In einem Zustand, in dem der Halbleiterchip 5 elektrisch nicht an einen externen Schaltkreis angeschlossen ist, kann das elektrische Bauelement T1 von dem zweiten elektrischen Bauteil T2 sowohl elektrisch isoliert, oder - alternativ dazu - elektrisch mit diesem verbunden sein.
  • Wie in 2 gezeigt ist, können sowohl das erste elektronische Bauelement T1 als auch das zweite elektronische Bauelement T2 eine Zellstruktur besitzen. Bei derartigen Ausgestaltungen kann das erste elektronische Bauelement T1 eine Anzahl von ersten Transistorzellen 15 aufweisen, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen Steuereingang (siehe 1) des ersten elektronischen Bauelements T1 angesteuert werden können. Entsprechend kann das zweite elektronische Bauelement T2 eine Anzahl von zweiten Transistorzellen 25 aufweisen, die elektrische zueinander parallel geschaltet sind und die über einen gemeinsamen Steuereingang (siehe 1) des zweiten elektronischen Bauteils T2 angesteuert werden können.
  • Wie nun bezugnehmend auf 3 veranschaulicht wird, können in einem Halbleiterkörper 10 eines Halbleiterchips 5 eine Anzahl N ≥ 2 Gruppen I, II, III gemeinsam untergebracht sein, von denen jede eine innere Region 1, 1' bzw. 1" aufweist, sowie eine ringförmige äußere Region 2, 2' bzw. 2", die die zugehörige innere Region 1, 1', 1" ringförmig umschließt.
  • Die innere Region 1 der ersten Gruppe I, die ein steuerbares erstes elektronisches Bauelement T1 enthält, ist von einem ringförmigen elektronischen Bauelement T2 umschlossen. Entsprechend ist die innere Region 1' der zweiten Gruppe II, die ein steuerbares erstes elektronische Bauelement T1' enthält, von einem ringförmigen zweiten elektronischen Bauelement T2' umschlossen. Weiterhin ist die innere Region 1" der dritten Gruppe III, die ein steuerbares elektronisches Bauelement T2' enthält, von einem ringförmigen zweiten elektronischen Bauelement T2" umschlossen.
  • In dem Beispiel gemäß 3 ist N = 3. Allerdings kann N ebenso gleich 1, 2, 4, 5, 6 usw. sein. Das unter Bezugnahme auf die 1 und 2 beschriebene Halbleiterbauelement 5 stellt ein Beispiel mit N = 1 dar.
  • Wenn, wie ebenfalls in 3 gezeigt ist, N wenigstens gleich 2 ist, kann eine jede der in den Halbleiterkörper 10 integrierten Gruppen I, II, III entsprechend einer beliebigen Ausgestaltung der vorangehend unter Bezugnahme auf die 1 und 2 erläuterten Gruppe I ausgestaltet sein. Dabei können in verschiedenen Gruppen I, II, III unterschiedliche Ausgestaltungen in Kombination miteinander realisiert sein. Allerdings besteht ebenso die Möglichkeit, dass in zwei, mehr als zwei oder einer jeder der in den Halbleiterkörper 10 integrierten Gruppen I, II, III einen identischen Aufbau besitzen.
  • Gemäß einem in 4 gezeigten Beispiel können sowohl die ersten elektronischen Bauelemente T1, T1', T1" als auch die zweiten elektronischen Bauelemente T2, T2', T2" einer jeder der N Gruppen eine Zellstruktur aufweisen. Wie in Zusammenschau mit 3 zu erkennen ist, enthält das erste elektronische Bauteil T1 der ersten Gruppe I eine Anzahl erster Transistorzellen 15, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen ersten Steuereingang 13 angesteuert werden können. Entsprechend weist das erste elektronische Bauelement T1' der zweiten Gruppe II eine Anzahl von ersten Transistorzellen 15' auf, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen ersten Steuereingang 13' angesteuert werden können, und auch das erste elektronisch Bauelement T2" der dritten Gruppe III weist eine Anzahl erster Transistorzellen 15" auf, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen erster Steuereingang 13" angesteuert werden können.
  • Weiterhin weist das zweite elektronische Bauelement T2 der ersten Gruppe I eine Anzahl von zweiten Transistorzellen 25 auf, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen zweiten Steuereingang 23 angesteuert werden können. Entsprechend weist das zweite elektronische Bauelement T2' der zweiten Gruppe II eine Anzahl von zweiten Transistorzellen 25' auf, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen zweiten Steuereingang 23' angesteuert werden können, und auch das zweite elektronische Bauelement T2" der dritten Gruppe III weist eine Anzahl zweiter Transistorzellen 25" auf, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen zweiten Steuereingang 23" angesteuert werden können.
  • „Angesteuert“ kann dabei insbesondere bedeuten, dass die jeweilige Laststrecke durch die Ansteuerung vollständig „ein“ geschaltet oder in den elektrisch sperrenden Zustand versetzt werden kann, optional auch, dass die Laststrecke in einen Zustand versetzt werden kann, in dem sie elektrisch nicht sperrt, aber auch nicht vollständig „ein“ geschaltet ist.
  • Wie ebenso in den 3 und 4 gezeigt ist, können sämtliche der in einen gemeinsamen Halbleiterkörper 10 integrierten Gruppen I, II, III in einer einzigen Reihe angeordnet sein. Allerdings können die Gruppen I, II, III usw., die in einem gemeinsamen Halbleiterkörper 10 integriert sind, auch in zwei oder mehr Zeilen sowie in zwei oder mehr Spalten angeordnet sein.
  • Gemäß einer in 5 gezeigten, beispielhaften Ausgestaltung kann ein Halbleiterchip 5, wie er vorangehend unter Bezugnahme auf die 1 und 2 erläutert wurde, zur Zündung eines Airbags 6 verwendet werden. Hierzu umfasst der Airbag 6 eine Zündpille 61, die elektrisch zwischen einem (12) der ersten Lastkontakte 11, 12 des ersten elektronischen Bauelements T1 und einem (21) der zweiten Lastkontakte 21, 22 des zweiten elektronischen Bauelements T2 angeschlossen ist. Wenn eine Versorgungsspannung an die anderen ersten bzw. zweiten Lastkontakte 11, 22 angeschlossen wird, können die Zündpille 61 und der Airbag 6 dadurch gezündet werden, dass die Laststrecken sowohl des ersten als auch des zweiten elektronischen Bauelements T1, T2 über ihre zugehörigen Steuereingänge 13 bzw. 23 in den leitenden Zustand versetzt werden.
  • Da das Zünden der Zündpille 61 einen konstanten Strom erfordert, kann eines der beiden elektronischen Bauteile T1 und T2 (hier: T2) derart angesteuert werden, dass es einen konstanten Strom bereitstellt, wohingegen das andere (hier: T1) der elektronischen Bauelemente T1 und T2 als Schalter verwendet wird, der vollständig „ein“ geschaltet wird, d. h. in einen Zustand versetzt wird, in dem seine Laststrecke ihren minimalen Widerstand RON besitzt. Im Gegensatz dazu ist dasjenige (hier: T2) der elektronischen Bauelemente T1, T2, das den Konstantstrom bereitstellt, im Allgemeinen nicht vollständig „ein“ geschaltet und entwickelt daher mehr Verlustwärme als das andere (hier: T1) der Bauelemente T2, T1. Daher ist es günstig, dasjenige (hier: T2) der elektronischen Bauelemente T1, T2, das den Konstantstrom bereitstellt, um das andere (hier: T1) der elektronischen Bauelemente T2, T1 herum anzuordnen. In dem vorliegenden Beispiel ist T2 das elektronische Bauteil, dass den Konstantstrom bereitstellt und T1 stellt den Schalter dar. Daher ist T2 um T1 herum angeordnet.
  • Wie ebenso in 5 zu erkennen ist, können die beiden ersten Lastkontakte 11, 12 und der erste Steuereingang 13 des ersten elektronischen Bauelements T1 an externe Kontakte 110, 120 bzw. 130 des Halbleiterchips 5 angeschlossen werden, d. h. an Kontakte, die von der äußeren Umgebung des Halbleiterchips 5 her zugänglich sind. Alternativ oder zusätzlich können auch die beiden zweiten Lastkontakte 21, 22 und der zweite Steuereingang 23 des zweiten elektronischen Bauelements T2 an derartige externe Kontakte 210, 220 bzw. 230 des Halbleiterchips 5 angeschlossen werden. Derartige externe Kontakte 110, 120, 130, 210, 220, 230 können beispielsweise als Metallisierung auf dem Halbleiterkörper 10 ausgebildet sein.
  • Gemäß einer weiteren, in 6 veranschaulichten Ausgestaltung können eine Anzahl N von zwei oder mehr Airbags 6, 6', 6" über die in einen gemeinsamen Halbleiterkörper 10 eines Halbleiterchips 5 integrierte Elektronik gezündet werden. Hierzu weist ein jeder der Airbags 6, 6', 6" eine individuelle Zündpille 61, 61' bzw. 61" auf, die elektrisch zwischen einem (12, 12', 12") der ersten Lastkontakte 11, 11', 11", 12, 12', 12" des ersten elektronischen Bauelements T1, T', T1" einer anderen der in den 3 und 4 veranschaulichten Gruppen I, II, III und einem (21, 21', 21") der zweiten Lastkontakte 21, 21', 21", 22, 22', 22" des zweiten elektronischen Bauelements T2, T2', T2" der Gruppen I, II, III angeschlossen ist.
  • Zur Zündung der Zündpillen 61, 61', 61" eines Airbags 6, 6', 6" wird eine Versorgungsspannung zwischen die anderen (11, 11', 11", 22, 22', 22") ersten und zweiten Lastkontakte der ersten und zweiten elektronischen Bauelemente T1, T2, T1', T2', T1", T2" der betreffenden Gruppe I, II, III angeschlossen, und die Laststrecken der beiden betreffenden ersten und zweiten elektronischen Bauelemente T1, T2, T1', T2', T1", T2" werden über ihre entsprechenden Steuereingänge 13, 23, 13', 23' bzw. 13", 23" in den leitenden Zustand geschaltet.
  • Da jede der Gruppen I, II, III zusammen mit der betreffenden Zündpille 61, 61' bzw. 61" einen Schaltkreis bildet, wie er vorangehend unter Bezugnahme auf 5 erläutert wurde, kann das Zünden einer jeder der Zündpillen 61, 61', 61" optional auf die selbe Weise erfolgen, wie dies vorangehend unter Bezugnahme auf 5 erläutert wurde, indem bei einer jeder der Gruppen I, II, III von deren jeweiligem ersten und zweiten elektronischen Bauelement T1/T2, T1'/ T2' bzw. T1"/T2" eines (T2, T2', T2") konstanten Strom bereitstellt, während das andere (T1, T1', T1") als Schalter dient.
  • In Abhängigkeit von der zu realisierenden Anwendung können zwei oder mehr der Zündpillen 61, 61', 61" simultan oder - alternativ - nacheinander gezündet werden.
  • Gemäß einer in 7 gezeigten Ausgestaltung können sämtliche ersten und zweiten in den Halbleiterkörper 10 und den Halbleiterchip 5 integrierten elektronischen Bauelemente T1, T2, T1', T2', T1", T2" über eine gemeinsame Spannungsversorgung UB+, UB- versorgt werden. Hierzu können die Lastkontakte 11, 11', 11" an einen gemeinsamen externen Kontakt 110 des Halbleiterchips 5 angeschlossen sein, und die Lastkontakte 22, 22', 22" können an einen weiteren externen Kontakt 220 des Halbleiterchips 5 angeschlossen sein. Optional kann es sich bei UB- um ein Massepotential (GND) handeln.
  • Ungeachtet dessen, ob die ersten und zweiten elektronischen Bauteile T1, T2, T1', T2', T1", T2" über eine gemeinsame Spannungsversorgung versorgt werden oder nicht, kann es wünschenswert sein, dass alle Airbags 6, 6', 6", die über die betreffenden Zündpillen 61, 61' bzw. 61" an denselben Halbleiterchip 5 angeschlossen sind, simultan gezündet werden können. Hierzu können, wie ebenso in 7 gezeigt ist, sämtliche Steuereingänge 13, 13' und 13" der ersten elektronischen Bauelemente T1, T1', T1" an einen gemeinsamen externen Kontakt 130 des Halbleiterchips 5 angeschlossen sein, und alle Steuereingänge 23, 23' und 23" der zweiten elektronischen Bauelemente T2, T2', T2" können an einen weiteren gemseinsamen externen Kontakt 230 des Halbleiterchips 5 angeschlossen sein.
  • Ein weiteres, in 8 gezeigtes Ausführungsbeispiel unterscheidet sich von dem vorangehend unter Bezugnahme auf die 1 und 2 erläuternden Ausführungsbeispiel darin, dass die innere Region 1 einen Treiberschaltkreis T1 aufweist, der in die innere Region 1 und den Halbleiterkörper 10 integriert ist. Der Treiberschaltkreis T1, der beispielsweise zur Ansteuerung des in der äußeren Region 2 befindlichen zweiten elektronischen Bauelements T2 verwendet werden kann, besitzt einen Ausgang, der elektrisch an den Steuereingang 23 des zweiten elektronischen Bauteils T2 angeschlossen ist. Beispielsweise kann es sich bei dem Treiberschaltkreis T1 um einen bipolaren Transistor T1 handeln. Der Transistor T1 besitzt zwei erste Lastkontakte 11, 12, eine erste Laststrecke, die zwischen den beiden ersten Lastkontakten 11 und 12 ausgebildet ist, sowie einen Steuereingang 13 zur Steuerung der ersten Laststrecke.
  • Wie in 9, welche dasselbe Ausführungsbeispiel darstellt, wie es anhand von 8 erläutert wurde, kann das zweite elektronische Bauelement T2 eine Zellstruktur mit einer Anzahl zweiter Transistorzellen 25 aufweisen, die elektrisch zueinander parallel geschaltet sind und die über einen gemeinsamen Steuereingang 23 (siehe 8) des zweiten elektronischen Bauelements T2 angesteuert werden können. Die Transistorzellen 25 können gleichmäßig um die innere Region 1 herum angeordnet sein. Allerdings kann es sich bei anderen Ausgestaltungen bei dem zweiten elektronischen Bauelement T2 auch um ein steuerbares oder nicht steuerbares ringförmiges elektronisches Bauelement handeln, das die innere Region 1 umschließt, wobei das zweite elektronische Bauelement eine Zellstruktur wie erläutert aufweisen kann, oder aber eine beliebige andere Struktur.
  • Wie weiterhin in 10 gezeigt ist, kann in einem Halbleiterkörper 10 eines Halbleiterchips 5 eine Anzahl von N ≥ 2 Gruppen I, II, III, von denen eine jede eine innere Region 1, 1' bzw. 1" aufweist, die individuell von einer zugehörigen ringförmigen äußeren Region 2, 2' bzw. 2" umschlossen ist, gemeinsam angeordnet sein, wie dies bereits vorangehend unter Bezugnahme auf die 3, 4, 6 und 7 erläutert wurde. Bei der Anordnung gemäß 10 weist die innere Region 1, 1' bzw. 1" einer jeden der N Gruppen I, II, III einen Treiberschaltkreis D1, D1' bzw. D1" zur Ansteuerung des betreffenden zweiten elektronischen Bauelements T2, T2' bzw. T2" auf, das in der betreffenden äußeren Region 2, 2', bzw. 2" derselben Gruppe I, II, III angeordnet ist.
  • 11 zeigt eine mögliche Ausgestaltung eines gemäß 10 ausgebildeten Halbleiterchips 5, wobei zwei, mehr als zwei oder sämtliche zweiten elektronischen Bauelemente T2, T2', T2" eine Zellstruktur aufweisen, wie sie vorangehend unter Bezugnahme auf 4 erläutert wurde.
  • Noch eine weitere Ausgestaltung ist in den 12 und 13 dargestellt. 12 zeigt ein Schaltbild, das die Verschaltung eines anhand von 13 erläuterten Halbleiterchips 5 veranschaulicht.
  • Wie vom Prinzip her bereits vorangehend unter Bezugnahme auf die 3, 4, 6, 7, 10 und 11 erläutert wurde, sind in einem gemeinsamen Halbleiterkörper 10 des Halbleiterchips 5 eine Anzahl von N2 ≥ 2 Gruppen I, II, III (hier: N2 = 3) angeordnet, von denen jede eine innere Region 1, 1' bzw. 1" aufweist, in die ein elektronisches Bauelement T1, T1' bzw. D1" integriert ist, sowie eine äußere Region 2, 2' bzw. 2", in die ein elektronisches Bauelement T2, T2' bzw. T2" integriert ist, das die innere Region 1, 1' bzw. 1" derselben Gruppe I, II bzw. III und damit auch das in der betreffenden inneren Region 1, 1' bzw. 1" derselben Gruppe I, II bzw. III befindliche elektronische Bauelement T1, T1' bzw. D1" ringförmig umschließt.
  • Ein jedes der N2 zweiten elektronischen Bauelemente T2, T2', T2" besitzt eine zweite Laststrecke, die zwischen einem ersten Lastkontakt 21, 21' bzw. 21" und einem zweiten Lastkontakt 22, 22' bzw. 22" ausgebildet ist. Die zweiten Laststrecken sind elektrisch zueinander parallel geschaltet. Hierzu sind die ersten Lastkontakte 21, 21' und 21" an einem gemeinsamen externen Kontakt 210 angeschlossen, und die zweiten Lastkontakte 22, 22' und 22" sind an einen weiteren gemeinsamen externen Kontakt 220 angeschlossen. Optional kann ein jedes der ersten elektronischen Bauelemente T2, T2' und T2" eine Zellstruktur besitzen wie bereits erläutert. Allerdings sind anstelle von Zellstrukturen beliebige andere Strukturen ebenso möglich.
  • Ein jedes (T1, T1') einer Anzahl N1 < N2 (hier: N1 = 2) aus den ersten elektronischen Bauelemente T1, T1', D1" besitzt eine erste Laststrecke, die zwischen einem ersten Lastkontakt 11 bzw. 11' und einem zweiten Lastkontakt 12 bzw. 12' ausgebildet ist. Die ersten Laststrecken sind elektrisch zueinander parallel geschaltet. Hierzu sind die ersten Lastkontakte 11 und 11' an einem gemeinsamen externen Kontakt 110 angeschlossen, und die zweiten Lastkontakte 12 und 12' sind an einen weiteren gemeinsamen externen Kontakt 120 angeschlossen. Optional kann ein jedes der ersten elektronischen Bauelemente T1 und T1' eine Zellstruktur besitzen wie bereits erläutert. Allerdings sind anstelle von Zellstrukturen beliebige andere Strukturen ebenso möglich.
  • Wie in 12 gezeigt ist, kann eine Zündpille 61 eines Airbags 6 zwischen den externen elektrischen Kontakten 120 und 210 angeschlossen sein. Die Parallelschaltung zwischen den zweiten elektronischen Bauelementen T2, T2' und T2" dient dazu, die Zündpille 6 mit einem konstanten Strom zu versorgen, sobald die Parallelschaltung zwischen dem ersten elektronischen Bauelementen T1, T1', welche als Schalter dient, „ein“ geschaltet wird. Im Vergleich zu der Anordnung, wie sie unter Bezugnahme auf 5 erläutert wurde, verteilt sich die Verlustleistung des in 5 gezeigten Bauelements T2 auf eine Anzahl N2 von zueinander parallel geschalteten zweiten elektronischen Bauelementen T2, T2', T2", was eine gleichmäßigere Temperaturverteilung über den Halbleiterkörper 10 bewirkt.
  • Optional kann in wenigstens einer (hier: III) der Gruppen I, II, III die innere Region 1" dazu verwendet werden, ein oder mehrere weitere elektronische Bauelemente, die in den 12 und 13 lediglich beispielhaft als Treiber D1" ausgebildet sind, untergebracht werden. Eines oder mehrere dieser weiteren elektronischen Bauelemente kann eine Struktur aufweisen, wie eines anhand der Beispiele gemäß den 8, 9, 10, 11 erläuterten ersten elektronischen Bauelemente 1, und es kann jeweils entsprechend den anhand der 8, 9, 10, 11 erläuterten Anordnungen von einem zugehörigen zweiten elektronischen Bauelement T2" ringförmig umschlossen sein.
  • In den sämtlichen erläuterten Ausführungsbeispielen waren die zweiten Bauelemente T2, T2', T2" als geschlossenen Ringe ausgebildet. Alternativ dazu kann, wie beispielhaft in 14 veranschaulicht ist, ein ringförmiges zweites Bauelement 2 ebenso eine Öffnung 20 aufweisen, so dass es einen offenen Ring bildet. Im Sinn der vorliegenden Erfindung wird ein zweites Bauelement 2, 2', 2" als „ringförmig“ angesehen, wenn es entweder als geschlossener Ring ausgebildet ist, oder wenn es eine Öffnung 20 derart aufweist, dass ein von dem zweiten Bauelement 2 umschlossener Punkt P existiert, von dem ausgesehen die Öffnung 20 unter einem Winkel α von kleiner oder gleich 180°, von kleiner oder gleich 90°, oder von kleiner oder gleich 45° erscheint. In diesem Sinn kann jedes ringförmige zweite Bauelement T2, T2', T2" eines Halbleiterchips 5 der vorliegenden Erfindung unabhängig von der Gestalt eines jeden anderen ringförmigen zweiten Bauelements T2, T2', T2" desselben Halbleiterchips 5 als geschlossener oder offener Ring ausgebildet sein. Ein Beispiel hierfür ist in 15 gezeigt, das eine Draufsicht auf einen Halbleiterchip 5 gemäß 4 darstellt mit dem Unterschied, dass ein jedes der zweiten Bauelement T2, T2', T2" als offener Ring ausgebildet ist, der eine Öffnung 20, 20' bzw. 20" aufweist.

Claims (25)

  1. Halbleiterchip umfassend: einen Halbleiterkörper (10) mit einer inneren Region (1, 1', 1") und einer ringförmigen äußeren Region (2, 2', 2"), die die innere Region (1, 1', 1") umschließt; eine elektronische Struktur, die monolithisch in die innere Region (1, 1', 1") integriert ist und die ein steuerbares erstes Halbleiterbauelement (T1, T1', T1") mit einer ersten Laststrecke und einem ersten Steuereingang zur Steuerung der ersten Laststrecke aufweist; ein ringförmiges zweites Halbleiterbauelement (T2, T2', T2"), das monolithisch in die äußere Region (2, 2', 2") integriert ist und das eine zweite Laststrecke aufweist, wobei das ringförmige zweite Halbleiterbauelement (T2, T2', T2") die innere Region (1, 1', 1") umschließt; wobei die erste Laststrecke und die zweite Laststrecke elektrisch nicht zueinander parallel geschaltet sind; das erste Halbleiterbauelement (T1, T1', T1") als DMOS-Transistor ausgebildet ist; und das zweite Halbleiterbauelement (T2, T2', T2") als Transistor ausgebildet ist, der eine Zellstruktur mit einer Vielzahl zweiter Transistorzellen (25, 25', 25"), die elektrisch zueinander parallel geschaltet sind, aufweist.
  2. Halbleiterchip nach Anspruch 1, bei dem das zweite Halbleiterbauelement (T2, T2', T2") einen zweiten Steuereingang (23, 23', 23") zur Steuerung der zweiten Laststrecke aufweist und bei dem eines oder beide der vorliegenden Kriterien zutreffen: das erste Halbleiterbauelement (T1, T1', T1") und das zweite Halbleiterbauelement (T2, T2', T2") sind über ihre jeweiligen Steuereingänge (13, 13', 13"; 23, 23', 23") unabhängig voneinander ansteuerbar; und/oder der erste Steuereingang (13, 13', 13") und der zweite Steuereingang (23, 23', 23") sind elektrisch voneinander isoliert.
  3. Halbleiterchip nach Anspruch 1, bei dem das erste Halbleiterbauelement (T1, T1', T1") als Transistor ausgebildet ist, der eine erste Zellstruktur mit einer Vielzahl von ersten Transistorzellen (15, 15', 15") aufweist.
  4. Halbleiterchip nach Anspruch 3, bei der die ersten Transistorzellen (15, 15', 15") elektrisch zueinander parallel geschaltet sind.
  5. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem das zweite Halbleiterbauelement (T2, T2', T2") eines der folgenden Bauelemente aufweist: einen Feldeffekttransistor, einen bipolaren Transistor, einen Thyristor.
  6. Halbleiterchip nach Anspruch einem der vorangehenden Ansprüche, bei dem das zweite Halbleiterbauelement (T2, T2', T2") eines der folgenden Bauelemente aufweist: einen MOSFET, einen IGBT, einen J-FET, einen DMOS Transistor.
  7. Halbleiterchip nach Anspruch 1, bei dem das zweite Halbleitbauelement (T2, T2', T2") eine Diode oder einen Widerstand aufweist.
  8. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem das erste Halbleiterbauelement (T1, T1', T1") einen n-Kanal Feldeffekttransistor aufweist; und das zweite Halbleiterbauelement (T2, T2', T2") einen n-Kanal Feldeffekttransistor aufweist.
  9. Halbleiterchip nach einem der vorangehenden Ansprüche, bei dem das zweite Halbleiterbauelement (T2, T2', T2") als geschlossener Ring ausgebildet ist.
  10. Halbleiterchip nach einem der Ansprüche 1 bis 8, bei dem das zweite Halbleiterbauelement (T2, T2', T2") als nicht geschlossener Ring ausgebildet ist.
  11. Halbleiterchip umfassend einen Halbleiterkörper (10), der eine Anzahl von wenigstens zwei inneren Regionen (1, 1', 1") und eine Anzahl (N) ringförmiger äußerer Regionen (2, 2', 2") aufweist, wobei: die Anzahl der inneren Regionen (1, 1', 1") identisch ist mit der Anzahl (N) der ringförmigen äußeren Regionen (2, 2', 2"); eine jede der inneren Regionen (1, 1', 1") von einer zugehörigen anderen der äußeren ringförmigen Regionen (2, 2', 2") umschlossen wird; in einer jeden der inneren Regionen (1, 1', 1") eine elektronische Struktur monolithisch integriert ist, die ein steuerbares erstes Halbleiterbauelement (T1, T1', T1") mit einer ersten Laststrecke und mit einem ersten Steuereingang (13, 13', 13") zur Steuerung der ersten Laststrecke aufweist; für eine jede der inneren Regionen (1, 1', 1") ein ringförmiges zweites elektronisches Bauelement (T2, T2', T2"), welches eine zweite Laststrecke aufweist, monolithisch in die zugehörige äußere Region (2, 2', 2") integriert ist und die betreffende innere Region (1, 1', 1") umschließt; für eine jede der inneren Regionen (1, 1', 1") und die zugehörige äußere Region (2, 2', 2") gilt, dass die erste Laststrecke des in die betreffende innere Region (1, 1', 1") integrierten ersten elektronischen Bauelementes (T1, T1', T1") und die zweite Laststrecke des in die zugehörige äußere Region (2, 2', 2") integrierten zweiten elektronischen Bauelements (T2, T2', T2") elektrisch nicht zueinander parallel geschaltet sind.
  12. Halbleiterchip nach Anspruch, 11 bei dem ein jedes zweiten elektronischen Bauelemente (T2, T2', T2") als aktives elektronisches Bauelement ausgebildet ist.
  13. Halbleiterchip nach Anspruch 11 oder 12, bei dem das zweite elektronische Bauelement (T2, T2', T2") einen zweiten Steuereingang (23, 23', 23") zur Steuerung der zweiten Laststrecke aufweist.
  14. Halbleiterchip nach Anspruch 13, bei dem eines oder beide der folgenden Kriterien erfüllt sind: für eine jede der inneren Regionen (1, 1', 1") können das betreffende erste Halbleiterbauelement (T1, T1', T1") und das zugehörige zweite Halbleiterbauelement (T2, T2', T2") über ihre jeweiligen Steuereingänge (13, 13', 13", 23, 23', 23") unabhängig voneinander angesteuert werden; und/oder für eine jede der inneren Regionen (1, 1', 1") sind das betreffende erste Halbleiterbauelement (T1, T1', T1") und das betreffende zweite Halbleiterbauelement (T2, T2', T2") elektrisch voneinander isoliert.
  15. Halbleiterchip nach einem der Ansprüche 11 bis 14, bei dem ein jedes der ersten elektronischen Halbleiterbauelemente (T1, T1', T1") und ein jedes der zweiten elektronischen Bauelemente (T2, T2', T2") einen Feldeffekttransistor aufweist.
  16. Halbleiterchip nach einem der Ansprüche 11 bis 14, bei dem ein jedes der ersten elektronischen Halbleiterbauelemente (T1, T1', T1") und ein jedes der zweiten elektronischen Bauelemente (T2, T2', T2") einen n-Kanal Feldeffekttransistor aufweist.
  17. Halbleiterchip nach Anspruch 15 oder 16, bei dem ein jedes der ersten Halbleiterbauelemente (T1, T1', T1") eine erste Zellstruktur mit einer Vielzahl von ersten Transistorzellen (15, 15', 15") aufweist, die gleichmäßig über die innere Region (1, 1', 1") verteilt sind; ein jedes der zweiten Halbleiterbauelemente (T2, T2', T2") eine zweite Zellstruktur mit einer Vielzahl von zweiten Transistorzellen (25, 25', 25") aufweist, die gleichmäßig über die äußere Region (2, 2', 2") verteilt sind.
  18. Halbleiterchip nach Anspruch 17, bei dem für ein jedes der ersten Halbleiterbauelemente (T1, T1', T1") die Vielzahl der ersten Transistorzellen (15, 15', 15") des betreffenden ersten Halbleiterbauelements (T1, T1', T1") elektrisch zueinander parallel geschaltet sind; und/oder für ein jedes der zweiten Halbleiterbauelemente (T2, T2', T2") die Vielzahl der zweiten Transistorzellen (25, 25', 25") des betreffenden zweiten Halbleiterbauelements (T2, T2', T2") elektrisch zueinander parallel geschaltet sind.
  19. Halbleiterchip umfassend einen Halbleiterkörper (10), wobei der Halbleiterchip (5) umfasst: eine Anzahl N1 ≥ 1 erste innere Regionen (1, 1'); eine zweite innere Region (1"); eine Anzahl N2 ringförmiger erster äußerer Regionen (2, 2') mit N2 > N1; eine zweite äußere Region (2"); wobei eine jede der ersten inneren Regionen (1, 1') von einer zugehörigen anderen der ringförmigen ersten äußeren (2, 2') Regionen umschlossen wird; die zweite innere Region (1") von der ringförmigen zweiten äußeren Region (2") umschlossen wird; in eine jede der ersten inneren Regionen (1, 1') eine elektronische Struktur monolithisch integriert ist, die ein steuerbares erstes Halbleiterbauelement (T1, T1') mit einer ersten Laststrecke und einem ersten Steuereingang (13, 13') zur Steuerung der ersten Laststrecke aufweist, wobei die steuerbaren ersten Halbleiterbauelemente (T1, T1') elektrisch zueinander parallel geschaltet sind; in einer jeden der ersten und zweiten äußeren Regionen eine elektronische Struktur monolithisch integriert ist, die ein steuerbares zweites Halbleiterbauelement (T2, T2', T2") mit einer zweiten Laststrecke und einem zweiten Steuereingang (23, 23', 23") zur Steuerung der zweiten Laststrecke aufweist, wobei sämtliche der steuerbaren zweiten Halbleiterbauelemente(T2, T2', T2") elektrisch zueinander parallel geschaltet sind; keine der Laststrecken der steuerbaren ersten Halbleiterbauelemente (T1, T1') zu einer der Laststrecken der steuerbaren zweiten Halbleiterbauelemente (T2, T2', T2") elektrisch parallel geschaltet ist,; die zweite innere Region (1") entweder kein steuerbares Halbleiterbauelement aufweist, oder ein weiteres steuerbares Halbleiterbauelement mit einer weiteren Laststrecke und einem weiteren Steuereingang zur Steuerung der weiteren Laststrecke aufweist, wobei keine der ersten Laststrecken elektrisch zu der weiteren Laststrecke parallel geschaltet ist.
  20. Halbleiteranordnung umfassend: ein Zündpille (61, 61' 61") zur Zündung eines Airbags (6); einen Halbleiterchip (5), der folgendes umfasst: einen Halbleiterkörper (10), der eine innere Region (1, 1', 1") und eine ringförmige äußere Region (2, 2', 2") aufweist; eine erste elektronische Struktur, die monolithisch in die innere Region (1, 1', 1") integriert ist und die ein steuerbares erstes Halbleiterbauelement (T1, T1', T1") mit zwei ersten Lastkontakten (11, 11', 11"; 12, 12', 12") umfasst, eine zwischen den beiden ersten Lastkontakten (11, 11', 11"; 12, 12', 12") ausgebildete erste Laststrecke, sowie einen ersten Steuereingang (13, 13', 13") zur Ansteuerung der ersten Laststrecke; eine zweite elektronische Struktur, die monolithisch in die äußere Region (2, 2', 2") integriert ist und die ein steuerbares zweites Halbleiterbauelement (T2, T2', T2") mit zwei zweiten Lastkontakten (21, 21', 21"; 22, 22', 22") aufweist, eine zwischen den beiden zweiten Lastkontakten (21, 21', 21"; 22, 22', 22") ausgebildete zweite Laststrecke, sowie einen zweiten Steuereingang (23, 23', 23") zur Ansteuerung der zweiten Laststrecke; wobei die Zündpille (61, 61', 61") elektrisch zwischen einem der ersten Lastkontakte (11, 11', 11"; 12, 12', 12") und einem der zweiten Lastkontakte (21, 21', 21"; 22, 22', 22") angeschlossen ist.
  21. Halbleiteranordnung nach Anspruch 20, bei der das erste Halbleiterbauelement (T1, T1', T1") als Feldeffekttransistor ausgebildet ist, der eine erste Zellstruktur mit einer Vielzahl erster Transistorzellen (15, 15', 15") aufweist, die gleichmäßig über die innere Region (1, 1', 1") verteilt und elektrisch zueinander parallel geschaltet sind; und/oder das zweite Halbleiterbauelement (T2, T2', T2") als Feldeffekttransistor ausgebildet ist, der eine zweite Zellstruktur mit einer Vielzahl zweiter Transistorzellen (25, 25', 25") aufweist, die gleichmäßig über die äußere Region (2, 2', 2") verteilt angeordnet und elektrisch zueinander parallel geschaltet sind.
  22. Halbleiterchip umfassend: eine Vielzahl innerer Regionen (1, 1', 1"); eine Vielzahl ringförmiger äußerer Regionen (2, 2', 2"), wobei eine jede der ringförmigen äußeren Regionen (2, 2', 2") eine zugehörige der inneren Regionen (1, 1', 1") umschließt; eine Vielzahl von Niedertemperaturbauelementen (T1, T1', T1", D1"), wobei die Niedertemperaturbauelemente (T1, T1', T1", D1") in den inneren Regionen (1, 1', 1") angeordnet sind; und eine Vielzahl von Hochtemperaturbauelementen (T2, T2', T2"), wobei die Hochtemperaturbauelemente (T2, T2', T2") in den ringförmigen äußeren Regionen (2, 2', 2") angeordnet sind, und wobei ein jedes der Hochtemperaturbauelemente (T2, T2', T2") während des Betriebs des Halbleiterchips (5) mehr Wärme produziert als ein jedes der Niedrigtemperaturbauelemente (T1, T1', T1", D1").
  23. Verfahren zum Betrieb eine Halbleiterchips (5) umfassend: Bereitstellen eines Halbleiterchips (5) und einer Versorgungsspannung (UB+ - UB-); Anschließen des Halbleiterchips (5) an die Versorgungsspannung (UB+-UB-); wobei der Halbleiterchip (5) umfasst: eine innere Region (1, 1', 1") und eine ringförmige äußere Region (2, 2', 2"); eine elektronische Struktur, die monolithisch in die innere Region (1, 1', 1") integriert ist und die ein steuerbares erstes Halbleiterbauelement (T1, T1', T1") mit einer ersten Laststrecke und einem ersten Steuereingang (13, 13', 13") zur Steuerung der ersten Laststrecke aufweist; ein ringförmiges zweites elektronisches Bauelement (T2, T2', T2"), das monolithisch in die äußere Region (2, 2', 2") integriert ist, das die innere Region (1, 1', 1") umschließt, und das eine zweite Laststrecke aufweist; wobei die erste Laststrecke und die zweite Laststrecke elektrisch nicht zueinander parallel geschaltet sind; und wobei eine erste Maximaltemperatur (T5max) des Halbleiterchips (5) in der äußeren Region (2, 2', 2") auftritt, und wobei eine zweite Maximaltemperatur (T1max), die in der inneren Region (1, 1', 1") auftritt, kleiner ist als die erste Maximaltemperatur (T5max).
  24. Verfahren nach Anspruch, 23 bei dem der Unterschied zwischen der ersten Maximaltemperatur (T5max) und der zweiten Maximaltemperatur (T1max) wenigstens 10°C beträgt.
  25. Verfahren nach Anspruch, 23 bei dem der Unterschied zwischen der ersten Maximaltemperatur (T5max) und der zweiten Maximaltemperatur (T1max) wenigstens 20°C beträgt.
DE102013204300.7A 2012-03-22 2013-03-12 Halbleiterchip, Halbleiteranordnung und Verfahren zum Betrieb eines Halbleiterchips Active DE102013204300B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/427,344 US9252140B2 (en) 2012-03-22 2012-03-22 Semiconductor chip and semiconductor arrangement
US13/427,344 2012-03-22

Publications (2)

Publication Number Publication Date
DE102013204300A1 DE102013204300A1 (de) 2013-09-26
DE102013204300B4 true DE102013204300B4 (de) 2019-03-07

Family

ID=49112403

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013204300.7A Active DE102013204300B4 (de) 2012-03-22 2013-03-12 Halbleiterchip, Halbleiteranordnung und Verfahren zum Betrieb eines Halbleiterchips

Country Status (3)

Country Link
US (1) US9252140B2 (de)
CN (1) CN103325783B (de)
DE (1) DE102013204300B4 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859274B2 (en) 2012-07-11 2018-01-02 Infineon Technologies Dresden Gmbh Integrated circuit with at least two switches
WO2016062426A1 (en) * 2014-10-24 2016-04-28 Abb Technology Ag Semiconductor module and stack arrangement of semiconductor modules
US10333407B2 (en) 2015-05-06 2019-06-25 Infineon Technologies Austria Ag Power stage packages of a multi-phase DC-DC converter under a coupled inductor
CN106298763B (zh) * 2015-05-14 2019-05-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件和电子装置
US10855178B2 (en) 2015-05-29 2020-12-01 Infineon Technologies Austria Ag Discrete power stage transistor dies of a DC-DC converter under an inductor
US11158566B2 (en) 2019-05-24 2021-10-26 Google Llc Integrated circuit with a ring-shaped hot spot area and multidirectional cooling
CN110265362B (zh) * 2019-06-28 2020-10-02 南通优睿半导体有限公司 一种无引线集成电路芯片封装结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497014A (en) 1993-09-03 1996-03-05 Nec Corporation BI-CMOS gate array semiconductor integrated circuits and internal cell structure involved in the same
US20020093033A1 (en) * 2001-01-17 2002-07-18 Nathan Zommer Non-uniform power semiconductor and method for making
US20080211566A1 (en) * 2006-12-04 2008-09-04 Infineon Technologies Ag Apparatus for Driving a Load

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5181095A (en) * 1989-02-10 1993-01-19 Texas Instruments Incorporated Complementary bipolar and MOS transistor having power and logic structures on the same integrated circuit substrate
US5153697A (en) * 1989-02-10 1992-10-06 Texas Instruments Incorporated Integrated circuit that combines multi-epitaxial power transistors with logic/analog devices, and a process to produce same
JPH03155669A (ja) 1989-11-14 1991-07-03 Seiko Epson Corp ゲートアレイ装置
DE102004024885B4 (de) * 2004-05-19 2007-09-06 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004046630A1 (de) 2004-09-25 2006-03-30 Robert Bosch Gmbh Integrierte Schaltung für gepulste Leistungsströme
JP4857609B2 (ja) * 2005-05-30 2012-01-18 株式会社デンソー カレントミラー回路を備えた半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5497014A (en) 1993-09-03 1996-03-05 Nec Corporation BI-CMOS gate array semiconductor integrated circuits and internal cell structure involved in the same
US20020093033A1 (en) * 2001-01-17 2002-07-18 Nathan Zommer Non-uniform power semiconductor and method for making
US20080211566A1 (en) * 2006-12-04 2008-09-04 Infineon Technologies Ag Apparatus for Driving a Load

Also Published As

Publication number Publication date
CN103325783A (zh) 2013-09-25
US9252140B2 (en) 2016-02-02
DE102013204300A1 (de) 2013-09-26
US20130249018A1 (en) 2013-09-26
CN103325783B (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
DE102013204300B4 (de) Halbleiterchip, Halbleiteranordnung und Verfahren zum Betrieb eines Halbleiterchips
DE602004009986T2 (de) Effiziente Schutzstruktur gegen elektrostatische Rückwärtsentladung zwischen zwei Kontaktflächen
DE102014106695B4 (de) Leistungstransistor mit integriertem temperatursensorelement, leistungstransistorschaltkreis, verfahren zum betrieb eines leistungstransistors und verfahren zum betrieb eines leistungstransistorschaltkreises
EP1714321B1 (de) Schaltungsanordnung und Verfahren zum Schutz einer integrierten Halbleiterschaltung
EP0905780A2 (de) Integrierte Halbleiterschaltung mit Schutzstruktur zum Schutz vor elektrostatischer Entladung
DE102013101705A1 (de) ESD-Vorrichtungen mit Halbleiterfinnen
WO1999017369A1 (de) Integrierte halbleiterschaltung mit schutzstruktur zum schutz vor elektrostatischer entladung
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE102008034158B4 (de) Integrierte Schaltungen mit einer Halbleiteranordnung in Dünnfilm-SOI-Technologie und Verfahren zur Herstellung derselben
EP1679746A2 (de) Vorrichtung, Anordnung und System zum ESD-Schutz
DE112004002717B4 (de) Pufferschaltung und Pufferschaltungsanordnung mit elektrostatischem Entladeschutz
DE10216015A1 (de) Überspannungsschutzschaltung
WO2004064123A2 (de) Verfahren zur herstellung eines halbleiterbauelements
EP0355501A2 (de) Bipolartransistor als Schutzelement für integrierte Schaltungen
DE102006026691B4 (de) ESD-Schutzschaltung und -verfahren
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE102014009032B4 (de) Laterale ESD Schutzdioden und integrierte Schaltkreise mit diesen sowie laterale Bipolartransistoren und laterale PN-Diode
EP1128442A2 (de) Laterale Thyristorstruktur zum Schutz vor elektrostatischer Entladung
DE10014455B4 (de) Pegelschieber
EP1212796A1 (de) Esd-schutzanordnung für signaleingänge und -ausgänge mit überspannungstoleranz
EP1135806A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE4207225C2 (de) Integrierte Schaltung mit Abgleichbauteilen
EP0433825A1 (de) Abschaltbares Leistungshalbleiter-Bauelement
DE102016202393B4 (de) Mit elektrostatischen Entladungsschutz gebildete Transistoren und Herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative