DE102013107593A1 - Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins - Google Patents

Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins Download PDF

Info

Publication number
DE102013107593A1
DE102013107593A1 DE201310107593 DE102013107593A DE102013107593A1 DE 102013107593 A1 DE102013107593 A1 DE 102013107593A1 DE 201310107593 DE201310107593 DE 201310107593 DE 102013107593 A DE102013107593 A DE 102013107593A DE 102013107593 A1 DE102013107593 A1 DE 102013107593A1
Authority
DE
Germany
Prior art keywords
chip
embedded
component
electrical
electrical interconnections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE201310107593
Other languages
English (en)
Inventor
Edward Fuergut
Khalil Hosseini
Joachim Mahler
Georg Meyer-Berg
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013107593A1 publication Critical patent/DE102013107593A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Es wird ein eingebetteter IC-Baustein (760) bereitgestellt, der Folgendes enthält: mindestens einen Chip (306), der über einem Chipträger (308) angeordnet ist, wobei der mindestens eine Chip (306) mehrere Chipkontaktinseln (312) enthält; Verkapselungsmaterial (304), das über dem Chipträger (308) und mindestens teilweise um den mindestens einen Chip (306) herum ausgebildet ist; mehrere elektrische Zwischenverbindungen (326), die durch das Verkapselungsmaterial (304) hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung (326) elektrisch mit einer Chipkontaktinsel (312) verbunden ist; und eine Struktur (332), die zwischen den elektrischen Zwischenverbindungen (326) des eingebetteten IC-Bausteins (760) ausgebildet ist, wobei die Struktur (332) die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen (326) erhöht.

Description

  • Verschiedene Ausführungsformen betreffen allgemein ein eingebetteter IC-Baustein und ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins.
  • Es gibt eine Reihe von Herausforderungen in Verbindung mit der Herstellung von Hochspannungsbausteinen auf Waferebene und der Produktion von Halbleiter-Leistungsmodulen. Normalerweise können organische Polymermaterialien zum Verkapseln von Bauelementen, zum Beispiel zum Verkapseln von integrierten Schaltkreis-Chips (ICs), verwendet werden. Diese organischen Polymermaterialien können eine begrenzte Durchschlagfestigkeit und Kriechstromfestigkeit aufweisen. Diese elektrischen Parameter können erheblich verschlechtert oder beeinträchtigt werden, insbesondere in Kombination mit Feuchtigkeit. Infolge dessen können Chip-Gehäuse, zum Beispiel für Hochspannungsanwendungen, eine eingeschränkte oder begrenzte Nutzbarkeit haben.
  • 1A und 1B zeigen Chip-Bausteine 110, 120, die Transistor-Outline(TO)-Gehäusebausteine enthalten können, wie zum Beispiel DPAK und D2Pak. Rinnen 102 können in einem Formmaterial 104 ausgebildet werden, um die Kriechstromfestigkeit zu erhöhen.
  • Verschiedene Ausführungsformen stellen ein eingebetteter IC-Baustein bereit, der Folgendes enthält: mindestens einen Chip, der über einem Chipträger angeordnet ist, wobei der mindestens eine Chip mehrere Chipkontaktinseln enthält; Verkapselungsmaterial, das über dem Chipträger und mindestens teilweise um den mindestens einen Chip herum ausgebildet ist; mehrere elektrische Zwischenverbindungen, die durch das Verkapselungsmaterial gebildet werden, wobei jede elektrische Zwischenverbindung elektrisch mit einer Chipkontaktinsel verbunden ist; und eine Struktur, die zwischen den elektrischen Zwischenverbindungen des eingebetteten IC-Bausteins ausgebildet ist, wobei die Struktur die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen erhöht.
  • In einer Ausgestaltung kann mindestens ein Chip einen Leistungshalbleiter-Chip aufweisen.
  • In noch einer Ausgestaltung kann der Chipträger einen elektrisch leitfähigen Leiterrahmen aufweisen.
  • In noch einer Ausgestaltung können die mehreren Chipkontaktinseln elektrisch leitfähige Inseln aufweisen.
  • In noch einer Ausgestaltung kann das Verkapselungsmaterial ein elektrisch isolierendes Material aufweisen.
  • In noch einer Ausgestaltung kann das Verkapselungsmaterial die mehreren elektrischen Zwischenverbindungen elektrisch voneinander isolieren.
  • In noch einer Ausgestaltung kann das Verkapselungsmaterial über dem Chip und auf einer oder mehreren Seitenwänden des mindestens einen Chips ausgebildet sein.
  • In noch einer Ausgestaltung können die mehreren elektrischen Zwischenverbindungen über dem mindestens einen Chip und/oder dem Chipträger ausgebildet sein.
  • In noch einer Ausgestaltung kann das Verkapselungsmaterial ein elektrisch isolierendes Laminat aufweisen.
  • In noch einer Ausgestaltung kann das Verkapselungsmaterial ein elektrisch isolierendes Laminat aufweisen, das mindestens eines aus der folgenden Gruppe von Materialien aufweist: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, verstärkte Fasern, Laminat, ein Formmaterial, ein wärmehärtendes Material, ein thermoplastisches Material, Füllstoffteilchen, faserverstärktes Laminat, faserverstärktes Polymerlaminat, faserverstärktes Polymerlaminat mit Füllstoffteilchen.
  • In noch einer Ausgestaltung kann die Struktur die Kriechstromstrecke, entlang der Oberfläche des Verkapselungsmaterials gemessen, zwischen den elektrischen Zwischenverbindungen verlängern.
  • In noch einer Ausgestaltung kann die Struktur einen Hohlraum aufweisen, der in dem Verkapselungsmaterial ausgebildet ist.
  • In noch einer Ausgestaltung kann die Struktur weiteres Material aufweisen, das über dem Chip und/oder dem Chipträger ausgebildet ist, wobei das weitere Material eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial aufweist.
  • In noch einer Ausgestaltung kann die Struktur einen Hohlraum aufweisen, der in dem Verkapselungsmaterial zwischen den elektrischen Zwischenverbindungen ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllen kann, wobei das weitere Material eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial aufweist.
  • In noch einer Ausgestaltung kann die Struktur einen Hohlraum aufweisen, der in dem Verkapselungsmaterial zwischen den elektrischen Zwischenverbindungen ausgebildet ist, und weiteres Material kann mindestens teilweise den Hohlraum ausfüllen, wobei das weitere Material mindestens ein Material aus der folgenden Gruppe von Materialien aufweist: Glas und Keramik.
  • In noch einer Ausgestaltung kann die Struktur einen Hohlraum aufweisen, der in dem Verkapselungsmaterial zwischen den elektrischen Zwischenverbindungen ausgebildet ist, und weiteres Material kann mindestens teilweise den Hohlraum ausfüllen und einen Vorsprung des weiteren Materials über dem Verkapselungsmaterial bildet.
  • In noch einer Ausgestaltung kann die Struktur über dem Chip und/oder dem Chipträger ausgebildet sein.
  • In noch einer Ausgestaltung können die mehreren elektrischen Zwischenverbindungen in einem oder mehreren Löchern abgeschieden sein, die in dem Verkapselungsmaterial ausgebildet sind, wobei jedes Loch einen elektrischen Kontakt frei legt, der elektrisch mit einer Chipkontaktinsel verbunden ist.
  • In noch einer Ausgestaltung kann eine erste elektrische Zwischenverbindung elektrisch mit einer ersten Chipkontaktinsel verbunden sein, die auf einer ersten Chipseite ausgebildet ist; und eine zweite elektrische Zwischenverbindung kann elektrisch mit einer zweiten Chipkontaktinsel verbunden sein, die auf der ersten Chipseite oder einer zweiten Chipseite ausgebildet ist, wobei die zweite Chipseite auf dem Chipträger ausgebildet ist.
  • In noch einer Ausgestaltung kann der eingebettete IC-Baustein des Weiteren Folgendes aufweisen: eine erste elektrische Zwischenverbindung, die elektrisch mit einer ersten Chipkontaktinsel verbunden ist, die auf einer ersten Chipseite ausgebildet ist; eine zweite elektrische Zwischenverbindung, die elektrisch mit einer zweiten Chipkontaktinsel verbunden ist, die auf der ersten Chipseite ausgebildet ist; und eine dritte elektrische Zwischenverbindung, die elektrisch mit einer dritten Chipkontaktinsel verbunden ist, die auf einer zweiten Chipseite über den Chipträger ausgebildet ist, wobei die zweite Chipseite auf dem Chipträger ausgebildet ist.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins bereit, wobei das Verfahren Folgendes aufweist: Anordnen eines Chips über einem Chipträger, wobei der Chip mehrere Chipkontaktinseln aufweist; Ausbilden eines Verkapselungsmaterials über dem Chipträger und mindestens teilweise um den Chip herum; Ausbilden mehrerer elektrischer Zwischenverbindungen durch das Verkapselungsmaterial hindurch, wodurch jede elektrische Zwischenverbindung elektrisch mit einer Chipkontaktinsel verbunden wird; und Ausbilden einer Struktur zwischen den elektrischen Zwischenverbindungen des eingebetteten IC-Bausteins, wobei die Struktur die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen erhöht.
  • In einer Ausgestaltung kann der eingebettete IC-Baustein einen Baustein auf Waferebene aufweisen.
  • In noch einer Ausgestaltung kann das Anordnen eines Chips über einem Chipträger das Löten eines Chips auf einen Chipträger aufweisen.
  • In noch einer Ausgestaltung kann das Ausbilden eines Verkapselungsmaterials über dem Chipträger und mindestens teilweise um den Chip herum das Laminieren des Verkapselungsmaterials über den Chip und mindestens einen Teil des Chipträgers aufweisen.
  • In noch einer Ausgestaltung kann das Ausbilden mehrerer elektrischer Zwischenverbindungen durch das Verkapselungsmaterial hindurch das Abscheiden der elektrischen Zwischenverbindungen durch galvanisches Elektroplattieren aufweisen.
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen in den einzelnen Ansichten allgemein auf gleiche Teile. Die Zeichnungen sind nicht unbedingt maßstabsgetreu. Stattdessen wurde allgemein Wert auf die Veranschaulichung der Prinzipien der Erfindung gelegt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung mit Bezug auf die folgenden Zeichnungen beschrieben, in denen Folgendes zu sehen ist:
  • 1A und 1B zeigen Chip-Bausteine;
  • 2 zeigt ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins gemäß einer Ausführungsform;
  • 3A bis 3E zeigen ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins gemäß einer Ausführungsform;
  • 4A bis 4C zeigen ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins gemäß einer Ausführungsform;
  • 5A bis 5C zeigen ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins gemäß einer Ausführungsform;
  • 6A und 6B zeigen ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins gemäß einer Ausführungsform; und
  • 7 zeigt einen eingebetteten IC-Baustein gemäß einer Ausführungsform.
  • Die folgende detaillierte Beschreibung bezieht sich auf die beiliegenden Zeichnungen, die zur Veranschaulichung konkrete Details und Ausführungsformen zeigen, wie die Erfindung praktiziert werden kann.
  • Das Wort „beispielhaft“ meint im Sinne des vorliegenden Textes „als ein Beispiel oder als Veranschaulichung dienend“. Ausführungsformen oder Designs, die im vorliegenden Text als „beispielhaft“ beschrieben werden, sind nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Designs zu verstehen.
  • Das Wort „über“, das im vorliegenden Text verwendet wird, um das Ausbilden eines Strukturelements, zum Beispiel einer Schicht, „über“ einer Seite oder Fläche zu beschreiben, kann in dem Sinne verwendet werden, dass das Strukturelement, zum Beispiel die Schicht, „direkt auf“ – zum Beispiel in direktem Kontakt mit – der gemeinten Seite oder Oberfläche ausgebildet sein kann. Das Wort „über“, das im vorliegenden Text verwendet wird, um das Ausbilden eines Strukturelements, zum Beispiel einer Schicht, „über“ einer Seite oder Fläche zu beschreiben, kann in dem Sinne verwendet werden, dass das Strukturelement, zum Beispiel die Schicht, „indirekt auf“ der gemeinten Seite oder Oberfläche ausgebildet sein kann, wobei eine oder mehrere zusätzliche Schichten zwischen der gemeinten Seite oder Oberfläche und der ausgebildeten Schicht angeordnet sind.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung von Chip-Gehäusen für Hochspannungsanwendungen bereit, zum Beispiel Chips, die in der Lage sind, Spannungen von über 300 V auf Waferebene zu verarbeiten.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung von Bausteinen für Hochspannungschips bereit, wobei die gesamte Vorbereitung der Bauelemente auf Waferebene realisiert werden kann.
  • Verschiedene Ausführungsformen stellen einen Baustein auf Waferebene und/oder einen Chip-Baustein, zum Beispiel einen anschlussdrahtlosen Baustein, bereit, wobei Rinnen und/oder Strukturen in der Vergussmasse zwischen den Chip-Zwischenverbindungen ausgebildet sein können.
  • Verschiedene Ausführungsformen stellen einen Baustein auf Waferebene und/oder einen Chip-Baustein, zum Beispiel einen anschlussdrahtlosen Baustein, bereit, wobei kriechstromfestigkeitserhöhende Materialien, wie zum Beispiel Glas- und/oder Keramikelemente, ausgebildet sein können, um die Durchschlagfestigkeit und/oder Kriechstromfestigkeit zwischen Chip-Zwischenverbindungen zu erhöhen. Zum Beispiel können sie in den Rinnen ausgebildet sein.
  • Verschiedene Ausführungsformen stellen einen Baustein auf Waferebene und/oder einen Chip-Baustein, zum Beispiel einen anschlussdrahtlosen Baustein, bereit, wobei ein oder mehrere Vorsprünge, die zum Beispiel kriechstromfestigkeitserhöhende Materialien enthalten, in der Vergussmasse zwischen den Chip-Zwischenverbindungen ausgebildet sein können, wobei die Kriechstromfestigkeit der Komponenten, zum Beispiel zwischen den Chip-Zwischenverbindungen, signifikant erhöht werden kann.
  • 2 zeigt ein Verfahren 200 zur Herstellung eines Chip-Bausteins gemäß einer Ausführungsform.
  • Verfahren 200 kann Folgendes enthalten:
    Anordnen mindestens eines Chips über einem Chipträger, wobei der Chip mehrere Chipkontaktinseln enthält (in 210);
    Ausbilden von Verkapselungsmaterial über dem Chipträger und mindestens teilweise um den mindestens einen Chip herum (in 220);
    Ausbilden mehrerer elektrischer Zwischenverbindungen durch das Verkapselungsmaterial hindurch, wodurch jede elektrische Zwischenverbindung elektrisch mit einer Chipkontaktinsel verbunden wird (in 230); und
    Ausbilden einer Struktur zwischen den elektrischen Zwischenverbindungen des eingebetteten IC-Bausteins, wobei die Struktur die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen erhöht (in 240).
  • 3A bis 3E zeigt ein Verfahren 300 zur Herstellung eines eingebetteten IC-Bausteins gemäß verschiedenen Ausführungsformen.
  • Ein eingebetteter IC-Baustein kann einen Chip-Baustein, zum Beispiel einen Baustein auf Waferebene, enthalten.
  • Wie in 3A gezeigt, kann das Verfahren 300 enthalten, mindestens einen Chip 306 über dem Chipträger 308 anzuordnen, wobei mindestens ein Chip 306 mehrere Chipkontaktinseln 312 enthalten kann.
  • Der Chip 306 kann einen Halbleiter-Chip, zum Beispiel ein Chipplättchen, enthalten, der eine oder mehrere elektronische Komponenten enthalten kann, die über einem Wafersubstrat ausgebildet sind. Der Chip 306, zum Beispiel der Wafer, kann verschiedene Materialien, zum Beispiel Halbleitermaterialien, enthalten. Das Wafersubstrat kann mindestens eines aus folgender Gruppe von Materialien enthalten:
    Silizium, Germanium, Gruppe-III- bis -V-Materialien, Polymere, dotiertes oder undotiertes Silizium, Halbleiterverbindungsmaterial, zum Beispiel Gallium-Arsenid (GaAs), Indium-Phosphid (InP), quaternäres Halbleiterverbindungsmaterial, zum Beispiel Indium-Galliumarsenid (InGaAs), und Silizium auf Isolator (SOI).
  • Der Chip 306 kann einen Leistungshalbleiter-Chip enthalten. Zum Beispiel kann der Chip 306 in der Lage sein, Spannungen zwischen 300 V und ungefähr 10000 V zu verarbeiten. Der Chip 306 kann mehrere Chipkontaktinseln 312, zum Beispiel vorderseitige Kontaktinseln, 312F1, 312F2 und mindestens eine rückseitige Kontaktinsel 312B enthalten. Die vorderseitigen Kontaktinseln 312F1, 312F2 können über der ersten Chipseite 314, zum Beispiel der oberen Seite, zum Beispiel der Oberseite, ausgebildet sein. Mindestens eine rückseitige Kontaktinsel 312B kann über der zweiten Chipseite 316, zum Beispiel der Rückseite, zum Beispiel der Unterseite, ausgebildet sein. Mehrere Chipkontaktinseln 312 können elektrisch leitfähige Inseln enthalten, die mindestens ein Material, ein Element oder eine Legierung aus der folgenden Gruppe von Materialien enthalten können: Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel und Eisen.
  • Die Chipvorderseite kann auch als eine „ersten Chipseite“, eine „obere Chipseite“ oder eine „Chipoberseite“ bezeichnet werden, wobei diese Bezeichnungen im Folgenden untereinander austauschbar verwendet werden können. Die Chiprückseite kann auch als eine „zweite Chipseite“, eine „Chipunterseite“ oder eine „untere Chipseite“ bezeichnet werden, wobei diese Bezeichnungen im Folgenden untereinander austauschbar verwendet werden können.
  • Der Chip 306 kann über dem Chipträger 308 angeordnet sein. Zum Beispiel kann der Chip 306 an dem bzw. mit dem Chipträger 308 über die zweite Chipseite 316, zum Beispiel die Chiprückseite, angehaftet oder verbunden oder befestigt sein. Der Chip 306 kann eine chiprückseitige Kontaktinsel 312B, d. h. eine chiprückseitige Metallisierung, enthalten, die auf der zweiten Chiprückseite 316 ausgebildet ist; und eine chiprückseitige Kontaktinsel 312B kann an dem bzw. mit dem Chipträger 308 zum Beispiel über elektrisch leitfähige Klebstoffe, Löten oder Sintern angehaftet oder verbunden oder befestigt sein.
  • Der Chipträger 308 kann einen elektrisch leitfähigen Leiterrahmen enthalten. Darum kann eine elektrische Verbindung zwischen der rückseitigen Kontaktinsel 312B und dem Chipträger 308 ausgebildet sein.
  • Es versteht sich, dass verschiedene Ausführungsformen im Interesse einer bündigen Darstellung nur mit Bezug auf einen einzigen Chip 306 beschrieben werden. Es versteht sich jedoch, dass verschiedene Ausführungsformen auch auf die Herstellung eines eingebetteten IC-Bausteins angewendet werden können, die mehrere Chips enthalten, zum Beispiel die diskontinuierliche Verarbeitung von mehr als einem Chip, zum Beispiel 306, 306A, 306B. Oder anders ausgedrückt: Die Herstellung eines IC-Bausteins, zum Beispiel eines Chip-Bausteins, gemäß dem Verfahren 300 kann auf eine diskontinuierliche Verarbeitung eines Chip-Bausteins auf Waferebene angewendet werden, wobei gemäß dem Verfahren 300 mehrere Chips zum Beispiel über einem gemeinsamen kontinuierlichen Chipträger 308 verkapselt und in den letzten Stufen der Verarbeitung vereinzelt werden.
  • Ein Verkapselungsmaterial 304 kann über dem Chipträger 308 und mindestens teilweise um den Chip 306 herum ausgebildet werden. Das Verkapselungsmaterial 304 kann allgemein abgeschieden werden, um den Chip 306 zu verkapseln und/oder elektrisch zu isolieren. Das Verkapselungsmaterial 304 kann auf dem Chipträger 308, zum Beispiel auf der Chipträger-Oberseite 313 und auf einer oder mehreren Seitenwänden 318 des Chips 306, ausgebildet werden.
  • In 310 von 3A kann das Verkapselungsmaterial 304 im Wesentlichen, zum Beispiel im Wesentlichen vollständig, die erste Chipseite 314 bedecken. Anschließend können mehrere elektrische Zwischenverbindungen 326 durch das Verkapselungsmaterial 304 hindurch ausgebildet werden. Jede elektrische Zwischenverbindung 326 kann elektrisch mit einer Chipkontaktinsel 312 verbunden sein.
  • Das Verkapselungsmaterial 304 kann elektrisch isolierend sein und kann mehrere elektrische Zwischenverbindungen 326 elektrisch voneinander isolieren. Gemäß einigen Ausführungsformen kann das Verkapselungsmaterial 304 eine Vergussmasse enthalten, die zum Beispiel unter Verwendung von Formungsverfahren abgeschieden werden kann. Gemäß anderen Ausführungsformen kann das Verkapselungsmaterial 304 durch Laminierung abgeschieden werden. Darum kann das Verkapselungsmaterial 304 ein elektrisch isolierendes Laminat enthalten, zum Beispiel ein oder mehrere Laminatlagen. Das Verkapselungsmaterial 304 kann ein elektrisch isolierendes Laminat enthalten, das mindestens eines aus der folgenden Gruppe von Materialien enthält: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, verstärkte Fasern, Laminat, ein Formmaterial, ein wärmehärtendes Material, ein thermoplastisches Material, Füllstoffteilchen, faserverstärktes Laminat, faserverstärktes Polymerlaminat und faserverstärktes Polymerlaminat mit Füllstoffteilchen.
  • Es können mehrere elektrische Zwischenverbindungen 326 ausgebildet werden, indem mindestens teilweise mehrere Löcher 328, auch als Durchkontakte bezeichnet, zum Beispiel 328F1, 328F2, 328B, ausgefüllt werden. Es können mehrere Löcher 328, zum Beispiel 328F1, 328F2, 328B, in dem Verkapselungsmaterial 304 ausgebildet werden, wobei jedes Loch 328 dadurch einen elektrischen Kontakt frei legt, der elektrisch mit einer Chipkontaktinsel 312 verbunden ist. Zum Beispiel kann das Loch 328B einen Abschnitt des Chipträgers 308 frei legen, zum Beispiel eine Oberseite 322 des Chipträgers 308. Das Loch 328F1 und das Loch 328F2 können zum Beispiel Chipkontaktinseln 312F1 und 312F2 aus dem Verkapselungsmaterial hervortreten lassen. Es können mehrere elektrische Zwischenverbindungen 326 in den Löchern 328 ausgebildet, zum Beispiel elektroplattiert, werden. Eine erste elektrische Zwischenverbindung 326F1, zum Beispiel in Loch 328F1, kann elektrisch mit der ersten Chipkontaktinsel 312F1 verbunden sein, die auf einer ersten Chipseite ausgebildet ist; eine zweite elektrische Zwischenverbindung 326F2, zum Beispiel in Loch 328F2, kann elektrisch mit einer zweiten Chipkontaktinsel 312F2 verbunden sein, die auf der ersten Chipseite 314 ausgebildet ist; und eine dritte elektrische Zwischenverbindung 326B, zum Beispiel in Loch 328B, kann elektrisch mit einer dritten Chipkontaktinsel 312B, die auf der zweiten Chipseite 316 ausgebildet ist, über den Chipträger 308 verbunden sein, wobei die zweite Chipseite 316 auf dem Chipträger 308 ausgebildet sein kann.
  • Es können mehrere elektrische Zwischenverbindungen 326 über dem Chip 306 und/oder dem Chipträger 308 ausgebildet sein. Zum Beispiel kann eine erste elektrische Zwischenverbindung 326F1 über, zum Beispiel direkt über, der Chipkontaktinsel 312F1 ausgebildet sein; und eine zweite elektrische Zwischenverbindung 326F2 kann über, zum Beispiel direkt über, der Chipkontaktinsel 312F2 ausgebildet sein. Darum können eine erste elektrische Zwischenverbindung 326F1 und eine zweite elektrische Zwischenverbindung 326F2 über dem Chip 306 ausgebildet sein. Eine dritte elektrische Zwischenverbindung 326B kann über der Oberseite 322 des Chipträgers 308 ausgebildet und direkt mit dem Chipträger 308 verbunden sein.
  • Es können mehrere elektrische Zwischenverbindungen 326, zum Beispiel durch Ausfüllen von Löchern 328, mit elektrisch leitfähigem Material, wie zum Beispiel durch Elektroplattieren, zum Beispiel galvanisches Elektroplattieren, ausgebildet sein. Mehrere elektrische Zwischenverbindungen 326 können mindestens ein Material, ein Element oder eine Legierung aus der folgenden Gruppe von Materialien enthalten: Kupfer, Aluminium, Silber, Zinn, Gold, Palladium, Zink, Nickel und Eisen. Es versteht sich, dass der letztendlich eingebettete IC-Baustein und/oder Chip-Baustein darum einen anschlussdrahtlosen Baustein enthalten kann, bei dem es keine Drahtbondungen in den Bausteinen gibt. Es versteht sich jedoch, dass das Abscheiden von mehreren elektrischen Zwischenverbindungen 326 nicht auf Elektroplattieren, zum Beispiel galvanisches Elektroplattieren, beschränkt zu sein braucht und auch Abscheidungsverfahren wie zum Beispiel Aufsputtern, Aufdampfen und chemisches Plattieren enthalten kann.
  • In 320 von 3B kann die Struktur 332 zwischen elektrischen Zwischenverbindungen 326 des eingebetteten IC-Bausteins ausgebildet sein, wobei die Struktur 332 die Kriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 326 erhöhen kann. Wie in 3B gezeigt, kann die Struktur 332 einen Hohlraum 334 enthalten, der in dem Verkapselungsmaterial 304 ausgebildet ist. Die Struktur 332, zum Beispiel der Hohlraum 334 der Struktur 332, kann die Kriechstromstrecke, entlang der Oberfläche des Verkapselungsmaterials 304 gemessen, zwischen den elektrischen Zwischenverbindungen 326 verlängern. Die Hohlräume 334 können in dem Verkapselungsmaterial 304 zum Beispiel in Bondhügeln in der Laminatfolie und/oder zum Beispiel durch Laserstrukturierung oder fotolithografisches Ätzen des Verkapselungsmaterials 304 ausgebildet sein.
  • 3B zeigt einen eingebetteten IC-Baustein 360 gemäß einer Ausführungsform. Der eingebettete IC-Baustein 360 kann Folgendes enthalten: mindestens einen Chip 306, der über dem Chipträger 308 angeordnet ist, wobei der mindestens eine Chip 306 mehrere Chipkontaktinseln 312 enthält; Verkapselungsmaterial 304, das über dem Chipträger 308 und mindestens teilweise um den mindestens einen Chip 306 herum ausgebildet ist; mehrere elektrische Zwischenverbindungen 326, die durch das Verkapselungsmaterial 304 hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung 326 elektrisch mit einer Chipkontaktinsel 312 verbunden sein kann; und eine Struktur 332, die zwischen elektrischen Zwischenverbindungen 326 des eingebetteten IC-Bausteins 360 ausgebildet ist, wobei die Struktur 332 die Kriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 326 erhöhen kann. Die Struktur 332 kann über dem Chip 306 und/oder dem Chipträger 308 ausgebildet sein.
  • Es versteht sich, dass „Kriechstromstrecke“ als die kürzeste Entfernung auf der Oberfläche eines isolierenden Materials, zum Beispiel Verkapselungsmaterial 304, zwischen zwei leitfähigen Elementen, zum Beispiel zwischen 328F1 und 328F2 oder zwischen 328F1 und 328B, definiert sein kann. Es versteht sich, dass eine Spannung, die zwischen 328F1 und 328B angelegt wird, viel höher sein kann als eine Spannung, die zwischen 328F1 und 328F2 angelegt wird. Infolge dessen kann es von entscheidender Bedeutung sein, dass die Kriechstromstrecke zwischen 328F1 und 328B groß genug ist, um Tracking zu verhindern und/oder vermeiden.
  • 3C bis 3E zeigen eine Kriechstromstrecke, entlang der Oberfläche des Verkapselungsmaterials 304 gemessen, zwischen elektrischen Zwischenverbindungen 326 ohne und mit Struktur 332 gemäß verschiedenen Ausführungsformen. Wie in 3C gezeigt, kann die Kriechstromstrecke (ohne Struktur 332), entlang der Oberfläche des Verkapselungsmaterials 304 gemessen, Dc sein.
  • 3D zeigt das Ausbilden der Struktur 332, zum Beispiel des Hohlraums 334, an der Oberfläche 338 des Verkapselungsmaterials 304. Die entlang der Oberfläche des Verkapselungsmaterials 304 gemessene Kriechstromstrecke kann auf Dc2 erhöht werden. Dc2 kann um ungefähr das Zweifache der Hohlraumtiefe t, von der Oberfläche 338 des Verkapselungsmaterials aus gemessen, größer sein als Dc (ohne Struktur 332).
  • Wie in 3E gezeigt, braucht die Struktur 332 nicht nur einen einzigen Hohlraum 334 zu enthalten, der zwischen elektrischen Zwischenverbindungen 326 ausgebildet ist, sondern kann mehrere Hohlräume 332 enthalten, zum Beispiel mehr als einen einzigen Hohlraum 334, der zwischen elektrischen Zwischenverbindungen ausgebildet ist. Es kann eine längere Kriechstromstrecke Dc3 erreicht werden.
  • 4 zeigt einen eingebetteten IC-Baustein 460 gemäß einer Ausführungsform. Der eingebettete IC-Baustein 460 kann gemäß dem Verfahren 400 hergestellt werden, wobei das Verfahren 400 zusätzlich zu einem oder mehreren oder allen Prozessen, die mit Bezug auf das Verfahren 300 beschrieben sind, des Weiteren das Ausbilden von weiterem Material 436 über dem Chip 306 und/oder dem Chipträger 308 enthalten kann, wobei das weitere Material 436 eine höhere Durchschlagfestigkeit und/oder einen höheren Comparative Tracking Index (CTI) aufweisen kann als das Verkapselungsmaterial 304. Der Comparative Tracking Index kann gemäß einem Testverfahren gemäß der IEC-Norm 60112 in einem Verfahren zur Bestimmung der Proof- und Comparative-Tracking-Indizes von massiven Isoliermaterialien gemessen werden. Der CTI-Wert kann die Durchschlagsneigung auf der Oberfläche eines isolierenden Materials messen. Ein Isoliermaterial mit einem größeren CTI kann weniger zum Abfließen von Ladungen entlang der Oberfläche des Materials neigen. Das weitere Material 436 kann zum Beispiel eine hohe Temperaturstabilität von über 300°C, eine hohe Durchschlagfestigkeit, eine hohe Kriechstromfestigkeit, eine stabile Durchschlagfestigkeit und Kriechstromfestigkeit unabhängig von äußeren Bedingungen, wie zum Beispiel Feuchtigkeit und Temperatur, aufweisen. Darum kann eine höhere Zuverlässigkeit der Bauelemente erreicht und auf eine große Bandbreite von elektronischen Komponenten angewendet werden.
  • Das weitere Material 436 kann ein elektrisch isolierendes Material enthalten. Das weitere Material 436 kann mindestens ein Material aus der folgenden Gruppe von Materialien enthalten: Glas und Keramik. Das weitere Material 436 kann eine höhere Temperaturstabilität als das Verkapselungsmaterial 304 aufweisen. Das weitere Material 436 kann eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial 304 aufweisen. Das weitere Material 436 kann eine höhere Kriechstromfestigkeit als das Verkapselungsmaterial 304 aufweisen.
  • Das weitere Material 436 kann zwischen elektrischen Zwischenverbindungen 312 ausgebildet sein. Das weitere Material 436 kann mindestens teilweise den Hohlraum 334, zum Beispiel die Hohlräume 334, ausfüllen. Zum Beispiel kann das weitere Material 436 die Hohlräume 334 im Wesentlichen ausfüllen (wie in dem eingebetteten IC-Baustein 460 gezeigt). Darum kann der eingebettete IC-Baustein 460 eine oder mehrere mit Keramik und/oder Glas gefüllte Rinnen zwischen elektrischen Zwischenverbindungen 326 enthalten. Gemäß einer weiteren Ausführungsform kann das weitere Material 436 einen Vorsprung 439 aus weiterem Material 436 bilden, der von dem Verkapselungsmaterials 304 hervorsteht, wie in dem eingebetteten IC-Baustein 470 von 4B gezeigt.
  • Wie in 4C gezeigt, kann der Vorsprung 439 eine Höhe p haben, die sich ungefähr 500 nm bis etwa 1000 µm über die Oberseite 338 des Verkapselungsmaterials erstreckt. Des Weiteren kann der Vorsprung 439 die Kriechstromstrecke, entlang der Oberfläche des elektrischen Isoliermaterials zwischen elektrischen Zwischenverbindungen 326 bis Dc4 gemessen, erhöhen. Es versteht sich, dass das elektrische Isoliermaterial zwischen elektrischen Zwischenverbindungen 326 mindestens einen Teil des Verkapselungsmaterials 304 und des weiteren Materials 436 enthalten kann. Darum kann Dc4 um ungefähr das Zweifache der Vorsprunghöhe p größer sein als Dc (ohne Struktur 332). Des Weiteren kann die Verwendung des weiteren Materials 436 in Hohlräumen 334, zum Beispiel mit Glas oder Keramik gefüllte Rinnen oder Hohlräume 334 zwischen elektrischen Zwischenverbindungen 326, wobei das weitere Material 436 eine höhere Durchschlagfestigkeit und/oder einen höheren Comparative Tracking Index als das Verkapselungsmaterial 304 haben kann, die Gesamtkriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 326 weiter verbessern.
  • 5A bis 5C zeigen ein Verfahren 500 zur Herstellung eines eingebetteten IC-Bausteins gemäß einer Ausführungsform. Das Verfahren 500 kann ein oder mehrere der Merkmale enthalten, die bereits mit Bezug auf die Verfahren 300 und 400 beschrieben wurden.
  • Wie in 5A gezeigt, kann das Verfahren 500 enthalten, mindestens einen Chip 306 über dem Chipträger 308 anzuordnen, wobei mindestens ein Chip 306 mehrere Chipkontaktinseln 312 enthalten kann. Das kann ausgeführt werden, wie es gemäß dem Verfahren 300 beschrieben wurde (3A).
  • Das Verkapselungsmaterial 304 kann über dem Chipträger 308 und mindestens teilweise um den Chip 306 herum ausgebildet sein, wie mit Bezug auf das Verfahren 300 beschrieben wurde. Das Verkapselungsmaterial 304 kann ein elektrisch isolierendes Laminat enthalten und kann durch Laminierung abgeschieden werden, so wie es gemäß dem Verfahren 300 beschrieben wurde. Zum Beispiel kann eine einseitige Laminierung des IC-Chips 306 auf einem metallischen Chipträger 304 ausgeführt werden. Jedoch kann, mit Bezug auf das Verfahren 500, das Verkapselungsmaterial 304 im Wesentlichen auf einer oder mehreren Seitenwänden 318 des Chips 306 abgeschieden werden und braucht optional nicht auf der ersten Chipseite 314 abgeschieden zu werden. Anschließend kann der Chip 306 mit umschlossenem, strukturiertem Isoliermaterial, d. h. weiterem Material 536, über der Vergussmasse 304 bedeckt werden.
  • In Vorbereitung aus das Ausbilden von elektrischen Zwischenverbindungen 326 können mehrere Löcher 328, zum Beispiel 328B, in dem Verkapselungsmaterial 304 ausgebildet werden, wobei jedes Loch 328 dadurch einen elektrischen Kontakt frei legt, der elektrisch mit einer Chipkontaktinsel 312 verbunden ist. Zum Beispiel kann das Loch 328B einen Abschnitt des Chipträgers 308, zum Beispiel die Oberseite 322 des Chipträgers 308, frei legen.
  • Anschließend kann in 520 das weitere Material 536 (analog dem weiteren Material 436) über dem Verkapselungsmaterial 304 ausgebildet werden, wobei das weitere Material 536 Glas und/oder Keramik und/oder elektrisch isolierendes Material mit einem hohen CTI-Wert enthält.
  • Des Weiteren kann weiteres Material 536, einschließlich strukturierter Glas- und/oder Keramikregionen, weiter strukturiert werden, wobei ein oder mehrere Löcher 528 in dem weiteren Material 536 ausgebildet werden können. Zum Beispiel kann ein Loch 528B über dem Loch 328B ausgebildet werden. Des Weiteren kann das Loch 528F1 und 528F2 Chipkontaktinseln 312F1 und 312F2 aus dem Verkapselungsmaterial frei legen, beispielsweise exponieren.
  • Es versteht sich, dass die Prozesse 510 und 520 entsprechend den Prozessanforderungen kombiniert werden können. Zum Beispiel können gemäß verschiedenen Ausführungsformen die Löcher 528 in dem weiteren Material 536 und dem Verkapselungsmaterial 304 in separaten Prozessen, die oben beschrieben wurden, ausgebildet werden oder können in einem einzigen Prozess ausgebildet werden, zum Beispiel nach dem Abscheiden des Verkapselungsmaterials 304 und des weiteren Materials 536.
  • Anschließend können in 530 mehrere elektrische Zwischenverbindungen 326 durch das Verkapselungsmaterial 304 und das weitere Material 536 hindurch ausgebildet werden. Jede elektrische Zwischenverbindung 326 kann elektrisch mit einer Chipkontaktinsel 312 verbunden sein. Mehrere elektrische Zwischenverbindungen 326 können ausgebildet, zum Beispiel elektroplattiert, werden, wie es gemäß dem Verfahren 300 beschrieben wurde, und können elektrisch mit dem Chip 306 und/oder Chipträger 308 verbunden werden, wie es gemäß dem Verfahren 300 in 320 beschrieben wurde. Zum Beispiel können die Löcher 328, 528 unter Verwendung eines einschrittigen oder eines zweischrittigen Plattierungsprozesses ausgefüllt, zum Beispiel plattiert, werden. Zum Beispiel kann das Plattieren zuerst in den Löchern 328 ausgeführt werden, bevor weiteres Material 536 ausgebildet wird, gefolgt vom Plattieren in den Löchern 528 (einschrittiges Plattieren); oder das Plattieren kann in den Löchern 328, 528 in einem einzigen Schritt nach dem Ausbilden von Löchern 528 in dem weiteren Material 536 ausgeführt werden (zweischrittiges Plattieren).
  • Es versteht sich, dass weiteres Material 536 zwischen elektrischen Zwischenverbindungen 326 ausgebildet werden kann, wie in 5C gezeigt. 5B zeigt einen eingebetteten IC-Baustein 560 gemäß einer Ausführungsform. Der eingebettete IC-Baustein 560 kann Folgendes enthalten: mindestens einen Chip 306, der über dem Chipträger 308 angeordnet ist, wobei der mindestens eine Chip 306 mehrere Chipkontaktinseln 312 enthält; Verkapselungsmaterial 304, das über dem Chipträger 308 und mindestens teilweise um den mindestens einen Chip 306 herum ausgebildet ist; mehrere elektrische, die durch das Verkapselungsmaterial 304 hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung 326 elektrisch mit einer Chipkontaktinsel 312 verbunden sein kann; und eine Struktur 332, die zwischen elektrischen des eingebetteten IC-Bausteins 360 ausgebildet ist, wobei die Struktur 332 die Kriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 326 erhöhen kann. Die Struktur 332 kann über dem Chip 306 und/oder dem Chipträger 308 ausgebildet sein. Wie in 5C gezeigt, kann die Struktur 332 weiteres Material 536 enthalten, das über dem Chip 306, zum Beispiel über der ersten Chipseite 314 und über dem Verkapselungsmaterial 304, ausgebildet ist. Die Struktur 332, einschließlich des weiteren Materials 536, kann zwischen elektrischen Zwischenverbindungen 326 ausgebildet werden. Der höhere CTI-Wert des weiteren Materials 536 im Vergleich zu dem Verkapselungsmaterial 304 kann die Kriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 326 erhöhen.
  • 6A zeigt einen eingebetteten IC-Baustein 660 gemäß einer Ausführungsform. Der eingebettete IC-Baustein 660 kann ein oder mehrere oder alle der Merkmale enthalten, die bereits gemäß dem eingebetteten IC-Baustein 560 beschrieben wurden. Jedoch kann die Struktur 332 zusätzlich noch einen Hohlraum 334 enthalten, der in dem weiteren Material 536 ausgebildet ist.
  • Wie in 6B gezeigt, kann der Hohlraum 334 der Struktur 332 die Kriechstromstrecke, entlang der Oberfläche des weiteren Materials 536 gemessen, zwischen elektrischen Zwischenverbindungen 328 zu Dc5 verlängern. Des Weiteren kann das weitere Material 536, das eine höhere Durchschlagfestigkeit und/oder einen höheren Comparative Tracking Index (CTI) als das Verkapselungsmaterial 304 aufweist, die Gesamtkriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 328 erhöhen. 7 zeigt einen eingebetteten IC-Baustein 760 gemäß einer Ausführungsform. Der eingebettete IC-Baustein 760 kann Folgendes enthalten: mindestens einen Chip 306, der über dem Chipträger 308 angeordnet ist, wobei der mindestens eine Chip 306 mehrere Chipkontaktinseln 312 enthält; Verkapselungsmaterial 304, das über dem Chipträger 308 und mindestens teilweise um den mindestens einen Chip 306 herum ausgebildet ist; mehrere elektrische Zwischenverbindungen, die durch das Verkapselungsmaterial 304 hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung 326 elektrisch mit einer Chipkontaktinsel 312 verbunden sein kann; und eine Struktur 332, die zwischen elektrischen des eingebetteten IC-Bausteins 360 ausgebildet ist, wobei die Struktur 332 die Kriechstromfestigkeit zwischen elektrischen Zwischenverbindungen 326 erhöhen kann.
  • Verschiedene Ausführungsformen stellen einen eingebetteten IC-Baustein bereit, der Folgendes enthält: mindestens einen Chip, der über einem Chipträger angeordnet ist, wobei der mindestens eine Chip mehrere Chipkontaktinseln enthält; Verkapselungsmaterial, das über dem Chipträger und mindestens teilweise um den mindestens einen Chip herum ausgebildet ist; mehrere elektrische Zwischenverbindungen, die durch das Verkapselungsmaterial hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung elektrisch mit einer Chipkontaktinsel verbunden ist; und eine Struktur, die zwischen den elektrischen Zwischenverbindungen des eingebetteten IC-Bausteins ausgebildet ist, wobei die Struktur die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen erhöht.
  • Gemäß einer Ausführungsform enthält der mindestens eine Chip einen Leistungshalbleiter-Chip.
  • Gemäß einer Ausführungsform enthält der Chipträger einen elektrisch leitfähigen Leiterrahmen.
  • Gemäß einer Ausführungsform enthalten die mehreren Chipkontaktinseln elektrisch leitfähige Inseln.
  • Gemäß einer Ausführungsform enthält das Verkapselungsmaterial ein elektrisch isolierendes Material.
  • Gemäß einer Ausführungsform isoliert das Verkapselungsmaterial die mehreren elektrischen Zwischenverbindungen elektrisch voneinander.
  • Gemäß einer Ausführungsform ist das Verkapselungsmaterial über dem Chip und auf einer oder mehreren Seitenwänden des mindestens einen Chips ausgebildet.
  • Gemäß einer Ausführungsform sind die mehreren elektrischen Zwischenverbindungen über dem mindestens einen Chip und/oder dem Chipträger ausgebildet.
  • Gemäß einer Ausführungsform enthält das Verkapselungsmaterial ein elektrisch isolierendes Laminat.
  • Gemäß einer Ausführungsform enthält das Verkapselungsmaterial ein elektrisch isolierendes Laminat, das mindestens eines aus der folgenden Gruppe von Materialien enthält: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, verstärkte Fasern, Laminat, ein Formmaterial, ein wärmehärtendes Material, ein thermoplastisches Material, Füllstoffteilchen, faserverstärktes Laminat, faserverstärktes Polymerlaminat, faserverstärktes Polymerlaminat mit Füllstoffteilchen.
  • Gemäß einer Ausführungsform verlängert die Struktur die Kriechstromstrecke, entlang der Oberfläche des Verkapselungsmaterials gemessen, zwischen den elektrischen Zwischenverbindungen.
  • Gemäß einer Ausführungsform enthält die Struktur einen Hohlraum, der in dem Verkapselungsmaterial ausgebildet ist.
  • Gemäß einer Ausführungsform enthält die Struktur weiteres Material, das über dem Chip und/oder dem Chipträger ausgebildet ist, wobei das weitere Material eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial aufweist.
  • Gemäß einer Ausführungsform enthält die Struktur einen Hohlraum, der in dem Verkapselungsmaterial zwischen den elektrischen Zwischenverbindungen ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllt, wobei das weitere Material eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial aufweist.
  • Gemäß einer Ausführungsform enthält die Struktur einen Hohlraum, der in dem Verkapselungsmaterial zwischen den elektrischen Zwischenverbindungen ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllt, wobei das weitere Material mindestens ein Material aus der folgenden Gruppe von Materialien enthält: Glas und Keramik.
  • Gemäß einer Ausführungsform enthält die Struktur einen Hohlraum, der in dem Verkapselungsmaterial zwischen den elektrischen Zwischenverbindungen ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllt und einen Vorsprung des weiteren Materials über dem Verkapselungsmaterial bildet.
  • Gemäß einer Ausführungsform ist die Struktur über dem Chip und/oder dem Chipträger ausgebildet.
  • Gemäß einer Ausführungsform sind die mehreren elektrischen Zwischenverbindungen in einem oder mehreren Löchern abgeschieden, die in dem Verkapselungsmaterial ausgebildet sind, wobei jedes Loch einen elektrischen Kontakt frei legt, der elektrisch mit einer Chipkontaktinsel verbunden ist.
  • Gemäß einer Ausführungsform sind die mehreren elektrischen Zwischenverbindungen in einem oder mehreren Löchern abgeschieden, die in dem Verkapselungsmaterial ausgebildet sind, wobei jedes Loch eine Kontaktinsel aus dem Verkapselungsmaterial frei legt.
  • Gemäß einer Ausführungsform ist eine erste elektrische Zwischenverbindung elektrisch mit einer ersten Chipkontaktinsel verbunden, die auf einer ersten Chipseite ausgebildet ist; und eine zweite elektrische Zwischenverbindung ist elektrisch mit einer zweiten Chipkontaktinsel verbunden, die auf der ersten Chipseite oder einer zweiten Chipseite ausgebildet ist, wobei die zweite Chipseite auf dem Chipträger ausgebildet ist.
  • Gemäß einer Ausführungsform enthält der eingebettete IC-Baustein des Weiteren eine erste elektrische Zwischenverbindung, die elektrisch mit einer ersten Chipkontaktinsel verbunden ist, die auf einer ersten Chipseite ausgebildet ist; eine zweite elektrische Zwischenverbindung, die elektrisch mit einer zweiten Chipkontaktinsel verbunden ist, die auf der ersten Chipseite ausgebildet ist; und eine dritte elektrische Zwischenverbindung, die elektrisch mit einer dritten Chipkontaktinsel verbunden ist, die auf einer zweiten Chipseite über den Chipträger ausgebildet ist, wobei die zweite Chipseite auf dem Chipträger ausgebildet ist.
  • Gemäß einer Ausführungsform enthält der eingebettete IC-Baustein einen Baustein auf Waferebene.
  • Verschiedene Ausführungsformen stellen ein Verfahren zur Herstellung eines eingebetteten IC-Bausteins bereit, wobei das Verfahren Folgendes enthält: Anordnen eines Chips über einem Chipträger, wobei der Chip mehrere Chipkontaktinseln enthält; Ausbilden des Verkapselungsmaterials über dem Chipträger und mindestens teilweise um den Chip herum; Ausbilden mehrerer elektrischer Zwischenverbindungen durch das Verkapselungsmaterial hindurch, wodurch jede elektrische Zwischenverbindung elektrisch mit einer Chipkontaktinsel verbunden wird; und Ausbilden einer Struktur zwischen den elektrischen Zwischenverbindungen des eingebetteten IC-Bausteins, wobei die Struktur die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen erhöht.
  • Gemäß einer Ausführungsform enthält das Anordnen eines Chips über einem Chipträger das Löten eines Chips auf einen Chipträger.
  • Gemäß einer Ausführungsform enthält das Ausbilden des Verkapselungsmaterials über dem Chipträger und mindestens teilweise um den Chip herum das Laminieren des Verkapselungsmaterials über den Chip und mindestens einen Teil des Chipträgers.
  • Gemäß einer Ausführungsform enthält das Ausbilden mehrerer elektrischer Zwischenverbindungen durch das Verkapselungsmaterial hindurch das Abscheiden der elektrischen Zwischenverbindungen durch galvanisches Elektroplattieren.
  • Obgleich die Erfindung speziell mit Bezug auf konkrete Ausführungsformen gezeigt und beschrieben wurde, versteht der Fachmann, dass verschiedene Änderungen in Form und Detail daran vorgenommen werden können, ohne vom Geist und Geltungsbereich der Erfindung, wie er durch die beiliegenden Ansprüche definiert wird, abzuweichen. Der Geltungsbereich der Erfindung wird somit durch die beiliegenden Ansprüche definiert, und es ist beabsichtigt, alle Änderungen, die unter die Bedeutung und den Äquivalenzumfang der Ansprüche fallen, ebenfalls darin aufzunehmen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • IEC-Norm 60112 [0068]

Claims (25)

  1. Eingebetteter Baustein (760), der Folgendes aufweist: mindestens einen Chip (306), der über einem Chipträger (308) angeordnet ist, wobei der mindestens eine Chip (306) mehrere Chipkontaktinseln (312) aufweist; Verkapselungsmaterial (304), das über dem Chipträger (308) und mindestens teilweise um den mindestens einen Chip (306) herum ausgebildet ist; mehrere elektrische Zwischenverbindungen (326), die durch das Verkapselungsmaterial (304) hindurch ausgebildet sind, wobei jede elektrische Zwischenverbindung (326) elektrisch mit einer Chipkontaktinsel (312) verbunden ist; und eine Struktur (332), die zwischen den elektrischen Zwischenverbindungen (326) des eingebetteten IC-Bausteins (760) ausgebildet ist, wobei die Struktur (332) die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen (326) erhöht.
  2. Eingebetteter IC-Baustein (760) nach Anspruch 1, wobei mindestens ein Chip (306) einen Leistungshalbleiter-Chip (306) aufweist.
  3. Eingebetteter IC-Baustein (760) nach Anspruch 1 oder 2, wobei der Chipträger (308) einen elektrisch leitfähigen Leiterrahmen aufweist.
  4. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 3, wobei die mehreren Chipkontaktinseln (312) elektrisch leitfähige Inseln (312) aufweisen.
  5. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 4, wobei das Verkapselungsmaterial (304) ein elektrisch isolierendes Material aufweist.
  6. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 5, wobei das Verkapselungsmaterial (304) die mehreren elektrischen Zwischenverbindungen (326) elektrisch voneinander isoliert.
  7. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 6, wobei das Verkapselungsmaterial (304) über dem Chip (306) und auf einer oder mehreren Seitenwänden des mindestens einen Chips (306) ausgebildet ist.
  8. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 7, wobei die mehreren elektrischen Zwischenverbindungen (326) über dem mindestens einen Chip (306) und/oder dem Chipträger (308) ausgebildet sind.
  9. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 8, wobei das Verkapselungsmaterial (304) ein elektrisch isolierendes Laminat aufweist.
  10. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 9, wobei das Verkapselungsmaterial (304) ein elektrisch isolierendes Laminat aufweist, das mindestens eines aus der folgenden Gruppe von Materialien aufweist: gefülltes oder ungefülltes Epoxid, vorimprägnierte Verbundfasern, verstärkte Fasern, Laminat, ein Formmaterial, ein wärmehärtendes Material, ein thermoplastisches Material, Füllstoffteilchen, faserverstärktes Laminat, faserverstärktes Polymerlaminat, faserverstärktes Polymerlaminat mit Füllstoffteilchen.
  11. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 10, wobei die Struktur (332) die Kriechstromstrecke, entlang der Oberfläche des Verkapselungsmaterials (304) gemessen, zwischen den elektrischen Zwischenverbindungen (326) verlängert.
  12. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 11, wobei die Struktur (332) einen Hohlraum aufweist, der in dem Verkapselungsmaterial (304) ausgebildet ist.
  13. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 12, wobei die Struktur (332) weiteres Material aufweist, das über dem Chip (306) und/oder dem Chipträger (308) ausgebildet ist, wobei das weitere Material eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial (304) aufweist.
  14. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 13, wobei die Struktur (332) einen Hohlraum aufweist, der in dem Verkapselungsmaterial (304) zwischen den elektrischen Zwischenverbindungen (326) ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllt, wobei das weitere Material eine höhere Durchschlagfestigkeit als das Verkapselungsmaterial (304) aufweist.
  15. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 14, wobei die Struktur (332) einen Hohlraum aufweist, der in dem Verkapselungsmaterial (304) zwischen den elektrischen Zwischenverbindungen (326) ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllt, wobei das weitere Material mindestens ein Material aus der folgenden Gruppe von Materialien aufweist: Glas und Keramik.
  16. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 15, wobei die Struktur (332) einen Hohlraum aufweist, der in dem Verkapselungsmaterial (304) zwischen den elektrischen Zwischenverbindungen (326) ausgebildet ist, und wobei weiteres Material mindestens teilweise den Hohlraum ausfüllt und einen Vorsprung des weiteren Materials über dem Verkapselungsmaterial (304) bildet.
  17. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 16, wobei die Struktur (332) über dem Chip (306) und/oder dem Chipträger (308) ausgebildet ist.
  18. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 17, wobei die mehreren elektrischen Zwischenverbindungen (326) in einem oder mehreren Löchern abgeschieden sind, die in dem Verkapselungsmaterial (304) ausgebildet sind, wobei jedes Loch einen elektrischen Kontakt frei legt, der elektrisch mit einer Chipkontaktinsel (312) verbunden ist.
  19. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 18, wobei eine erste elektrische Zwischenverbindung (326) elektrisch mit einer ersten Chipkontaktinsel (312) verbunden ist, die auf einer ersten Chipseite ausgebildet ist; und wobei eine zweite elektrische Zwischenverbindung (326) elektrisch mit einer zweiten Chipkontaktinsel (312) verbunden ist, die auf der ersten Chipseite oder einer zweiten Chipseite ausgebildet ist, wobei die zweite Chipseite auf dem Chipträger (308) ausgebildet ist.
  20. Eingebetteter IC-Baustein (760) einem der Ansprüche 1 bis 19, der des Weiteren Folgendes aufweist: eine erste elektrische Zwischenverbindung (326), die elektrisch mit einer ersten Chipkontaktinsel (312) verbunden ist, die auf einer ersten Chipseite ausgebildet ist; eine zweite elektrische Zwischenverbindung (326), die elektrisch mit einer zweiten Chipkontaktinsel (312) verbunden ist, die auf der ersten Chipseite ausgebildet ist; und eine dritte elektrische Zwischenverbindung (326), die elektrisch mit einer dritten Chipkontaktinsel (312) verbunden ist, die auf einer zweiten Chipseite über den Chipträger (308) ausgebildet ist, wobei die zweite Chipseite auf dem Chipträger (308) ausgebildet ist.
  21. Eingebetteter IC-Baustein (760) nach einem der Ansprüche 1 bis 20, wobei der eingebettete IC-Baustein (760) einen Baustein auf Waferebene aufweist.
  22. Verfahren zur Herstellung eines eingebetteten IC-Bausteins (760), wobei das Verfahren Folgendes aufweist: Anordnen eines Chips (306) über einem Chipträger (308), wobei der Chip (306) mehrere Chipkontaktinseln (312) aufweist; Ausbilden eines Verkapselungsmaterials (304) über dem Chipträger (308) und mindestens teilweise um den Chip (306) herum; Ausbilden mehrerer elektrischer Zwischenverbindungen (326) durch das Verkapselungsmaterial (304) hindurch, wodurch jede elektrische Zwischenverbindung (326) elektrisch mit einer Chipkontaktinsel (312) verbunden wird; und Ausbilden einer Struktur (332) zwischen den elektrischen Zwischenverbindungen (326) des eingebetteten IC-Bausteins (760), wobei die Struktur (332) die Kriechstromfestigkeit zwischen den elektrischen Zwischenverbindungen (326) erhöht.
  23. Verfahren nach Anspruch 22, wobei das Anordnen eines Chips (306) über einem Chipträger (308) das Löten eines Chips (306) auf einen Chipträger (308) aufweist.
  24. Verfahren nach Anspruch 22 oder 23, wobei das Ausbilden eines Verkapselungsmaterials (304) über dem Chipträger (308) und mindestens teilweise um den Chip (306) herum das Laminieren des Verkapselungsmaterials (304) über den Chip (306) und mindestens einen Teil des Chipträgers (308) aufweist.
  25. Verfahren nach einem der Ansprüche 22 bis 24, wobei das Ausbilden mehrerer elektrischer Zwischenverbindungen (326) durch das Verkapselungsmaterial (304) hindurch das Abscheiden der elektrischen Zwischenverbindungen (326) durch galvanisches Elektroplattieren aufweist.
DE201310107593 2012-07-18 2013-07-17 Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins Pending DE102013107593A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/551,656 US8648456B1 (en) 2012-07-18 2012-07-18 Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
US13/551,656 2012-07-18

Publications (1)

Publication Number Publication Date
DE102013107593A1 true DE102013107593A1 (de) 2014-01-23

Family

ID=49880004

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201310107593 Pending DE102013107593A1 (de) 2012-07-18 2013-07-17 Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins

Country Status (3)

Country Link
US (2) US8648456B1 (de)
CN (1) CN103579188B (de)
DE (1) DE102013107593A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package
US9960099B2 (en) * 2013-11-11 2018-05-01 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
US10510707B2 (en) 2013-11-11 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive molding compound structure for heat dissipation in semiconductor packages
JP6125984B2 (ja) * 2013-12-11 2017-05-10 トヨタ自動車株式会社 半導体装置
US10685904B2 (en) 2014-11-21 2020-06-16 Delta Electronics, Inc. Packaging device and manufacturing method thereof
JP2017038019A (ja) * 2015-08-13 2017-02-16 富士電機株式会社 半導体装置
US10483178B2 (en) 2017-01-03 2019-11-19 Infineon Technologies Ag Semiconductor device including an encapsulation material defining notches
US10242935B2 (en) 2017-08-31 2019-03-26 Nxp Usa, Inc. Packaged semiconductor device and method for forming
WO2020039466A1 (ja) * 2018-08-20 2020-02-27 三菱電機株式会社 半導体モジュール
CN109326571B (zh) * 2018-09-26 2020-12-29 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法
CN112216666B (zh) * 2019-07-11 2022-06-14 珠海格力电器股份有限公司 元器件电性连接方法及芯片封装
US11621204B2 (en) 2021-02-17 2023-04-04 Infineon Technologies Ag Molded semiconductor module having a mold step for increasing creepage distance
EP4187586A1 (de) * 2021-11-24 2023-05-31 Hitachi Energy Switzerland AG Baugruppe für ein leistungsmodul, leistungsmodul und verfahren zur herstellung einer baugruppe für ein leistungsmodul

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2598129B2 (ja) * 1989-05-18 1997-04-09 三菱電機株式会社 半導体装置
US6068782A (en) * 1998-02-11 2000-05-30 Ormet Corporation Individual embedded capacitors for laminated printed circuit boards
DE10055177B4 (de) 2000-11-08 2009-06-10 Infineon Technologies Ag Elektronisches Bauelement mit einem Halbleiter, insbesondere einem Leistungshalbleiter, mit Trennwänden zwischen den Anschlussstiften
DE102006021959B4 (de) * 2006-05-10 2011-12-29 Infineon Technologies Ag Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
TWI328865B (en) * 2006-10-31 2010-08-11 Ind Tech Res Inst Structure of chip stacked packaging, structure of embedded chip packaging and fabricating method thereof
CN101387373A (zh) * 2008-10-21 2009-03-18 田德华 薄型发光二极管柔性变色霓虹灯
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
JP2010244830A (ja) * 2009-04-06 2010-10-28 Canon Inc 画像表示装置及びその製造方法
CN202281104U (zh) * 2011-11-03 2012-06-20 吴国锋 一种低热阻的led灯支架
US8648456B1 (en) * 2012-07-18 2014-02-11 Infineon Technologies Ag Embedded integrated circuit package and method for manufacturing an embedded integrated circuit package

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IEC-Norm 60112

Also Published As

Publication number Publication date
US9082767B2 (en) 2015-07-14
US8648456B1 (en) 2014-02-11
US20140151862A1 (en) 2014-06-05
US20140021638A1 (en) 2014-01-23
CN103579188A (zh) 2014-02-12
CN103579188B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
DE102013107593A1 (de) Eingebetteter ic-baustein und verfahren zur herstellung eines eingebetteten ic-bausteins
DE102014102006B4 (de) Halbleitermodul
DE102014115653B4 (de) Verfahren zum herstellen elektronischer komponenten mit elektrisch leitfähigem rahmen auf einem substrat zum aufnehmen von elektronischen chips
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102019128460A1 (de) Halbleiterpackages und verfahren für deren herstellung
DE102013103140A1 (de) Integrierte 3-D-Schaltungen und Verfahren zu deren Bildung
DE102015116152B4 (de) Elektronische Vorrichtung mit Kapselungsstruktur mit verbesserter elektrischer Zugänglichkeit und Verfahren zum Herstellen der elektronischen Vorrichtung
DE102013104487B4 (de) Verfahren zum Herstellen eines Chipgehäuses
DE102011053871A1 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102013103011A1 (de) Eine Chipanordnung und ein Verfahren zum Bilden einer Chipanordnung
DE102005004160A1 (de) Halbleiterbaustein und Verfahren zum Herstellen desselben
DE102014111829A1 (de) Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE102015108246B4 (de) Gemoldete Chippackung und Verfahren zum Herstellen derselben
DE102016107031B4 (de) Laminatpackung von Chip auf Träger und in Kavität, Anordnung diese umfassend und Verfahren zur Herstellung
DE102013109558A1 (de) Integrierte schaltkreise und verfahren zur herstellung eines integrierten schaltkreises
DE102013110541A1 (de) Integrierte schaltung, chipgehäuse und verfahren zur herstellung einer integrierten schaltung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
WO2016202794A1 (de) Bauelement und verfahren zur herstellung eines bauelements
DE102015214228A1 (de) Verfahren zur Herstellung eines Bauelements und ein Bauelement
DE102013112636B4 (de) Integrierte Schaltung, Halbleiternacktchipanordnung und Verfahren zum Herstellen einer integrierten Schaltung
DE102016103585A1 (de) Chip-Integrierendes Package mit Lötbarem Elektrischen Kontakt
DE202015009284U1 (de) Isolierter Die
DE102012113012A1 (de) Elektronische Vorrichtung und Verfahren zum Herstellen einer elektronischen Vorrichtung
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication