DE102013106932B4 - Leadframe-Gehäuse und Verfahren zu ihrer Herstellung - Google Patents

Leadframe-Gehäuse und Verfahren zu ihrer Herstellung Download PDF

Info

Publication number
DE102013106932B4
DE102013106932B4 DE102013106932.0A DE102013106932A DE102013106932B4 DE 102013106932 B4 DE102013106932 B4 DE 102013106932B4 DE 102013106932 A DE102013106932 A DE 102013106932A DE 102013106932 B4 DE102013106932 B4 DE 102013106932B4
Authority
DE
Germany
Prior art keywords
contact pad
leadframe
line
clamp
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102013106932.0A
Other languages
English (en)
Other versions
DE102013106932A1 (de
Inventor
Ralf Otremba
Klaus Schiess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102013106932A1 publication Critical patent/DE102013106932A1/de
Application granted granted Critical
Publication of DE102013106932B4 publication Critical patent/DE102013106932B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/8485—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92152—Sequential connecting processes the first connecting process involving a strap connector
    • H01L2224/92157—Sequential connecting processes the first connecting process involving a strap connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92246—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

Halbleiter-Bauelement, umfassend: einen über einem Leadframe (10) angeordneten, als diskreten Leistungstransistor ausgeführten Halbleiterchip (50), worin eine Hauptfläche des Halbleiterchips ein Kontaktpad (31), ein Kontroll-Kontaktpad (32) und ein Mess-Kontaktpad (33) aufweist, worin das Kontaktpad (31) einen ersten Abschnitt entlang einer ersten Seite des Kontroll-Kontaktpads (32) und einen zweiten Abschnitt entlang einer gegenüberliegenden zweiten Seite des Kontroll-Kontaktpads (32) aufweist, wobei das Leadframe (10) eine Vielzahl von Leitungen (20) aufweist mit einer ersten (21), zweiten (22), dritten (23) und vierten (24) Leitung, sowie eine Die-Befestigung (11) mit einer Vielzahl von fünften Leitungen (25), auf der der Halbleiterchip (50) angeordnet ist; eine über dem Halbleiterchip angeordnete Klemme (70), worin die Klemme (70) den ersten Abschnitt und den zweiten Abschnitt elektrisch mit der ersten Leitung (21) des Leadframe (10) verbindet, wobei die Klemme (70) zusammen mit dein Kontaktpad (31) das Kontroll-Kontaktpad (32) und das Mess-Kontaktpad (33) umgibt, wobei die Klemme (70) ferner das Kontaktpad (31) mit der ersten Leitung (21) sowie der zweiten (22), dritten (23) und vierten (24) Leitung verbindet, welche auf einer ersten Seite des Leadframe (10) angeordnet sind; eine erste Drahtbondverbindung (71), die das Kontroll-Kontaktpad (32) elektrisch mit einer sechsten Leitung (26) des Leadframe (10) verbindet; und eine zweite Drahtbondverbindung (72), die das Mess-Kontaktpad (33) elektrisch mit einer siebten Leitung (27) des Leadframe (10) verbindet, wobei die sechste (26) Leitung auf einer zweiten Seite des Leadframe (10) und die siebte Leitung (27) auf einer dritten Seite des Leadframe (10) angebracht sind, wobei die zweite Seite und die dritte Seite gegenüberliegende Seiten des Leadframe (10) sind, und wobei deren Anschlussbereiche (G, SS) für die erste (71) und zweite (72) Drahtbondverbindung zwischen der Die-Befestigung (11) und den ersten (21), zweiten (22), dritten (23) und vierten (24) Leitungen angeordnet sind, um eine Länge der Drahtbondverbindungen (71, 72) zu minimieren.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft allgemein elektronische Vorrichtungen und insbesondere Leadframe-Gehäuse und Verfahren zu ihrer Herstellung.
  • HINTERGRUND
  • Halbleiter-Bauelemente werden in einer Vielzahl von elektronischen und anderen Anwendungen verwendet. Halbleiter-Bauelemente umfassen u. a. integrierte Schaltkreise oder diskrete Bauteile, die auf Halbleiter-Wafern durch Abscheidung von ein oder mehr Arten von dünnen Materialfolien über den Halbleiter-Wafern und Musterung der dünnen Materialfolien zur Bildung von integrierten Schaltkreisen gebildet werden.
  • Leadframe-Gehäuse sind eine Art von Gehäuse und werden zur Verpackung von Halbleiter-Bauelementen verwendet. Die Halbleiter-Bauelemente sind in der Regel in einem Keramik- oder Kunststoffkörper verpackt, um die Halbleiter-Bauelemente vor physikalischer Beschädigung oder Korrosion zu schützen. Das Gehäuse unterstützt auch die elektrischen Kontakte, die zur Verbindung eines Halbleiter-Bauelements, auch Die oder Chip genannt, mit anderen Bauteilen außerhalb des Gehäuses notwendig sind. Es gibt viele verschiedene Arten von Gehäusen je nach Art des Halbleiter-Bauelements und dem beabsichtigten Verwendungszweck des verpackten Halbleiter-Bauelements. Typische Gehäusemerkmale, wie etwa Abmessungen des Gehäuses, Pin-Anzahl usw. können unter anderem offenen Normen des Joint Electron Devices Engineering Council (JEDEC) entsprechen. Das Gehäuse kann auch als Halbleiter-Bauelement-Anordnung oder einfach als Anordnung bezeichnet werden.
  • Die Druckschrift US 2010/0244 213 A1 betrifft eine Halbleitervorrichtung ein Verfahren zu deren Herstellung. Die Druckschrift US 6 521 982 B1 betrifft ein Verfahren und eine Vorrichtung zum Verpacken von Hochleistungs-IC Schaltkreisen. Die Druckschrift US 2006/0043 618 A1 betrifft eine Halbleitervorrichtung, bei der eine Source-Elektrode um die Gate-Elektrode herum angeordnet ist. Die Druckschrift US 2006/0038 265 A1 betrifft einen Mehrpfad-Verbinder für eine Anordnung mit integrierter Schaltung. Die Druckschrift WO 98/21 751 A2 betrifft ein Verfahren zum Optimieren der Leistungsverbindung zwischen Halbleiterchip und Leiterrahmen bei einem Halbleiter-Leistungsschalter. Die Druckschrift US 6 144 093 A betrifft ein Package, bei dem ein MOSFET-Halbleiter zusammen mit einer Schottky-Diode in einem Gehäuse untergebracht sind. Die Druckschrift US 8 426 963 B2 betrifft eine Leistungshalbleiter Packagestruktur, bei der eine leitfähige Schicht einen Leistungschip umgibt.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Gemäß einer Ausführungsform der vorliegenden Erfindung umfasst ein Halbleiter-Bauelement einen über einem Leadframe angeordneten, als diskreten Leistungstransistor ausgeführten Halbleiterchip, worin eine Hauptfläche des Halbleiterchips ein Kontaktpad, ein Kontroll-Kontaktpad und ein Mess-Kontaktpad (33) aufweist, worin das Kontaktpad einen ersten Abschnitt entlang einer ersten Seite des Kontroll-Kontaktpads und einen zweiten Abschnitt entlang einer gegenüberliegenden zweiten Seite des Kontroll-Kontaktpads aufweist, wobei das Leadframe eine Vielzahl von Leitungen aufweist mit einer ersten, zweiten, dritten und vierten Leitung, sowie eine Die-Befestigung mit einer Vielzahl von fünften Leitungen, auf der der Halbleiterchip angeordnet ist; eine über dem Halbleiterchip angeordnete Klemme, worin die Klemme den ersten Abschnitt und den zweiten Abschnitt elektrisch mit der ersten Leitung des Leadframe verbindet, wobei die Klemme zusammen mit dem Kontaktpad das Kontroll-Kontaktpad und das Mess-Kontaktpad umgibt, wobei die Klemme ferner das Kontaktpad mit der ersten Leitung sowie der zweiten, dritten und vierten Leitung verbindet, welche auf einer ersten Seite des Leadframe angeordnet sind; eine erste Drahtbondverbindung, die das Kontroll-Kontaktpad elektrisch mit einer sechsten Leitung des Leadframe verbindet; und eine zweite Drahtbondverbindung, die das Mess-Kontaktpad elektrisch mit einer siebten Leitung des Leadframe verbindet, wobei die sechste Leitung auf einer zweiten Seite des Leadframe und die siebte Leitung auf einer dritten Seite des Leadframe angebracht sind, wobei die zweite Seite und die dritte Seite gegenüberliegende Seiten des Leadframe sind, und wobei deren Anschlussbereiche für die erste und zweite Drahtbondverbindung zwischen der Die-Befestigung und den ersten, zweiten, dritten und vierten Leitungen angeordnet sind, um eine Länge der Drahtbondverbindungen zu minimieren.
  • Gemäß einer alternativen Ausführungsform der vorliegenden Erfindung umfasst ein Verfahren zur Bildung eines Halbleiter-Bauelement-Gehäuses das Folgende: Anordnen eines als diskreten Leistungstransistor ausgeführten Halbleiterchips über einem Leadframe, wobei der Halbleiterchip ein Kontaktpad, ein Kontroll-Kontaktpad und ein Mess-Kontaktpad aufweist, das Kontaktpad einen ersten Abschnitt entlang einer ersten Seite des Kontroll-Kontaktpads und einen zweiten Abschnitt entlang einer gegenüberliegenden zweiten Seite des Kontroll-Kontaktpads aufweist, wobei das Leadframe eine Vielzahl von Leitungen aufweist mit einer ersten, zweiten, dritten und vierten Leitung, sowie eine Die-Befestigung mit einer Vielzahl von fünften Leitungen, auf der der Halbleiterchip angeordnet ist; Befestigen einer Klemme über dem Halbleiterchip, wobei die Klemme den ersten Abschnitt und den zweiten Abschnitt elektrisch mit einer ersten Leitung des Leadframe verbindet, wobei die Klemme zusammen mit dem Kontaktpad das Kontroll-Kontaktpad und das Mess-Kontaktpad umgibt, wobei die Klemme ferner das Kontaktpad mit der ersten Leitung sowie der zweiten, dritten und vierten Leitung verbindet, welche auf einer ersten Seite des Leadframe angeordnet sind; elektrisches Verbinden des Kontroll-Kontaktpads mit einer sechsten Leitung des Leadframe über eine erste Drahtbondverbindung; und elektrisches Verbinden des Mess-Kontaktpads mit einer siebten Leitung des Leadframe über eine zweite Drahtbondverbindung, wobei die sechste Leitung auf einer zweiten Seite des Leadframe und die siebte Leitung auf einer dritten Seite des Leadframe angebracht sind, wobei die zweite Seite und die dritte Seite gegenüberliegende Seiten des Leadframe sind, und wobei deren Anschlussbereiche für die erste und zweite Drahtbondverbindung zwischen der Die-Befestigung und den ersten, zweiten, dritten und vierten Leitungen angeordnet sind, um eine Länge der Drahtbondverbindungen zu minimieren.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Zum besseren Verständnis der vorliegenden Erfindung und ihrer Vorteile wird nun auf die folgenden Beschreibungen in Verbindung mit den beiliegenden Zeichnungen Bezug genommen. In den Zeichnungen zeigen:
  • 1, zu der 1A–1C gehören, ein Halbleiter-Bauelement-Gehäuse, worin 1A eine Draufsicht, 1C eine Querschnittsansicht und 1B eine teilweise Draufsicht zeigen;
  • 2 eine Draufsicht auf ein alternatives Halbleiter-Bauelement-Gehäuse;
  • 3 eine Draufsicht auf ein Halbleiter-Bauelement-Gehäuses nach einer Ausführungsform der vorliegenden Erfindung;
  • 4 eine Klemme und einen Halbleiterchip eines alternativen Halbleiter-Bauelement-Gehäuses;
  • 5, zur der 5A und 5B gehören, ein alternatives Halbleiter-Bauelement-Gehäuse mit einer über einer Vielzahl von Halbleiterchips angeordneten Klemme; und
  • 6–13 ein Halbleiter-Bauelement während verschiedener Herstellungsstadien gemäß einem Verfahren nach einer Ausführungsform der Erfindung.
  • Entsprechende Ziffern und Symbole in den verschiedenen Abbildungen betreffen im Allgemeinen entsprechende Teile, soweit nichts anderes angegeben ist. Die Abbildungen sind so gezeichnet, dass sie die relevanten Aspekte der Ausführungsformen deutlich veranschaulichen und sind nicht notwendigerweise maßstabsgerecht.
  • DETAILLIERTE BESCHREIBUNG DER VERANSCHAULICHENDEN AUSFÜHRUNGSFORMEN
  • Die Herstellung und Verwendung verschiedener Ausführungsformen werden unten ausführlich erörtert. Es ist jedoch zu verstehen, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer großen Vielzahl von Kontexten verkörpert werden können. Die besprochenen Ausführungsformen dienen lediglich der Veranschaulichung einiger Wege zur Herstellung und Verwendung der Erfindung und schränken den Umfang der Erfindung nicht ein.
  • Leistungs-Halbleiter-Bauelemente sind eine Art von Halbleiter-Bauelementen, die in zahlreichen Anwendungen zum Einsatz kommen. Leistungs-Halbleiter-Bauelemente unterstützten hohe Ströme und können große Wärmemengen erzeugen. Parasitäre Widerstände von herkömmlichen Drahtbondverbindungen können die Leistung von Leistungsgeräten beeinträchtigen. Jedoch müssen die Kosten des Gehäuses genau kontrolliert werden. Deshalb müssen Verbesserungen des Gehäuses den parasitären Widerstand minimieren und die Wärmeleitung verbessern, ohne die Kosten zu erhöhen.
  • Ein Halbleiter-Bauelement-Gehäuse, dessen strukturelle Merkmale bei der Ausführungsform der vorliegenden Erfindung gemäß 3 verwendet werden, wird mit Bezug auf 1 beschrieben. Weitere strukturelle Merkmale der vorliegenden Erfindung werden mit Bezug auf 2–5 beschrieben. Verfahren zur Herstellung des Halbleiter-Bauelement-Gehäuses werden mit Bezug auf 6–13 beschrieben.
  • 1, zu der 1A–1C gehören, zeigt ein Halbleiter-Bauelement-Gehäuse, worin 1A eine Draufsicht, 1C eine Querschnittsansicht und 1B eine teilweise Draufsicht zeigen.
  • Bezugnehmend auf 1A weist das Halbleiter-Bauelement-Gehäuse einen Halbleiterchip 50 auf, der über einem Leadframe 10 angeordnet ist. Der Leadframe 10 weist ein Die-Paddle 11 (Die-Befestigung) und eine Vielzahl von Leitungen 20 auf. Zur Veranschaulichung umfasst die Vielzahl von Leitungen 20 eine erste Leitung 21, eine zweite Leitung 22, eine dritte Leitung 23, eine vierte Leitung 24 und eine Vielzahl von fünften Leitungen 25.
  • Der Halbleiterchip 50 kann ein diskretes Halbleiter-Bauelement umfassen. Alternativ kann der Halbleiterchip 50 eine Vielzahl von Halbleiter-Bauelementen wie in einem integrierten Schaltkreis umfassen.
  • Der Halbleiterchip 50 kann ein Leistungsgerät mit zwei Anschlussklemmen sein, wie etwa eine PIN-Diode oder eine Schottky-Diode. Der Halbleiterchip 50 kann ein Bauteil mit drei Anschlussklemmen sein, wie etwa ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), ein Sperrschicht-Feldeffekttransistor (JFET), ein Bipolartransistor (BJT), ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder ein Thyristor.
  • Eine Klemme 70 ist über dem Halbleiterchip 50 angeordnet und verbindet zumindest ein Kontaktpad der Halbleiterchips 50 mit zumindest einer der Vielzahl von Leitungen 20. Der Halbleiterchip 50 weist ein erstes Kontaktpad 31 und ein zweites Kontaktpad 32 auf der Oberseite des Halbleiterchips 50 auf. Wenn der Halbleiterchip 50 einen Transistor umfasst, ist das erste Kontaktpad 31 mit einer Quelle/Emitterregion des Transistors verbunden. Dadurch unterstützt das erste Kontaktpad 31 viel größere Ströme als das zweite Kontaktpad 32, das mit einer Kontrollregion des Halbleiterchips 50 verbunden sein kann. Der Halbleiterchip 50 kann einen diskreten vertikalen Transistor mit der Quelle/Emitterregion in einer Seite und einer Drain/Kollektorregion auf einer gegenüberliegenden Seite umfassen. Die fünfte Leitung 25 kann mit einer Drain/Kollektorregion des diskreten vertikalen Transistors über das Die-Paddle 11 verbunden sein.
  • 1B zeigt eine teilweise Draufsicht der Klemme 70 und des Halbleiterchips 50. Das erste Kontaktpad 31 umgibt das zweite Kontaktpad 32 wie in 1B gezeigt. Die Klemme 70, die mit dem ersten Kontaktpad 31 in Berührung steht, umgibt auch das zweite Kontaktpad 32. Die Klemme 70 kann eine symmetrische Gestalt um das zweite Kontaktpad 32 aufweisen. Beispielsweise ist die Klemme 70 um eine Spiegelachse MM' symmetrisch. Die Spiegelachse MM' ist entlang einer Richtung parallel zu der Vielzahl von Leitungen 20 orientiert.
  • Die erste Leitung 21 und die vierte Leitung 24 sind mit dem ersten Kontaktpad 31 über die Klemme 70 verbunden, während die zweite Leitung 22 und die dritte Leitung 23 mit dem zweiten Kontaktpad 32 über eine erste Drahtbondverbindung 71 verbunden sind (siehe auch 1A). Somit sind die zweite Leitung 22 und die dritte Leitung 23 zwischen der ersten Leitung 21 und der vierten Leitung 24 angeordnet. Folglich weist die Klemme 70 eine symmetrische Gestalt auf, die gleichmäßig die vom Halbleiterchip 50 im Betrieb erzeugte Wärme entfernt. Leistungs-Halbleiter-Bauelemente können einen Energieverlust von bis zu 10 W durch das Bauelement im Betrieb aufweisen, der als Wärme freigesetzt werden kann. Hohe Temperaturen, die in den Halbleiterchips 50 erzeugt werden, können zu einer Verschlechterung der Leistung und sogar zu permanentem Versagen führen. Deshalb ist die effiziente Ableitung dieser erzeugten Wärme für die Funktion solcher Leistungsgeräte äußerst kritisch.
  • Die am Halbleiterchip 50 erzeugte Wärme kann vorteilhaft aufgrund des symmetrischen Charakters der Klemme 70 gleichmäßig abgeleitet werden. Demgegenüber entfernt eine asymmetrisch geformte Klemme 70 die Wärme asymmetrisch, was zu lokalem Hitzestau in bestimmten Regionen des Halbleiterchips 50 führen kann. Solche Hitzestaustellen (Hot Spots) können aus mehreren Gründen zur Schwächung des Bauelements und zu Versagen führen. Beispielsweise können Hitzestaustellen Regionen mit hoher Belastung erzeugen, die zur Delamination der umliegenden Schichten führen kann. Somit werden Hitzestaustellen im Halbleiterchip 50 vermieden, indem sie gleichmäßig die Wärme entfernen.
  • Die Klemme 70 kann zumindest 70% der Oberfläche der Hauptfläche des Halbleiterchips 50 überdecken oder überlappen. Die Klemme 70 kann alternativ 70% bis ca. 100% der Oberfläche der Hauptfläche des Halbleiterchips 50 überdecken oder überlappen. Die Klemme 70 kann alternativ 80% bis 90% der Oberfläche der Hauptfläche des Halbleiterchips 50 überdecken oder überlappen.
  • Wie gezeigt sind die zweite Leitung 22 und die dritte Leitung 23 über eine erste Drahtbondverbindung 71 mit dem zweiten Kontaktpad 32 verbunden. Die zweite Leitung 22 und die dritte Leitung 23 können über separate Drahtbondverbindungen mit dem zweiten Kontaktpad 32 verbunden sein.
  • 1C zeigt eine Querschnittsansicht des Halbleiter-Bauelement-Gehäuses entlang Linie 1C aus 1A.
  • Wie mit Bezug auf 1A beschrieben, ist der Halbleiterchip 50 über dem Die-Paddle 11 des Leadframe 10 angeordnet. Die Klemme 70 ist über dem Halbleiterchip 50 angeordnet und ist mit der Vielzahl von Leitungen 20 des Leadframe 10 verbunden. Die Klemme 70 kann mindestens 10 Mal dicker als der Halbleiterchip 50 sein, um die Wärmeableitung vom Halbleiterchip 50 zu verstärken. Die Klemme 70 kann alternativ ca. zehn Mal bis ca. 100 Mal dicker als der Halbleiterchip 50 sein. Die Klemme 70 kann ca. 20 Mal bis ca. 50 Mal dicker als der Halbleiterchip 50 sein. Die Klemme 70 kann eine Dicke von ca. 0,1 mm bis ca. 2 mm aufweisen und alternative eine Dicke von ca. 0,5 mm aufweisen. Außer der effizienten Entfernung von Wärme minimiert eine dickere Klemme 50 auch den parasitären Widerstand durch die Klemme 50. Wie in 1C gezeigt, kann vorteilhaft ein zusätzlicher Kühlkörper 150 über der Klemme 70 befestigt werden.
  • Das Halbleiter-Bauelement-Gehäuse kann jede geeignete Art von Gehäuse sein, wie beispielsweise SOIC (Small Outline Integrated Circuit) Gehäuse, PSOP (Plastic (dual) Small Outline Package) Gehäuse, TSOP (Thin Small Outline Package) Gehäuse, SSOP (Shrink Small Outline Package) Gehäuse, TSSOP (Thin-Shrink Small Outline Package), DFN (Dual Flat No-Lead) Gehäuse, QFP (Quad Flat Package) Gehäuse, QFN (Quad Flat No-Lead) Gehäuse zur Oberflächenmontage, einschließlich Power-QFN-Gehäuse.
  • 2 zeigt eine Draufsicht auf ein alternatives Halbleiter-Bauelement-Gehäuse.
  • Dieses Halbleiter-Bauelement-Gehäuse kann die oben mit Bezug auf 1 beschriebenen Merkmale aufweisen. Ferner kann dieses Halbleiter-Bauelement-Gehäuse auch ein drittes Kontaktpad 33 aufweisen (z. B. ein Messpad zum Messen des Stroms in der Quelle/Emitterregion), das über eine zweite Drahtbondverbindung 72 mit der zweiten Leitung 22 verbunden ist. Das dritte Kontaktpad 33 kann zum Messen der Quellenspannung verwendet werden, die zur Anpassung der Kontrollspannung verwendet werden kann. Da das dritte Kontaktpad 33 für Messvorgänge verwendet wird, ist der durch die zweite Drahtbondverbindung 72 fließende Strom wiederum nicht signifikant und die zweite Drahtbondverbindung 72 führt daher keinen bedeutenden Widerstand ein.
  • Im Gegensatz zu dem vorherigen Halbleiter-Bauelement-Gehäuse, in dem die zweite Leitung 22 mit dem zweiten Kontaktpad 32 verbunden war, das mit einer Gateregion verbunden war, ist in diesem Halbleiter-Bauelement-Gehäuse die zweite Leitung 22 mit dem dritten Kontaktpad 33 verbunden. In alternativen Halbleiter-Bauelement-Gehäusen können separate Leitungen der Vielzahl von Leitungen 20 für den Kontakt mit dem dritten Kontaktpad 33 (Messpad) verwendet werden.
  • 3 zeigt eine Draufsicht des Halbleiter-Bauelement-Gehäuses nach einer Ausführungsform der vorliegenden Erfindung.
  • Ähnlich wie das Halbleiter-Bauelement-Gehäuse in 2 zeigt diese Ausführungsform auch ein drittes Kontaktpad 33 (ein Messpad). In dieser Ausführungsform weist die Vielzahl von Leitungen 20 eine erste Leitung 21, eine zweite Leitung 22, eine dritte Leitung 23, eine vierte Leitung 24, eine Vielzahl von fünften Leitungen 25, eine sechste Leitung 26 und eine siebte Leitung 27 auf. Die Klemme 70 verbindet das erste Kontaktpad 31 mit der ersten Leitung 21, der zweiten Leitung 22, der dritten Leitung 23 und der vierten Leitung 24. Obgleich vier Leitungen mit dem ersten Kontaktpad 31 verbunden sind, können in verschiedenen Ausführungsformen mehr Leitungen verwendet werden.
  • In dieser Ausführungsform sind die erste Leitung 21, die zweite Leitung 22, die dritte Leitung 23 und die vierte Leitung 24 auf einer Seite des Leadframe 10 angeordnet. Die sechste Leitung 26 ist mit dem zweiten Kontaktpad 32 über eine erste Drahtbondverbindung 71 verbunden (z. B. ist sie dadurch mit einer Kontrollregion verbunden), während die siebte Leitung 27 mit dem dritten Kontaktpad 33 über eine zweite Drahtbondverbindung 72 verbunden ist (z. B. ist sie dadurch mit einer Messregion verbunden). Diese Ausführungsform trägt zur Minimierung der Länge der Drahtbondverbindungen bei, weil die sechste Leitung 26 und die siebte Leitung 27 näher an der Die-Befestigung 11 angeordnet werden können.
  • 4 zeigt eine Klemme und einen Halbleiterchip eines alternativen Halbleiter-Bauelement-Gehäuses.
  • In dieser Ausführungsform ist die Quelle/Emitterregion zwischen den Kontrollregionen angeordnet. Folglich ist das erste Kontaktpad 31 zwischen benachbarten zweiten Kontaktpads 32 angeordnet. Die Klemme 70 kann über dem Halbleiterchip 50 mit einer symmetrischen Gestalt wie oben beschrieben geformt werden.
  • 5, zur der 5A und 5B gehören, zeigt ein Halbleiter-Bauelement-Gehäuse mit einer über einer Vielzahl von Halbleiterchips angeordneten Klemme.
  • Im Gegensatz zu den vorherigen Halbleiter-Bauelement-Gehäusen kann in einigen Halbleiter-Bauelement-Gehäusen wie hierin beschrieben eine Vielzahl von Halbleiterchips 50 über der Die-Befestigung 11 eines Leadframe 10 angeordnet werden. In einem Halbleiter-Bauelement-Gehäuse kann die Vielzahl von Halbleiterchips 50 beispielsweise parallel verbunden sein. Folglich kann eine gemeinsame Klemme 70 über der Vielzahl von Halbleiterchips 50 geformt und mit einer Vielzahl von Leitungen 20 verbunden werden. Die Klemme 70 kann mit den Quelle/Emitterregionen der Vielzahl von Halbleiterchips 50 verbunden werden, während die Drain/Kollektorregionen der Vielzahl von Halbleiterchips 50 mit der Vielzahl von Leitungen 20 durch die Die-Befestigung 11 des Leadframe wie in den vorherigen Halbleiter-Bauelement-Gehäusen beschrieben verbunden sein kann. Verschiedene Halbleiter-Bauelement-Gehäuse weisen mehr als zwei Halbleiterchips auf, obwohl in 5A nur zwei Halbleiterchips gezeigt sind.
  • Wie in 5B gezeigt können in alternativen Halbleiter-Bauelement-Gehäusen ferner zusätzliche funktionale Kreisläufe, wie etwa ein Funktions-Chip 51, der ein logischer, analoger, Speicher- oder Mischsignal-Chip sein kann, über dem Die-Paddle 11 angeordnet werden. Der Funktions-Chip 51 kann mit der Vielzahl von Leitungen 20 des Leadframe 10 über geeignete Verbindungen, die beispielsweise Drahtbondverbindungen sein können, verbunden sein.
  • 6–13 zeigen ein Halbleiter-Bauelement während verschiedener Herstellungsstadien nach einem Verfahren zur Herstellung des Halbleiter-Bauelement-Gehäuses gemäß der Ausführungsform nach 3.
  • 6 zeigt einen Leadframe 10, der in dem Gehäuse des Halbleiter-Bauelements nach Ausführungsformen der Erfindung verwendet wird. Der Leadframe 10 kann jede Art von geeigneter Konstruktion umfassen, beispielsweise eine Anordnung der Vielzahl von Leitungen 20 um das Die-Paddle 11.
  • In verschiedenen Ausführungsformen kann der Leadframe 10 jede Art von Gehäuse sein. In einer oder mehreren Ausführungsformen kann der Leadframe 10 ein Small Outline (SO) Gehäuse, wie etwa SuperSO, Power SO-8 Gehäuse, Transistor-Outline-Gehäuse wie etwa TO220 sowie andere Arten von Leadframes sein, die je nach Gehäuseart ausgewählt werden.
  • Bezugnehmend auf 7 ist eine Vielzahl von Lotkugeln 40 über dem Leadframe 10 angeordnet. In alternativen Ausführungsformen kann eine Klebeschicht über dem Leadframe 10 aufgebracht werden. In einer oder mehreren Ausführungsformen kann eine Leitpaste über dem Leadframe 10 aufgebracht werden. In einer anderen Ausführungsform kann die Klebeschicht eine Nanoleitpaste umfassen.
  • Wie anschließend in 8 gezeigt ist, wird ein Halbleiterchip 50 über die Vielzahl von Lotkugeln 40 gelegt. In verschiedenen Ausführungsformen kann der Halbleiterchip 50 ein Leistungs-Halbleiter-Bauelement umfassen, das in einer Ausführungsform ein diskretes Bauelement sein kann. In einer Ausführungsform ist der Halbleiterchip 50 ein Bauelement mit zwei Anschlussklemmen, wie etwa eine PIN-Diode oder eine Schottky-Diode. In einer oder mehreren Ausführungsformen ist der Halbleiterchip 50 ein Bauteil mit drei Anschlussklemmen, wie etwa ein Metall-Isolator-Halbleiter-Feldeffekttransistor (MISFET), ein Sperrschicht-Feldeffekttransistor (JFET), ein Bipolartransistor (BJT), ein Bipolartransistor mit isolierter Gate-Elektrode (IGBT) oder ein Thyristor.
  • Der Halbleiterchip 50 kann durch herkömmliche Bearbeitung geformt werden, beispielsweise in einem Wafer, der zur Bildung der Vielzahl von Halbleiterchips 50 in Würfel geschnitten wird. Wie oben beschrieben kann der Halbleiterchip 50 auf einem Siliziumsubstrat, wie etwa ein Bulk-Silizium-Substrat oder ein Silizium-auf-Isolator (SOI) Substrat, geformt werden. Alternativ kann der Halbleiterchip 50 ein Bauelement sein, das auf Siliziumcarbid (SiC) geformt ist. Ausführungsformen der Erfindung können auch auf Verbindungshalbleitersubstraten geformte Bauelemente und Bauelemente auf hetero-epitaxialen Substraten aufweisen. In einer Ausführungsform ist der Halbleiterchip 50 ein Bauelement, das zumindest teilweise auf Galliumnitrid (GaN) geformt ist, wobei es sich um ein GaN auf Saphir oder Silizium-Substrat handeln kann.
  • Bezugnehmend auf 9 sind eine Chip-Klebeschicht 60 und eine Leitungs-Klebeschicht 65 geformt. Die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 können in einem gemeinsamen Verfahren geformt werden und in verschiedenen Ausführungsformen ein Lötmaterial umfassen. In alternativen Ausführungsformen können die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 andere Klebematerialien, wie Leitpasten und andere umfassen.
  • In verschiedenen Ausführungsformen umfassen die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 ein Lötmaterial wie etwa ein Blei-Zinn-Material. In verschiedenen Ausführungsformen können die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 jedes geeignete leitfähige Klebematerial umfassen, einschließlich Metalle oder Metalllegierungen wie Aluminium, Titan, Gold, Silber, Kupfer, Palladium, Platin, Nickel, Chrom, Nickel-Vanadium und Kombinationen davon.
  • Die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 können in verschiedenen Ausführungsformen mit einem Abscheidungsverfahren wie etwa Dampfabscheidung, stromlose Plattierung und Galvanisierung gebildet werden. Die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 können eine einzelne Schicht sein oder mehrere Schichten mit unterschiedlichen Zusammensetzungen umfassen. In einer Ausführungsform können die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 beispielsweise eine Bleischicht (Pb) gefolgt von einer Zinnschicht (Sn) umfassen. In einer anderen Ausführungsform kann SnAg als Lötmaterial abgeschieden werden. Weitere Beispiele sind SnPbAg, SnPb, PbAg, PbIn und bleifreie Materialien, wie etwa SnBi, SnAgCu, SnTn und SiZn. In verschiedenen Ausführungsformen können andere geeignete Materialien abgeschieden werden.
  • Eine Klemme 70 ist wie in 10 gezeigt über der Chip-Klebeschicht 60 und der Leitungs-Klebeschicht 65 angeordnet. Die Klemme 70 kann eine symmetrische Gestalt aufweisen, wie in den verschiedenen Ausführungsformen der vorliegenden Erfindung beschrieben. In verschiedenen Ausführungsformen umfasst die Klemme 70 Kupfer. In alternativen Ausführungsformen umfasst die Klemme 70 Aluminium. In einer oder mehreren Ausführungsformen umfasst die Klemme ein leitfähiges Material, wie beispielsweise Silber, Nickel, Platin, Gold, Graphen und andere. In verschiedenen Ausführungsformen kann die Klemme 70 eine Dicke von ca. 0,1 mm bis ca. 2 mm aufweisen.
  • Bezugnehmend auf 11 werden die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 einem Verbindungsverfahren unterzogen.
  • In verschiedenen Ausführungsformen kann das Bondingverfahren das Klebematerial aushärten. In verschiedenen Ausführungsformen kann das Bondingverfahren durch Thermosonic-Bonden, Ultraschall-Bonden oder Thermokompressions-Bonden gebildet werden. Thermosonic-Bonden kann Temperatur, Ultraschall und niedrige Aufprallkraft verwenden. Ultraschall-Bonden kann Ultraschall und niedrige Aufprallkraft verwenden. Thermokompressions-Bonden kann Temperatur und hohe Aufprallkraft verwenden.
  • In einem Fall kann beispielsweise Thermosonic-Bonden mit der Kupfer umfassenden Klemme 70 verwendet werden. Bonding-Temperatur, Ultraschallenergie und Bondingkraft und -zeit müssen zur Bildung einer zuverlässigen Verbindung des Halbleiterchips 50 und des Leadframe 10 genau kontrolliert werden.
  • In verschiedenen Ausführungsformen kann das Bondingverfahren in einem thermischen Verfahren durchgeführt werden. In einer oder mehreren Ausführungsformen kann das thermische Verfahren ein globales thermisches Verfahren sein, in dem der Leadframe 10, der Halbleiterchip 50 und die Klemme 70 in ein Glühwerkzeug gelegt werden. In einer alternativen Ausführungsform kann das thermische Verfahren ein lokales thermisches Verfahren sein, bei dem lokalisierte Erwärmung zur Erwärmung der Chip-Klebeschicht 60 und der Leitungs-Klebeschicht 65 verwendet wird. Ein lokales thermisches Verfahren kann durch Verwendung einer gerichteten Wärmequelle oder einer gerichteten (elektromagnetischen) Strahlenquelle durchgeführt werden.
  • In einer Ausführungsform kann eine Wärmebehandlung zur Bildung von Lotkugeln wie in 11 gezeigt durchgeführt werden. Wenn die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 ein Lötmaterial umfassen, wird das Lötmaterial durch die Wärmebehandlung wieder aufgeschmolzen. In der Ausführungsform, in der die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 eine Pb/Sb-Schicht umfassen, können nach dem Aufschmelzen beispielsweise Legierungen mit hohem Bleigehalt einschließlich 95 Pb/5 Sn (95/5) oder 90 Pb/10 Sn (95/10) mit Schmelztemperaturen über 300°C geformt werden. Solche hochschmelzenden Pb/Sn-Legierungen sind zuverlässige Metallurgien, die gegen Materialermüdung beständig sind. In einer anderen Ausführungsform kann eutektisches 63 Pb/37 Sn (63/37) mit Schmelztemperatur von 183°C geformt werden. Analog können in einigen Ausführungsformen eine bleifreie Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 mit einer Zusammensetzung von 97,5 Sn/2,6 Ag (97,5/2,5) geformt werden.
  • In einer oder mehreren Ausführungsformen wird die Verbindung der Chip-Klebeschicht 60 und der Leitungs-Klebeschicht 65 bei einer Temperatur zwischen ca. 100°C und ca. 300°C durchgeführt. In einer oder mehreren Ausführungsformen werden die Chip-Lötschicht 60 und die Leitungs-Lötschicht 65 auf unter 350°C erwärmt. In einer oder mehreren Ausführungsformen kann die Bonding-Temperatur ca. 125°C bis ca. 200°C betragen, wenn die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 ein Polymer umfassen. Wenn die Chip-Klebeschicht 60 und die Leitungs-Klebeschicht 65 ein Lötmaterial umfassen, kann die Bonding-Temperatur alternativ in einer oder mehreren Ausführungsformen ca. 250°C bis ca. 350°C betragen.
  • Nach der Wärmebehandlung wird somit die Klemme 70 unter Verwendung der Chip-Klebeschicht 60 und der Leitungs-Klebeschicht 65 elektrisch mit dem Halbleiterchip 50 verbunden und physikalisch daran befestigt.
  • Bezugnehmend auf 12 wird ein Drahtbonding-Verfahren zur Verbindung der restlichen Kontaktpads mit der Vielzahl von Leitungen 20 des Leadframe 10 durchgeführt. Das Drahtbonding-Verfahren kann in einigen Ausführungsformen nach Befestigung der Klemme 70 durchgeführt werden, weil die Befestigung der Klemme 70 ein Verfahren mit einer größeren Wärmebilanz erfordern kann. Das Drahtbonding-Verfahren kann zur Verbindung der Kontrollpads und/oder Messpads des Transistors mit der Vielzahl von Leitungen 20 verwendet werden. Der durch die Kontroll- und/oder Messpads des Transistors fließende Strom kann viel geringer sein als der durch die Source-Padsfließende Strom. Folglich können die Kontroll- und/oder Messpads in verschiedenen Ausführungsformen mit Drahtbondverbindungen verbunden werden.
  • In einer oder mehr Ausführungsformen können die Drahtbondverbindungen (z. B. die erste Drahtbondverbindung 71) Kupfer-Aluminium- und/oder Golddrähte umfassen. Die Dicke dieser Aluminiumdrähte kann in einigen Ausführungsformen ca. 10 μm bis ca. 1000 μm betragen. In einer weiteren Ausführungsform können die Drahtbondverbindungen 330 Gold umfassen. Die Dicke dieser Golddrähte kann ca. 10 μm bis ca. 100 μm betragen.
  • In einer oder mehreren Ausführungsformen kann für das Drahtbonden eine Hochgeschwindigkeitsausrüstung verwendet werden, um die Zeit zur Bildung der Drahtbondverbindungen zu minimieren. Bilderkennungssysteme können in einigen Ausführungsformen zur Orientierung des Halbleiterchips 50 während des Drahtbonding-Verfahrens verwendet werden.
  • In verschiedenen Ausführungsformen kann zur Befestigung der Drahtbondverbindungen Ball-Bonden oder Wedge-Bonden verwendet werden. In verschiedenen Ausführungsformen können die Drahtbondverbindungen durch Thermosonic-Bonden, Ultraschall-Bonden oder Thermokompressions-Bonden gebildet werden. Zwei Drahtbondverbindungen werden für jede Verbindung geformt, eine an den Kontaktpads (z. B. Kontroll-Kontaktpad 32 aus 1A) des Halbleiterchips 50 und eine andere an einer Leitung der Vielzahl von Leitungen 20 des Leadframe 10. Bonding-Temperatur, Ultraschallenergie und Bondingkraft und -zeit müssen zur Bildung einer zuverlässigen Verbindung des Halbleiterchips 50 und des Leadframe 10 wiederum genau kontrolliert werden.
  • Bezugnehmend auf 13 ist ein Einkapselungsmittel 80 um den Leadframe 10, den Halbleiterchip 50 und die Klemme 70 geformt, das die diversen freiliegenden Flächen abdichtet. In einer oder mehreren Ausführungsformen kann das Einkapselungsmittel 80 in einem Formpressverfahren aufgebracht werden.
  • Beim Formpressen kann das Einkapselungsmittel 80 in einen Formhohlraum gelegt werden und der Formhohlraum wird dann geschlossen, um das Einkapselungsmittel 80 zusammenzudrücken.
  • Formpressen kann verwendet werden, wenn ein einzelnes Muster geformt wird. In einer alternativen Ausführungsform kann das Einkapselungsmittel 80 mit einem Spritzpressverfahren aufgebracht werden, wenn eine Vielzahl von Gehäusen zusammen geformt wird. In anderen Ausführungsformen kann das Einkapselungsmittel 80 durch Spritzgießen, Granulatformung, Pulvergießen oder Nasspressen aufgebracht werden. Alternativ kann das Einkapselungsmittel 80 in einem Druckverfahren wie Schablonendruck oder Siebdruck aufgebracht werden. Ein Aushärtungsverfahren kann zur Bildung eines Leitungsgehäuses durchgeführt werden.
  • In verschiedenen Ausführungsformen umfasst das Einkapselungsmittel 80 ein dielektrisches Material und kann in einer Ausführungsform ein Formmittel umfassen. In anderen Ausführungsformen kann das Einkapselungsmittel 80 ein oder mehr von Polymer, Copolymer, Biopolymer, faserimprägniertes Polymer (z. B. Kohlenstoff- oder Glasfasern in einem Harz), teilchengefülltem Polymer und anderen organischen Materialien umfassen. In einer oder mehreren Ausführungsformen umfasst das Einkapselungsmittel 80 ein Dichtungsmittel, das nicht mit einem Formmittel geformt wurde, und Materialien wie Epoxidharze und/oder Silikone. In verschiedenen Ausführungsformen kann das Einkapselungsmittel 80 aus jedem geeigneten duroplastischen, thermoplastischen, thermisch härtbarem Material oder einem Laminat bestehen. Das Material des Einkapselungsmittels 80 kann in einigen Ausführungsformen Füllmaterialien aufweisen. In einer Ausführungsform kann das Einkapselungsmittel 80 ein Epoxidmaterial und ein Füllmaterial, das kleine Teilchen von Glas umfasst, oder andere elektrisch isolierende mineralische Füllstoffe wie Aluminiumoxid oder organische Füllstoffe umfassen. Das Einkapselungsmittel 80 kann ausgehärtet werden, d. h. es kann zum Härten einem Wärmeverfahren unterworfen werden, so dass eine hermetische Dichtung entsteht, die den Halbleiterchip 50 schützt. Das Aushärtungsverfahren härtet das Einkapselungsmittel 80 und bildet so ein einzelnes Substrat, das den Halbleiterchip 50 hält.

Claims (13)

  1. Halbleiter-Bauelement, umfassend: einen über einem Leadframe (10) angeordneten, als diskreten Leistungstransistor ausgeführten Halbleiterchip (50), worin eine Hauptfläche des Halbleiterchips ein Kontaktpad (31), ein Kontroll-Kontaktpad (32) und ein Mess-Kontaktpad (33) aufweist, worin das Kontaktpad (31) einen ersten Abschnitt entlang einer ersten Seite des Kontroll-Kontaktpads (32) und einen zweiten Abschnitt entlang einer gegenüberliegenden zweiten Seite des Kontroll-Kontaktpads (32) aufweist, wobei das Leadframe (10) eine Vielzahl von Leitungen (20) aufweist mit einer ersten (21), zweiten (22), dritten (23) und vierten (24) Leitung, sowie eine Die-Befestigung (11) mit einer Vielzahl von fünften Leitungen (25), auf der der Halbleiterchip (50) angeordnet ist; eine über dem Halbleiterchip angeordnete Klemme (70), worin die Klemme (70) den ersten Abschnitt und den zweiten Abschnitt elektrisch mit der ersten Leitung (21) des Leadframe (10) verbindet, wobei die Klemme (70) zusammen mit dein Kontaktpad (31) das Kontroll-Kontaktpad (32) und das Mess-Kontaktpad (33) umgibt, wobei die Klemme (70) ferner das Kontaktpad (31) mit der ersten Leitung (21) sowie der zweiten (22), dritten (23) und vierten (24) Leitung verbindet, welche auf einer ersten Seite des Leadframe (10) angeordnet sind; eine erste Drahtbondverbindung (71), die das Kontroll-Kontaktpad (32) elektrisch mit einer sechsten Leitung (26) des Leadframe (10) verbindet; und eine zweite Drahtbondverbindung (72), die das Mess-Kontaktpad (33) elektrisch mit einer siebten Leitung (27) des Leadframe (10) verbindet, wobei die sechste (26) Leitung auf einer zweiten Seite des Leadframe (10) und die siebte Leitung (27) auf einer dritten Seite des Leadframe (10) angebracht sind, wobei die zweite Seite und die dritte Seite gegenüberliegende Seiten des Leadframe (10) sind, und wobei deren Anschlussbereiche (G, SS) für die erste (71) und zweite (72) Drahtbondverbindung zwischen der Die-Befestigung (11) und den ersten (21), zweiten (22), dritten (23) und vierten (24) Leitungen angeordnet sind, um eine Länge der Drahtbondverbindungen (71, 72) zu minimieren.
  2. Halbleiter-Bauelement nach Anspruch 1, worin die Klemme (70) symmetrisch bezüglich des Kontroll-Kontaktpads (32) angeordnet ist.
  3. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, worin die Klemme (70) Kupfer umfasst.
  4. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, worin die Klemme (70) die Hauptfläche des Halbleiterchips (50) um mindestens 70% überlappt.
  5. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, worin die Klemme (70) eine Dicke von mindestens 0,1 mm aufweist.
  6. Halbleiter-Bauelement nach einem der vorhergehenden Ansprüche, worin das Kontaktpad (31) elektrisch mit einer Quelle/Drainregion des diskreten Leistungstransistors verbunden ist und worin das Kontroll-Kontaktpad (32) elektrisch mit einer Kontrollregion des diskreten Leistungstransistors verbunden ist.
  7. Halbleiter-Bauelement nach Anspruch 6, worin der diskrete Leistungstransistor ein Transistor auf Siliziumbasis ist.
  8. Halbleiter-Bauelement nach Anspruch 6, worin der diskrete Leistungstransistor ein Transistor auf Galliumnitrid-Basis ist.
  9. Verfahren zur Herstellung eines Halbleiter-Bauelement-Gehäuses, worin das Verfahren Folgendes umfasst: Anordnen eines als diskreten Leistungstransistor ausgeführten Halbleiterchips (50) über einem Leadframe (10), wobei der Halbleiterchip (50) ein Kontaktpad (31), ein Kontroll-Kontaktpad (32) und ein Mess-Kontaktpad (33) aufweist, das Kontaktpad (31) einen ersten Abschnitt entlang einer ersten Seite des Kontroll-Kontaktpads (32) und einen zweiten Abschnitt entlang einer gegenüberliegenden zweiten Seite des Kontroll-Kontaktpads (32) aufweist, wobei das Leadframe (10) eine Vielzahl von Leitungen (20) aufweist mit einer ersten (21), zweiten (22), dritten (23) und vierten (24) Leitung, sowie eine Die-Befestigung (11) mit einer Vielzahl von fünften Leitungen (25), auf der der Halbleiterchip (50) angeordnet ist; Befestigen einer Klemme (70) über dem Halbleiterchip (50), wobei die Klemme (70) den ersten Abschnitt und den zweiten Abschnitt elektrisch mit einer ersten Leitung (21) des Leadframe (10) verbindet, wobei die Klemme (70) zusammen mit dem Kontaktpad (31) das Kontroll-Kontaktpad (32) und das Mess-Kontaktpad (33) umgibt, wobei die Klemme (70) ferner das Kontaktpad (31) mit der ersten Leitung (21) sowie der zweiten (22), dritten (23) und vierten (24) Leitung verbindet, welche auf einer ersten Seite des Leadframe (10) angeordnet sind; elektrisches Verbinden des Kontroll-Kontaktpads (32) mit einer sechsten Leitung (26) des Leadframe (10) über eine erste Drahtbondverbindung (71); und elektrisches Verbinden des Mess-Kontaktpads (33) mit einer siebten Leitung (27) des Leadframe (10) über eine zweite Drahtbondverbindung (72), wobei die sechste (26) Leitung auf einer zweiten Seite des Leadframe (10) und die siebte Leitung (27) auf einer dritten Seite des Leadframe (10) angebracht sind, wobei die zweite Seite und die dritte Seite gegenüberliegende Seiten des Leadframe (10) sind, und wobei deren Anschlussbereiche (G, SS) für die erste (71) und zweite (72) Drahtbondverbindung zwischen der Die-Befestigung (11) und den ersten (21), zweiten (22), dritten (23) und vierten (24) Leitungen angeordnet sind, um eine Länge der Drahtbondverbindungen (71, 72) zu minimieren.
  10. Verfahren nach Anspruch 9, worin die Klemme (70) bezüglich des Kontroll-Kontaktpads (32) symmetrisch ist.
  11. Verfahren nach Anspruch 9 oder 10, worin die Befestigung der Klemme (70) über dem Halbleiterchip (50) Anlöten der Klemme (70) an dem Halbleiterchip (50) umfasst.
  12. Verfahren nach einem der Ansprüche 9 bis 11, ferner umfassend die Befestigung eines Kühlkörpers an einer Oberfläche des Halbleiter-Bauelement-Gehäuses in der Nähe der Klemme (70).
  13. Verfahren nach einem der Ansprüche 9 bis 12, worin das Kontroll-Kontaktpad (32) nach Befestigung der Klemme (70) elektrisch mit der sechsten Leitung (26) verbunden wird.
DE102013106932.0A 2012-07-02 2013-07-02 Leadframe-Gehäuse und Verfahren zu ihrer Herstellung Expired - Fee Related DE102013106932B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/540,469 2012-07-02
US13/540,469 US20140001480A1 (en) 2012-07-02 2012-07-02 Lead Frame Packages and Methods of Formation Thereof

Publications (2)

Publication Number Publication Date
DE102013106932A1 DE102013106932A1 (de) 2014-01-02
DE102013106932B4 true DE102013106932B4 (de) 2017-06-01

Family

ID=49754286

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013106932.0A Expired - Fee Related DE102013106932B4 (de) 2012-07-02 2013-07-02 Leadframe-Gehäuse und Verfahren zu ihrer Herstellung

Country Status (3)

Country Link
US (1) US20140001480A1 (de)
CN (1) CN103531558A (de)
DE (1) DE102013106932B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015005623A (ja) * 2013-06-20 2015-01-08 株式会社東芝 半導体装置
DE102014109147A1 (de) 2014-06-30 2015-12-31 Infineon Technologies Ag Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
CN105428252A (zh) * 2015-12-22 2016-03-23 常州银河世纪微电子有限公司 功率型大电流器件装片工艺
DE112017000426T5 (de) * 2016-01-19 2018-10-11 Mitsubishi Electric Corporation Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
US10256207B2 (en) * 2016-01-19 2019-04-09 Jmj Korea Co., Ltd. Clip-bonded semiconductor chip package using metal bumps and method for manufacturing the package
DE102016107792B4 (de) 2016-04-27 2022-01-27 Infineon Technologies Ag Packung und halbfertiges Produkt mit vertikaler Verbindung zwischen Träger und Klammer sowie Verfahren zum Herstellen einer Packung und einer Charge von Packungen
EP3389090A1 (de) * 2017-04-11 2018-10-17 ABB Schweiz AG Leistungselektronisches modul
JP6901902B2 (ja) * 2017-04-27 2021-07-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
BR112020014674A2 (pt) 2018-01-18 2020-12-01 Viasat, Inc. chip semicondutor embalado, amplificador de potência, e, método de fabricação de um amplificador de potência
CN108962844A (zh) * 2018-06-04 2018-12-07 瑞能半导体有限公司 芯片封装体及封装方法
US11211353B2 (en) * 2019-07-09 2021-12-28 Infineon Technologies Ag Clips for semiconductor packages
DE102019133235A1 (de) * 2019-12-05 2021-06-10 Infineon Technologies Austria Ag Verfahren zur herstellung eines halbleiterbauelements unter verwendung verschiedener verbindungsverfahren für den halbleiterdie und den clip
DE102021103050A1 (de) 2021-02-10 2022-08-11 Infineon Technologies Ag Package mit einem Clip mit einem Durchgangsloch zur Aufnahme einer bauteilbezogenen Struktur

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021751A2 (de) * 1996-11-11 1998-05-22 Siemens Aktiengesellschaft Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US20060038265A1 (en) * 2004-08-17 2006-02-23 Oberlin Gary E Multi-path bar bond connector for an integrated circuit assembly
US20060043618A1 (en) * 2004-08-30 2006-03-02 Renesas Technology Corp. Semiconductor device
US20100244213A1 (en) * 2009-03-31 2010-09-30 Yoshiaki Nozaki Semiconductor device and manufacturing method therefor
US8426963B2 (en) * 2011-01-18 2013-04-23 Delta Electronics, Inc. Power semiconductor package structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package
US8089097B2 (en) * 2002-12-27 2012-01-03 Momentive Performance Materials Inc. Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US7880280B2 (en) * 2007-02-16 2011-02-01 Infineon Technologies Ag Electronic component and method for manufacturing an electronic component
US7800208B2 (en) * 2007-10-26 2010-09-21 Infineon Technologies Ag Device with a plurality of semiconductor chips
US8124449B2 (en) * 2008-12-02 2012-02-28 Infineon Technologies Ag Device including a semiconductor chip and metal foils
JP5706251B2 (ja) * 2011-06-30 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998021751A2 (de) * 1996-11-11 1998-05-22 Siemens Aktiengesellschaft Optimierung der leistungsverbindung zwischen chip und leiterrahmen für leistungsschalter
US6144093A (en) * 1998-04-27 2000-11-07 International Rectifier Corp. Commonly housed diverse semiconductor die with reduced inductance
US6521982B1 (en) * 2000-06-02 2003-02-18 Amkor Technology, Inc. Packaging high power integrated circuit devices
US20060038265A1 (en) * 2004-08-17 2006-02-23 Oberlin Gary E Multi-path bar bond connector for an integrated circuit assembly
US20060043618A1 (en) * 2004-08-30 2006-03-02 Renesas Technology Corp. Semiconductor device
US20100244213A1 (en) * 2009-03-31 2010-09-30 Yoshiaki Nozaki Semiconductor device and manufacturing method therefor
US8426963B2 (en) * 2011-01-18 2013-04-23 Delta Electronics, Inc. Power semiconductor package structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN103531558A (zh) 2014-01-22
US20140001480A1 (en) 2014-01-02
DE102013106932A1 (de) 2014-01-02

Similar Documents

Publication Publication Date Title
DE102013106932B4 (de) Leadframe-Gehäuse und Verfahren zu ihrer Herstellung
US9620471B2 (en) Power semiconductor package with conductive clips
DE102018115957A1 (de) Gemoldete Package mit einem Chipträger, der hartgelötete elektrisch leitfähige Schichten aufweist
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009009874B4 (de) Elektronikbauelement mit einem Halbleiterchip und mehreren Zuleitungen
DE102014102006B4 (de) Halbleitermodul
DE102012200329B4 (de) Halbleiteranordnung mit einem Heatspreader und Verfahren zur Herstellung einer Halbleiteranordnung
DE10393441T5 (de) Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren
DE102012112769A1 (de) Modul mit einer diskreten Vorrichtung, die auf einem DCB-Substrat montiert ist
DE102007016061B4 (de) Modul mit Halbleiterchip und Verfahren
DE102013104952B4 (de) Halbleiterpackages und Verfahren zu deren Ausbildung
DE102014103215B4 (de) Verpackte Vorrichtung mit nicht ganzzahligen Anschlussrastern und Verfahren zu deren Herstellung
DE102015100862B4 (de) Elektronisches Durchsteck-Bauelement und Verfahren zum Fertigen eines elektronischen Durchsteck-Bauelements
US10153230B2 (en) Method of manufacturing a semiconductor device comprising a semiconductor chip mounted over a metal plate having an inclined surface
DE102012105840A1 (de) Verfahren zum Befestigen einer Metallfläche auf einen Träger, Verfahren zum Befestigen eines Chips auf einen Chipträger, Chip-Packungs-Modul und Packungs-Modul
DE102007012986A1 (de) Vertikaler Halbleiterleistungsschalter, elektronisches Bauelement und Verfahren zu dessen Herstellung
DE102013108148A1 (de) Elektrische Vorrichtungspackung mit einem Laminat und Verfahren zur Herstellung einer elektrischen Vorrichtungspackung mit einem Laminat
DE102013105995A1 (de) Elektronisches-Bauelemente-Package und Verfahren zur Herstellung eines Elektronisches-Bauelemente-Package
DE102010061573B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102015220639B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102015106148A1 (de) Vorrichtung mit einem logischen Halbleiterchip mit einer Kontaktelektrode für Clip-Bonding
DE102021102421A1 (de) Halbleitergehäuse unter Verwendung von Gehäuse-in-Gehäuse-Systemen und zugehörige Verfahren
DE102013107164A1 (de) Halbleiterpackages mit mehreren Leadframes und Verfahren zu ihrer Herstellung
DE102021122591A1 (de) Mehrlagiges verbindungsband
DE102007002807B4 (de) Chipanordnung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee