DE102012218670A1 - Elektronikmodul und leistungssystem - Google Patents

Elektronikmodul und leistungssystem Download PDF

Info

Publication number
DE102012218670A1
DE102012218670A1 DE102012218670A DE102012218670A DE102012218670A1 DE 102012218670 A1 DE102012218670 A1 DE 102012218670A1 DE 102012218670 A DE102012218670 A DE 102012218670A DE 102012218670 A DE102012218670 A DE 102012218670A DE 102012218670 A1 DE102012218670 A1 DE 102012218670A1
Authority
DE
Germany
Prior art keywords
chips
power transistor
gate driver
common
electromagnetic waves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102012218670A
Other languages
English (en)
Other versions
DE102012218670B4 (de
Inventor
Reinhold Bayerer
Daniel Domes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102012218670A1 publication Critical patent/DE102012218670A1/de
Application granted granted Critical
Publication of DE102012218670B4 publication Critical patent/DE102012218670B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Conversion In General (AREA)

Abstract

Gemäß einer Ausgestaltung umfasst ein Elektronikmodul eine Vielzahl von Gatetreiberchips (102, 108), die zueinander parallel geschaltet sind, die einen gemeinsamen Gateeingang aufweisen, sowie einen gemeinsamen Anschluss zur Zuführung eines Treiber-Versorgungspotentials (VDD, VSS) und einen gemeinsamen Ausgang. Die Vielzahl von Gatetreiberchips (102, 108) sind voneinander beabstandet sind und sie erstrecken sich ein einer Erstreckungsrichtung über eine gemeinsame Spannbreite (WHS_GD), die von einer Kante eines ersten Äußeren der Gatetreiberchips (102, 108) und einer entgegengesetzten Kante eines zweiten Äußeren der Gatetreiberchips (102, 108) reicht. Weiterhin ist eine Vielzahl von Kondensatoren (CHS, CLS) vorhanden, die zwischen Masse und den gemeinsamen Anschluss zur Zuführung des Treiber-Versorgungspotentials (VDD, VSS) zueinander parallel geschaltet sind. Ein Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen, das an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist, weist eine Stromflussrichtung senkrecht zu der Erstreckungsrichtung auf.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft Leistungstransistoren, insbesondere Leistungstransistoren, die eine niedrige Induktivität im Gateschaltkreis aufweisen.
  • HINTERGRUND
  • Bei leistungselektronischen Schaltkreisen, z. B. Invertern, Umrichtern, etc., werden steuerbare Leistungshalbleiterschalter wie beispielsweise MOSFETs (Metal Oxid Semiconductor Field Effect Transistors), IGBTs (Insulated Gate Bipolar Transistors) und JFETs (Junction Field Effect Transistors) über eine Steuerelektrode wie eine Gateelektrode für MOSFETs, eine Gateelektrode für IGBTs oder eine Basiselektrode für Bipolartransistoren, etc. angesteuert. Die Befehle zum Steuern von Einschalten, Ausschalten, Sperrzuständen und leitenden Zuständen der Leistungshalbleiterschalter werden in einem Controller erzeugt und für jeden anzusteuernden Leistungsschalter durch einen Gatetreiber an einen Steueranschluss des betreffenden Leistungsschalters übertragen. Die Gatetreiber setzen die Befehlssignale von der Controllerausgangsspannung (z. B. über einen Transformator, einen Optokoppler, eine Levelshifter etc.) um und formen die Treibersignale passend zu den gewünschten Schaltübergängen (Flanke, Anstiegs- und Abfallzeit, Verzögerungszeit, etc.).
  • Leistungshalbleitervorrichtungen, wie sie oben erwähnt wurden, können ebenso dazu verwendet werden, Fehlerzustände zu bearbeiten, beispielsweise indem sie Kurzschlüsse von Lasten detektieren. Ein Lastkurzschluss kann zwischen zwei Phasen, zwischen allen drei Phasen oder zwischen einer oder mehreren Phasen und Masse auftreten. Bei derartigen Kurzschlussbedingungen wird die Ausgangscharakteristik der Leistungshalbleiter verwendet. Beispielsweise geht der Drain-(Kollektor-)Strom, d. h. der Strom zwischen den Leistungsanschlüssen des Leistungshalbleiterbauelements, in etwa bei dem vierfachen bis zehnfachen des Nennstroms in die Sättigung, wohingegen der Sättigungsgrad durch den Betrag der Gatespannung und die Übertragungscharakteristik des Bauelements bestimmt wird. Leistungshalbleiter können solchen Hochstrombedingungen bei hohen Spannungen jedoch nur für wenige µs widerstehen. Der Treiber oder Controller erkennt derartige Bedingungen schnell und schaltet das Leistungshalbleiterbauelement ab. Grundsätzlich können verschiedene Arten von Kurzschlussbedingungen auftreten. In jedem Fall bewirkt das charakteristische di/dt-Antwortverhalten des Leistungsschaltkreises eine Überspannungszustände am Gate, die aufgrund der Streuinduktivität am Gate-Eingang des Bauelements hervorgerufen werden. Diese Streuinduktivität, welche nachfolgend auch als Gateschaltkreis-Induktivität bezeichnet wird, umfasst die Induktivität, die einhergeht mit der Verdrahtung auf der Leiterplatte des Gate-Treibers (Leiterplattenlayout), der Verdrahtung vom Gate-Treiber bis zu den Steueranschlüssen des Leistungsmoduls, sowie der Anschlüsse, der Verdrahtung und der Leiterbahnen im Inneren des Leistungsmoduls bis zu den Gates der Leistungstransistoren. Die Höhe der Gate-Überspannung hängt teilweise von der Induktivität des Gateschaltkreises ab. Mit anderen Worten ist die Geschwindigkeit, mit der eine Ladung am Gate in die Spannungsquelle des Bauelements abfließen kann, ist nicht nur durch den Widerstand des Gateschaltkreises begrenzt, sondern auch durch dessen Induktivität. Die Induktivität des Gateschaltkreises begrenzt die Geschwindigkeit, mit der sich der Gatestrom ändern kann. Daher kann die Gate-Überspannung bei typischen Gateschaltkreisen den Wert von 20 V, was normalerweise dem maximal zulässigen Nennwert entspricht, überschritten werden.
  • Auch bei Modulen für höhere Leistungen, in denen Chips zueinander parallel geschaltet werden, erfordert das gemeinsame Gate einen leistungsfähigen Gatetreiber. Innerhalb des Gatetreibers wird dies üblicherweise durch die Verwendung von Transistoren erreicht, die eine höhere Strombelastbarkeit aufweisen, sowie durch die Verwendung von geringeren Gate-Widerständen. Die Verdrahtung auf der Leiterplatte des Gatetreibers (Leiterplattenlayout), die Verdrahtung vom Gatetreiber bis zu den Steueranschlüssen des Leistungsmoduls, sowie die Anschlüsse, die Verdrahtung und die Leiterbahnen im Inneren des Leistungsmoduls bis zu den Gates der zueinander parallel geschalteten Bauelemente ist ähnlich wie im Fall von nur einem einzelnen Transistor. Dies führt zu einer Gateschaltkreisinduktivität, die in etwa so groß ist wie die im Fall eines einzelnen Transistors. Der Strom aus dem gemeinsamen Gate erhöht sich mit der Anzahl der parallel geschalteten Bauelemente. Damit einhergehend erhöht sich auch die zeitliche Änderung di/dt des Gatestroms. Die Induktivität des Gateshaltkreises ist eine Funktion der Geometrie des Treiberschaltkreises und der Verbindungen zu dem Leistungstransistormodul. Eine geringe Induktivität des Gateschaltkreises verbessert die Reaktionszeiten im Kurzschlussfall, was dabei hilft, die Gatespannung auf den vom Treiber vorgegebenen Wert zu begrenzen, und folglich auch dabei, den Kurzschlussstrom an einer Last, der durch ein schnelles Abschalten des Kurzschlussschaltkreises auftritt (das Hauptproblem bei einer hohen Induktivität im Gateschaltkreis besteht im Anstieg der Gatespannung im Kurzschlussfall). Eine niedrigere Induktivität des Gateschaltkreises verbessert außerdem die Reaktionszeit beim Einschalten und Ausschalten der Leistungstransistorbauelemente, was zu einer schnelleren Reaktionszeit der Anordnung führt. Die Induktivität des Gateschaltkreises wird üblicherweise zu Gunsten der resistiven Impedanz übersehen. Die Induktivität des Gateschaltkreises ist bislang üblicherweise behandelt worden, indem die Gatetreiberplatinen ohne dazwischen liegende Verdrahtung direkt auf den Anschlüssen des Leistungsmoduls angeordnet worden. Die Induktivität auf der Gatetreiberplatine und im Inneren des Leitungsmoduls oder der Leistungsbaugruppe wird typischerweise vernachlässigt.
  • ÜBERBLICK
  • Die Induktivität des Gateschaltkreises von Leistungshalbleiteranordnungen wird durch die Verwendung von einem oder mehreren Leitungsmitteln zur Übertragung einer transversaler elektromagnetischer Wellen (TEW) reduziert, mittels dem der Ausgang eines Gatetreiber-Schaltkreises mit dem Gateeingang eines Leistungshalbleiterschaltkreises verbunden ist. In jedem Fall umfasst der Gatetreiberschaltkreis eine Vielzahl parallel geschalteter Gatetreiberchips, und der Leistungshalbleiterschaltkreis umfasst in gleicher Weise eine Vielzahl von parallel geschalteten Leistungshalbleiterchips. Die Leistungstransistorchips sind voneinander beabstandet und sie erstrecken sich über eine gemeinsame Spannbreite zwischen entgegengesetzten Kanten der Äußersten der Leistungstransistorchips. Die Gatetreiberchips können sich auf die gleiche Weise über eine gemeinsame Spannbreite erstrecken und voneinander beabstandet angeordnet sein. Jedes Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen, das dazu verwendet wird, den gemeinsamen Gateeingang der Leistungstransistorchips mit dem gemeinsamen Ausgang der Gatetreiberchips zu verbinden, besitzt eine Stromflussrichtung senkrecht zu der gemeinsamen Spannbreite der Leistungstransistorchips (und der gemeinsamen Spannbreite der Gatetreiberchips).
  • Gemäß einem Ausführungsbeispiel eines Elektronikmoduls weist das Treiber-Modul eine Vielzahl von Gatetreiberchips auf, eine Vielzahl von Kondensatoren, sowie ein Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen (TEW). Die Vielzahl von Gatetreiberchips sind zueinander parallel geschaltet und sie besitzen einen gemeinsamen Gateeingang, einen gemeinsamen Anschluss zur Zuführung eines Treiber-Versorgungspotentials, und einen gemeinsamen Ausgang. Die Vielzahl von Gatetreiberchips sind voneinander beabstandet und sie erstrecken sich hintereinander in einer Erstreckungsrichtung über eine gemeinsame Spannbreite, die von einer Kante eines ersten Äußeren der Gatetreiberchips und einer entgegengesetzten Kante eines zweiten Äußeren der Gatetreiberchips reicht. Die Vielzahl von Kondensatoren ist parallel zwischen Masse und den gemeinsamen Anschluss zur Zuführung eines Treiber-Versorgungspotentials geschaltet. Das Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen ist an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips angeschlossen und weist eine Stromflussrichtung senkrecht zu der Erstreckungsrichtung der Vielzahl von Gatetreiberchips auf.
  • Gemäß einem weiteren Ausführungsbeispiel eines Elektronikmoduls weist das Modul eine Vielzahl von Leistungstransistorchips auf, eine Vielzahl von Kondensatoren, sowie ein Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen. Die Vielzahl von Leistungstransistorchips sind zueinander parallel geschaltet und sie besitzen einen gemeinsamen Gateeingang, einen gemeinsamen Anschluss zur Zuführung eines Leistungstransistor-Versorgungspotentials und einen gemeinsamen Ausgang. Die Vielzahl von Leistungstransistorchips ist voneinander beabstandet und sie erstrecken sich hintereinander in einer Erstreckungsrichtung über eine gemeinsame Spannbreite, die von einer Kante eines ersten Äußeren der Leistungstransistorchips bis zu einer entgegengesetzten Kante eines zweiten Äußeren der Leistungstransistorchips reicht. Die Vielzahl von Kondensatoren ist zwischen Masse und den gemeinsamen Anschluss zur Zuführung eines Leistungstransistor-Versorgungspotentials parallel geschaltet. Das Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen ist an den gemeinsamen Gateeingang der Vielzahl von Chips angeschlossen und weist eine Stromflussrichtung senkrecht zu der Erstreckungsrichtung der Vielzahl von Leistungstransistorchips auf.
  • Gemäß einem Ausführungsbeispiel für ein Leistungstransistorsystem umfasst das System eine Vielzahl von Gatetreiberchips, eine erste Vielzahl von Kondensatoren, eine Vielzahl von Leistungstransistorchips, eine zweite Vielzahl von Kondensatoren und wenigstens ein Leitungsmittel zur Übertragung von transversalen elektromagnetischen Wellen. Die Vielzahl von Gatetreiberchips sind zueinander parallel geschaltet und sie besitzen einen gemeinsamen Gateeingang, einen gemeinsamen Anschluss zur Zuführung eines Treiber-Versorgungspotentials und einen gemeinsamen Ausgang. Die erste Vielzahl von Kondensatoren ist zwischen Masse und den gemeinsamen Anschluss zur Zuführung des Treiber-Versorgungspotentials der Vielzahl von Gatetreiberchips parallel geschaltet. Die Vielzahl von Leistungstransistorchips sind zueinander parallel geschaltet und sie besitzen einen gemeinsamen Gateeingang, eine gemeinsamen Anschluss zur Zuführung eines Leistungstransistor-Versorgungspotentials und einen gemeinsamen Ausgang. Die Vielzahl von Leistungstransistorchips sind voneinander beabstandet und sie erstrecken hintereinander in einer Erstreckungsrichtung sich über eine gemeinsame Spannbreite, die von einer Kante eines ersten Äußeren der Leistungstransistorchips bis zu einer entgegengesetzten Kante eines zweiten Äußeren der Leistungstransistorchips reicht. Die zweite Vielzahl von Kondensatoren sind parallel zwischen Masse und den gemeinsame Anschluss zur Zuführung des Leistungstransistor-Versorgungspotentials der Vielzahl von Leistungstransistorchips geschaltet. Das wenigstens eine Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen verbindet den gemeinsamen Gateeingang der Vielzahl von Leistungstransistorchips mit dem gemeinsamen Ausgang der Vielzahl von Gatetreiberchips und weist eine Stromflussrichtung senkrecht zu der Erstreckungsrichtung der Vielzahl von Leistungstransistorschips auf.
  • Der Fachmann wird beim Studium der nachfolgenden ausführlichen Beschreibung und der Betrachtung der beigefügten Figuren zusätzliche Merkmale und Vorteile der Erfindung erkennen.
  • KURZE BESCHREIBUNG DER FIGUREN
  • Die gezeigten Elemente sind relativ zueinander nicht notwendigerweise maßstäblich dargestellt. Gleiche Bezugszeichen bezeichnen einander entsprechende ähnliche Teile. Die Merkmale der verschiedenen gezeigten Ausführungsbeispiele können auf beliebige Weise miteinander kombiniert werden, sofern sie einander nicht ausschließen. Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich erläutert.
  • Die 1A und 1B zeigen Blockschaltbilder eines Ausführungsbeispiels eines Leistungstransistorsystems.
  • 2 zeigt eine schematische Darstellung des Leistungstransistorsystems gemäß den 1A und 1B.
  • Die 3A und 3B zeigen Draufsichten auf ein Ausführungsbeispiel des Leistungstransistorsystems gemäß den 1A und 1B.
  • 4 zeigt eine perspektivische Seitenansicht des Leistungstransistorsystems mit einem Aufbau entsprechend den 1A und 1B.
  • Die 5 bis 9 zeigen Draufsichten auf Verbindungen von Leitungsmittels zur Übertragung von transversalen elektromagnetischen Wellen mit einem Leistungstransistorchip gemäß verschiedenen Ausführungsbeispielen.
  • Die 10 bis 12 zeigen perspektivische Seitenansichten von Verbindungen eines Leitungsmittels zur Übertragung transversaler elektromagnetischer Wellen mit einem Leistungstransistorchip gemäß verschiedenen Ausführungsbeispielen.
  • 13A zeigt eine Draufsicht auf ein Leistungstransistormodul, das ein integriertes Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen aufweist.
  • 13B zeigt eine perspektivische Schnittansicht des Leistungstransistormoduls gemäß 13A entlang einer mit A–A' gekennzeichneten Linie.
  • Die 14 bis 16 zeigen verschiedene perspektivische Ansichten von Leitungsmitteln zur Übertragung von transversalen elektromagnetischen Wellen, die gemäß verschiedenen Ausführungsbeispielen das Verhalten von Streifenleitungen in Leistungstransistoranwendungen approximieren.
  • 17 zeigt ein erstes Beispiel für eine Vielzahl von parallel geschalteten Halbleiterchips, die in einer Erstreckungsrichtung hintereinander in einer Reihe angeordnet sind.
  • 18 zeigt ein zweites Beispiel für eine Vielzahl von parallel geschalteten Halbleiterchips, die in einer Erstreckungsrichtung hintereinander in einer Reihe angeordnet sind.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die 1A und 1B zeigen ein Ausführungsbeispiel eines Leistungstransistorsystems. 1A zeigt ein Hybrid-Blockdiagramm/Schaltkreisschaltbild der High-Side Bauelemente und Verbindungen, und 1B zeigt ein Hybrid-Blockdiagramm/Schaltkreischaltbild der zugehörigen Low-Side Bauelemente und Verbindungen. 2 zeigt ein äquivalentes Schaltkreisdiagramm des Leistungssystems gemäß den 1A und 1B, das beispielhaft in Halbbrückenbauweise implementiert ist. Allgemein kann das Leistungstransistorsystem jede Art von Halbbrücken-, H-Brücken, Vollbrücken- oder jede andere Art von Leistungstransistorschaltkreis und zugehörigen Gatetreibern umfassen. 3A zeigt eine Draufsicht auf die Oberseite des Gatetreibermoduls 100 und 3B zeigt eine Draufsicht auf die der Oberseite entgegengesetzte Unterseite des Gatetreibermoduls 100.
  • Das Gatetreibermodul 100 enthält eine Vielzahl von oberen Gatetreiberchips 102, die zueinander parallel geschaltet sind und die einen gemeinsamen Gateeingang 104 aufweisen, einen gemeinsamen Anschluss zur Zuführung eines ersten Treiber-Versorgungspotentials, und einen gemeinsamen Ausgang 106. Die oberen Gatetreiberchips 102 sind in 1A schematisch als Vielzahl von npn-Transistoren dargestellt und als einzelner npn-Transistor in 2. Das Gatetreibermodul 100 umfasst weiterhin eine Vielzahl von unteren Gatetreiberchips 108, die zueinander parallel geschaltet sind und die einen gemeinsamen Gateeingang 110 aufweisen, einen gemeinsame Anschluss zur Zuführung eines zweiten Treiber-Versorgungspotentials (VSS), sowie einen gemeinsamen Ausgang 112. Die unteren Gatetreiberchips 108 sind in 1A schematisch als Vielzahl von pnp-Transistoren dargestellt, und in Figur als einzelner pnp-Transistor. Für die Ausgangsstufe des Gatetreibermoduls 100 kann jeder Typ von Transistor eingesetzt werden. Zum Beispiel können bipolare Gegentakt-Transistoren, MOSFETs, JFETs, unipolare oder bipolare Gatetreiber (d. h. mit einer einzigen (+) Versorgungsspannung) oder einer (+/–) Versorgungsspannung) für die Ausgangsstufe verwendet werden.
  • Bei dem ersten Treiberversorgungspotential VDD handelt es sich um ein gegen- über Masse positives Potential (z. B. +15 V), und bei dem zweiten Treiber-Versorgungspotential VSS um Masse (0 V) oder um ein gegenüber Masse negatives Versorgungspotential (z. B. –15 V). Für Leistungstransistorvorrichtungen kann die Masse einen Referenzpunkt für das Gatesignal der Vorrichtung darstellen. Derselbe Steuersignaleingang (”Treibersignal”) kann an die gemeinsamen High-Side und Low-Side Gateeingänge 104, 110 angeschlossen werden, und die gemeinsamen High-Side und Low-Side Ausgänge 106 und 112 sind miteinander verbunden und stellen einen Ausgang 114 des Gatetreibermoduls 100 bereit. Die Verbindung zwischen dem ersten Treiber-Versorgungspotential VDD und den Kollektoren der oberen Gatetreiberchips 102 besitzt eine zugehörige Induktivität (LHS), und die Verbindung zwischen dem zweiten Treiber-Versorgungspotential VSS und den Kollektoren der unteren Gatetreiberchips 108 besitzt ebenfalls eine zugehörige Induktivität (LLS).
  • Ein erster Satz von Kondensatoren (CHS) ist zwischen Masse und dem ersten Treiber Versorgungspotential VDD parallel geschaltet. Ein zweiter Satz von Kondensatoren (CLS) ist zwischen Masse und dem zweiten Treiber-Versorgungspotential VSS parallel geschaltet. Die Kondensatoren können als integraler Teil der Treiberplatine ausgebildet sein, wobei das Isolationsmaterial wenigstens lokal als hoch dielektrisches Material dienen kann, um Ladung zu speichern. Alternativ kann es sich bei den Kondensatoren auch um diskrete Bauelemente handeln, wie dies beispielsweise in den 3A und 3B gezeigt ist. In jedem Fall besitzt die Verbindung zwischen den Emittern der oberen Gatetreiberchips 102 und dem gemeinsamen High-Side Ausgang 106 eine zugehörige Induktivität (LHS_OUT), und die Verbindung zwischen den Emittern der unteren Gatetreiberchips 108 und dem gemeinsamen Low-Side Ausgang 112 besitzt ebenso eine zugehörige Induktivität (LLS_OUT). Das Gatetreibermodul 100 ist mit dem Leistungstransistormodul 120 des Leistungstransistorsystems über ein oder mehrere Leitungsmittel 130, 140 zur Übertragung transversaler elektromagnetischer Wellen (TEW) verbunden. Wie hierin verwendet bezieht sich der Ausdruck ”transversal elektromagnetisch” oder ”TEW” auf eine Art der Wellenausbreitung, bei der die elektrischen und magnetischen Feldlinien auf Richtungen normal (quer) zur Richtung des Stromflusses beschränkt sind.
  • Wie in 3A gezeigt ist, sind die oberen Gatetreiberchips 102 voneinander beabstandet, z. B. auf einer elektrisch leitenden Fläche 116, an das erste Treiber-Versorgungspotential VDD angeschlossen, und sie erstrecken sich hintereinander in einer Erstreckungsrichtung über eine gemeinsame Spannbreite (WHS_GD) zwischen entgegengesetzten Kanten 101, 103 der äußersten der oberen Gatetreiberchips 102. 3B zeigt die voneinander beabstandeten unteren Gatetreiberchips 108, die, z. B. auf einer weiteren elektrisch leitenden Fläche 118, an das zweite Treiber-Versorgungspotential VSS angeschlossen sind, und die sich über eine gemeinsame Spannbreite (WLS_GD) hintereinander in einer Erstreckungsrichtung erstrecken, die sich zwischen entgegengesetzten Kanten 105, 107 der äußersten der unteren Gatetreiberchips 108 erstreckt. Die leitenden High-Side und Low-Side Flächen 116, 118 können an entgegengesetzten Seiten einer Leiterplatte (PCB = Printed Circuit Board) 119 wie in den 3A und 3B gezeigt angeordnet sein. Ebenso befindet sich an jeder Seite der Leiterplatte 119 eine Massefläche 115, die an einen Anschluss der betreffenden High-Side und Low-Side Kondensatoren (CHS, CLS) angeschlossen ist. Die anderen Anschlüsse der betreffenden Kondensatoren sind an die zugehörigen elektrisch leitenden Flächen 116 bzw. 118 angeschlossen. Die Gate-Treiber können Darlington Ausgangsstufen aufweisen, wie es in den 3A 3B gezeigt ist, wobei wenigstens die letzte Ausgangsstufe niederinduktiv ausgelegt ist.
  • Wenigstens ein Leitungsmittel 150, 130, 140 zur Übertragung transversaler elektromagnetischer Wellen verbindet die Ausgänge 106 und 112 der Treiber 102 bzw. 108 mit den Gates der Leistungstransistoren 122 des Leistungstransistormoduls 120. In den 1A und 1B beispielsweise enthält das Gatetreibermodul 100 ein Leitungsmittel 150 zur Übertragung transversaler elektromagnetischer Wellen, welches an die Emitter der und der unteren Gatetreiberchips 102, 108 angeschlossen ist. Gemäß einer Ausgestaltung handelt es sich bei diesem Leitungsmittel 150 zur Übertragung transversaler elektromagnetischer Wellen um eine Steifenleitung (”Stripline”), die eine leitende Schicht aufweist, welche an die Emitter der oberen und der unteren Gatetreiberchips 102, 108 angeschlossen ist, sowie eine zweite elektrisch leitende Schicht, die von der ersten leitenden Schicht elektrisch isoliert und an Masse angeschlossen ist. Die Transistoren 102, 108 des Gatetreibermoduls 100 sind wie oben erläutert zueinander parallel geschaltet, so dass sich der Gatetreiberstrom in dem Gatetreibermodul 100 über die Breite des Leitungsmittels 150 zur Übertragung transversaler elektromagnetischer Wellen verteilt. Die Kondensatoren(CHS und CLS) sind ebenso aus mehreren parallel geschalteten Kondensatoren aufgebaut, um den Kondensatorstrom über die Breite der Streifenleitung zu verteilen. Ebenso sind die Reihen von Kondensatoren und Transistoren hintereinander in den Steifenleiter integriert, um die Vorschrift zu erfüllen, dass der Strom senkrecht zu der Erstreckungsrichtung der Reihe von parallel geschalteten Kondensatoren und der Erstreckungsrichtung der Reihe von Transistoren 102, 108 verlaufen muss. Lediglich die erste elektrisch leitende Schicht (welche an den Emittern angeschlossen ist) des Leitungsmittels 150 zur Übertragung transversaler elektromagnetischer Wellen ist in den 1A und 1B gezeigt. Die andere elektrisch leitende Schicht (welche an Masse angeschlossen ist) befindet sich außerhalb des Darstellungsbereichs. Während des Betriebs fließt Strom in dem Leitungsmittel 150 zur Übertragung transversaler elektromagnetischer Wellen vorwärts und rückwärts, was dazu führt, das einander entgegenwirkende magnetische Felder entstehen, die den mit dem Gatetreibermodul 100 assoziierten Teil der Gateschaltkreis-Induktivität reduziert. Die Gateschaltkreis-Induktivität LG = LG1 + LG2 + LG3 (siehe unten und 2) ist begrenzt auf LG·Achip ≤ 30 mH·1 cm2, wobei Achip die Summe der Chipflächen im Inneren des Leistungsmoduls 120 darstellt, die mehr oder weniger die parasitäre Kapazität des Chips 122 und den zugehörigen Gatestrom bestimmt. Daher vergrößert sich die Induktivität des Gateschaltkreises mit der Chipfläche.
  • Ein zweites Leitungsmittel 130 zur Übertragung transversaler elektromagnetischer Wellen kann an das erste Leitungsmittel 150 zur Übertragung transversaler elektromagnetischer Wellen des Gatetreibermoduls 100 angeschlossen werden. Das zweite Leitungsmittel 130 zur Übertragung transversaler elektromagnetischer Wellen kann dieselbe Struktur aufweisen wie das erste Leitungsmittel 150 zur Übertragung transversaler elektromagnetischer Wellen, z. B. kann es sich bei dem zweiten Leitungsmittel 130 zur Übertragung transversaler elektromagnetischer Wellen um eine Streifenleitung handeln, die eine elektrisch leitende Schicht aufweist, welche mit der leitenden Schicht der ersten Streifenleitung 150 verbunden ist, die an den gemeinsamen Ausgängen 106 und 112 der Gatetreiber 106, 108 angeschlossen ist, sowie um eine von der ersten elektrisch leitenden Schicht elektrisch isolierte zweite elektrisch leitende Schicht, die an Masse angeschlossen ist. Als Teil des Transistormoduls 120 oder außerhalb des Leistungstransistormoduls 120 kann ein weiteres Leitungsmittel 140 zur Übertragung transversaler elektromagnetischer Wellen vorgesehen sein, um das zweite Leitungsmittel 130 zur Übertragung transversaler elektromagnetischer Wellen an den Eingang des Leistungstransistormoduls 120 anzuschließen.
  • Das Leistungstransistormodul 120 umfasst eine Vielzahl von Leistungstransistorchips 122, die zueinander parallel geschaltet sind und die einen gemeinsamen Gatenanschlusspunkt 123 aufweisen, an den die Gates der einzelnen Leistungstransistorchips 122 angeschlossen sind, eine gemeinsamen Anschluss zur Zuführung eines ersten Leistungstransistor-Versorgungspotentials (VS), sowie einen gemeinsamen Ausgang 124. Die Leistungstransistorchips 122 sind in den 1 und 2 schematisch als Vielzahl von IGBTs gezeigt. Es kann jedoch jede Art von Leistungstransistor in dem Leistungstransistormodul 120 verwendet werden. Beispielsweise können IGBTs, MOSFETs, JFETs oder jedes andere spannungsgesteuerte (im Normalzustand ein- oder ausgeschaltete) Bauelemente verwendet werden. Die Verbindung zwischen dem gemeinsamen Anschluss zur Zuführung eines Leistungstransistor-Versorgungspotentials VS und den Kollektoren der Leistungstransistorchips 122 besitzt eine zugehörige Induktivität (LOUT). Eine Vielzahl von DC-Blockierkondensatoren (CDC) 126 ist zwischen Masse und das Versorgungspotential VS parallel geschaltet. An dem Gatenanschlusspunkt 123 sind die Leistungstransistorchips 122 an ein Leitungsmittel 140 zur Übertragung transversaler elektromagnetischer Wellen angeschlossen. Dieses Leitungsmittel 140 zur Übertragung transversaler elektromagnetischer Wellen kann sich außerhalb des Leistungstransistormoduls 120 befinden oder aber in dem Leistungsmodul 120 integriert sein.
  • In jedem Fall sind die Leistungstransistorchips 122 von einander beabstandet und zum Beispiel auf einer elektrisch leitenden Ebene angeordnet, die an die Emitter der Leistungstransistorchips 122 angeschlossen ist, und sie erstrecken sich hintereinander in einer Erstreckungsrichtung über eine gemeinsame, in den 1A und 1B schematisch als WPT dargestellte Spannbreite die zwischen entgegengesetzten Kanten der äußersten der Leistungstransistorchips 122. Die Leistungstransistorchips 122 sind in den 1A und 1B nur schematisch (als IGBTs) dargestellt, sie können beispielsweise physikalisch in einer Reihe angeordnet werden, wie dies beispielsweise in den 3A und 3B im Hinblick auf die Gatetreiberchips 102, 108 gezeigt ist. Von daher korrespondiert die gemeinsame Spannbreite der Leistungstransistorchips 122 mit den einzelnen Breiten der Chips 122 zuzüglich der Abstände zwischen benachbarten Leistungstransistorchips 122 (ggf. abzüglich eines Überlapps, beispielsweise wenn die Chips 122 gegeneinander versetzt angeordnet sind).
  • Das Leitungsmittel 140 zur Übertragung transversaler elektromagnetischer Wellen, welches ein Ende aufweist, das an den Gatenanschlusspunkt 123 der Leistungstransistorchips 122 angeschlossen ist, besitzt ein diesem Ende entgegen gesetztes Ende, das, zum Beispiel wie oben beschrieben über ein oder mehrere Leitungsmittel 130 zur Übertragung transversaler elektromagnetischer Wellen, an den Ausgang 114 des Gatetreibermoduls 100 angeschlossen ist. Bei Streifenleitungen verbindet eine leitende Schicht den Ausgang 114 des Gatetreibermoduls 100 mit dem Gatenanschlusspunkt 123 des Leistungstransistormoduls, und die andere leitende Schicht ist an Masse angeschlossen, so dass die resultierenden Magnetfelder einander entgegen wirken, was dazu führt, dass die am Gatenanschlusspunkt 123 des Leistungstransistormoduls 120 wirkende Impedanz des Gateschaltkreises reduziert wird. In 2 entspricht die Induktivität LG des Gateschaltkreises der Summe der Ausgangsinduktivität LG1 des Gatetreibermoduls 100, der Induktivität LG2 des Leitungsmittels 130 zur Übertragung transversaler elektromagnetischer Wellen oder eines anderen an den Ausgang 114 des Gatetreibermoduls 100 angeschlossenen Verbindungselementes, und der Induktivität LG3 des an den Gatenanschlusspunkt 123 des Leistungstransistormoduls 120 angeschlossenen Leitungsmittels 140 zur Übertragung transversaler elektromagnetischer Wellen. Bei dieser dritten Induktivität LG3 kann es sich abhängig davon, auf welche Weise gemäß den vorangehenden Erläuterungen die Gateeingangsverbindungen vorliegen, um eine externe oder eine interne Induktivität des Leistungstransistormoduls 120 handeln. Durch die Verwendung eines oder mehrerer Leitungsmittel 130, 140, 150 zur Übertragung transversaler elektromagnetischer Wellen wird die Induktivität LG = LG1 + LG2 + LG3 des Gateschaltkreises im Vergleich zu der Induktivität entsprechender Verbindungen bei herkömmlichen Leistungstransistormodulen reduziert. Auch der Ausgang 124 des Leistungstransistormoduls 120 kann ebenso an ein Leitungsmittel 160 zur Übertragung transversaler elektromagnetischer Wellen angeschlossen werden, um die Ausgangsinduktivität des Leistungstransistormoduls 120 zu verringern.
  • 4 zeigt eine schematische Schnittansicht eines Ausführungsbeispiels, dessen prinzipieller Aufbau dem Aufbau des in den 1A und 1B dargestellten Leistungstransistormodul 120 entspricht. Die Vielzahl der High-Side Kondensatoren CHS und die Vielzahl der Low-Side Kondensatoren CLS zur Stromversorgung sind auf entgegengesetzten Seiten des Gatetreibermoduls 100 angeordnet, und die Vielzahl der oberen Gatetreibertransistoren 102 und die Vielzahl der unteren Gatetreibertransistoren 108 sind ebenfalls auf entgegengesetzten Seiten des Gatetreibermoduls 100 angeordnet. Das in dem Gatetreibermodul 100 enthaltene Leitungsmittel 150 zur Übertragung transversaler elektromagnetischer Wellen weist eine erste Metallisierung 200 auf, die von einer zweiten Metallisierung 202 des Leitungsmittels 150 durch einen Isolator 204 wie beispielsweise durch eine dielektrische Schicht einer Leiterplatte (PCB) oder durch ein Keramiksubstrat beabstandet ist. Die erste Metallisierung 200 ist an den gemeinsamen Ausgang 106 der oberen Gatetreibertransistoren 102 angeschlossen und die zweite Metallisierung 202 ist an Masse angeschlossen. Dritte und vierte Metallisierungen 206, 208, die auf derselben Seite des Isolators 204 angeordnet sind wie die erste Metallisierung 200, bilden die in 2 gezeigten Anschlüsse für die High-Side Kondensatoren. Die Masseverbindung zu den High-Side Kondensatoren CHS wird durch elektrisch leitende Durchkontaktierungen 210 erreicht, die sich von der Masse-Metallisierung 202 durch den Isolator 204 bis zu der zugehörigen Metallisierung 208 erstrecken. Ein zweiter Isolator 212 ist unterhalb der zweiten Metallisierung 202 angeordnet, und drei zusätzliche Metallisierungen 214, 216, 218 sind auf der entgegengesetzten Seiten des zweiten Isolators 212 angeordnet, um die elektrischen Verbindungen zu den in 2 gezeigten Low-Side Kondensatoren CLS und Low-Side Gatetreibertransistoren 208 bereitzustellen. Beispielsweise erfolgt die Masseverbindung der Low-Side Kondensatoren CLS mit Hilfe elektrisch leitender Durchkontaktierungen 220, die sich von der Masse-Metallisierung 202 durch den zweiten (unteren) Isolator 212 bis zu der zugehörigen Metallisierung 214 erstrecken. Außerdem sind elektrisch leitende Durchkontaktierungen 222 dazu vorgesehen, um die Ausgänge der Low-Side Gatetreibertransistoren 208 an die obere Metallisierung 200 des Gatetreibermodul-Leitungsmittels 150 zur Übertragung transversaler elektromagnetischer Wellen anzuschließen. Auf diese Weise ist die obere elektrisch leitende Schicht 200 dieses Leitungsmittels 150 zur Übertragung transversaler elektromagnetischer Wellen an die gemeinsamen Ausgänge 106, 112 der oberen und der unteren Gatetreibertransistoren 102, 108 angeschlossen, und die untere elektrisch leitende Schicht ist an Masse angeschlossen.
  • Das Leitungsmittel 130 zur Übertragung transversaler elektromagnetischer Wellen, welches das Gatetreibermodul 100 extern mit dem Leistungstransistormodul 120 verbindet, besitzt eine ähnliche Struktur. D. h. eine obere Metallisierungsschicht 230 überträgt das Ausgangssignal des Gatetreibers und eine untere Metallisierung 232 ist mit Masse verbunden. Ein Isolator 234 ist zwischen den beiden leitenden Schichten 230, 232 angeordnet. Bonddrähte oder andere Verbindungsleitungen 240 können dazu verwendet werden, geeignete elektrische Verbindungen zu dem Gatetreibermodul 100 herzustellen. Das Leitungsmittel 140 zur Übertragung transversaler elektromagnetischer Wellen auf der Gate-Eingangsseite des Leistungstransistormoduls 120 weist ebenfalls eine obere Metallisierungsschicht 250 auf, die das Ausgangssignal des Gatetreibers überträgt, sowie eine untere Metallisierungsschicht 252, die an Masse angeschlossen ist, wobei ein Isolator 254 zwischen den beiden leitenden Schichten 250, 252 angeordnet ist. Bonddrähte oder andere Verbindungsleitungen 260 können dazu verwendet werden, geeignete elektrische Verbindungen zur Eingangsseite des Leistungstransistormoduls 120 herzustellen. Beispielsweise kann die elektrisch leitende Schicht 250, die das Ausgangssignal des Gatetreibers überträgt, mit den Gates des Leistungstransistors 122 verbunden sein, und die an Masse angeschlossene Schicht 252 ist an einen Hilfsemitter der Leistungstransistoren 122 angeschlossen. Über die Hilfsemitterverbindung fließen keine hohen Betriebsströme, sie ist an den gemeinsamen Emitter der Leistungstransistoren 122 angeschlossen. Ein separater Anschluss für die Hauptemitterverbindung, über die im Betrieb der Laststrom fließt, ist ebenfalls vorgesehen. Die Leistungstransistorchips 122 sind an der unteren Metallisierungsschicht 270 innerhalb des Leistungsmoduls 120 angeordnet. Diese untere Metallisierungsschicht 270 stellt eine Ausgangsverbindung für das Leistungstransistormodul 120 bereit. Bei der Ausgangsverbindung kann ebenso ein Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen verwendet werden, indem eine Isolationsschicht 272 zwischen der Metallisierungsschicht 270 und einer zusätzlichen, an Masse angeschlossenen Metallisierungsschicht 274 angeordnet wird.
  • Die 5 bis 7 zeigen verschiedene Draufsichten auf Ausführungsbeispiele für die Anschlüsse an einzelne der Leistungstransistorchips 122. In 5 ist eine Anzahl von Bonddrahtverbindungen 300 vom Hauptemitteranschluss 302, über den im Betrieb der Laststrom fließt, zum Emitter 304 des Leistungstransistorchips 122 bereitgestellt. Zwei Drahtbondverbindungen 306, 308 sind zur Verbindung der auf Masse liegenden Metallisierungsschicht 252 der Eingangs-Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen 140 mit dem Hilfsemitter 304 des Leistungstransistorchips 122 vorgesehen, wobei über den Hilfsemitter 304 keine hohen Betriebsströme fließen. Ebenfalls vorgesehen ist lediglich eine einzige Drahtbindverbindung 310 von der Metallisierungsschicht 250 der Eingangs-Leitungsmittel 140 zur Übertragung transversaler elektromagnetischer Wellen, die das Ausgangssignal des Gatetreibers überträgt, an genau ein einziges Gatepad 312 des Leistungstransistorchips 122. Zwischen den beiden Metallisierungsschichten 250, 252 des Leitungsmittels 140 zur Übertragung transversaler elektromagnetischer Wellen ist, wie vorangehend hierin beschrieben, ein Isolator 254 angeordnet. 6 ist ähnlich zu 5, allerdings sind genau eine einzige Hilfsemitterverbindung 320 und zwei Gateverbindungen 322, 324 vorhanden. 7 ist ähnlich zu den 5 und 6, allerdings sind zwei Hilfsemitterverbindungen 330, 323 und zwei Gateverbindungen 334, 336 vorhanden. In jedem Fall ist die gemeinsame Länge der Drähte, die dazu verwendet werden, das Gate und die Hilfsemitter des Leistungstransistorchips 122 anzuschließen, auf eine Länge von maximal 10 mm pro Chip 122 begrenzt, und die Loophöhe eine jeden Drahtes ist bevorzugt auf maximal 3 mm begrenzt bei einem typischen Drahtdurchmesser von 0,4 mm bis 0,6 mm, was einer Induktivität LG des Gateschaltkreises von 13 nH bis 11 nH entspricht.
  • 8 stellt eine Draufsicht auf das Leistungstransistormodul 120 dar, wobei das Gehäuse oder ein Gehäusedeckel entfernt wurden. Zur Vereinfachung der Darstellung sind lediglich die elektrischen Verbindungen zwischen den Eingangs-Leitungsmitteln zur Übertragung transversaler elektromagnetischer Wellen 140 und den Leistungstransistorchips 122 gezeigt. Der Fachmann wird ohne Weiteres erkennen, wie die weiteren Verbindungen herzustellen sind. Die Leistungstransistorchips 122 sind auf einem Substrat 400 wie beispielsweise einer Leiterplatte (PCB) oder einem Keramiksubstrat angeordnet. Die High-Side Kondensatoren CPT_HS und Leistungstransistoren 122 sind auf einem Ausgangsanschluss 402 angeordnet, und die Low-Side Kondensatoren CPT_LS und Leistungstransistoren 122 sind auf einem weitern Ausgangsanschluss 404 angeordnet. Zugehörige Gate-Eingangsanschlüsse 406, 408 und entsprechende Spannungsversorgungsanschlüsse 410, 412 sind ebenso vorgesehen. Alle diese Anschlüsse 402, 404, 406, 408, 410, 412 sind auf dem Substrat 400 angeordnet und sie können beispielsweise als Leiterbahnen einer Leiterplatte ausgebildet sein.
  • Die auf jedem Ausganganschluss 402, 404 befindlichen Leistungstransistorchips 122 sind voneinander beabstandet und sie erstrecken sich hintereinander in einer Erstreckungsrichtung über eine gemeinsame Spannbreite WPT zwischen entgegengesetzten Kanten 414, 416 der äußersten Leistungstransistorchips 122. Ein erstes Eingangs-Leitungsmittel 420 zur Übertragung transversaler elektromagnetischer Wellen kommt von einer Seite des Moduls 120 heran und weist eine erste Metallisierungsschicht 422 auf, die das Ausgangssignal des Gatetreibers leitet und dieses an den gemeinsamen Gateanschluss 408 der High-Side Transistoren 122 des Moduls 120 anschließt. Mehrere Verbindungen 424 sind von der ersten Metallisierungsschicht 422 zum Gateanschluss 408 hergestellt, und mehrere zusätzliche Verbindungen 426 sind vom Gateanschluss 408 zu den einzelnen Gateeingängen der High-Side Leistungstransistorchips 122 hergestellt, wie vorangehend beschrieben. Das erste Eingangs-Leitungsmittel 420 zur Übertragung transversaler elektromagnetischer Wellen besitzt ebenfalls eine zweite (an Masse angeschlossene) Metallisierungsschicht 428, die von der ersten Metallisierungsschicht 422 durch einen Isolator 130 beabstandet ist, und die an die während des Betriebs nur von geringen Strömen durchflossenen Hilfsemitter der High-Side Leistungstransistorchips 122 angeschlossen ist, wie ebenfalls vorangehend beschrieben, beispielsweise durch Drahtbondverbindungen oder durch andere Arten von Verbindungen 432. Ein zweites Eingangs-Leitungsmittel 440 zur Übertragung transversaler elektromagnetischer Wellen läuft von einer anderen Seite des Moduls 120 herein und verbindet auf entsprechende Weise die Gate- und Hilfsemittereingänge der Low-Side Leistungstransistorchips 122.
  • 9 zeigt ein weiteres Ausführungsbeispiel eines Leistungstransistormoduls 120, wobei das Gehäuse oder ein Gehäusedeckel entfernt wurden. Dieses Ausführungsbeispiel ist ähnlich zu dem in 8 gezeigten Ausführungsbeispiel, allerdings ist der Gatetreiberschaltkreis in das Leistungstransistormodul 120 integriert. Gemäß diesem Ausführungsbeispiel sind die oberen Gatetreiberchips 102 auf einer oberen Metallisierungsschicht 502 eines Leitungsmittels 500 zur Übertragung transversaler elektromagnetischer Wellen angeordnet. Die Metallisierungsschicht 502 leitet das Gatetreiber-Ausgangssignal der oberen Gatetreibertransistoren 102 und ist über verschiedene Verbindungen 504 direkt an die Gateeingänge der High-Side Leistungstransistorchips 122 angeschlossen. Eine entsprechende (an Masse angeschlossene) untere Metallisierungsschicht 506 des ersten Leitungsmittels zur Übertragung transversaler elektromagnetischer Wellen 500 ist von der oberen Metallisierungsschicht 502 durch einen Isolator 508 getrennt und über verschiedene Verbindungen 510 an die während des Betriebs nur von geringen Strömen durchflossenen Hilfsemitter der High-Side Leistungstransistoren 122 angeschlossen. Die unteren Gatetreiberchips 108 sind auf einem zweiten Leitungsmittel 520 zur Übertragung transversaler elektromagnetischer Wellen angeordnet, das auf ähnliche Weise an die Gate- und Hilfemittereingänge der Low-Side Leistungstransistorchips 122 angeschlossen ist. Durch diese integrierte Ausgestaltung sind zusätzliche Verbindungen zwischen dem gemeinsamen Ausgang des Gatetreibers und dem gemeinsamen Gateanschluß der Leistungstransistoren eliminiert.
  • Die 10 bis 12 zeigen verschiedene Ausgestaltungen von Verbindungen zwischen einem Leitungsmittel 600 zur Übertragung transversaler elektromagnetischer Wellen und einem Leistungstransistorchip 122. Gemäß diesen Ausführungsbeispielen ist das Leitungsmittel 600 zur Übertragung transversaler elektromagnetischer Wellen als Streifenleitung ausgebildet, die eine erste (obere) leitende Schicht 602 aufweist, die von einer zweiten (unteren) leitenden Schicht 604 durch einen Isolator 606 getrennt ist. Die obere leitende Schicht 602 leitet das Ausgangssignal von einem Gatetreiber-Schaltkreis und die untere leitende Schicht 604 ist an Masse angeschlossen. In 10 verläuft die Streifenleitung 600 von außerhalb des Leistungsmoduls 100 oder von den Anschlüssen des Moduls herein und erstreckt sich über die ganze Strecke bis zur Chipebene, wo die Streifenleitung 600 mit Hilfe von Drahtbonds 608, 610 direkt an den Leistungstransistorchip 122 angeschlossen ist. Das Drahtbonden kann von der Unterseite an den Bondstellen unterstützt werden. Um die Streifenleitung 600 während des Bondprozesses an ihrem Platz zu halten, kann die Streifenleitung 600 an das Substrat 612 (welches eine obere strukturierte Metallisierungsschicht 614 und eine untere Metallisierungsschicht 616 aufweisen kann) geklebt werden, oder die Drähte können schon extern an ein erstes Ende (außerhalb des Darstellungsbereichs) der Streifenleitung 600 gebondet werden und das zweite Ende der Streifenleitung 600 wird dann in einem zweiten Schritt an den Chip 122 gebondet. In jedem Fall wird die obere leitende Schicht 602 an den Gateeingang des Leistungstransistorchips 122 angeschlossen, und die untere leitende Schicht 604 wird an den Hilfsemitter des Chips 122 angeschlossen.
  • In 11 läuft die Streifenleitung 600 von außerhalb des Moduls oder von den Modulanschlüssen herein und erstreckt sich über den ganzen Weg bis zur Chipebene, wobei die Streifenleitung direkt, z. B. durch Ultralschallschweißen, Laserschweißen, Kleben, Löten, Diffusionslöten oder Sintern, mit dem Leistungstransistorchip 122 verbunden ist. Jeder Leistungstransistorchip 122 kann eine dicke Metallisierung 618 mit einer Dicke von größer oder gleich 10 µm aufweisen, die hauptsächlich aus Kupfer bestehen kann.
  • In 12 wird die Streifenleitung 600 durch mehrere parallel verlaufende Pins 620 angenähert, die als Anschlüsse dienen (parallele Pins nicht gezeigt), welche durch Drähte oder Bändchen 622 fortgesetzt werden, die von den Aufsetzstellen 424 der Pins 620 wie vorangehend hierin beschrieben an den Leistungshalbleiterchip 122 gebondet sind. Die Pins 620 können durch Ultraschallschweißen, Laserschweißen, Kleben. Löten Diffusionslöten oder Sintern mit den Aufsetzstellen 624 verbunden werden. Ebenso kann eine Pin-Hülse-Anordnung für die Pins 620 verwendet werden.
  • 13A zeigt eine obere Draufsicht auf ein Ausführungsbeispiel des Leistungstransistormoduls 120. 13B stellt eine Schnittansicht des Moduls gemäß 13A entlang einer mit A–A' bezeichneten Linie dar. Gemäß diesem Ausführungsbeispiel besitzt das Leistungstransistormodul 120 eine Multilayer-Struktur 700 auf einem Substrat 702, auf dem die Leistungstransistorchips 122 angeordnet sind. Eine Streifenleitung ist durch Einbetten, Laminieren, Metallisieren und/oder weitere Strukturierungsprozesse in die Multilayerstruktur 700 integriert und erstreckt sich bis zu externen Treibern oder Streifenleitungen und ist mit der Multilayerstruktur 700 einschließlich dem Substrat 702 verbunden. Beispielsweise kann es sich bei dem Substrat 702 um einen Isolator wie beispielsweise ein Keramiksubstrat handeln, das eine obere, strukturierte Metallisierungsschicht 704 aufweist, sowie eine untere Metallisierungsschicht 706. Die Leistungstransistorchips 122 sind an einen Abschnitt der strukturierten oberen Metallisierungsschicht 704 befestigt, und ein Isolator 708 ist auf dem Substrat 702 und den Chips 122 angeordnet. Ein Teil der Multilayerstruktur 700 umfasst eine Metallisierung 710, die an die Gateeingänge der Leistungstransistorchips 722 angeschlossen ist. Dieser Abschnitt 710 der Multilayerstruktur 700 ist an eine Leitung 712 angeschlossen, die das Ausgangssignal der Gatetreiber leitet. Ein zweiter Teil 714 der Multilayerstruktur 700 ist von dem ersten Teil 710 getrennt und an die Hilfsemitter der Leistungstransistorchips 122 angeschlossen. Dieser zweite Teil 714 der Multilayerstruktur 700 erstreckt sich durch den Modulisolator 708 bis zur Oberseite der strukturierten Metallisierungsschicht 704 auf dem Substrat 702. Dieser Teil der strukturierten oberen Metallisierungsschicht 704 ist an eine Leitung 716 angeschlossen.
  • Bei den für die Verbindung des gemeinsamen Gateeingangs der Leistungstransistorchips 122 mit dem gemeinsamen Ausgang der Gatetreiberchips 102, 108 verwendeten Leitungsmitteln zur Übertragung transversaler elektromagnetischer Wellen muss es sich nicht notwendigerweise um eine Streifenleitung handeln. Die Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen können eine Streifenleitung auch nur annähern, um für ein Leistungstransistormodul 120 eine geringe Induktivität des Gateschaltkreises bereitzustellen.
  • 14 zeigt ein Ausführungsbeispiel eines Leitungsmittels 800 zur Übertragung transversaler elektromagnetischer Wellen, das als Streifenleitung mit oberen und unteren, voneinander beanstandeten elektrisch leitenden Schichten 802, 804 ausgelegt ist. Eine elektrisch leitende Schicht 802 verbindet den Ausgang des Gatetreibers mit dem Gateeingang des Leistungstransistors und ist deshalb mit ”G” bezeichnet. Diese leitende Schicht 802 leitet das Ausgangssignal des Gatetreibers. Die elektrisch leitende Schicht 804 ist an Masse angeschlossen und mit den Hilfsemittern der Leistungstransistoren 122 verbunden und daher mit ”E” bezeichnet.
  • 15 zeigt ein Ausführungsbeispiel eines Leitungsmittels zur Übertragung transversaler elektromagnetischer Wellen 810, das in Form einer Vielzahl von einzelnen Leitungsdrähten ausgeführt ist, die in verschiedenen, voneinander beabstandeten Schichten 812, 814 angeordnet sind und die gemeinsam das Verhalten einer Streifenleitung annähern. Beispielsweise verbindet die obere Verdrahtungsschicht 812 den Ausgang des Gatetreibers mit dem Gateeingang des Leistungstransistors und ist deshalb mit ”G” bezeichnet. Die Drähte dieser Schicht 812 leiten gemeinschaftlich das Ausgangssignal des Gatetreibers. Die untere Verdrahtungsschicht 814 ist an Masse gelegt und mit den Hilfsemittern der Leistungstransistoren 122 verbunden und daher mit ”E” bezeichnet. In den beiden Verdrahtungsschichten 412, 414 fließt der Strom in entgegengesetzte
  • Richtungen. Um die im Fehlerfall auftretende resistive Überspannung zu begrenzen, ist der Gatewiderstand RG = RG1 + RG2 + RG3 (siehe unten und 2) im Vergleich zu entsprechenden herkömmlichen Anordnungen verringert. Da der Gatewiderstand RG auch dazu verwendet wird, die Schaltgeschwindigkeit der Leistungsschalter 122 einzustellen, kann der Gatetreiber 100 optional eine Einrichtung zur Flankensteuerung aufweisen, um den Einsatz eines geringeren Gatewiderstandes zu ermöglichen. Wenn N die Anzahl der zueinander parallel geschalteter Leistungschips 122 darstellt, kann das Produkt N*RG < 10 Ohm sein, < 5 Ohm, < 1 Ohm, < 0,4 Ohm, und/oder es kann gelten, dass RG·Achip < 10 Ohm·1 cm2, oder dass RG·Achip < 5 Ohm·1 cm2, oder dass RG·Achip < 1 Ohm·1 cm2,wobei Achip die gemeinsame Chipfläche der in dem Leistungshalbleitermodul 120 befindlichen Leistungschips 122 ist.
  • 16 zeigt ein Ausführungsbeispiel eines Leitungsmittels 820 zur Übertragung transversaler elektromagnetischer Wellen, das als Vielzahl von einzelnen Leitungsdrähten 822, 824 ausgeführt ist, die in derselben Verdrahtungsebene 826 angeordnet sind. Im Gegensatz zu der in 15 gezeigten Leiterstruktur zur Übertragung transversaler elektromagnetischer Wellen besitzt das in 16 gezeigte Leitungsmittel 820 zur Übertragung transversaler elektromagnetischer Wellen nur eine einzige Schicht 826 mit Drähten 822, 824. Um das Verhalten einer Streifenleitung anzunähern, sind die Drähte 822 gegenüber den Drähten 824 dielektrisch voneinander isoliert. Jeder andere Draht 824 verbindet den Ausgang des Gatetreibers mit dem gemeinsamen Eingang der Leistungstransistoren und ist deshalb mit ”G” bezeichnet. Diese Drähte 824 leiten das Ausgangssignal des Gatetreibers. Die verbleibenden Drähte 822 sind mit Masse verbunden und an die Hilfsemitter der Leistungstransistoren 122 angeschlossen und deshalb mit ”E” bezeichnet. Bei den Ausführungsbeispielen der 15 und 16 ist die Induktivität eines jeden einzelnen Drahtes 822, 824 größer als die gemeinsame Induktivität, die sämtliche Drähte einer jeden Schicht gemeinsam aufweisen. Für größere Abstände von parallel geschalteten Chips, sowie zur Vermeidung von Gleichtaktproblemen, die von unsymmetrischen Leistungsbedingungen herrühren, können Gruppen von parallel geschalteten Leistungstransistorchips voneinander getrennte, niederinduktive Gateschaltkreise bis zur Treiberplatine aufweisen, wo die Gleichtaktverschiebungen gefiltert werden können.
  • Nachfolgend werden anhand der 17 und 18 die Kriterien erläutert, nach denen bei den oben erläuterten Aufbauten die Erstreckungsrichtung zu ermitteln ist, sowie die Spannbreite W.
  • 17 zeigt ein erstes Beispiel für eine Vielzahl von parallel geschalteten Halbleiterchips eines Elektronikmoduls, die in einer Erstreckungsrichtung r1 hintereinander in einer Reihe angeordnet sind, und zwar am Beispiel von Leistungstransistorchips 122. Die Chips 122 können dabei, ohne dass sie senkrecht zur Erstreckungsrichtung r1 gegeneinander versetzt sind, hintereinander in einer Reihe angeordnet sein. Optional kann dabei die Orientierung der Chips 122 so gewählt werden, dass ein jeder der Chips 122 eine Längskante aufweist, die parallel zur Erstreckungsrichtung r1 verläuft. Die Spannbreite W ist die größte Strecke, über die sich die Chips 122 in der Erstreckungsrichtung r1 erstrecken.
  • 18 zeigt ein zweites Beispiel für eine Vielzahl von parallel geschalteten Halbleiterchips eines Elektronikmoduls, die ebenfalls in einer Erstreckungsrichtung r1 hintereinander in einer Reihe angeordnet sind, auch hier wieder am Beispiel von Leistungstransistorchips 122. Anders als in 17 können dabei zwei oder mehr benachbarte Chips senkrecht zur Erstreckungsrichtung r1 gegeneinander versetzt sein, wobei dieser Versatz mit a bezeichnet ist. Die Breiten der Chips 122 senkrecht zur Erstreckungsrichtung r1 ist dabei mit b bezeichnet. Im Sinne der vorliegenden Erfindung sind die Chips 122 auch dann ”in einer Erstreckungsrichtung r1 hintereinander in einer Reihe angeordnet”, wenn keiner der Chips 122 zu einem der direkt benachbarten anderen der Chips 122 senkrecht zur Erstreckungsrichtung r1 einen Versatz a aufweist, der größer oder gleich ist als die Breite dieses Chips.
  • Optional können die Chips 122 einer Reihe auch so angeordnet sein, dass sämtliche der parallel geschalteten Chips der Reihe von einer Geraden durchschnitten werden, die parallel zur Erstreckungsrichtung r1 verläuft.
  • Ebenfalls optional kann auch hier die Orientierung der Chips 122 so gewählt werden, dass ein jeder der Chips 122 eine Längskante aufweist, die parallel zur Erstreckungsrichtung r1 verläuft.
  • Auch hier ist die Spannbreite W ist die größte Strecke, über die sich die Chips 122 in der Erstreckungsrichtung r1 erstrecken.
  • Anhand der 17 und 18 wurden die Kriterien zur Ermittlung der ”Erstreckungsrichtung” und der ”Spannbreite” am Beispiel der Leistungstransistoren 122 erläutert. Dieselben Kriterien gelten jedoch gleichermaßen für die Parallelschaltung der Treiberchips 102, sowie für die Parallelschaltung der Treiberchips 108.
  • Bei sämtlichen Ausgestaltungen der Erfindung können dabei sämtliche parallel geschaltete Leistungstransistorchips 122 in einer einzigen Reihe angeordnet sein. Alternativ oder zusätzlich können auch sämtliche parallel geschalteten Treiberchips 102 in einer einzigen Reihe angeordnet sein, und/oder es können auch sämtliche parallel geschalteten Treiberchips 108 in einer einzigen Reihe angeordnet sein.
  • Unabhängig davon können optional bei sämtlichen Ausgestaltungen der Erfindung ausschließlich solche Treiberchips 102, 108 eingesetzt werden, von denen keiner eine Spannungsfestigkeit von mehr als 50 V aufweist, und/oder von denen keiner eine Stromtragfähigkeit von 5 A oder mehr besitzt.
  • Die vorliegend verwendetet richtungsgebundene Terminologie wie etwa ”oben”, ”unten”, ”Vorderseite”, ”Rückseite”, ”vorderer”, ”hinterer” usw. dient dazu, die Beschreibung der Positionierung eines Elementes relativ zu einem zweiten Element zu vereinfachen. Diese Begriffe sind so zu verstehen, dass sie auch andere als die in den Figuren gezeigten Ausrichtungen der Anordnungen umfassen. Weiterhin werden Begriffe wie ”erster”, ”zweiter” und dergleichen dazu verwendet, verschiedene Elemente, Bereiche, Abschnitte und so weiter zu bezeichnen. Weiterhin bezeichnen gleiche Begriffe in der gesamten Beschreibung gleiche Elemente.
  • Es versteht sich, dass Merkmale der hierin beschriebenen verschiedenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht im Besonderen etwas anderes angemerkt ist.
  • Wenngleich vorangehend bestimmte Ausgestaltungen dargestellt und beschrieben worden sind, versteht es sich für den Fachmann, dass eine Vielzahl von alternativen und/oder äquivalenten Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen kann, ohne dadurch den Schutzbereich der vorliegenden Erfindung zu verlassen. Diese Anmeldung soll alle Anpassungen und Variationen der hierin erörterten spezifischen Ausgestaltungen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon begrenzt werden.

Claims (20)

  1. Elektronikmodul umfassend: eine Vielzahl von Gatetreiberchips (102, 108), die zueinander parallel geschaltet sind, die einen gemeinsamen Gateeingang aufweisen, sowie einen gemeinsamen Anschluss zur Zuführung eines Treiber-Versorgungspotentials (VDD, VSS) und einen gemeinsamen Ausgang, wobei die Vielzahl von Gatetreiberchips (102, 108) voneinander beabstandet sind und sich in einer Erstreckungsrichtung über eine gemeinsame Spannbreite (WHS_GD) erstrecken, die von einer Kante eines ersten Äußeren der Gatetreiberchips (102, 108) und einer entgegengesetzten Kante eines zweiten Äußeren der Gatetreiberchips (102, 108) reicht; eine Vielzahl von Kondensatoren (CHS, CLS), die zwischen Masse und den gemeinsamen Anschluss zur Zuführung des Treiber-Versorgungspotentials (VDD, VSS) zueinander parallel geschaltet sind; und sowie ein Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen, das an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist und das eine Stromflussrichtung senkrecht zu der Erstreckungsrichtung der Vielzahl von Gatetreiberchips (102, 108) aufweist.
  2. Elektronikmodul nach Anspruch 1, bei dem das Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen eine ersten elektrisch leitenden Streifen (200) aufweist, der dielektrisch gegenüber einem zweiten elektrisch leitenden Streifen (202) des Leitungsmittels zur Übertragung transversaler elektromagnetischer Wellen isoliert ist, wobei der erste elektrisch leitende Streifen (200) an den gemeinsamen Ausgang, der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist; und der zweite elektrisch leitende Streifen (202) an Masse angeschlossen ist.
  3. Elektronikmodul nach Anspruch 1, bei dem das Leitungsmittel (820) zur Übertragung transversaler elektromagnetischer Wellen eine erste Vielzahl von Drähten (822) aufweist, sowie eine zweite Vielzahl von Drähten (824), die gegenüber der ersten Vielzahl von Drähten (822) dielektrisch isoliert sind, und bei dem die Induktivität eines jeden einzelnen der Drähte (822, 824) größer ist als die gemeinsame Induktivität der Drähte (822, 824).
  4. Elektronikmodul nach Anspruch 3, bei dem ein jeder der ersten Vielzahl von Drähten (822) an Masse angeschlossen ist; und ein jeder der zweiten Vielzahl von Drähten (824) an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist.
  5. Elektronikmodul nach einem der vorangehenden Ansprüche, bei dem das Leitungsmittel (200, 202) zur Übertragung transversaler elektromagnetischer Wellen über eine Vielzahl von Bonddrähten (240) an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist.
  6. Elektronikmodul nach einem der Ansprüche 1 bis 4, bei dem das Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen direkt an einen Ausgang eines jeden der Gatetreiberchips (102, 108) angeschlossen ist.
  7. Elektronikmodul nach einem der vorangehenden Ansprüche, bei dem die Vielzahl von Gatetreiberchips (102, 108) auf einem Isolator (204, 212) angeordnet sind; das Leitungsmittel (200, 202) zur Übertragung transversaler elektromagnetischer Wellen eine erste Metallisierungsschicht () aufweist, die auf einer ersten Seite des Isolators () angeordnet und an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist; und das Leitungsmittel () zur Übertragung transversaler elektromagnetischer Wellen eine zweite Metallisierungsschicht () aufweist, die auf einer der ersten Seite entgegengesetzten zweiten Seite des Isolators () angeordnet und an Masse angeschlossen ist.
  8. Elektronikmodul nach einem der vorangehenden Ansprüche, das weiterhin umfasst: eine Vielzahl von Leistungstransistorchips (122), die in demselben Modul integriert sind wie die Vielzahl der Gatetreiberchips (102, 108) und die einen gemeinsamen Gateeingang (123) aufweisen, der über das Leitungsmittel () zur Übertragung transversaler elektromagnetischer Wellen an den gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) angeschlossen ist.
  9. Elektronikmodul nach Anspruch 8, bei dem die Vielzahl von Leistungstransistorchips (122) einen gemeinsamen Hilfsemitteranschluss aufweist, der über das Leitungsmittel zur Übertragung transversaler elektromagnetischer Wellen an Masse angeschlossen ist.
  10. Elektronikmodul nach einem der vorangehenden Ansprüche, bei dem sämtliche der zueinander parallel geschalteten Gatetreiberchips (102, 108) des Elektronikmoduls in der Erstreckungsrichtung (r1) hintereinander in einer Reihe angeordnet sind.
  11. Elektronikmodul nach Anspruch 10, bei dem von sämtlichen der zueinander parallel geschalteten Gatetreiberchips (102, 108) des Elektronikmoduls, die in der Erstreckungsrichtung (r1) hintereinander in einer Reihe angeordnet sind, keiner zu einem der direkt benachbarten anderen der Chips (102, 108) senkrecht zur Erstreckungsrichtung (r1) einen Versatz (a) aufweist, der größer oder gleich ist als die Breite (b) dieses Chips (102, 108).
  12. Elektronikmodul nach Anspruch 10 oder 11, bei sämtliche der zueinander parallel geschalteten Gatetreiberchips (102, 108) des Elektronikmoduls von einer Geraden durchschnitten werden, die parallel zur Erstreckungsrichtung (r1) verläuft.
  13. Elektronikmodul nach einem der Ansprüche 10 bis 12, bei dem sämtliche der zueinander parallel geschalteten Gatetreiberchips (102, 108) des Elektronikmoduls in einer einzigen Reihe angeordnet sind.
  14. Leistungstransistorsystem umfassend: eine Vielzahl von Gatetreiberchips (102, 108), die zueinander parallel geschaltet sind, die einen gemeinsamen Gateeingang aufweisen, sowie einen gemeinsamen Anschluss zur Zuführung eines Treiber-Versorgungspotentials (VDD, VSS) und einen gemeinsamen Ausgang, eine erste Vielzahl von Kondensatoren (CHS, CLS), die zwischen Masse und den gemeinsamen Anschluss zur Zuführung des Treiber-Versorgungspotentials (VDD, VSS) zueinander parallel geschaltet sind; eine Vielzahl von Leistungstransistorchips (122), die zueinander parallel geschaltet und die einen gemeinsamen Gateeingang (123) besitzen, einen gemeinsamen Anschluss zur Zuführung eines Leistungstransistor-Versorgungspotentials (VS) und einen gemeinsamen Ausgang (), wobei die Vielzahl von Leistungstransistorchips (122) in einer ersten Erstreckungsrichtung voneinander beabstandet ist und sich in der ersten Erstreckungsrichtung über eine gemeinsame Spannbreite (WPT_HS, WPT_LS) erstreckt, die von einer Kante eines ersten Äußeren der Leistungstransistorchips (122) bis zu einer entgegengesetzten Kante eines zweiten Äußeren der Leistungstransistorchips (122) reicht; eine zweite Vielzahl von Kondensatoren (CDC), die zwischen Masse und dem gemeinsamen Anschluss zur Zuführung eines Leistungstransistor-Versorgungspotentials (VS) zueinander parallel geschaltet sind; und wenigstens ein Leitungsmittel (130, 140, 150, 420, 440, 500, 520, 600, 800, 820) zur Übertragung transversaler elektromagnetischer Wellen, das den gemeinsamen Gateeingang (123) der Vielzahl von Leistungstransistorchips (122) mit dem gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) verbindet und das eine Stromflussrichtung senkrecht zu der ersten Erstreckungsrichtung aufweist.
  15. Leistungstransistorsystem nach Anspruch 14, bei dem die Vielzahl von Gatetreiberchips (102, 108) voneinander beabstandet sind und sich in einer zweiten Erstreckungsrichtung über eine gemeinsame Spannbreite (WHS_GD) erstrecken, die von einer Kante eines ersten Äußeren der Gatetreiberchips (102, 108) und einer entgegengesetzten Kante eines zweiten Äußeren der Gatetreiberchips (102, 108) reicht; das wenigstens eine Leitungsmittel (130, 140, 150, 420, 440, 500, 520, 600, 800, 820) zur Übertragung transversaler elektromagnetischer Wellen ein erstes Leitungsmittel (150) zur Übertragung transversaler elektromagnetischer Wellen aufweist, sowie ein zweites Leitungsmittel (140) zur Übertragung transversaler elektromagnetischer Wellen, die den gemeinsamen Gateeingang (123) der Vielzahl von Leistungstransistorchips (122) mit dem gemeinsamen Ausgang der Vielzahl von Gatetreiberchips (102, 108) verbindet, wobei – das erstes Leitungsmittel (150) zur Übertragung transversaler elektromagnetischer Wellen eine Stromflussrichtung senkrecht zu der ersten Erstreckungsrichtung aufweist; und – das zweite Leitungsmittel (140) zur Übertragung transversaler elektromagnetischer Wellen eine Stromflussrichtung senkrecht zu der] der zweiten Erstreckungsrichtung aufweist.
  16. Leistungstransistorsystem nach Anspruch 15, das weiterhin ein drittes Leitungsmittel (130) zur Übertragung transversaler elektromagnetischer Wellen aufweist, das das erste Leitungsmittel (150) zur Übertragung transversaler elektromagnetischer Wellen, mit dem zweiten Leitungsmittel (140) zur Übertragung transversaler elektromagnetischer Wellen verbindet.
  17. Leistungstransistorsystem nach einem der Ansprüche 15 oder 16, bei dem sämtliche der zueinander parallel geschalteten Leistungstransistorchips (122) des Systems in der ersten Erstreckungsrichtung (r1) hintereinander in einer Reihe angeordnet sind.
  18. Leistungstransistorsystem nach Anspruch 17, bei dem von sämtlichen der zueinander parallel geschalteten Leistungstransistorchips (122) des System, die in der ersten Erstreckungsrichtung (r1) hintereinander in einer Reihe angeordnet sind, keiner zu einem der direkt benachbarten anderen der Leistungstransistorchips (122) senkrecht zur ersten Erstreckungsrichtung (r1) einen Versatz (a) aufweist, der größer oder gleich ist als die Breite (b) dieses Leistungstransistorchips (122).
  19. Leistungstransistorsystem nach Anspruch 17 oder 18, bei sämtliche der zueinander parallel geschalteten Leistungstransistorchips (122) des Systems von einer Geraden durchschnitten werden, die parallel zur ersten Erstreckungsrichtung (r1) verläuft.
  20. Elektronikmodul nach einem der Ansprüche 17 bis 19, bei dem sämtliche der zueinander parallel geschalteten Leistungstransistorchips (122) des Elektronikmoduls in einer einzigen Reihe angeordnet sind.
DE102012218670.0A 2011-10-13 2012-10-12 Elektronikmodul und leistungstransistorsystem Active DE102012218670B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/272,741 US8487407B2 (en) 2011-10-13 2011-10-13 Low impedance gate control method and apparatus
US13/272,741 2011-10-13

Publications (2)

Publication Number Publication Date
DE102012218670A1 true DE102012218670A1 (de) 2013-04-18
DE102012218670B4 DE102012218670B4 (de) 2023-02-02

Family

ID=47990927

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012218670.0A Active DE102012218670B4 (de) 2011-10-13 2012-10-12 Elektronikmodul und leistungstransistorsystem

Country Status (3)

Country Link
US (1) US8487407B2 (de)
CN (1) CN103051312B (de)
DE (1) DE102012218670B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015115271A1 (de) * 2015-09-10 2017-03-16 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
DE102015121680B4 (de) 2015-01-08 2022-01-27 Infineon Technologies Ag Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2862202B1 (de) * 2012-06-19 2016-04-27 ABB Technology AG Substrat zur montage mehrerer leistungstransistoren darauf und leistungshalbleitermodul
US20140264938A1 (en) * 2013-03-14 2014-09-18 Douglas R. Hackler, Sr. Flexible Interconnect
CN115064526A (zh) * 2016-06-01 2022-09-16 罗姆股份有限公司 半导体功率模块
US10137789B2 (en) * 2016-07-20 2018-11-27 Ford Global Technologies, Llc Signal pin arrangement for multi-device power module
FR3055496B1 (fr) * 2016-08-26 2018-09-28 Alstom Transport Technologies Appareil de commutation electrique comportant un dispositif d'interconnexion electrique ameliore
US9994110B2 (en) * 2016-08-30 2018-06-12 Ford Global Technologies, Llc Dual gate solid state devices to reduce switching loss
EP3321959A1 (de) * 2016-11-10 2018-05-16 ABB Schweiz AG Leistungshalbleitermodul
EP3555914B1 (de) * 2016-12-16 2021-02-03 ABB Schweiz AG Leistungshalbleitermodul mit geringer gate-pfad-induktivität
US10312167B2 (en) 2017-02-15 2019-06-04 Infineon Technologies Ag Semiconductor package, assembly and module arrangements for measuring gate-to-emitter/source voltage
JP6795702B2 (ja) * 2017-08-30 2020-12-02 株式会社日立製作所 電力変換装置及び電力変換方法
WO2019202874A1 (ja) * 2018-04-19 2019-10-24 ソニーセミコンダクタソリューションズ株式会社 半導体レーザ駆動装置およびその製造方法
DE102019204889A1 (de) 2019-04-05 2020-10-08 Robert Bosch Gmbh Elektronische Schaltungseinheit
US11716064B1 (en) * 2021-01-05 2023-08-01 Lockheed Martin Corporation Wideband distributed gain equalization circuit
CN116544127B (zh) * 2023-07-07 2023-09-22 赛晶亚太半导体科技(浙江)有限公司 一种具有大电流的功率器件的制备方法及连接结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE202925C (de) 1969-04-30 1900-01-01
DE3538933A1 (de) 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
EP0381849A1 (de) 1989-02-07 1990-08-16 Asea Brown Boveri Ag Schnelle Leistungshalbleiterschaltung
DE3937045A1 (de) 1989-11-07 1991-05-08 Abb Ixys Semiconductor Gmbh Leistungshalbleitermodul
EP0506122A3 (en) 1991-03-29 1994-09-14 Matsushita Electric Ind Co Ltd Power module
DE19628131C2 (de) 1996-07-12 2003-07-17 Semikron Elektronik Gmbh Gatespannungsbegrenzung für eine Schaltungsanordnung
US5747982A (en) * 1996-12-05 1998-05-05 Lucent Technologies Inc. Multi-chip modules with isolated coupling between modules
KR100433799B1 (ko) * 1998-12-03 2004-06-04 가부시키가이샤 히타치세이사쿠쇼 전압구동형 스위칭 소자의 게이트 구동회로
DE10031462A1 (de) 2000-06-28 2002-01-17 Eupec Gmbh & Co Kg Multichip-Anordnung
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
US7327024B2 (en) 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
EP1908049A2 (de) * 2005-06-24 2008-04-09 International Rectifier Corporation Halbleiter-halbbrückenmodul mit geringer induktivität
US7791208B2 (en) 2007-09-27 2010-09-07 Infineon Technologies Ag Power semiconductor arrangement
DE102010002627B4 (de) * 2010-03-05 2023-10-05 Infineon Technologies Ag Niederinduktive Leistungshalbleiterbaugruppen

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121680B4 (de) 2015-01-08 2022-01-27 Infineon Technologies Ag Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE102015115271A1 (de) * 2015-09-10 2017-03-16 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren
US9888563B2 (en) 2015-09-10 2018-02-06 Infineon Technologies Ag Electronics assembly with interference-suppression capacitors
DE102015115271B4 (de) 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
US10008411B2 (en) 2016-12-15 2018-06-26 Infineon Technologies Ag Parallel plate waveguide for power circuits
US10319631B2 (en) 2016-12-15 2019-06-11 Infineon Technologies Ag Parallel plate waveguide for power semiconductor package
US10410952B2 (en) 2016-12-15 2019-09-10 Infineon Technologies Ag Power semiconductor packages having a substrate with two or more metal layers and one or more polymer-based insulating layers for separating the metal layers
US10453742B2 (en) 2016-12-15 2019-10-22 Infineon Technologies Ag Power semiconductor package having a parallel plate waveguide

Also Published As

Publication number Publication date
DE102012218670B4 (de) 2023-02-02
US8487407B2 (en) 2013-07-16
CN103051312A (zh) 2013-04-17
CN103051312B (zh) 2015-10-14
US20130093046A1 (en) 2013-04-18

Similar Documents

Publication Publication Date Title
DE102012218670B4 (de) Elektronikmodul und leistungstransistorsystem
DE102015121680B4 (de) Leistungshalbleitermodul, das eine flexible leiterplattenverbindung mit einer niedrigen gate-treiberinduktivität aufweist und verfahren zum herstellen
DE102015115271B4 (de) Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
DE102014111931B4 (de) Niederinduktive Schaltungsanordnung mit Laststromsammelleiterbahn
DE60127027T2 (de) Halbleiterelement mit Leistungsverdrahtungsstruktur
DE102009046258B3 (de) Leistungshalbleitermodul und Verfahren zum Betrieb eines Leistungshalbleitermoduls
EP0166968B1 (de) Halbleiter-Modul für eine schnelle Schaltanordnung
DE102005036116B4 (de) Leistungshalbleitermodul
DE112014002405T5 (de) Halbleitervorrichtung
DE112016003111B4 (de) Leistungs-halbleitermodul
DE102012213407A1 (de) Halbleiteranordnung
DE102015101086B4 (de) Leistungshalbleitermodulanordnung
DE112016005574B4 (de) Halbleitermodule
DE102008047028B4 (de) Schaltungsanordnung zur Ansteuerung eines Leistungshalbleiterschalters und Halbleitermodul
DE102012217624A1 (de) Niederinduktives Halbleitermodul
DE102013207507B3 (de) Leistungsmodul, Stromrichter und Antriebsanordnung mit einem Leistungsmodul
EP0750352A2 (de) Halbleiter-Bauelement-Konfiguration
DE102011082986A1 (de) Integrierte schaltkreisbaugruppe mit reduzierter parasitärerschleifeninduktivität
EP3032581B1 (de) Schaltzellenanordnung für Wechselrichter
DE112021002909T5 (de) Halbleiterbauteil
DE102005034012A1 (de) Leistungshalbleiterbauteil, insbesondere für das Treiben induktionsarmer Lasten, und Verfahren zur Herstellung eines Leistungshalbleiterbauteils
EP0738008A2 (de) Leistungshalbleitermodul
DE102018220949C5 (de) Halbleitervorrichtung
DE112017000077T5 (de) Halbleitervorrichtung mit isolierendem gate und verfahren zum herstellen einer halbleitervorrichtung mit isolierendem gate
DE102018107094B4 (de) Multi-Package-Oberseitenkühlung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative