DE102012209188B4 - Schaltungsanordnung mit einem einstellbaren Transistorbauelement - Google Patents

Schaltungsanordnung mit einem einstellbaren Transistorbauelement Download PDF

Info

Publication number
DE102012209188B4
DE102012209188B4 DE102012209188.2A DE102012209188A DE102012209188B4 DE 102012209188 B4 DE102012209188 B4 DE 102012209188B4 DE 102012209188 A DE102012209188 A DE 102012209188A DE 102012209188 B4 DE102012209188 B4 DE 102012209188B4
Authority
DE
Germany
Prior art keywords
transistors
transistor
state
load
activation state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102012209188.2A
Other languages
English (en)
Other versions
DE102012209188A1 (de
Inventor
Dr. Hirler Franz
Martin Feldtkeller
Dr. Deboy Gerald
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of DE102012209188A1 publication Critical patent/DE102012209188A1/de
Application granted granted Critical
Publication of DE102012209188B4 publication Critical patent/DE102012209188B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H03K17/041—Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/0412—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit
    • H03K17/04123—Modifications for accelerating switching without feedback from the output circuit to the control circuit by measures taken in the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Schaltungsanordnung, die aufweist: eine Transistoranordnung (70) mit n Transistoren, wobei n ≥ 2, von denen jeder einen Gateanschluss (G) und eine Laststrecke zwischen einem Sourceanschluss (S) und einem Drainanschluss (D) aufweist, wobei m, mit m ≤ n und m ≥ 1, der n Transistoren zusätzlich zu dem Gateanschluss (G) einen Steueranschluss (G2) aufweisen, wobei der Steueranschluss (G2) jedes der m Transistoren dazu ausgebildet ist, ein Steuersignal (S2) zu erhalten, das einen Aktivierungszustand des Transistors einstellt, wobei die Laststrecken der n Transistoren parallel geschaltet sind und eine Laststrecke der Transistoranordnung (70) bilden; und eine Ansteuerschaltung (40), die dazu ausgebildet ist, den Aktivierungszustand der m Transistoren, die einen Steueranschluss (G2) aufweisen, unabhängig von den anderen der Transistoren auf einen ersten oder einen zweiten Aktivierungszustand einzustellen, einen Lastzustand der Transistoranordnung (70) zu ermitteln und k, mit k ≥ 0, Transistoren abhängig vom Lastzustand auszuwählen, die im ersten Aktivierungszustand betrieben werden, und n – k Transistoren auszuwählen, die im zweiten Aktivierungszustand betrieben werden.

Description

  • Ausführungsbeispiele der vorliegenden Erfindung betreffen eine Schaltungsanordnung mit einem einstellbaren Transistorbauelement, insbesondere mit einem Transistorbauelement, das einen Gateanschluss und einen weiteren Steueranschluss aufweist.
  • Transistorbauelemente, wie beispielsweise MOSFETs, sind im Industrie- und Automobilbereich als elektronische Schalter weit verbreitet. MOSFETs können bei hohen Schaltfrequenzen betrieben werden und weisen im Vergleich zu Relais eine geringe Größe auf.
  • Allerdings treten Verluste auf, wenn ein MOSFET betrieben wird. Diese Verluste umfassen hauptsächlich (a) Ohmsche Verluste und (b) kapazitive Verluste, die wie folgt auftreten:
    • (a) Obwohl MOSFETs bei hohen Schaltfrequenzen betrieben werden können, schalten sie nicht abrupt ein oder aus, sondern sie wechseln allmählich zwischen einem Ein-Zustand, bei dem ein Ohmscher Widerstand des MOSFETs einen Minimalwert annimmt, und einem Aus-Zustand, bei der MOSFET sperrt und einen Stromfluss verhindert. Der Minimalwert des Ohmschen Widerstandes eines MOSFET wird auch als Einschaltwiderstand bezeichnet. Ohmsche Verluste treten auf, wenn sich der MOSFET im Ein-Zustand befindet und resultieren aus dem Einschaltwiderstand des MOSFETs. Wenn der MOSFET seinen Betriebszustand vom Ein-Zustand zum Aus-Zustand, oder umgekehrt, ändert, treten zusätzlich während dieser Übergangsphasen Schaltverluste auf. In vielen Anwendungen dominieren die Schaltverluste die Gesamtverluste des MOSFET bei niedrigen Lastströmen.
    • (b) Außerdem umfasst ein MOSFET eine spannungsabhängige Ausgangskapazität (die üblicherweise als COSS bezeichnet wird), die üblicherweise eine Drain-Source-Kapazität CDS zwischen den Drain- und Sourceanschlüssen und eine Gate-Drain-Kapazität CGD zwischen den Gate- und Drainanschlüssen aufweist. Wenn der MOSFET vom Ein-Zustand in den Aus-Zustand übergeht, wird die Ausgangskapazität geladen, d. h. Energie wird in der Ausgangskapazität gespeichert; die Ausgangskapazität wird entladen, wenn der MOSFET vom Aus-Zustand in den Ein-Zustand übergeht. Die Ausgangsenergie EOSS, die die in der Ausgangskapazität gespeicherte Energie ist, ist hauptsächlich abhängig von der Spannung über der Drain-Source-Strecke, wenn sich der MOSFET im Aus-Zustand befindet, und ist abhängig von dem Kapazitätswert der Ausgangskapazität. Die in der Ausgangskapazität gespeicherte Energie definiert die kapazitiven Verluste des MOSFET. Bei vielen Anwendungen dominieren die kapazitiven Verluste die Schaltverluste unter normalen Lastbedingungen.
  • Die Ohmschen Verluste sind proportional zum Quadrat des Laststroms, während die kapazitiven Verluste nicht vom Laststrom abhängig sind. Daher können abhängig von den speziellen Lastbedingungen die Ohmschen Verluste oder die kapazitiven Verluste dominieren. Wenn beispielsweise ein an den MOSFET angeschlossene Last einen niedrigen Laststrom zieht, so dass ein geringer Strom durch den MOSFET im Ein-Zustand fließt, können die kapazitiven Verluste die Gesamtverluste hauptsächlich ausmachen. Wenn die Last jedoch einen hohen Laststrom zieht, können die Ohmschen Verluste und die Schaltverluste während der Übergangsphase die Gesamtverluste hauptsächlich ausmachen. Die Schaltverluste während der Übergangsphasen und die kapazitiven Verluste sind direkt proportional zu der Schaltfrequenz des Bauelements.
  • Zusätzlich ist die Ausgangsladung QOSS, also die in der Ausgangskapazität gespeicherte Ladung, bei einigen Anwendungen wichtig. So wird beispielsweise die Ausschaltverzögerung des MOSFET bei niedrigen Lastströmen durch diese Ausgangsladung dominiert. Dies ist die Ladung, die in der Ausgangskapazität gespeichert werden muss, bevor der Transistor vollständig ausschaltet. Diese Ausgangskapazität wird durch den Laststrom bereitgestellt. Dadurch nimmt die Ausschaltverzögerung umgekehrt proportional mit abnehmendem Laststrom zu.
  • Die US 2008/0024012 A1 beschreibt eine Schaltungsanordnung mit mehreren parallel geschalteten Transistoren, die einzeln ansteuerbar sind, wobei abhängig von einem Lastzustand der Schaltungsanordnung einzelne Transistoren eingeschaltet oder ausgeschaltet werden.
  • Die DE 10 2006 026 943 A1 beschreibt einen Transistor mit mehreren Transistorzellen, die jeweils eine Gateelektrode und eine Feldelektrode aufweisen. Die Feldelektroden einzelner Transistorzellen sind an einen Sourceanschluss des Transistors angeschlossen, während die Feldelektroden anderer Transistorzellen an einen Gateanschluss des Transistors angeschlossen sind.
  • Aufgabe der vorliegenden Erfindung ist es daher, eine Schaltungsanordnung mit einem Transistorbauelement, insbesondere einem MOSFET, zur Verfügung zu stellen, bei der die Verluste und die Ausschaltverzögerung abhängig von den Lastbedingungen minimiert werden kann, und einen Schaltwandler mit einer solchen Schaltanordnung zur Verfügung zu stellen.
  • Diese Aufgabe wird durch eine Schaltungsanordnung gemäß Anspruch 1 und durch einen Schaltwandler gemäß Anspruch 20 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Ein erster Aspekt der vorliegenden Erfindung betrifft eine Schaltungsanordnung mit einer Transistoranordnung, die n Transistoren, mit n ≥ 2, aufweist, die jeweils einen Gateanschluss und eine Laststrecke zwischen einem Sourceanschluss und einem Drainanschluss aufweisen, wobei m, mit m ≤ n und m ≥ 1, der n Transistoren einen Steueranschluss aufweisen. Der Steueranschluss jeder der Transistoren ist dazu ausgebildet, ein Steuersignal zu erhalten, das einen Aktivierungszustand des Transistors einstellt. Die Laststrecken der n Transistoren sind parallel geschaltet und bilden eine Laststrecke der Transistoranordnung. Eine Ansteuerschaltung ist dazu ausgebildet, den Aktivierungszustand der m Transistoren, die einen Steueranschluss aufweisen, unabhängig von anderen der mehreren Transistoren auf einen ersten oder zweiten Aktivierungszustand einzustellen, einen Lastzustand der Transistoranordnung zu ermitteln und k, mit k ≥ 0, Transistoren auszuwählen, die so angesteuert werden, dass sie den ersten Aktivierungszustand annehmen, und m – k Transistoren auszuwählen, die so angesteuert werden, dass sie den zweiten Aktivierungszustand annehmen, und zwar abhängig von dem Lastzustand.
  • Ein zweiter Aspekt betrifft einen Schaltwandler mit Eingangsanschlüssen zum Anlegen einer Eingangsspannung, Ausgangsanschlüssen zum Bereitstellen einer Ausgangsspannung, einer zwischen die Eingangsanschlüsse und die Ausgangsanschlüsse gekoppelten Gleichrichter-Induktor-Anordnung (Gleichrichter-Spulen-Anordnung), und mit einer Steuerschaltung, die dazu ausgebildet ist, ein Ausgangsspannungssignal zu erhalten, das abhängig von der Ausgangsspannung ist, ein Ansteuersignal bereitzustellen, und einen von wenigstens zwei unterschiedlichen Betriebszuständen anzunehmen. Eine Transistoranordnung umfasst n Transistoren, mit n ≥ 2, die jeweils einen Gateanschluss und eine Laststrecke zwischen einem Sourceanschluss und einem Drainanschluss aufweisen, wobei wenigstens m, mit m ≤ n und m ≥ 1, der n-Transistoren einen Steueranschluss aufweisen, wobei der Steueranschluss jedes der m Transistoren ausgebildet ist, ein Steuersignal zu erhalten, das einen Aktivierungszustand des Transistors einstellt, und wobei die Laststrecken der n Transistoren parallel geschaltet sind und eine Laststrecke der Transistoranordnung bilden. Eine Ansteuerschaltung ist dazu ausgebildet, den Aktivierungszustand der m Transistoren, die einen Steueranschluss aufweisen, unabhängig von anderen der Transistoren auf einen ersten oder einen zweiten Aktivierungszustand einzustellen, einen Lastzustand der Transistoranordnung zu ermitteln und k Transistoren, mit k ≥ 0, auszuwählen, die so angesteuert werden, dass sie den ersten Aktivierungszustand annehmen, und m – k Transistoren auszuwählen, die so angesteuert werden, dass sie den zweiten Aktivierungszustand annehmen, und zwar abhängig vom Betriebszustand der Steuerschaltung.
  • Ausführungsbeispiele werden nachfolgend anhand von Zeichnungen erläutert. Diese Zeichnungen dienen zur Erläuterung des Grundprinzips, so dass nur solche Merkmale dargestellt sind, die zum Verständnis des Grundprinzips notwendig sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen, sofern nichts anderes angegeben ist, gleiche Bezugszeichen gleiche Merkmale mit gleicher Bedeutung.
  • 1 zeigt eine Schaltungsanordnung, die die Verwendung eines Transistorbauelements zum Schalten eines Laststroms veranschaulicht.
  • 2 veranschaulicht schematisch die Spannungsabhängigkeit einer Ausgangskapazität eines Transistorbauelements.
  • 3 veranschaulicht schematisch ein erstes Ausführungsbeispiel eines Transistorbauelements, das eine spannungsabhängige Ausgangskapazität aufweist.
  • 4 veranschaulicht schematisch die in der Ausgangskapazität eines Transistorbauelements gemäß 3 gespeicherte Energie abhängig von einem Ansteuerpotential an einem Steueranschluss und abhängig von einer Spannung über einer Laststrecke des Transistors.
  • 5 veranschaulicht schematisch ein zweites Ausführungsbeispiel eines Transistorbauelements, das eine spannungsabhängige Ausgangskapazität aufweist.
  • 6 veranschaulicht schematisch ein drittes Ausführungsbeispiel eines Transistorbauelements, das eine spannungsabhängige Ausgangskapazität aufweist.
  • 7 veranschaulicht ein erstes Ausführungsbeispiel einer Schaltungsanordnung, die eine Transistoranordnung mit mehreren Transistoren und einer Ansteuerschaltung aufweist.
  • 8 veranschaulicht ein zweites Ausführungsbeispiel einer Schaltungsanordnung, die eine Transistoranordnung mit mehreren Transistoren und einer Ansteuerschaltung aufweist.
  • 9 veranschaulicht ein drittes Ausführungsbeispiel einer Schaltungsanordnung, die eine Transistoranordnung mit mehreren Transistoren und einer Ansteuerschaltung aufweist.
  • 10 veranschaulicht ein Ausführungsbeispiel der Ansteuerschaltung im Detail.
  • 11 veranschaulicht ein erstes Ausführungsbeispiel einer Lastdetektionsschaltung, die in der Ansteuerschaltung ausgebildet ist.
  • 12 die 12A und 12B aufweist, veranschaulicht das Funktionsprinzip der Ansteuerschaltung gemäß einem ersten Ausführungsbeispiel.
  • 13 veranschaulicht ein zweites Ausführungsbeispiel einer Lastdetektionsschaltung, die in der Ansteuerschaltung ausgebildet ist.
  • 14 veranschaulicht das Funktionsprinzip der Ansteuerschaltung gemäß einem zweiten Ausführungsbeispiel.
  • 15 veranschaulicht eine Querschnittsdarstellung eines Halbleiterkörpers, in dem Transistorzellen von zwei Transistoren angeordnet sind.
  • 16 veranschaulicht ein Ausführungsbeispiel eines Schaltwandlers, der als Schalter eine Transistoranordnung aufweist.
  • 17 veranschaulicht das Funktionsprinzip des Schaltwandlers im Burstbetrieb.
  • 18 veranschaulicht ein Ausführungsbeispiel eines IGBT, der eine spannungsabhängige Ausgangskapazität aufweist.
  • Um ein besseres Verständnis von Ausführungsbeispielen zu ermöglichen, die nachfolgend erläutert werden, wird die Verwendung eines Transistorbauelements als elektronischer Schalter anhand von 1 nachfolgend erläutert. 1 zeigt ein Schaltbild mit einem Transistorbauelement 10, der als elektronischer Schalter, der einen Strom durch eine Last Z schaltet, dient. Das Transistorbauelement 10, das in dem Beispiel gemäß 1 als MOSFET ausgebildet ist, umfasst einen Gateanschluss G, der dazu ausgebildet ist, ein Ansteuersignal S10 von einer Ansteuerschaltung 20 zu erhalten, und eine Laststrecke. Die Laststrecke, die auch als interne Laststrecke bezeichnet werden kann, verläuft innerhalb des Transistors zwischen einem Drainanschluss D und einem Sourceanschluss S. Die Laststrecke D-S ist in Reihe zu einer Last Z geschaltet, wobei die Reihenschaltung mit dem Transistor 1 und der Last Z zwischen Anschlüsse für ein erstes und ein zweites Versorgungspotential V+, GND geschaltet ist. Die Last Z kann eine Ohmsche Last sein, wie beispielsweise eine Glühbirne, eine induktive Last, wie beispielsweise eine Spule, ein Transformator oder ein Induktionsmotor, oder eine kapazitive Last.
  • Der Transistor 10 kann durch die Ansteuerschaltung 20, die ein geeignetes Ansteuersignal S10 am Gateanschluss G des Transistors 10 erzeugt, ein- und ausgeschaltet werden. Das Ansteuersignal ist beispielsweise ein pulsweitenmoduliertes (PWM) Signal. Dies ist allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind.
  • Wenn der MOSFET eingeschaltet ist, d. h. wenn sich der MOSFET im Ein-Zustand befindet, fließt ein Laststrom ID durch die Last Z und die Laststrecke des Transistors 10, wobei die Amplitude des Laststroms ID hauptsächlich definiert ist durch die Versorgungsspannung zwischen den Anschlüssen für das erste und zweite Versorgungspotential V+, GND und durch die Eigenschaften der Last Z. Wenn sich der Transistor 10 im Ein-Zustand befindet, treten Ohmsche Verluste in dem Transistor 10 auf. Diese Verluste resultieren aus dem Einschaltwiderstand des Transistors 10 und dem durch den Transistor 10 fließenden Laststrom ID. Wenn der MOSFET seinen Betriebszustand vom Ein-Zustand in den Aus-Zustand ändert, d. h. wenn der Motor ausgeschaltet wird, oder umgekehrt, erhöhen sich die Verluste für eine kurze Zeitdauer. Dies ist bedingt durch das gleichzeitige Vorhandensein von hohen Strömen und hohen Spannungen an den Lastanschlüssen D, S des Transistors 10 während einer Übergangsphase zwischen dem Ein-Zustand und dem Aus-Zustand.
  • Transistorbauelemente, insbesondere MOSFETs, umfassen eine Ausgangskapazität, die zwischen den Drain- und Sourceanschlüssen und den Drain- und Gateanschlüssen wirkt und die üblicherweise eine Drain-Source-Kapazität CDS zwischen den Drain- und Sourceanschlüssen D, S und eine Gate-Drain-Kapazität CGD zwischen den Gate- und Drainanschlüssen G, D aufweist. In 1 ist die Drain-Source-Kapazität CDS schematisch dargestellt. In diesem Zusammenhang sei erwähnt, dass die Drain-Source-Kapazität und die Drain-Gate-Kapazität im Kleinsignalersatzschaltbild als parallel geschaltet angesehen werden können. Ein Kapazitätswert COSS der Ausgangskapazität ist abhängig von der Spannung zwischen den Drain- und Sourceanschlüssen D, S des Transistors. Die Abhängigkeit des Kapazitätswerts COSS von der Spannung VDS zwischen den Drain- und Sourceanschlüssen D, S ist in 2 schematisch dargestellt.
  • Wenn der Transistor 10 ausgeschaltet wird und die Spannung VDS über der Laststrecke des Transistors 10 ansteigt, wird die Ausgangskapazität geladen, d. h. Energie wird in der Ausgangskapazität gespeichert. Entsprechend wird die Ausgangskapazität entladen, wenn der MOSFET eingeschaltet wird. Das Laden der Ausgangskapazität, wenn der MOSFET ausgeschaltet wird, und das Entladen der Ausgangskapazität, wenn der MOSFET eingeschaltet wird, bewirkt Verluste, die nachfolgend als kapazitive Verluste bezeichnet werden.
  • Verluste, die auftreten, wenn das Transistorbauelement 10 im Schaltbetrieb betrieben wird, d. h. wenn das Transistorbauelement 10 zyklisch ein- und ausgeschaltet wird, umfassen Ohmsche Verluste, Schaltverluste während der Übergangsphasen und kapazitive Verluste. Welche dieser Verluste überwiegen, ist abhängig von dem Lastzustand (der Lastbedingung) des Transistorbauelements 10. Der Lastzustand des Transistorbauelements 10 wird hauptsächlich definiert durch den Laststrom ID, der im Ein-Zustand durch den Transistor 10 fließt, wird aber auch definiert durch die Schaltfrequenz, bei der der Transistor 10 ein- und ausgeschaltet wird.
  • Die kapazitiven Verluste sind abhängig von der Energie, die in der Ausgangskapazität gespeichert wird, wenn der Transistor 10 ausgeschaltet wird. Diese Energie ist abhängig von dem Kapazitätswert COSS der Ausgangskapazität und der maximalen Spannung über der Laststrecke des Transistors 10, wenn sich der Transistor im Aus-Zustand befindet.
  • Es gibt Transistorbauelemente, bei denen der Kapazitätswert COSS der Ausgangskapazität abhängig ist von der Spannung über der Laststrecke des Transistors. 2 veranschaulicht schematisch eine solche Spannungsabhängigkeit des Ausgangskapazitätswerts COSS von der Spannung über dem Transistor. In 2 bezeichnet COSS den Ausgangskapazitätswert und VDS bezeichnet die Spannung zwischen den Drain- und Sourceanschlüssen D, S des Transistors. Anhand von 2 ist ersichtlich, dass es eine Spannung VDS0 gibt, bei der der Ausgangskapazitätswert COSS wesentlich abnimmt, wenn die Spannung VDS zunimmt.
  • Die Spannung VDS0 kann von verschiedenen Faktoren abhängig sein. In 2 sind außer der Kurve, bei der der Ausgangskapazitätswert bei VDS0 rasch abnimmt, zwei weitere Kurven dargestellt, bei denen der Kapazitätswert bei einer Spannung oberhalb VDS0 rasch absinkt bzw. bei einer Spannung niedriger als VDS0 rasch absinkt. Die Spannung VDS0 kann abhängig sein von dem maximalen Kapazitätswert, der bei niedrigen Drain-Source-Spannungen VDS auftritt. Gemäß einem Ausführungsbeispiel nimmt VDS0 bei abnehmendem maximalem Kapazitätswert COSS ab.
  • Die in der Ausgangskapazität gespeicherte Energie ist gegeben durch:
    Figure DE102012209188B4_0002
    wobei VDSon die Spannung über der Laststrecke ist, wenn sich der Transistor im Ein-Zustand befindet und VDSoff die Spannung über der Laststrecke ist, wenn sich der Transistor 10 im Aus-Zustand befindet. COSS(VDS) ist der Ausgangskapazitätswert, der abhängig ist von der Spannung VDS. Da die Spannung VDSon über den Transistor 10 im Ein-Zustand üblicherweise sehr klein und wesentlich geringer ist als die Spannung VDSoff im Aus-Zustand, kann die Gleichung (1a) wie folgt vereinfacht werden:
    Figure DE102012209188B4_0003
  • Anhand von 2 und anhand der Gleichungen (1a) bzw. (1b) ist ersichtlich, dass die in der Ausgangskapazität gespeicherte Energie EOSS, und dadurch die kapazitiven Verluste, reduziert werden können durch Verringern des Spannungswerts VDS0 bei der der Ausgangskapazitätswert COSS abnimmt, und durch Verringern des Plateauwertes, d. h. des maximalen Kapazitätswerts bei niedrigen Spannungen VDS.
  • Drei Ausführungsbeispiele von Transistorbauelementen, die eine spannungsabhängige Ausgangskapazität aufweisen und bei denen die Spannungsabhängigkeit der Ausgangskapazität eingestellt werden kann, werden nachfolgend anhand der 3, 5 und 6 erläutert. Die 3, 5 und 6 zeigen lediglich schematisch drei unterschiedliche Arten von Transistorbauelementen mit spannungsabhängiger Ausgangskapazität. Die in den 3, 5 und 6 dargestellten Transistorbauelemente können auf vielfältige verschiedene Weise modifiziert werden. Außerdem gibt es auch andere Arten von Transistorbauelementen mit spannungsabhängigen Ausgangskapazitäten, die im Zusammenhang mit nachfolgend erläuterten Ausführungsbeispielen verwendet werden können.
  • Das in 3 dargestellte Transistorbauelement ist als MOSFET ausgebildet und umfasst ein Sourcegebiet 13, das an einen Sourceanschluss S angeschlossen ist, und ein Draingebiet 17, das an einen Drainanschluss D angeschlossen ist. Der MOSFET umfasst außerdem ein Driftgebiet 11 und ein Bodygebiet 12. Das Bodygebiet 12 ist zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 angeordnet und das Driftgebiet 11 ist zwischen dem Bodygebiet 12 und dem Draingebiet 17 angeordnet. Das Sourcegebiet 13, das Bodygebiet 12, das Driftgebiet 11 und das Draingebiet 17 sind in einem Halbleiterkörper 100 integriert. Der MOSFET gemäß 3 ist als vertikaler MOSFET ausgebildet, d. h. als MOSFET, bei dem das Sourcegebiet 13 und das Draingebiet 17 in einer vertikalen Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet sind. In diesem Fall fließt ein Strom im Wesentlichen in einer vertikalen Richtung durch den Halbleiterkörper 100, wenn sich der MOSFET im Ein-Zustand befindet. Allerdings ist das Ausbilden des MOSFET als vertikaler MOSFET lediglich ein Beispiel. Das nachfolgend erläuterte Grundprinzip ist auch auf laterale MOSFETs anwendbar, bei denen die Source- und Draingebiete in einer lateralen Richtung eines Halbleiterkörpers beabstandet zueinander angeordnet sind.
  • Das Sourcegebiet 13 und das Bodygebiet 12 sind beide an eine Sourceelektrode 14 angeschlossen, wobei die Sourceelektrode 14 an den Sourceanschluss S angeschlossen ist. Dies ist bei MOSFETs allgemein üblich.
  • Der MOSFET umfasst außerdem eine Gateelektrode 15, die an einen Gateanschluss G angeschlossen ist. Die Gateelektrode 15 ist benachbart zu dem Bodygebiet 17 angeordnet. Ein Gatedielektrikum 16 ist zwischen der Gateelektrode 15 und dem Bodygebiet 12 angeordnet. In allgemein bekannter Weise dient die Gateelektrode 15 dazu, einen ersten leitenden Kanal in dem Bodygebiet 12 zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 zu steuern. Bei dem in 3 dargestellten Ausführungsbeispiel ist die Gateelektrode 15 eine Trenchelektrode (Grabenelektrode), d. h. die Gateelektrode 15 ist in einem Graben des Halbleiterkörpers 100 angeordnet. Dies ist jedoch lediglich ein Beispiel. Die Gateelektrode 15 könnte auch als planare Elektrode oberhalb des Halbleiterkörpers 100 ausgebildet sein.
  • Der MOSFET ist im Ein-Zustand, wenn das an den Gateanschluss G angelegte elektrische Potential geeignet ist, einen ersten leitenden Kanal entlang des Gatedielektrikums 16 in dem Bodygebiet 12 zu erzeugen, und der MOSFET ist im Aus-Zustand, wenn an dem Gateanschluss 15 kein geeignetes Ansteuerpotential zum Erzeugen eines leitenden Kanals entlang des Gatedielektrikums 16 anliegt.
  • Der MOSFET kann als selbstsperrender MOSFET (Anreicherungs-MOSFET, Enhancement-MOSFET) ausgebildet sein. In diesem Fall ist das Bodygebiet 12 komplementär zu dem Sourcegebiet 13 dotiert. Der in dem Bodygebiet 12 erzeugte und durch die Gateelektrode 15 gesteuerte Kanal ist in diesem Fall ein Inversionskanal. Außerdem kann der MOSFET als n-leitender oder als p-leitender MOSFET ausgebildet sein. Bei einem n-leitenden MOSFET sind das Sourcegebiet 13 und das Draingebiet 17 n-dotiert, während bei einem p-leitenden MOSFET das Sourcegebiet 13 und das Draingebiet 17 p-dotiert sind.
  • Der MOSFET gemäß 3 umfasst außerdem ein Driftsteuergebiet 21, das benachbart zu dem Driftgebiet 11 angeordnet ist und das von dem Driftgebiet 11 durch ein Driftsteuergebietdielektrikum 31 dielektrisch isoliert ist. Das Driftsteuergebiet 21 umfasst ein monokristallines Halbleitermaterial und dient dazu, einen zweiten leitenden Kanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 31 zu erzeugen, wenn sich der MOSFET im Ein-Zustand befindet. Dieser leitende Kanal hilft, den Einschaltwiderstand des MOSFET zu verringern. Wenn sich der MOSFET im Ein-Zustand befindet, fließt der Laststrom in dem Driftgebiet 11 hauptsächlich über den zweiten leitenden Kanal entlang des Driftsteuergebietdielektrikums 31. Wie bei einem herkömmlichen MOSFET kann der Dotierungstyp des Driftgebiets 11 den Dotierungstypen der Source- und Draingebiete 13, 17 entsprechen. In diesem Fall ist der leitende Kanal entlang des Driftsteuergebietdielektrikums 31 ein Akkumulationskanal.
  • Allerdings kann auch, anders als bei herkömmlichen MOSFETs, das Driftgebiet 11 teilweise oder vollständig komplementär zu den Source- und Draingebieten 13, 17 dotiert sein. Wenn das Gatedielektrikum 16 und das Driftsteuergebietdielektrikum 31 in einer horizontalen Richtung beabstandet zueinander angeordnet sind, so dass ein leitender Kanal in dem Bodygebiet 12 und ein leitender Kanal entlang des Driftsteuergebietdielektrikums 31 in der horizontalen Richtung beabstandet zueinander angeordnet sind, sollte das Driftgebiet 11 wenigstens einen Abschnitt aufweisen, der den gleichen Leitungstyp wie das Sourcegebiet 13 aufweist und der sich von dem ersten Kanalgebiet am Gatedielektrikum 16 bis an das zweite Kanalgebiet an dem Driftsteuergebietdielektrikum 31 erstreckt.
  • Der Dotierungstyp des Driftsteuergebiets 21 kann dem Dotierungstyp des Driftgebiets 11 entsprechend oder kann komplementär zu dem Dotierungstyp des Driftgebiets 11 sein. Außerdem kann das Driftgebiet 11 mit zwei unterschiedlich dotierten Abschnitten dotiert sein, von denen einer den Dotierungstyp des Driftsteuergebiets 21 aufweist und von denen der andere komplementär dotiert ist.
  • Um den zweiten leitenden Kanal in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 31 zu erzeugen, ist bei einem n-leitenden Bauelement ein positives elektrisches Potential des Driftsteuergebiets 21 relativ zu dem elektrischen Potential des Driftgebiets 11 oder relativ zu dem elektrischen Potential des Draingebiets 17 notwendig, wobei der zweite leitende Kanal in diesem Fall ein Elektronenkanal ist. Bei einem n-leitenden Bauelement ist der zweite leitende Kanal ein Akkumulationskanal, wenn das Driftgebiet 11 n-dotiert ist, und ein Inversionskanal, wenn das Driftgebiet 11 p-dotiert. Das Driftsteuergebiet 21 ist an einen Steueranschluss G2 gekoppelt, an den ein zum Erzeugen des leitenden Kanals in dem Driftgebiet 11 notwendiges Ansteuerpotential an das Driftgebiet 21 angelegt werden kann. Optional ist ein kapazitives Speicherelement 43, wie beispielsweise ein Kondensator, zwischen den Steueranschluss G2 und den Sourceanschluss S geschaltet. Wenn bei einem n-leitenden MOSFET das Driftsteuergebiet 21 n-dotiert ist, kann ein p-dotiertes Halbleitergebiet 22 zwischen dem Steueranschluss G2 und dem Driftgebiet 21 angeordnet sein. Dieses p-Gebiet 22 liefert die positiven Ladungsträger (Löcher), die benötigt werden, das Driftgebiet 21 auf das elektrische Potential aufzuladen, das zum Erzeugen des zweiten leitenden Kanals in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 31 erforderlich ist.
  • Während das elektrische Potential an dem Gateanschluss G des MOSFET abhängig von dem gewünschten Betriebszustand (Ein-Zustand oder Aus-Zustand) des MOSFET variiert, kann das elektrische Potential an dem Steueranschluss G2 während des Schaltzyklus oder während einer Anzahl aufeinanderfolgender Schaltzyklen konstant gehalten werden. Das elektrische Potential an dem Steueranschluss G2 kann bezogen auf das elektrische Potential an dem Sourceanschluss S konstant sein.
  • Das elektrische Potential an dem Steueranschluss G2 könnte auch im Ein-Zustand und im Aus-Zustand des MOSFET verschiedene Werte annehmen, und zwar abhängig von der Kapazität 43 und der Tiefe und Dicke der Dielektrikumsschicht 31. In diesem Fall kann das dem Steueranschluss G2 zugeführte Ansteuerpotential beispielsweise nur während eines Teils des Aus-Zustands oder nur während eines Teils des Ein-Zustands, beispielsweise durch Laden oder Entladen des Driftsteuergebiets 21 während dieser Zeitdauer, bereitgestellt werden. Das Potential an dem Steueranschluss G2 während der restlichen Zeit ist dann bestimmt durch das Transistorlayout, wie beispielsweise die Kapazität 43 und die Tiefe und Dicke der Dielektrikumsschicht 31. Dies wird nachfolgend noch erläutert.
  • Wenn der MOSFET ausgeschaltet wird, d. h. wenn der leitende Kanal entlang de Gatedielektrikums 16 unterbrochen wird, und wenn eine Spannung zwischen die Drain- und Sourceanschlüsse angelegt wird (eine positive Spannung am Drainanschluss bei einem n-leitenden MOSFET und eine negative Spannung bei einem p-leitenden MOSFET) breitet sich eine Verarmungszone in dem Driftgebiet 11 aus. Diese Verarmungszone bzw. das im Zusammenhang mit der Verarmungszone stehende elektrische Feld bewirkt auch, dass das Driftsteuergebiet 21 an Ladungsträgern verarmt und der zweite leitende Kanal entlang des Driftsteuergebietdielektrikums 31 unterbrochen wird.
  • Bezugnehmend auf 3 ist das Driftsteuergebiet 21 an den Drainanschluss D über ein Gleichrichterelement 23, wie beispielsweise eine Diode, gekoppelt. Das Gleichrichterelement 23 ist so gepolt, dass das elektrische Potential des Driftsteuergebiets 21 über das elektrische Potential des Drainanschluss D ansteigen kann. Während des Aus-Zustands des Bauelements ist das Gleichrichterelement 23 in Vorwärtsrichtung gepolt und das Potential in dem Gebiet des Driftsteuergebiets 21, an das die Diode 23 angeschlossen ist, wird auf dem Potential des Drainanschluss D abzüglich der Flussspannung des Gleichrichterelements 23 festgehalten. Optional umfasst das Driftsteuergebiet 21 ein höher dotiertes Kontaktgebiet 25, an welches die Diode 23 angeschlossen ist. Dadurch hilft das Gleichrichterelement 23 die Akkumulation von thermisch erzeugten Ladungsträgern in dem Driftgebiet 21 zu verhindern, wenn sich das Bauelement 1 im Aus-Zustand befindet.
  • Das Funktionsprinzip, das zuvor für einen n-leitenden MOSFET erläutert wurde, gilt für einen p-leitenden MOSFET in entsprechender Weise, wobei bei einem p-leitenden MOSFET die einzelnen Halbleitergebiete einen komplementären Dotierungstyp aufweisen, die Spannung eine umgekehrte Polung besitzen und die Anschlüsse von polungsabhängigen Bauelementen, wie beispielsweise Dioden, vertauscht sind.
  • Der MOSFET gemäß 3 weist eine Ausgangskapazität mit einem Ausgangskapazitätswert COSS auf, die eine Kennlinie gemäß 2 aufweist und die wesentlich abnimmt, wenn die Spannung einen Schwellenwert VDS0 erreicht. Die in 2 dargestellte Kennlinie, bei der der Ausgangskapazitätswert COSS einen hohen Wert für Spannungen unterhalb des Schwellenwerts VDS0 und einen niedrigeren Wert für Spannung oberhalb des Schwellenwerts VDS0 aufweist, ist gleichbedeutend damit, dass bei Spannungen unterhalb des Schwellenwerts VDS0 der Laststrecke des Transistors mehr Ladung zur Verfügung gestellt werden muss, um die Spannung über der Laststrecke um einen vorgegebenen Spannungswert ΔVDS zu erhöhen, als bei höheren Spannungen, d. h. bei Spannungen oberhalb der Schwellenspannung VDS0. Der Kapazitätswert bei niedrigeren Spannungen kann bis zu 100 mal bis 1000 mal höher sein als der Kapazitätswert bei höheren Spannungen. Dadurch ist bei niedrigeren Spannungen eine Ladung zum Erhöhen der Spannung um ΔVDS 100 mal bis 1000 mal höher als die bei höheren Spannungen benötigte Ladung. MOSFETs des in 3 dargestellten Typs können so realisiert sein, dass sie eine Durchbruchspannung zwischen 50 V und 2000 V (2 kV) aufweisen. Die Spannung VDS0, bei der die Ausgangskapazität abnimmt, liegt beispielsweise zwischen 5 V und 50 V bei solchen MOSFETs.
  • Der Mechanismus, der die oben erläuterte Spannungsabhängigkeit des Ausgangskapazitätswerts des MOSFET gemäß 3 bewirkt, ist nachfolgend erläutert. Wenn sich der MOSFET im Ein-Zustand befindet, werden Ladungsträger in dem Driftgebiet 11 entlang des Driftsteuergebietdielektrikums 31 akkumuliert, wobei die Ladungsträger einen Akkumulations- oder Inversionskanal in dem Driftgebiet 11 bilden. Diese akkumulierte Ladung übersteigt die Hintergrundladung – die aus der Grunddotierung resultiert – des Driftgebiets 11 und umfasst bei einem n-Kanaltransistor Elektronen. Dieselbe Ladungsmenge des entgegengesetzten Typs bildet einen Akkumulations- oder Inversionskanal in dem Driftsteuergebiet 21. Die beiden akkumulierten Ladungsmengen sind auf beiden Seiten des Driftsteuergebietdielektrikums 31 angeordnet. Im Ein-Zustand ist ein Kondensator mit einer großen Kapazität CDDCR zwischen Drain 17 und Driftgebiet 11 auf einer Seite und dem Driftsteuergebiet 21 auf der anderen Seite vorhanden. Das Driftsteuergebietdielektrikum 31 bildet das Kondensatordielektrikum dieses Kondensators. Der Kondensator liegt in Reihe zu einer Spannungsquelle (in 3 nicht dargestellt), die an den Steueranschluss G2 und den Sourceanschluss S und/oder den optionalen Kondensator 43, der zwischen das Driftsteuergebiet 21 und den Sourceanschluss S geschaltet ist, angeschlossen ist. Der Kondensator mit der Kapazität CDDCR trägt wesentlich zu der Drain-Source-Kapazität CDS bei und trägt dadurch wesentlich zu der Ausgangskapazität COSS bei. Wenn der MOSFET ausgeschaltet ist, d. h. wenn der Kanal entlang des Gate-Dielektrikums 16 unterbrochen ist, müssen diese elektrischen Überschussladungen, die entlang des Driftsteuergebietdielektrikums 31 akkumuliert sind, aus dem Driftgebiet 11 entfernt werden, bevor die Spannung über dem Driftgebiet 11, und dadurch die Spannung zwischen den Drain- und Sourceanschlüssen D, S, wesentlich ansteigen kann. Wenn die entlang des Driftsteuergebietdielektrikums 31 akkumulierten Ladungen entfernt wurden, breitet sich eine Verarmungszone in dem Driftgebiet 11 aus und die Spannung über dem Driftgebiet 11 steigt an. Zu dem Zeitpunkt, zu dem die Drain-Source-Spannung VDS beim Übergang zwischen dem Ein-Zustand und dem Aus-Zustand die ursprüngliche Spannung des Driftsteuergebiets 21 erreicht, d. h. die Spannung an dem Steueranschluss G2, sind die Akkumulationsladungen auf beiden Seiten des Driftsteuergebietdielektrikums 31 entfernt, so dass der durch die Akkumulationsladungen gebildete Kondensator CDDCR verschwindet. Die Steigung des Absinkens der Kapazität CDDCR ist steil und tritt bei einer in 2 dargestellten Spannung VDS0 auf, die nahe der ursprünglichen Spannung VDS des ursprünglichen Driftsteuergebiets 21 ist. Wenn sich die Verarmungszone in dem Driftgebiet 11 ausbreitet, werden auch Ladungsträger in dem Driftgebiet 11 gespeichert. Allerdings ist die Menge an Ladungsträgern, die benötigt wird, um die Spannung VDS um eine gegebene Spannungsdifferenz ΔVDS zu erhöhen, wesentlich geringer als die Menge an Ladungsträgern, die benötigt wird, um die Spannung VDS zu erhöhen, wenn noch Ladungsträger entlang des Driftsteuergebietdielektrikums 31 akkumuliert sind. Bei dem MOSFET gemäß 3 ist die Spannung VDS0 (vgl. 2), bei der der Ausgangskapazitätswert COSS wesentlich abnimmt, daher die Spannung, bei der die entlang des Driftsteuergebietdielektrikums 31 akkumulierten Ladungsträger entfernt wurden, und bei der sich eine Raumladungszone in dem Driftgebiet 11 auszubreiten beginnt.
  • Die Schwellenspannung VDS0, bei der der Ausgangskapazitätswert COSS abnimmt, d. h. bei der die in dem Driftgebiet 11 akkumulierten Ladungsträger entfernt wurden, sowie das Maximum des Ausgangskapazitätswerts COSS, das bei niedrigen Drain-Source-Spannung VDS0 auftritt, ist abhängig von dem an das Driftsteuergebiet 21 angelegten Ansteuerpotential VG2, wobei die Schwellenspannung VDS0 zunimmt, wenn das an das Driftsteuergebiet 21 angelegte Potential VG2 zunimmt. Mit anderen Worten: Die entlang des Driftsteuergebietdielektrikums 31 akkumulierte Ladung nimmt zu, wenn das elektrische Potential VG2 des Driftsteuergebiets 21 zunimmt.
  • Bei dem in 3 dargestellten MOSFET kann das Ansteuerpotential VG2 durch eine Ansteuerschaltung (in 3 nicht dargestellt) bereitgestellt werden, das an den Steueranschluss G2 angeschlossen ist. Wenn das elektrische Potential VG2 an der Steuerelektrode G2 durch eine Ansteuerschaltung 40 mit einem niedrigen internen Widerstand bereitgestellt wird, ist die Steigung des Absinkens des Ausgangskapazitätswerts COSS sehr steil und tritt genau bei der in 2 dargestellten Spannung VDS0 auf. In diesem Fall ist das elektrische Potential an dem Steueranschluss G2 annähernd konstant, Ladungen, die aus dem Driftsteuergebiet 21 entfernt werden, wenn der Transistor in den Aus-Zustand übergeht, fließen die Ansteuerschaltung 40 und diese Ladungen werden durch die Ansteuerschaltung 40 wieder bereitgestellt, wenn der Transistor wieder eingeschaltet wird.
  • Wenn das elektrische Potential VG2 an dem Steueranschluss durch eine Ansteuerschaltung (in 3 nicht dargestellt) mit einem höheren internen Widerstand bereitgestellt wird, kann ein zusätzlicher Kondensator, wie beispielsweise der Kondensator 43 gemäß 3, zwischen das Driftsteuergebiet 21 oder den Steueranschluss G2 und beispielsweise die Sourceelektrode S des Transistors geschaltet werden. Dieser Kondensator 43 kann Teil der Ansteuerschaltung 40. Wenn die Ansteuerschaltung 40 einen höheren Widerstand aufweist, können Ladungen aus dem Driftsteuergebiet 21 nicht oder nicht vollständig in die Ansteuerschaltung 40 zurückfließen. In diesem Fall führt ein Absinken der Akkumulationsladung entlang des Driftsteuergebietdielektrikums 31 zu einem Ansteigen der Ladung auf dem Kondensator 43, zu einem Ansteigen der Spannung zwischen den Anschlüssen des Kondensators 43 und schließlich zur einem Anstieg des Potentials an dem Anschluss G2. Eine erhöhte Spannung an dem Anschluss G2 beeinflusst die Spannung VDS0 derart, dass VDS0 ebenfalls erhöht wird. Durch Einstellen der Kapazität des Kondensators 43 und des internen Widerstands (der internen Impedanz) der Ansteuerschaltung 40, die an den Steueranschluss G2 angeschlossen ist, kann die Steigung, mit der der Kapazitätswert COSS bei ansteigender Spannung VDS abnimmt, eingestellt werden.
  • Das elektrische Potential VG2 an dem Steueranschluss G2 kann variieren, wenn der Transistor vom Ein-Zustand in den Aus-Zustand, oder umgekehrt, übergeht, wobei eine Potentialdifferenz oder ein Potentialhub zwischen dem elektrischen Potential im Ein-Zustand und dem Aus-Zustand abhängig sein kann von dem internen Widerstand der Ansteuerschaltung 40, die das Ansteuerpotential VG2 bereitstellt, und einem Kapazitätswert der Kapazität 43. Dieser Potentialhub tritt automatisch dann auf, wenn die Ladungen, die aus dem Driftsteuergebiet 21 entfernt werden, wenn der Transistor in den Aus-Zustand übergeht, nicht vollständig durch die Ansteuerschaltung 40 übernommen werden, sondern in der Kapazität 43 gepuffert werden, bis der Transistor 1 erneut eingeschaltet wird.
  • Sofern das Ansteuerpotential VG2 so erzeugt wird, dass während eines Schaltzyklus, der einen Ein-Zustand und einen Aus-Zustand beinhaltet, auftreten können, werden Änderungen des Ansteuerpotentials VG2 durch die Ansteuerschaltung 40 nur entweder während der Ein-Zustände oder während der Aus-Zustände vorgenommen oder sogar nur während eines Teils des Ein-Zustands oder eines Teils des Aus-Zustands. Ansonsten könnten Stabilitätsprobleme bei Regeln des Ansteuerpotentials VG2 auftreten. Um das Ansteuerpotential VG2 nur während des Ein-Zustands oder des Aus-Zustands oder sogar nur während eines Teils des Ein-Zustands oder des Aus-Zustands einzustellen, ist die Ansteuerschaltung 40 beispielsweise dazu ausgebildet, eine niedrige Ausgangsimpedanz nur während solcher Zeitdauern aufzuweisen, bei der das Ansteuerpotential eingestellt werden soll, und weist ansonsten eine hohe Ausgangsimpedanz auf. Die hohe Ausgangsimpedanz erlaubt, dass das elektrische Potential an dem Steueranschluss G2 schwingen kann, ohne die Ansteuerschaltung 40 zu belasten. Das Ansteuerpotential, das die Ansteuerschaltung 40 an den Steueranschluss G2 während solcher Zeitdauern anliegt, während der sie einen niedrigere Ausgangsimpedanz aufweist, kann während des Schaltzyklus oder sogar während mehrerer Schaltzyklen konstant gehalten werden, um Ansteuerverluste zu vermeiden. Dieses Potential wird nur abhängig vom Lastzustand angepasst.
  • Bei dem MOSFET gemäß 3 ist die in der Ausgangskapazität gespeicherte Ladung, wenn der MOSFET ausgeschaltet ist, und die in der Ausgangskapazität gespeicherte elektrische Energie EOSS daher abhängig von dem elektrischen Potential an dem Driftsteuergebiet 21. 4 zeigt Simulationsergebnisse, die für einen MOSFET gemäß 3 erhalten wurden, wobei in 4 die elektrische Energie EOSS, die in der Ausgangskapazität gespeichert ist, abhängig von der maximalen Drain-Source-Spannung an den Anschlüssen des Transistors bei Ausschalten des Transistors dargestellt ist. Die Energie EOSS ist für drei unterschiedliche Potentiale des Driftsteuergebiets 21 dargestellt, die in dem dargestellten Beispiel VG2,1 = 13 V, VG2,2 = 10 V, VG2,3 = 7 V betragen. In dem vorliegenden Beispiel verringert sich die in der Ausgangskapazität gespeicherte elektrische Energie um etwa 50% bei den höchsten Spannungen VDS, wenn das elektrische Potential VG2 des Driftsteuergebiets 21 von 13 V auf 7 V reduziert wird. Während die verringerte Energie EOSS hinsichtlich der kapazitiven Verluste günstig ist, steigt der Einschaltwiderstand (RDSon) des MOSFET an, wenn VG2 von 13 V auf 7 V reduziert wird. Dies ist allerdings vernachlässigbar, wenn der MOSFET bei Niedriglastbedingungen geschaltet wird. Der Einschaltwiderstand ist der Widerstand zwischen den Drain- und Source-Anschlüssen D, S, wenn sich der MOSFET im Ein-Zustand befindet.
  • Abhängig von dem jeweiligen Bauelement kann VDS0 auch Null oder negativ sein. In diesem Fall kann das Ansteuerpotential VG2 Null oder negativ sein.
  • 5 veranschaulicht ein weiteres Ausführungsbeispiel eines MOSFET mit einem spannungsabhängigen Ausgangskapazitätswert COSS. Dieser MOSFET weist anstelle eines Driftsteuergebiets 21 benachbart zu dem Driftgebiet 11 eine Feldelektrode 51 auf. Die Feldelektrode 51 umfasst beispielsweise ein Metall oder ein hochdotiertes polykristallines Halbleitermaterial, wie beispielsweise Polysilizium. Die Feldelektrode 51 ist benachbart zu dem Driftgebiet 11 angeordnet und ist durch ein Feldelektrodendielektrikum 52 dielektrisch gegenüber dem Driftgebiet 11 isoliert. Die Feldelektrode 52 ist an den Steueranschluss G2 angeschlossen. In dem Ausführungsbeispiel gemäß 5 ist die Feldelektrode 51 unterhalb der Gateelektrode 15 angeordnet, wobei die Gateelektrode 15 und die Feldelektrode 51 in einem gemeinsamen Graben des Halbleiterkörpers 100 angeordnet und dielektrisch voneinander isoliert sind. Allerdings ist das Anordnen der Gateelektrode 15 und der Feldelektrode 51 im selben Graben lediglich ein Beispiel. Die Feldelektrode 51 könnte auch in einem separaten Graben angeordnet sein. Außerdem kann die Feldelektrode 51 auch als planare Elektrode ausgebildet sein, die oberhalb des Halbleiterkörpers 100 angeordnet ist. Der MOSFET gemäß 5 ist als vertikaler Transistor ausgebildet. Allerdings könnte der MOSFET auch als lateraler Transistor ausgebildet sein. Außerdem ist das Anordnen der Gateelektrode 15 in einem Graben lediglich ein Beispiel. Die Feldelektrode 51 könnte auch als planare Elektrode oberhalb einer Oberfläche des Halbleiterkörpers 100 angeordnet sein. Dies gilt in entsprechender Weise auch für den MOSFET gemäß 3.
  • Wie der MOSFET gemäß 3 kann der MOSFET gemäß 5 als selbstsperrender MOSFET (Anreicherung-MOSFET) ausgebildet sein. In diesem Fall ist das Bodygebiet 12 komplementär zu dem Sourcegebiet 13 und dem Draingebiet 17 dotiert. Der MOSFET kann als n-leitender MOSFET oder als p-leitender MOSFET ausgebildet sein. Bei einem n-leitenden MOSFET sind die Source- und Draingebiete 13, 17, ebenso wie das Driftgebiet 11, n-dotiert, während bei einem p-MOSFET das Sourcegebiet 13, das Draingebiet 15 und das Driftgebiet 11 p-dotiert sind. Das Funktionsprinzip des MOSFET gemäß Figur wird nachfolgend anhand eines n-MOSFET erläutert. Dieses Funktionsprinzip gilt allerdings auch für einen p-MOSFET, wobei in diesem Fall die Dotierungstypen der einzelnen Halbleitergebiete komplementär zu den Dotierungstypen eines n-MOSFET sind und die Spannungen ein umgekehrtes Vorzeichen aufweisen.
  • Wenn der MOSFET in Betrieb ist, kann ein festes Ansteuerpotential bzw. eine feste Ansteuerspannung an den Steueranschluss G2 angelegt werden. Diese Ansteuerspannung VG2 ist beispielsweise eine Spannung, die auf das Potential an dem Sourceanschluss S bezogen ist. Der Betriebszustand des MOSFET wird durch das elektrische Potential an dem Gateanschluss G definiert, wobei dieses Potential abhängig von dem gewünschten Betriebszustand (Ein-Zustand oder Aus-Zustand) des MOSFET variiert. Bei einem n-leitenden MOSFET ist die Ansteuerspannung VG2 an dem Steueranschluss G2 beispielsweise eine positive Spannung. Wenn sich der MOSFET im Ein-Zustand befindet, wird ein leitender Kanal durch die Gateelektrode 15 entlang des Gatedielektrikums 16 in dem Bodygebiet 12 erzeugt. Bei einem selbstsperrenden MOSFET ist dieser leitende Kanal ein Inversionskanal. Außerdem kann ein zweiter leitender Kanal, der ein Akkumulationskanal ist, durch die Feldelektrode 51 in dem Driftgebiet 11 entlang des Feldelektrodendielektrikums 52 erzeugt werden, um den Widerstand des üblicherweise niederohmigen Driftgebiets 11 weiter zu reduzieren.
  • Wenn der MOSFET ausgeschaltet wird, und der erste leitende Kanal entlang des Gatedielektrikums 16 unterbrochen wird, ist der Mechanismus derselbe wie bei dem MOSFET gemäß 3, d. h. Ladungsträger, die den zweiten leitenden Kanal in dem Driftgebiet 11 erzeugen, müssen entfernt werden, bevor sich eine Verarmungszone in dem Driftgebiet 11 ausbreitet. Bei einem MOSFET gemäß 5 sind die Ladungsträger, die den zweiten leitenden Kanal bilden, entlang des Feldelektrodendielektrikums 52 akkumuliert. Anders als bei dem MOSFET gemäß 3, bei dem das elektrische Potential des Driftsteuergebiets 21 ansteigt, während sich eine Verarmungszone in dem Driftgebiet 11 ausbreitet, kann die Feldelektrode 51 auf dem Ansteuerpotential VG2 gehalten werden, wenn sich der MOSFET im Aus-Zustand befindet. In diesem Betriebszustand kompensiert die Feldelektrode 51 Dotierstoffladungen in dem Driftgebiet 11 teilweise, so dass die Feldelektrode 51 bei einer gegebenen Dotierungskonzentration des Driftgebiets 11 dazu beiträgt, die Spannungsfestigkeit des Bauelements zu erhöhen.
  • Wie bei dem Bauelement gemäß 3 kann eine Kapazität 43 (in gestrichelten Linien dargestellt) an den Steueranschluss G2 angeschlossen werden und kann insbesondere zwischen den Steueranschluss G2 und den Sourceanschluss S geschaltet werden. In diesem Fall kann das elektrische Potential an dem Steueranschluss G2 auch unterschiedliche Werte im Ein-Zustand und Aus-Zustand des MOSFET annehmen, und zwar abhängig von der Kapazität 43 und der Tiefe und Dicke der Dielektrikumsschicht 52. Das Ansteuerpotential, das an den Steueranschluss G2 angelegt wird, kann beispielsweise nur während eines Teils des Aus-Zustands oder während eines Teils des Ein-Zustands zur Verfügung gestellt werden, beispielsweise durch Laden oder Entladen des Driftsteuergebiets 21 während dieser Zeitdauern. Das Potential an dem Steueranschluss G2 während der restlichen Zeit wird dann bestimmt durch das Transistorlayout, wie beispielsweise die Kapazität 43 und die Tiefe und Dicke der Dielektrikumsschicht 52. Die Kapazität 43 kann eine externe Kapazität sein, oder kann in dem Halbleiterkörper 100 integriert sein.
  • Wie bei dem MOSFET gemäß 3 nimmt die in der Ausgangskapazität gespeicherte elektrische Energie zu, wenn das Ansteuerpotential VG2 an dem Steueranschluss G2 zunimmt.
  • 6 veranschaulicht ein weiteres Ausführungsbeispiel eines MOSFET mit einer spannungsabhängigen Ausgangskapazität COSS. Dieser MOSFET ist als sogenannter ”Superjunction”-MOSFET ausgebildet und umfasst anstelle eines Driftsteuergebiets 21 benachbart zu dem Driftgebiet 11, wie bei dem Bauelement gemäß 3, ein Kompensationsgebiet 61 in dem Driftgebiet 11. Das Kompensationsgebiet 61 ist komplementär zu dem Driftgebiet 11 dotiert, wobei ein pn-Übergang zwischen dem Kompensationsgebiet 61 und dem Driftgebiet 11 gebildet ist.
  • Das Kompensationsgebiet 61 ist von dem Bodygebiet 12 getrennt und ist an den Steueranschluss G2 angeschlossen. In diesem Zusammenhang bedeutet ”getrennt”, dass das Kompensationsgebiet 61 sich nicht an das Bodygebiet 12 anschließt. Dies ermöglicht, dass das Kompensationsgebiet 61 ein anderes elektrisches Potential als das Bodygebiet 12 annimmt. Bei dem Ausführungsbeispiel gemäß 6 ist ein Abschnitt des Driftgebiets 11 zwischen dem Kompensationsgebiet 61 und dem Bodygebiet 12 angeordnet. Allerdings können auch andere Maßnahmen zum Trennen des Kompensationsgebiets 61 und des Bodygebiets 12 vorgesehen werden, wie beispielsweise Dielektrikumsschichten.
  • Bei einem n-leitenden MOSFET ist das an den Steueranschluss G2 angelegte Ansteuerpotential VG2 negativ (einschließlich Null) bezogen auf das Sourcepotential, während bei einem p-leitenden MOSFET das Ansteuerpotential VG2 positiv (einschließlich Null) bezogen auf das Sourcepotential ist.
  • Der in 6 dargestellte MOSFET ist als vertikaler Trench-Transistor ausgebildet. Bei dieser Art von Transistor sind das Sourcegebiet 13 und das Draingebiet 17 in einer vertikalen Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet und die Gateelektrode 15 ist in einem Graben des Halbleiterkörpers 100 angeordnet. Allerdings könnte der Transistor auch als lateraler Transistor ausgebildet sein. Weiterhin ist das Anordnen der Gateelektrode 15 in einem Graben lediglich ein Beispiel. Die Gateelektrode 15 könnte auch als planare Elektrode (nicht dargestellt) oberhalb einer Oberfläche des Halbleiterkörpers 100 ausgebildet sein.
  • Wie bei den MOSFETs gemäß der 3 und 5 kann der MOSFET gemäß 6 als selbstsperrender MOSFET (Anreichungs-MOSFET) ausgebildet sein. In diesem Fall ist das Bodygebiet 12 komplementär zu dem Sourcegebiet 13 und dem Draingebiet 17 dotiert. Der MOSFET kann als n-leitender MOSFET oder als p-leitender MOSFET ausgebildet sein. Bei einem n-leitenden MOSFET sind die Source- und Draingebiete 13, 17, ebenso wie das Driftgebiet 11, n-dotiert, während bei einem p-leitenden MOSFET das Sourcegebiet 13, das Draingebiet 17 und das Driftgebiet 11 p-dotiert sind.
  • Das Funktionsprinzip des MOSFET gemäß 6 wird nachfolgend anhand eines n-MOSFET erläutert. Allerdings gilt dieses Funktionsprinzip auch für einen p-leitenden MOSFET, wobei in diesem Fall die Dotierungstypen der einzelnen Halbleitergebiete komplementär zu den Dotierungstypen eines n-MOSFET sind und die Polaritäten von Spannungen ein umgekehrtes Vorzeichen besitzen.
  • Wenn der MOSFET in Betrieb ist, kann ein festes Ansteuerpotential oder eine feste Ansteuerspannung an den Steueranschluss G2 angelegt werden. Diese Ansteuerspannung VG2 ist beispielsweise eine Spannung relativ zu dem Potential an dem Sourceanschluss S. Der Betriebszustand des MOSFET wird durch das elektrische Potential an dem Gateanschluss G definiert, wobei dieses Potential abhängig von dem gewünschten Betriebszustand (Ein-Zustand oder Aus-Zustand) des MOSFET variiert. Bei einem n-leitenden MOSFET ist die Ansteuerspannung VG2 an dem Steueranschluss G2 beispielsweise eine negative Spannung. Wenn der MOSFET im Ein-Zustand ist, wird ein leitender Kanal durch die Gateelektrode 15 entlang des Gatedielektrikums 16 in dem Bodygebiet 12 erzeugt, so dass Ladungsträger (Elektronen bei einem n-leitenden MOSFET) von dem Sourcegebiet 13 über den leitenden Kanal in dem Bodygebiet 12 und das Driftgebiet 11 an das Draingebiet 17 fließen können. Bei einem selbstsperrenden MOSFET (Anreicherungs-MOSFET) ist der leitende Kanal in dem Bodygebiet 12 ein Inversionskanal.
  • Wenn der MOSFET ausgeschaltet wird und der leitende Kanal entlang des Gatedielektrikums 16 unterbrochen wird, breitet sich eine Verarmungszone in dem Driftgebiet 11 beginnend an dem pn-Übergang zwischen dem Bodygebiet 12 und dem Driftgebiet 11 und beginnend an dem pn-Übergang zwischen dem Kompensationsgebiet 61 und dem Driftgebiet 11 aus. Im Aus-Zustand wird die Mehrzahl der Dotierstoffe (der Dotierstoffladung) in dem Driftgebiet 11 durch komplementäre Dotierstoffe in dem Kompensationsgebiet 61 ”kompensiert”. Dieser Mechanismus ermöglicht eine höhere Dotierungskonzentration in dem Driftgebiet 11, was zu einem höheren Einschaltwiderstand im Vergleich zu herkömmlichen (Nicht-Superjunction-)Bauelementen führt, ohne die Spannungsfestigkeit zu verringern. Das Vorhandensein des Kompensationsgebiets 61 führt jedoch auch zu einer erhöhten Ausgangskapazität im Vergleich zu herkömmlichen Bauelementen.
  • Bei dem Bauelement gemäß 6 kann die Ausgangskapazität durch geeignetes Einstellen des Ansteuerpotentials VG2 eingestellt werden. Bei einem n-leitenden (p-leitenden) Transistor nimmt die Ausgangskapazität mit zunehmendem Absolutwert eines negativen (positiven) Ansteuerpotentials ab. Allerdings hat das Anlegen eines Ansteuerpotentials VG2, das sich von Null unterscheidet, den Effekt, dass dauerhaft ein Verarmungsgebiet zwischen dem Kompensationsgebiet 61 und dem Driftgebiet 11 vorhanden ist, wobei die Weite dieses Verarmungsgebiets mit zunehmendem Absolutwert des Ansteuerpotentials VG2 zunimmt. Dieses Verarmungsgebiet schnürt das Driftgebiet 11 jedoch teilweise ab, was gleichbedeutend damit ist, dass die Weite eines Kanals in dem Driftgebiet 11, in dem die Ladungsträger fließen können, reduziert ist. Dies führt zu einem Ansteigen des Einschaltwiderstands des Transistors.
  • Bezugnehmend auf die Beschreibung im Zusammenhang mit den 3 bis 6, und insbesondere im Zusammenhang mit 4, nimmt die in der Ausgangskapazität des Transistors gemäß der 3 und 5 gespeicherte elektrische Ladung ab, wenn der Absolutwert des Ansteuerpotentials VG2 an den Steueranschlüssen G2 verringert wird. Wenn allerdings das Ansteuerpotential VG2 an dem Steueranschluss G2 verringert wird, nimmt die Leistungsfähigkeit des zweiten leitenden Kanals, der durch das Ansteuerpotential VG2 gesteuert wird, ab. Wenn die Leistungsfähigkeit des zweiten leitenden Kanals abnimmt, erhöhen sich Ohmsche Verlust während des Ein-Zustandes.
  • Bei dem Bauelement gemäß 6 nimmt die in der Ausgangskapazität gespeicherte elektrische Energie ab, wenn der Absolutwert des Ansteuerpotentials VG2 an dem Steueranschluss G2 zunimmt. Wenn allerdings das Ansteuerpotential an dem Steueranschluss G2 erhöht wird, wird der Kanal in dem Driftgebiet 11 teilweise abgeschnürt, was zu einer Erhöhung von Ohmschen Verlusten im Ein-Zustand führt.
  • Die Transistoren gemäß der 3, 5 und 6 können mit mehreren identischen Strukturen, die allgemein als Transistorzellen bezeichnet werden können, realisiert werden. In den 3, 5 und 6 ist nur eine Transistorzelle dargestellt. Bei einem Transistor mit mehreren Transistorzellen sind diese Transistorzellen parallel geschaltet, indem die Sourcegebiete 13 der einzelnen Zellen an eine gemeinsame Sourceelektrode angeschlossen sind, indem die Gateelektroden 15 der einzelnen Zellen an einem gemeinsamen Gateanschluss angeschlossen sind, indem die Drain- und Driftgebiete 17, 11 der einzelnen Zellen an einen gemeinsamen Drainanschluss D angeschlossen und indem das Driftsteuergebiet 21 (vgl. 3), die Feldelektrode 51 (vgl. 5) oder das Kompensationsgebiet 61 (vgl. 8) an einem gemeinsamen Steueranschluss G2 angeschlossen sind.
  • Bezugnehmend auf die vorangehende Beschreibung im Zusammenhang mit den 3, 5 und 6 gibt es einen Tradeoff (eine Austauschbeziehung, eine gegenseitige Abhängigkeit) zwischen Ohmschen Verlusten und kapazitiven Verlusten, wobei dieser Tradeoff abhängig ist von dem Lastzustand des Transistors. Der Lastzustand wird beispielsweise definiert durch den Transistor im Ein-Zustand fließenden Laststrom und/oder durch eine Schaltfrequenz, bei der der Transistor betrieben wird. Wenn der Laststrom beispielsweise hoch ist, ist es wünschenswert, den Einschaltwiderstand zu reduzieren, um Ohmsche Verluste zu reduzieren, selbst wenn das zu einem geringen Anstieg der Gesamtschaltverluste führt. Obwohl die kapazitiven Verluste unabhängig sind von dem Strom nehmen die Schaltverluste in Übergangsphasen während dem Einschalten und/oder dem Ausschalten bei hohen Lastströmen zu. Diese Ohmschen Verluste dominieren die Gesamtverluste bei hohen Lastströmen hauptsächlich, da sie mit dem Quadrat des Laststroms zunehmen. Bei niedrigen Lastströmen ist es hingegen wünschenswert, die kapazitiven Verluste zu reduzieren, indem die in der Ausgangskapazität in jedem Schaltzyklus gespeicherte Energie reduziert wird, da bei niedrigen Lastströmen die kapazitiven Verluste die Gesamtverluste hauptsächlich dominieren. Wenn die Schaltfrequenz gering ist, ist es wünschenswert, die Ohmschen Verluste zu reduzieren, da bei geringen Schaltfrequenzen die Ohmschen Verluste hauptsächlich die Gesamtverluste dominieren.
  • Eine Schaltungsanordnung zum Schalten einer elektrischen Last, die hinsichtlich Verlusten in einem optimalen Arbeitspunkt betrieben werden kann, wird nachfolgend anhand von 7 erläutert. Diese Schaltungsanordnung umfasst eine Transistoranordnung 70 mit einer Vielzahl von (mit mehreren) n Transistoren 1 1, 1 n, wobei n ≥ 2. Jeder Transistor weist eine Laststrecke zwischen einem Drainanschluss D1, Dn und einem Sourceanschluss S1, Sn und einen Gateanschluss G1, Gn auf. Wenigstens einige der Transistoren 1 1, 1 n weisen einen Steueranschluss G21, G2n auf, wobei bei dem Ausführungsbeispiel gemäß 7 jeder der Transistoren 1 1, 1 n einen Steueranschluss G21, G2n aufweist. Die Laststrecken der wenigstens zwei Transistoren 1 1, 1 n sind parallel geschaltet und deren Laststrecken sind zwischen Lastanschlüsse 71, 72 der Transistoranordnung 70 geschaltet.
  • Die Transistoranordnung 70 kann als elektronischer Schalter für eine elektrische Last Z (in gestrichelten Linien dargestellt) betrieben werden. Hierzu kann die Transistoranordnung 70 in Reihe zu der Last geschaltet werden, wobei die Reihenschaltung mit der Last Z und der Transistoranordnung zwischen einen Anschluss für ein positives Versorgungspotential V+ und einen Anschluss für ein negatives Versorgungspotential oder Referenzpotential, wie beispielsweise Masse GND, geschaltet werden kann. Bei dem in 7 dargestellten Ausführungsbeispiel sind die Transistoranordnung 70 und die Last Z in einer Low-Side-Konfiguration verschaltet, d. h., die Transistoranordnung 70 ist zwischen die Last Z und den Anschluss für das negative Versorgungspotential GND geschaltet. Dies ist jedoch lediglich ein Beispiel. Die Transistoranordnung 70 und die Last Z könnten auch in einer High-Side-Konfiguration verschaltet sein, bei der die Transistoranordnung 70 zwischen die Last Z und den Anschluss für das positive Versorgungspotential V+ geschaltet ist.
  • Die Transistoren 1 1, 1 n der Transistoranordnung 70 können entsprechend einem der zuvor anhand der 3, 5 und 6 erläuterten Prinzipien realisiert sein. Allerdings kann auch eine andere Art von Transistor verwendet werden, der außer einem Gateanschluss einen Steueranschluss aufweist, der dazu ausgebildet ist, die Spannungsabhängigkeit einer Ausgangskapazität einzustellen.
  • Bezugnehmend auf 7 weist die Schaltungsanordnung außerdem eine Ansteuerschaltung 40 auf, die an die Gateanschlüsse G1, Gn und die Steueranschlüsse G21, G22 der Transistoren 1 1, 1 n in gekoppelt ist. Bei dem Ausführungsbeispiel gemäß 7 stellt die Ansteuerschaltung 40 ein gemeinsames Ansteuersignal S1 für die Gateanschlüsse G1, Gn der Transistoren 1 1, 1 n zur Verfügung und stellt individuelle Steuersignale S21, S2n zur Verfügung, wobei jedes dieser Steuersignale S21, S2n den Steueranschluss G21, G2n eines der Transistoren 1 1, 1 n zugeführt ist. Diese Steuersignale S21, S2n entsprechen dem zuvor anhand der 3, 5 und 6 erläuterten Ansteuerpotential VG2 und dienen dazu, die Spannungsabhängigkeit der Ausgangskapazität des jeweiligen Transistors einzustellen. Bei der Schaltung gemäß 7 beeinflusst ein erstes Steuersignal S21 die Spannungsabhängigkeit der Ausgangskapazität eines ersten Transistors 1 1, während ein zweites Steuersignal S22 die Spannungsabhängigkeit der Ausgangskapazität eines zweiten Transistors in beeinflusst.
  • Eine Transistoranordnung mit n = 2 Transistoren ist lediglich ein Beispiel. Abhängig von der jeweiligen Anwendung kann eine beliebige Anzahl n von Transistoren parallel geschaltet werden. Die Anzahl von Steuersignalen, die durch die Ansteuerschaltung 40 bereitgestellt wird, kann der Anzahl der Transistoren entsprechen, so dass jedem der Transistoren 1 1, 1 n ein eigenes Steuersignal G21, G2n zugeführt ist. Es ist allerdings auch möglich, weniger Steuersignale als Transistoren zu erzeugen. In diesem Fall können nur einige der Transistoren, nämlich die Transistoren, denen ein Steuersignal zugeführt ist, zwischen den ersten und zweiten Aktivierungszuständen umgeschaltet werden.
  • Die Transistoren 1 1, 1 n können in herkömmlicher Weise durch das Ansteuersignal S1 ein- und ausgeschaltet werden. Die Transistoren 1 1, 1 n werden eingeschaltet, wenn das Ansteuersignal S1 einen Ein-Pegel annimmt, und die Transistoren 1 1, 1 n werden ausgeschaltet, wenn das Ansteuersignal einen Aus-Pegel annimmt. Wenn die Transistoren n-leitende Transistoren sind, entspricht der Ein-Pegel einer positiven Spannung bezogen auf das Sourcepotential, während der Aus-Pegel Null oder einer negativen Spannung bezogen auf das Sourcepotential entspricht. Bei p-leitenden Transistoren entspricht der Ein-Pegel einer negativen Spannung und der Aus-Pegel entspricht Null oder einer positiven Spannung.
  • Außerdem weist bei dem Ausführungsbeispiel gemäß 7 jeder der Transistoren 1 1, 1 n einen Aktivierungszustand auf, der durch das zugehörige Steuersignal S21, S2n eingestellt werden kann. Die Ansteuerschaltung 40 ist dazu ausgebildet, den Aktivierungszustand jedes der Transistoren 1 1, 1 n unabhängig voneinander auf einen von zwei unterschiedlichen Zuständen, nämlich einen ersten Aktivierungszustand oder einen zweiten Aktivierungszustand, einzustellen. Diese Aktivierungszustände sind so gewählt, dass die Transistoren 1 1, 1 n im ersten Aktivierungszustand niedrigere Ohmsche Verluste oder einen niedrigeren Einschaltwiderstand besitzen, als im zweiten Aktivierungszustand. Entsprechend sind die kapazitiven Verluste im ersten Aktivierungszustand höher als im zweiten Aktivierungszustand. Die Anzahl der Transistoren, die unter Verwendung eines Steuersignals zwischen den ersten und zweiten Aktivierungszuständen umgeschaltet werden können, kann geringer sein als die Gesamtzahl n von Transistoren. Es können also m (mit m ≤ n und m ≥ 1) Transistoren zwischen den ersten und zweiten Aktivierungszuständen umgeschaltet werden.
  • Nachfolgend bezeichnet 1 i einen der mehreren Transistoren 1 1, 1 n wenn eine Unterscheidung zwischen den einzelnen Transistoren nicht notwendig ist, und S2i bezeichnet das zugehörige Steuersignal. Der Signalpegel des Steuersignals S2i, der den ersten Aktivierungszustand des zugehörigen Transistors 1 i einstellt, wird nachfolgend als erster Steuersignalpegel bezeichnet, und der Signalpegel des Steuersignals S2i, der den zweiten Aktivierungszustand des Transistors 1 i einstellt, wird nachfolgend als zweiter Steuersignalpegel bezeichnet. Der Absolutwert der ersten und zweiten Steuersignalpegel ist abhängig von der jeweiligen Art des Transistors 1 i. In diesem Zusammenhang sei erwähnt, dass die Transistoren 1 1, 1 n Transistoren desselben Typs oder auch Transistoren unterschiedlichen Typs sein können.
  • Die ersten und zweiten Steuersignalpegel werden aus einem Steuersignalbereich ausgewählt, der geeignet ist, den Aktivierungszustand des Transistors 1 i zu beeinflussen. Dieser Signalpegel und die ersten und zweiten Steuersignalpegel sind abhängig von der jeweiligen Art des Transistors. Es sei beispielsweise angenommen, dass der Transistor 1 i ein n-leitender Transistor mit einem Driftsteuergebiet 21 gemäß 3 ist. In diesem Fall umfasst der Steuersignalbereich positive Signalpegel, wie beispielsweise Signalpegel zwischen 0 V und 20 V. Der erste Steuersignalpegel, der einen niedrigen Einschaltwiderstand einstellt, weist einen höheren Signalpegel auf als der zweite Steuersignalpegel, der einen höheren Einschaltwiderstand einstellt. Gemäß einem Ausführungsbeispiel ist der zweite Steuersignalpegel Null.
  • Bei einem n-leitenden Transistor mit einer Feldplatte 51, wie er in 5 dargestellt ist, kann der Steuersignalpegel von einem negativen Signalpegel bis zu einem positiven Signalpegel reichen, wie beispielsweise von –10 V bis 10 V, wobei der Absolutwert abhängig ist von der Spannungsfestigkeit des Bauelements und abhängig ist von der Dicke des Feldelektrodendielektrikums 52. In diesem Fall ist der erste Steuersignalpegel positiver als der zweite Steuersignalpegel. Gemäß einem Ausführungsbeispiel ist der erste Steuersignalpegel ein positiver Pegel, während der zweite Steuersignalpegel Null oder ein negativer Pegel ist. Bezugnehmend auf 5 bewirkt ein negativer Signalpegel des Steuersignals VG2 ein Verarmungsgebiet in dem Driftgebiet 11 um die Feldplatte 51 herum, auch wenn sich der Transistor im Ein-Zustand befindet. Dieses Verarmungsgebiet bewirkt einen erhöhten Einschaltwiderstand.
  • Bei einem Transistor mit Kompensationszone 61, wie er in 6 dargestellt ist, kann der Steuersignalpegel von einem negativen Signalpegel, wie beispielsweise –10 V, bis Null reichen. Bei dieser Art von Transistor ist der erste Steuersignalpegel positiver als der zweite Steuersignalpegel. Gemäß einem Ausführungsbeispiel ist der erste Steuersignalpegel Null, während der zweite Steuersignalpegel ein negativer Pegel ist.
  • Die Erläuterungen bezüglich des Steuersignalbereichs und der ersten und zweiten Steuersignalpegel gilt für p-leitende Transistoren entsprechend, wobei bei p-leitenden Transistoren die Signalpegel, die den Signalbereich definieren, im Vergleich zu einem n-leitenden Transistor ein umgekehrtes Vorzeichen aufweisen, wobei der erste Steuersignalpegel negativer ist als der zweite Steuersignalpegel.
  • Die Transistoranordnung 70 weist eine Ausgangskapazität COSS,70 auf, die der Summe der Ausgangskapazitäten COSS,1, COSS,n der einzelnen parallel geschalteten Transistoren 1 1, 1 n entspricht. Allgemein gilt:
    Figure DE102012209188B4_0004
    wobei COSS,i die Ausgangskapazitäten der parallel geschalteten Transistoren 1 i bezeichnet. Entsprechend ist die in der Ausgangskapazität des Transistors gespeicherte Ausgangsenergie EOSS,70:
    Figure DE102012209188B4_0005
    wobei EOSS,i die in einem der parallel geschalteten Transistoren 1 i gespeicherte Ausgangsenergie bezeichnet, wobei diese Energie abhängig ist von einer Spannung V70 über der Laststrecke der Transistoranordnung 70.
  • Außerdem weist die Transistoranordnung 70 einen Einschaltwiderstand RON,70 auf, die wie folgt abhängig ist von den Einschaltwiderständen RON,i der einzelnen Transistoren 1 i:
    Figure DE102012209188B4_0006
  • Die Gleichungen (2)–(4) sind nicht auf n = 2 parallel geschaltete Transistoren beschränkt, sondern sind für eine beliebige Anzahl von n Transistoren gültig, wobei n ≥ 2.
  • In jedem der parallel geschalteten Transistoren 1 i gibt es einen Tradeoff zwischen Ohmschen Verlusten und kapazitiven Verlusten. Die Ohmschen Verluste und die kapazitiven Verluste der Transistoranordnung 70 können eingestellt werden durch Variieren einer Anzahl k von Transistoren, die sich in dem ersten Aktivierungszustand befinden, und Variieren einer Anzahl von m – k Transistoren, die sich in dem zweiten Aktivierungszustand befinden, wobei k ≤ m. Hier bezeichnet m die Anzahl der Transistoren, die zwischen dem ersten und zweiten Aktivierungszustand umgeschaltet werden können, wobei m ≤ n, was bereits zuvor erläutert wurde.
  • Zu Zwecken der Erläuterung sei angenommen, dass die einzelnen parallel geschalteten Transistoren 1 i identisch sind und dass diese Transistoren einen ersten Einschaltwiderstand RON1 aufweisen, wenn sich die Transistoren 1 i im ersten Aktivierungszustand befinden, und einen zweiten Einschaltwiderstand RON2 aufweisen, wenn sich die Transistoren im zweiten Aktvierungszustand befinden, wobei der zweite Einschaltwiderstand RON2 wesentlich höher ist als der erste Einschaltwiderstand RON1. Außerdem sei angenommen, dass m = n Transistoren zwischen den ersten und zweiten Aktivierungszuständen umgeschaltet werden können. Wenn beispielsweise alle Transistoren 1 i im ersten Aktivierungszustand sind, ist der Einschaltwiderstand RON,70 der Transistoranordnung 70 bezugnehmend auf Gleichung (4):
    Figure DE102012209188B4_0007
  • Wenn beispielsweise einer der n Transistoren im ersten Aktivierungszustand ist, während die anderen n – 1 Transistoren im zweiten Aktivierungszustand sind, dann ist der Einschaltwiderstand RON,70 der Transistoranordnung bezugnehmend auf Gleichung (4) gegeben durch:
    Figure DE102012209188B4_0008
    wobei RON,70 ≈ RON1 (6b), wenn der zweite Einschaltwiderstand Ron2 wesentlich höher ist als der erste Einschaltwiderstand RON1, wie beispielsweise 10 mal höher.
  • Anhand der Gleichungen (5), (6a) und (6b) ist ersichtlich, dass durch Variieren der Anzahl der Transistoren, die sich im ersten Aktivierungszustand befinden, der Gesamteinschaltwiderstand RON,70 der Transistoranordnung 70 variiert werden kann. Wenn die einzelnen Transistoren 1 i identisch sind und im ersten Aktivierungszustand einen ersten Einschaltwiderstand RON1 und im zweiten Aktivierungszustand einen zweiten Einschaltwiderstand RON2 aufweisen, wobei RON2 >> Ron1, dann kann der Einschaltwiderstand RON,70 der Transistoranordnung 70 in diskreten Schritten von RON1/n zwischen RON1/n und RON1 variiert werden durch Variieren der Anzahl von k Transistoren, die sich im ersten Aktivierungszustand befinden.
  • Die einzelnen Transistoren 1 i so zu realisieren, dass sie identisch sind, ist lediglich ein Beispiel. Die einzelnen Transistoren können so realisiert sein, dass sie im ersten Aktivierungszustand unterschiedliche Einschaltwiderstände besitzen und dass sie im zweiten Aktivierungszustand unterschiedliche Einschaltwiderstände besitzen. Einschaltwiderstand RON,70 der Transistoranordnung 70 kann dennoch durch Variieren der Anzahl k von Transistoren, die sich im ersten Aktivierungszustand befinden, variiert werden.
  • Wenn die Anzahl k von Transistoren, die im ersten Aktivierungszustand sind, erhöht wird, um den Einschaltwiderstand RON,70 zu reduzieren, und um dadurch die ohmschen Verluste zu reduzieren, steigen die kapazitiven Verluste an. Da die ohmschen Verluste und die kapazitiven Verluste die abhängig sind von dem Lastzustand, gibt es für jeden Lastzustand eine optimale Anzahl k von Transistoren im ersten Aktivierungszustand. Gemäß einem Ausführungsbeispiel ist die Ansteuerschaltung 40 dazu ausgebildet, den Lastzustand der Transistoranordnung 70 zu detektieren oder zu ermitteln und die Anzahl k von Transistoren, die im ersten Aktivierungszustand betrieben werden, und die Anzahl m – k, mit m ≤ n, Transistoren, die im zweiten Aktivierungszustand betrieben werden, abhängig von dem Lastzustand zu wählen.
  • Wenn die einzelnen Transistoren unterschiedliche Einschaltwiderstände besitzen, kann nicht nur die Anzahl k der Transistoren, die im ersten Aktivierungszustand betrieben werden, den Gesamteinschaltwiderstand und die kapazitiven Verluste beeinflussen, sondern auch die Auswahl der Transistoren, die im ersten Aktivierungszustand betrieben werden, kann den Einschaltwiderstand und die kapazitiven Verluste beeinflussen.
  • Der Einschaltwiderstand jedes der einzelnen Transistoren, die sich im ersten Aktivierungszustand befinden, kann durch geeignetes Auswählen des aktiven Gebiets oder der Größe des einzelnen Transistors eingestellt werden. Es ist allgemein bekannt, dass der Einschaltwiderstand eines Transistors abnimmt, wenn die Fläche des aktiven Bereichs zunimmt.
  • Die Transistoranordnung 70 kann ein Zellenfeld mit mehreren identischen Transistorzellen aufweisen. Dieses Zellenfeld kann in n Gruppen von Transistorzellen unterteilt werden, wobei jede dieser n Gruppen wenigstens eine Transistorzelle aufweist. Die Transistorzellen jeder Gruppe können parallel geschaltet sein, so dass die Transistorzellen jeder Gruppe einen der n Transistoren der Transistoranordnung 70 bilden. Die Größe jedes dieser Transistoren ist abhängig von der Anzahl der Transistorzellen, die der Transistor aufweist, und der Einschaltwiderstand jedes dieser Transistoren ist annährend proportional zu der Anzahl der Transistorzellen, die er aufweist. Dadurch kann der Einschaltwiderstand der einzelnen Transistoren durch geeignetes Auswählen der Anzahl von Transistorzellen, die in jedem der Transistoren enthalten sind, eingestellt werden.
  • Gemäß einem Ausführungsbeispiel umfasst die Transistoranordnung 70 n Transistoren, die unterschiedliche Größen besitzen. Gemäß einem Ausführungsbeispiel ist die Größe jedes Transistors a·pi, wobei i aus einem Intervall ausgewählt ist, das ganzzahlige Zahlen zwischen 0 und n – 1 aufweist, das heißt i ∊ [0, n – 1]. Die Größe eines kleinsten der n-Transistoren ist a(= a·p0), die nachfolgend als ”Grundgröße” bezeichnet wird. Die Größe jedes der n Transistoren ist ein Vielfaches der Grundgröße, wobei ein größter der Transistoren eine Größe a·pn-1 aufweist. p kann eine beliebige Zahl mit p > 0 sein. Gemäß einem Ausführungsbeispiel gilt: p = 2.
  • Zu Zwecken der Erläuterung sei angenommen, dass der Einschaltwiderstand jedes der n Transistoren im zweiten Aktivierungszustand wesentlich höher ist als der Einschaltwiderstand des kleinsten Transistors (des Transistors mit der Größe a) im ersten Aktivierungszustand, so dass jeder Transistor, der sich im zweiten Zustand befindet, als deaktiviert angesehen werden kann. In diesem Fall entspricht die Fläche des aktiven Gebiets oder die Größe der Transistoranordnung 70 der Summe der Größen der Transistoren, die sich im ersten Aktivierungszustand befinden. Daher kann durch geeignetes Auswählen der Transistoren, die sich im ersten Aktivierungszustand befinden, die aktive Fläche der Transistoranordnung 70 zwischen a(= a·p0) und
    Figure DE102012209188B4_0009
    variiert werden. Wenn beispielsweise p = 2, kann das aktive Gebiet der Transistoranordnung 70 zwischen a und a·(2n – 1) in Schritten von (mit einer Granularität) von a variiert werden. Der Einschaltwiderstand der Transistoranordnung 70 ist umgekehrt proportional zu der Transistorgröße. Es sei r0 der Einschaltwiderstand des kleinsten Transistors (des Transistors mit der Größe a), dann kann der Einschaltwiderstand der Transistoranordnung zwischen R0, wenn sich nur der kleinste Transistor im ersten Aktivierungszustand befindet, und R0/(2n – 1), wenn sich alle Transistoren im ersten Aktivierungszustand befinden, variiert werden, und zwar durch geeignetes Auswählen der Transistoren, die sich im ersten Aktivierungszustand befinden.
  • Die ersten und zweiten Aktivierungszustände können insbesondere so gewählt werden, dass der Einschaltwiderstand jedes Transistors 1 i einen Minimalwert aufweist, wenn sich der Transistor im aktivierten Zustand befindet (eingeschaltet ist), wobei der Einschaltwiderstand im zweiten Aktivierungszustand wesentlich höher ist, wie beispielsweise wenigstens 10 mal, 100 (= 102) mal oder sogar 1000 (= 103) mal höher ist. Daher werden Transistoren, die sich im ersten Aktivierungszustand befinden, nachfolgend als aktivierte Transistoren bezeichnet, während Transistoren, die sich im zweiten Aktivierungszustand befinden, nachfolgend als deaktivierte Transistoren bezeichnet werden. Das gesamte aktive Gebiet (die gesamte Größe) der Transistoren der Transistoranordnung 70, die sich im ersten Aktivierungszustand befindet (die aktiviert sind) wird nachfolgend als aktiviertes Gebiet bezeichnet.
  • Bezugnehmend auf 7 umfasst die Ansteuerschaltung 40 eine Lastzustandsdetektionsschaltung 41, die dazu ausgebildet ist, einen Lastzustand der Transistoranordnung 70 zu detektieren oder zu ermitteln. Die Ansteuerschaltung 40 ist dazu ausgebildet, die Aktivierungssignale S2i abhängig von dem detektierten Lastzustand zu erzeugen, um die Transistoren 1 i die im ersten Aktivierungszustand betrieben werden, abhängig von dem Lastzustand auszuwählen. Eine Steuersignalerzeugungsschaltung 42 erzeugt die Steuersignale S2i abhängig von dem durch die Lastzustandsdetektionsschaltung 41 ermittelten Lastzustand. Wenn die einzelnen Transistoren der Transistoranordnung 70 dieselbe Größe aufweisen, ist der Gesamteinschaltwiderstand nur abhängig von der Anzahl k von Transistoren, die sich im ersten Aktivierungszustand befinden. In diesem Fall berechnet die Steuersignalerzeugungsschaltung 42 den Wert k abhängig von dem Lastzustand und erzeugt k Steuersignale S2i so, dass eine entsprechende Anzahl von Transistoren 1 i im ersten Aktivierungszustand betrieben werden. Wenn allerdings die Größen der einzelnen Transistoren 1 i unterschiedlich sind, wählt die Steuersignalerzeugungsschaltung 42 zusätzlich die einzelnen Transistoren aus, die abhängig von dem Lastzustand im ersten Aktivierungszustand betrieben werden sollen. Hierzu kann die Steuersignalerzeugungsschaltung 42 eine Nachschlagetabelle aufweisen, die eine Information darüber enthält, welche der Transistoren 1 i abhängig von dem detektierten Lastzustand im ersten Aktivierungszustand betrieben werden sollen.
  • Eine Ansteuererzeugungsschaltung 44 erzeugt das Ansteuersignal S1 abhängig von einem der Ansteuerschaltung 40 zugeführten Eingangssignal Sin. Dieses Eingangssignal Sin kann zwei unterschiedliche Signalpegel aufweisen, nämlich einen Ein-Pegel oder einen Aus-Pegel. Die Ansteuerschaltung 40 ist dazu ausgebildet, die n Transistoren 1 1, 1 n einzuschalten, wenn das Eingangssignal Sin einen Ein-Pegel aufweist, und auszuschalten, wenn das Eingangssignal Sin einen Aus-Pegel aufweist. Optional ist ein Gatewiderstand (nicht dargestellt) zwischen die Ansteuersignalerzeugungsschaltung 40 und die Gateanschlüsse G1, Gn der einzelnen Transistoren 1 1, 1 n geschaltet.
  • Die Transistoren, die sich im zweiten Aktivierungszustand befinden, weisen einen relativ hohen zweiten Einschaltwiderstand RON2 verglichen zu den ersten Einschaltwiderständen RON1 der Transistoren im ersten Aktivierungszustand auf. Dadurch leiten die Transistoren 1 i im zweiten Aktivierungszustand nur einen relativ geringen Anteil eines Gesamtstroms I70 durch die Transistoranordnung 70, während der größte Teil dieses Stroms durch die Transistoren im ersten Aktivierungszustand fließt. Außer kapazitiven Verlusten, die aus einem Laden und Entladen der Ausgangskapazitäten der einzelnen Transistoren 1 i resultieren, gibt es weitere kapazitive Verluste, die aus dem Laden und Entladen der Gateelektroden der Transistoren resultieren, wenn die Transistoren ein- bzw. ausgeschaltet werden. Gemäß einem in 8 dargestellten Ausführungsbeispiel ist die Ansteuerschaltung 40 dazu ausgebildet, n Gateansteuersignale S11, S1n, nämlich eines für jeden Transistor 1 i, zu erzeugen und ist dazu ausgebildet, diese Transistoren 1 i unabhängig voneinander ein- oder auszuschalten. Gemäß einem Ausführungsbeispiel ist die Ansteuerschaltung dazu ausgebildet, solche Transistoren, die im zweiten Aktivierungszustand sind, auszuschalten (in den Aus-Zustand zu schalten), um die weiteren kapazitiven Verluste zu reduzieren. Die k Transistoren, die im ersten Aktivierungszustand sind, können in herkömmlicher Weise ein- und ausgeschaltet werden. Gemäß einem Ausführungsbeispiel werden diese Transistoren abhängig von einem der Ansteuerschaltung 40 zugeführten Eingangssignal Sin ein- und ausgeschaltet. Dieses Eingangssignal kann zwei unterschiedliche Signalpegel annehmen, nämlich einen Ein-Pegel oder einen Aus-Pegel. Die Ansteuerschaltung 40 ist dazu ausgebildet, die k Transistoren, die sich im ersten Aktivierungszustand befinden, einzuschalten, wenn das Eingangssignal Sin einen Ein-Pegel aufweist, und auszuschalten, wenn das Eingangssignal Sin einen Aus-Pegel aufweist.
  • Gemäß einem Ausführungsbeispiel sind die Steuersignale S21, S2n Spannungen zwischen den Gateanschlüssen Gi und den Sourceanschlüssen Si der einzelnen Transistoren 1 i. Gemäß dem in 9 dargestellten Ausführungsbeispiel können die Steuersignale S2i Spannungen über den Kondensatoren 43 1, 43 n sein, die nachfolgend auch als Steuerkapazitäten bezeichnet werden und die zwischen den Steueranschluss G2i und den Sourceanschluss Si jedes Transistors 1 i geschaltet sind. Nachfolgend bezeichnet 43 i eine dieser Kapazitäten (einen dieser Kondensatoren) 43 1, 43 n. Jeder dieser Kondensatoren 43 i der einzelnen Transistoren 1 i kann mit dem Kondensator 43 gemäß 3 identisch sein, der im Aus-Zustand eines Transistors gemäß 3 elektrische Ladung aus dem Driftsteuergebiet 21 puffern kann.
  • Optional ist ein Schaltelement 45 i (45 i bezeichnet eines der Schaltelemente 45 1, 45 n gemäß 9) zwischen die Steuersignalerzeugungsschaltung 41 und den Steueranschluss D2i der einzelnen Transistoren gemäß 9 geschaltet sein. Gemäß einem Ausführungsbeispiel werden die Schaltelemente 45 i so angesteuert, dass sie die Steueranschlüsse G2i jedes Transistors 1 i nur während des Ein-Zustandes oder des Aus-Zustands des Transistors 1 i, oder nur während eines Teils des Ein-Zustands oder eines Teils des Aus-Zustands, an die Steuersignalerzeugungsschaltung 42 anschließen. Die Schaltelemente 45 i können beispielsweise abhängig von dem Ansteuersignal S2 bzw. S2i angesteuert werden. Sofern während eines Schaltzyklus Potentialhübe an den Steueranschlüssen G2i vorhanden sind, verhindert ein Trennen der Steuererzeugungsschaltung 42 von den Steueranschlüssen G2i während der Ein-Zustände oder der Aus-Zustände der Transistoren 1 i Instabilitäten bei der Erzeugung der Steuersignale S2i. Spannungsschwingungen an den Steueranschlüssen G2i können auftreten, wenn spezielle Arten von Transistoren verwendet werden, wie beispielsweise Transistoren des in 3 dargestellten Typs. Die Steuersignalerzeugungsschaltung 42 weist eine hohe Ausgangsimpedanz an den einzelnen Ausgängen auf, wenn sich die Schaltelemente 45 i im Aus-Zustand befinden, wenn die Schaltelemente 45 i die Verbindung zwischen der Steuersignalerzeugungsschaltung 42 und den Transistoren 1 i unterbrechen.
  • Anstelle der Schaltelemente 45 i können Gleichrichterelemente, wie beispielsweise Dioden, zwischen die Steuersignalerzeugungsschaltung 41 und die Kondensatoren 43 i geschaltet werden. Eine solche Diode ist in 9 in gestrichelten Linien dargestellt. Wenn Dioden anstelle der Schalter verwendet werden, werden die Kondensatoren 43 i nur dann geladen, wenn sich der zugehörige Transistor 1 i im Ein-Zustand befindet, das heißt wenn die Spannungsschwingung der Spannung über den Kondensator 43 i ein Minimum aufweist. Die Spannung über den Kondensatoren 43 i, die den Steuersignalen S2i entsprechen, werden durch die Steuersignalerzeugungsschaltung 41 eingestellt.
  • Die Steuersignalerzeugungsschaltung 41 ist dazu ausgebildet, zwei unterschiedliche Signalpegel des Steuersignals S2i zu erzeugen, nämlich einen ersten Signalpegel zum Betreiben des zugehörigen Transistors 1 i im ersten Aktivierungszustand, und einen zweiten Signalpegel zum Betreiben des zugehörigen Transistors 1 i im zweiten Aktivierungszustand abhängig von einem Lastzustand (einer Lastbedingung) der Transistoranordnung 70. Der durch die Lastzustandsdetektionsschaltung 41 ermittelte Lastzustand kann von verschiedenen Parametern abhängig sein.
  • Gemäß einem in 10 dargestellten Ausführungsbeispiel ist der Lastzustand abhängig von einem Laststrom I70, der durch die Transistoranordnung 70 fließt. Um den Lastzustand zu ermitteln umfasst die Lastzustandsdetektionsschaltung 41 bei diesem Ausführungsbeispiel eine Strommesseinheit 411, die dazu ausgebildet ist, den durch die Transistoranordnung 70 fließenden Laststrom zu messen bzw. zu detektieren und um ein Strommesssignal SI70 zur Verfügung zu stellen, das von dem Laststrom I70 abhängig ist. Gemäß einem Ausführungsbeispiel ist das Strommesssignal SI70 proportional zu dem Laststrom I70. Die Strommesseinheit 411 kann wie eine herkömmliche Strommesseinheit implementiert sein, wie beispielsweise als Shunt, der dazu ausgebildet ist, einen Laststrom durch eine Transistoranordnung, wie beispielsweise die Transistoranordnung 70 gemäß 10, zu messen. Bei dem Ausführungsbeispiel gemäß 10 ist die Strommesseinheit 411 zwischen der Transistoranordnung 70 und dem Anschluss für das Referenzpotential GND angeordnet. Dies ist jedoch lediglich ein Beispiel. Die Strommesseinheit 411 kann beliebig überall dort angeordnet sein, wo es geeignet ist, den Laststrom I70, durch die Transistoranordnung 70 fließt, zu detektieren. Solche Strommesseinheiten sind allgemein bekannt, so dass keine weiteren Erläuterungen diesbezüglich notwendig sind.
  • Die Schaltungsanordnung gemäß 10 basiert auf der Schaltungsanordnung gemäß 9. Dies ist jedoch lediglich ein Beispiel. Die Strommesseinheit 411 kann im Zusammenhang mit jeder der anhand der 7 bis 9 erläuterten Schaltungsanordnungen verwendet werden.
  • Anstatt den Strom durch die Transistoranordnung 70 unter Verwendung der Strommesseinheit 411, die an die Laststrecke des Transistors 70 gekoppelt ist, direkt zu messen, können auch andere Vorrichtungen vorgesehen sein, die dazu ausgebildet sind, den Laststrom I70 der Transistoranordnung 70 zu berechnen oder vorherzusagen. Gemäß einem Ausführungsbeispiel wird der Laststrom I70 (annährend) ermittelt durch Messen des Spannungsabfalls V70 über der Transistoranordnung 70 im Ein-Zustand. Der ”Ein-Zustand” der Transistoranordnung 70 ist ein Betriebszustand, bei dem sich wenigstens einer der Transistoren 1 i im Ein-Zustand befindet. In diesem Fall muss auch die Anzahl der Transistoren, die sich im ersten Aktivierungszustand befinden, in Betracht gezogen werden, wenn der Laststrom abhängig von dem Spannungsabfall V70 berechnet wird.
  • Gemäß einem weiteren Ausführungsbeispiel wird der Spannungsabfall V70 über der Transistoranordnung 70 gemessen und das aktivierte aktive Gebiet wird so gewählt, dass dieser Spannungsabfall innerhalb eines vorgegebenen Spannungsbereichs liegt. Wenn der Spannungsabfall beispielsweise unterhalb dieses Bereichs liegt, wird die aktivierte Fläche verringert, indem beispielsweise wenigstens ein Transistor deaktiviert wird, oder in dem ein größerer Transistor deaktiviert und ein kleinerer Transistor aktiviert wird. Wenn der Spannungsabfall beispielsweise oberhalb dieses Signalbereichs liegt, wird wenigstens ein zusätzlicher Transistor aktiviert oder ein kleinerer Transistor deaktiviert und ein größerer Transistor wird aktiviert. In diesem Fall liefert die Anzahl k von aktivierten Transistoren und/oder die Auswahl, welcher der Transistoren aktiviert sind, ein Maß für den Laststrom.
  • Alternativ oder zusätzlich kann die Temperatur der Transistoranordnung 70 gemessen werden. Die Temperatur ist ein Maß für die elektrische Leistung, die in der Transistoranordnung 70 in Wärme umgesetzt wird, wobei diese elektrische Leistung abhängig von dem Laststrom I70 ist. Dadurch ist die Temperatur (indirekt) ein Maß für den Laststrom I70.
  • Bezugnehmend auf 10 umfasst die Lastzustandsdetektionsschaltung 41 außerdem eine Auswerteeinheit 412, der das Strommesssignal Si70 zugeführt ist und die dazu ausgebildet ist, den Lastzustand der Transistoranordnung 70 abhängig von dem Strommesssignal Si70 zu detektieren. Die Steuersignalerzeugungseinheit 42 wählt die Transistoren 1 i, die im ersten Aktivierungszustand betrieben werden, abhängig von dem durch die Auswerteeinheit 412 detektierten Lastzustand. Die Auswerteeinheit 412 kann ein Lastsignal S41 erzeugen, das den Lastzustand repräsentiert und das der Steuersignalerzeugungseinheit 42 zugeführt ist.
  • Gemäß einem Ausführungsbeispiel ist die Auswerteeinheit 412 dazu ausgebildet, das Maximum des Laststroms I70 durch Auswerten des Strommesssignals SI70 zu ermitteln und das Lastsignal S41 basierend auf dem ermittelten Maximalwert zu erzeugen. Ein Blockdiagramm eines Ausführungsbeispiels der Auswerteeinheit 412, die eine solche Funktionalität besitzt, ist in 11 dargestellt. Diese Auswerteeinheit 412 umfasst einen Spitzendetektor 413, dem das Strommesssignal Si70 zugeführt ist und der ein Spitzendetektionssignal SIpeak erzeugt. Eine Lasterzeugungseinheit 414 ist das Spitzensignal SIpeak zugeführt und bildet das Spitzensignal Sipeak auf einen zugehörigen Signalwert des an dem Ausgang der Lasterzeugungseinheit 414 bereitgestellten Lastsignals S41 ab.
  • Gemäß einem Ausführungsbeispiel ist die Steuersignalerzeugungseinheit 42 dazu ausgebildet, die Anzahl k von Transistoren 1 i, die im ersten Aktivierungszustand betrieben werden, mit zunehmendem Laststrom I70, der durch das Lastsignal S41 repräsentiert ist, zu erhöhen.
  • 12A veranschaulicht schematisch k abhängig von dem Lastsignal S41. Wie ersichtlich ist, nimmt k zu, wenn das Lastsignal S41 zunimmt. Bei dem Ausführungsbeispiel gemäß 12a nimmt k für Lastsignalwerte S41 zu, die innerhalb eines durch S411, 41 2 definierten Signalbereichs liegen. Für Lastsignalwerte S41 unterhalb von S411 und für Lastsignalwerte S41 oberhalb von S412 ist k konstant, wobei k = 1 für S41 < S411 und k = n für S41 > S412. Bei dem in 12A dargestellten Ausführungsbeispiel gilt: n = 5. Dies ist jedoch lediglich ein Beispiel. Eine beliebige andere, sich von 5 unterscheidende Zahl n kann ebenso verwendet werden. Es sei erwähnt, dass es auch Lastzustände gibt, bei denen keiner der Transistoren aktiviert ist, so dass gilt: k = 0.
  • Bei dem in 12A dargestellten Ausführungsbeispiel nimmt k ”linear” zu, wenn das Lastsignal S41 zunimmt. Dies bedeutet, dass k innerhalb von Intervallen des Lastsignals S41, die dieselbe Breite aufweisen, konstant ist. Dies ist jedoch lediglich ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel nimmt k exponentiell zu, wenn das Lastsignal S41 zunimmt, oder nimmt mit dem Quadrat des Lastsignals S41 zu oder stückweise linear zu, wenn das Lastsignal S41 zunimmt.
  • Um zu verhindern, dass ein kurzer Anstieg des Laststroms I70 die Auswahl von k negativ beeinflusst, kann optional ein Tiefpassfilter 415 (vergleiche 11) zwischen den Spitzendetektor 413 und die Lasterzeugungseinheit 414 geschaltet sein. Bei diesem Ausführungsbeispiel ist der Steuersignalerzeugungseinheit 42 ein tiefpassgefiltertes Spitzensignal SIpeak zugeführt.
  • Bezugnehmend auf 11 kann das Lastsignal 41 so erzeugt werden, dass es einen Spitzenwert des Laststroms SI70 repräsentiert. Gemäß einem weiteren Ausführungsbeispiel, das in 13 dargestellt ist, repräsentiert das Lastsignal S41 einen Mittelwert oder Effektivwert des Laststroms I70 innerhalb eines vorgegebenen Zeitfensters. Bei diesem Ausführungsbeispiel ist die Auswerteeinheit 412 dazu ausgebildet, einen Mittelwert oder Effektivwert des Laststroms SI70 innerhalb eines vorgegebenen Zeitfensters zu ermitteln und ist dazu ausgebildet, das Lastsignal S41 abhängig von diesem Mittelwert oder Effektivwert zu erzeugen. Die Auswerteeinheit 412 umfasst eine Mittelwert- oder Effektivwertberechnungseinheit 416, der das Strommesssignal Si70 zugeführt ist und die dazu ausgebildet ist, das Mittelwertsignal SImean zu erzeugen, das den Mittelwert oder Effektivwert des Laststroms I70 innerhalb eines vorgegebenen Zeitfensters repräsentiert. Der Lasterzeugungseinheit 414 ist das Mittelwertsignal SImean zugeführt und sie erzeugt das Lastsignal S41 abhängig von dem Mittelwertssignal SImean. Zur Erzeugung des Lastsignals S41 abhängig von dem Mittelwertssignal SImean kann der Erzeugung des Steuersignals S41 abhängig von dem Spitzensignal SIpeak, die zuvor erläutert wurde, entsprechen.
  • Die Mittelwertberechnungseinheit 416 kann dazu ausgebildet sein, den Mittelwert oder Effektivwert während Ein-Dauern und Aus-Dauern der Transistoranordnung 70 zu ermitteln, wobei Ein-Dauern solche Zeitdauern sind, während der wenigstens einer der Transistoren 1 i eingeschaltet ist, und Aus-Dauern solche Zeitdauern sind, während der die Transistoren 1 i ausgeschaltet sind. Gemäß einem weiteren Ausführungsbeispiel ist die Mittelwertberechnungseinheit 416 dazu ausgebildet, den Mittelwert oder Effektivwert nur während solcher Zeitdauern zu berechnen, in der sich die Transistoranordnung im Ein-Zustand befindet. Hierzu kann der Mittelwertberechnungseinheit 416 das Ansteuersignal S1 oder eines der Ansteuersignale S1i das/die Transistoren 1 i im Ein-Zustand oder Aus-Zustand betreibt/betreiben. Aus dem Ansteuersignal bzw. den Ansteuersignalen S1 bzw. S1i kann die Mittelwertberechnungseinheit 416 solche Zeitdauern ermitteln, während der die Transistoren 1 i im Ein-Zustand sind, um dadurch den Laststrom nur während solcher Zeitdauern zu messen. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) ist die Lastdetektionsschaltung 41 dazu ausgebildet, das Lastsignal S41 abhängig von einer Schaltfrequenz der Transistoranordnung 70 zu erzeugen. Die ”Schaltfrequenz” ist die Frequenz, bei der die Transistoren 1 i der Transistoranordnung 70 ein- und ausgeschaltet werden. Die Schaltfrequenz ist beispielsweise definiert durch das Eingangssignal Sin, das der Ansteuerschaltung 40 zugeführt ist. Das Eingangssignal Sin kann ein pulsweitenmoduliertes (PWM) Signal sein, das das Einschalten und Ausschalten der Transistoren 1 i bestimmt. Die Schaltfrequenz der Transistoranordnung 70 kann auf verschiedene Weise ermittelt werden. Gemäß einem Ausführungsbeispiel wird die Frequenz des Eingangssignals Sin ermittelt. Gemäß einem weiteren Ausführungsbeispiel kann die Schaltfrequenz aus dem Strommesssignal Si70 ermittelt werden durch Berechnen der Zeitdifferenz zwischen zwei aufeinander folgenden Zeitdauern, in denen der Laststrom I70 Null ist, wobei Zeitdauern, während derer der Laststrom I70 Null ist, Aus-Dauern der Transistoranordnung 70 sind. Die Schaltfrequenz kann auch ermittelt werden durch Auswerten des Ansteuersignals Si (vergleiche 7, 9 und 10) oder durch Auswerten der Ansteuersignale S2i (vergleiche 8) wenigstens einer der Transistoren 1 i, der sich im ersten Aktivierungszustand befindet.
  • Bei dem Ausführungsbeispiel gemäß 12 sind nur die Anzahl k der Transistoren, die aktiviert werden, von dem Lastsignal S41 abhängig. In diesem Fall können die einzelnen Transistoren identische Flächen der aktiven Bereiche aufweisen.
  • Gemäß einem weiteren Ausführungsbeispiel, das in 12B dargestellt ist, wird die Gesamtgröße A der aktivierten Transistoren abhängig von dem Lastzustand bzw. dem Lastsignal S41 variiert. Die Gesamtgröße der aktivierten Transistoren ist die Summe der aktiven Bereiche der Transistoren, die aktiviert sind, die Gesamtgröße kann daher als aktivierter aktiver Bereich bezeichnet werden. Wie anhand von 12B ersichtlich ist, nimmt der aktivierte aktive Bereich mit zunehmendem Lastsignal S41 zu. In dem Beispiel gemäß 12B ist diese Zunahme linear. Dies ist jedoch lediglich ein Beispiel. Der aktivierte aktive Bereich könnte auch exponentiell zunehmen, mit dem Quadrat des Lastsignals S41 oder stückweise linear, wenn das Lastsignal S41 ansteigt.
  • Die Zunahme des aktivierten aktiven Gebiets kann durch die Anzahl der aktivierten Transistoren und/oder eine geeignete Auswahl der aktivierten Transistoren gesteuert werden, wobei im zuletzt genannten Fall die einzelnen Transistoren unterschiedliche Größen ihrer aktiven Bereiche aufweisen können.
  • Gemäß einem in 14 dargestellten Ausführungsbeispiel ist die Steuersignalerzeugungseinheit 42 dazu ausgebildet, die Anzahl k von Transistoren 1 i, die im ersten Aktivierungszustand betrieben werden, mit zunehmender Schaltfrequenz, die durch das Lastsignal S41 repräsentiert ist, zu verringern, um die kapazitiven Verluste zu reduzieren. 14 zeigt k schematisch abhängig von der Schaltfrequenz f. Wie ersichtlich ist, nimmt k ab, wenn die Schaltfrequenz zunimmt. Bei dem in 14 dargestellten Ausführungsbeispiel nimmt k für Frequenzen ab, die innerhalb eines Signalbereichs liegen, der durch f1 und f2 definiert ist. Für Frequenzen unterhalb von f1 und für Frequenzen oberhalb von f2 ist k konstant, wobei k = 1 für f < f1 und k = n für f > f2.
  • Anstelle (nur) die Anzahl von k Transistoren zum Variieren, die abhängig von der Frequenz aktiviert werden, ist es auch möglich, das aktivierte aktive Gebiet abhängig von der Schaltfrequenz zu variieren. Die Variation des aktivierten aktiven Gebiets abhängig von der Schaltfrequenz kann insbesondere so erfolgen, dass das aktivierte aktive Gebiet mit zunehmender Schaltfrequenz abnimmt.
  • Gemäß einem weiteren Ausführungsbeispiel werden sowohl der Laststrom I70, als auch die Schaltfrequenz f bei der Erzeugung des Lastsignals S41 berücksichtigt. Gemäß einem Ausführungsbeispiel wird ein erstes Lastsignal S41i abhängig von dem Laststrom I70 berechnet und ein zweites Lastsignal S41f wird abhängig von der Schaltfrequenz berechnet und diese zwei Lastsignale S41i, S41f werden kombiniert, beispielsweise durch Berechnen einer gewichteten Summe dieser zwei Signale S41i, S41f. Gemäß einem Ausführungsbeispiel weist das erste Lastsignal S41i, das von dem Laststrom abhängig ist, eine stärkere Gewichtung auf.
  • Die wenigstens zwei Transistoren 1 1, 1 n der Transistoranordnung können in einem gemeinsamen Halbleiterkörper angeordnet sein. Dies wird nachfolgend anhand von 15 erläutert.
  • 15 veranschaulicht eine Querschnittsdarstellung eines Halbleiterkörpers 100, in dem zwei Transistoren eines anhand von 3 veranschaulichten Transistortyps angeordnet sind. Jeder dieser Transistoren umfasst mehrere Transistorzellen, die abwechselnd in dem Halbleiterkörper 100 angeordnet sind. In 15 bezeichnet C11 eine Transistorzelle des ersten Transistors 1 1 und C1n bezeichnet eine Transistorzelle eines zweiten Transistors in. Bei diesem Ausführungsbeispiel umfasst jede Transistorzelle ein Driftsteuergebiet 21 und ein Driftsteuergebietdielektrikum 31, das das Driftsteuergebiet 21 in einer horizontalen Richtung von benachbarten Driftgebieten 11 trennt. Jede Transistorzelle umfasst außerdem zwei Driftgebietabschnitte, nämlich solche Abschnitte des Driftgebiets 11, die benachbart zu dem Driftsteuergebietdielektrikum 31 angeordnet sind.
  • Die Laststrecken der zwei Transistoren, die in dem Halbleiterkörper 100 angeordnet sind, sind parallel geschaltet. Hierzu sind die Sourcegebiete 13 der einzelnen Transistoren an einen gemeinsamen Sourceanschluss S angeschlossen und die Draingebiete 17 sind an einen gemeinsamen Drainanschluss D angeschlossen. Außerdem weisen die zwei Transistoren einen gemeinsamen Gateanschluss G auf, der elektrisch an die Gateelektrode 15 der einzelnen Transistorzellen angeschlossen ist. Die Driftsteuergebiet 21 der Transistorzellen C11 des ersten Transistors sind an einen ersten Steueranschluss G21 angeschlossen, und die Transistorzellen C1n des zweiten Transistors sind an einen zweiten Steueranschluss G2n angeschlossen. Optionale Kondensatoren 43 1, 43 n, die zwischen den Sourceanschluss S und den ersten oder zweiten Steueranschluss G21, G2n geschaltet sind, sind bei dem Ausführungsbeispiel gemäß 15 integrierte Transistoren. Jeder dieser Transistoren umfasst eine erste Kondensatorelektrode 431, die an den Sourceanschluss S angeschlossen ist, ein Kondensatordielektrikum 432 und eine zweite Kondensatorelektrode, wobei bei dem Ausführungsbeispiel gemäß 15 die zweite Kondensatorelektrode durch das Driftsteuergebiet 21 oder das optionale Halbleitergebiet 22, das komplementär zu dem Driftsteuergebiet 21 dotiert ist, gebildet ist. Diese zweite Kondensatorelektrode jeder Transistorzelle ist an den zugehörigen Steueranschluss G21, G2n angeschlossen.
  • In 15 sind lediglich zwei Transistorzellen C11 eines ersten Transistors 1 1 und zwei Transistorzellen C1n eines zweiten Transistors 1 n dargestellt. Jeder dieser Transistoren kann eine Vielzahl von Transistorzellen aufweisen. Die Gesamtanzahl von Zellen ist unter anderem abhängig von der Zellengeometrie, wobei einige Tausend bis hin zu einigen Millionen Zellen in dem Halbleiterkörper angeordnet sein können. Die einzelnen Transistorzellen können eine herkömmliche Transistorzellengeometrie aufweisen, wie beispielsweise eine Streifengeometrie, eine Rechteckgeometrie, eine hexagonale Geometrie, usw. Außerdem können die Transistorzellen von mehr als zwei Transistoren in dem Halbleiterkörper 100 angeordnet sein. Die einzelnen Transistoren 1 1, 1 n können unterschiedliche Größen aufweisen. Die Größe der Transistoren 1 1, 1 n kann eingestellt werden über die Anzahl von Transistorzellen, die abhängig von der gewünschten Transistorgröße variieren kann.
  • Bei dem Ausführungsbeispiel gemäß 15 sind die Transistorzellen der einzelnen Transistoren abwechselnd angeordnet. Dies ist jedoch lediglich ein Beispiel. Es ist auch möglich, den Halbleiterkörper in eine Anzahl von Bereichen entsprechend der Anzahl von Transistoren 1 1, 1 n der Transistoranordnung 70 zu unterteilen und die Transistorzellen eines dieser Transistoren in jeweils einem dieser Bereiche anzuordnen.
  • Das Integrieren der wenigstens zwei Transistoren 1 1, 1 n in einem gemeinsamen Halbleiterkörper ist lediglich ein Beispiel. Gemäß einem weiteren Ausführungsbeispiel (nicht dargestellt) sind einige oder alle der Transistoren in jeweils einem eigenen Halbleiterkörper angeordnet. Diese Halbleiterkörper können in herkömmlicher Weise in einer Chip-on-Chip-Anordnung, bei der die einzelnen Transistoren übereinander angeordnet sind, oder in einer Chip-by-Chip-Anordnung, bei der die einzelnen Transistoren nebeneinander angeordnet sind, angeordnet sein. Bei anderen Ausführungsbeispielen können wenigstens einige der Halbleiterkörper in getrennten Gehäusen untergebracht sein.
  • Bezugnehmend auf die 7 bis 10 weist die Schaltungsanordnung mit der Transistoranordnung 70 und mit der Ansteuerschaltung 40 drei Anschlüsse auf, nämlich zwei Lastanschlüsse 71, 72 und einen Eingangs- oder Steueranschluss IN. Diese Anordnung kann wie ein herkömmlicher Transistor betrieben werden, der als elektronischer Schalter zum Schalten einer elektrischen Last dient. Bei einem herkömmlichen Transistor sind kapazitive Verluste und Ohmsche Verluste allerdings fest vorgegeben und lediglich definiert durch das jeweilige Design des Transistors, während in der Schaltung mit der Transistoranordnung 70 und der Ansteuerschaltung 40 diese Verluste abhängig von dem Lastzustand eingestellt werden können durch Variieren der Anzahl k von Transistoren 1 1, 1 n, die im ersten Aktivierungszustand betrieben werden, und/oder durch Variieren des aktivieren aktiven Gebiets.
  • Wie bei den zuvor erläuterten Ausführungsbeispielen kann die Anzahl k und/oder der aktivierte aktive Gebiet abhängig von gemessenen Lastbedingungen (Lastzuständen) eingestellt werden, wie beispielsweise abhängig von dem Laststrom oder der Schaltfrequenz. Es ist jedoch auch möglich, k und/oder das aktivierte aktive Gebiet über ein externes Steuersignal, das der Ansteuerschaltung 40 zugeführt ist, einzustellen.
  • Gemäß einem Ausführungsbeispiel wird die Schaltung als Schalter in einem Schaltwandler verwendet. Ein Ausführungsbeispiel eines solchen Schaltwandlers ist schematisch in 16 dargestellt. Der Schaltwandler umfasst Eingangsanschlüsse 201, 202 zum Anlegen einer Eingangsspannung Vin und Ausgangsanschlüsse 203, 204 zum Bereitstellen einer Ausgangsspannung Vout. Die Transistoranordnung 70 ist an einen der Eingangsanschlüsse angeschlossen und erzeugt eine pulsweitenmodulierte Spannung Vpwm, die einer Gleichrichter-Induktor-Schaltung 81 zugeführt ist. Die Gleichrichter-Induktor-Schaltung 81 kann eine herkömmliche Gleichrichter-Induktor-Schaltung sein und umfasst wenigstens eine Spule (einen Induktor) wie beispielsweise eine Drossel, einen Transformator, einen Piezoelektrischen Transformator, usw., und wenigstens ein Gleichrichterelement wie beispielsweise eine Diode, eine Schottkydiode, einen Synchrongleichrichter, usw.
  • Eine Signalkommunikation zwischen der Ansteuerschaltung 40 und der Transistoranordnung 70 ist in 16 lediglich schematisch dargestellt. Die Ansteuerschaltung 40 ist dazu ausgebildet, ein Steuersignal S2i für jeden der Transistoren (in 16 nicht dargestellt) der in der Transistoranordnung 70 angeordnet ist, zu erzeugen, und kann dazu ausgebildet sein, ein gemeinsames Ansteuersignal S1 für die einzelnen Transistoren oder ein einzelnes Ansteuersignal S1i für jeden Transistor zu erzeugen.
  • Die Ausgangsspannung Vout des Schaltwandlers ist an einem Ausgang der Gleichrichter-Induktor-Schaltung 81 verfügbar. Der Schaltwandler kann als herkömmlicher Schaltwandler mit einer Tiefsetzstellertopologie, einer Hochsetzstellertopologie, einer Tiefsetzsteller-Hochsetzsteller-Topologie, einer Sperrwandlertopologie, usw. ausgebildet sein. Die Art des Schaltwandlers wird durch die Topologie der Gleichrichter-Induktor-Schaltung 81 definiert. Gleichrichter-Induktor-Topologien herkömmlicher Schaltwandler sind allgemein bekannt, so dass diesbezüglich keine weiteren Erläuterungen notwendig sind.
  • Bezugnehmend auf 16 umfasst der Schaltwandler weiterhin eine Steuerschaltung 82, der die Ausgangsspannung Vout zugeführt ist und die dazu ausgebildet ist, ein pulsweitenmoduliertes (PWM) Ansteuersignal S82 zu erzeugen. Das Ansteuersignal S82 ist der Ansteuerschaltung als Eingangssignal Sin zugeführt. Das Ansteuersignal S82 definiert die Schaltfrequenz und ein Tastverhältnis (Duty-Cycle) des Schaltbetriebs der Transistoranordnung 70, und definiert dadurch die Schaltfrequenz und den Duty-Cycle der pulsweitenmodulierten Spannung Vpwm. Der Controller 82 kann ein herkömmlicher Controller sein, der in Schaltwandlern verwendet werden kann und ist dazu ausgebildet, die Schaltfrequenz und/oder den Duty-Cycle des Schaltbetriebs der Transistoranordnung 70 so einzustellen, dass die Ausgangsspannung Vout einen vorgegebenen Sollwert annimmt. Die Steuerschaltung 70 und die Ansteuerschaltung 40 können in einem gemeinsamen Halbleiterkörper angeordnet sein.
  • Bei geringer Belastung, d. h. wenn die Leistungsaufnahme einer Last Z1 (in 16 in gestrichelten Linien dargestellt) sehr gering ist, ist die Steuerschaltung 82 dazu ausgebildet, den Schaltwandler in einem Burstmode zu betreiben. Im Burstmode umfasst das Ansteuersignal S82 ”Bursts” mit Signalimpulsen, wobei vergleichsweise lange Zeitdauern zwischen zwei Bursts vorhanden sind, in denen die Transistoranordnung 70 im Aus-Zustand ist. Im Burstmode gibt es aufeinanderfolgende Burstperioden Tb, wobei jede Burstperiode Tb eine Burst-Ein-Periode TbON und eine Burst-Aus-Periode TbOFF aufweist. Während einer Burst-Ein-Periode TbON umfasst das PWM-Ansteuersignal eine Sequenz von Ein-Impulsen, wobei die Transistoranordnung 70 bei jedem Ein-Impuls eingeschaltet wird. Während einer Burst-Aus-Periode TbOFF ist die Transistoranordnung 70 ausgeschaltet.
  • In dem Controller 82 ist ein Burstbetriebssignal SBURST verfügbar, das anzeigt, ob der Controller 82 – und damit der Schaltwandler – sich im Burstbetrieb oder in einem normalen Betriebszustand befindet. Ein solches Burstbetriebssignal ist in jedem Controller verfügbar, der geeignet ist, einen Schaltwandler im Burstbetrieb oder einem Normalbetriebszustand zu betreiben, so dass diesbezüglich keine weiteren Ausführungen notwendig sind.
  • Gemäß einem Ausführungsbeispiel ist der Ansteuerschaltung 70 das Burstbetriebssignal SBURST von der Steuerschaltung 82 zugeführt. Die Ansteuerschaltung 40 ist dazu ausgebildet die Anzahl k von Transistoren 1 i, die im ersten Aktivierungszustand betrieben werden, auf einen niedrigeren Wert einzustellen, als im Normalbetrieb. Gemäß einem Ausführungsbeispiel ist im Normalbetrieb k = n, während im Burstbetrieb k < n ist. Gemäß einem Ausführungsbeispiel ist k zwischen 0,1·n und 0,5·n im Burstbetrieb. Anstatt (nur) die Anzahl k von Transistoren zu variieren, die dieselbe Größe besitzen können, ist es auch möglich, das aktivierte aktive Gebiet zu variieren. Gemäß einem Ausführungsbeispiel ist das aktivierte aktive Gebiet im Burstbetrieb geringer als im Normalbetrieb. Gemäß einem Ausführungsbeispiel entspricht das aktivierte aktive Gebiet AACT dem gesamten aktiven Gebiet AMAX im Normalbetrieb, während im Burstbetrieb AACT < AMAX. Gemäß einem Ausführungsbeispiel ist AACT im Burstbetrieb zwischen 0,1·AMAX und 0,5·AMAX.
  • Bei den zuvor erläuterten Ausführungsbeispielen ist die Ansteuerschaltung 70 dazu ausgebildet, jeden der mehreren Transistoren im ersten Aktivierungszustand oder im zweiten Aktivierungszustand zu betreiben. Gemäß einem Ausführungsbeispiel gibt es m Transistoren, wobei 0 ≤ m < n. die nur im ersten Aktivierungszustand betrieben werden, so dass die Ansteuerschaltung 40 dazu ausgebildet ist, nur eine Anzahl von n – m Transistoren im ersten oder zweiten Aktivierungszustand zu betreiben, nämlich abhängig von einem Lastzustand oder, in einem Schaltwandler, abhängig vom Betriebszustand.
  • Das zuvor erläuterte Konzept kann auch auf IGBTs angewendet werden. Ein IGBT weist eine Ausgangskapazität Coss auf, die ähnlich der eines MOSFET bei einer Gate-Source-Spannung von 0 (Vgs = 0) ist. Bei einem IGBT wird die Driftzone (Basiszone), wenn sich der IGBT im Ein-Zustand befindet, mit einem Elektronen-Loch-Plasma geflutet, das den gleichen Effekt wie eine erhöhte Ausgangskapazität Coss im Ein-Zustand (im Vergleich zu der Ausgangskapazität im Aus-Zustand) hat. Verschiedene Konzepte sind bekannt, um die Dichte der Minoritätsladungsträger in dem Plasma unter Verwendung einer Steuerelektrode, die zusätzlich zu der Gateelektrode des IGBT vorhanden ist, zu steuern. Diese Steuerelektroden werden dazu verwendet, die Dichte von Minoritätsladungsträgern in dem Ladungsträgerplasma zum Zeitpunkt des Ausschaltens des IGBT oder kurz vor dem Ausschalten des IGBT zu reduzieren.
  • 18 veranschaulicht ein Ausführungsbeispiel eines IGBT, der eine Steuerstruktur 90 zum Steuern einer Minoritätsladungsträgerdichte in einem Driftgebiet 11 aufweist. Der IGBT umfasst ein Sourcegebiet 13, das an den Sourceanschluss S (der auch als Emitteranschluss bezeichnet wird) angeschlossen ist, und ein Draingebiet 17, das an einen Drainanschluss D (der auch als Kollektoranschluss bezeichnet wird) angeschlossen ist. Ein Feldstoppgebiet (nicht dargestellt) kann zwischen dem Driftgebiet 11 und dem Draingebiet 17 angeordnet sein.
  • Das Draingebiet 17 weist eine Dotierung auf, die komplementär zu der Dotierung des Driftgebiets 11 ist. Üblicherweise ist das Driftgebiet 11 n-dotiert, während das Draingebiet 17 p-dotiert ist. Das Driftgebiet 11 und das Sourcegebiet 17 weisen denselben Dotierungstyp auf, während der Dotierungstyp des Bodygebiets 14 komplementär zu dem Dotierungstyp des Driftgebiets 11 ist.
  • Der IGBT umfasst außerdem ein Bodygebiet 12, wobei das Bodygebiet 12 zwischen dem Sourcegebiet 13 und dem Driftgebiet 11 angeordnet ist. Das Driftgebiet 11 ist zwischen dem Bodygebiet 12 und dem Draingebiet 17 angeordnet. Das Sourcegebiet 13, das Bodygebiet 12, das Driftgebiet 11 und das Draingebiet 17 sind in einem Halbleiterkörper 100 integriert. Der IGBT gemäß 3 ist als vertikaler IGBT ausgebildet, d. h. als IGBT, bei dem das Sourcegebiet 13 und das Draingebiet 17 in einer vertikalen Richtung des Halbleiterkörpers 100 beabstandet zueinander angeordnet sind. in diesem Fall fließt ein Strom im Wesentlichen in einer vertikalen Richtung durch den Halbleiterkörper 100 wenn der IGBT im Ein-Zustand ist. Allerdings ist das Realisieren des IGBT als vertikaler IGBT lediglich ein Beispiel. Das nachfolgend erläuterte Grundprinzip ist auch auf laterale IGBTs anwendbar, bei denen Source- und Draingebiete in einer lateralen Richtung des Halbleiterkörpers beabstandet zueinander angeordnet sind.
  • Das Sourcegebiet 13 und das Bodygebiet 12 sind beide an eine Sourceelektrode 14 angeschlossen, wobei die Sourceelektrode 14 an den Sourceanschluss S angeschlossen ist. Dies ist in IGBTs allgemein üblich.
  • Der IGBT umfasst außerdem eine Gateelektrode 15, die an einen Gateanschluss G angeschlossen ist. Die Gateelektrode 15 ist benachbart zu dem Bodygebiet 17, wobei ein Gatedielektrikum 16 zwischen der Gateelektrode 15 und dem Bodygebiet 12 angeordnet ist. In herkömmlicher Weise dient die Gateelektrode 15 dazu, einen ersten leitenden Kanal in dem Bodygebiet 12 zwischen dem Sourcegebiet 13 und dem Driftgebiet zu steuern. Bei dem Ausführungsbeispiel gemäß 3 ist die Gateelektrode 15 eine Trenchelektrode, die die Body- und Sourcegebiete 13, 14 in einer lateralen Richtung des Halbleiterkörpers 100 begrenzt.
  • Der IGBT ist im Ein-Zustand, wenn das an den Gateanschluss G angelegte elektrische Potential dazu geeignet ist, den ersten leitenden Kanal entlang des Gatedielektrikums 16 in dem Bodygebiet 12 zu erzeugen, und der IGBT ist im Aus-Zustand, wenn kein geeignetes Ansteuerpotential am Gateanschluss 15 zum Erzeugen eines leitenden Kanals entlang des Gatedielektrikums 16 vorhanden ist.
  • Wenn der IGBT im Ein-Zustand ist, injiziert das Sourcegebiet 13 über den leitenden Kanal entlang der Gateelektrode 15 Majoritätsladungsträger in das Driftgebiet 11, und das Draingebiet 17 injiziert Minoritätsladungsträger. Die Majoritätsladungsträger sind Elektronen, wenn das Sourcegebiet 13 n-dotiert ist und die Minoritätsladungsträger sind Löcher wenn das Draingebiet p-dotiert ist. Die Majoritäts- und Minoritätsladungsträger bilden ein Ladungsträgerplasma in dem Driftgebiet 11. Dieses Ladungsträgerplasma muss aus dem Driftgebiet 11 entfernt werden, wenn der IGBT vom Ein-Zustand in den Aus-Zustand übergeht. Der IGBT ist im Aus-Zustand, wenn der leitende Kanal entlang der Gateelektrode unterbrochen wird. In diesem Fall gibt es eine Verarmungszone in dem Driftgebiet 11, die an dem pn-Übergang zwischen dem Bodygebiet 14 und dem Driftgebiet 11 beginnt.
  • Die Steuerstruktur 90 ist eine MOS-Transistor-Struktur mit einem zweiten Sourcegebiet 93 und einem zweiten Bodygebiet 94, das zwischen dem zweiten Sourcegebiet 93 und dem Driftgebiet 11 angeordnet ist. Das zweite Sourcegebiet 93 weist einen Dotierungstyp auf, der komplementär zu dem Dotierungstyp des Driftgebiets 11 ist, und das zweite Bodygebiet 94 weist denselben Dotierungstyp wie das Driftgebiet 11 auf. Optional ist ein Drain- oder Kollektorgebiet 95 desselben Dotierungstyps wie das zweite Sourcegebiet 93 zwischen dem zweiten Bodygebiet 94 und dem Driftgebiet 11 angeordnet. Das zweite Sourcegebiet 93 ist elektrisch an die Source- oder Emitterelektrode S des IGBT über eine Elektrode 96 angeschlossen.
  • Die Steuerstruktur 90 funktioniert wie ein MOSFET und kann durch Anlegen eines geeigneten Ansteuerpotentials über einen Steueranschluss G2 an die Steuerelektrode 91 ein- und ausgeschaltet werden. Zu Zwecken der Erläuterung sei angenommen, dass der MOSFET der Steuerstruktur 90 ein p-MOSFET ist, was gleichbedeutend damit ist, dass das zweite Sourcegebiet 93 p-dotiert ist, während das zweite Bodygebiet 94 und das Driftgebiet 11 n-dotiert sind. Dieser p-MOSFET ist im Ein-Zustand, wenn eine zwischen die Steuerelektrode und das zweite Sourcegebiet 93 angelegte Gate-Source-Spannung unterhalb einer Schwellenspannung liegt, und der p-MOSFET ist im Aus-Zustand, wenn das Ansteuerpotential oberhalb der Schwellenspannung liegt.
  • Wenn die Steuerstruktur 90 (oder der p-MOSFET) im Aus-Zustand ist, funktioniert der IGBT gemäß 18 wie ein herkömmlicher IGBT. Wenn sich die Steuerstruktur allerdings im Ein-Zustand befindet und der IGBT im Ein-Zustand ist, bildet die Steuerstruktur 90 einen leitenden Kanal für Minoritätsladungsträger aus dem Driftgebiet 11 an den Source- oder Emitteranschluss S, so dass die Minoritätsladungsträgerdichte in dem Driftgebiet 11 reduziert ist, wenn sich die Steuerstruktur 90 im Ein-Zustand befindet. Die Reduktion von Minoritätsladungsträgern in dem Driftgebiet 11 bewirkt ein Ansteigen des Einschaltwiderstandes oder Sättigungsspannung VCEsat, des IGBT. Allerdings bewirkt diese Reduktion der Minoritätsladungsträgerdichte in dem Driftgebiet 11 auch eine Reduktion der Ausgangskapazität Coss des IGBT. Dadurch kann die Anzahl von Minoritätsladungsträgern in dem Driftgebiet 11 beispielsweise um einen Faktor 2 reduziert werden, während VCEsat um 10% bis 50% ansteigt. Dadurch kann der IGBT gemäß 18 in derselben Weise betrieben werden, wie die zuvor erläuterten MOSFETs. Es ist insbesondere möglich, mehrere IGBTs parallel zu schalten und die einzelnen IGBTs über deren Steueranschlüsse G2 so anzusteuern, dass sie sich im ersten oder zweiten Aktivierungszustand befinden, und zwar abhängig von einem Lastzustand einer Schaltung, in der die IGBTs verwendet werden.
  • Die Steuerstruktur gemäß 18 ist lediglich ein Beispiel einer Steuerstruktur, die dazu dient, die Minoritätsladungsträgerdichte in einem IGBT zu steuern. Eine beliebige andere Steuerstruktur, die die Minoritätsladungsträgerdichte in einem IGBT steuert, kann ebenso verwendet werden.
  • Die Realisierung der zuvor erläuterten MOSFETs und IGBTs als vertikale Bauelemente ist lediglich ein Beispiel. Diese Bauelemente könnten auch als laterale Bauelemente realisiert sein, also als Bauelemente, bei denen die Source- und Draingebiete in einer lateralen Richtung des Halbleiterkörpers beabstandet zueinander angeordnet sind. Außerdem ist es auch möglich, die Bauelemente als vertikale Bauelemente zu realisieren, deren Draingebiet als vergrabene Schicht ausgebildet ist und bei denen das vergrabene Draingebiet über einen ”Sinker” über die selbe Oberfläche des Halbleiterkörpers kontaktiert wird, im Bereich der das Sourcegebiet angeordnet ist.
  • Merkmale, die zuvor im Zusammenhang mit einem Ausführungsbeispiel erläutert wurden, können selbstverständlich auch mit Merkmalen anderer Ausführungsbeispiele kombiniert werden, sofern sich diese Merkmale nicht gegenseitig ausschließen, auch wenn dies zuvor nicht explizit erwähnt wurde.

Claims (27)

  1. Schaltungsanordnung, die aufweist: eine Transistoranordnung (70) mit n Transistoren, wobei n ≥ 2, von denen jeder einen Gateanschluss (G) und eine Laststrecke zwischen einem Sourceanschluss (S) und einem Drainanschluss (D) aufweist, wobei m, mit m ≤ n und m ≥ 1, der n Transistoren zusätzlich zu dem Gateanschluss (G) einen Steueranschluss (G2) aufweisen, wobei der Steueranschluss (G2) jedes der m Transistoren dazu ausgebildet ist, ein Steuersignal (S2) zu erhalten, das einen Aktivierungszustand des Transistors einstellt, wobei die Laststrecken der n Transistoren parallel geschaltet sind und eine Laststrecke der Transistoranordnung (70) bilden; und eine Ansteuerschaltung (40), die dazu ausgebildet ist, den Aktivierungszustand der m Transistoren, die einen Steueranschluss (G2) aufweisen, unabhängig von den anderen der Transistoren auf einen ersten oder einen zweiten Aktivierungszustand einzustellen, einen Lastzustand der Transistoranordnung (70) zu ermitteln und k, mit k ≥ 0, Transistoren abhängig vom Lastzustand auszuwählen, die im ersten Aktivierungszustand betrieben werden, und n – k Transistoren auszuwählen, die im zweiten Aktivierungszustand betrieben werden.
  2. Schaltungsanordnung nach Anspruch 1, bei der jeder der Transistoren ein aktives Gebiet aufweist, die einzelnen Transistoren identische Flächen ihrer aktiven Gebiete aufweisen und die Anzahl k abhängig von dem Lastzustand ist.
  3. Schaltungsanordnung nach Anspruch 1, bei der die einzelnen Transistoren ein aktives Gebiet aufweisen, wenigstens einige der n Transistoren unterschiedliche Größen der aktiven Gebiete besitzen und die Ansteuerschaltung (40) dazu ausgebildet ist, die k Transistoren, die im ersten Aktivierungszustand betrieben werden, so auszuwählen, dass eine Summe der Flächen der aktiven Gebiete der Transistoren, die im ersten Aktivierungszustand betrieben werden, abhängig von dem Lastzustand ist.
  4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der jeder der Transistoren eine Ausgangskapazität aufweist, wobei eine Spannungsabhängigkeit der Ausgangskapazität über das Steuersignal (S2) einstellbar ist.
  5. Schaltungsanordnung nach Anspruch 4, wobei jeder der Transistoren einen Einschaltwiderstand aufweist, wobei der Einschaltwiderstand durch das Steuersignal (S2) einstellbar ist.
  6. Schaltungsanordnung nach Anspruch 5, wobei das Steuersignal jedes der Transistoren so gewählt ist, dass der Einschaltwiderstand im ersten Aktivierungszustand geringer ist als im zweiten Aktivierungszustand.
  7. Schaltungsanordnung nach Anspruch 6, bei der der Lastzustand abhängig ist von dem Strom durch die Laststrecke der Transistoranordnung (70) und die Ansteuerschaltung (40) dazu ausgebildet ist, einen durch die Laststrecke der Transistoranordnung (70) fließenden Strom zu ermitteln und k Transistoren, die im ersten Aktivierungszustand betrieben werden, abhängig von dem ermittelten Strom auszuwählen.
  8. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei dem der Lastzustand abhängig ist von einem Strom durch die Laststrecke der Transistoranordnung (70), wobei k mit zunehmendem Strom zunimmt.
  9. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der der Lastzustand abhängig ist von einem Strom durch die Laststrecke der Transistoranordnung (70), und die Summe der Flächen der aktiven Gebiete der Transistoren, die im ersten Aktivierungszustand betrieben werden, mit zunehmendem Strom zunimmt.
  10. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der die Ansteuerschaltung (40) dazu ausgebildet ist, den Mittelwert oder Effektivwert eines Stromes durch die Laststrecke der Transistoranordnung (70) innerhalb einer vorgegebenen Zeitdauer zu messen, und die k Transistoren, die im ersten Aktivierungszustand betrieben werden, abhängig von dem ermittelten Mittelwert oder Effektivwert auszuwählen.
  11. Schaltungsanordnung nach einem der vorangehenden Ansprüche, wobei die Ansteuerschaltung (40) weiterhin dazu ausgebildet ist, wenigstens ein Gatesignal zu erzeugen, das dazu ausgebildet ist, die einzelnen Transistoren ein- oder auszuschalten.
  12. Schaltungsanordnung nach Anspruch 11, bei der die Ansteuerschaltung (40) dazu ausgebildet ist, die mehreren Transistoren gemeinsam ein- oder auszuschalten.
  13. Schaltungsanordnung nach Anspruch 11, bei der die Ansteuerschaltung (40) dazu ausgebildet ist, n – k Transistoren dauerhaft auszuschalten.
  14. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der die Ansteuerschaltung (40) dazu ausgebildet ist, wenigstens einige der mehreren Transistoren zyklisch ein- und auszuschalten, wobei der Lastzustand abhängig ist von einer Schaltfrequenz des zyklischen Ein- und Ausschaltens der Transistoren und wobei die Ansteuerschaltung (40) dazu ausgebildet ist, die k-Transistoren, die im ersten Aktivierungszustand betrieben werden, abhängig von der Schaltfrequenz auszuwählen.
  15. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der der Lastzustand abhängig ist von einer Schaltfrequenz, bei der die Transistoranordnung (70) zyklisch ein- und ausgeschaltet wird, wobei k mit zunehmender Schaltfrequenz abnimmt.
  16. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der der Lastzustand abhängig ist von einer Schaltfrequenz, bei der die Transistoranordnung (70) zyklisch ein- und ausgeschaltet wird, wobei die Summe der Flächen der aktiven Gebiete der Transistoren, die im ersten Aktivierungszustand betrieben werden, mit zunehmender Schaltfrequenz abnimmt.
  17. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der die Transistoren in einem Halbleiterkörper implementiert sind.
  18. Schaltungsanordnung nach einem der Ansprüche 1 bis 16, bei der die Transistoren in den wenigstens zwei Halbleiterkörpern implementiert sind, wobei jeder der Transistoren nur in einem der zwei Halbleiterkörper implementiert ist.
  19. Schaltungsanordnung nach einem der vorangehenden Ansprüche, bei der jeder der n Transistoren einen Steueranschluss (G2) aufweist und bei der die Ansteuerschaltung (40) n Ansteuersignale erzeugt.
  20. Schaltwandler, der aufweist: Eingangsanschlüsse (201, 202) zum Anlegen einer Eingangsspannung (Vin); Ausgangsanschlüsse (203, 204) zum Bereitstellen einer Ausgangsspannung (Vout); eine Gleichrichter-Induktor-Anordnung (81), die zwischen die Eingangsanschlüsse (201, 202) und die Ausgangsanschlüsse (203, 204) gekoppelt ist; eine Steuerschaltung (82), die dazu ausgebildet ist, ein Ausgangsspannungssignal zu erhalten, das von der Ausgangsspannung (Vout) abhängig ist, ein Ansteuersignal (Sin) zu erzeugen und einen von wenigstens zwei unterschiedlichen Betriebszuständen anzunehmen; eine Transistoranordnung (70) mit n Transistoren, wobei n ≥ 2, von denen jeder einen Gateanschluss (G) und eine Laststrecke zwischen einem Sourceanschluss (S) und einen Drainanschluss (D) aufweist, wobei m, mit m ≤ n und m ≥ 1, der n Transistoren zusätzlich zu dem Gateanschluss (G) einen Steueranschluss (G2) aufweisen, wobei der Steueranschluss (G2) jedes der m Transistoren dazu ausgebildet ist, ein Steuersignal zu erhalten, das einen Aktivierungszustand des Transistors einstellt, und wobei die Laststrecken der n Transistoren parallel geschaltet sind und eine Laststrecke der Transistoranordnung (70) bilden; und eine Ansteuerschaltung (40), die dazu ausgebildet ist, den Aktivierungszustand der m Transistoren die einen Steueranschluss (G2) aufweisen, unabhängig von den anderen Transistoren auf einen ersten oder zweiten Aktivierungszustand einzustellen, einen Lastzustand der Transistoranordnung (70) zu ermitteln und k Transistoren abhängig von dem Betriebszustand der Steuerschaltung auszuwählen, die im ersten Aktivierungszustand betrieben und m – k Transistoren auszuwählen, die im zweiten Aktivierungszustand betrieben werden.
  21. Schaltwandler nach Anspruch 20, wobei einer der Betriebszustände ein Burstbetriebszustand und einer der Betriebszustände ein Normalbetriebszustand ist.
  22. Schaltwandler nach Anspruch 21, wobei jeder der Transistoren ein aktives Gebiet aufweist, die einzelnen Transistoren identische Größen ihrer aktiven Gebiete aufweisen und die Ansteuerschaltung dazu ausgebildet ist, eine erste Anzahl von Transistoren im ersten Aktivierungszustand zu betreiben, wenn sich die Steuerschaltung im Normalbetriebszustand befindet, und eine zweite Anzahl von Transistoren im ersten Aktivierungszustand zu betreiben, wenn sich die Steuerschaltung im Burstbetrieb befindet, wobei die zweite Anzahl geringer ist als die erste Anzahl.
  23. Schaltwandler nach Anspruch 21, bei der die erste Anzahl gleich der Anzahl n der Transistoren der Transistoranordnung (70) ist.
  24. Schaltwandler nach Anspruch 22, bei der die zweite Anzahl zwischen 0,1·n und 0,6·n beträgt.
  25. Schaltwandler nach Anspruch 20, bei dem jeder der Transistoren einen aktiven Bereich aufweist, wenigstens einige der n Transistoren unterschiedliche Größen ihrer aktiven Bereiche aufweisen und die Ansteuerschaltung dazu ausgebildet ist, k Transistoren, die im ersten Aktivierungszustand betrieben werden, derart auszuwählen, dass eine Summe der Flächen der aktiven Gebiete, wenn sich die Steuerschaltung im Burstbetrieb befindet, geringer ist als im Normalbetrieb.
  26. Schaltwandler nach Anspruch 24, bei dem im Normalbetrieb die Summe der Flächen der aktiven Gebiete der Transistoren im ersten Aktivierungszustand gleich einer Gesamtfläche der aktiven Gebiete der n Transistoren ist.
  27. Schaltwandler nach Anspruch 24, bei dem im Burstmode die Summe der Flächen der aktiven Gebiete der Transistoren im ersten Aktivierungszustand zwischen 0,1 mal und 0,6 mal einer Gesamtfläche der aktiven Gebiete der n Transistoren ist.
DE102012209188.2A 2011-05-31 2012-05-31 Schaltungsanordnung mit einem einstellbaren Transistorbauelement Active DE102012209188B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/118,993 US9166028B2 (en) 2011-05-31 2011-05-31 Circuit configured to adjust the activation state of transistors based on load conditions
US13/118,993 2011-05-31

Publications (2)

Publication Number Publication Date
DE102012209188A1 DE102012209188A1 (de) 2012-12-06
DE102012209188B4 true DE102012209188B4 (de) 2015-08-06

Family

ID=47173583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102012209188.2A Active DE102012209188B4 (de) 2011-05-31 2012-05-31 Schaltungsanordnung mit einem einstellbaren Transistorbauelement

Country Status (3)

Country Link
US (2) US9166028B2 (de)
CN (1) CN102811042B (de)
DE (1) DE102012209188B4 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8289065B2 (en) 2008-09-23 2012-10-16 Transphorm Inc. Inductive load power switching circuits
US8138529B2 (en) 2009-11-02 2012-03-20 Transphorm Inc. Package configurations for low EMI circuits
US8786327B2 (en) 2011-02-28 2014-07-22 Transphorm Inc. Electronic components with reactive filters
US8803205B2 (en) * 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US8853776B2 (en) * 2011-09-21 2014-10-07 Infineon Technologies Austria Ag Power transistor with controllable reverse diode
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
US20140063882A1 (en) * 2012-08-30 2014-03-06 Infineon Technologies Austria Ag Circuit Arrangement with Two Transistor Devices
CN102956638B (zh) * 2012-11-13 2015-04-15 清华大学 连体igbt器件及其加工方法
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9070562B2 (en) * 2013-03-11 2015-06-30 Semiconductor Components Industries, Llc Circuit including a switching element, a rectifying element, and a charge storage element
US9431392B2 (en) * 2013-03-15 2016-08-30 Infineon Technologies Austria Ag Electronic circuit having adjustable transistor device
US9059076B2 (en) 2013-04-01 2015-06-16 Transphorm Inc. Gate drivers for circuits based on semiconductor devices
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
CN104579267A (zh) * 2013-10-18 2015-04-29 施耐德电器工业公司 脉冲驱动电路和脉冲驱动方法
WO2015114802A1 (ja) * 2014-01-31 2015-08-06 ルネサスエレクトロニクス株式会社 半導体集積回路装置および電源システム
US9509284B2 (en) 2014-03-04 2016-11-29 Infineon Technologies Austria Ag Electronic circuit and method for operating a transistor arrangement
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US9780636B2 (en) 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
US9780639B2 (en) * 2015-01-19 2017-10-03 Infineon Technologies Austria Ag Protection from hard commutation events at power switches
DE102015102878B4 (de) * 2015-02-27 2023-03-30 Infineon Technologies Austria Ag Elektronische Ansteuerschaltung
JP6637065B2 (ja) 2015-03-13 2020-01-29 トランスフォーム インコーポレーテッド 高電力回路のためのスイッチングデバイスの並列化
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
DE102015221376A1 (de) * 2015-11-02 2017-05-04 Robert Bosch Gmbh Halbleiterbauelement sowie Verfahren zur Herstellung eines Halbleiterbauelements und Steuergerät für ein Fahrzeug
US10530360B2 (en) * 2016-02-29 2020-01-07 Infineon Technologies Austria Ag Double gate transistor device and method of operating
ITUA20162889A1 (it) * 2016-04-26 2017-10-26 St Microelectronics Srl Circuito di commutazione, relativo procedimento e circuito integrato
DE102016112016A1 (de) * 2016-06-30 2018-01-04 Infineon Technologies Ag Leistungshalbleiter mit vollständig verarmten Kanalregionen
DE102017200787A1 (de) * 2017-01-19 2018-07-19 Robert Bosch Gmbh Schalteranordnung sowie Verfahren zum Betrieb einer solchen Schalteranordnung
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
DE102017130092A1 (de) 2017-12-15 2019-06-19 Infineon Technologies Dresden Gmbh IGBT mit vollständig verarmbaren n- und p-Kanalgebieten
WO2019232705A1 (zh) * 2018-06-06 2019-12-12 华为技术有限公司 晶体管电路及其制造方法
CN108847772B (zh) * 2018-07-17 2019-10-25 合肥工业大学 一种基于自适应尺寸选择的Buck变换器
JP7154907B2 (ja) * 2018-09-14 2022-10-18 株式会社東芝 半導体モジュール
JP2020047726A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 半導体装置
EP3706314B1 (de) * 2019-03-08 2022-10-19 Infineon Technologies Austria AG Verfahren zum betrieb einer superjunction-transistorvorrichtung
DE102019107135B3 (de) * 2019-03-20 2020-06-10 Elmos Semiconductor Aktiengesellschaft Vorrichtung und Verfahren zur Fehlerdiagnose und/oder EME-Optimierung mittels Flankendetektion im Strommesspfad
DE102019128849B3 (de) * 2019-10-25 2021-02-04 Infineon Technologies Ag Treiberschaltung, System mit einer Treiberschaltung und Kalibrierungsverfahren
EP4094359A1 (de) * 2020-01-20 2022-11-30 Infineon Technologies Austria AG Superübergangstransistorvorrichtung
DE102020108695B4 (de) 2020-03-30 2021-10-28 Sma Solar Technology Ag Schalteranordnung zum schalten elektrischer ströme und verfahren zum betrieb einer schalteranordnung
CN111446848B (zh) * 2020-04-28 2020-12-11 上海爻火微电子有限公司 通道开关阻抗可调节的电源电路与电子设备
CN114582864A (zh) * 2020-11-30 2022-06-03 华为技术有限公司 一种功率半导体器件及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006026943A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US20080024012A1 (en) * 2006-07-27 2008-01-31 Jaber Abu Qahouq Power device configuration with adaptive control

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2645369A1 (fr) * 1989-03-30 1990-10-05 Alcatel Espace Module de puissance pour electronique de commande de moteur continu
US5459339A (en) * 1992-02-03 1995-10-17 Fuji Electric Co., Ltd. Double gate semiconductor device and control device thereof
US5616945A (en) * 1995-10-13 1997-04-01 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
JPH09261031A (ja) 1996-03-21 1997-10-03 Oki Micro Design Miyazaki:Kk 半導体集積回路の出力バッファ回路
US6269011B1 (en) * 1999-02-14 2001-07-31 Yazaki Corporation Power supply system having semiconductor active fuse
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US7026795B2 (en) * 2003-07-09 2006-04-11 Advanced Analogic Technologies, Inc. Method for pulse modulation control of switching regulators
US7737666B2 (en) * 2003-08-04 2010-06-15 Marvell World Trade Ltd. Split gate drive scheme to improve reliable voltage operation range
US8461648B2 (en) * 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US7990120B2 (en) * 2006-08-04 2011-08-02 Linear Technology Corporation Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators
JP4869839B2 (ja) * 2006-08-31 2012-02-08 株式会社リコー ボルテージレギュレータ
US7504868B2 (en) 2007-03-15 2009-03-17 Infineon Technologies Ag High-side switch with a zero-crossing detector
JP5274824B2 (ja) * 2007-12-11 2013-08-28 ルネサスエレクトロニクス株式会社 電力供給制御回路
US7880224B2 (en) * 2008-01-25 2011-02-01 Infineon Technologies Austria Ag Semiconductor component having discontinuous drift zone control dielectric arranged between drift zone and drift control zone and a method of making the same
US8067929B2 (en) 2008-03-03 2011-11-29 Intersil Americas, Inc. High-side sensing of zero inductor current for step down DC-DC converter
US7952166B2 (en) 2008-05-22 2011-05-31 Infineon Technologies Austria Ag Semiconductor device with switch electrode and gate electrode and method for switching a semiconductor device
US7943449B2 (en) * 2008-09-30 2011-05-17 Infineon Technologies Austria Ag Semiconductor component structure with vertical dielectric layers
JP4875719B2 (ja) * 2009-02-02 2012-02-15 レノボ・シンガポール・プライベート・リミテッド Ｄｃ／ｄｃコンバータおよび携帯式コンピュータ
US8247874B2 (en) 2010-08-26 2012-08-21 Infineon Technologies Austria Ag Depletion MOS transistor and charging arrangement
US8674727B2 (en) * 2010-08-31 2014-03-18 Infineon Technologies Austria Ag Circuit and method for driving a transistor component based on a load condition

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006026943A1 (de) * 2006-06-09 2007-12-13 Infineon Technologies Austria Ag Mittels Feldeffekt steuerbarer Trench-Transistor mit zwei Steuerelektroden
US20080024012A1 (en) * 2006-07-27 2008-01-31 Jaber Abu Qahouq Power device configuration with adaptive control

Also Published As

Publication number Publication date
US20120306464A1 (en) 2012-12-06
US9166028B2 (en) 2015-10-20
DE102012209188A1 (de) 2012-12-06
US20160006353A1 (en) 2016-01-07
CN102811042B (zh) 2016-05-18
US9742277B2 (en) 2017-08-22
CN102811042A (zh) 2012-12-05

Similar Documents

Publication Publication Date Title
DE102012209188B4 (de) Schaltungsanordnung mit einem einstellbaren Transistorbauelement
DE102011081832B4 (de) Schaltungsanordnung mit einem einstellbaren Transistorbauelement
DE102012209192B4 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102007063721B4 (de) Schaltkreis mit einem Transistor und einer Ansteuerschaltung zur Ansteuerung des Transistors
DE102013022360B3 (de) Halbbrückenschaltung
DE102014109475B4 (de) Elektronische schaltung mit einem rückwärts leitenden igbt und einer gate-ansteuerschaltung
DE102008021672B4 (de) Gatesteuerschaltung für einen Halbleitersperrschichttransistor mit großem Bandabstand
DE102008064698B4 (de) Leistungshalbleiterbauelement mit einer Sensorzelle
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102013200335A1 (de) Schaltungsanordnung mit einem Lasttransistor und Verfahren zum Messen eines Stromes durch einen Lasttransistor
DE102014112335B4 (de) Laden eines kondensators
DE102013213453A1 (de) Schaltungsanordnung mit einer Gleichrichterschaltung
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE112012006885T5 (de) Schaltvorrichtung zum Stromrichten und Stromrichtvorrichtung
EP2765694B1 (de) Spannungswandlerschaltung und Verfahren zum getakteten Zuführen von Energie zu einem Energiespeicher
DE102018105346B4 (de) Vorrichtung und verfahren zum steuern einer gruppe von schaltern
DE102013207224B4 (de) Schaltung zum Ansteuern eines Transistors
DE102019102371B4 (de) Transistoranordnung und verfahren zum betreiben einer transistoranordnung
DE102014103026A1 (de) Gleichrichterschaltung
DE102014106790B4 (de) Schaltung mit einer Vielzahl an Dioden und Verfahren zum Ansteuern einer solchen Schaltung
DE102014115494A1 (de) Ansteuern eines mos-transistors mit konstantem vorladen
DE102017105712A1 (de) Transistorbauelement
DE102012210153B4 (de) Verfahren und schaltung zum ansteuern eines elektronischen schalters
DE102016111127A1 (de) Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
DE102016115805A1 (de) Transistorbauelement mit hoher lawinen-festigkeit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative