DE102012109772A1

DE102012109772A1 - Vorrichtungen und Verfahren zum Einstellen eines Synchronisationssignals zum Verhindern von Tearing und Flicker

Info

Publication number: DE102012109772A1
Application number: DE102012109772A
Authority: DE
Inventors: Kyoung Man Kim; Jong Ho Rho
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2011-12-20
Filing date: 2012-10-15
Publication date: 2013-06-20
Also published as: TW201327540A; CN103177680A; DE102012109772A8; TWI575499B; JP6088203B2; KR20130070765A; JP2013130859A; KR101861723B1; US20130155036A1; CN103177680B; US9472133B2

Abstract

Ein Anzeige-Controller (120A, 120B) weist eine Synchronisationssignal-Einstellschaltung (130), die wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) eines Synchronisationssignals (DSYNC) einstellt, welches in einem Anzeigetreiber (200, 200C) erzeugt wird, und die ein eingestelltes Synchronisationssignal (ADSYNC) ausgibt, und eine Übertragungs-Timing-Steuerschaltung (140) auf, die konfiguriert ist, um das Übertragungs-Timing von Anzeigedaten (DDATA), welche zu dem Anzeigetreiber (200, 200C) übertragen werden werden, in Antwort auf das eingestellte Synchronisationssignal (ADSYNC) zu steuern.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung beansprucht unter 35 U.S.C. § 119(a) die Priorität der koreanischen Patentanmeldung Nr. 10-2011-0137953 , welche am 20. Dezember 2011 eingereicht wurde, welche hierin durch Bezugnahme in ihrer Gesamtheit mit einbezogen ist.
HINTERGRUND
1. Technisches Gebiet
Ausführungsformen des vorliegenden erfinderischen Konzepts beziehen sich auf eine Halbleitervorrichtung und genauer auf Vorrichtungen, welche wenigstens eines der Verzögerung und der Pulsbreite bzw. Pulsweite eines Synchronisationssignals einstellen können, um Tearing und Flicker zu vermeiden, und ein Verfahren dafür.
2. Diskussion des Standes der Technik
Wie eine Anzeigeauflösung einer tragbaren Vorrichtung wie beispielsweise eines Smartphones oder eines Tablet-Personal Computers (PC) zunimmt, nimmt auch der Bandbreitenanspruch von Speicherzugriffen zu. Weil die Auflösung zunimmt, tendiert auch die Leistungsaufnahme der tragbaren Vorrichtung dazu, zuzunehmen.
Demzufolge ist ein Verfahren zum Verringern der Leistungsaufnahme der tragbaren Vorrichtung wünschenswert. Und weil die Anzeigeauflösung der tragbaren Vorrichtung zunimmt, kann es Flicker auf einem Bildschirm von Abbildungen, welche in der Anzeige angezeigt werden, geben.
KURZFASSUNG
Ein Aspekt der vorliegenden Erfindung ist darauf gerichtet, einen Anzeige-Controller bzw. eine Anzeige-Steuervorrichtung (display controller) vorzusehen, welcher bzw. welche eine Einstellschaltung, welche konfiguriert ist, um (basierend auf empfangenen Informationen zum Einstellen des Synchronisationssignals) wenigstens eines der Verzögerung und der Pulsbreite eines Synchronisationssignals einzustellen, welches in einem Anzeigetreiber erzeugt wird, und um ein eingestelltes Synchronisationssignal auszugeben, und eine Übertragungs-Timing-Steuerschaltung bzw. Übertragungs-Zeitabstimmungs-Steuerschaltung aufweist, welche konfiguriert ist, um das Übertragungs-Timing bzw. die Übertragungs-Zeitabstimmung von Anzeigedaten, welche in Antwort auf das eingestellte Synchronisationssignal zu dem Anzeigetreiber zu übertragen sind, zu steuern.
Das Synchronisationssignal kann ein Signal sein, welches sich auf die Übertragung der Anzeigedaten bezieht. Die Einstellschaltung weist ein Informationsregister, welches konfiguriert ist, um die Informationen zum Einstellen des Synchronisationssignals zu speichern, und eine Einstell-Logikschaltung auf, welche konfiguriert ist, um wenigstens eines der Verzögerung und der Pulsbreite des Synchronisationssignals einzustellen.
Die Übertragungs-Timing-Steuerschaltung überträgt die Anzeigedaten in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals an den Anzeigetreiber.
Der Display-Controller weist weiterhin ein Übertragungsinterface bzw. eine Übertragungsschnittstelle auf, welches bzw. welche konfiguriert ist, um eine Übertragung der Anzeigedaten in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals vorzubereiten, und um die Anzeigedaten an den Anzeigetreiber in Antwort auf die andere der ansteigenden Flanke und der abfallenden Flanke zu übertragen.
Das Übertragungsinterface kann ein CPU-Interface, ein RGB-Interface oder ein serielles Interface sein. Das Übertragungsinterface kann ein Mobile Display Digital Interface (MDDI), ein Mobile Industrial Processor Interface (MIPI^®), ein Serielles Peripherie-Interface (SPI = serial peripheral interface), ein Inter-IC (I²C)-Interface, ein Anzeige-Anschluss bzw. Display Port (DP) oder ein eingebetteter Anzeige-Anschluss bzw. embedded Display-Port (eDP) sein.
Der Anzeige-Controller weist weiterhin einen Timing-Controller bzw. Zeitabstimmungs-Controller, welcher konfiguriert ist, um ein erstes Steuersignal in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals zu erzeugen, und um ein zweites Steuersignal in Antwort auf die andere der ansteigenden Flanke und der abfallenden Flanke zu erzeugen, und ein Übertragungsinterface bzw. eine Übertragungsschnittstelle auf, welches konfiguriert ist, um eine Übertragung der Anzeigedaten in Antwort auf das erste Steuersignal vorzubereiten und um die Anzeigedaten in Antwort auf das zweite Steuersignal zu dem Anzeigetreiber zu übertragen.
Die Übertragungs-Timing-Steuerschaltung erzeugt Differenzinformationen, welche einer Differenz zwischen einem Pegelübergangs-Timing des eingestellten Synchronisationssignals und dem gesteuerten Übergangs-Timing entsprechen, und die Einstellschaltung stellt das Synchronisationssignal durch ein Verwenden der Differenzinformationen als Informationen zum Einstellen des Synchronisationssignals ein.
Die Einstellschaltung weist ein Register, welches konfiguriert ist, um die Differenzinformationen zu speichern, eine Verzögerungseinstellschaltung, welche konfiguriert ist, um die Verzögerung des Synchronisationssignals durch ein Verwenden der Differenzinformationen als den Informationen zum Einstellen des Synchronisationssignals einzustellen, und eine Pulsbreiteneinstellschaltung auf, welche konfiguriert ist, um die Pulsbreite des Verzögerungs-eingestellten Synchronisationssignals, welches von der Verzögerungseinstellschaltung ausgegeben wird, durch ein Verwenden der Differenzinformationen als den Informationen zum Einstellen des Synchronisationssignals einzustellen, und um das eingestellte Synchronisationssignal zu erzeugen.
Ein Aspekt des vorliegenden erfinderischen Konzepts ist darauf gerichtet, ein Abbildungsdatenverarbeitungssystem einschließlich eines Anzeige-Controllers vorzusehen, welches eine Einstellschaltung, die (basierend auf empfangenen Informationen zum Einstellen des Synchronisationssignals) wenigstens eines der Verzögerung und der Pulsbreite eines Synchronisationssignals einstellt, welches in einem Anzeigetreiber erzeugt wird, und welche ein eingestelltes Synchronisationssignal ausgibt, und eine Übertragungs-Timing-Steuerschaltung aufweist, welche das Übertragungs-Timing von Displaydaten, welche zu dem Anzeigetreiber in Antwort auf das eingestellte Synchronisationssignal zu übertragen sind, steuert.
Gemäß einer beispielhaften Ausführungsform kann die Einstellschaltung innerhalb des Anzeigetreibers ausgeführt sein. Gemäß einer alternativen beispielhaften Ausführungsform kann die Einstellschaltung innerhalb des Anzeige-Controllers ausgeführt sein.
Die Einstellschaltung weist ein Register und eine Einstell-Logikschaltung auf, welche wenigstens eines der Verzögerung und der Pulsbreite durch ein Verwenden der Informationen (d. h. der Informationen zum Einstellen des Synchronisationssignals), welche in dem Register gespeichert ist, einstellt.
Ein Aspekt des vorliegenden erfinderischen Konzepts ist darauf gerichtet, ein Anzeigedaten-Verarbeitungsverfahren einer tragbaren Vorrichtung vorzusehen, welches ein Empfangen eines Synchronisationssignals, welches von einem Anzeigetreiber ausgegeben wird und auf eine Übertragung von Anzeigedaten bezogen ist, ein Anpassen wenigstens eines der Verzögerungen der Pulsbreite des Synchronisationssignals und ein Erzeugen eines eingestellten Synchronisationssignals, ein Einstellen (basierend auf empfangenen Informationen zum Einstellen des Synchronisationssignals) des Übertragungs-Timings der Displaydaten in Antwort auf das eingestellte Synchronisationssignal und ein Übertragen von Übertragungs-Timing-gesteuerten Anzeigedaten zu dem Anzeigetreiber und ein Verarbeiten der Anzeigedaten und ein Anzeigen der verarbeiteten Anzeigedaten auf einer Anzeige aufweist.
Das Erzeugen des eingestellten Synchronisationssignals stellt wenigstens eines der Verzögerung und der Pulsbreite durch ein Verwenden von Informationen ein, welche von einem Anzeige-Controller ausgegeben werden, welcher das Übertragungs-Timing einstellt und es erzeugt das eingestellte Synchronisationssignal.
Die Informationen zum Einstellen des Synchronisationssignals können Informationen sein, welche gemäß einer Differenz zwischen einem Pegel-Übergangs-Timing des eingestellten Synchronisationssignals und dem eingestellten Übertragungs-Timing bestimmt wird.
Die tragbare Vorrichtung kann eine eines mobilen Telefons, eines Smartphones und eines Tablet-PCs sein.
Ein anderer Aspekt des vorliegenden erfinderischen Konzepts ist darauf gerichtet, das Anzeigedaten-Verarbeitungsverfahren der tragbaren Vorrichtung vorzusehen, welches ein Erfassen eines Modus-Änderungsbefehls in einer CPU, ein Übertragen eines Steuersignals, welches einem Erfassungsergebnis entspricht, an einen Anzeigetreiber, ein Empfangen eines Synchronisationssignals, welches von dem Anzeigetreiber ausgegeben wird und auf die Übertragung von Anzeigedaten bezogen ist, ein Einstellen (basierend auf empfangenen Informationen zum Einstellen des Synchronisationssignals) wenigstens eines der Verzögerung und der Pulsbreite des Synchronisationssignals und ein Erzeugen eines eingestellten Synchronisationssignals, ein Einstellen des Übertragungs-Timings der Anzeigedaten in Antwort auf das eingestellte Synchronisationssignal und ein Übertragen von Übertragungs-Timing-eingestellten Anzeigedaten an den Anzeigetreiber und ein Verarbeiten der Anzeigedaten und ein Anzeigen der verarbeitenden Anzeigedaten auf einer Anzeige aufweist. Das Synchronisationssignal wird basierend auf dem Steuersignal erzeugt. Das Erzeugen des eingestellten Synchronisationssignals stellt wenigstens eines der Verzögerung und der Pulsbreite durch ein Verwenden von Informationen, welche von einem Anzeige-Controller ausgegeben werden, welcher das Übertragungs-Timing einstellt, ein, und erzeugt das eingestellte Synchronisationssignal.
Beispielhafte Ausführungsformen des erfinderischen Konzepts werden nun vollständiger hierin nachstehend unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden. Die beispielhaften Ausführungsformen können jedoch in vielen verschiedenen Formen ausgeführt werden und sollten nicht auf die hierin dargestellten Ausführungsformen beschränkt angesehen werden. In den Zeichnungen können die Größe und relativen Größen von Schichten und Bereichen zur Klarheit überhöht sein. Gleiche Bezugszeichen beziehen sich durchweg auf gleiche Elemente.
Es wird verstanden werden, dass wenn auf ein Element Bezug genommen wird als „verbunden” oder „gekoppelt” mit einem anderen Element, es mit dem anderen Element direkt verbunden oder gekoppelt sein kann oder dazwischen liegende Elemente gegenwärtig sein können.
Eine Einstellschaltung, welche wenigstens eines der Verzögerung und der Pulsbreite eines Synchronisationssignals gemäß verschiedener beispielhafter Ausführungsformen des vorliegenden erfinderischen Konzepts einstellen kann, kann innerhalb eines Anzeige-Controllers, zwischen dem Anzeige-Controller und einem Anzeigetreiber oder innerhalb des Anzeigetreibers ausgeführt sein.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Ausführungsformen des vorliegenden erfinderischen Konzepts werden offensichtlicher werden durch ein Beschreiben von beispielhaften Ausführungsformen davon in Detail unter Bezugnahme auf die beigefügten Zeichnungen, in welchen:
1 ein Blockschaltbild eines Abbildungsdaten-Verarbeitungssystems gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
2 ein Blockschaltbild einer Einstellschaltung ist, welche in 1 veranschaulicht ist;
3 ein Zeitdiagramm bzw. Timing-Diagramm ist, welches einen beispielhaften Betrieb der Einstellschaltung der 2 zeigt;
4 ein Zeitdiagramm ist, welches einen anderen beispielhaften Betrieb der Einstellschaltung der 2 zeigt;
5 ein Blockschaltbild des Timing-Controllers ist, welcher in 1 gezeigt ist;
6 ein Zeitdiagramm ist, welches einen beispielhaften Betrieb der Einstellschaltung und eine Übertragungs-Timing-Steuerschaltung, welche in 1 veranschaulicht ist, zeigt.
7 ein anderes Zeitdiagramm ist, welches einen beispielhaften Betrieb der Einstellschaltung und der Übertragungs-Timing-Steuerschaltung, welche in 1 veranschaulicht ist, zeigt;
8 ein Blockschaltbild eines Abbildungsdaten-Verarbeitungssystems gemäß einer anderen beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
9 ein Blockschaltbild des Abbildungsdaten-Verarbeitungssystems gemäß noch einer anderen beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts ist;
10 ein Flussdiagramm zum Erklären eines Betriebsverfahrens des Abbildungsdaten-Verarbeitungssystems, welches in den 1, 8 oder 9 veranschaulicht ist, ist;
11 ein Blockschaltbild des Abbildungsdaten-Verarbeitungssystems ist, welches einen Anzeige-Controller gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts aufweist; und
12 ein Flussdiagramm zum Erklären eines Betriebsverfahrens des Abbildungsdaten-Verarbeitungssystems der 12 ist, welches einen Modus-Änderungsbefehl gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts erfassen kann.
DETAILLIERTE BESCHREIBUNG VON BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
1 ist ein Blockschaltbild eines Abbildungsdaten-Verarbeitungssystems gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts. Bezug nehmend auf 1 weist das Abbildungsdaten-Verarbeitungssystem 10A einen Anwendungsprozessoor (application processor) 100, einen externen Speicher 160, einen Anzeigetreiber 200 und eine Anzeige 300 auf. Jedes Element 100, 160 und 200 kann in getrennten Chips ausgeführt sein.
Gemäß einer beispielhaften Ausführungsform, in welcher der Anwendungsprozessor 100 und der Anzeigetreiber 200 in getrennten Chips ausgeführt sind, können der Anwendungsprozessor 100 und der Anzeigetreiber 200 in einem Modul, einem System auf einem Chip bzw. einem Ein-Chipsystem oder einem Gehäuse (package), beispielsweise einem Multi-Chip-Gehäuse (Multi-Chip-Package), einem System-in-Package (SIP) oder einem Package-on-Package (PoP) ausgeführt sein. Gemäß einer anderen beispielhaften Ausführungsform, in welcher der Anwendungsprozessor 100 und der Anzeigetreiber 200 in getrennten Chips ausgeführt sind, können der Anzeigetreiber 200 und die Anzeige 300 in einem Modul ausgeführt sein.
Das Abbildungsdaten-Verarbeitungssystem 10A kann in einem Personal Computer (PC) oder einer tragbaren Vorrichtung ausgeführt sein.
Die tragbare Vorrichtung kann als ein Laptop-Computer, ein Mobiltelefon, ein Smartphone, ein Tablet-PC, ein Personal Digital Assistant (PDA), ein tragbarer Multimedia-Player (Portable Multimedia Player = PMP), ein MP3-Player ein Fahrzeug-Navigationssystem implementiert sein.
Der Anwendungsprozessor 100 steuert einen externen Speicher 160 und/oder den Anzeigetreiber 200. Der Anwendungsprozessor 100 empfängt eine Synchronisationssignal DSYNC-Ausgabe von einer Synchronisationssignal-Erzeugungsschaltung 210 des Anzeigetreibers 200 und stellt bezogen auf die Übertragung von Anzeigedaten DDATA wenigstens eines der Verzögerung des Synchronisationssignals DSYNC und der Pulsbreite bzw. Pulsweite des Synchronisationssignals DSYNC ein, um ein eingestelltes Synchronisationssignal ADSYNC zu erzeugen und auszugeben. Der Anwendungsprozessor 100 stellt auch das Übertragungs-Timing bzw. die Übertragungs-Zeitabstimmung der Anzeigedaten DDATA basierend auf dem eingestellten Synchronisationssignal ADSYNC ein.
Demnach stellt der Anwendungsprozessor 100, um Tearing und Flicker zu entfernen, wenigstens eines der Verzögerung des Synchronisationssignals DSYNC und der Pulsbreite des Synchronisationssignals DSYNC ein, um ein eingestelltes Synchronisationssignal ADSYNC zu erzeugen und auszugeben, und er stellt das Übertragungs-Timing von Anzeige-Daten DDATA in Antwort auf das eingestellte Synchronisationssignal ADSYNC ein. Hier bedeutet Tearing oder Bildschirm-Tearing ein visuelles Artefakt bzw. einen Visuellen Filmfehler, welches bzw. welcher auftritt, wenn Abbildungsdaten, welche zweien oder mehreren unterschiedlichen Rahmen bzw. Frames entsprechen, auf einem Bildschirm in einer Anzeige angezeigt werden.
Der Anwendungsprozessor 100 weist eine zentrale Verarbeitungseinheit (CPU = Central Processing Unit = Zentrale Verarbeitungseinheit) 110, einen Speicher-Controller 112 und einen Anzeige-Controller 120A auf, welche miteinander über einen internen Bus 101 kommunizieren.
Die CPU 110 des Anwendungsprozessors 100 steuert den Betrieb des Anwendungsprozessors 100 im Allgemeinen.
Unter der Steuerung der CPU 110 überträgt der Speicher-Controller 112 Abbildungsdaten, beispielsweise Daten einer sich bewegenden Abbildung oder Daten einer unbewegten Abbildung, welche von einem externen Speicher 160 empfangen werden, zu einem Anzeige-Controller 120A über einen internen Bus 101. Der externe Speicher 160 kann als eine flüchtige Speichervorrichtung wie beispielsweise ein dynamischer Schreib-Lesespeicher (Dynamic Random Access Memory = DRAM) oder als ein nichtflüchtiger Speicher wie beispielsweise ein NAND-Flash-Speicher implementiert sein.
Unter der Steuerung der CPU 110 stellt der Anzeige-Controller 120A wenigstens eines der Verzögerung und der Pulsbreite der Synchronisationssignal DSYNC-Ausgabe von dem Anzeigetreiber 200 ein, und er stellt das Übertragungs-Timing von Displaydaten, beispielsweise von Daten einer sich bewegenden Abbildung oder Daten einer unbewegten Abbildung, in Antwort auf ein eingestelltes Synchronisationssignal ADSYNC ein.
Zusätzlich steuert der Anzeige-Controller 120A das Übertragungs-Timing von wenigstens einem Steuersignal, welches auf eine Übertragung von Anzeigedaten DDATA bezogen ist. Die Anzeigedaten DDATA können in Daten oder in einem Datenpaket, welches für ein Protokoll eines Datenübertragungs (TX)-Interface 143 geeignet ist, ausgeführt sein.
Der Anzeige-Controller 120A weist eine Einstellschaltung 130, eine Übertragungs-Timing-Steuerschaltung bzw. Übertragungs-Zeitabstimmungs-Steuerschaltung 140 und eine Abbildungs-Verarbeitungs-Logikschaltung 150 auf.
Die Einstellschaltung 130 empfängt und stellt ein Synchronisationssignal DSYNC, welches von dem Anzeigetreiber 200 empfangen wird, ein und gibt ein eingestelltes Synchronisationssignal ADSYNC aus. Beispielsweise kann das Synchronisationssignal DSYNC ein Steuersignal zum Entfernen von Tearing, beispielsweise ein Tearing-Effekt-Steuersignal, sein.
Beispielsweise kann die CPU 110 einen Modus-Änderungsbefehl erfassen und ein Steuersignal entsprechend einem Erfassungsergebnis an dem Anzeigetreiber 200 durch den Anzeige-Controller 120A übertragen. Hier erzeugt eine Synchronisationssignal-Erzeugungsschaltung 210 des Anzeigetreibers 200 ein Synchronisationssignal DSYNC in Antwort auf das Steuersignal.
Das Modus-Änderungs-Befehlssignal kann von einer Peripherie-Vorrichtung (peripheral device, nicht gezeigt) durch eine Ausdrucksbewegung bzw. Geste eines Verwenders, beispielsweise eine Berührung, ein Drücken eines Knopfes, eine Stimme oder eine Geste erzeugt werden. Beispielsweise kann der Modus-Änderungsbefehl ein Befehl zum Wechseln von einem ersten Modus zu einem zweiten Modus sein. Beispielsweise kann der erste Modus ein Modus sein, welcher Daten einer unbewegten Abbildung zu dem Anzeigetreiber 200 überträgt, und der zweite Modus kann ein Modus sein, welcher Daten von beweglichen Abbildungen an den Anzeigetreiber 200 überträgt.
Darüber hinaus kann der erste Modus ein Schlafmodus sein und der zweite Modus kann ein Normalmodus sein. Der Schlafmodus kann ein Modus sein, in dem der Anwendungsprozessor 100 und der Anzeigetreiber 200 Abbildungsdaten nicht verarbeiten, und der normale Modus kann ein Modus sein, in dem der Anwendungsprozessor 100 und der Anzeigetreiber 200 die Abbildungsdaten verarbeiten.
2 ist ein Blockschaltbild der Einstellschaltung, welche in 1 veranschaulicht ist. Die Einstellschaltung 130 stellt wenigstens eines der Verzögerung und der Pulsbreite des empfangenen Synchronisationssignals DSYNC ein. Beispielsweise können die Verzögerung und die Pulsbreite basierend auf einem Steuersignal, welches Differenzinformationen InF aufweist, welche der Einstellschaltung 130 zugeführt werden, eingestellt werden.
Die Einstellschaltung 130 weist ein Informationsregister 130-1, eine Verzögerungs-Einstell-Logikschaltung 130-2 und eine Pulsbreiten-Einstell-Logikschaltung 103-3 auf. Beispielsweise weist eine Einstell-Logikschaltung die Verzögerungs-Einstell-Logikschaltung 130-2 und die Pulsbreiten-Einstell-Logikschaltung 103-3 auf. Informationen, welche in dem Informationsregister 130-1 gespeichert sind, können durch den Anzeige-Controller 120A gesetzt bzw. gewählt werden. Informationen, welche in dem Informationsregister 130-1 gespeichert sind, können von außerhalb empfangen und programmiert werden.
3 ist ein Zeitdiagramm, welches einen beispielhaften Betrieb der Einstellschaltung der 2 zeigt. 4 ist ein anderes Zeitdiagramm, welches einen anderen beispielhaften Betrieb der Einstellschaltung der 2 zeigt.
Die Verzögerungs-Einstell-Logikschaltung 130-2 und die Pulsbreiten-Einstell-Logikschaltung 103-3 können in Antwort auf ein Aktivierungssignal EN aktiviert oder deaktiviert werden, welches von dem Informationsregister 130-1 ausgegeben wird. Beispielsweise werden, wenn das Aktivierungssignal EN ein erster Wert ist, beispielsweise eine logische Null oder ein niedriger Pegel, die Verzögerungs-Einstell-Logikschaltung 130-2 und die Pulsbreiten-Einstell-Logikschaltung 103-3 deaktiviert. Wenn sie deaktiviert sind, können die Verzögerungs-Einstell-Logikschaltung 130-2 und die Pulsbreiten-Einstell-Logikschaltung 103-3 das Synchronisationssignal DSYNC ohne Einstellen wie in 3 veranschaulicht ist, passieren bzw. durchtreten lassen, oder sie können das Synchronisationssignal DSYNC wie in 4 veranschaulicht ist unterbrechen bzw. abfangen bzw. abschneiden (oder blockieren).
Wenn jedoch das Aktivierungssignal EN ein zweiter Wert ist, beispielsweise eine logische Eins oder ein hoher Pegel, werden die Verzögerungs-Einstell-Logikschaltung 130-2 und die Pulsbreiten-Einstell-Logikschaltung 103-3 aktiviert. Demzufolge stellt die Verzögerungs-Einstell-Logikschaltung 130-2 die Verzögerung DELAY des Synchronisationssignals DSYNC basierend auf Verzögerungs-Einstell-Informationen DI, welche von dem Informationsregister 130-1 ausgegeben werden, ein und gibt das Verzögerungs-eingestellte Synchronisationssignal aus. Hier weisen die Verzögerungs-Einstell-Informationen DI ein Bit oder mehrere Bits auf.
Die Pulsbreiten-Einstell-Logikschaltung 103-3 stellt die Pulsbreite WIDTH eines Signals ein, welches von der Verzögerungs-Einstell-Logikschaltung 130-2 ausgegeben wird, basierend auf Pulsbreiten-Einstell-Informationen WI, welche von dem Informationsregister 130-1 ausgegeben werden, und gibt ein letztendlich eingestelltes Synchronisationssignal ADSYNC aus. Hier weisen die Pulsbreiten-Einstell-Informationen WI ein Bit oder mehrere Bits auf.
In den 2, 3, 4, 6 und 7 speichert das Informationsregister 130-1 Informationen, beispielsweise Differenz-Informationen InF zum Einstellen wenigstens eines der Verzögerung DELAY des Synchronisationssignals DSYNC und der Pulsbreite WIDTH des Synchronisationssignals DSYNC. Wie obenstehend beschrieben ist, weisen die Informationen, beispielsweise Differenz-Informationen InF Verzögerungs-Einstell-Informationen DI, welche die Verzögerung des Synchronisationssignals DSYNC einstellen können, und Pulsbreiten-Einstell-Informationen WI auf, welche die Pulsbreite des Synchronisationssignals DSYNC einstellen können.
Zur Zweckmäßigkeit der Erklärung ist das Informationsregister 130-1, welches Differenz-Informationen InF speichert, in 2 veranschaulicht; wenn jedoch die Einstellschaltung 130 das Informationsregister 130-1 gemäß einer alternativen Ausführungsform nicht aufweist, stellt die Verzögerungs-Einstell-Logikschaltung 130-2 die Verzögerung DELAY eines Synchronisationssignals DSYNC direkt gemäß Verzögerungs-Einstell-Informationen DI ein, welche in den Differenz-Informationen InF, welche von dem Timing-Controller 141 ausgegeben werden, enthalten sind. Darüber hinaus kann die Pulsbreiten-Einstell-Logikschaltung 103-3 die Pulsbreite WIDTH des Synchronisationssignals direkt gemäß Pulsbreiten-Einstell-Informationen WI, welche in den Differenz-Informationen InF, welche von dem Timing-Controller 141 ausgegeben werden, enthalten sind, einstellen.
Die Einstellschaltung 130 überträgt ein eingestelltes Synchronisationssignal ADSYNC an den Timing-Controller 141.
Die Übertragungs-Timing-Steuerschaltung 140 steuert das Übertragungs-Timing von Anzeigedaten DDATA, welche an den Anzeigetreiber 200 in Antwort auf das eingestellte Synchronisationssignal ADSYNC übertragen werden werden, welches von der Einstellschaltung 130 ausgegeben wird.
Die Übertragungs-Timing-Steuerschaltung 140 weist einen Timing-Controller 141 und ein Übertragungs TX-Interface bzw. eine Übertragungs-TX-Schnittstelle 143 auf. Der Timing-Controller 141 erzeugt ein erstes Steuersignal CTRL1 in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke (beispielsweise einer ansteigenden Flanke) eines eingestellten Synchronisationssignals ADSYNC und erzeugt ein zweites Steuersignal CTRL2 in Antwort auf die andere der ansteigenden Flanke und der abfallenden Flanke (beispielsweise eine abfallende Flanke).
5 ist ein Blockschaltbild des Timing-Controllers 141 in dem Abbildungsdaten-Verarbeitungssystem 10A der 1. Ein Steuersignalerzeuger bzw. Steuersignalgenerator 141-1 des Timing-Controllers 141 erzeugt ein erstes Steuersignal CTRL1 und ein zweites Steuersignal CTRL2.
Eine Abbildungsverarbeitungs-Logikschaltung 150 und das Übertragungs TX-Interface 143 bereiten eine Übertragung der Anzeigedaten DDATA in Antwort auf einen Pegelübergang des ersten Steuersignals CTRL1 vor.
Gemäß dem zweiten Steuersignal CTRL2 überträgt das Übertragungsinterface 143 Anzeigedaten DDATA, welche von der Abbildungsverarbeitungs-Logikschaltung 150 an ein Empfangs-RX-Interface bzw. eine Empfangs-RX-Schnittstelle 220 des Anzeigetreibers 200 ausgegeben werden. Gemäß einer beispielhaften Ausführungsform kann das Übertragungs TX-Interface 143, welches in einem Niedrigleistungs-Interface ausgeführt ist, in einem CPU-Interface, einem RGB-Interface oder einem seriellen Interface ausgeführt sein. Gemäß einer anderen beispielhaften Ausführungsform kann das Übertragungs TX-Interface 143 in einem Digital-Interface für eine mobile Anzeige (MDDI = Mobile Display Digital Interface), einem mobilen Industrieprozessor-Interface (MIPI^® = Mobile Industrial Processor Interface), einem seriellen peripheren Interface (SPI = Serial Peripheral Interface), einem Inter IC (I²C)-Interface, einem Anzeige-Port (DP = Display Port) oder einem eingebetteten Anzeige-Port (eDP = embedded Display Port) ausgeführt sein.
Das Empfangs RX-Interface 220 kann in einem Interface gleich wie das Übertragungs-TX-Interface 143 ausgeführt sein. Das Übertragungs-TX-Interface 143 überträgt Informationen TI für das Übertragungs-Timing von Anzeigedaten von DDATA zu dem Timing-Controller 141.
Ein Differenz-Informationserzeuger 141-2 des Timing-Controllers 141 erzeugt Differenz-Informationen InF unter Verwendung von Informationen für das Timing von einem eingestellten Synchronisationssignal ADSYNC und Informationen TI für das Übertragungs-Timing von Anzeigedaten DDATA, und schreibt oder speichert erzeugte Differenz-Informationen InF in das bzw. dem Informationsregister der Einstellschaltung 130. Wie obenstehend beschrieben ist, können die Differenz-Informationen InF direkt der Einstell-Logikschaltung 130 zugeführt werden.
Die Differenz-Informationen InF können Verzögerungs-Einstell-Informationen DI und/oder Pulsbreiten-Einstell-Informationen WI als Informationen enthalten, welche der Differenz zwischen einem Timing eines eingestellten Informationssignals ADSYNC und dem Übertragungs-Timing der Anzeigedaten DDATA entsprechen. Demzufolge kann die Einstellschaltung 130 wenigstens eines der Verzögerung und der Pulsbreite des Synchronisationssignals DSYNC einstellen.
Der Anzeigetreiber 200 empfängt und verarbeitet Anzeigedaten DDATA, welche von dem Anzeige-Controller 120A übertragen werden, und überträgt verarbeitete Anzeigedaten DDATA2 zu einer Anzeige 300. Der Anzeigetreiber 200 weist eine Synchronisationssignal-Erzeugungsschaltung 210 auf, welche das Synchronisationssignal DSYNC erzeugen kann. Die detaillierte Struktur und der detaillierte Betrieb einer beispielhaften Implementation des Anzeigetreibers 200 wird im Detail unter Bezugnahme auf 9 erklärt werden.
Die Anzeige 300 kann als eine Flüssigkristallanzeige (LCD = Liquid Crystal Display), eine Leuchtdioden (LED = Light Emitting Diode)-Anzeige, eine organische LED (OLED = Organic LED)-Anzeige oder eine Aktiv-Matrix OLED (AMOLED = Active-Matrix OLED)-Anzeige oder ein andere Typ von Anzeige implementiert sein.
6 ist ein Zeitdiagramm, welches einen beispielhaften Betrieb der Einstellschaltung 130 und der Übertragungs-Timing-Steuerschaltung 140, welche in 1 veranschaulicht ist, zeigt. Und 7 ist ein anderes Zeitdiagramm, welches andere beispielhafte Betriebe der Einstellschaltung und der Übertragungs-Timing-Steuerschaltung, welche in 1 veranschaulicht ist, zeigt.
Bezug nehmend auf die 1 bis 7 empfängt die Einstellschaltung 130 ein Synchronisationssignal DSYNC, welches eine Pulsbreite P1 hat, zu einem ersten Zeitpunkt T1, stellt wenigstens eines der Verzögerung DELAY und der Pulsbreite WIDTH des Synchronisationssignals DSYNC gemäß Informationen oder Differenz-Informationen InF, welche in dem Informationsregister 130-1 gespeichert sind, ein und erzeugt ein eingestelltes Synchronisationssignal ADSYNC.
Der Steuersignalerzeuger 1414 des Timing-Controllers 141 erfasst Pegelübergänge des eingestellten Synchronisationssignals ADSYNC und erzeugt ein erstes Steuersignal CTRL1 und ein zweites Steuersignal CTRL2 basierend auf Erfassungsergebnissen.
Wie in den 6 und 7 veranschaulicht ist, erzeugt der Steuersignalerzeuger 141-1 ein erstes Steuersignal CTRL in Antwort auf eine ansteigende Flanke des eingestellten Synchronisationssignals ADSYNC zu einem zweiten Zeitpunkt T2. Hier bereiten die Abbildungs-Verarbeitungslogikschaltung 150 und das Übertragungsinterface 143 eine Übertragung von Anzeigedaten DATA basierend auf einem aktivierten ersten Steuersignal CTRL1 vor. Danach überträgt das Übertragungsinterface 143 Anzeigedaten DATA zu dem Anzeigetreiber 200 basierend auf einem aktivierten zweiten Steuersignal CTRL2 zu einem dritten Zeitpunkt T3. Demnach überträgt das Übertragungsinterface 143 die Anzeigedaten DATA zu dem Anzeigetreiber 200 in Antwort auf eine abfallende Flanke des eingestellten Synchronisationssignals ADSYNC zu einem dritten Zeitpunkt T3.
Wie in Fall I der 7 veranschaulicht ist, wird, wenn eine Anzeigedaten-Ausgabezeit DOT verstreicht, nachdem ein eingestelltes Synchronisationssignal ADSYNC von einem niedrigen Pegel zu einem hohen Pegel zu einem zweiten Zeitpunkt T2 übergeht, d. h. wenn Anzeigedaten DATA, beispielsweise Daten einer sich bewegenden Abbildung von dem Anzeige-Controller 120A an den Anzeigetreiber 200 zu einem dritten Zeitpunkt T3 ausgegeben werden, angenommen, dass Tearing und Flicker in der Anzeige 300 nicht auftreten.
Zusätzlich wird angenommen, dass die Anzeigedaten-Ausgabezeit DOT eine feststehende Zeit ist. Demnach ist es, wenn die Anzeigedaten DDATA, welche von dem Anzeige-Controller 120A ausgegeben werden, von Daten einer unbewegten Abbildung in Daten einer sich bewegenden Abbildung umgewandelt werden, in höchstem Maße wahrscheinlich, dass Flicker aufgetreten ist bzw. auftritt.
Bezug nehmend auf Fall II der 7 kann, da Anzeigedaten DDATA, beispielsweise Daten einer sich bewegenden Abbildung von einem Zeitpunkt T3'' ausgegeben werden, Tearing und Flicker in der Anzeige 300 auftreten. Demzufolge sollte, um Tearing und Flicker zu entfernen, der Display-Controller 120A einen Ausgabezeitpunkt der Anzeigedaten DDATA von T3'' auf T3 einstellen.
Die Einstellschaltung 130 stellt einen Erzeugungszeitpunkt eines eingestellten Synchronisationssignals ADSYNC von T2'' auf T2 unter Verwendung von Informationen oder Differenz-Informationen InF, welche in dem Informationsregister 130-1 gespeichert sind, ein. Beispielsweise kann, wenn die Einstellschaltung 130 die Verzögerung DT1 oder DELAY der 6 eines Synchronisationssignals DSYNC einstellt, die Übertragungs-Timing-Steuerschaltung 140 Anzeigedaten DDATA exakt zu einem Zeitpunkt T3 basierend auf dem Verzögerungs-eingestellten Synchronisationssignal ADSYNC ausgeben.
Bezug nehmend auf Fall III der 7 kann, da Anzeigedaten DDATA, beispielsweise Daten einer sich bewegenden Abbildung von einem Zeitpunkt T3' ausgegeben werden, Tearing und Flicker in der Anzeige 300 auftreten. Demzufolge sollte, um Tearing und Flicker zu entfernen, der Anzeige-Controller 120A einen Ausgabezeitpunkt der Anzeigedaten DDATA von T3' auf T3 einstellen.
Durch ein Verwenden von Informationen oder Differenzinformationen InF, welche in dem Informationsregister 130-1 gespeichert sind, kann die Einstellschaltung 130 den Erzeugungszeitpunkt eines eingestellten Synchronisationssignals ADSYNC von T2' auf T2 einstellen. Beispielsweise kann, wenn die Einstellschaltung 130 die Verzögerung DT2 oder DELAY der 6 eines Synchronisationssignals DSYNC einstellt, die Übertragungs-Timing-Steuerschaltung 140 Anzeigedaten DDATA exakt zu dem Zeitpunkt T3 basierend auf dem Verzögerungs-eingestellten Synchronisationssignal ADSYNC ausgeben.
Differenzinformationen InF können zu jedem Frame aktualisiert werden. Demzufolge kann der Anzeige-Controller 120A das Übertragungs-Timing von Anzeigedaten DDATA entsprechend einem gegenwärtigen Frame unter Verwendung von Differenzinformationen InF über einen vorangehenden Frame einstellen.
8 ist ein Blockschaltbild des Abbildungsdaten-Verarbeitungssystems gemäß einer anderen beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts. Bezug nehmend auf die 1 und 8 ist die Struktur des Abbildungsdaten-Verarbeitungssystems 10A der 1 im Wesentlichen dieselbe wie eine Struktur eines Abbildungsdaten-Verarbeitungssystems 10B der 8 mit Ausnahme dessen, dass die Einstellschaltung 130 zwischen dem Anzeige-Controller 120B und dem Anzeigetreiber 200 vorhanden ist. Zur Vereinfachung der Erklärung veranschaulicht 8 andere Elemente 101, 110, 112 und 160 nicht redundant.
Die Übertragungs-Timing-Steuerschaltung 140 des Anzeige-Controllers 120B steuert das Übertragungs-Timing von Anzeigedaten DDATA, welche zu dem Anzeigetreiber 200 übertragen werden, basierend auf einem Synchronisationssignal ADSYNC, dessen Verzögerung DELAY und/oder Pulsbreite WIDTH durch die Steuerschaltung 130 eingestellt wird.
9 ist ein Blockschaltbild des Abbildungsdaten-Verarbeitungssystems gemäß noch einer anderen beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts. Mit Ausnahme dessen, dass die Einstellschaltung 130 innerhalb eines Anzeigetreibers 200C ist, ist die Struktur des Abbildungsdaten-Verarbeitungssystems 10A der 1 im Wesentlichen dieselbe wie eine Struktur eines Abbildungsdaten-Verarbeitungssystems 10C der 9.
Der Anzeigetreiber 200C weist die Einstellschaltung 130, die Synchronisationssignal-Erzeugungsschaltung 210, ein Empfangs-RX-Interface bzw. eine Empfangs-RX-Schnittstelle 220, eine Steuerschaltung 230 und eine Mehrzahl von Schaltern 241 und 143, einen Frame-Puffer (frame buffer) 250, einen Speicher-Controller 251, eine Auswahlschaltung 260 und eine Ausgabeschaltung 270 auf.
Die Synchronisationssignal-Erzeugungsschaltung 210 erzeugt ein Synchronisationssignal DSYNC basierend auf einer Dateneingabe durch das Empfangs-Interface 220 oder eine Steuersignal-Ausgabe von der Steuerschaltung 230.
Die Steuerschaltung 230 erzeugt eine Mehrzahl von Schaltersteuersignalen SW1 und SW2, ein Zugriffssteuersignal ACC und ein Auswahlsignal SEL gemäß einer Anzeigedaten DDATA-Eingabe durch das Empfangs-Interface 220.
Ein erster Schalter 241 überträgt Anzeigedaten DDATA, beispielsweise Daten einer sich bewegenden Abbildung zu der Auswahlschaltung 260 in Antwort auf ein erstes Schaltersteuersignal SW1. Der erste Schalter 241 führt die Funktion einer Steuerschaltung durch, welche eine Übertragung von Daten einer sich bewegenden Abbildung (Video) steuert. Ein zweiter Schalter 243 überträgt Anzeigedaten DDATA, beispielsweise Daten einer unbewegten Abbildung zu dem Frame-Puffer 250 in Antwort auf ein zweites Schaltersteuersignal SW2. Der zweite Schalter 243 führt die Funktion einer Steuerschaltung durch, welche die Übertragung von Daten einer unbewegten Abbildung (Fotografie) überträgt.
Demnach werden Daten einer sich bewegenden Abbildung (Video) oder Anzeigedaten, welche eine erste Frame-Rate haben, durch die Auswahlschaltung 260 und nicht durch den Frame-Puffer 250 zu der Ausgabeschaltung 270 übertragen. Daten einer unbewegten Abbildung oder Anzeigedaten, welche eine zweite Frame-Rate haben, werden zu der Ausgangsschaltung 270 durch den Frame-Puffer 250 und die Ausgangsschaltung 260 übertragen. Demnach werden Daten einer sich bewegenden Abbildung (Video) und Daten einer unbewegten Abbildung (Fotografie) jeweils über verschiedene Datenwege zu der Ausgabeschaltung 270 übertragen.
Die erste Frame-Rate ist größer als die zweite Frame-Rate. Beispielsweise können die erste Frame-Rate und die zweite Frame-Rate auf Basis einer bestimmten Frame-Rate, beispielsweise 30 Frames pro Sekunde (fps = Frames per Second) klassifiziert werden.
Der Speicher-Controller 251 steuert eine Datenzugriffsoperation für den Frame-Puffer 250, beispielsweise eine Daten-Schreiboperation oder eine Daten-Leseoperation, basierend auf einem Zugriffssteuersignal ACC. Der Frame-Puffer 250 kann in einem Grafikspeicher ausgeführt sein.
Die Auswahlschaltung (MUX) 260 überträgt Anzeigedaten, beispielsweise Videodaten, welche auf einem ersten Weg (d. h. einem ersten Schalter 241) übertragen werden oder Daten einer unbewegten Abbildung, welche von einem zweiten Weg (d. h. dem Frame-Puffer 250) ausgegeben werden, basierend auf einem Auswahlsignal SEL zu der Ausgabeschaltung 270. Die Auswahlschaltung 260 kann als ein Multiplexer implementiert sein.
Die Ausgabeschaltung 270 verarbeitet Anzeigedaten, welche von der Auswahlschaltung 260 ausgegeben werden, und überträgt verarbeitete Anzeigedaten DDATA2 an die Anzeige 300.
10 ist ein Flussdiagramm zum Erklären eines Betriebsverfahrens des Abbildungsdaten-Verarbeitungssystems, welches in den 1, 8 oder 9 gezeigt ist. Bezug nehmend auf die 1 bis 10 empfängt die Einstellschaltung 130 ein Synchronisationssignal DSYNC, welches auf eine Übertragung von Anzeigedaten DDATA bezogen ist (S 10).
Wie in 6 oder 7 veranschaulicht ist, stellt die Einstellschaltung 130 wenigstens eines der Verzögerung DELAY und der Pulsbreite WIDTH eines Synchronisationssignals DSYNC ein und gibt ein Synchronisationssignal ADSYNC aus, dessen Verzögerung DELAY und/oder Pulsbreite WIDTH eingestellt ist (in Schritt S20). Gemäß einer beispielhaften Ausführungsform kann die Einstellschaltung 130 wenigstens eines der Verzögerung DELAY und der Pulsbreite WIDTH durch Verwendung von Informationen oder Differenzinformationen InF, welche in dem Informationsregister 130-1 gespeichert sind, einstellen.
Wie in den 6 oder 7 veranschaulicht ist, kann die Übertragungs-Timing-Steuerschaltung 140 das Übertragungs-Timing von Anzeigedaten DDATA in Antwort auf ein eingestelltes Synchronisationssignal ADSYNC steuern (in Schritt S30). Die Übertragungs-Timing-Steuerschaltung 140 überträgt Anzeigedaten DDATA zu dem Anzeigetreiber 200 basierend auf einem eingestellten Übertragungs-Timing (in Schritt S40). Der Anzeigetreiber 200 verarbeitet die Anzeigedaten DDATA, überträgt verarbeitete Anzeigedaten DDATA2 an die Anzeige 300, und die Anzeige 300 zeigt die verarbeiteten Anzeigedaten DDATA2 an (in Schritt S50).
11 ist ein Blockschaltbild eines Abbildungsdaten-Verarbeitungssystems, welches einen Anzeige-Controller gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts aufweist. Bezug nehmend auf 11 kann das Abbildungsdaten-Verarbeitungssystem 400 in einer tragbaren Vorrichtung wie beispielsweise einem persönlichen digitalen Assistenten (PDA = Personal Digital Assistant), einem tragbaren Mediaplayer (PMP = Portable Media Player), einem Mobiltelefon, einem Smartphone oder einem Tablet-Personal Computer, welcher MIPI^® verwenden oder unterstützen mag, ausgeführt sein.
Das Abbildungsdaten-Verarbeitungssystem 400 weist einen Anwendungsprozessor bzw. Applikationsprozessor 410, einen Abbildungssensor 420 und eine Anzeige 430 auf.
Ein Seriell-Kamera-Interface (CSI = Camera Serial Interface)-Host 412, welcher in dem Anwendungsprozessor 410 ausgeführt ist, kann eine serielle Kommunikation mit einer CSI-Vorrichtung 421 des Abbildungssensors 420 durch ein serielles Kamera-Interface CSI durchführen. Gemäß einer beispielhaften Ausführungsform kann ein De-Serialisierer (DES = De-Serializer) in dem CSI-Host 412 ausgeführt sein, und ein Serialisierer (SER = Serializer) kann in der CSI-Vorrichtung 421 ausgeführt sein. Ein Seriell-Anzeige-Interface (DSI = Display Serial Interface)-Host 411, welcher in dem Anwendungsprozessor 410 ausgeführt ist, kann eine serielle Kommunikation mit einer DSI-Vorrichtung 431 der Anzeige 430 durch ein serielles Anzeige-Interface durchführen. Gemäß einer beispielhaften Ausführungsform kann ein Serialisierer (SER = Serializer) in dem DSI-Host 411 ausgeführt sein und ein De-Serialisierer (DES = De-Serializer) kann in der DSI-Vorrichtung 431 ausgeführt sein.
Das Abbildungsdaten-Verarbeitungssystem 400 kann weiterhin einen RF-Chip 440 aufweisen, welcher mit dem Anwendungsprozessor 410 kommunizieren kann. Ein PHY 413 des Abbildungsdaten-Verarbeitungssystems 400 und ein PHY 441 eines RF-Chips 440 kann Daten gemäß einem MIPI DigRF-Protokoll übertragen oder empfangen.
Das Abbildungsdaten-Verarbeitungssystem 400 kann einen GPS-Empfänger 450, einen Speicher 452 wie beispielsweise einen dynamischen Schreib-Lesespeicher (DRAM = Dynamic Random Access Memory), eine Datenspeichervorrichtung 454, welche in einem nichtflüchtigen Speicher wie beispielsweise einem NAND-Flash-Speicher ausgeführt ist, ein Mikrofon 456 oder einen Lautsprecher 458 aufweisen.
Zusätzlich kann das Abbildungsdaten-Verarbeitungssystem 400 mit einer externen Vorrichtung durch ein Verwenden wenigstens eines Kommunikationsprotokolls oder Kommunikationsstandards, beispielsweise einem Ultra-Breitband (UWB = Ultra-Wide Band) 460, einem Wireless LAN (WLAN) 462, einem Worldwide Interoperability for Microwave Access (WiMAX) 464 oder einem Long Term Evolution (LTE^TM) kommunizieren.
Gemäß einer alternativen Ausführungsform kann der DSI-Host 411 die Funktion des Anzeige-Controllers 120A der 1 durchführen. Gemäß einer anderen alternativen Ausführungsform kann die Einstellschaltung 130 außerhalb des DSI-Host 411 ausgeführt sein. Gemäß noch einer anderen alternativen Ausführungsform kann die Einstellschaltung 130 innerhalb der DSI-Vorrichtung 431 ausgeführt sein, welche die Funktion des Anzeigetreibers 200 durchführen kann.
12 ist ein Flussdiagramm zum Erklären eines Betriebsverfahrens eines Abbildungsdaten-Verarbeitungssystems, welches einen Modus-Änderungsbefehl gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts erfasst. Bezug nehmend auf die 1 bis 12 erfasst eine CPU 110 einen Modus-Änderungsbefehl und überträgt ein Steuersignal, welches einem Erfassungsergebnis entspricht, an den Anzeigetreiber 200 (in Schritt S110). Der Anzeigetreiber 200 erzeugt ein Synchronisationssignal DSYNC in Antwort auf das Steuersignal (in Schritt S120). Das Synchronisationssignal DSYNC ist ein Signal, welches auf eine Übertragung von Anzeigedaten DDATA bezogen ist. Die Einstellschaltung 130 empfängt das Synchronisationssignal DSYNC (in Schritt S130).
Jeder der Schritte S20 bis S50 der 12 ist derselbe wie der entsprechende Schritt S50 der 10. Eine Vorrichtung gemäß einer beispielhaften Ausführungsform des vorliegenden erfinderischen Konzepts und ein Verfahren dafür kann wenigstens eines der Verzögerung und der Pulsbreite eines Synchronisationssignals einstellen und ein eingestelltes Synchronisationssignal ausgeben, so dass ein Anzeige-Controller Daten einer sich bewegenden Abbildung (Video) an einen Anzeigetreiber mit einem exakten Timing basierend auf dem eingestellten Synchronisationssignal ausgeben kann.
Demzufolge können die Vorrichtung und das Verfahren Tearing und Flicker verhindern oder entfernen, welche auftreten können, wenn Anzeigedaten von Daten einer unbewegten Abbildung in Daten einer sich bewegenden Abbildung (Video) umgewandelt werden.
Obwohl beispielhafte Ausführungsformen des vorliegenden allgemeinen erfinderischen Konzepts gezeigt und beschrieben worden sind, wird es durch Fachleute anerkannt werden, dass Änderungen in diesen Ausführungsformen getätigt werden können, ohne von den Prinzipien und dem Gedanken des allgemeinen erfinderischen Konzepts abzuweichen, dessen Umfang in den beigefügten Ansprüchen und deren Äquivalenten definiert ist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 10-1011-0137953 [0001]

Claims

Anzeige-Controller (120A, 120B), der Folgendes aufweist: eine Einstellschaltung (130), die konfiguriert ist, um, basierend auf Informationen zum Einstellen eines Synchronisationssignals (DSYNC), wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) des Synchronisationssignals (DSYNC) einzustellen, welches in einem Anzeigetreiber (200, 200C) erzeugt wird, und die konfiguriert ist, um das eingestellte Synchronisationssignal (ADSYNC) auszugeben; und eine Übertragungs-Timing-Steuerschaltung (140), die konfiguriert ist, um das Übertragungs-Timing von Anzeigedaten (DDATA), welche zu dem Anzeigetreiber (200, 200C) zu übertragen sind, in Antwort auf das eingestellte Synchronisationssignal (ADSYNC) zu steuern.
Anzeige-Controller (120A, 120B) nach Anspruch 1, wobei das Synchronisationssignal (DSYNC) ein Signal ist, welches auf eine Übertragung der Anzeigedaten (DDATA) bezogen ist.
Anzeige-Controller (120A, 120B) nach Anspruch 1, wobei deren Einstellschaltung (130) Folgendes aufweist: ein Informationsregister (130-1), welches konfiguriert ist, um die Informationen zum Einstellen des Synchronisationssignals (DSYNC) zu speichern; und eine Einstell-Logikschaltung (130-2, 130-3), welche konfiguriert ist, um das wenigstens eine der Verzögerung (DELAY) und der Pulsbreite (WIDTH) des Synchronisationssignals (DSYNC) durch ein Verwenden der Informationen einzustellen.
Anzeige-Controller (120A, 120B) nach Anspruch 1, wobei die Übertragungs-Timing-Steuerschaltung (140) die Anzeigedaten (DDATA) zu dem Anzeigetreiber (200, 200C) in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals (ADSYNC) überträgt.
Anzeige-Controller (120A, 120B) nach Anspruch 1, weiterhin aufweisend: eine Übertragungsschnittstelle (143), welche konfiguriert ist, um eine Übertragung der Anzeigedaten (DDATA) in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals (ADSYNC) vorzubereiten, und um die Anzeigedaten (DDATA) zu dem Anzeigetreiber (200, 200C) in Antwort auf die andere der ansteigenden Flanke und der abfallenden Flanke zu übertragen.
Anzeige-Controller (120A, 120B) nach Anspruch 5, wobei die Übertragungsschnittstelle (143) eine CPU-Schnittstelle, eine RGB-Schnittstelle oder eine serielle Schnittstelle ist.
Anzeige-Controller (120A, 120B) nach Anspruch 5, wobei die Übertragungsschnittstelle (143) ein Mobile Display Digital Interface (MDDI), ein Mobile Industrial Processor Interface (MIPI^®), eine serielle periphere Schnittstelle (SPI = Serial Peripheral Interface), eine I²C (Inter IC)-Schnittstelle, ein Display Port (DP) oder ein embedded Display Port (eDP) ist.
Anzeige-Controller (120A, 120B) nach Anspruch 1, weiterhin aufweisend: einen Timing-Controller (141), welcher konfiguriert ist, um ein erstes Steuersignal (CTRL1) in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals (ADSYNC) zu erzeugen, und um ein zweites Steuersignal (CTRL2) in Antwort auf die andere der ansteigenden Flanke und der abfallenden Flanke zu erzeugen; und eine Übertragungsschnittstelle (143), welche konfiguriert ist, um eine Übertragung der Anzeigedaten (DDATA) in Antwort auf das erste Steuersignal (CTRL1) vorzubereiten, und um die Anzeigedaten (DDATA) zu dem Anzeigetreiber (200, 200C) in Antwort auf das zweite Steuersignal (CTRL2) zu übertragen.
Anzeige-Controller (120A, 120B) nach Anspruch 1, wobei die Übertragungs-Timing-Steuerschaltung (140) Differenzinformationen erzeugt, welche einer Differenz zwischen einem Pegelübergangs-Timing des eingestellten Synchronisationssignals (ADSYNC) und dem eingestellten Übertragungs-Timing entspricht, und wobei die Einstellschaltung (130) das Synchronisationssignal (DSYNC) durch ein Verwenden der Differenzinformationen als der Informationen zum Einstellen des Synchronisationssignals (DSYNC) einstellt.
Anzeige-Controller (120A, 120B) nach Anspruch 9, wobei die Einstellschaltung (130) Folgendes aufweist: ein Register (1304), welches konfiguriert ist, um die Differenzinformationen zu speichern; und eine Verzögerungs-Einstellschaltung (130-2), welche konfiguriert ist, um die Verzögerung (DELAY) des Synchronisationssignals (DSYNC) durch ein Verwenden der Differenzinformationen als der Information zum Einstellen des Synchronisationssignals (DSYNC) einzustellen; und eine Pulsbreiten-Einstellschaltung (130-3), welche konfiguriert ist, um die Pulsbreite (WIDTH) des Verzögerungs-eingestellten Synchronisationssignals (ADSYNC), welches von der Verzögerungs-Einstellschaltung ausgegeben wird, durch ein Verwenden der Differenzinformationen als den Informationen zum Einstellen des Synchronisationssignals (DSYNC) einzustellen, und um das eingestellte Synchronisationssignal (ADSYNC) zu erzeugen.
Abbildungsdaten-Verarbeitungssystem, das Folgendes aufweist: eine Einstellschaltung (130), welche konfiguriert ist, um basierend auf Informationen zum Einstellen des Synchronisationssignals (DSYNC), wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) eines Synchronisationssignals (DSYNC), welches in einem Anzeigetreiber (200, 200C) erzeugt wird, einzustellen, und um ein eingestelltes Synchronisationssignal (ADSYNC) auszugeben; und einen Anzeige-Controller (120A, 120B), welcher eine Übertragungs-Timing-Steuerschaltung (140) aufweist, welche konfiguriert ist, um das Übertragungs-Timing von Anzeigedaten (DDATA), welche zu dem Anzeigetreiber (200, 200C) übertragen werden werden, in Antwort auf das eingestellte Synchronisationssignal (ADSYNC) zu steuern.
System nach Anspruch 11, wobei die Einstellschaltung (130) innerhalb des Anzeigetreibers (200, 200C) ausgeführt ist.
System nach Anspruch 11, wobei die Einstellschaltung (130) innerhalb des Anzeige-Controllers (120A, 120B) ausgeführt ist.
System nach Anspruch 11, wobei die Einstellschaltung (130) Folgendes aufweist: ein Register (130-1) zum Speichern der Informationen zum Einstellen des Synchronisationssignals (DSYNC); und eine Einstell-Logikschaltung (130-2, 130-3), welche konfiguriert ist, um wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) durch ein Verwenden der Informationen, welche in dem Register (130-1) gespeichert sind, einzustellen.
System nach Anspruch 11, wobei der Anzeige-Controller (120A, 120B) weiterhin eine Übertragungsschnittstelle (143) aufweist, welche konfiguriert ist, um eine Übertragung der Anzeigedaten (DDATA) in Antwort auf eine einer ansteigenden Flanke und einer abfallenden Flanke des eingestellten Synchronisationssignals (ADSYNC) vorzubereiten, und um die Anzeigedaten (DDATA) zu dem Anzeigetreiber (200, 200C) in Antwort auf die andere der ansteigenden Flanke und der abfallenden Flanke zu übertragen.
System nach Anspruch 11, wobei die Übertragungs-Timing-Steuerschaltung (140) Differenzinformationen erzeugt, welche einer Differenz zwischen einem Pegelübergangs-Timing des eingestellten Synchronisationssignals (ADSYNC) und dem gesteuerten Übertragungs-Timing entsprechen, wobei die Einstellschaltung (130) Folgendes aufweist: ein Register (130-1), welches konfiguriert ist, um die Differenzinformationen zu speichern; eine Verzögerungs-Einstellschaltung (130-2), welche konfiguriert ist, um die Verzögerung (DELAY) des Synchronisationssignals (DSYNC) durch ein Verwenden der Differenzinformationen als den Informationen zum Einstellen des Synchronisationssignals (DSYNC) einzustellen; und eine Pulsbreiten-Einstellschaltung (130-3), welche konfiguriert ist, um die Pulsbreite (WIDTH) des Verzögerungs-eingestellten Synchronisationssignals (ADSYNC), welches von der Verzögerungs-Einstellschaltung ausgegeben wird, durch ein Verwenden der Differenzinformationen als den Informationen zum Einstellen des Synchronisationssignals (DSYNC) einzustellen, und um das eingestellte Synchronisationssignal (ADSYNC) zu erzeugen.
Verfahren zum Verarbeiten von Anzeigedaten (DDATA) einer tragbaren Vorrichtung, das Folgendes aufweist: ein Empfangen eines Synchronisationssignals (DSYNC), welches von dem Anzeigetreiber (200, 200C) ausgegeben wird, und welches auf eine Übertragung von Anzeigedaten (DDATA) bezogen ist; ein Einstellen, basierend auf Informationen zum Einstellen des Synchronisationssignals (DSYNC), wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) des Synchronisationssignals (DSYNC) und ein Erzeugen eines eingestellten Synchronisationssignals (ADSYNC); ein Einstellen des Übertragungs-Timings der Anzeigedaten (DDATA) in Antwort auf das eingestellte Synchronisationssignal (ADSYNC) und ein Übertragen der Übertragungs-Timing-eingestellten Anzeigedaten (DDATA) zu dem Anzeigetreiber (200, 200C); und ein Verarbeiten der Timing-eingestellten Anzeigedaten (DDATA) und ein Anzeigen der verarbeiteten Anzeigedaten (DDATA) auf einer Anzeige.
Verfahren nach Anspruch 17, wobei die Informationen zum Einstellen des Synchronisationssignals (DSYNC) von einem Anzeige-Controller (120A, 120B) ausgegeben werden, und wobei das Erzeugen des eingestellten Synchronisationssignals (ADSYNC) wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) durch ein Verwenden von Informationen einstellt, welche von dem Anzeige-Controller (120A, 120B) ausgegeben werden, um das Übertragungs-Timing einzustellen, und um das eingestellte Synchronisationssignal (ADSYNC) zu erzeugen.
Verfahren nach Anspruch 18, wobei die Informationen zum Einstellen des Synchronisationssignals (DSYNC) basierend der Differenz zwischen einem Pegelübergangs-Timing des eingestellten Synchronisationssignals (ADSYNC) und dem eingestellten Übertragungs-Timing bestimmt werden.
Verfahren nach Anspruch 17, wobei die tragbare Vorrichtung eine eines mobilen Telefons, eines Smartphones und eines Tablet Personal Computers ist.
Verfahren zum Verarbeiten von Anzeigedaten (DDATA) einer tragbaren Vorrichtung, welches Folgendes aufweist: ein Erfassen eines Modus-Änderungsbefehls in einer CPU und ein Übertragen eines Steuersignals, welches dem Erfassungsergebnis entspricht, an einen Anzeigetreiber (200, 200C), ein Empfangen eines Synchronisationssignals (DSYNC), welches von dem Anzeigetreiber (200, 200C) ausgegeben wird, und welches auf eine Übertragung von Anzeigedaten (DDATA) bezogen ist; ein Einstellen, basierend auf Informationen zum Einstellen des Synchronisationssignals (DSYNC), wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) des Synchronisationssignals (DSYNC) und ein Erzeugen eines eingestellten Synchronisationssignals (ADSYNC); ein Einstellen des Übertragungs-Timings der Anzeigedaten (DDATA) in Antwort auf das eingestellte Synchronisationssignal (ADSYNC) und ein Übertragen der Übertragungs-Timing-gesteuerten Anzeigedaten (DDATA) zu dem Anzeigetreiber (200, 200C); und ein Verarbeiten der Übertragungs-Timing-gesteuerten Anzeigedaten (DDATA) und ein Anzeigen der verarbeiteten Anzeigedaten (DDATA) auf einer Anzeige. wobei das Synchronisationssignal (DSYNC) basierend auf dem Steuersignal erzeugt wird.
Verfahren nach Anspruch 21, wobei das Erzeugen des eingestellten Synchronisationssignals (ADSYNC) wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) durch ein Verwenden von Informationen zum Einstellen des Synchronisationssignals (DSYNC), welches von einem Anzeige-Controller (120A, 120B) ausgegeben wird, einstellt, um das Übertragungs-Timing einzustellen, und um das eingestellte Synchronisationssignal (ADSYNC) zu erzeugen.
Anzeige-Controller (120A, 120B), der Folgendes aufweist: eine Einstellschaltung (130), welche konfiguriert ist, um ein Synchronisationssignal (DSYNC), das von einem Anzeigetreiber (200, 200C) ausgegeben wird, zu empfangen, wobei das Synchronisationssignal (DSYNC) ein Signal ist, welches auf die Übertragung von Anzeigedaten (DDATA), welche von dem Anzeigetreiber (200, 200C) zu einer Anzeige übertragen werden, bezogen ist, wobei die Einstellschaltung (130) weiterhin konfiguriert ist, um, basierend auf Informationen zum Einstellen eines Synchronisationssignals (DSYNC), wenigstens eines der Verzögerung (DELAY) und der Pulsbreite (WIDTH) des Synchronisationssignals (DSYNC) einzustellen, welches in dem Anzeigetreiber (200, 200C) erzeugt wird, und konfiguriert ist, um das eingestellte Synchronisationssignal (ADSYNC) auszugeben.
Anzeige-Controller (120A, 120B) nach Anspruch 23, weiterhin aufweisend: eine Übertragungs-Timing-Steuerschaltung (140), welche konfiguriert ist, um das Übertragungs-Timing der Anzeigedaten (DDATA), welche von dem Anzeige-Controller (120A, 120B) zu dem Anzeigetreiber (200, 200C) übertragen werden werden, in Antwort auf das eingestellte Synchronisationssignal (ADSYNC) zu steuern.
Anzeige-Controller (120A, 120B) nach Anspruch 24, wobei die Übertragungs-Timing-Steuerschaltung (140) Differenzinformationen erzeugt, welche einer Differenz zwischen einem Pegelübergangs-Timing des eingestellten Synchronisationssignals (ADSYNC) und dem Übertragungs-Timing entsprechen.
Anzeige-Controller (120A, 120B) nach Anspruch 25, wobei die Einstellschaltung (130) das Synchronisationssignal (DSYNC) durch ein Verwenden der Differenzinformationen als den Informationen zum Einstellen des Synchronisationssignals (DSYNC) einstellt.