DE102012102326A1 - Integrierter nichtflüchtiger Analogspeicher - Google Patents
Integrierter nichtflüchtiger Analogspeicher Download PDFInfo
- Publication number
- DE102012102326A1 DE102012102326A1 DE201210102326 DE102012102326A DE102012102326A1 DE 102012102326 A1 DE102012102326 A1 DE 102012102326A1 DE 201210102326 DE201210102326 DE 201210102326 DE 102012102326 A DE102012102326 A DE 102012102326A DE 102012102326 A1 DE102012102326 A1 DE 102012102326A1
- Authority
- DE
- Germany
- Prior art keywords
- analog memory
- volatile
- modified
- layer
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 title claims description 27
- 230000013011 mating Effects 0.000 claims abstract description 17
- 239000000463 material Substances 0.000 claims description 30
- 230000010287 polarization Effects 0.000 claims description 17
- 230000004048 modification Effects 0.000 claims description 9
- 238000012986 modification Methods 0.000 claims description 9
- 239000002800 charge carrier Substances 0.000 claims description 7
- 238000010884 ion-beam technique Methods 0.000 claims description 7
- 238000010894 electron beam technology Methods 0.000 claims description 6
- 230000003044 adaptive effect Effects 0.000 claims description 5
- 230000006870 function Effects 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000005516 engineering process Methods 0.000 claims description 3
- 210000000225 synapse Anatomy 0.000 claims description 3
- 230000000946 synaptic effect Effects 0.000 claims description 3
- 230000001149 cognitive effect Effects 0.000 claims description 2
- 238000012937 correction Methods 0.000 claims description 2
- 239000013078 crystal Substances 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 229910052797 bismuth Inorganic materials 0.000 abstract 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 abstract 1
- 229910000859 α-Fe Inorganic materials 0.000 abstract 1
- 230000008859 change Effects 0.000 description 22
- 230000005684 electric field Effects 0.000 description 14
- 230000002269 spontaneous effect Effects 0.000 description 13
- 230000007704 transition Effects 0.000 description 6
- 239000012782 phase change material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000004807 localization Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000036962 time dependent Effects 0.000 description 4
- 229910002370 SrTiO3 Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910002902 BiFeO3 Inorganic materials 0.000 description 2
- 238000013528 artificial neural network Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- FGIUAXJPYTZDNR-UHFFFAOYSA-N potassium nitrate Chemical compound [K+].[O-][N+]([O-])=O FGIUAXJPYTZDNR-UHFFFAOYSA-N 0.000 description 2
- 239000007784 solid electrolyte Substances 0.000 description 2
- BUHVIAUBTBOHAG-FOYDDCNASA-N (2r,3r,4s,5r)-2-[6-[[2-(3,5-dimethoxyphenyl)-2-(2-methylphenyl)ethyl]amino]purin-9-yl]-5-(hydroxymethyl)oxolane-3,4-diol Chemical compound COC1=CC(OC)=CC(C(CNC=2C=3N=CN(C=3N=CN=2)[C@H]2[C@@H]([C@H](O)[C@@H](CO)O2)O)C=2C(=CC=CC=2)C)=C1 BUHVIAUBTBOHAG-FOYDDCNASA-N 0.000 description 1
- 229910000618 GeSbTe Inorganic materials 0.000 description 1
- 229910019606 La0.5Sr0.5CoO3 Inorganic materials 0.000 description 1
- 229910002353 SrRuO3 Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000005338 heat storage Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002086 nanomaterial Substances 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 235000010333 potassium nitrate Nutrition 0.000 description 1
- 239000004323 potassium nitrate Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/005—Electric analogue stores, e.g. for storing instantaneous values with non-volatile charge storage, e.g. on floating gate or MNOS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/82—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays the switching components having a common active material layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Molecular Biology (AREA)
- Neurology (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
Die Erfindung beschreibt den Aufbau eines integrierten nichtflüchtigen Analogspeichers, umfassend eine piezo- oder ferrroelektrische Schicht zwischen mindestens einem Oberflächenkontakt oder einem zugehörigen Gegenkontakt, wobei die Leitfähigkeit der piezo- oder ferroelektrischen Schicht zwischen den Kontakten und/oder unter dem Oberflächenkontakt und/oder unter dem zugehörigen Gegenkontakt modifiziert ist, so dass eine an gegenüberliegenden Kontakten von außen angelegte Spannung nicht gleichmäßig in der piezo- oder ferroelektrischen Schicht abfällt und das elektrische Feld lokal groß/klein ist und ein großes Feld eine Phasenumwandlung der piezo- oder ferroelektrischen Schicht induzieren kann. Weiterhin wird die Integration und Verwendung des nichtflüchtigen Analogspeichers beispielsweise in einer Arraystruktur für neuromorphe Anwendungen oder als Kalibrierelement beschrieben.
Description
- Die Erfindung betrifft einen integrierten nichtflüchtigen Analogspeicher.
- Wenn Analogsignale für einen längeren Zeitraum bzw. rauschunabhängig gespeichert werden sollen (z.B. als Referenz- oder Kalibirierungssignale), werden diese im Allgemeinen in Digitalsignale umgewandelt, welche zur Verwendung in einer analogen Schaltung wieder in Analogwerte gewandelt werden müssen. Schon durch durch die Verwendung von flüchtigen Widerstandsspeicherbauelementen, die die genannten Umwandlungsschritte ersetzen, wird der Anwendungsaufwand reduziert und die Schaltung robuster gemacht.
- Die mikrophysikalische Ursache der resistiven Schaltprozesse ist für Widerstandsspeicherbauelemente mit verschiedenen Materialien verschieden.
- Das resistive Schalten in Widerstandsspeicherbauelementen aus Cu-dotierten Ge0.3Se0.7 Festkörperelektrolyten beruht wahrscheinlich auf dem elektrochemischen Wachstum und auf der elektrochemischen Auflösung metallischer, fadenförmiger Pfade (Filamentbildung), die sich in dem Festkörperelektrolyten zwischen einer oxidierbaren Elektrode (Cu) und einer inerten Elektrode (Pt) beim Anlegen einer Spannung ausbilden.
- Widerstandsspeicherbauelemente mit Filamentbildung können zwischen zwei Widerstandszuständen schalten.
- Die Leistungsmerkmale von Widerstandsspeicherbauelementen sind die Nichtflüchtigkeit, der Betrieb bei niedrigen Spannungen und Strömen, ein großes Verhältnis Roff/Ron zwischen den Widerständen im „abgeschalteten” (Roff) und im „eingeschalteten” (Ron) Zustand, schnelle Schaltzeiten und lange Standzeiten.
- Das resistive Schalten in Widerstandsspeicherbauelementen aus piezo- oder ferroelektrischen Festkörpern mit Metallkontakten beruht auf der Umverteilung von freien Ladungsträgern an der Grenzfläche zwischen den Metallkontakten und den piezo- und ferroelektrischen Festkörpern und dem Verschieben der Position der Polarisationsladung beim Anlegen einer Spannung.
- Nichtflüchtiges resistives Multilevel-Schalten wird in Widerstandsspeicherbauelementen mit Filamentbildung aufgrund der stochastischen Natur der Filamentbildung nicht möglich sein.
- Ein neuronales Netz ist matrixförmig aufgebaut und besitzt an Spalten- bzw. Zeilenenden Neuronen, die der Matrix entsprechend über die Kreuzungsstellen, die sogenannten Synapsen, alle miteinander verbunden sind.
- Für eine optimale Hardware-Realisierung neuronaler Netze sind nichtflüchtige Analogspeicherelemente erforderlich.
- Phase Change Materialien ändern ihre Phase oberhalb der Phasenumwandlungstemperatur von kristallin zu amorph und werden derzeit hauptsächlich zur Latentwärmespeicherung sowie zur Datenspeicherung verwendet. Problematisch sind die zu verwendenden sehr hohen Stromdichten, welche zu Elektromigration in den Metallbahnen führen können. Außerdem müssen diese Phase Change Materialien thermisch isoliert werden. Z.B. betragen die Stromdichten zum Erreichen der Phasenumwandlungstemperatur von 600 °C in GeSbTe mehr als 107A/cm2 [Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131–141.].
- Mit der Erfindung soll eine Anordnung mit mindestens einem spannungsgeschalteten, nichtflüchtigen Widerstandswert beschrieben werden. Verwendungsbeispiele und Ausführungsvarianten werden weiterhin angegeben.
- Die Aufgabe wird gelöst durch Verwendung einer passiven Kondensatorstruktur aus einem piezo- oder ferroelektrischen Material mit lokal unterschiedlichen Leitfähigkeiten mit einer vom elektrischen Feld abhängigen Phase, mit metallisch leitenden Oberflächen- und zugehörigen Rückseitenkontakten, und der Einstellung eines lokal unterschiedlichen Spannungsabfalls in dem piezo- oder ferroelektrischen Material.
- Piezo- oder ferroelektrische Materialien (PF-Material) können verschiedene Phasen besitzen. Verschiedene Phasen unterscheiden sich bezüglich ihrer Kristallstruktur, ihrer elektronischen Bandstruktur und ihrer Bandlücke sowie bezüglich ihrer piezo- oder ferroelektrischen Eigenschaften und ihrer spontanen Polarisationsladungen.
- Für jeden Verspannungszustand des piezo- oder ferroelektrischen Materials gibt es eine Phase minimaler Energie. Der Verspannungszustand in piezo- oder ferroelektrischen Materialien wird aufgrund des piezoelektrischen Effektes, d.h. der Änderung des Volumens in einem elektrischen Feld, über ein elektrisches Feld durch Anlegen einer elektrischen Spannung gesteuert.
- Beim Anlegen einer Spannung zwischen gegenüberliegenden Kontakten fällt aufgrund der unterschiedlichen lokalen Leitfähigkeit im PF-Material in den Bereichen geringster Leitfähigkeit der Großteil der Spannung ab, so dass sich in den Bereichen geringer Leitfähigkeit ein sehr großes elektrisches Feld ausbilden kann.
- Das piezo- oder ferroelektrische Material ändert beim Überschreiten einer kritischen Feldstärke seine Phase. Zum Beispiel beträgt die kritische elektrische Feldstärke in BiFeO3 176 MV/m [Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 on SrTiO3. Appl. Phys. Lett. 100, 062906 (2012)]. Beim Überschreiten dieser Feldstärke ändert BiFeO3 seine Struktur von rhomboedrisch zu tetragonal, seine Bandlücke von 2,1 eV zu 2,7 eV und seine spontane Polarisationsladung von 100 μC/cm2 zu 150 μC/cm2. Durch hohe elektrische Felder hervorgerufene Verspannungen führen auch in anderen piezo- und ferroelektrischen Materialien zu einer Strukturänderung. Das wurde auch in anderen Dünnfilmen und Nanostrukturen beobachtet, z.B. in SrTiO3-Dünnfilmen [K. C. Park u.a.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. Appl. Phys. Lett. 77, 435 (2000)] und in KNO3[M.K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971) 465].
- Es werden spontane Polarisationsladungen an den Strukturgrenzflächen zwischen dem piezo- oder ferroelektrischen Material verschiedener Phasen lokalisiert. Die Nichtflüchtigkeit dieser Lokalisierung hängt von dem Band-Alignment, das heißt von der stufenförmigen Änderung der elektronischen Bandstruktur an der Strukturgrenzfläche ab. Die Flächendichte der an der Strukturgrenzfläche lokalisierten spontanen Polarisationsladung hängt von dem Unterschied der spontanen Polarisationsladung in den verschiedenen Phasen ab.
- Für die nichtflüchtige Lokalisierung der spontanen Polarisationsladung an der Strukturgrenzfläche ist es sinnvoll, dass die spontanen Polarisationsladungen lateral im Bereich zwischen den Kontakten gehalten werden und nicht in andere Bereiche driften können. Sinnvoll ist die Verwendung eines polykristallinen piezo- oder ferroelektrischen Materials, wobei die Kristallite kleiner als die laterale Ausdehnung der Oberflächenkontakte oder Gegenkontakte sind. Eine andere Möglichkeit ist die Verwendung eines strukturierten, epitaktischen piezo- oder ferroelektrischen Materials mit Strukturgrößen kleiner als die laterale Ausdehnung der Oberflächenkontakte oder Gegenkontakte.
- Die Position der Grenzfläche und der Unterschied in den spontanen Polarisationsladungen zwischen verschiedenen Phasen des piezo- oder ferroelektrischen Materials bestimmt den Wert des Widerstandes des piezo- oder ferroelektrischen Materials zwischen gegenüberliegenden Kontakten und damit den nichtflüchtigen Zustand des Widerstandsspeicherbauelementes, der durch eine von außen angelegte Spannung kontrolliert verändert werden.
- Im Vergleich zu Phase Change Materialien, welche sehr hohe Stromdichten zur Änderung ihrer Phase oberhalb einer Phasenumwandlungstemperatur von kristallin zu amorph benötigen, ist der Stromfluss bei Phase Change Materialien, welche ihre Phase oberhalb einer kritischen elektrischen Feldstärke ändern (PF-Materialien), gering und hängt nur davon ab, wohin die Strukturgrenze zwischen den verschiedenen piezo- oder ferroelektrischen Phasen zwischen zwei gegenüberliegenden Kontakten verschoben wird und wie groß der Unterschied der spontanen Polarisationsladung der beiden verschiedenen piezo- oder ferroelektrischen Phasen ist. Der Stromfluss ist außerdem durch die Zeit bestimmt, welche benötigt wird, um den Lokalisierungsort der spontanen Polarisationsladung durch Anlegen einer äußeren Spannung zu ändern.
- Durch den geringen Stromfluss (Verschiebestrom zur Änderung der Position der spontanen Polarisationsladung) kann gleichzeitig Elektromigration in den Metallbahnen der verwendeten Kontakte vermieden werden. Außerdem bedarf es keiner gleichzeitigen thermischen Isolation der Phase Change Materialien, welche ihre Phase oberhalb einer kritischen elektrischen Feldstärke ändern.
-
1 zeigt die Verwendung des erfindungsgemäßen integrierten nichtflüchtigen Analogspeichers in einem piezo- oder ferroelektrischen Dünnfilm auf einem Trägermaterial17 mit einem Rückseitenkontakt O und einem gegenüberliegenden Vorderseitenkontakt S (1a )) oder mit einem Rückseitenkontakt O und einem auf der gleichen Seite des piezo- oder ferroelektrischen Materials angebrachten Vorderseitenkontakt S (1b )). Die Bereiche11 ,11‘ und11‘‘ in dem piezo- oder ferroelektrischem Material besitzen aufgrund der Modifikation während des Schichtwachstums oder durch Modifikation mittels Ionenstrahlen, Laserstrahlen, Wärmestrahlen und/oder Elektronenstrahlen2 eine unterschiedliche Ausdehnung d, d‘ und d‘‘ und unterschiedliche elektrische Leitfähigkeiten. Empfehlenswert ist, die piezo- oder ferroelektrischen Schicht11 vorzugsweise großflächig mittels Laser- und/oder Ionenstrahlen zu modifizieren und die Bereiche11‘ vorzugweise lokal mittels Ionen- und/oder Elektronenstrahlen zu modifizieren. - Vorzugsweise ist die elektrische Leitfähigkeit in den Bereichen
11‘‘ und11‘ nahe dem Vorderseitenkontakt S und/oder nahe dem Rückseitenkontakt O am geringsten, so dass eine von außen angelegte Spannung U hauptsächlich in den Bereichen11‘‘ und11‘ abfällt und beim Überschreiten einer kritischen elektrischen Feldstärke bzw. der Schwellwert-Spannung Ukrit einen strukturellen Phasenübergang verursacht. Die Strukturgrenze16 trennt die Bereiche hoher Leitfähigkeit in einer ohne Verspannung stabilen piezo- oder ferroelektrischen Phase von den Bereichen geringer Leitfähigkeit in einer unter Verspannung stabilen piezo- oder ferroelektrischen Phase. Die Unterschiede in der elektronischen Bandstruktur und in der spontanen Polarisationsladung beider Phasen an der Strukturgrenze16 verursachen eine stufenförmige Änderung des Leitungsbandes und des Valenzbandes des piezo- oder ferroelektrischen Materials. Die stufenförmige Änderung des Leitungsbandes und des Valenzbandes verursacht die Lokalisation von spontaner Polarisationsladung an der Strukturgrenze16 . Beim Abschalten der Spannung U kann die lokalisierte Polarisationsladung aufgrund der stufenförmigen Änderung des Leitungsbandes und des Valenzbandes nicht von der Strukturgrenze16 wegdriften oder wegdiffundieren. Eine von außen angelegte Spannung U verschiebt die an der Strukturgrenze16 lokalisierte Polarisationsladung und damit die Strukturgrenze selber. Der Widerstand des integrierten nichtflüchtigen Widerstandsspeichers hängt von der Position der Strukturgrenze16 ab und ist groß, wenn die Strukturgrenze weit in das piezo- oder ferroelektrische Material verschoben ist. Liegt die Strukturgrenze nahe an einem der beiden gegenüberliegenden Kontakte (1a )) oder der auf der gleichen Seite angeordneten Kontakte (1b )), ist der Widerstand des Widerstandsspeichers klein. -
2 zeigt den Lesestrom I bei der Lesespannung Ulese in Abhängigkeit von der Schreibspannung Uschreib. Die Schreibspannung Uschreib kann Werte zwischen Umin und Umax annehmen. Ist die Schreibspannung kleiner als Umin, dann wird der Widerstandswert des nichtflüchtigen integrierten Analogspeichers beim Anlegen dieser kleinen Schreibspannung Uschreib nicht geändert. Ist die Schreibspannung Uschreib größer als Umax, dann fließt beim Schreiben durch das piezo- oder ferroelektrische Material ein zu großer Schreibstrom Ischreib und das piezo- oder ferroelektrische Material wird zumindest zwischen den beiden Kontakten, an denen eine zu große Spannung U angelegt wurde, zerstört. Für jede Schreibspannung Uschreib zwischen Umin und Umax läßt sich ein Widerstandswert des piezo- oder ferroelektrischen Materials einstellen. Die Konstanz dieses Widerstandswertes R = Ulese / Ilese wird durch die Änderung ΔI des Lesestroms Ilese bei konstanter Lesespannung Ulese erfasst. Der Lesestrom sinkt bei konstanter Lesespannung Ulese mit zunehmender Zeit ab. Schreibspannungen Uschreib für verschiedene Widerstandswerte müssen so weit auseinander liegen, dass die zeitabhänge Änderung der Leseströme ΔI(d) nicht mit der zeitabhängigen Änderung der Leseströme eines anderen Widerstandswertes überlappt. Durch eine lokale Modifikation der leitfähigen Bereiche11‘ oder11‘‘ , durch Ionenstrahlen, Laserstrahlen, Wärmestrahlen und/oder Elektronenstrahlen verringert sich die zeitabhängige Änderung der Leseströme ΔI(d, d‘) und ΔI(d, d‘‘). Die zeitabhängige Änderung der Leseströme ΔI(d, d‘, d‘‘) ist am geringsten, wenn die leitfähigen Bereiche11‘ und11‘‘ lokal modifiziert werden. In diesem Fall kann die größte Zahl an verschiedenen Schreibspannungen Uschreib definiert werden. - Der Bereich
11‘‘ und die so entstandenen weiteren Bereiche können ebenfalls weiter modifiziert werden. -
3 zeigt die Verwendung des erfindungsgemäßen Gegenstands in einem Array für den Fall, dass maximal zwei Bereiche zwischen gegenüberliegenden Kontakten S und O modifiziert sind. Die Kontakte S und zugehörigen Gegenkontakte O können beispielsweise als Streifen ausgeführt werden, wobei S und O in einem Winkel – idealerweise 90° – zueinander verdreht sind (siehe3a ). Wird eine Spannung U(m, n) zwischen dem Oberseitenkontakt S(m) und dem zugehörigen Gegenkontakt O(n) angelegt, dann bildet sich beim Anlegen einer Spannung U(m, n) zwischen den Kontakten S(m), O(n) ein elektrisches Feld im Kreuzungspunkt der beiden Kontakte S(m), O(n) aus. Die Schwellwerte-Spannung der einzelnen lokal modifizierten Bereiche11‘ (siehe3b )) oder11‘‘ (siehe3c ) oder beider Bereich11‘ und11‘‘ (siehe3d ) kann mittels Modifizierung eingestellt werden. Dieses Array kann speziell als nichtflüchtiger Analogspeicher für neuromorphe Anwendungen oder als nichtflüchtiger Analogspeicher in Kalibrierungselementen verwendet werden, wobei die Realisierung nach heutigem Stand der Technik in CMOS-Schaltkreisen besonders interessant ist. - Um eine sinnvolle Ausdehnung der elektrischen Felder in den Bereichen
11 ,11‘ ,11‘‘ zu erreichen, ist es empfehlenswert - – dass das piezo- oder ferroelektrische Material der Schicht
11 eine elektrische Restleitfähigkeit hat und die Konzentration der freien Ladungsträger im Bereich von ca. 1014 bis ca. 1019 cm–3, vorzugsweise im Bereich von 1015 bis 1018 cm–3, liegt, - – dass die elektrische Restleitfähigkeit der modifizierten Bereich
11‘ und11‘‘ im Vergleich zur elektrischen Restleitfähigkeit der Schicht11 geändert ist und die Konzentration der freien Ladungsträger der modifizierten Bereich11‘ und11‘‘ zwischen ca. 1012 und ca. 1023 cm–3 variieren sollte. - Für eine Schicht
11 aus BiFeO3 ist es besonders sinnvoll, dass die Konzentration der freien Ladungsträger vor der Modifikation in einem Bereich von 1015 bis 1018 cm–3 liegt und die Modifikation mittels Laserbestrahlung und Ionenbestrahlung erfolgt. - Weitere Ausführungsbeispiele
- Integrierter nichtflüchtiger Analogspeicher in adaptiver synaptischer Matrix
- Die erfindungsgemäße Anordnung in Arrayform kann als adaptive synaptische Matrix oder einzelne Elemente können als adaptive Synapsen für die Realisierung kognitiver Verarbeitungsfunktionen, beispielsweise in CMOS-Schaltkreisen, verwendet werden. Eine deutliche Verbesserung gegenüber dem Stand der Technik ergibt sich dabei zum einen aus der höheren Integrationsdichte des erfindungsgemäßen Analogspeichers, wodurch komplexere Verarbeitungsfunktionen möglich werden. Zusätzlich sind vergleichbare bisher bekannte Analogspeicher in CMOS-Schaltkreisen flüchtig, wodurch die Fixierung einer einmal programmierten Verarbeitungsfunktion erschwert wird. Der erfindungsgemäße Analogspeicher ist in der Lage Verarbeitungsfunktionen, ohne Zeitbegrenzung zu speichern.
- Integrierter nichtflüchtiger Analogspeicher in CMOS integrierten Analog-Digital-Wandlern
- Die erfindungsgemäße Anordnung kann als dauerhaft speicherndes Kalibrierungselement, beispielsweise zur Kennlinienkorrektur, eingesetzt werden. Die Realisierung erfolgt nach heutigem Stand der Technik vorzugsweise in CMOS-Schaltkreisen. Im Vergleich mit den bisher in CMOS-Technologie eingesetzten lasergetrimmten Widerständen erreicht man unter Verwendung des erfindungsgemäßen Gegenstandes höhere Packungsdichten und kann schneller und rein elektrisch das Kalibrierelement programmieren. Dadurch wird die Endfertigung der Schaltkreise kostengünstiger und die Verwendung der dauerhaft speichernden Kalibrierungselemente ist energieeffizienter.
- Bezugszeichenliste
-
- S, O
- Oberflächenkontakt und zugehöriger Gegenkontakt
- d
- Dicke der piezo- oder ferroelektrischen Schicht vor Modifikation
- d’, d’’
- Dicke des modifizierten, ferroelektrischen, leitenden Bereiches
11‘ (d‘) und11‘‘ (d‘‘) - U, U1, U2, Uij
- Spannung
- I, I1, I2, Iij
- Strom
- R, R1, R2, Rij
- Widerstand
- 1
- integrierter Analogspeicher
- 2
- modifizierende Strahlen z.B. Laser-, Wärme-, Ionen- oder Elektronenstrahlen
- 6
- Bereich zwischen zwei Kontakten, in dem sich bei angelegter Spannung U an die beiden Kontakte ein elektrisches Feld ausbildet und Strom fließen kann
- 11
- piezo- oder ferroelektrische Schicht in der verspannungsfreien Phase
- 11’
- modifizierter, ferroelektrischer Bereich von
11 - 11’’
- modifizierter, ferroelektrischer Bereich von
11’ in Kontakt zum Oberflächenkontakt S und/oder zum zugehörigen Gegenkontakt O - 15
- Bereich geringster Leitfähigkeit zwischen Oberflächenkontakt S und zugehörigem Gegenkontakt O, in dem oberhalb der kritischen elektrischen Feldstärke bzw. Schwellwert-Spannung Ukrit die verspannungsbehaftete Phase eingestellt wird
- 16
- Strukturgrenze zwischen zwei verschiedenen Phasen der piezo- oder ferroelektrischen Schicht
- 17
- integrierter Schaltkreis oder Trägermaterial
- Uschreib
- Schreibspannung (Uwrite)
- Ulese
- Lesespannung (Uread)
- Ukrit
- Schwellwert-Spannung zur Einstellung der verspannungsbehafteten Phase der Bereichs
15 - I@Ulese
- Strom bei Anliegen einer Lesespannung Ulese
- Δt
- Speicherzeit (engl.: retention time)
- ΔI(d)
- Stromänderung während der Speicherzeit Δt für ein nicht modifiziertes, integriertes Widerstandbauelement (d‘ = d‘‘ = 0)
- ΔI(d, d‘)
- Stromänderung während der Speicherzeit Δt für ein integriertes Widerstandbauelement (d‘‘ = 0) mit modifiziertem ferroelektrischen Bereich
11‘ (d > d‘) - ΔI(d, d‘‘)
- Stromänderung während der Speicherzeit Δt für ein integriertes Widerstandbauelement (d‘ = 0) mit modifiziertem ferroelektrischen Bereich
11‘‘ (d > d‘‘) - ΔI(d, d‘, d‘‘)
- Stromänderung während der Speicherzeit Δt für ein integriertes Widerstandbauelement mit modifizierten ferroelektrischen Bereichen
11‘ und11‘‘ (d > d‘ > d‘‘) - ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Nicht-Patentliteratur
-
- Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131–141. [0011]
- Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 on SrTiO3. Appl. Phys. Lett. 100, 062906 (2012) [0017]
- K. C. Park u.a.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. Appl. Phys. Lett. 77, 435 (2000) [0017]
- M.K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971) 465 [0017]
Claims (11)
- Nichtflüchtiger Analogspeicher
1 , umfassend einen Oberflächenkontakt S und einen zugehörigen Gegenkontakt O, dadurch gekennzeichnet, dass eine piezo- oder ferroelektrische Schicht11 so modifiziert wird, dass zwischen dem Oberflächenkontakt S und dem zugehörigen Gegenkontakt O ein Bereich11’ der Dicke d’ entsteht, welcher zusätzlich in dem Bereich unter dem Oberflächenkontakt S und/oder in dem Bereich unter dem zugehörigen Gegenkontakt O so in einem Bereich11’’ der Dicke d’’ modifiziert wird, wobei – die elektrische Leitfähigkeit der Bereiche11 ,11‘ ,11‘‘ unterschiedlich ist, – das piezo- oder ferroelektrische Material im nichtflüchtigen Analogspeicher1 verschiedene verspannungsabhängige strukturelle Phasen mit unterschiedlicher Bandlücke und/oder unterschiedlicher Polarisationsladung aufweist, und – durch Anlegen einer Spannung zwischen einem Oberflächenkontakt S und einem zugehörigem Gegenkontakt O in mindestens einem Bereich11 ,11‘ ,11‘‘ eine Schwellwert-Spannung Ukrit überschritten wird, so dass sich die strukturelle Phase des Bereiches oder der Bereiche mit überschrittener Schwellwert-Spannung Ukrit verändert. - Nichtflüchtiger Analogspeicher
1 nach Anspruch 1, wobei mehrere Oberflächenkontakte S(m) und mehrere Gegenkontakte O(n) in einem Array angeordnet sind und wobei jeder Bereich11‘ und11‘‘ unter einem Oberflächen- und/oder Gegenkontakt individuell modifiziert sein kann. - Nichtflüchtiger Analogspeicher
1 nach Anspruch 2, wobei die Anzahl m der Oberflächenkontakte und die Anzahl n der Gegenkontakte unterschiedlich sein kann. - Nichtflüchtiger Analogspeicher
1 nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass unterschiedliche Schwellwert-Spannungen Ukrit zum Ändern der strukturellen Phase in mindestens einem der Bereiche11 ,11‘ ,11‘‘ beim Anlegen einer Schreibspannung Uschreib zwischen einem Oberflächen- S(m) und einem Gegenkontakt O(n) notwendig sind, wobei die Pulslänge der Schreibspannung Uschreib vorzugsweise auf der Piko- bis Millisekunden-Zeitskala, besonders bevorzugt auf der Nano- bis Mikrosekunden-Zeitskala, liegt. - Nichtflüchtiger Analogspeicher
1 nach einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass die Schicht11 und die Bereiche11‘ während der Schichtherstellung und/oder mit Laser-, Ionen-, Wärme- und/oder Elektronenstrahlen2 modifiziert werden, wobei die piezo- oder ferroelektrischen Schicht11 vorzugsweise großflächig mittels Laser- und/oder Ionenstrahlen modifiziert wird, und die Bereiche11‘ vorzugweise lokal mittels Ionen- und/oder Elektronenstrahlen modifiziert werden. - Nichtflüchtiger Analogspeicher
1 nach einem der vorherigen Ansprüche, wobei die Kristallite des polykristallinen piezo- oder ferroelektrischen Materials der Schicht11 oder die Strukturgrößen von einkristallinem piezo- oder ferroelektrischen Material der Schicht11 kleiner als die laterale Ausdehnung der Oberflächenkontakte S(m) oder Gegenkontakte O(n) sind. - Nichtflüchtiger Analogspeicher
1 nach einem der vorhergehenden Ansprüche, wobei das piezo- oder ferroelektrische Material der Schicht11 eine elektrische Restleitfähigkeit hat und die Konzentration der freien Ladungsträger im Bereich von ca. 1014 bis ca. 1019 cm–3, vorzugsweise im Bereich von 1015 bis 1018 cm–3, beträgt. - Nichtflüchtiger Analogspeicher
1 nach einem der vorhergehenden Ansprüche, wobei die elektrische Restleitfähigkeit der modifizierten Bereich11‘ und11‘‘ im Vergleich zur elektrischen Restleitfähigkeit der Schicht11 geändert ist und die Konzentration der freien Ladungsträger der modifizierten Bereich11‘ und11‘‘ zwischen ca. 1012 und ca. 1023 cm–3 variieren kann. - Nichtflüchtiger Analogspeicher
1 nach einem der vorhergehenden Ansprüche, wobei das piezo- oder ferroelektrische Material der Schicht11 aus BiFeO3 und dessen Konzentration der freien Ladungsträger vor der Modifikation in einem Bereich von 1015 bis 1018 cm–3 liegt und bei dem die Modifikation idealerweise mittels Laserbestrahlung und Ionenbestrahlung erfolgt. - Verwendung des integrierten nichtflüchtigen Analogspeichers
1 nach einem der Ansprüche 1 bis 9, wobei die Anordnung als einzelne adaptive Synapse oder als adaptive synaptische Matrix verwendet wird, um kognitive Verarbeitungsfunktionen, vorzugsweise in integrierten CMOS-Schaltkreisen, technisch zu realisieren. - Verwendung des integrierten nichtflüchtigen Analogspeichers
1 nach einem der Ansprüche 1 bis 9 als Kalibrierungselement, vorzugsweise als dauerhaft speicherndes Kalibrierungselement zur Kennlinienkorrektur von analogen Bauelementen, vorzugsweise in integrierter CMOS-Technologie ausgeführt.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201210102326 DE102012102326A1 (de) | 2012-03-20 | 2012-03-20 | Integrierter nichtflüchtiger Analogspeicher |
PCT/DE2012/200047 WO2013017131A2 (de) | 2011-07-12 | 2012-07-12 | Integrierte nichtflüchtige speicherelemente, aufbau und verwendung |
US14/131,956 US9520445B2 (en) | 2011-07-12 | 2012-07-12 | Integrated non-volatile memory elements, design and use |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE201210102326 DE102012102326A1 (de) | 2012-03-20 | 2012-03-20 | Integrierter nichtflüchtiger Analogspeicher |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102012102326A1 true DE102012102326A1 (de) | 2013-09-26 |
Family
ID=49112046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE201210102326 Granted DE102012102326A1 (de) | 2011-07-12 | 2012-03-20 | Integrierter nichtflüchtiger Analogspeicher |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE102012102326A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013200615A1 (de) * | 2013-01-16 | 2014-07-17 | Helmholtz-Zentrum Dresden - Rossendorf E.V. | Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung |
US9583704B2 (en) | 2013-01-16 | 2017-02-28 | Helmholtz-Zentrum Dresden-Rossendorf E.V. | Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2502321A1 (de) * | 1974-02-04 | 1975-08-14 | Hitachi Ltd | Verfahren zum aufzeichnen eines analogsignals und ferroelektrischer speicher zur durchfuehrung des verfahrens |
EP1078371B1 (de) * | 1998-04-30 | 2001-11-14 | Infineon Technologies AG | Schaltungsanordnung mit einem sensorelement und einem nichtflüchtigen speichermittel |
DE10297767T5 (de) * | 2002-08-14 | 2005-08-04 | Intel Corporation, Santa Clara | Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung |
US20070029592A1 (en) * | 2005-08-04 | 2007-02-08 | Ramamoorthy Ramesh | Oriented bismuth ferrite films grown on silicon and devices formed thereby |
DE60314531T2 (de) * | 2002-09-11 | 2008-02-28 | Thin Film Electronics Asa | Verfahren zum betrieb eines ferroelektrischen oder elektret- speicherbausteins und baustein dieser art |
US20090108706A1 (en) * | 2007-10-24 | 2009-04-30 | Fujifilm Corporation | Ferroelectric oxide, process for producing the same, piezoelectric body, and piezoelectric device |
US20100243980A1 (en) * | 2009-03-25 | 2010-09-30 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing nonvolatile memory device |
DE102009035425A1 (de) * | 2009-07-31 | 2011-02-17 | Epcos Ag | Piezoelektrische Keramikzusammensetzung, Verfahren zur Herstellung der Zusammensetzung und elektrisches Bauelement, umfassend die Zusammensetzung |
US20120020140A1 (en) * | 2010-07-20 | 2012-01-26 | Industrial Technology Research Institute | Resistive memory cell and operation thereof, and resistive memory and operation and fabrication thereof |
-
2012
- 2012-03-20 DE DE201210102326 patent/DE102012102326A1/de active Granted
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2502321A1 (de) * | 1974-02-04 | 1975-08-14 | Hitachi Ltd | Verfahren zum aufzeichnen eines analogsignals und ferroelektrischer speicher zur durchfuehrung des verfahrens |
EP1078371B1 (de) * | 1998-04-30 | 2001-11-14 | Infineon Technologies AG | Schaltungsanordnung mit einem sensorelement und einem nichtflüchtigen speichermittel |
DE10297767T5 (de) * | 2002-08-14 | 2005-08-04 | Intel Corporation, Santa Clara | Verfahren zum Lesen eines Speichers mit einer strukturellen Phasenänderung |
DE60314531T2 (de) * | 2002-09-11 | 2008-02-28 | Thin Film Electronics Asa | Verfahren zum betrieb eines ferroelektrischen oder elektret- speicherbausteins und baustein dieser art |
US20070029592A1 (en) * | 2005-08-04 | 2007-02-08 | Ramamoorthy Ramesh | Oriented bismuth ferrite films grown on silicon and devices formed thereby |
US20090108706A1 (en) * | 2007-10-24 | 2009-04-30 | Fujifilm Corporation | Ferroelectric oxide, process for producing the same, piezoelectric body, and piezoelectric device |
US20100243980A1 (en) * | 2009-03-25 | 2010-09-30 | Kabushiki Kaisha Toshiba | Nonvolatile memory device and method for manufacturing nonvolatile memory device |
DE102009035425A1 (de) * | 2009-07-31 | 2011-02-17 | Epcos Ag | Piezoelektrische Keramikzusammensetzung, Verfahren zur Herstellung der Zusammensetzung und elektrisches Bauelement, umfassend die Zusammensetzung |
US20120020140A1 (en) * | 2010-07-20 | 2012-01-26 | Industrial Technology Research Institute | Resistive memory cell and operation thereof, and resistive memory and operation and fabrication thereof |
Non-Patent Citations (9)
Title |
---|
Chen P., [u. a.]: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 onSrTiO3. In: APPLIED PHYSICS LETTERS, 100, 2012, 062906-1 - 062906-4. * |
K. C. Park u.a.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. Appl. Phys. Lett. 77, 435 (2000) |
Lee B. C., [u. a.]: PHASE-CHANGE TECHNOLOGY AND THE FUTURE OF MAIN MEMORY. In: IEEE MICRO, 30, 2010, 131-141. * |
Lee, Benjamin C. u.a.: Phase Change-Technology and the Future of Main Memory. 36th Annual International Symposium on Computer Architecture Location: Austin, TX 2009, IEEE MICRO 30 (2010), S.: 131-141. |
M.K. Teng u.a.: Pressure induced ferroelectric phase transition in potassium nitrate. Solid State Communication 9 (1971) 465 |
Park K. C., Choa J. H.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. In: APPLIED PHYSICS LETTERS, 77, 2000, 3, 435-437. |
Park K. C., Choa J. H.: Electric field dependence of ferroelectric phase transition in epitaxial SrTiO3 films on SrRuO3 and La0.5Sr0.5CoO3. In: APPLIED PHYSICS LETTERS, 77, 2000, 3, 435-437. * |
Pice Chen u.a.: Nonlinearity in the high-electric-field piezoelectricity of epitaxial BiFeO3 on SrTiO3. Appl. Phys. Lett. 100, 062906 (2012) |
Teng M. K., Balkanski M., Mourey J. F.: PRESSURE INDUCED FERROELECTRIC PHASE TRANSITION IN POTASSIUM NITRATE. In: Solid State Communications, 9, 1971, 465-469. * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013200615A1 (de) * | 2013-01-16 | 2014-07-17 | Helmholtz-Zentrum Dresden - Rossendorf E.V. | Komplementärer Widerstandsschalter, dessen Herstellung und Verwendung |
US9583704B2 (en) | 2013-01-16 | 2017-02-28 | Helmholtz-Zentrum Dresden-Rossendorf E.V. | Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence |
US9812640B2 (en) | 2013-01-16 | 2017-11-07 | Helmholtz-Zentrum Dresden-Rossendorf E.V | Complementary resistance switch, contact-connected polycrystalline piezo- or ferroelectric thin-film layer, method for encrypting a bit sequence |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108604459B (zh) | 用于可配置的阻抗阵列的电路和方法 | |
US8767438B2 (en) | Memelectronic device | |
DE102014108256A1 (de) | Phasenänderungs-Speicherzellen | |
DE102013102437B4 (de) | Referenzschaltkreiskonfiguration für das Messen von Widerstandszuständen von MRAM-Bitzellen | |
US6473332B1 (en) | Electrically variable multi-state resistance computing | |
EP2940749B1 (de) | Komplementärer widerstandsschalter | |
DE102008016522B4 (de) | Phasenwechselspeicherzelle mit Phasenwechsel-Speichermaterial mit begrenztem Widerstand, Verfahren zur Herstellung einer deratigen Speicherzelle und integrierte Schaltung mit entsprechender Speicherzelle | |
Jo et al. | Si memristive devices applied to memory and neuromorphic circuits | |
US8767449B2 (en) | Memory devices with in-bit current limiters | |
DE102012104427B4 (de) | Dreidimensionale Halbleiter-Speichervorrichtungen mit einem Zweifachkreuzungsstellen-Array und Verfahren zum Herstellen derselben | |
DE102008033129B4 (de) | Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, sowie Speichermodul | |
KR101046868B1 (ko) | 가변저항을 갖는 박막 메모리 장치 | |
EP2436011B1 (de) | Speichereiement, stapelung, speichermatrix und verfahren zum betreiben | |
DE112011101999T5 (de) | Schreib- und Löschmethode für eine resistive Speichervorrichtung | |
DE102018125815A1 (de) | Resistive Direktzugriffsspeichervorrichtung | |
US8525553B1 (en) | Negative differential resistance comparator circuits | |
US20140293678A1 (en) | Volatile/Non-Volatile Floating Electrode Logic/Memory Cell | |
EP3523805B1 (de) | Kapazitive matrixanordnung und verfahren zu deren ansteuerung | |
WO2013017131A2 (de) | Integrierte nichtflüchtige speicherelemente, aufbau und verwendung | |
DE102004024610B3 (de) | Festkörperelektrolytschaltelement | |
DE112018003783T5 (de) | Resistive arbeitsspeichereinheit | |
DE102007001222A1 (de) | Festkörperelektrolyt-Speichervorrichtung | |
DE112008001618T5 (de) | Elektronisches Bauteil und Verfahren zur Herstellung eines solchen | |
CN111771214A (zh) | 用于基于脑的计算的相关电子开关元件 | |
DE102016008076A1 (de) | Nicht flüchtiger Speicher mit einstellbarer Zellenbitform |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R086 | Non-binding declaration of licensing interest | ||
R012 | Request for examination validly filed | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027240000 Ipc: H10B0063000000 |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |