-
Die Ausführungsformen des vorliegenden Dokuments betreffen eine Anzeigevorrichtung mit organischen lichtemittierenden Dioden (OLED) und ein Niedrigenergie-Anssteuerungsverfahren für die OLED-Anzeigevorrichtung.
-
Verschiedene Flachtafelanzeigevorrichtungen (FPDs) sind entwickelt worden, die Kathodenstrahlröhren(CRT)-Anzeigevorrichtungen ersetzen können, die Nachteile hinsichtlich des Gewichts und der Größe aufweisen. Beispielhafte FPDs umfassen Flüssigkristallanzeigevorrichtungen (LCDs), Feldemissionsanzeigevorrichtungen (FEDs), Plasmaanzeigetafeln (PDP) und elektrolumineszente (ED) Anzeigevorrichtungen.
-
ED-Anzeigevorrichtungen werden in die des anorganischen und die des organischen Typs, die gemeinhin als „Anzeigevorrichtungen mit organischen lichtemittierenden Dioden (OLED)” bezeichnet werden, unterteilt. Als selbstemittierende Elemente weisen OLEDs eine Anzahl an Vorteilen auf, beispielsweise eine schnelle Ansprechgeschwindigkeit und hohe Lichtemissionseffizienz, Helligkeit und Sichtwinkel.
-
Eine OLED-Anzeigevorrichtung kann durch verschiedene Verfahren angesteuert werden, Beispiele hiervon umfassen Spannungsansteuerung, Spannungskompensation, Stromansteuerung, digitale Ansteuerung oder externe Kompensationsmethoden. Das Spannungskompensations-Ansteuerungsverfahren ist ebenfalls eines der Verfahren für das Ansteuern der OLED-Anzeigevorrichtung.
-
Die herkömmliche parallele Verbindung mit geringer Geschwindigkeit zwischen Vorrichtungen erscheint nicht attraktiv hinsichtlich des Preises, des Stromverbrauchs, elektromagnetischer Interferenzen (EMI) oder der Größe. Die herkömmliche serielle Schnittstellenverbindung leidet unter einer Erhöhung in der Komplexität und einer Verringerung in der Effizienz in einer Umgebung, in der eine Anzahl von Vorrichtungen durch eine Punkt-zu-Punkt Verbindungsmethode miteinander verbunden sind. Um die Probleme der herkömmlichen Schnittstellenschaltungen anzugehen, geht die Schnittstellenschaltungstechnologie in Richtung einer seriellen Übertragung mit geringer Spannung und hoher Geschwindigkeit. Die MIPI(„Mobile Industry Processor Interface”)-Schnittstelle, die eine standardisierte serielle Schnittstelle ist, bietet das maximal Erreichbare in einer mobilen Umgebung mit geringer Spannung und hoher Datenrate.
-
Ein mobiles LCD mit einer MIPI-Schnittstelle kann durch einen Standardbefehl in einen Niedrigenergiemodus für einen niedrigen Energiebetrieb übergehen. Der Niedrigenergiemodus wird auch als „teilweiser Stand-by-Modus” („partial idle mode”, PIM) oder „gedimmter Niedrigenergiemodus” („dimmed low power (DLP) mode”) bezeichnet. Der Niedrigenergiemodus lässt das mobile LCD mit einem niedrigen Energieverbrauch arbeiten, beispielsweise durch Abschalten der Hintergrundbeleuchtungseinheit. Beim Niedrigenergiemodus zeigt die mobile LCD-Anzeigevorrichtung Videodaten durch das Reflektieren von externem Licht an, wie beispielsweise bei einer LCD des reflektierenden Typs, wobei eine beliebige Einstellung der Helligkeit somit unmöglich ist.
-
Der Niedrigenergiemodus kann nicht bei OLEDs angewandt werden, die selbstemittierende Elemente sind. Ein PIM-Ansteuerungsverfahren, das hinsichtlich der selbstemittierenden OLEDs optimiert ist, wurde bisher nicht entwickelt. Im Fall des Betriebs im Niedrigenergiemodus können bei den OLEDs abnormale visuelle Effekte auftreten, wenn sie in den Niedrigenergiemodus übergehen.
-
DE 10 2008 025 916 A1 beschreibt eine Teilspeichersteuerung für einen Videodisplaytreiber, bei dem ein Datenspeicher zum Speichern und Bereitstellen einer Mehrzahl von Videopixeldaten, die auswählbare Pixel-Farbtiefen aus einer Mehrzahl von Pixel-Farbtiefen haben und die durch eine Mehrzahl von Video-Displays mit untereinander verschiedenen Abmessungen anzuzeigen sind, bereitgestellt sind.
-
US 2010 015 69 65 A1 beschreibt eine Flüssigkristallanzeigevorrichtung mit einer Hintergrundbeleuchtungseinheit, einer Treiberschaltung; einer Zeitsteuerung bei der die Daten eines Videosignals unter Verwendung einer Datenstreckungskurve für eine Selbst-Bildschirmansteuerung bestimmt werden.
-
Beispielhafte Ausführungsformen des vorliegenden Dokuments stellen eine OLED-Anzeigevorrichtung und ein Niedrigenergie-Ansteuerungsverfahren für die OLED-Anzeigevorrichtung bereit, die abnormale visuelle Effekte im Niedrigenergiemodus verhindern können, wobei ein Energieverbrauch minimiert ist.
-
Gemäß einer Ausführungsform der vorliegenden Erfindung wird eine Anzeigevorrichtung mit organischen lichtemittierenden Dioden (OLED) angegeben, mit einer Anzeigetafel, die Datenleitungen, die Datenleitungen kreuzende Abtastleitungen und lichtemittierende Zellen, die in Matrixform angeordnet sind, umfasst, wobei die lichtemittierenden Zellen jeweils OLEDs umfassen; einem DC/DC-Wandler, der in einem Normalmodus aktiviert ist, so dass er eine erste Hochpotenzialspannung an die Anzeigetafel ausgibt, und der in einem Niedrigenergiemodus deaktiviert ist; und einem Tafeltreiber, der die Datenleitungen und die Abtastleitungen der Anzeigetafel ansteuert, den DC/DC-Wandler im Niedrigenergiemodus deaktiviert und eine zweite Hochpotenzialspannung an die Anzeigetafel ausgibt, wobei die zweite Hochpotenzialspannung im Tafeltreiber erzeugt wird.
-
Der DC/DC-Wandler umfasst einen Rückkopplungswiderstand, der mit einem Hochpotenzialansteuerungsspannungs-Versorgungsanschluss der Anzeigetafel verbunden ist, und einen Schalter, der einen Strompfad zwischen einem Anschluss des Rückkopplungswiderstands und einer Bezugsspannungsquelle an- und abschaltet, wobei der Schalter im Niedrigenergiemodus unter Kontrolle des Tafeltreibers an- und abschaltet, um den Strompfad zu unterbrechen.
-
Der Tafeltreiber umfasst eine Ladungspumpe, die eine Eingangsspannung einstellt, um die zweite Hochpotenzialspannung auszugeben, eine Diode, die mit dem Hochpotenzialansteuerungsspannungs-Versorgungsanschluss der Anzeigetafel verbunden ist, und einen ersten Schalter, der die zweite Hochpotenzialspannung im Niedrigenergiemodus über die Diode an die Anzeigetafel entsprechend einem von einem externen Host-System eingegebenen Modusumschaltbefehl ausgibt.
-
Der Tafeltreiber führt im Normalmodus eine Gamma-Korrektur von RGB-Daten für jedes volle Bit durch, und gibt die gammakorrigierten RGB-Daten an die Datenleitungen der Anzeigetafel aus, und führt im Niedrigenergiemodus eine Gamma-Korrektur nur für die MSBs (höherwertigste Bits „most significant bits”) durch, und gibt die gammakorrigierten RGB-Daten an die Datenleitungen der Anzeigetafel aus.
-
Der Tafeltreiber umfasst einen ersten Spannungsteilerschaltkreis, der eine Gamma-Referenzspannung erzeugt; einen zweiten Spannungsteilerschaltkreis, der eine Ausgangsspannung des ersten Spannungsteilerschaltkreises aufteilt; einen oder mehrere Verstärker, die entsprechende Ausgangssignale des ersten Spannungsteilerschaltkreises verstärken und die verstärkten Ausgangssignale an den zweiten Spannungsteilerschaltkreis ausgeben; eine Graustufenspannungs-Erzeugungsschaltung, die Graustufenspannungen durch Anpassen einer Ausgangsspannung des zweiten Spannungsteilerschaltkreises erzeugt; einen Decoder, der in Abhängigkeit von digitalen Videodaten eine Graustufenspannung auswählt; und einen Ausgangspuffer, der eine Ausgangsspannung des Decoders an die Datenleitungen der Anzeigetafel ausgibt, wobei im Niedrigenergiemodus nur ein Verstärker der einen oder der mehreren Verstärker arbeitet, der eine höchste Graustufen-Gammareferenzspannung verstärkt, und die anderen Verstärker nicht arbeiten.
-
Der Tafeltreiber umfasst weiter einen vierten Schalter, der einen Strompfad zwischen einem Ausgangsanschluss des Verstärkers, der die höchste Graustufen-Gammareferenzspannung verstärkt, und einen Ausgangsanschluss des Decoders, durch den eine höchste Graustufenspannung ausgegeben wird, an- und abschaltet; einen fünften Schalter, der einen Strompfad zwischen einem Eingangsanschluss und einem Ausgangsanschluss des Ausgangspuffers an- und abschaltet; und einen sechsten Schalter, der einen Strompfad zwischen der Bezugsspannungsquelle und Spannungsleitungen für das Anlegen anderer Graustufenspannungen als der höchsten Graustufenspannung an- und abschaltet.
-
Die an die Anzeigetafel angelegte Hochpotenzialspannung ist im Niedrigenergiemodus kleiner als im Normalmodus.
-
Eine Rahmenzeitperiode (Frame) des Niedrigenergiemodus ist länger als eine Rahmenzeitperiode des Normalmodus.
-
Der Tafeltreiber legt während wenigstens eines Teils einer Zeitperiode, in der der Normalmodus in den Niedrigenergiemodus übergeht, eine schwarze Graustufenspannung an die Datenleitungen der Anzeigetafel an.
-
Der Tafeltreiber erhöht eine Referenzspannung, die an jede der lichtemittierenden Zellen der Anzeigetafel an einem frühen Zeitpunkt des Niedrigenergiemodus angelegt wird.
-
Gemäß einer Ausführungsform des vorliegenden Dokuments wird ein Niedrigenergie-Ansteuerungsverfahren für eine Anzeigevorrichtung mit organischen lichtemittierenden Dioden (OLED) angegeben, wobei die Anzeigevorrichtung eine Anzeigetafel umfasst, die Datenleitungen, die Datenleitungen kreuzende Abtastleitungen und lichtemittierende Zellen jeweils mit OLEDs aufweist, und einen Tafeltreiber umfasst, der die Datenleitungen und die Abtastleitungen der Anzeigetafel ansteuert, und das Verfahren umfasst das Aktivieren eines DC/DC-Wandlers in einem Normalmodus, um eine erste Hochpotenzialspannung, die vom DC/DC-Wandler erzeugt wird, an die Anzeigetafel auszugeben, und das Deaktivieren des DC/DC-Wandlers in einem Niedrigenergiemodus, um eine zweite Hochpotenzialspannung, die vom Tafeltreiber erzeugt wird, an die Anzeigetafel auszugeben.
-
Die angehängten Zeichnungen, die hier enthalten sind, um ein weiteres Verständnis der Ausführungsformen des Dokuments zu ermöglichen und hier enthalten sind und einen Teil dieser Beschreibung bilden, zeigen Ausführungsformen des Dokuments und dienen zusammen mit der Beschreibung der Erklärung der Prinzipien der Erfindung. In den Zeichnungen:
-
1 ist ein Blockdiagramm, das eine OLED-Anzeigevorrichtung gemäß einer Ausführungsform des vorliegenden Dokuments zeigt;
-
2 ist ein Schaltungsdiagramm, das eine lichtemittierende Zelle aus 1 zeigt;
-
3 zeigt Wellenformen von Ansteuerungssignalen der lichtemittierenden Zelle aus 2;
-
4 zeigt einen Abschalt- oder Deaktivierungsvorgang des DC/DC-Wandlers und einen Schaltvorgang einer Hochpotenzialspannung VDDEL unter einer Steuerung des Tafeltreiberchips im Niedrigenergiemodus;
-
5 zeigt einen beispielhaften Betrieb einer OLED-Anzeigevorrichtung gemäß einer Ausführungsform des vorliegenden Dokuments, während der Normalmodus in den Niedrigenergiemodus übergeht;
-
6 ist ein Zeitverlaufdiagramm, das einen Betrieb einer OLED-Anzeigevorrichtung gemäß einer Ausführungsform des vorliegenden Dokuments zeigt, während der Normalmodus in den Niedrigenergiemodus übergeht;
-
7 ist ein Zeitverlaufdiagramm, das einen Betrieb einer OLED-Anzeigevorrichtung gemäß einer Ausführungsform des vorliegenden Dokuments zeigt, während der Niedrigenergiemodus in den Normalmodus übergeht;
-
8 ist ein Zeitverlaufdiagramm, das einen Betrieb einer OLED-Anzeigevorrichtung gemäß einer Ausführungsform des vorliegenden Dokuments zeigt, während der Niedrigenergiemodus in den Normalmodus übergeht;
-
9 ist ein Zeitverlaufdiagramm, das einen Betrieb einer OLED-Anzeigevorrichtung gemäß einer Ausführungsform des vorliegenden Dokuments zeigt, während ein Einschlafmodus („sleep In mode”) in einen Niedrigenergiemodus übergeht;
-
10 zeigt einen Lesevorgang eines Speichers in einen Niedrigenergiemodus gemäß einer Ausführungsform des vorliegenden Dokuments; und
-
11 zeigt einen Gammakorrekturschaltkreis des Tafeltreiberchips.
-
Nachstehend werden beispielhafte Ausführungsformen der Erfindung unter Bezugnahme auf die angehängten Zeichnungen beschrieben, wobei gleiche Bezugszeichen verwendet werden, um gleiche oder im Wesentlichen die gleichen Elemente in der gesamten Beschreibung und den Zeichnungen zu bezeichnen.
-
Bezugnehmend auf die 1 bis 3 umfasst eine Anzeigevorrichtung mit organischen lichtemittierenden Dioden (OLED) gemäß einer Ausführungsform eine Anzeigetafel 10, einen Datentreiber 20, einen Abtasttreiber 30, einen DC/DC-Wandler 50 und eine Zeitsteuerung 40.
-
Die Anzeigetafel 10 umfasst Datenleitungen für das Anlegen von Datenspannungen, Abtastleitungen für das sequentielle Anlegen von Abtastpulsen SCALA und Lichtemissionssteuerungspulsen EM, und lichtemittierende Zellen 11, die in einer Matrixform angeordnet sind. Die Datenleitungen kreuzen die Abtastleitungen. Die lichtemittierenden Zellen 11 werden mit Hochpotenzialspannungen VDDEL versorgt.
-
Die lichtemittierenden Zellen 11 umfassen jeweils mehrere Dünnschichttransistoren (TFTs), einen Kondensator Cb und eine OLED, wie in 2 gezeigt ist. Die lichtemittierenden Zellen 11 werden entsprechend den Abtastpulsen SCALA und den Abtastschwellspannungen von Ansteuerungs-TFTs (DT) initialisiert. Die OLED emittiert Licht durch einen Strom, der durch einen Ansteuerungs-TFT fliest, der durch eine Datenspannung angesteuert wird, die durch das Kompensieren einer Schwellspannung des Ansteuerungs-TFT während eines Niederlogikzustands (oder Emissionszeitperiode) eines Lichtemissionssteuerungspulses EM erhalten wird.
-
Der Datentreiber 20 wandelt unter Steuerung der Zeitsteuerung 40 digitale Videodaten RGB in eine Gammakompensationsspannung um, um eine Datenspannung auszugeben, und legt die Datenspannung an die Datenleitungen an. Der Abtasttreiber 30 legt den Abtastpuls SCALA und den Lichtemissionssteuerungspuls EM unter Steuerung der Zeitsteuerung 40 an die Abtastleitungen an.
-
In einem Normalmodus, in dem normalerweise eingegebene digitale Videodaten angezeigt werden, kann der DC/DC-Wandler 50 eine Hochpotenzialspannung VDDEL für das Betreiben oder Ansteuern der lichtemittierenden Zellen 11 erzeugen. In einem Niedrigenergiemodus ist der DC/DC-Wandler 50 deaktiviert und gibt nichts aus.
-
Im Normalmodus gibt die Zeitsteuerung 40 eingegebene digitale Videodaten von einem Host-System 60 an den Datentreiber 20 aus, und im Niedrigenergiemodus gibt sie in einem internen Speicher vorab gespeicherte Niedrigenergiedaten an den Datentreiber 20 aus. Die Niedrigenergiedaten können Anzeigedaten sein, die eine Zeit mit geringer Helligkeit mit einem Schwarz-Graustufen-Hintergrund anzeigen. Gemäß einer Ausführungsform können die Niedrigenergiedaten verschiedene Arten von DLP-Bilddaten sein. Die Zeitsteuerung 40 erzeugt Zeitsteuerungssignale für das Steuern eines Betriebszeitverlaufs des Datentreibers 20 und des Abtasttreibers 30 basierend auf externen Zeitsignalen, wie beispielsweise vertikalen/horizontalen sync-Signalen und Taktsignalen, die vom Host-System 60 eingegeben werden. Das vertikale sync-Signal wird zu Beginn einer Rahmenzeitperiode einmalig erzeugt, wie in den 5 bis 9 gezeigt ist. Beispielsweise kann das vertikale sync-Signal als ein TE-(„Tearing Effect”)-Signal für das Unterscheiden einer Rahmenzeitperiode von einer anderen dienen.
-
Das Host-System 60 ist mit einem Kommunikationsmodul (nicht gezeigt), einem Kameramodul (nicht gezeigt), einem Audio-Verarbeitungsmodul (nicht gezeigt), einem Schnittstellenmodul (nicht gezeigt), einer Batterie (nicht gezeigt), einer Benutzereingabevorrichtung (nicht gezeigt) und der Zeitsteuerung 40 verbunden. Das Host-System 60 gibt einen Modusumschaltbefehl an die Zeitsteuerung 40 aus, um vom Normalmodus in den Niedrigenergiemodus überzugehen, abhängig von einem Benutzerbefehl, einem Kommunikations-Standby-Zustand oder einem Zählergebnis einer Daten-Nichteingabe.
-
Der Datentreiber 20, der Abtasttreiber 30 und die Zeitsteuerung 40 können in einen Tafeltreiberchip 100 integriert sein, der ein einzelner Chip ist. Entsprechend einem Modusumschaltbefehl vom Host-System 60 aktiviert der Tafeltreiberchip 100 im Normalmodus den DC/DC-Wandler 50 und gibt eine Spannung von einer internen Spannungsquelle (nicht gezeigt) an die lichtemittierenden Zellen 11 der Anzeigetafel 10 aus, wobei er im Niedrigenergiemodus gleichzeitig den DC/DC-Wandler 50 deaktiviert.
-
Jede lichtemittierende Zelle 11 umfasst eine OLED, sechs TFTs M1 bis M5 und DT, und einen Kondensator Cb, wie in 2 gezeigt ist. Ansteuerungsspannungen, wie eine Hochpotenzialspannung VDDEL, eine Basisspannung VSS oder GND, oder eine Referenzspannung VREF werden an jede lichtemittierende Zelle 11 angelegt. Die TFTs M1 bis M5 und DT können p-dotierte Metalloxid-Halbleiterfeldeffekttransistoren (MOSFETs) umfassen. Gemäß manchen Ausführungsformen können die lichtemittierenden Zellen 11 verschiedene Konfigurationen aufweisen. Beispielsweise können sich die Anzahl und Verbindungen der TFTs teilweise ändern. Dementsprechend sind die Ausführungsformen der vorliegenden Erfindungen nicht hierauf beschränkt.
-
Die Hochpotenzialspannung VDDEL ist etwa 10 V DC. Die Referenzspannung VREF ist so gewählt, dass eine Differenz zur Basisspannung GND kleiner als eine Schwellspannung der OLED ist. Beispielsweise kann die Referenzspannung VREF etwa gleich 2 V gewählt werden.
-
Wenn die Referenzspannung VREF an die Anode der OLED und die Basisspannung GND an die Kathode der OLED angelegt wird, schaltet die OLED nicht an, und emittiert kein Licht. Die Referenzspannung VREF kann eine negative Spannung sein, so dass eine Umkehrvorspannung an die OLED angelegt werden kann, wenn ein mit der OLED verbundener Ansteuerungs-TFT (DT) initialisiert wird. Da die Umkehrvorspannung periodisch an die OLED angelegt wird, ist es weniger wahrscheinlich, dass sich die OLED verschlechtert, wodurch die Lebensdauer der OLED erhöht wird.
-
Der erste Schalt-TFT M1 legt eine Datenspannung Vdata von einer Datenleitung an einen ersten Knoten n1 entsprechend einem Abtastpuls SCALA mit einem Niederlogikpegel an, der während einer erste und einer zweiten Zeitperiode t1 und t2 erzeugt wird, wie es 3 gezeigt ist. Der dritte Schalt-TFT M3 bildet einen Strompfad zwischen dem ersten Knoten n1 und einem zweiten Knoten n3 als Antwort auf einen Niederlogikpegel-Abtastpulse SCALA, der während der ersten und zweiten Zeitperiode t1 und t2 erzeugt wird, wodurch der Ansteuerungs-TFT DT als Diode arbeitet. Der fünfte Schalt-TFT M5 legt die Referenzspannung VREF an die Anode der OLED entsprechend einem Niederlogikpegel-Abtastpuls SCALA während der ersten und der zweiten Zeitperiode t1 und t2 an. Die Source des ersten Schalt-TFTs M1 ist mit der Datenleitung verbunden, die mit dem ersten Knoten n1 verbunden ist. Das Gate des ersten Schalt-TFTs M1 ist mit einer Abtastleitung verbunden, an die der Abtastpuls SCALA angelegt wird. Die Source des dritten Schalt-TFTs M3 ist mit dem zweiten Knoten n2 verbunden, und der Drain des dritten Schalt-TFTs M3 ist mit einem dritten Knoten n3 verbunden. Das Gate des dritten Schalt-TFTs M3 ist mit der Abtastleitung verbunden, an die der Abtastpuls SCALA angelegt wird. Die Referenzspannung VREF wird an die Source des fünften Schalt-TFTs M5 angelegt, dessen Drain mit der Anode der OLED verbunden ist. Das Gate des fünften Schalt-TFTs M5 ist mit der Abtastleitung verbunden, an die der Abtastpuls SCALA angelegt wird. Der erste Knoten n1 ist mit den Drains des ersten und zweiten Schalt-TFTs M1 und M2 und einem Anschluss des Kondensators Cb verbunden. Der zweite Knoten n2 ist mit dem anderen Anschluss des Kondensators Cb, dem Gate des Ansteuerungs-TFTs DT und der Source des dritten Schalt-TFTs M3 verbunden. Der dritte Knoten n3 ist mit den Drains des dritten Schalt-TFTs M3 und des Ansteuerungs-TFTs DT und mit der Source des vierten Schalt-TFTs M4 verbunden.
-
Der zweite und der vierte Schalt-TFT M2 und M4 werden entsprechend einem Hochlogikpegel-Lichtemissionssteuerungspuls EM während der zweiten und dritten Zeitperiode t2 und t3 angeschaltet, wie in 3 gezeigt ist, und bleiben während der verbleibenden Zeit abgeschaltet. Die Referenzspannung VREF wird an die Source des zweiten Schalt-TFTs M2 angelegt, dessen Drain mit dem ersten Knoten n1 verbunden ist. Das Gate des zweiten Schalt-TFTs M2 ist mit der Abtastleitung verbunden, an die der Lichtemissionssteuerungspuls EM angelegt wird. Die Source des vierten Schalt-TFTs M4 ist mit dem dritten Knoten n3 verbunden, und der Drain des vierten Schalt-TFTs M4 ist mit der Anode der OLED und dem Drain des fünften Schalt-TFTs M5 verbunden. Das Gate des vierten Schalt-TFTs M4 ist mit der Abtastleitung verbunden, an die der Lichtemissionssteuerungspuls EM angelegt wird.
-
Der Kondensator Cb ist zwischen den ersten Knoten n1 und den zweiten Knoten n2 geschaltet, so dass er mit einer Differenzspannung zwischen Spannungen elektrisch geladen wird, die entsprechend an den ersten und den zweiten Knoten n1 und n2 angelegt werden, wodurch die Schwellspannung des Ansteuerungs-TFTs DT abgetastet wird. Die schwellspannungskompensierte Datenspannung Vdata wird vom Kondensator Cb an das Gate des Ansteuerungs-TFTs DT angelegt, so dass die Menge an Strom, die durch die OLED fließt, abhängig von der schwellspannungskompensierten Datenspannung Vdata angepasst werden kann. Die Hochpotenzialspannung VDDEL wird an die Source des Ansteuerungs-TFTs DT angelegt, dessen Drain mit dem dritten Knoten n3 verbunden ist. Das Gate des Ansteuerungs-TFTs DT ist mit dem zweiten Knoten n2 verbunden.
-
Die Anode der OLED ist mit den Drains des vierten und fünften Schalt-TFTs M4 und M5 verbunden, und die Kathode der OLED ist mit der Bezugspannungsquelle GND verbunden. Ein Strom, der durch die OLED fließt, und der als IOLED in Gleichung 1 bezeichnet wird, wird nicht durch eine Schwellspannungsabweichung des Ansteuerungs-TFTs DT oder die Hochpotenzialspannung VDDEL beeinflusst, wie aus Gleichung 1 ersichtlich ist: IOLED = k(Vdata – VREF)2, k = 1/2 (μCoxW/L)
-
Hier ist k eine Konstante, die die obige Beziehung zu μ, Cox und W/L aufweist, die entsprechend eine Mobilität, eine parasitäre Kapazität und ein Kanalverhältnis des Ansteuerungs-TFTs DT angeben.
-
Die Kathode der OLED ist mit der Bezugsspannungsquelle GND durch einen sechsten Schalt-TFT M6 verbunden, wie in 4 gezeigt ist. Der sechste Schalt-TFT M6 ist ein ndotierter MOSFET (NMOS). Der sechste Schalt-TFT M6 ist auf einer Leiterplatte (PCB) befestigt, auf der auch der Tafeltreiberchip 100 befestigt ist. Der sechste Schalt-TFT M6 steuert eine Lichtemission der OLED im Normal- oder Niedrigenergiemodus. Der sechste Schalt-TFT M6 ist mit allen Pixeln verbunden. Dementsprechend ist ein einziger sechster Schalt-TFT M6 auf der PCB befestigt. Die Source des sechsten Schalt-TFTs M6 ist mit den Kathoden der OLEDs verbunden, die an entsprechenden Pixeln ausgebildet sind, und der Drain des sechsten Schalt-TFTs M6 ist mit der Bezugsspannungsquelle GND verbunden. Das Gate des sechsten Schalt-TFTs M6 ist mit einem ersten Niedrigenergiemodus-Steuerungsanschluss GPIO1 des Tafeltreiberchips 100 verbunden. Wenn eine Spannung, die vom ersten Niedrigenergiemodus-Steuerungsanschluss GPIO1 ausgegeben wird, bei einem Hochlogikpegel ist, hält der sechste Schalt-TFT M6 einen angeschalteten Zustand aufrecht, so dass die OLEDs der Pixel 11 mit der Bezugsspannungsquelle GND verbunden sind. Wenn die Spannung, die vom ersten Niedrigenergiemodus-Steuerungsanschluss GPIO1 ausgegeben wird, zu einem Niederlogikpegel umschaltet, schaltet der sechste Schalt-TFT M6 ab, um den Strompfad zwischen den OLEDs der Pixel 11 und der Bezugsspannungsquelle GND zu unterbrechen.
-
4 zeigt einen Deaktivierungsvorgang des DC/DC-Wandlers 50 und einen Schaltvorgang der Hochpotenzialspannung VDDEL unter einer Steuerung des Tafeltreiberchips 100 in den Niedrigenergiemodus. 4 zeigt nur einen Teil einer Schaltkreisanordnung mit dem Tafeltreiberchip 100, dem DC/DC-Wandler 50 und der Anzeigetafel 10, die am Schalten der Hochpotenzialspannung in den Niedrigenergiemodus beteiligt sind.
-
Bezugnehmend auf 4 umfasst der Tafeltreiberchip 100 eine Ladungspumpe (CP), einen ersten Schalter SW1 und eine Diode 101.
-
Die Ladungspumpe CP wandelt eine DC-Spannung einer Batterie, die im Bereich von etwa 2.3 V bis etwa 4.8 V liegt, in eine DC-Spannung DDVDH um, die etwa 6 V ist. Die DC-Spannung DDVDH wird in eine Abtastpuls-Hochpotenzialspannung (oder Gate-Hochspannung, VGH der 9) und eine Abtastpuls-Niederpotenzialspannung (oder Gate-Niederspannung, VGH in 9) durch einen Regler (nicht gezeigt) transformiert. Die Hochpotenzialspannung VGH ist größer als oder gleich der DC-Spannung DDVDH.
-
Der Tafeltreiberchip passt die DC-Spannung DDVDH, die von der Ladungspumpe CP ausgegeben wird, an die Referenzspannung VREF unter Verwendung des Reglers an, und gibt die angepasste Spannung an jedes Pixel 11 der Anzeigetafel 10 durch einen Leistungskondensator aus. Der Tafeltreiberchip 100 stellt das Potenzial der Referenzspannung VREF im Niedrigenergiemodus durch das in Verbindung mit den 5 bis 9 beschriebene Verfahren ein.
-
Der erste Schalter SW1 schaltet entsprechend einem Modusumschaltbefehl an, der vom Host-System 60 durch einen Puffer 102 eingegeben wird. Der Modusumschaltbefehl wird im Normalmodus mit einem Hochlogikpegel und im Niedrigenergiemodus mit einem Niederlogikpegel erzeugt. Der erste Schalter SW1 ist ein n-dotierter MOSFET (NMOS), der einen Drain, der mit dem Ausgangsanschluss der Ladungspumpe CP verbunden ist, eine Source, die mit der Anode der Diode 101 verbunden ist, und ein Gate, das mit dem Umkehrausgangsanschluss des Puffers 102 verbunden ist, umfasst. Wenn ein Modusumschaltbefehl mit einem Hochlogikpegel im Normalmodus erzeugt wird, weist eine Umkehrausgangsspannung des Puffers 102 einen Niederlogikpegel auf. Im Normalmodus hält der ersten Schalter SW1 einen ausgeschalteten Zustand aufrecht, um einen Strompfad zwischen der Ladungspumpe CP und der Diode 101 zu sperren. Im Niedrigenergiemodus wird der Modusumschaltbefehl zum Niederlogikpegel umgekehrt, und die Umkehrausgangsspannung des Puffers 102 wird zum Hochlogikpegel umgekehrt. Im Niedrigenergiemodus schaltet der erste Schalter SW1 an, um einen Strompfad zwischen der Ladungspumpe CP und der Diode 101 auszubilden, und legt die Ausgangsspannung DDVDH der Ladungspumpe CP an die Diode 101 an.
-
Entsprechend einem Modusumschaltbefehl vom Host-System 60 kehrt der Tafeltreiberchip 100 ein Aktivierungs-/Deaktivierungssignal, das durch einen zweiten Niedrigenergiemodus-Steuerungsanschluss GPIO2 ausgegeben wird, um. Beispielsweise gibt der Tafeltreiberchip 100 im Normalmodus ein Aktivierungs-/Deaktivierungssignal mit einem Hochlogikpegel durch den zweiten Niedrigenergiemodus-Steuerungsanschluss GPIO2 aus, um den DC/DC-Wandler 50 zu aktivieren, und gibt im Niedrigenergiemodus ein Aktivierungs-/Deaktivierungssignal mit einem Niederlogikpegel durch den zweiten Niedrigenergiemodus-Steuerungsanschluss GPIO2 aus, um den DC/DC-Wandler 50 zu deaktivieren.
-
Der DC/DC-Wandler 50 umfasst einen Aktivierungsanschluss EN, der mit dem zweiten Niedrigenergiemodus-Steuerungsanschluss GPIO2 des Tafeltreiberchip 100 und einem zweiten Schalter SW2 verbunden ist. Der DC/DC-Wandler 50 wird entsprechend einem Hochlogikpegel-Aktivierungs-/Deaktivierungssignal im Normalmodus aktiviert, wodurch eine Hochpotenzialspannung VDDEL erzeugt wird, deren Amplitude etwa 10 V ist, um die Pixel 11 der Anzeigetafel 10 zu treiben. Entsprechend dem Hochlogikpegel-Aktivierungs-/Deaktivierungssignal im Normalmodus verbindet der zweite Schalter SW2 einen zweiten Widerstand R2 mit der Bezugsspannungsquelle GND, wobei eine Rückkopplungsspannungsteiler-Widerstandsschaltung einen ersten Widerstand R1 und den zweiten Widerstand R2 umfasst. Der erste Widerstand R1 ist mit dem Hochpotenzialspannungs-Versorgungsanschluss der Anzeigetafel 10 und einem Kondensator C verbunden. Der zweite Schalter SW2 ist ein n-dotierter MOSFET (NMOS), der eine Source, die mit dem zweiten Widerstand R2 verbunden ist, einen Drain, der mit der Bezugsspannungsquelle GND verbunden ist, und ein Gate, an das ein Aktivierungs-/Deaktivierungssignal durch den Aktivierungsanschluss EN angelegt wird, umfasst. Der DC/DC-Wandler 50 erkennt eine Änderung eines Rückkopplungssignals, das in den Rückkopplungsanschluss FB eingegeben wird, über die Rückkopplungsspannungsteiler-Widerstandsschaltung R1 und R2, um die Hochpotenzialspannung VDDEL, die an die Anzeigetafel 10 angelegt werden soll, einzustellen, wodurch die Hochpotenzialspannung VDDEL, die an die Pixel 11 der Anzeigetafel 10 angelegt wird, konstant gehalten wird, auch wenn sich eine Last der Anzeigetafel 10 ändert.
-
Entsprechend einem Niederlogikpegel-Aktivierungs-/Deaktivierungssignal im Niedrigenergiemodus wird der DC/DC-Wandler 50 deaktiviert, um nichts auszugeben. Als Antwort auf ein Niederlogikpegel-Aktivierungs-/Deaktivierungssignal im Niedrigenergiemodus schaltet der zweite Schalter SW2 ab, um einen Leckstrom Ileak zu unterbrechen, der durch die Rückkopplungsspannungsteiler-Widerstandsschaltung R1 und R2 zur Bezugsspannungsquelle GND fließt, wodurch ein Energieverbrauch minimiert wird.
-
Der dritte Schalter SW3 des DC/DC-Wandlers 50 kann verwendet werden, um am Leistungskondensator C verbleibende elektrische Ladungen zu entladen. Gemäß einer Ausführungsform wird angenommen, dass der dritte Schalter SW3 im Normalmodus und im Niedrigenergiemodus einen ausgeschalteten Zustand aufrechterhält. Die Ausführungsformen des vorliegenden Dokuments sind jedoch nicht hierauf begrenzt, und verschiedene Ausführungsformen sind in Abhängigkeit von Gestaltungsanforderungen möglich.
-
Wenn der Normalmodus in den Niedrigenergiemodus übergeht, wird die Hochpotenzialspannung VDDEL, die vom DC/DC-Wandler 50 im Normalmodus erzeugt wird, abgetrennt, und die DC-Spannung DDVDH, die von der Ladungspumpe CP des Tafeltreiberchips 100 ausgegeben wird, wird an die lichtemittierenden Zellen 11 der Anzeigetafel 10 über die Diode 101 angelegt. Dementsprechend ist die Hochpotenzialspannung VDDEL, die an die lichtemittierenden Zellen 11 der Anzeigetafel 10 angelegt wird, im Normalmodus etwa 10 V, und auf eine Spannung abgesenkt, bei der von 6 V eine Schwellspannung der Diode 101 abgezogen ist, wenn der Normalmodus in den Niedrigenergiemodus übergeht.
-
Die Anode der Diode 101 ist mit dem ersten Schalter SW1 verbunden. Die Kathode der Diode 101 ist mit dem ersten Widerstand R1, dem Hochpotenzialspannungs-Versorgungsanschluss der Anzeigetafel 10 und dem Kondensator C verbunden. Gemäß einer Ausführungsform ist die Diode 101 eine Shottky-Diode, die bei einer hohen Geschwindigkeit betrieben werden kann.
-
5 zeigt einen beispielhaften Betrieb einer OLED-Anzeigevorrichtung, während der Normalmodus in den Niedrigenergiemodus übergeht.
-
Bezugnehmend auf 5 wird angenommen, dass der Normalmodus von einer (n – 1)ten Rahmenzeitperiode (Frame) bis zu einer (n + 1)ten Rahmenzeitperiode andauert, und dass der Niedrigenergiemodus (DLP-Modus) während einer (n + 2)ten und einer (n + 3)ten Rahmenzeitperiode andauert (wobei n eine natürliche Zahl ist). Die Rahmenzeitperioden des Niedrigenergiemodus sind länger als die Rahmenzeitperioden des Normalmodus. Beispielsweise ist eine Rahmenfrequenz im Normalmodus 60 Hz, und eine Rahmenfrequenz im Niedrigenergiemodus ist 5–35 Hz. Die Rahmenfrequenz im Niedrigenergiemodus kann von 5 bis 35 Hz variieren.
-
Um vom Normalmodus in den Niedrigenergiemodus überzugehen, erzeugt das Host-System 60 einen DLP-Bildschreibbefehl ➀ bei einer Startzeit einer n-ten Rahmenzeitperiode in Synchronisation mit einem n-ten TE-Signalpuls. Dann erzeugt das Host-System 60 sequentiell einen Teilflächengrößen-Definitionsbefehl ➁, einen „Teilmodus AN” ➂ und einen „Ruhemodus” ➃.
-
Entsprechend dem DLP-Bildschreibbefehl ➀ beginnt der Tafeltreiberchip 100 von einer Startzeit der (n + 1)ten Rahmenzeitperiode an DLP-Bilddaten, die vom Host-System 60 eingegeben werden, in einen internen Rahmenspeicher SRAM zu schreiben. Die DLP-Bilddaten umfassen nur Niedriggraustufen-Minimaldaten, beispielsweise Zeitdaten. Anschließend definiert der Tafeltreiberchip 100 eine Anzeigefläche für das Anzeigen der DLP-Bilddaten entsprechend dem Teilflächengrößen-Definitionsbefehl ➁. Nach der Identifizierung eines Empfangs von „Teilmodus AN” ➂ und „Ruhemodus” ➃ legt der Tafeltreiberchip 100 eine schwarze Graustufendatenspannung an die Datenleitungen der Anzeigetafel 10 während der (n + 1)ten Rahmenzeitperiode in Synchronisation mit dem (n + 1)ten TE-Signalpuls an, wodurch eine schwarze Graustufe auf dem gesamten Bildschirm der Anzeigetafel 10 angezeigt wird. Während der (n + 1)ten Rahmenzeitperiode wird eine Datenausgangskanalspannung des Tafeltreiberchips 100 als Basisspannung GND, die der schwarzen Graustufenspannung entspricht, aufrechterhalten. Alle Pixel der Anzeigetafel 10 schalten ab, um eine schwarze Graustufe während der (n + 1)ten Rahmenzeitperiode anzuzeigen, wodurch das Erscheinen einer abnormalen Anzeige verhindert wird, wenn das Host-System 60 vom Normalmodus in den Niedrigenergiemodus (DLP-Modus) übergeht.
-
Der Tafeltreiberchip 100 gibt die DLP-Bilddaten an die Datenleitungen der Anzeigetafel 10 von der (n + 2)ten Rahmenzeitperiode an aus, wenn der Niedrigenergiemodus beginnt. Der Tafeltreiberchip 100 liest nur die drei MSBs (höherwertigste Bits, „most significant bits”), die jeweils von den RGB-Daten stammen, aus dem internen Rahmenspeicher SRAM aus, und gibt die drei ausgelesenen MSBs an die Datenleitungen der Anzeigetafel 10 aus. Das heißt, dass für die Pixeldaten der DLP-Bilddaten jeweils 24 Bits von RGB-Daten – wobei die RGB-Daten jeweils 8 Bits aufweisen, und die RGB-Daten somit insgesamt 24 Bits – im internen Rahmenspeicher SRAM gespeichert sind, und die MSBs der RGB-Daten im Niedrigenergiemodus eins nach dem anderen ausgelesen werden, wie es in 10 gezeigt ist. Dementsprechend liest der Tafeltreiberchip 100 im Niedrigenergiemodus nur die drei MSBs aus und wandelt die drei MSBs mit einer analogen Gammakompensationsspannung um, wodurch die DLP-Bilddaten mit nur 23 = 8 Farben im Niedrigenergiemodus angezeigt werden. Der Tafeltreiberchip 100 liest im Niedrigenergiemodus nur die drei MSBs aus dem Rahmenspeicher SRAM aus und führt eine Gammakorrektur nur für die drei MSBs durch, wodurch ein Energieverbrauch minimiert wird. Alle 24 Bits der Pixeldaten (3 von R, G, und B mal 8 Bits jeweils für R, G, und B = 24 Bits) werden im Normalmodus in den internen Speicher SRAM der Anzeigetafel 10 geschrieben, und alle 24 Bits werden ausgelesen, um alle Farben wiederzugeben.
-
Bei einer Startzeit der (n + 1)ten Rahmenzeitperiode, die einem Rahmen folgt, in dem der Tafeltreiberchip 100 den DLP-Bildschreibbefehl ➀ empfangen hat, kehrt der Tafeltreiberchip 100 eine Ausgangsspannung des zweiten Niedrigenergiemodus-Steuerungsanschlusses GPIO2 in einen Niederlogikpegel um, um den DC/DC-Wandler 50 zu deaktivieren, und legt eine Ausgangsspannung der Ladungspumpe CP an die Pixel 11 der Anzeigetafel 10 als die Hochpotenzialspannung VDDEL an. Von der Startzeitperiode der (n + 1)ten Rahmenzeitperiode an deaktiviert der Tafeltreiberchip 100 den DC/DC-Wandler 50, während er den Niedrigenergiemodus aufrechterhält, und aktiviert den DC/DC-Wandler 50, wenn in den Normalmodus zurück gekehrt wird.
-
Zur Startzeit der (n + 1)ten Rahmenzeitperiode erhöht der Tafeltreiberchip 100 die Referenzspannung VREF und hält dann die erhöhte Referenzspannung VREF im Niedrigenergiemodus konstant. Das Erhöhen der Referenzspannung VREF kann den durch die OLEDs der Pixel 11 fließenden Strom reduzieren, wodurch ein Energieverbrauch reduziert wird. Die gesamte Helligkeit der Anzeigetafel 10 ist im Niedrigenergiemodus geringer als im Normalmodus. Dementsprechend kann, auch wenn die Referenzspannung VREF erhöht wird, ein Kontrastverhältnis so angepasst werden, dass es ähnlich zum Kontrastverhältnis im Normalmodus ist. Wenn in den Normalmodus zurückgekehrt wird, reduziert der Tafeltreiberchip 100 die Referenzspannung VREF.
-
Der Tafeltreiberchip 100 kann im Niedrigenergiemodus die Helligkeit der Anzeigetafel 10 in einem Bereich von 5 bis 50 Nit durch das Ändern einer Spannung von VREG2OUT und eines Ausgangsverstärkers 120 einstellen, wie in 11 gezeigt ist.
-
Der Tafeltreiberchip 100 kann eine Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 im Normalmodus und im Niedrigenergiemodus bei einem Hochlogikpegel halten, oder kann alternativ die Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 in einen Niederlogikpegel umkehren, beginnend bei einem Rahmen, bevor in den Niedrigenergiemodus übergegangen wird. Wenn die Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 beim Niederlogikpegel ist, schaltet der sechste Schalter-TFT M6 ab, um einen Strompfad zwischen den OLEDs der Pixel 11 und der Bezugsspannungsquelle zu unterbrechen, wodurch ein Auftreten eines Leckstroms an den OLEDs verhindert wird.
-
6 ist ein Zeitdiagramm, das einen alternativen Betrieb einer OLED-Anzeigevorrichtung während eines Übergangs vom Normalmodus in den Niedrigenergiemodus zeigt.
-
Bezug nehmend auf 6 wird angenommen, dass der Normalmodus von einer (n – 1)ten Rahmenzeitperiode bis zu einer (n + 1)ten Rahmenzeitperiode andauert, und dass der Niedrigenergiemodus (DLP-Modus) während einer (n + 2)ten und einer (n + 3)ten Rahmenzeitperiode andauert. Das Host-System 60 erzeugt während einer (n – 1)ten bis zu einer n-ten Rahmenzeitperiode sequentiell Modusumschaltbefehle, wie „Anzeigevorrichtung AUS” ➀, „Schreibe DLP-Bild” ➁, „Definiere Teilflächengröße” ➂, „Teilmodus AN” ➃, „Ruhemodus AN” ➄ und „Anzeigevorrichtung AN” ➅, um vom Normalmodus in den Niedrigenergiemodus überzugehen. „Anzeigevorrichtung AUS” ➀ wird vom Tafeltreiberchip 100 während der (n – 1)ten Rahmenzeitperiode empfangen, und „Schreibe DLP-Bild” ➁, „Definiere Teilflächengröße” ➂, „Teilmodus AN” ➃, „Ruhemodus AN” ➄ und „Anzeigevorrichtung AN” ➅ werden vom Tafeltreiberchip 100 sequentiell während der n-ten Rahmenzeitperiode empfangen. „Schreibe DLP-Bild” ➁ ist mit einem n-ten TE-Puls synchronisiert.
-
Als Antwort auf „Anzeigevorrichtung AUS” ➀ und „Schreibe DLP-Bild” ➁ gibt der Tafeltreiberchip 100 eine schwarze Graustufenspannung an die Datenleitungen der Anzeigetafel 10 während der n-ten Rahmenzeitperiode aus, und schreibt vom Host-System 60 eingegebene DLP-Bilddaten in einen internen Rahmenspeicher SRAM. Anschließend legt der Tafeltreiberchip 100 eine schwarze Graustufenspannung während der (n + 1)ten Rahmenzeitperiode an die Datenleitungen der Anzeigetafel 10 an, entsprechend „Definiere Teilflächengröße” ➂, „Teilmodus AN” ➃, „Ruhemodus AN” ➄ und „Anzeigevorrichtung AN” ➅, um so die Anzeigetafel 10 in einem AUS-Zustand zu betreiben, und liest alle drei MSBs der Pixeldaten der DLP-Pixeldaten einer (n + 2)ten Rahmenzeitperiode, die in den Niedrigenergiemodus übergeht, aus, um die ausgelesenen Daten an die Datenleitungen der Anzeigetafel 10 auszugeben.
-
Bei einer Startzeit der (n + 1)ten Rahmenzeitperiode kehrt der Tafeltreiberchip 100 eine Ausgangsspannung des zweiten Niedrigenergiemodus-Steuerungsanschlusses GPIO2 in einen Niederlogikpegel um, um den DC/DC-Wandler 50 zu deaktivieren, und gibt eine Ausgangsspannung der Ladungspumpe CP an die Pixel 11 der Anzeigetafel 10 als eine Hochpotenzialspannung VDDEL aus. Während der Niedrigenergiemodus nach der Startzeit der (n + 1)ten Rahmenzeitperiode aufrechterhalten wird, deaktiviert der Tafeltreiberchip 100 den DC/DC-Wandler 50, und auf die Rückkehr in den Normalmodus hin aktiviert der Tafeltreiberchip 100 den DC/DC-Wandler 50.
-
Der Tafeltreiberchip 100 erhöht die Referenzspannung VREF zur Startzeit der (n + 1)ten Rahmenzeitperiode, und hält dann die erhöhte Referenzspannung VREF im Niedrigenergiemodus konstant. Auf die Rückkehr in den Normalmodus hin reduziert der Tafeltreiberchip 100 die Referenzspannung VREF.
-
Der Tafeltreiberchip 100 kann eine Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 im Normalmodus und im Niedrigenergiemodus bei einem Hochlogikpegel halten, oder kann alternativ die Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 1 von einem Rahmen an, bevor in den Niedrigenergiemodus übergegangen wird, in einen Niederlogikpegel umkehren.
-
7 ist ein Zeitdiagramm, das einen Betrieb einer OLED-Anzeigevorrichtung während eines Übergangs vom Niedrigenergiemodus in den Normalmodus zeigt.
-
Bezug nehmend auf 7 wird angenommen, dass der Niedrigenergiemodus eine n-te und eine (n + 1)te Rahmenzeitperiode umfasst, und dass der Normalmodus (n + 2)te bis (n + 7)te Rahmenzeitperioden umfasst.
-
Um vom Niedrigenergiemodus in den Normalmodus überzugehen, erzeugt das Host-System 60 sequentiell „Normalmodus AN” ➀, „Ruhemodus AUS” ➁ und „Schreibe Normalbild” ➂ während der (n + 1)ten Rahmenzeitperiode. „Schreibe Normalbild” ➂ ist mit einem (n + 1)ten TE-Puls synchronisiert.
-
Als Antwort auf „Normalmodus AN” ➀ kehrt der Tafeltreiberchip 100 eine Ausgangsspannung des zweiten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 während einer (n + 2)ten Rahmenzeitperiode in einen Hochlogikpegel um, um den DC/DC-Wandler 50 zu aktivieren, und als Antwort auf „Ruhemodus AUS” ➁ und „Schreibe Normalbild” ➂ erhöht er während einer (n + 2)ten und einer (n + 3)ten Rahmenzeitperiode den Spannungspegel der Referenzspannung VREF. Weiter schreibt der Tafeltreiberchip 100 entsprechend den Modusumschaltbefehlen ➀, ➁ und ➂ vom Host-System 60 normale Videodaten, die vom Host-System 60 eingegeben werden, während der (n + 2)ten und der (n + 3)ten Rahmenzeitperiode in einen internen Rahmenspeicher SRAM, um eine Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 in einen Niederlogikpegel umzukehren. Der Tafeltreiberchip 100 gibt während der (n + 2)ten und der (n + 3)ten Rahmenzeitperiode eine schwarze Graustufespannung an die Datenleitungen der Anzeigetafel 10 aus.
-
Anschließend wandelt der Datentreiberchip 100 die normalen Videodaten, die im internen Rahmenspeicher SRAM gespeichert sind, in eine Gammakompensationsspannung einer (n + 4)ten Rahmenzeitperiode, die in den Normalmodus übergeht, und legt die gewandelten Daten an die Datenleitungen der Anzeigetafel 10 an. Im Normalmodus werden Pixeldaten der normalen Videodaten für alle 24 Bits (3 von R, G und B mal 8 Bits jeweils für R, G und B = 24 Bits) in den internen Speicher SRAM des Tafeltreiberchips 100 geschrieben, und für die Wiedergabe einer Vollfarbe werden alle 24 Bits ausgelesen.
-
8 ist ein Zeitdiagramm, das einen alternativen Betrieb einer OLED-Anzeigevorrichtung während eines Übergangs vom Niedrigenergiemodus in den Normalmodus zeigt.
-
Bezug nehmend auf 8 wird angenommen, dass der Niedrigenergiemodus eine n-te und eine (n + 1)te Rahmenzeitperiode umfasst, und dass der Normalmodus (n + 2)te bis (n + 7)te Rahmenzeitperioden umfasst.
-
Um vom Niedrigenergiemodus in den Normalmodus überzugehen, erzeugt das Host-System 60 zuerst „Anzeigevorrichtung AUS” ➀ und „Schreibe Normalbild” ➁ während der n-ten Rahmenzeitperiode, und erzeugt dann sequentiell „Normalmodus AN” ➂, „Ruhemodus AUS” ➃ und „Anzeigevorrichtung AN” ➄ während der (n + 1)ten Rahmenzeitperiode.
-
Als Antwort auf „Anzeigevorrichtung AUS” ➀ kehrt der Tafeltreiberchip 100 während einer (n + 2)ten Rahmenzeitperiode eine Ausgangsspannung des zweiten Niedrigenergiemodus-Steuerungsterminals GPIO2 in einen Hochlogikpegel um, um den DC/DC-Wandler 50 zu deaktivieren, und als Antwort auf „Schreibe Normalbild” ➁ und „Normalmodus AN” ➂ erhöht er während einer (n + 2)ten und einer (n + 3)ten Rahmenzeitperiode den Spannungspegel der Referenzspannung VREF. Weiter schreibt der Tafeltreiberchip 100 entsprechend den Modusumschaltbefehlen ➀, ➁, ➂, ➃ und ➄ vom Host-System 60 während der (n + 2)ten und der (n + 3)ten Rahmenzeitperiode normale Videodaten, die vom Host-System 60 eingegeben werden, in einen internen Rahmenspeicher SRAM, um eine Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 in einen Niederlogikpegel umzukehren. Der Tafeltreiberchip 100 legt während der (n + 2)ten und (n + 3)ten Rahmenzeitperiode eine schwarze Graustufenspannung an die Datenleitungen der Anzeigetafel 10 an.
-
Anschließend wandelt der Tafeltreiberchip 100 die im internen Rahmenspeicher SRAM gespeicherten normalen Videodaten in eine Gammakompensationsspannung einer (n + 4)ten Rahmenzeitperiode, die in den Normalmodus übergeht, und legt die gewandelten Daten an die Datenleitungen der Anzeigetafel 10 an.
-
9 ist ein Zeitdiagramm, das einen Betrieb einer OLED-Anzeigetafel während eines Übergangs von einem Einschlafmodus in einen Niedrigenergiemodus (auch als DLP-Modus bezeichnet) zeigt.
-
Bezug nehmend auf 9 wird angenommen, dass der Einschlafmodus eine (n – 1)te und eine n-te Rahmenzeitperiode umfasst, und dass ein Aufwachmodus (n + 1)te bis (n + 7)te Rahmenzeitperioden umfasst. Es wird auch angenommen, dass ein „Anzeige AN”/DLP-Modus (n + 8)te bis (n + 10)te Rahmenzeitperioden umfasst, und dass ein „Anzeigevorrichtung AUS”/DLP-Modus (n + 11)te bis (n + 13)te Rahmenzeitperioden umfasst.
-
Im Einschlafmodus steuert das Host-System 60 die OLED-Anzeigevorrichtung so, dass sie einen minimalen Energieverbrauch aufweist. Beispielsweise stoppt das Host-System 60 im Einschlafmodus den Betrieb des DC/DC-Wandlers 50 und eines internen Oszillators (nicht gezeigt), so wie auch ein Abtasten der Anzeigetafel 10. Obwohl das Host-System und der Speicher im Einschlafmodus betrieben werden, enthält der Speicher keine gespeicherten Daten. Auch sind Benutzereingabevorrichtungen, wie beispielsweise eine Tastatur oder eine Tastenfläche, im Einschlafmodus abgeschaltet. Der Aufwachmodus liegt zwischen dem Einschlafmodus und dem Niedrigenergiemodus. Im Einschlafmodus werden VGH, VDDEL und DDVDH als Basisspannung aufrecht erhalten, und VGL wird als Hochpotenzialspannung aufrecht erhalten.
-
Als Antwort auf die vom Host-System 60 eingegebenen Modusumschaltbefehle erhöht der Tafeltreiberchip 100 VGH, VDDEL und DDVDH zu einem Startzeitpunkt der (n + 2)ten Rahmenzeitperiode im Aufwachmodus zu normalen Betriebsspannungen, und reduziert VGL von einem Startzeitpunkt der (n + 3)ten Rahmenzeitperiode auf die normalen Betriebsspannung. Während den (n + 1)ten bis (n + 3)ten Rahmenzeitperioden lässt der Tafeltreiberchip 100 die mit den Datenleitungen der Anzeigetafel 10 verbundenen Datenausgangskanälen potentialfrei, um die Ausgangskanäle in einem Zustand mit hohem Widerstand zu halten, oder um die Spannungen der Datenausgangskanäle als die Basisspannung GND aufrechtzuerhalten. Während den (n + 4)ten bis (n + 7)ten Rahmenzeitperioden gibt der Tafeltreiberchip 100 schwarze Graustufenspannungen durch die Datenausgangskanäle aus, die mit den Datenleitungen der Anzeigetafel 10 verbunden sind, und beginnt durch das Aktivieren des Abtasttreibers von einem Startzeitpunkt der (n + 5)ten Rahmenzeitperiode an die Anzeigetafel abzutasten, um die schwarze Graustufenspannung an die Pixel der Anzeigetafel 10 auszugeben. Der Tafeltreiberchip 100 erhöht von einem Startzeitpunkt der (n + 6)ten Rahmenzeitperiode an die Referenzspannung VREF, und kehrt die Spannung des ersten Niedrigenergiemodus-Steuerungsanschlusses GPIO1 von einem Startzeitpunkt der (n + 7)ten Rahmenzeitperiode an in einen Hochlogikpegel um.
-
Als Antwort auf die vom Host-System 60 eingegebenen Modusumschaltbefehle geht der Tafeltreiberchip 100 in den „Anzeigevorrichtung AN”/DLP-Modus über, um DLP-Bilddatenspannungen an die Datenleitungen der Anzeigetafel 10 auszugeben. Während des Übergangs vom „Anzeigevorrichtung AN”/DLP-Modus in den „Anzeigevorrichtung AUS”/DLP-Modus gibt der Tafeltreiberchip 100 während einer ersten Rahmenzeitperiode eine schwarze Graustufenspannung an die Datenleitungen der Anzeigetafel 10 aus. Während des Übergangs vom „Anzeigevorrichtung AUS”/DLP-Modus in den Einschlafmodus gibt der Tafeltreiberchip 100 während einer ersten Rahmenzeitperiode eine schwarze Graustufenspannung an die Datenleitungen der Anzeigetafel 10 aus.
-
11 zeigt eine Gammakorrekturschaltung des Tafeltreiberchips 100.
-
Bezugnehmend auf 11 umfasst die Gammakorrekturschaltung eine erste Spannungsteilerschaltung 110, Verstärker 120, eine zweite Spannungsteilerschaltung 130, eine Graustufenerzeugungsschaltung 140, einen Decoder 150, einen Ausgangspuffer 160 und vierte bis sechste Schalter SW4, SW5 und SW6.
-
Die erste Spannungsteilerschaltung 110 umfasst eine Widerstandsreihe R-string, die einen oder mehrere in Reihe verbundene Widerstände umfasst. Die erste Spannungsteilerschaltung 110 teilt eine Spannung zwischen VREG2OUT und VGS, um Gammareferenzspannungen zu erzeugen. Die Gammareferenzspannungen, die von der ersten Spannungsteilerschaltung 110 ausgegeben werden, werden durch Verstärker 120, von der zweite Spannungsteilerschaltung 130 und der Graustufenerzeugungseinheit 140 in Graustufenspannungen der digitalen Videodaten getrennt. Entsprechend den digitalen Videodaten wählt der Decoder 50 eine analoge Graustufenspannung für jede Graustufe aus, und legt eine Datenspannung Vdata an die Datenleitungen der Anzeigetafel 10 durch den Ausgangspuffer 160 an.
-
Da im Normalmodus RGB-Daten mit 8 Bits jeweils für R, G und B aus dem Rahmenspeicher des Tafeltreiberchips 100 ausgelesen werden, werden der Verstärker und der Puffer, die mit den Ausgangsanschlüssen der ersten Spannungsteilerschaltung 110 verbunden sind, normal betrieben. Im Normalmodus sind die vierten bis sechsten Schalter SW4 bis SW6 in einem AUS-Zustand.
-
Im Niedrigenergiemodus werden die RGB-Daten jeweils durch ein MSB jeweils für R, G und B aus dem Rahmenspeicher des Tafeltreiberchips 100 ausgegeben. Entsprechend einer Ausführungsform ist nur derjenige Verstärker 120 aktiviert, der die höchste Gammareferenzspannung entsprechend einem MSB verstärkt, und die anderen Verstärker werden nicht benötigt und sind daher deaktiviert. Gemäß einer Ausführungsform schaltet der vierte Schalter SW4 im Niedrigenergiemodus an, um eine Ausgangsspannung des Verstärkers 120 direkt an den Decoder 150 anzulegen, wodurch ein Energieverbrauch der zweiten Spannungsteilerschaltung 130 und der Graustufenerzeugungsschaltung 140 minimiert ist. Gemäß einer Ausführungsform schaltet der fünfte Schalter SW5 im Niedrigenergiemodus an, so dass eine Ausgangsspannung des Decoders 150 direkt an die Datenleitungen der Anzeigetafel 10 ausgegeben wird, ohne den Puffer 160 zu durchlaufen, wodurch ein Strom zum Ausgangspuffer 160 minimiert wird. Gemäß einer Ausführungsform schaltet der sechste Schalter SW6 im Niedrigenergiemodus an, um die Spannungsleitungen, an die die anderen Graustufenspannungen als die höchste Graustufenspannung angelegt sind, mit der Bezugsspannungsquelle GND zu verbinden, um zu verhindern, dass Graustufenspannungen unnötigerweise an die Spannungsleitungen angelegt werden.
-
Gemäß den Ausführungsformen des vorliegenden Dokuments wird, wenn die OLED-Anzeigevorrichtung in den Niedrigenergiemodus übergeht, eine vom Tafeltreiberchip erzeugte Hochpotenzialspannung an die Anzeigetafel angelegt, wobei der DC/DC-Wandler deaktiviert ist, und ein Anzeigezustand der Anzeigetafel wird zu einem frühen Zeitpunkt des Niedrigenergiemodus in einem AUS-Zustand betrieben. Dementsprechend kann verhindert werden, dass die OLED-Anzeigevorrichtung ein abnormales Bild im Niedrigenergiemodus mit minimiertem Energieverbrauch anzeigt.