-
Die Erfindung betrifft ein Verfahren zur Ermittlung der Stellung eines Schalters gemäß dem Oberbegriff des Anspruchs 1.
-
Verfahren zur Ermittlung der Stellung eines Schalters werden unter anderem zum Auslesen von Tasten einer Tastatur verwendet. Aus dem Datenblatt des Schaltkreises TH8100 Januar 2003 sind ein Schaltungsanordnung und ein Verfahren zur Bestimmung der Stellung eines Schalters innerhalb einer Schaltermatrix bekannt. Hierbei ist jedem Kreuzungspunkt einer Spalte mit einer Reihe ein Schalter zugeordnet, der die entsprechende Spalte mit der Reihe elektrisch in der geschlossenen Stellung verbindet oder in der geöffneten Stellung trennt. Die Spalten und Reihen der Matrix sind jeweils mit den als Open Kollektor ausgeführten Ausgängen bzw. Eingängen des Schaltkreises verbunden. Um die Stellung des Schalters zu ermitteln wird die entsprechende Spalte und die entsprechende Reihe der Matrix jeweils mittels eines Pull up oder Pull down Widerstandes entweder auf die Versorgungsspannung oder auf das Massepotential geklemmt. Die Stellung des Schalters wird bestimmt, indem entweder am Eingang an der zugeordneten Reihe oder an der zugeordneten Spalte die Abweichung zu einem vorgegebenen Potential mittels eines Schmitt-Triggers bestimmt wird.
-
Nachteilig ist, dass jeder Eingang der Matrix, mittels dem die Stellung eines Schalters ermittelt werden soll, ein Schmitt Trigger aufweisen muss. Des Weiteren ist wenigstens ein schaltbarer Widerstand für alle Eingänge und Ausgänge vorzusehen, um jeweiligen Open Kollektor Anschluss mit einem Bezugspotential zu verbinden. Hierdurch ist die hochohmige Anordnung kostenintensiv und wenig robust gegen ESD-Belastungen. Infolge der hochohmigen Ausführung der Anordnung lässt sich die Ermittlung der Stellung der Schalter, d. h. ein Scan zur Ermittlung welcher Schalter innerhalb der Matrix geschlossen ist, nur langsam durchführen. Hierzu ist es erforderlich, dass die Potentiale während des gesamten Scans bzw. der Prüfung an alle Reihen und Spalten permanent angelegt werden, um weitere Verzögerungen zu vermeiden.
-
Die Aufgabe der Erfindung besteht darin, ein Verfahren zur Ermittlung der Stellung eines Schalters anzugeben, die den Stand der Technik weiterbildet.
-
Die genannte Aufgabe wird durch ein Verfahren zur Ermittlung der Stellung eines Schalters mit den Merkmalen des Anspruchs 1, gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand von Unteransprüchen.
-
Gemäß dem Gegenstand der Erfindung wird ein Verfahren zur Ermittlung der Stellung eines Schalters in einer Anordnung von einer Vielzahl von Schaltern, wobei jeweils ein Schalter auf einem Kreuzungspunkt einer Matrix, wobei die Matrix wenigstens eine Spalte und zwei Reihen aufweist, angeordnet ist, und der Schalter in einer geschlossenen Stellung die jeweilige Reihe mit der jeweiligen Spalte elektrisch verbindet und in einer geöffneten Stellung die jeweilige Reihe von der jeweiligen Spalte trennt, und mit einem Mikroprozessor aufweisend, eine erster Art von Anschlüssen und eine zweite Art von Anschlüssen, wobei je ein Anschluss der ersten Art mit einer ersten Spalte und je eine Anschluss der zweiten Art mit einer ersten Reihe der Matrix verschaltet ist, und der Mikroprozessor ein Stapelregister mit mehreren Speicherzellen aufweist und jeweils eine Speicherzelle einem Schalter zugeordnet ist und in der Speicherzelle die Stellung des Schalters abgelegt wird, wobei während eines ersten Modus in einem ersten Schritt ein mit der ersten Spalte verschalteter erster Art von Anschluss während eines ersten Spaltenzeitfensters mit einem ersten Potential beaufschlagt wird, und in einem zweiten Schritt ausschließlich innerhalb des ersten Spaltenzeitfensters ein mit der ersten Reihe verschalteter zweiter Art von Anschluss mit einem zweiten Potential während eines ersten Reihenzeitfensters beaufschlagt wird, und von dem Mikroprozessor zur Ermittlung der Stellung des Schalters der Stromfluss zwischen ersten Spalte und der ersten Reihe während des ersten Reihenzeitfensters detektiert wird.
-
Ein Vorteil des erfindungsgemäßen Verfahrens zur Ermittlung der Stellung eines Schalters ist es, dass Standard Anschlüsse, d. h. Ein- und Ausgänge eines Prozessors sowohl mit einem einzelnen Schalter als auch mit mehreren Schaltern, insbesondere in einer Matrix angeordnet, verwenden lassen und hierbei die Stellung des Schalters schnell und zuverlässig mittels der Detektion eines Stromflusses zwischen den Anschlüssen ermitteln lässt. Untersuchungen der Anmelderin haben gezeigt, dass sich am Ausgang und oder am Eingang der Stromfluss zur Ermittlung der Stellung der Schalter mittels den bereits in den Prozessoren zur Überwachung der Anschlüsse implementierten Standardroutinen detektieren lässt. Eine besonders bevorzugte Standardroutine ist die Kurzschlussstromüberwachung zum Schutz vor einer Zerstörung eines Anschlusses. Die bisher im Stand der Technik verwendete hochohmige Ausführung der Anschlüsse mittels spezieller mit einem Bezugspotential verbundenen Open-Kollektor-Schaltungen erübrigt sich, genauso wie die Ermittlung des Stellung eines Schalters aus dem Vorliegen eines Potentials mittels spezieller Schmitt-Trigger Eingängen. Infolgedessen sind spezielle Schaltkreise zum Anschließen von Schaltern und Matrizen von Schaltern nicht mehr notwendig. Bei dem bisherigen Stand wird beispielsweise bei einer geschlossenen Stellung des Schalters das Bezugspotential entgegen der Klemmung durch den Pull UP oder Pull Down Widerstand nur langsam verändert. Des Mittels der Detektion des Stromflusses lässt sich die Stellung eines Schalters wesentlich schneller und kostengünstiger ermitteln. Erfindungsgemäß es ist bevorzugt, sofern ein Stromfluss detektiert wird, für den jeweiligen Schalter ein Flag zu setzen und den Zustand des Flags in einem dem Schalter zugeordneten Speicherelement abzulegen. Ein wichtiger Grund für die wesentlich erhöhte Ermittlungsgeschwindigkeit der Schalterstellung ist die im Vergleich zu dem bisherigen Stand der Technik nunmehr sehr niederohmige Ausführung der Anschlüsse und die hiermit erhöhte Umschaltgeschwindigkeit an den Anschlüssen für Potentialwechsel, aus welchem sich aus einem kurzzeitiges Anlegen von Potentialunterschieden zwischen der ersten Art und der zweiten Art von Anschlüssen die Stellung eines Schalters ermitteln lässt. Des Weiteren wird durch die niederohmige Ausführung die ESD-Empfindlichkeit der Schalteranordnung erheblich reduziert.
-
In einer Weiterbildung wird innerhalb bzw. während des ersten Spaltenzeitfensters, nachdem die Dauer des ersten Reihenzeitfensters abgelaufen ist, eine zweite Reihe während eines zweiten Reihenzeitfensters mit dem zweiten Potential beaufschlagt. Gemäß einer bevorzugten Ausführungsform wird innerhalb des ersten Spaltenzeitfensters nacheinander alle mit der ersten Spalte verbundenen Reihen kurzzeitig mit dem zweiten Potential beaufschlagt werden. Hierbei wird mit dem Begriff „kurzzeitig” ein Bruchteil der Gesamtdauer des ersten Spaltenzeitfensters verstanden. Vorzugsweise ist die Höhe des Bruchteils umgekehrt proportional zu der Gesamtdauer des ersten Reihenzeitfensters.
-
In einer anderen Ausführungsform werden nach Ablauf des ersten Spaltenzeitfensters innerhalb bzw. während eines zweites Spaltenzeitfensters an die zweite Spalte das erste Potential angelegt und innerhalb des zweiten Spaltenzeitfensters kurzzeitig alle mit der zweiten Spalte verschalteten Reihen mit dem zweiten Potential beaufschlagt. Gemäß einer anderen Ausführungsform ist das zweite Potential kleiner als das erste Potential. Es ist bevorzugt, dass als Potential die Anschlüsse mit den Standard HIGH/LOW Spannungen des Mikroprozessors beaufschlagt werden. Unter dem Begriff Standard Spannungen werden sowohl TTL Spannungen als auch weitere digitale high/low Spannungen verstanden.
-
In einer bevorzugten Ausführungsform wird in der geschlossenen Stellung des Schalters ein Kurzschlussstrom eingeprägt, ein Kurzschlussflag gesetzt und in einer dem Schalter zugeordneten Speicherzelle der Zustand des Flags abgespeichert. Bei der Ausprägung der Anschlüsse ist es bevorzugt, die erste Art von Anschluss als Ausgang und die zweite Art von Anschluss als Eingang auszubilden. Es sei angemerkt, dass als Kurzschlussstrom jeder Strom, der oberhalb eines Grenzwertes eines Normalstromes liegt, angesehen wird, wobei der Normalstrom derjenige Strom ist, der bei dem Mikroprozessors bei einem bestimmungsgemäßen Gebrauch der Eingang- bzw. der Ausgangsanschlüsse, hinein oder hinausfließt. Es versteht sich, dass der Strom zur Ermittlung der Schalterstellung an einem Schaltungseingang oder -Ausgang oberhalb, vorzugsweise weit oberhalb des Grenzwertes liegen muss.
-
Nach einer anderen Weiterbildung ist es bevorzugt, dass die von dem Mikroprozessor ermittelte Stellung des Schalters erst nach dreimaliger Ermittlung des Stromflusses von dem Mikroprozessor ausgegeben wird. Hierdurch lässt sich insbesondere ein Prellen des Schalters zuverlässig unterdrücken und die tatsächliche Stellung des Schalters, d. h. inwieweit er tatsächlich offen oder geschlossen ist, zuverlässig ermitteln. Untersuchungen der Anmelderin haben gezeigt, dass auch bei Schaltern, welche eine Neigung zum Prellen zeigen, mittels der dreimaligen Prüfung sich die Stellung des Schalters zuverlässig ermitteln lässt. Hierbei ist für die Ermittlung der geschlossenen Stellung des Schalters ausreichend, dass bei einer wiederholten Ermittlung bereits ein einmaliger detektierter Stromfluss ausreichend ist. Vorzugsweise erfolgt die dreimalige Prüfung in aufeinanderfolgenden Intervallen eines Spaltenzeitfensters, wobei ein Interleavefaktor von eins die zuverlässigsten Ergebnissen für die Ermittlung zeigt. Es sei angemerkt, dass ein Interleavefaktor von eins bedeutet, dass nach der ersten Ermittlung der Schalterstellung aller Kreuzungspunkte, ein Spaltenzeitfenster einer weiteren Spalte welche Kreuzungspunkte aufweist mit dem zweiten Potential beaufschlägt wird, währenddessen an der ersten Spalte kein Potential anliegt und vorzugsweise in einen Tri-State Zustand geschaltet wird. Erst nach dem Abschließen des Scans in Verbindung mit der zweiten Spalte wird die erste Spalte nochmals gescannt.
-
Nach einer anderen Weiterbildung wird in einem zweiten Modus nacheinander an jede Spalte und anschließend nacheinander an jede Reihe eine hohes Potential angelegt während an die restlichen Reihen und Spalten ein niedriges Potential angelegt wird und der Mikroprozessor eine Fehlermeldung ausgibt, sofern ein Stromfluss ermittelt wird. Der zweite Modus lässt sich auch als Diagnose bezeichnen, mittels der eine Fehlfunktion, beispielsweise ein Nebenschluss in der Matrix oder ein einzelner defekter geschlossener Schalter erkannt wird.
-
Gemäß einer bevorzugten Weiterbildung wird erst nach einem fehlerfreien Durchlaufen des zweiten Modus die zuvor ermittelte Stellung des Schalters ausgegeben. Vorzugsweise wird die Diagnose jeweils nach jeder dreimaliger Ermittlung der Stellung des Schalters durchgeführt.
-
Untersuchungen der Anmelderin haben gezeigt, dass sich Prozessoren mit Anschlüssen die eine Tri State Funktion, d. h. neben den digitalen High Low Potentialen die den binären 1 bzw. 0 entsprechen auch ein hochohmiger Zustand aufweisen. Hierdurch lassen sich die nicht mit den High oder Low Potentialen beaufschlagten Ausgänge in den hochohmigen Tri-State Zustand schalten.
-
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher erläutert. Hierbei werden gleichartige oder funktionsgleiche Teile mit identischen Bezeichnungen beschriftet. Darin zeigen die:
-
1 einen Prozessor mit angeschlossener in ienr Matrix angeordneter Schaltern,
-
2 eine Anordnung gemäß der 1 mit in Reihe geschalteten Dioden,
-
3 einen zeitlichen Verlauf eines Scans zur Ermittlung der Schalterstellung,
-
4 ein Ablaufdiagramm zur Ermittlung der Schalterstellung.
-
Die Abbildung der 1 zeigt einen Teil eines Prozessors 10 mit Anschlüssen einer ersten Art, welche als Ausgänge BH0 und BH1 ausgebildet sind, mit Anschlüssen einer zweiten Art, welche als Eingänge B0 bis B3 ausgebildet sind. Es versteht sich, dass die Anschlüsse erster Art auch als Eingänge und die Anschlüsse zweiter Art auch als Ausgänge ausbilden lassen. Der Ausgang BH0 ist mit einer ersten Spalte C0 und der Ausgang BH1 mit einer zweiten Spalte C1, sowie der Eingang B0 mit einer ersten Reihe R0, der Ausgang B1 mit einer zweiten Reihe R1, der Ausgang B2 mit einer dritten Reihe R2 und der Ausgang B3 mit einer vierten Reihe R3 verschaltet. Zwischen der ersten Spalte C0 und der ersten Reihe R0 ist an dem Kreuzungspunkt ein Schalter C0R0S angeordnet. Entsprechend ist an dem Kreuzungspunkt zwischen der ersten Spalte C0 und der zweiten Reihe R1 ein Schalter C0R1S, an dem Kreuzungspunkt zwischen der ersten Spalte C0 und der dritten Reihe R2 ein Schalter C0R0S und an dem Kreuzungspunkt zwischen der ersten Spalte C0 und der vierten Reihe R3 ein Schalter C0R3S angeordnet. Des Weiteren ist an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der ersten Reihe R0 ein Schalter C1R0S, an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der zweiten Reihe R1 ein Schalter C1R1S, an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der dritten Reihe R2 ein Schalter C1R2S und an dem Kreuzungspunkt zwischen der zweiten Spalte C1 und der vierten Reihe R3 ein Schalter C1R3S angeordnet. Zur Ermittlung der Stellung der einzelnen Schalter wird an dem Ausgang BH0 ein high bzw. hohen Potential H3 während eines ersten Spaltenzeitfensters aufweisend eine Zeitdauer T2 angelegt. Während der Dauer des anliegenden hohen Potentials H3 wird zur Ermittlung der Stellung des Schalters C0R0S kurzzeitig für eine Zeitdauer T1 an die Reihe B0 ein low bzw. ein niedriges Potential L0 angelegt. Indem Zeitraum in dem beide Potential anliegen, wird entweder an dem Eingang B0 oder an dem Ausgang BH0 von dem Prozessor versucht, ein Stromfluss zu detektieren. Sofern der Schalter C0R0S geschlossen ist, fließt zwischen den beiden Anschlüssen ein maximaler Strom, auch Kurzschlussstrom genannt, welcher von der Stromtreiberfähigkeit der beiden Anschlüsse anhängt. Von dem Prozessor wird der Stromfluss unmittelbar mittels einer implementierten Standardroutine erkannt und ein Kurzschlussflag gesetzt. Das Kurzschlussflag ist hierbei den beiden Anschlüssen und hierdurch dem Kreuzungspunkt und dem Schalter C0R0S zugeordnet. Vorzugsweise werden sämtliche Anschlüsse des Prozessors während den Zeiten, in denen die Anschlüsse weder mit dem hohen oder mit dem niedrigen Potential beaufschlagt sind, und sofern die Anschlüsse eine Tri-State Funktionalität aufweisen, in diesen hochohmigen Tri-State Zustand geschaltet.
-
In der Abbildung der 2 ist eine weitere Ausführungsform einer Schaltermatrix dargestellt. Im Folgenden werden nur die Unterschiede zu den in Zusammenhang mit den Zeichnungsunterlagen der 1 gemachten Erläuterungen angeführt. An dem Kreuzungspunkt der Spalte C0 mit der Reihe R0 ist zu dem Schalter C0R0S eine Diode D1 in Reihe geschaltet, sodass in einer geschlossenen Stellung des Schalters C0R0S ausschließlich ein Stromfluss von dem Ausgang BH0 zu dem Eingang B0 und jedoch nicht in umgekehrter Richtung fließt. Entsprechend ist zu den weiteren Schaltern C0R1S–C0R3S und C1R0S bis C1R3S jeweils eine Diode D2 bis D8 in Serie geschaltet. Durch die Reihenschaltung eines Schalters mit einer Diode wird bei einem gleichzeitigen Niederdrücken von zwei oder mehreren Schaltern einen Nebenschluss zwischen Spalten und oder Reihen unterdrückt und das Niederdrücken, d. h. das gleichzeitige Schließen von mehreren Schaltern zuverlässig erkannt.
-
In der Darstellung der 3, oberes Bild, ist ein zeitlicher Verlauf einer mehrfach wiederkehrenden vollständigen Ermittlung in einem ersten Modus, der, der Stellung der Schalter in der Matrixanordnung der 2 abgebildet. Im Allgemeinen wird eine einmalige oder mehrmalige vollständige Ermittlung der Stellungen von Schaltern auch als Scan bezeichnet. Eine mehrfache vollständige Ermittlung wird in periodischen zeitlichen Abständen TS durch einen Startpuls SMS ausgelöst. Ein detaillierter zeitlicher und funktioneller Ablauf des ersten Modus bzw. des Scans der Matrix ist in dem mittleren Bild dargestellt. Nach einer dreimaligen Auslösung einer vollständigen Ermittlung der Stellungen aller Schalter der Matrix wird mittels eines Impulses SMD in einem zweiten Modus ein Kontrollscan, welcher auch als Diagnose bezeichnet wird, durchgeführt, um die ordnungsgemäße Funktionsweise der Schalter der Matrix zu prüfen. Eine detaillierte Darstellung des zeitlichen und funktionellen Ablaufs des Kontrollscans ist in dem unteren Ausschnittsbild dargestellt. Nach dem Abschluss der Diagnose wird erneut eine dreimalige Ermittlung in dem ersten Modus durchgeführt.
-
Nachfolgend wird der detaillierte Ablauf des Scans der Schaltermatrix, dargestellt in dem mittleren Bildabschnitt, erläutert. Mit dem Auftreten des Startimpulses SMS, vorzugsweise beginnend mit der steigenden Flanke des Startimpulses SMS, wird mittels des Anschlusses BH0 ein hohes Potential H3 an die Spalte C0 während eines ersten Spaltenzeitfensters für die Dauer eines Intervalls T2 angelegt. Die Zeitdauer des Intervalls T2 wird durch die Anzahl der mit der Spalte C0 kreuzenden Reihen bestimmt und beträgt vorzugsweise ein Vielfaches der Periodendauer von den Clock Impulsen CLK. Vorliegend umfasst die Dauer des Intervalls T2 vier Clock Impulse CLK entsprechend den vier mit der Spalte C0 kreuzenden Reihen R0 bis R3. Wird für die Periodendauer von den Clock Impulsen CLK beispielsweise vorliegend 100 μs angenommen, beträgt folglich die Dauer des Intervalls T2 0.4 ms. Während der Dauer des Intervalls T2, beginnend mit der Reihe R0, wird an die Reihen R0 bis R3 kurzzeitig, jeweils während eines zweiten Reihenzeitfensters für die Dauer eines Intervalls T1 ein im Vergleich zu dem hohen Potential niedrigeres Potential L0 angelegt. Hierbei entspricht die Dauer des Intervalls T1 zweckmäßigerweise genau einer Periodendauer des Clock Impulses CLK, vorliegend also 100 μs. Nach dem Ende des ersten Spaltenzeitfensters wird an die zweite Spalte C1 ebenfalls ein hohes Potential H3 während eines zweiten Spaltenzeitfensters für die Dauer des Intervalls T2 angelegt. Es sei angemerkt, dass sich die Dauer der Intervalls T2 von Spalte zu Spalte, insbesondere mit einer Änderung der Anzahl der Kreuzungspunkte verändern lässt. Während des zweiten Spaltenzeitfensters werden nacheinander an die Reihen R0 bis R1 jeweils kurzzeitige während der einzelnen Reihenzeitfenster für die Dauer des Intervalls T1 niedrige Potentiale L0 angelegt. Anschließend wird wiederum für die Dauer des Intervalls T2 an die erste Spalte C0 während des ersten Spaltenzeitfensters ein hohes Potential H3 angelegt. Das alternierende Anlegen von hohes Potentialen H3 an die erste bzw. die zweite Spalte wird solange durchgeführt, bis an jeder Spalte dreimal ein hohes Potential angelegt ist. Insgesamt umfasst die Dauer des alternierenden Anlegens ein Intervall T3, welches vorliegend 0,24 ms beträgt. In der Überlappungszeit zwischen den Intervallen T1 und T2 fließt bei einer geschlossenen Stellung des dem Kreuzungspunkt zugeordneten Schalters zwischen beiden Anschlüssen ein Kurzschlussstrom. Der Kurzschlussstrom wird an dem Eingang und/oder an dem Ausgang detektiert und ein Kurzschlussflag gesetzt. Bei einer geöffneten Stellung des Schalters fließt kein Strom und es wird kein Flag gesetzt.
-
Nach der dreimaligen Prüfung der Stellung eines Schalters wird der erste Modus beendet und von dem Prozessor vorzugsweise in den zweiten Modus, der sogenannten Diagnose umgeschaltet. Hierbei werden entsprechend der detaillierten Darstellung der unteren Abbildung der 3, beginnend mit der ersten Spalte C0 und getriggert durch den Impuls SMD, nacheinander an alle Anschlüsse, die mit Spalten oder Reihen verschaltet sind, kurzzeitig ein Potential angelegt werden, während die übrigen Anschlüsse vorzugsweise in ein Tri-State Zustand geschaltet werden. Hierdurch lassen sich fehlerhafte Schalter detektieren und mittels eines Setzens von Zustandflags für die korrespondieren Anschlüsse deaktivieren. Gemäß einer nicht dargestellten Ausführungsform wird nacheinander an jeden Anschluss kurzzeitig erst ein niedriges Potential L0 und anschließend kurzzeitig ein hohes Potential H3 angelegt, während die übrigen Schalter vorzugsweise in einen hochohmigen Tri-State Zustand geschaltet werden. Hierdurch wird die Erkennung einer eventuellen Fehlfunktion von einzelnen Schaltern wesentlich verbessert.
-
Ein Beispiel eines Ablaufplans zur Ermittlung der Stellung eines oder mehreren Schaltern ist in der 4 dargestellt. Nach einem Startbefehl ST-SC wird der Wert eines Scan Zählers ISC um eins erhöht und die Anschlüsse zweiter Art für die Reihen mittels eines Befehls SET-TRI in den Tri-State Zustand geschaltet. In einer nachfolgenden Abfrage K-IS wird untersucht, ob bereits ein Kurzschlussflag gesetzt ist, falls ja wird mittels eines Befehls INC-SC ein zu dem Kurzschlussflag korrespondierender Entprellzähler hochgezählt und das Kurzschlussflag zurückgesetzt und anschließend in einer Abfrage SC-COM geprüft, inwieweit der Scan bzw. die Ermittlung der Stellung der Schalter bereits vollständig ist. Falls die Abfrage K-IS verneint wird, wird unmittelbar mit der Abfrage SC-COM fortgefahren. Wird die Abfrage SC-COM mit ja beantwort wird ein Scan-Zähler RES-SC zurückgesetzt, der Tri-State Zustand der Anschlüsse erster Art B0 für die Spalten beendet und der Entprellzähler zurückgesetzt. Mittels eines weiteren Befehls DIS-T wird ein Interrupt Timer gesperrt und die gesamte Scan-Routine mit einem Befehl EX beendet. Wird hingegen die Abfrage SC-COM mit nein beantwortet, wird in einer folgenden Abfrage COM-COL geprüft, inwieweit der Scan für eine Spalte vollständig ist. Falls ja, wird der zur Spalte korrespondierende Anschluss mittels eines Befehls DEAC in einen Tri-State Zustand versetzt und die nächste Spalte aktiviert, in dem ein korrespondierender Anschluss mit einem Potential angesteuert wird. Anschließend wird mit einem Befehl SC-N-R die nächste mit der jeweiligen Spalte verbundene Reihe gescannt. Falls die Abfrage COM-COL verneint wird, wird unmittelbar mit dem Befehl SC-N-R die nächste mit der jeweiligen Spalte verbundene Reihe gescannt. Nach dem Befehl wird zu der Abfrage SC-COM zurückgesprungen und überprüft inwieweit der Scan vollständig ist.
