DE102008054481B4

DE102008054481B4 - Sensor und Verfahren zu dessen Herstellung

Info

Publication number: DE102008054481B4
Application number: DE102008054481.7A
Authority: DE
Inventors: Jochen Reinmuth; Neil Davies; Simon Armbruster; Ando Feyh
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2008-12-10
Filing date: 2008-12-10
Publication date: 2021-11-25
Anticipated expiration: 2028-12-11
Also published as: FR2939564A1; US20100140618A1; US8334534B2; JP2010141333A; JP5725705B2; DE102008054481A1; FR2939564B1

Abstract

Sensor, der aufweist:mindestens ein mikrostrukturiertes Dioden-Pixel (20), das eine in, auf oderunter einer Membran (11) ausgebildete Diode (6) aufweist, wobei die Membran (11) oberhalb einer Kaverne (5) ausgebildet ist,wobei die Diode (6) über Zuleitungen (4a, 4d) kontaktiert ist, die zumindest teilweise in, auf oder unter der Membran (11) ausgebildet sind, dadurch gekennzeichnet, dassdie Diode (6) in einer polykristallinen Halbleiterschicht (4) ausgebildet ist, dadurch gekennzeichnet, dassdie Zuleitungen (4a, 4d) oder Teile der Zuleitungen in der polykristallinen Halbleiterschicht (4) ausgebildet sind,wobei die Diode (6) durch dotierte Diodenbereiche (4b, 4c) der gemeinsamen polykristallinen Halbleiterschicht (4) ausgebildet ist, von denen mindestens ein Diodenbereich (4b, 4c) niedrig dotiert ist, und die Zuleitungen (4a, 4d) oder die Teile der Zuleitungen durch hochdotierte Zuleitungsbereiche (4a, 4d) der gemeinsamen polykristallinen Halbleiterschicht (4) ausgebildet sind.

Description

Die Erfindung betrifft einen Sensor, der insbesondere zur ortsaufgelösten Detektion von IR-Strahlung vorgesehen ist, sowie ein Verfahren zu seiner Herstellung.
Stand der Technik
Die WO 2007/147663 A1 beschreibt einen derartigen Sensor mit einer Array-Anordnung von Dioden-Pixeln, wobei jedes Dioden-Pixel einen monokristallinen Bereich unterhalb einer freitragenden Membran aufweist. In dem monokristallinen Bereich ist eine pn-Diode als sensitiver Bereich ausgebildet. In oder unterhalb der Membran sind Zuleitungen der Dioden zu gemeinsamen Zeilen- und Spaltenanschlüssen vorgesehen, so dass eine einfache Adressierung bzw. Auslesung der Dioden-Pixel in dem Array möglich ist.
Die Kontaktierung des p- dotierten und n-dotierten Bereichs jedes Dioden-Pixels erfolgt über metallische Zuleitungen, die zunächst hochdotierte Bereiche in den monokristallinen Bereichen unterhalb der Membran kontaktieren, über die wiederum die p- und n- dotierten Bereiche der Diode kontaktiert sind.
Zur Herstellung sind mehrere Prozessschritte erforderlich, wobei insbesondere zunächst eine Gitterstruktur erzeugt wird, unterhalb von der ein Bereich in einer als Opferschicht dienenden Epitaxie-Schicht porosifiziert wird, woraufhin in einem nachfolgenden Temper-Schritt eine Kaverne in dem porisifizierten Bereich ausgebildet und die Gitterstruktur zu der monokristallinen Schicht umgelagert wird.
Ein derartiges Dioden-Array ermöglicht bereits eine hohe Auflösung, z. B. eine hohe Ortsauflösung einer IR-Kamera. Die Herstellung ist jedoch recht komplex, insbesondere auch die Ausbildung der Kaverne sowie des monokristallinen Bereichs unterhalb der Membran.
Aus der Schrift US 2003/0 038 332 A1 ist ein Temperatursensor bekannt, bei dem eine Diode in einer Membran ausgebildet wird, um mit deren Hilfe die Temperatur zu erfassen.
Aus der Schrift DE 10 2006 028 435 A1 ist ein Sensor bekannt, bei dem mehrere Sensorelemente als Diodenpixel auf der Unterseite einer Membran oberhalb einer Kaverne angeordnet sind.
Offenbarung der Erfindung
Der Erfindung liegt der Gedanke zu Grunde, eine Diodenstruktur in einem polykristallinen Halbleitermaterial, insbesondere Polysilizium, auszubilden. Somit kann insbesondere eine Dünnschicht-Technologie gewählt werden, wodurch erfindungsgemäß deutlich geringere Kosten und ein schnelles Herstellungsverfahren erreichbar sind.
Das erfindungsgemäße Dioden-Pixel wird auf einer Schichtstruktur ausgebildet, die vorteilhafterweise ganz oder weitgehend in CMOS- Prozesstechnologie ausbildbar ist. Somit können bekannte, insbesondere auch günstige Prozesstechniken, angewendet werden.
Erfindungsgemäß werden die Diode und ihre Zuleitungen durch unterschiedliche Dotierung in derselben polykristallinen Halbleiterschicht ausgebildet, wobei die Zuleitungen durch hochdotierte Zuleitungsbereiche gebildet werden und die pn-Diode z. B. durch niedrig dotierte Diodenbereiche oder auch durch einen niedrig und einen hoch dotierten Diodenbereich gebildet wird. Die unterschiedliche Dotierung kann mit bekannten Techniken wie z. B. Ionenimplantation und/oder Diffusion erreicht werden. Hierbei können die hochdotierten Zuleitungsbereiche insbesondere nicht nur die elektrische Kontaktierung, sondern auch die mechanische Aufhängung der Diode oberhalb der Kaverne bewirken.
Dem liegt die Erkenntnis zu Grunde, dass polykristallines Halbleitermaterial eine deutlich schlechtere Wärmeleitung aufweist als z. B. Metall, und somit durch polykristalline Aufhängungen, z. B. in Form von Spiralarmen, eine gute thermische Isolation der Diode in lateraler Richtung erreicht wird, so dass die Diode durch die Kaverne nach unten und die Aufhängung in lateraler Richtung weitgehend thermisch gegenüber dem Bulk-Material isoliert ist. Somit kann die polykristalline Schicht bereits zur Ausbildung des als Sensorelement dienenden Diodenbereichs sowie auch der Zuleitungen dienen.
Als Opferschicht zur Ausbildung der Kaverne unterhalb der polykristallinen Halbleiterschicht kann z. B. eine untere Isolationsschicht, insbesondere ein auf dem Substrat ausgebildetes Feldoxid dienen. Somit kann eine sehr einfache und kompakte Struktur erreicht werden, bei der auf einem Substrat zunächst ein Feldoxid in an sich bekannter Weise thermisch ausgebildet wird, auf dem direkt die polykristalline Halbleiterschicht ausgebildet, dotiert und strukturiert werden kann, woraufhin die Kaverne von oben durch Ätzöffnungen in der Opferschicht geätzt wird.
Erfindungsgemäß ist somit die Ausbildung einer zusätzlichen Epi-Schicht als Opferschicht grundsätzlich nicht erforderlich; es kann direkt das zur Isolation auf dem Substrat dienende Feldoxid verwendet werden. Allerdings ist grundsätzlich auch die Verwendung einer zusätzlichen Epi-Schicht als Opferschicht durchaus möglich.
Die weitere Kontaktierung der hochdotierten Zuleitungsbereiche kann in bekannter Weise z. B. durch Metallisierungen oder auch wiederum hochdotierte Halbleiterbereiche erfolgen. Auf der polykristallinen Halbleiterschicht können somit ergänzend z. B. eine obere Isolationsschicht, metallische Kontaktierungen und eine obere Passivierungsschicht aufgetragen werden.
Nach Ausbildung der Schichtstruktur kann in an sich bekannter Weise zunächst die Kaverne oberhalb der polykristallinen Halbleiterschicht geätzt und die polykristalline Halbleiterschicht mit den z. B. spiralarmförmigen Zuleitungen strukturiert werden, wodurch in der polykristallinen Halbleiterschicht gleichzeitig die Ätzöffnungen freigelegt werden, durch die nachfolgend die Opferschicht mit geeigneten Prozessbedingungen und einem geeigneten Ätzgas geätzt wird.
Somit ist die Ausbildung eines kompakten, kostengünstigen Sensors mit relativ wenigen Prozessschritten, insbesondere auch in CMOS-Prozesstechnologie möglich. Die Ausbildung des Sensors kann hierbei mit der Ausbildung weiterer Schaltkreise auf dem gleichen Substrat, z. B. einer Auswerteschaltung zur Aufnahme der Sensorsignale, kombiniert werden.
Figurenliste

1 zeigt einen Querschnitt durch ein mikrostrukturiertes Sensorelement gemäß einer Ausführungsform;
2 den Querschnitt des Diodenelementes aus 1 vor dem Freistellungsprozess;
3 zeigt eine Aufsicht auf das Diodenelement aus 1 gemäß einer Ausführungsform einer Zuleitungsführung;
4 zeigt das Diodenelement aus 3 mit Zeilen- und Spaltenanschluss für eine Matrix-Verschaltung;
5 zeigt ein Diodenelement entsprechend 1 mit zusätzlichem Absorber im Querschnitt;
6 zeigt eine Aufsicht auf das Diodenelement aus 5;
7 zeigt eine Array-Anordnung mehrerer Diodenelemente.

Ein Sensor 1 weist ein Substrat 2, vorzugsweise aus Silizium, und auf dem Substrat 2 eine strukturierte Schichtfolge auf, die von unten nach oben zunächst eine auf dem Substrat 2 ausgebildete untere Isolationsschicht 3 aufweist. Die untere Isolationsschicht 3 kann insbesondere als Oxidschicht, vorzugsweise als durch Oxidation in CMOS-Prozesstechnik ausgebildete Feldoxidschicht 3 ausgebildet sein, die z. B. auch in MOSFETs als Gate-Oxid-Schicht dienen kann. Auf der Feldoxid-Schicht 3 ist eine dotierte polykristalline Halbleiterschicht 4 aufgetragen, die insbesondere eine unterschiedlich dotierte Polysilizium-Schicht 4 sein kann.
In der Feldoxid-Schicht 3 und unterhalb der Polysilizium-Schicht 4 ist eine Kaverne 5 ausgebildet. Die Polysilizium-Schicht 4 erstreckt sich somit teilweise oberhalb der Kaverne 5. In der Polysilizium-Schicht 4 sind gemäß der gezeigten Ausführungsform vier Bereiche unterschiedlich dotiert, nämlich lateral aneinander angrenzend ein p+ -dotierter Bereich 4a, ein p-dotierter Bereich 4b, ein n-dotierter Bereich 4c und ein n+-dotierter Bereich 4d. Die beiden äußeren, hochdotierten Bereiche, d.h. der p+-dotierte Bereich 4a und der n+ -dotierte Bereich 4d dienen als Zuleitungsbereiche 4a, 4d zu den Diodenbereichen 4b und 4c, die zusammen eine Diode 6 bilden; hierbei kann die Diode 6 durch niedrig dotierte Diodenbereiche 4b und 4c, oder auch durch eine Kombination eines niedrig dotierten Diodenbereichs und eines hoch dotierten Diodenbereichs, d.h. p⁰-Diodenbereich 4b und n+ -Diodenbereich 4c, oder aber p+ -Diodenbereich 4b und n⁰ -Diodenbereich 4c, gebildet werden.
Somit kontaktiert der p+ -Zuleitungsbereich 4a den p - dotierten Diodenbereich 4b und der n+ -dotierte Zuleitungsbereich 4d den n-dotierten Diodenbereich 4c. Die aus den Diodenbereichen 4b, 4c gebildete Diode 6 liegt vorteilhafterweise vollständig oberhalb der Kaverne 5; die als Zuleitungen dienenden hochdotierten Zuleitungsbereiche 4a, 4d erstrecken sich von außerhalb bis teilweise über die Kaverne 5. Es wird somit oberhalb der Kaverne 5 eine Membran 11 vollständig in der Polysiliziumschicht 4 ausgebildet. In der Aufsicht der 3 ist eine vorteilhafte Ausbildung gezeigt, bei der in den hochdotierten Zuleitungsbereichen 4a, 4d oberhalb der Kaverne 5 spiralarmförmige Aufhängungen bzw. Aufhängefedern 10a, 10b ausgebildet sind, die die Diode 6 somit mechanisch tragen und gleichzeitig elektrisch kontaktieren. Da das Polysilizium der Zuleitungsbereiche 4a, 4d thermisch besser isoliert als z. B. metallische Zuleitungen und aufgrund der großen Weglänge der Spiral-Ausbildung ergibt sich eine gute thermische Isolation der freitragenden Diode 6.
Auf der strukturierten Polysilizium-Schicht 4 ist eine obere Isolationsschicht 7 aufgetragen, die z. B. aus einem Glas, z. B. Bohr-Phosphor-Silikatglas (BPSG) oder auch einem anderen Isolationsmaterial ausgebildet sein kann. Die Kontaktierung erfolgt über eine Metallschicht 8, die auf der oberen Isolationsschicht 7 aufgetragen ist und durch entsprechende Ausnehmungen in der oberen Isolationsschicht 7 nach unten die hochdotierten Zuleitungsbereiche 4a, 4d kontaktiert. Ergänzend ist eine Passivierungsschicht 9 aufgetragen, z. B. aus Siliziumoxid, z. B. als TEOS-Schicht (mittels Tetraethyl-Orthosilikat hergestellt).
Der Sensor 1 kann vollständig in CMOS-Technik ausgebildet werden. Zur Herstellung wird zunächst die Schichtfolge der 2 ausgebildet, in der die Feldoxid-Schicht 3 als Opferschicht auf dem Substrat 2 durch Oxidation ausgebildet wird, die Polysiliziumschicht 4 aufgetragen, strukturiert und dotiert wird, z. B. durch Diffusion oder Ionen-Implantation, und die Schichten 7, 8 und 9 aufgetragen und strukturiert werden. Nachfolgend wird die Kaverne 5 zunächst oberhalb der Polysilizium-Schicht 4, d. h. in den Schichten 7 und 9, durch Ätzen geöffnet. Die Polysilizium-Schicht 4 ist geeignet strukturiert, so dass gemäß der Aufsicht der 3 in den Zuleitungsbereichen 4a, 4d die Spiralarm-Struktur mit den Aufhängefedern 10a, 10b freigelegt ist, zwischen denen Öffnungen als Ätzzugänge 10c ausgebildet sind, durch die nachfolgend ein geeignetes Ätzgas zum selektiven Ätzen des Oxid-Materials der unteren Isolationsschicht 3 eingeleitet wird, z. B. Flusssäuredampf bzw. HF-Dampf. Falls alternativ zu der gezeigten Ausbildung auf der unteren Isolationsschicht 3 eine zusätzliche Opferschicht, z. B. Silizium-Germanium aufgebracht wird, kann z. B. mit CIF3 geätzt werden, da das Silizium-Germanium-Material schneller geätzt wird als das Silizium-Material der Polysilizium-Schicht 4 und bei geeigneter Einstellung des Drucks somit die gewünschte Unterätzung erfolgen kann.
Der Sensor 1 in 1, 3 weist somit ein einziges Diodenpixel 20 auf; der erfindungsgemäße Sensor 1 kann jedoch auch gemäß 4 mehrere Diodenpixel 20 aufweisen, die in einer Array- oder Matrix-Anordnung mit gemeinsamen Spaltenanschlüssen 12 und Zeilenanschlüssen 14 ausgebildet sind. Somit wird ein Sensor mit hoher Ortsauflösung ermöglicht. 7 zeigt schematisiert ein Dioden-Pixel-Array 21 mehrerer Dioden-Pixel 20 aus 6. Hierbei kann entsprechend eine hohe Anzahl von Pixeln für eine entsprechende Ortsauflösung ausgebildet werden. Da erfindungsgemäß eine Herstellung in reinen CMOS- Prozessschritten möglich ist, kann auf den gleichen Substrat 2 ergänzend bereits auch eine Auswerteschaltung 22 ausgebildet werden, die die Sensorsignale ausliest, wobei die Prozessschritte zur Ausbildung des Dioden-Pixel-Arrays 21 und der Auswerteschaltung 22 entsprechend gemeinsam genutzt werden können.
Die Diode 6 aus den Bereichen 4b, 4c kann direkt auftreffende IR-Strahlung absorbieren. Gemäß 5, 6 kann ergänzend ein Absorbermaterial auf der freigelegten Polysilizium-Schicht 4 aufgebracht sein. Dies kann insbesondere nach Freilegen der Kaverne 5 oberhalb der Polysilizium-Schicht 4 erfolgen, wobei z. B. eine Oxidschicht 16 auf der Polysilizium-Schicht 4 und nachfolgend eine Poly-Absorber-Schicht 18 aufgetragen wird, mit geeigneter Strukturierung zur Ausbildung von Perforationslöchern 19 zum nachfolgenden Ätzen der als Opferschicht dienenden unteren Isolationsschicht 3.
Einfallende IR-Strahlung erwärmt somit entweder die Absorberschicht 18 oder direkt die pn-Diode 6 jedes Diodenpixels 20, deren elektrischer Widerstand sich in Abhängigkeit ihrer Temperatur und somit der Intensität der auftreffenden IR-Strahlung ändert.
Die Anbindung der Aufhängefedern 10a, 10b am Bulk-Material kann z. B. über LOCOS-Strukturen erfolgen.

Claims

Sensor, der aufweist: mindestens ein mikrostrukturiertes Dioden-Pixel (20), das eine in, auf oder unter einer Membran (11) ausgebildete Diode (6) aufweist, wobei die Membran (11) oberhalb einer Kaverne (5) ausgebildet ist, wobei die Diode (6) über Zuleitungen (4a, 4d) kontaktiert ist, die zumindest teilweise in, auf oder unter der Membran (11) ausgebildet sind, dadurch gekennzeichnet, dass die Diode (6) in einer polykristallinen Halbleiterschicht (4) ausgebildet ist, dadurch gekennzeichnet, dass die Zuleitungen (4a, 4d) oder Teile der Zuleitungen in der polykristallinen Halbleiterschicht (4) ausgebildet sind, wobei die Diode (6) durch dotierte Diodenbereiche (4b, 4c) der gemeinsamen polykristallinen Halbleiterschicht (4) ausgebildet ist, von denen mindestens ein Diodenbereich (4b, 4c) niedrig dotiert ist, und die Zuleitungen (4a, 4d) oder die Teile der Zuleitungen durch hochdotierte Zuleitungsbereiche (4a, 4d) der gemeinsamen polykristallinen Halbleiterschicht (4) ausgebildet sind.
Sensor nach Anspruch 1, dadurch gekennzeichnet, dass die dotierten Diodenbereiche (4b, 4c) der Diode (6) und die hochdotierten Zuleitungsbereiche (4a, 4d) als lateral aneinander angrenzende Bereiche der gemeinsamen polykristallinen Halbleiterschicht (4) ausgebildet sind.
Sensor nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die hochdotierten Zuleitungsbereiche (4a, 4d) die mechanische Aufhängung der Diode (6) bilden.
Sensor nach Anspruch 3, dadurch gekennzeichnet, dass in den hochdotierten Zuleitungsbereichen (4a, 4d) spiralförmige Aufhängungen (10a, 10b) ausgebildet sind, die oberhalb der Kaverne (5) verlaufen und die Diode (6) kontaktieren und tragen.
Sensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass er ein Dioden-Array (21) aus mehreren Dioden-Pixeln (20) aufweist, die auf einem gemeinsamen Substrat (2) mit einer gemeinsamen, strukturierten und dotierten polykristallinen Halbleiterschicht (4) ausgebildet sind.
Sensor nach Anspruch 5, dadurch gekennzeichnet, dass das Dioden-Array (21) gemeinsame Spaltenanschlüsse (12) und Zeilenanschlüsse (14) für die Zuleitungen (4a, 4d) der mehreren Dioden-Pixeln (20) aufweist.
Sensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass auf der Diode (6) eine Absorberschicht (18) zur Absorption einfallender IR-Strahlung aufgetragen ist.
Sensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Membran (11) ausschließlich aus der strukturierten polykristallinen Schicht (4), ggf. mit zusätzlichem Absorber (18) und einer zwischen dem Absorber und der Diode (6) vorgesehenen Zwischenschicht (16) gebildet ist.
Sensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass auf einem gemeinsamen Substrat (2) zumindest eine untere Isolationsschicht (3), z. B. eine Feldoxidschicht, und darauf die polykristalline Halbleiterschicht (4) ausgebildet ist, oberhalb der polykristallinen Halbleiterschicht (4) mindestens eine obere Isolationsschicht (7) ausgebildet ist, oberhalb von der eine leitfähige Zuleitungsschicht (8) strukturiert ist, die mit den hochdotierten Zuleitungsbereichen (4a, 4d) der polykristallinen Halbleiterschicht (4) kontaktiert sind.
Sensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass die Dioden-Pixel (20), vorzugsweise der gesamte Sensor (1), in CMOS-Prozesstechnologie gefertigt ist.
Sensor nach Anspruch 10, dadurch gekennzeichnet, dass auf dem gemeinsamen Substrat (2) eine Auswerteschaltung (22) ausgebildet ist, wobei der Sensor (1) und die Auswerteschaltung in gemeinsamen CMOS-Prozessschritten gefertigt sind.
Sensor nach einem der vorherigen Ansprüche, dadurch gekennzeichnet, dass er zur ortsaufgelösten Detektion von IR-Strahlung vorgesehen ist.
Verfahren zum Herstellen eines Sensors (1) nach einem der vorherigen Ansprüche, mit mindestens folgenden Schritten: Ausbilden einer unteren Isolationsschicht (3) auf einem Substrat (2), Ausbilden, Dotieren und Strukturieren einer polykristallinen Halbleiterschicht (4) mit mindestens einer Diode (6), Auftragen mindestens einer oberen Isolationsschicht (7) auf und gegebenenfalls neben der polykristallinen Halbleiterschicht (4), Ausbilden einer leitfähigen Kontaktierungsschicht (8) und Kontaktierung mit der der polykristallinen Halbleiterschicht (4), Freilegen oder teilweises Freilegen der polykristallinen Halbleiterschicht (4) und von Ätzöffnungen (11c) in der polykristallinen Halbleiterschicht (4), und Ätzen einer Kaverne (5) unterhalb der polykristallinen Halbleiterschicht (4) derartig, dass eine Membran (11) ausgebildet wird, die zumindest die Diode (6) aufweist.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass der Sensor im CMOS-Prozessschritten ausgebildet wird.