DE102008051259B4 - Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements - Google Patents

Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements Download PDF

Info

Publication number
DE102008051259B4
DE102008051259B4 DE102008051259.1A DE102008051259A DE102008051259B4 DE 102008051259 B4 DE102008051259 B4 DE 102008051259B4 DE 102008051259 A DE102008051259 A DE 102008051259A DE 102008051259 B4 DE102008051259 B4 DE 102008051259B4
Authority
DE
Germany
Prior art keywords
region
cells
power semiconductor
igbt
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008051259.1A
Other languages
English (en)
Other versions
DE102008051259A1 (de
Inventor
Franz Hirler
Hans-Joachim Schulze
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008051259A1 publication Critical patent/DE102008051259A1/de
Application granted granted Critical
Publication of DE102008051259B4 publication Critical patent/DE102008051259B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Leistungshalbleiterbauelement, umfassend Zellen (701, 702, 801, 802), die als IGBT-Zellen ausgebildet sind und die innerhalb eines ersten Bereichs und eines zweiten Bereichs des Leistungshalbleiterbauelements angeordnet sind, wobei mindestens ein Parameter der Zellen (701, 702, 801, 802) für eine oder mehrere der Zellen im zweiten Bereich bezüglich einer oder mehrerer der Zellen im ersten Bereich variiert ist, sodass die Ladungsträgerdichte im zweiten Bereich bezüglich des ersten Bereichs während eines Abschaltens reduziert ist, und wobei der zweite Bereich ein Übergangsbereich ist, der sich von der einen oder den mehreren Zellen im ersten Bereich zu einer oder mehreren eines Abschlußbereichs, eines Gate-Pad (1100) oder eines Gate-Runner (1000) erstreckt.

Description

  • Hintergrund
  • Auf dem Gebiet der Leistungshalbleiterbauelemente und insbesondere auf dem Gebiet der IGBT-Bauelemente (Insulated Gate Bipolar Transistor) existiert der Wunsch nach Vergrößerung der Robustheit dieser Bauelemente. An diesen Bauelementen kann es zu einer Zerstörung kommen, wenn sie bei hohen Schaltfrequenzen mit hohen Strom- und Spannungsflanken betrieben werden. Typische Leistungshalbleiterbauelemente sind einem Lawinendurchbruch und einem Latch-up ausgesetzt, wozu es kommen kann, wenn die Bauelemente abgeschaltet werden.
  • Zu einem Lawinendurchbruch kann es kommen, wenn ein elektrisches Feld innerhalb eines Bauelements stark genug ist, um eine Lawinenmultiplikation von Ladungsträgern zu verursachen. Bei einem Leistungshalbleiterbauelement stellt der Lawinendurchbruch eine Obergrenze für Arbeitsspannungen dar, da die Lawinenmultiplikation von Ladungsträgern zu einem übermäßigen Stromfluß und zur Zerstörung des Bauelements führen kann.
  • Ein Latch-up wird durch eine parasitäre PNPN-Struktur verursacht, die unter bestimmten Vorspannungsbedingungen als ein PNP-Transistor und ein NPN-Transistor wirkt. Wenn es zum Latch-up kommt, sind beide Transistoren solange leitend, wie die PNPN-Struktur in Durchlaßrichtung vorgespannt ist und ein starker Strom durch die Struktur fließt.
  • Zu herkömmlichen Verfahren zum Vermeiden einer Zerstörung von Leistungshalbleiterbauelementen wie etwa IGBTs beim Schalten der Bauelemente bei hohen Frequenzen oder mit hohen Spannungs- oder Stromrampen zählt das Definieren von Grenzen des sicheren Arbeitsbereichs (SOA – Safe Operating Area) der Bauelemente bezüglich größter dI/dt- und dV/dt-Lasten, die nicht überschritten werden können. Gegenwärtig müssen die Schaltgeschwindigkeiten reduziert werden, was die Abschaltverluste heraufsetzen kann. Somit kann die maximal erreichbare Leistung in einer Anwendung begrenzt sein. Wenngleich es wünschenswert sein mag, Abmessungen eines p-Emitters auf einer Rückseite eines herkömmlichen IGBT zu begrenzen, um die SOA-Einschränkungen zu vermeiden, ist dies in der Praxis möglicherweise schwierig zu erreichen, weil die Rückseite eines Dünnwafer-IGBTs wegen des Dünnwafers zusätzliche Verarbeitung erfordern würde.
  • Aus der US 6 710 405 B2 ist ein Leistungshalbleiterbauelement bekannt, bei dem zur Reduzierung der thermischen Belastung die Stromdichte der Zellen im Zentralbereich reduziert ist. Weitere Halbleiterbauelemente sind aus den Schriften US 6 218 217 B1 , DE 11 2005 001 434 T5 und DE 102 39 815 A1 bekannt. Die WO 2007/069571 A1 offenbart einen IGBT mit zwei IGBT-Zellenbereichen, die sich durch eine zusätzliche Schicht unterhalb der jeweiligen Grabengates unterscheiden. Die US 2007/0176231 A1 offenbart einen IGBT, bei dem sich die Zellen abwechselnd in der Breite und der Tiefe der Gräben unterscheiden.
  • Leistungshalbleiterbauelemente wie etwa IGBTs können Kurzschlüsse erfahren, die zu einer Stromzunahme während einer Abschaltoperation oder beim Schalten einer Last führen können. In Bereichen innerhalb der aktiven Gebiete wie etwa innerhalb der Zellbereiche eines IBGT können hohe Stromdichten auftreten, was zu einer dynamischen Lawine und einem Latch-up unter den benachbarten Source- oder Emittergebieten innerhalb des IGBT führen kann.
  • Somit besteht ein Bedarf an einer verbesserten Leistungshalbleiterstruktur innerhalb eines Halbleiterbauelements.
  • Kurze Darstellung der Erfindung
  • Die oben beschriebenen Probleme werden durch das Leistungshalbleiterbauelement gemäß Anspruch 1 und das Verfahren gemäß Anspruch 8 zumindest teilweise reduziert. Weitere Verbesserungen und Variationen ergeben sich aus den abhängigen Ansprüchen und der folgenden Beschreibung.
  • Gemäß einer Ausführungsform wird ein Leistungshalbleiterbauelement bereitgestellt, dass Zellen aufweist, die als IGBT-Zellen ausgebildet sind und die innerhalb eines ersten Bereichs und eines zweiten Bereichs des Leistungshalbleiterbauelements angeordnet sind. Mindestens ein Parameter der Zellen für eine oder mehrere der Zellen im zweiten Bereich variiert bezüglich einer oder mehrerer der Zellen im ersten Bereich, so daß die Ladungsträgerdichte im zweiten Bereich bezüglich des ersten Bereichs während eines Abschaltens reduziert ist. Der zweite Bereich ist ein Übergangsbereich, der sich von der einen oder den mehreren Zellen im ersten Bereich zu einer oder mehreren eines Abschlußbereichs, eines Gate-Pad oder eines Gate-Runner erstreckt.
  • Eine Ausführungsform der Erfindung stellt somit ein Leistungshalbleiterbauelement bereit, das eine erste und eine zweite Gruppe von Leistungstransistorzellen umfaßt. Die erste Gruppe von Leistungstransistorzellen ist in einem ersten Bereich des ersten Leistungshalbleiterbauelements angeordnet, und die zweite Gruppe von Leistungstransistorzellen ist in einem zweiten Bereich des Leistungshalbleiterbauelements angeordnet. Die erste Gruppe von Leistungstransistorzellen besitzt eine Gesamtzelldichte, die von der der zweiten Gruppe von Leistungstransistorzellen verschieden ist, so daß die erste und zweite Gruppe von Leistungstransistorzellen unterschiedliche Ladungsträgerdichten aufweisen.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine Ausführungsform einer Leistungshalbleiterzelle.
  • 2 zeigt eine Ausführungsform einer Leistungshalbleiterzelle.
  • 3 zeigt eine Ausführungsform einer Leistungshalbleiterzelle.
  • 4 zeigt eine Draufsicht einer Ausführungsform eines Leistungshalbleiters.
  • 4A zeigt eine Draufsicht einer Ausführungsform von zwei benachbarten Zellen.
  • 5 zeigt eine Draufsicht einer Ausführungsform eines Leistungshalbleiters.
  • 6 zeigt eine Draufsicht einer Ausführungsform eines Leistungshalbleiters.
  • 7 zeigt Teilbereiche einer Ausführungsform eines Leistungshalbleiters.
  • 8 zeigt eine Schnittansicht von zwei Zellen einer Ausführungsform eines Leistungshalbleiters.
  • 9 zeigt eine Schnittansicht von zwei Zellen einer weiteren Ausführungsform eines Leistungshalbleiters.
  • 10 und 11 zeigen eine Ausführungsform einer Zelle und eines benachbarten Gate-Runner bzw. Gate-Pad.
  • Ausführliche Beschreibung
  • 1 zeigt eine Ausführungsform einer Leistungshalbleiterzelle, die eine IGBT-Zelle 100 innerhalb eines Leistungshalbleiterbauelements ist. Die IGBT-Zelle 100 umfaßt ein p-dotiertes Substrat 120 und eine n-dotierte Epitaxieschicht 130. Die Epitaxieschicht 130 enthält ein p-dotiertes Gebiet 140, das sich von einer Oberseite der Epitaxieschicht 130 nach unten erstreckt. Ein p-dotiertes Bodygebiet 170 ist durch eine Isolierschicht 150, die sich über der Epitaxieschicht 130 befindet, vom p-dotierten Gebiet 140 getrennt. Bei einer Ausführungsform erstreckt sich die Isolierschicht 150 hinunter in die Epitaxieschicht 130 und bildet ringförmige Seitenwände 152 für eine p-Bodyinsel 170. Bei anderen Ausführungsformen können verschiedene Formen oder Abmessungen von Isolierschicht 150 und p-Bodygebiet 170 verwendet werden. Bei einer Ausführungsform kann innerhalb der isolierenden Seitenwände eine Gateelektrode 180 mit einem externen Anschluß verbunden sein, beispielsweise mit Hilfe einer nichtgezeigten Metallschicht. Bei einer Ausführungsform kann sich ein ringförmiges n-dotiertes Sourcegebiet 190 von der äußeren oberen Oberfläche des p-dotierten Bodygebiets 170 sowohl vertikal als auch horizontal in das p-dotierte Bodygebiet 170 erstrecken. Bei der dargestellten Ausführungsform bildet eine Metallschicht 160 einen Kontakt für die Sourceelektrode der IGBT-Zelle 100, und die Schicht 110 bildet einen Kontakt für den Emitter der IGBT-Zelle 100.
  • Bei der in 1 gezeigten Ausführungsform wird die eigentliche Zelle durch die gepunkteten Linien definiert, die sich auf die durch das p-Bodygebiet 170 definierte Zellbreite beziehen. Bei verschiedenen Ausführungsformen können bestimmte Parameter einer Zelle variiert werden, um die Charakteristiken des jeweiligen Bauelements zu ändern. Beispielsweise kann ein durch Driftzonen zwischen benachbarten Zellen definierter Abstand ein derartiger Parameter sein. Bei verschiedenen Ausführungsformen kann ein Zellparameter die Breite der Zelle selbst sein oder die Abmessungen der Gateelektrode 180 wie etwa die Breite oder Tiefe der Gateelektrode 180. Bei anderen Ausführungsformen kann der Parameter der Zelle anders definiert sein. Wenn das Bodygebiet 170 zum Definieren der Zelle verwendet wird, kann der Abstand zur nächsten Zelle, wie durch die Driftzone definiert, als 1/2 einer Zellbreite ausgelegt sein. Bei anderen Ausführungsformen jedoch können andere Definitionen dafür gelten, was eine Zelle darstellt. Beispielsweise kann eine Zelle durch die Breite des Bodygebiets 170 plus einer Hälfte der Abstände zu den benachbarten p-Bodygebieten definiert sein. Bei diesem Beispiel würde 1 eine Zelle darstellen. Der Zellparameter „Abstand“ würde dann der Abstand zwischen den Mitten von zwei benachbarten Zellen sein.
  • 2 zeigt eine Ausführungsform einer Leistungshalbleiterzelle, die eine IGBT-Zelle 200 ist. Bei dieser Ausführungsform bildet eine Kontaktstruktur 210 eine Schicht innerhalb des Isolationsgebiets 150 und ist mit einem oberen Ende der Gateelektrode 280 verbunden. Bei anderen Ausführungsformen kann die Kontaktstruktur 210 wie etwa eine Metallschicht mit anderen Bereichen der Gateelektrode 280 verbunden sein. Ein oder mehrere p-floatende oder schwebende Bereiche 240 (das elektrische Potential ist nicht festgelegt) sind innerhalb der Epitaxieschicht 130 enthalten und reichen von einer Oberseite der Epitaxieschicht 130 nach unten in die Epitaxieschicht 130. Die p-Float- oder p-schwebende Bereiche 240 sind durch die Isolierschicht 150, die beispielsweise auch die Gateelektroden 280 vom p-Bodygebiet 170 isoliert, vom p-Bodygebiet 170 isoliert. Gemäß weiteren Ausführungsformen können andere Strukturen verwendet werden, um die Gateelektroden 280 anzuschließen.
  • Gemäß einer weiteren Ausführungsform kann die Zellstruktur weiterhin zusätzliche Dummyzellen oder Scheinzellen 290 (engl.: dummy cell) enthalten, wie beispielsweise auf der rechten Seite des p-Bodygebiets 170 gezeigt. Ein zusätzlicher Graben 292 umfaßt ein Floating-Gate 294, das das p-Dummybodygebiet 296 umgibt.
  • 3 zeigt eine Ausführungsform einer Leistungshalbleiterzelle, die ein IGBT ist, der auf einem p-dotierten Substrat 320 ausgebildet ist, das den Emitter des Leistungshalbleiters bildet. Bei dieser Ausführungsform ist eine n-dotierte Basisepitaxieschicht 330 ausgebildet, in der eine Transistorzelle mit einem p-dotierten Bodygebiet 380 angeordnet ist. Das p-dotierte Bodygebiet 380 reicht von der oberen Oberfläche der n-Basisschicht 330 herunter in die n-Basisschicht 330 und umfaßt bei einer Ausführungsform ein ringförmiges n+-Sourcegebiet 370, das sich von einer Oberfläche des p-dotierten Bodygebiets 380 herunter in das p-dotierte Bodygebiet 380 erstreckt. Eine Isolierschicht 340 ist auf der Epitaxieschicht 330 ausgebildet und umfaßt eine Öffnung in ein Gebiet des p-dotierten Bodygebiets 380. Gemäß einer Ausführungsform kann eine Kontaktmetallschicht 360 innerhalb der Öffnung ausgebildet sein, um einen Source- und einen p-Bodygebietkontakt (380) bereitzustellen. Gemäß einigen Ausführungsformen kann auf der Isolationsschicht 340 eine Gateelektrode 350 ausgebildet sein. Bei einigen Ausführungsformen kann die n-Basis 330 unter Verwendung eines n-dotierten Ausgangsmaterials ausgebildet sein, wobei ein p-dotierter Emitter 320 durch Ionenimplantierung in die Rückseite des Wafers mit einem nachfolgenden Temper- oder Eintreibschritt ausgebildet werden kann. Bei einer Ausführungsform ist die Ionenimplantierung eine Borionenimplantierung.
  • Wie oben erwähnt können Leistungshalbleiterbauelemente wie etwa IGBTs einen Kurzschluß erfahren, der den Strom während einer Abschaltoperation oder beim Schalten einer Last erhöht. Die Kurzschlußbereiche innerhalb eines Leistungshalbleiters führen einen Strom während einer Abschaltphase oder während dV/dt-Lasten beim Blockieren. Wenn die Dichte dieser Kurzschlußbereiche in gewissen Gebieten niedriger ist als im Rest des Bauelements, dann können lokal übermäßige Stromdichten auftreten, wenn das Bauelement einem Schalten mit hohen Strom- oder Spannungsanstiegsraten unterworfen ist. Lokal übermäßige Stromdichten können zu einem Latch-up und dynamischen Lawinen führen. Um das Latch-up und dynamische Lawinen in einem Leistungshalbleiter zu reduzieren, wird die Ladungsträgerdichte in gewissen Gebieten reduziert. Typische Gebiete, in denen keine Kurzschlüsse oder eine reduzierte Dichte von Kurzschlüssen vorliegen, sind beispielsweise innerhalb einer IGBT-Struktur die Gebiete der Gatezuleitungen, des Gate-Pad oder das Gebiet des Randabschlusses. Andere Gebiete eines Leistungshalbleiterbauelements können kritisch sein.
  • Gemäß verschiedenen Ausführungsformen kann die Ladungsträgerdichte in diesen kritischen Bereichen insbesondere durch Variieren der Zellstruktur in diesen kritischen Bereichen reduziert werden. Beispielsweise kann gemäß einer Ausführungsform ein Leistungshalbleiterbauelement eine Struktur besitzen, die die Zellparameter für Transistorzellen variiert, die in enger Nähe zu dem Rand des Bauelements angeordnet sind. Wie oben beschrieben kann ein Zellparameter bei einer Ausführungsform der Abstand zwischen zwei benachbarten Zellen sein. Bei anderen Ausführungsformen kann der Parameter die Breite einer Zelle, das Design einer Gateelektrode, die Breite der Driftzone, die zusätzliche Vorkehrung einer Barrierenzone oder irgendein anderer Parameter, der die Ladungsträger beeinflußt, sein.
  • Ein durch den inneren Bereich des Bauelements ausgebildeter innerer Zellbereich und ein durch den Randbereich des Halbleiterbauelements ausgebildeter äußerer Zellbereich können definiert werden. Der innere Zellbereich eines derartigen Leistungshalbleiterbauelements umfaßt beispielsweise herkömmliche IGBT-Zellen oder Zellen mit vordefinierten Standardparametern. Gemäß verschiedenen Ausführungsformen jedoch werden ein oder mehrere die Zellen des äußeren Bereichs definierende Parameter variiert, um die Ladungsträgerdichte in diesem Bereich zu reduzieren.
  • In dem äußeren Bereich kann gemäß einer Ausführungsform die Ladungsträgerdichte durch Reduzieren des Zellabstands reduziert werden. Das heißt, die Ladungsträgerdichte wird durch Vergrößern der Zelldichte reduziert. Bei einer Reduktion des Zellabstands wird die Ladungsträgerdichte in einer IGBT-Zelle kleiner. Somit wird der Zellabstand gemäß einer Ausführungsform in den kritischen Bereichen im Vergleich zu den übrigen unkritischen Bereichen reduziert. Der Bereich, in dem die Ladungsträgerdichte reduziert wird, kann sich gemäß einer Ausführungsform über 2–3 Diffusionslängen erstrecken. Gemäß anderen Ausführungsformen kann die Reduktion der Zellabstände auf kontinuierliche Weise oder stufenartig bewirkt werden. Gemäß anderen Ausführungsformen können andere Parameter einer Zelle variiert werden, um die Ladungsträgerdichte zu reduzieren.
  • 4 zeigt eine Draufsicht einer Ausführungsform eines Leistungshalbleiters. Eine gepunktete Linie 460 unterteilt die Oberfläche eines Leistungshalbleiterbauelements in einen inneren unkritischen Bereich und einen äußeren kritischen Bereich und definiert einen Ring, der zwischen einem Rand 400 und der gepunkteten Linie 460 angeordnet ist. Bei der dargestellten Ausführungsform gibt jedes Quadrat ein Bodygebiet 410 einer IGBT-Zelle an, wie beispielsweise in 1–3 gezeigt. Das Zellenarray oder die Matrixgröße wird durch die Abstände 430 auf der x-Achse und die Abstände 420 auf der y-Achse definiert.
  • 4A zeigt eine Draufsicht einer Ausführungsform von zwei benachbarten Zellen. Die Draufsicht ist entlang der Linie A-A wie in 1 gezeigt. Bei der in 4A gezeigten Ausführungsform ist die Gateelektrode 180 innerhalb der Isolierschicht 150 angeordnet und umgibt das p-Bodygebiet 170. Jede Zelle ist innerhalb des p+-dotierten Gebiets 140 enthalten. Der Ausdruck „Zelle“ wird verwendet, um den inneren Bereich einer Leistungshalbleiterstruktur zu definieren, wie etwa beispielsweise durch das p-Bodygebiet 170 oder das p-Bodygebiet 170 und die umgebende Gateelektrode 180 definiert. Wie oben festgestellt, können jedoch andere Definitionen dessen, was eine Zelle darstellt, gelten und mehr oder weniger den Bereich eines Halbleiterbauelements enthalten. Gemäß einer Ausführungsform ist das p-Bodygebiet 170 mit der Sourceelektrode verbunden. Gemäß einer Ausführungsform besitzt der IGBT mit einer planaren Gateelektrode 350, wie in 3 gezeigt, eine Zelle, die durch das Gebiet des p-Bodygebiets 380 definiert wird. Die Abstände 420 und 430 geben benachbarte Zellabstandsparameter an, die innerhalb des inneren unkritischen Bereichs eines Leistungshalbleiterbauelements etwa konstant sind.
  • Gemäß einer Ausführungsform können die bei 420 und 430 in 4 und 4A angegebenen Zellabstände der Abstand zwischen den äußeren Rändern jeweiliger p-Bodygebiete 170 von benachbarten IGBT-Zellen sein. Die vorliegende Anmeldung ist jedoch nicht auf eine derartige Definition beschränkt, und zum Definieren eines derartigen Parameters können andere Referenzpunkte verwendet werden. Gemäß einer weiteren Ausführungsform können die Abstände 420 und 430 Driftzonen zwischen benachbarten Zellen enthalten. In einem derartigen Fall kann die Breite einer Zelle anstatt dem Abstand variiert werden. Gemäß einer weiteren Ausführungsform kann der Abstand zwischen den Mitten von zwei benachbarten Zellen in horizontaler und/oder vertikaler Richtung verwendet werden, oder andere äquivalente Stellen innerhalb jeder Zelle können zum Definieren des Abstands zwischen Zellen verwendet werden.
  • Gemäß einer Ausführungsform kann ein oder können beide der Abstände zwischen Zellen für Zellen, die innerhalb des äußeren Umfangs eines Leistungshalbleiters angeordnet sind, wie innerhalb des kritischen Randbereichs eines IGBT, verändert oder variiert werden. 4 zeigt, daß beispielsweise für in dem oberen Randbereich angeordnete Zellen der y-Achse-Abstand 450 bezüglich des „normalen“ Abstands 420 reduziert worden ist. Analog ist der x-Achse-Abstand 440 für Zellen im rechten Randbereich bezüglich des „normalen“ Abstands 430 reduziert worden. Wie in 4A ausführlicher gezeigt, führt eine Vergrößerung des Abstands 430 zu einer seitlichen Vergrößerung der Driftzonenbeabstandung zwischen den durch das nun vergrößerte p+-dotierte Gebiet 140 definierten Zellen.
  • 5 zeigt eine Draufsicht einer Ausführungsform eines Leistungshalbleiters. Wie oben erwähnt kann gemäß einer Ausführungsform die Reduktion des Zellabstands auch kontinuierlich oder stufenweise verringert werden. 5 zeigt eine derartige Reduktion. Gemäß einer Ausführungsform wird der Abstand auf der x-Achse in der Richtung zum Rand 400 des Bauelements von einem normalen Zellabstand 430 zu einem reduzierten Abstand 440 reduziert, dann zu einem weiter reduzierten Abstand 462 und einem noch weiter reduzierten Abstand 480. Analog kann der Abstand auf der y-Achse gleichermaßen, wie in 5 gezeigt, von einem normalen Abstand 420 zu einem reduzierten Abstand 450, dann zu einem weiter reduzierten Abstand 470 und einem noch weiter reduzierten Abstand 490 reduziert werden. Gemäß verschiedenen Ausführungsformen können innerhalb der Eckbereiche eines Chips, beispielsweise wie im rechten oberen Bereich von 5 gezeigt, beide Parameter wie etwa der Abstand entlang der x-Achse und der Abstand entlang der y-Achse variieren.
  • Gemäß einer weiteren Ausführungsform, wie beispielsweise in 6 gezeigt, kann die Größe des p-Bodygebiets vergrößert werden, um die Dichte von lokalen Ladungsträgern zu reduzieren. Dazu zeigt 6 wieder die gepunktete Linie 560, die einen inneren Bereich mit regelmäßigen Zellen 510 und einen äußeren oder Randbereich mit Zellen 520 und 530 trennt. Gemäß einer Ausführungsform besitzen die Randbereichszellen 520 eine vergrößerte p-Bodygröße im Vergleich zu den Zellen 510. Die Zellen 530, die weiter weg von den inneren Zellen 510 angeordnet sind, umfassen einen noch stärker vergrößerten p-Body als Zellen 520.
  • 7 zeigt Teilbereiche einer Ausführungsform eines Leistungstransistors. Bei dieser Ausführungsform können die p-Bodygebiete der Zellen in Streifen angeordnet sein. Hier umfassen gemäß einer Ausführungsform die Innenbereichszellen 610 eines Leistungshalbleiterbauelements 600 Streifen mit einer regelmäßigen Breite. Die Breite der p-Bodygebiete ist in dem äußeren Umfangsbereich vergrößert, der durch die gepunktete Linie 660 definiert ist. Die p-Body-Streifen 610 setzen sich zum äußeren Umfangsbereich über die gepunktete Linie 660 fort und nehmen an Breite zu, wie bei 620 gezeigt. Gemäß einer Ausführungsform besitzen die Streifen 630, die ganz innerhalb des äußeren Umfangsbereichs angeordnet sind, eine konstante vergrößerte Breite. Alternativ kann bei noch einer weiteren Ausführungsform die Breite der Streifen kontinuierlich oder stufenweise in Richtung zum Rand des Bauelements zunehmen. Bei noch einer weiteren Ausführungsform kann die Breite jedes der Streifen 620 oder Streifen 620 anders sein als eine oder mehrere von anderen einzelnen der Streifen 620 oder 630.
  • 8 zeigt eine Schnittansicht von zwei Zellen einer Ausführungsform eines Leistungshalbleiters. Eine erste Zelle 702 befindet sich im inneren Bereich eines Leistungs-IGBT, und eine benachbarte Zelle 701 befindet sich im kritischen Randbereich des Leistungs-IGBT. Bei dieser Ausführungsform ist die Zelle 701 identisch mit der Zelle 100 von 1. Gemäß einer Ausführungsform umfaßt die benachbarte Zelle 702 ein breiteres p-Bodygebiet 710. Bei einer anderen Ausführungsform jedoch kann das p-Bodygebiet bezüglich der jeweiligen Größe der Zelle 701 konstant bleiben. Weiterhin zeigt 8 gemäß verschiedenen Ausführungsformen zwei andere Ausführungsformen von Grabenvariationen. 8 zeigt auf der linken Seite den Graben 730, der eine vergrößerte Breite bezüglich der Zelle 701 besitzt, wohingegen auf der rechten Seite die Tiefe des Grabens 720 vergrößert worden ist. Natürlich können bei anderen Ausführungsformen beide Variationen kombiniert werden. Bei anderen Ausführungsformen können die Gräben 720 und 730 eine beliebige geeignete Breite oder Tiefe besitzen.
  • Bei anderen Ausführungsformen können die auf der rechten Seite von 2 gezeigten sogenannten Scheinzellen in weniger kritischen Bereichen eingeführt werden. Scheinzellen umfassen keinen Sourcekontakt und können die Ladungsträgerdichte vergrößern. Bei einigen Ausführungsformen können in kritischen Bereichen wie etwa innerhalb der Randgebiete die Scheinzellen vermieden werden, um die Ladungsträgerdichte zu reduzieren.
  • 9 zeigt eine Schnittansicht von zwei Zellen einer weiteren Ausführungsform eines Leistungshalbleiters. Bei einigen Ausführungsformen können Lochträger lokal eingeführt werden, um eine seitliche Variation der Ladungsträgerdichte zu liefern. Bei diesen Ausführungsformen vergrößern Lochbarrieren die Ladungsträgerdichte. Bei einer Ausführungsform werden Lochbarrieren dadurch erzeugt, daß ein n-Gebiet 810 in der Nähe oder vor dem p-Bodygebiet innerhalb einer Zelle ausgebildet wird. Bei der in 9 gezeigten Ausführungsform ist die Zelle 801 identisch mit der Zelle 100 von 1 und die Zelle 802 identisch mit der Zelle 801 mit der Ausnahme, daß der n-dotierte Bereich 810 in der Nähe von oder vor dem p-Bodygebiet 830 plaziert ist. Bei dieser Ausführungsform sind die benachbarten Zellen 801 und 802 durch eine gepunktete Linie 740 in einen Randbereich (linke Seite) und einen inneren Bereich (rechte Seite) geteilt. Bei kritischen Bauelementgebieten wie etwa im Bereich von Übergangsabschlüssen ist die Zelle 801 gemäß einer Ausführungsform ein geeigneteres Design, wohingegen in weniger kritischen Bauelementgebieten die Zelle 802 implementiert werden kann.
  • Die 10 und 11 zeigen eine Ausführungsform einer Zelle und eines benachbarten Gate-Runner bzw. Gate-Pad. Bei verschiedenen Ausführungsformen können Variationen in Übergangsbereichen von dem inneren aktiven Bereich zu äußeren Randbereichen definiert werden. Bei einigen Ausführungsformen jedoch können diese Übergangsbereiche auch zwischen dem aktiven inneren Bereich und Bereichen mit Gate-Pads oder Gate-Runner vorliegen. 10 zeigt gemäß einer Ausführungsform einen Gate-Runner 1000, der bei beispielsweise einer Zelle 200 etwa in einem Übergangsbereich angeordnet ist. Bei anderen Ausführungsformen können mehrere Gate-Runner 1000 innerhalb eines Bauelements angeordnet sein, um eine oder mehrere Gateelektroden 280 an eine oder mehrere Zellen zu koppeln, bis zu allen und einschließlich aller Zellen. 11 zeigt eine weitere Ausführungsform mit einem an die Gateelektrode 280 einer Zelle 200 eines Leistungshalbleiterbauelements gekoppelten Gate-Pad 1100. Wieder zeigt 11 nur eine einzelne Zelle, die in dem Übergangsbereich angeordnet ist, der als der das Gate-Pad 1100 umfassende Bereich definiert ist. Bei anderen Ausführungsformen können mehrere Gate-Pads 1100 innerhalb eines Bauelements angeordnet sein, um eine oder mehrere Gateelektroden 280 an eine oder mehrere Zellen zu koppeln, bis zu allen und einschließlich aller Zellen.
  • Bei anderen Ausführungsformen ist jede Kombination aus den obenbeschriebenen verschiedenen Ausführungsformen möglich, um die Ladungsträgerdichte in den kritischen Bereichen zu reduzieren. Die erhöhte Dichte von Ladungsträgern in unkritischen Bereichen kann auch für eine sogenannte dynamische Klemmfunktion verwendet werden, weil die dynamische Lawine in diesen Bereichen mit einer jeweils ausreichend hohen Ladungsträgerdichte möglicherweise früher beginnt als in den kritischen Bereichen, wie etwa dem Randbereich eines IGBT-Bauelements. Während eines Abschaltens des Halbleiterbauelements steigt die Spannung, und sofort danach beendet der Kanal des MOS-Transistors das Injizieren von Elektronen in das Basisgebiet, und das Bauelement geht in einen dynamischen Lawinendurchbruch, bis es eine klemmende Spannungsgrenze erreicht. Gemäß einer Ausführungsform sind die Zellen in den unkritischen Bereichen so ausgelegt, daß die erhöhte Dichte an Ladungsträgern eine klemmende Spannungsgrenze gestattet, die das Bauelement nicht zerstört. Deshalb begrenzt die dynamische Klemmfunktion den Spannungsanstieg während des Abschaltens des Bauelements auf einen unkritischen Wert.
  • Die hierin beschriebenen und dargestellten Ausführungsformen sind nicht auf IGBTs beschränkt. Bei anderen Ausführungsformen können andere Arten von Leistungshalbleitern gemäß diesen Ausführungsformen ausgelegt werden.

Claims (12)

  1. Leistungshalbleiterbauelement, umfassend Zellen (701, 702, 801, 802), die als IGBT-Zellen ausgebildet sind und die innerhalb eines ersten Bereichs und eines zweiten Bereichs des Leistungshalbleiterbauelements angeordnet sind, wobei mindestens ein Parameter der Zellen (701, 702, 801, 802) für eine oder mehrere der Zellen im zweiten Bereich bezüglich einer oder mehrerer der Zellen im ersten Bereich variiert ist, sodass die Ladungsträgerdichte im zweiten Bereich bezüglich des ersten Bereichs während eines Abschaltens reduziert ist, und wobei der zweite Bereich ein Übergangsbereich ist, der sich von der einen oder den mehreren Zellen im ersten Bereich zu einer oder mehreren eines Abschlußbereichs, eines Gate-Pad (1100) oder eines Gate-Runner (1000) erstreckt.
  2. Leistungshalbleiterbauelement nach Anspruch 1, wobei der Gate-Runner (1000) neben mindestens einer der einen oder mehreren Zellen im zweiten Bereich angeordnet ist und an eine Gateelektrode der mindestens einen der einen oder mehreren Zellen gekoppelt ist.
  3. Leistungshalbleiterbauelement nach einem der Ansprüche 1 und 2, wobei der mindestens eine Parameter ein Abstand (420, 430, 440, 450) zwischen benachbarten Zellen ist und wobei der Abstand in einer Richtung entlang einer x-Achse oder entlang einer y-Achse innerhalb des zweiten Bereichs kleiner als innerhalb des ersten Bereichs ist.
  4. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 3, wobei der mindestens eine Parameter eine Größe eines p-dotierten Bodygebiets einer Leistungstransistorzelle ist und wobei die Größe der einen oder mehreren Zellen (520, 530) im zweiten Bereich größer ist als die Größe der einen oder mehreren Zellen (510) im ersten Bereich.
  5. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 4, wobei der mindestens eine Parameter eine Breite eines p-dotierten Bodystreifens (610, 620, 630) einer Leistungstransistorzelle ist und wobei die Breite der einen oder mehreren Zellen (620, 630) im zweiten Bereich größer ist als die Breite der einen oder mehreren Zellen (610) im ersten Bereich.
  6. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei das Leistungshalbleiterbauelement einen Graben-IGBT umfaßt und wobei der mindestens eine Parameter eine Breite oder Tiefe eines Grabens des Graben-IGBTs ist.
  7. Leistungshalbleiterbauelement nach einem der Ansprüche 1 bis 5, wobei das Leistungshalbleiterbauelement einen Graben-IGBT mit einem p-Bodygebiet (830) umfaßt und wobei in einer oder mehreren der Zellen (802) des ersten Bereichs ein als Lochbarriere dienender n-dotierter Bereich (810) in der Nähe von oder vor dem p-Bodygebiet (830) ausgebildet ist, um die Ladungsträgerdichte im ersten Bereich bezüglich des zweiten Bereichs zu erhöhen.
  8. Verfahren zum Herstellen eines Leistungshalbleiterbauelements, umfassend: Bereitstellung eines Halbleitersubstrats (120, 130); Definieren eines ersten Bereichs und eines zweiten Bereichs des Halbleitersubstrats, Ausbilden von Leistungstransistorzellen (701, 702, 801, 802) im ersten und zweiten Bereich als IGBT-Zellen, wobei mindestens ein Parameter der IGBT-Zellen (702, 802) innerhalb des zweiten Bereichs bezüglich der IGBT-Zellen (701, 801) im ersten Bereich variiert wird, sodass die Ladungsträgerdichte im zweiten Bereich bezüglich des ersten Bereichs während eines Abschaltens reduziert ist; und Ausbilden eines Gate-Runner (1000) neben einer oder mehreren IGBT-Zellen innerhalb des zweiten Bereichs und mit einem Gate (280) in jeder der einen oder mehreren IGBT-Zellen gekoppelt.
  9. Verfahren nach Anspruch 8, wobei der mindestens eine Parameter ein Abstand (420, 430, 440, 450) zwischen benachbarten IGBT-Zellen ist, und wobei der Abstand in einer Richtung entlang einer x-Achse oder entlang einer y-Achse innerhalb des zweiten Bereichs kleiner als innerhalb des ersten Bereichs ist.
  10. Verfahren nach einem der Anspruch 8 oder 9, wobei der mindestens eine Parameter eine Größe eines p-dotierten Bodygebiets einer IGBT-Zelle ist und wobei die Größe (520, 530) der einen oder mehreren IGBT-Zellen im zweiten Bereich größer ist als die Größe (510) einer oder mehrerer IGBT-Zellen im ersten Bereich.
  11. Verfahren nach einem der Ansprüche 8 bis 10, wobei der mindestens eine Parameter eine Breite eines p-dotierten Bodystreifens einer IGBT-Zelle ist und wobei die Breite der einen oder mehreren IGBT-Zellen (620, 630) im zweiten Bereich größer ist als die Breite der einen oder mehreren IGBT-Zellen (610) im ersten Bereich.
  12. Verfahren nach einem der Ansprüche 8 bis 11, weiterhin umfassend das Ausbilden einer Lochbarriere (810) in einer oder mehreren der IGBT-Zellen innerhalb des ersten Bereichs.
DE102008051259.1A 2007-10-10 2008-10-10 Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements Active DE102008051259B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/870,093 2007-10-10
US11/870,093 US20090096027A1 (en) 2007-10-10 2007-10-10 Power Semiconductor Device

Publications (2)

Publication Number Publication Date
DE102008051259A1 DE102008051259A1 (de) 2009-05-20
DE102008051259B4 true DE102008051259B4 (de) 2015-10-15

Family

ID=40533345

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008051259.1A Active DE102008051259B4 (de) 2007-10-10 2008-10-10 Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements

Country Status (2)

Country Link
US (1) US20090096027A1 (de)
DE (1) DE102008051259B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5333342B2 (ja) 2009-06-29 2013-11-06 株式会社デンソー 半導体装置
GB2506141A (en) * 2012-09-21 2014-03-26 Rolls Royce Plc Distributed power semiconductor device
US20140131766A1 (en) 2012-11-15 2014-05-15 Infineon Technologies Ag Inhomogenous Power Semiconductor Devices
US9082629B2 (en) 2013-09-30 2015-07-14 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9147727B2 (en) * 2013-09-30 2015-09-29 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US20150137323A1 (en) * 2013-11-15 2015-05-21 United Microelectronics Corp. Method for fabricating through silicon via structure
US9293533B2 (en) * 2014-06-20 2016-03-22 Infineon Technologies Austria Ag Semiconductor switching devices with different local transconductance
US9349795B2 (en) 2014-06-20 2016-05-24 Infineon Technologies Austria Ag Semiconductor switching device with different local threshold voltage
US9231049B1 (en) * 2014-06-20 2016-01-05 Infineon Technologies Austria Ag Semiconductor switching device with different local cell geometry
DE102014119543B4 (de) * 2014-12-23 2018-10-11 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen sowie leistungsmodul
CN110265300B (zh) * 2019-06-18 2022-11-08 龙腾半导体股份有限公司 增强微元胞结构igbt短路能力的方法
DE102022105387A1 (de) 2022-03-08 2023-09-14 Infineon Technologies Ag Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US6218217B1 (en) * 1996-04-11 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
DE10239815A1 (de) * 2002-01-31 2003-08-21 Mitsubishi Electric Corp Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
US6710405B2 (en) * 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
US20050151187A1 (en) * 2003-11-20 2005-07-14 Hiroki Wakimoto Insulated gate semiconductor device
DE112005001434T5 (de) * 2004-06-25 2007-05-16 Int Rectifier Corp MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
WO2007069571A1 (ja) * 2005-12-14 2007-06-21 Sanken Electric Co., Ltd. トレンチ構造半導体装置
US20070173021A1 (en) * 2006-01-25 2007-07-26 Kocon Christopher B Self-aligned trench MOSFET structure and method of manufacture
US20070176231A1 (en) * 2006-01-30 2007-08-02 Qi Wang Varying mesa dimensions in high cell density trench MOSFET

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022941A (ja) * 2002-06-19 2004-01-22 Toshiba Corp 半導体装置
EP1531497A1 (de) * 2003-11-17 2005-05-18 ABB Technology AG IGBT Kathodendesign mit verbessertem Sicherheitsbetriebsbereich
US7482654B2 (en) * 2004-04-20 2009-01-27 International Rectifier Corporation MOSgated power semiconductor device with source field electrode
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218217B1 (en) * 1996-04-11 2001-04-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having high breakdown voltage and method of manufacturing the same
US6031265A (en) * 1997-10-16 2000-02-29 Magepower Semiconductor Corp. Enhancing DMOS device ruggedness by reducing transistor parasitic resistance and by inducing breakdown near gate runners and termination area
US6710405B2 (en) * 2001-01-17 2004-03-23 Ixys Corporation Non-uniform power semiconductor device
DE10239815A1 (de) * 2002-01-31 2003-08-21 Mitsubishi Electric Corp Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
US20050151187A1 (en) * 2003-11-20 2005-07-14 Hiroki Wakimoto Insulated gate semiconductor device
DE112005001434T5 (de) * 2004-06-25 2007-05-16 Int Rectifier Corp MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
WO2007069571A1 (ja) * 2005-12-14 2007-06-21 Sanken Electric Co., Ltd. トレンチ構造半導体装置
US20070173021A1 (en) * 2006-01-25 2007-07-26 Kocon Christopher B Self-aligned trench MOSFET structure and method of manufacture
US20070176231A1 (en) * 2006-01-30 2007-08-02 Qi Wang Varying mesa dimensions in high cell density trench MOSFET

Also Published As

Publication number Publication date
US20090096027A1 (en) 2009-04-16
DE102008051259A1 (de) 2009-05-20

Similar Documents

Publication Publication Date Title
DE102008051259B4 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102008052422B4 (de) Halbleitervorrichtung mit reduzierter Kapazität
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102016125879B3 (de) Halbleitervorrichtung mit einer IGBT-Region und einer nicht schaltbaren Diodenregion
DE102008064829B3 (de) Grabenisolierter Gate-Bipolartransistor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015104504B4 (de) Grabentransistorbauelement
DE102016116564A1 (de) Halbleitervorrichtung
DE102006046853A1 (de) Randkonstruktion für ein Halbleiterbauelement
DE112014006692B4 (de) Halbleiteranordnung
DE102014104061B4 (de) Bipolartransistor mit isolierter gateelektrode mit emitterkurzschlussbereichen
DE102004059453B4 (de) Halbleitervorrichtung
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE102014105353A1 (de) Halbleiterbauelement mit kompensationsgebieten
DE19725091B4 (de) Laterales Transistorbauelement und Verfahren zu seiner Herstellung
DE102020116653A1 (de) Siliziumcarbid-halbleiterbauelement
DE102005004354A1 (de) Mittels Feldeffekt steuerbares Halbleiterbauelement mit verbessertem Überspannungsschutz
DE102008028452B4 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE102013111966A1 (de) Feldeffekthalbleiterbauelement und Verfahren zu dessen Herstellung
DE102015112584A1 (de) Halbleitervorrichtung und herstellungsverfahren
DE102005061210B4 (de) Halbleiterbauelement mit einem vorderseitigen und einem rückseitigen pn-Übergang sowie zugehöriges Herstellungsverfahren
DE102005029263B4 (de) Halbleiterbauelement mit verbesserter dynamischer Belastbarkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative