DE102022105387A1 - Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung - Google Patents

Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung Download PDF

Info

Publication number
DE102022105387A1
DE102022105387A1 DE102022105387.3A DE102022105387A DE102022105387A1 DE 102022105387 A1 DE102022105387 A1 DE 102022105387A1 DE 102022105387 A DE102022105387 A DE 102022105387A DE 102022105387 A1 DE102022105387 A1 DE 102022105387A1
Authority
DE
Germany
Prior art keywords
section
control signal
semiconductor device
control electrodes
power semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102022105387.3A
Other languages
English (en)
Inventor
Roman Baburske
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102022105387.3A priority Critical patent/DE102022105387A1/de
Priority to US18/117,789 priority patent/US20230290869A1/en
Priority to CN202310217630.3A priority patent/CN116741819A/zh
Publication of DE102022105387A1 publication Critical patent/DE102022105387A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Es wird ein Dual-Gate-IGBT (1) dargeboten, wobei das aktive Gebiet (1-2) einen ersten Abschnitt (1-21) und einen zweiten Abschnitt (1-22) beinhaltet. Beide Abschnitte können durch zwei Steuersignale (13-21, 13-22) gesteuert werden. Zum Beispiel weist der erste Abschnitt (1-21) eine erste charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals (13-21) auf, und der zweite Abschnitt (1-22) eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals (13-21), auf, wobei mindestens die zweiten charakteristischen Transferkurven basierend auf der Spannung des zweiten Steuersignals (13-22) veränderbar sind. Bei einer gegebenen Spannung des ersten Steuersignals (13-21), die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung (1) entspricht, ist die für eine gegebene Änderung der Spannung des zweiten Steuersignals (13-22) beobachtete Änderung des Laststroms im ersten Abschnitt (1-21) verglichen mit der entsprechenden Änderung des Laststroms im zweiten Abschnitt (1-22) kleiner.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Schrift bezieht sich auf Ausführungsformen einer Leistungshalbleitervorrichtung und auf Ausführungsformen eines Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung. Insbesondere bezieht sich die vorliegende Schrift auf eine Leistungshalbleitervorrichtung, die eine IGBT-Konfiguration mit verschieden ausgeführten IGBT-Bereichen aufweist und mit zwei Steuersignalen steuerbar ist, und auf Ausführungsformen eines entsprechenden Steuerverfahrens.
  • HINTERGRUND
  • Viele Funktionen moderner Vorrichtungen in Kraftfahrzeug-, Verbraucher- und Industrieanwendungen, wie etwa die Umwandlung von elektrischer Energie und das Antreiben eines Elektromotors oder einer elektrischen Maschine, sind auf Leistungshalbleiterschalter angewiesen. Zum Beispiel sind Bipolartransistoren mit isoliertem Gate (IGBTs, Insulated Gate Bipolar Transistors), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs, Metal Oxide Semiconductor Field Effect Transistors) und Dioden, um nur einige zu nennen, für verschiedene Anwendungen verwendet worden, einschließlich Schaltern in Stromversorgungen und Leistungswandlern, aber nicht darauf beschränkt.
  • Eine Leistungshalbleitervorrichtung umfasst in der Regel einen Halbleiterkörper, der dazu konfiguriert ist, einen Vorwärtslaststrom entlang einem Laststrompfad zwischen zwei Lastanschlüssen der Vorrichtung zu leiten.
  • Ferner kann im Fall einer steuerbaren Leistungshalbleitervorrichtung, z. B. eines Transistors, der Laststrompfad mittels einer isolierten Elektrode, die gemeinhin als Gateelektrode bezeichnet wird, gesteuert werden. Zum Beispiel kann die Steuerelektrode bei Empfangen eines entsprechenden Steuersignals, z. B. von einer Treibereinheit, die Leistungshalbleitervorrichtung in einen vorwärts leitenden Zustand und einen sperrenden Zustand versetzen.
  • Der Laststrom wird in der Regel mittels eines aktiven Gebiets der Leistungshalbleitervorrichtung geführt. Das aktive Gebiet ist in der Regel von einem Randabschlussgebiet umgeben, das durch einen Rand des Chips abgeschlossen wird.
  • Um ein bestimmtes Schaltverhalten und/oder bestimmte Ladungsträgerverteilungen in dem Halbleiter zu erreichen, z. B. in Bezug auf die Optimierung von Schaltenergien und/oder Sättigungsspannungen, können zusätzlich zu ersten Steuerelektroden zweite Steuerelektroden bereitgestellt werden, basierend auf denen die Vorrichtung gesteuert werden kann. Solche Vorrichtungen werden in der Regel als Dual-Gate-Transistoren bzw. Multi-Gate-Transistoren bezeichnet.
  • KURZDARSTELLUNG
  • Es wird der Gegenstand der unabhängigen Ansprüche dargeboten. Merkmale weiterer Ausführungsbeispiele sind in den abhängigen Ansprüchen definiert.
  • Gemäß einer Ausführungsform umfasst eine Leistungshalbleitervorrichtung: einen Halbleiterkörper, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; ein aktives Gebiet mit einem ersten Abschnitt und einem zweiten Abschnitt, die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrere erste Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt und mehrere zweite Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt. Die ersten Steuerelektroden sind dazu konfiguriert, mit einem ersten Steuersignal beaufschlagt zu werden. Die zweiten Steuerelektroden sind dazu konfiguriert, mit einem zweiten Steuersignal beaufschlagt zu werden. Es befinden sich mehrere Halbleiterkanalstrukturen in dem Halbleiterkörper, die sich sowohl im ersten Abschnitt als auch im zweiten Abschnitt erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; der erste Abschnitt in einem Vorwärtsvorspannungszustand eine erste charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals, aufweist; und der zweite Abschnitt eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals, aufweist, wobei mindestens die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals veränderbar ist. Bei einer gegebenen Spannung des ersten Steuersignals, die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung entspricht, ist die für eine gegebene Änderung der Spannung des zweiten Steuersignals beobachtete Änderung des Laststroms im ersten Abschnitt verglichen mit der entsprechenden Änderung des Laststroms im zweiten Abschnitt kleiner. Wahlweise können sowohl die ersten als auch die zweiten charakteristischen Transferkurven basierend auf der Spannung des zweiten Steuersignals veränderbar sein.
  • Zum Beispiel ist die Änderung der Spannung des zweiten Steuersignals eine Änderung von einer Spannung, die einem Sperrzustand zwischen Vth,p und Vth,n, z. B., 0 V, entspricht, zu einer Spannung, die einem anderen Sperrzustand unter Vth,p, z. B., -15 V entspricht, oder umgekehrt. Zum Beispiel ist Vth,n eine Steuerschwellenspannung, die dazu erforderlich ist, einen Inversionskanal im Body-Gebiet zu erzeugen, um kann sich auf z. B. 6 V belaufen. Ferner kann Vth,p ein weiterer Steuerschwellenwert, z. B. eine negative Spannung, sein, unter der ein Lochkanal um den jeweiligen Graben, d. h. ein Inversionskanal im Drift-Gebiet, erzeugt wird, und kann sich auf z. B. -4 V oder -1 V belaufen.
  • Zum Beispiel liegt die Laststromänderung im ersten Abschnitt unter 30%, und wobei die Laststromänderung im zweiten Abschnitt über 30% liegt.
  • Zum Beispiel ist die Änderungsrate der ersten charakteristischen Leistungskurve unabhängig von der Spannung des zweiten Steuersignals positiv, und die Änderungsrate der zweiten charakteristischen Leistungskurve ist abhängig von der Spannung des zweiten Steuersignals positiv oder negativ.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung: einen Halbleiterkörper, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; ein aktives Gebiet mit einem ersten Abschnitt und einem zweiten Abschnitt, die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrere erste Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt und mehrere zweite Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt, wobei sich mehrere Halbleiterkanalstrukturen in dem Halbleiterkörper sowohl im ersten Abschnitt als auch im zweiten Abschnitt erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen. Im ersten Abschnitt ist ein erster mittlerer effektiver Abstand zwischen (i) den Kanalstrukturen, die durch die ersten Steuerelektroden gesteuert werden, und (ii) den zweiten Steuerelektroden größer als ein entsprechender zweiter mittlerer effektiver Abstand im zweiten Abschnitt.
  • Gemäß einer weiteren Ausführungsform umfasst eine Leistungshalbleitervorrichtung: einen Halbleiterkörper, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; ein aktives Gebiet mit einem ersten Abschnitt und einem zweiten Abschnitt, die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrere erste Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt und mehrere zweite Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt. Die ersten Steuerelektroden sind dazu konfiguriert, mit einem ersten Steuersignal beaufschlagt zu werden. Die zweiten Steuerelektroden sind dazu konfiguriert, mit einem zweiten Steuersignal beaufschlagt zu werden. Es befinden sich mehrere Halbleiterkanalstrukturen im Halbleiterkörper und erstrecken sich sowohl im ersten Abschnitt als auch im zweiten Abschnitt, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen. Im zweiten Abschnitt beeinflusst die Spannung des zweiten Steuersignals die durch die ersten Steuerelektroden gesteuerten Inversionskanäle.
  • Zum Beispiel ist der Einfluss der Spannung des zweiten Steuersignals auf die durch die ersten Steuerelektroden gesteuerten Inversionskanäle im zweiten Abschnitt verglichen mit dem entsprechenden Einfluss im ersten Abschnitt größer.
  • Zum Beispiel ist die Anzahl von zweiten Steuerelektroden pro Flächeneinheit im zweiten Abschnitt G2/A2 größer als die Anzahl von zweiten Steuerelektroden pro Flächeneinheit im ersten Abschnitt G2/A1.
  • Zum Beispiel beläuft sich die Gesamtfläche des zweiten Abschnitts auf mindestens 20% der Gesamtfläche des aktiven Gebiets.
  • Zum Beispiel beläuft sich die Gesamtfläche des ersten Abschnitts auf mindestens 30% der verbleibenden Gesamtfläche des aktiven Gebiets, die nicht von dem zweiten Abschnitt eingenommen ist.
  • Zum Beispiel umgibt der zweite Abschnitt den ersten Abschnitt.
  • Gemäß einer weiteren Ausfuhrungsförm umfasst eine Leistungshalbleitervorrichtung: einen Halbleiterkörper, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; ein aktives Gebiet mit einem zweiten Abschnitt, der dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu fuhren; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrere erste Steuerelektroden im zweiten Abschnitt und mehrere zweite Steuerelektroden im zweiten Abschnitt. Die ersten Steuerelektroden sind dazu konfiguriert, mit einem ersten Steuersignal beaufschlagt zu werden. Die zweiten Steuerelektroden sind dazu konfiguriert, mit einem zweiten Steuersignal beaufschlagt zu werden. Es befinden sich mehrere Halbleiterkanalstrukturen im Halbleiterkörper und erstrecken sich im zweiten Abschnitt, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; wobei im zweiten Abschnitt die Spannung des zweiten Steuersignals die durch die ersten Steuerelektroden gesteuerten Inversionskanäle beeinflusst.
  • Zum Beispiel weist der zweite Abschnitt eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals, auf, wobei die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals veränderbar ist. Bei einer gegebenen Spannung des ersten Steuersignals, die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung entspricht, weist der sich ergebende Laststrom gemäß der zweiten charakteristischen Transferkurve (i) einen ersten Wert für das zweite Steuersignal mit dem gleichen Wert wie das erste Steuersignal und (ii) einen zweiten Wert für das zweite Steuersignal mit einem Wert entsprechend der additiven Umkehrung des ersten Steuersignals auf, wobei (iii) sich der zweite Wert des sich ergebenden Laststroms höchstens auf die Hälfte oder sogar höchstens ein Drittel des ersten Werts des sich ergebenden Laststroms beläuft. Bei einigen Ausführungsformen kann der Einfluss des zweiten Steuersignals auf die durch die ersten Steuerelektroden gesteuerten Inversionskanäle sogar noch größer sein, was dazu führt, dass sich ein zweiter Wert des sich ergebenden Laststroms auf höchstens 1/4 oder höchstens 1/8 oder sogar höchstens 1/12 des ersten Werts des sich ergebenden Laststroms beläuft.
  • Ferner weist in einem Beispiel der zweite Abschnitt eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals, auf, wobei die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals 13-22 veränderbar ist.
  • Zum Beispiel sind die ersten Steuerelektroden von den zweiten Steuerelektroden elektrisch isoliert.
  • Zum Beispiel sind die ersten Steuerelektroden in den ersten Steuergräben angeordnet und durch einen ersten Grabenisolator von dem Halbleiterkörper isoliert. Zum Beispiel sind die zweiten Steuerelektroden in den zweiten Steuergräben angeordnet und durch einen zweiten Grabenisolator von dem Halbleiterkörper isoliert. Zum Beispiel sind die Halbleiterkanalstrukturen in Mesas des Halbleiterkörpers angeordnet, wobei die Mesas mindestens durch die Steuergräben lateral begrenzt sind.
  • Zum Beispiel sind im zweiten Abschnitt mindestens einige der Mesas durch einen der ersten Steuergräben und durch einen der zweiten Steuergräben lateral begrenzt.
  • Zum Beispiel umfassen mindestens einige der Halbleiterkanalstrukturen ein jeweiliges Source-Gebiet von einem ersten Leitfähigkeitstyp, das mit dem ersten Lastanschluss elektrisch verbunden ist, wobei im zweiten Abschnitt die Source-Gebiete neben den ersten Steuerelektroden angeordnet und von den zweiten Steuerelektroden räumlich versetzt sind.
  • Zum Beispiel ist ein Barrieregebiet zwischen den Halbleiterkanalstrukturen und einem Drift-Gebiet der Leistungshalbleitervorrichtung angeordnet, wobei das Barrieregebiet vom gleichen Leitfähigkeitstyp wie das Drift-Gebiet ist, und wobei eine mittlere Dotierstoffkonzentration des Barrieregebiets im ersten Abschnitt größer als eine mittlere Dotierstoffkonzentration des Barrieregebiets im zweiten Abschnitt ist.
  • Zum Beispiel ist ein mittlerer Abstand zwischen einer jeweiligen der ersten Steuerelektroden und einer jeweiligen der zweiten Steuerelektroden im ersten Abschnitt größer als ein entsprechender mittlerer Abstand im zweiten Abschnitt.
  • Zum Beispiel befinden sich mehrere Source-Gräben im ersten Abschnitt, wobei jeder Source-Graben eine Source-Elektrode umfasst, die mit dem ersten Lastanschluss elektrisch verbunden ist.
  • Zum Beispiel ist eine mittlere Anzahl von Source-Gräben, die zwischen benachbarten Halbleiterkanalstrukturen im ersten Abschnitt angeordnet sind, größer als eine mittlere Anzahl von Source-Gräben, die zwischen benachbarten Halbleiterkanalstrukturen im zweiten Abschnitt angeordnet sind.
  • Zum Beispiel ist der Halbleiterkörper in einem einzigen Halbleiterchip gebildet.
  • Zum Beispiel umfasst das aktive Gebiet ferner einen dritten Abschnitt, der eine Teilmenge der zweiten Steuerelektroden beinhaltet, wobei der dritte Abschnitt einen Diodenabschnitt bildet, so dass die Leistungshalbleitervorrichtung eine RC-IGBT-Konfiguration aufweist.
  • Gemäß einer weiteren Ausführungsform wird ein Verfahren zum Betreiben einer Halbbrückenschaltung, die eine erste Leistungshalbleitervorrichtung mit einer Konfiguration wie im vorhergehenden Absatz beschrieben und eine zweite Leistungshalbleitervorrichtung mit einer Konfiguration wie im vorhergehenden Absatz beschrieben aufweist, dargeboten. Das Verfahren umfasst: Bereitstellen eines ersten Steuersignals für die mehreren ersten Steuerelektroden der ersten Leistungshalbleitervorrichtung und Bereitstellen eines zweiten Steuersignals für die mehreren zweiten Steuerelektroden der ersten Leistungshalbleitervorrichtung; und Bereitstellen eines weiteren ersten Steuersignals für die mehreren ersten Steuerelektroden der zweiten Halbleitervorrichtung und Bereitstellen eines weiteren zweiten Steuersignals für die mehreren zweiten Steuerelektroden der zweiten Leistungshalbleitervorrichtung.
  • Zusätzliche Merkmale und Vorteile werden für einen Fachmann bei der Lektüre der folgenden ausführlichen Beschreibung und bei der Betrachtung der begleitenden Zeichnungen ersichtlich.
  • KURZE BECSHREIBUNG DER ZEICHNUNGEN
  • Die Teile in den Figuren sind nicht zwangsweise maßstabsgetreu, stattdessen wird Wert auf Veranschaulichen der Grundzüge der Erfindung gelegt. Darüber hinaus bezeichnen in den Figuren gleiche Bezugszahlen einander entsprechende Teile. In den Zeichnungen zeigen:
    • 1 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 2 schematisch und beispielhaft drei Varianten (A), (B) und (C) eines Abschnitts einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einigen Ausführungsformen;
    • 3 schematisch und beispielhaft einen jeweiligen Abschnitt eines Vertikalquerschnitts eines ersten Abschnitts eines aktiven Gebiets von Leistungshalbleitervorrichtungen gemäß mindestens drei Ausführungsformen;
    • 4 schematisch und beispielhaft zwei Varianten (A) und (B) eines Abschnitt eines Vertikalquerschnitts eines zweiten Abschnitts eines aktiven Gebiets von Leistungshalbleitervorrichtungen gemäß einer oder mehreren Ausführungsformen;
    • 5 schematisch und beispielhaft charakteristische Transfer-Kurven, die einen ersten Abschnitt und einen zweiten Abschnitt eines aktiven Gebiets einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen betreffen;
    • 6 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts eines zweiten Abschnitts eines aktiven Gebiets von Leistungshalbleitervorrichtungen gemäß einer oder mehreren Ausführungsformen;
    • 7 schematisch und beispielhaft einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen;
    • 8 schematisch und beispielhaft ein Schema einer Halbbrückenschaltung gemäß einer oder mehreren Ausführungsformen;
    • 9 schematisch und beispielhaft ein Verfahren zum Steuern einer Halbbrückenschaltung gemäß einer oder mehreren Ausführungsformen;
    • 10 schematisch und beispielhaft einen Abschnitt eines Vertikalquerschnitts einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen; und
    • 11 schematisch und beispielhaft ein Verfahren zum Steuern einer Leistungshalbleitervorrichtung gemäß einer oder mehreren Ausführungsformen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen spezielle Ausführungsformen, in denen die Erfindung ausgeübt werden kann, als Veranschaulichung gezeigt werden
  • In dieser Hinsicht kann Richtungsterminologie, wie zum Beispiel „oben“, „unten“, „unter“, „vor“, „hinter“, „zurück“, „führender“, „nachlaufender“, „oberhalb“ usw., mit Bezug auf die Ausrichtung der gerade beschriebenen Figuren verwendet werden. Da Teile von Ausführungsformen in einer Anzahl von verschiedenen Ausrichtungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Veranschaulichung verwendet und ist keineswegs einschränkend. Es versteht sich, dass andere Ausführungsformen verwendet werden können und strukturelle oder logische Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende detaillierte Beschreibung soll daher nicht in einem einschränkenden Sinne verstanden werden, und der Schutzumfang der vorliegenden Erfindung wird durch die angehängten Ansprüche definiert.
  • Es wird nunmehr ausführlich auf verschiedene Ausführungsformen Bezug genommen, von denen ein oder mehrere Beispiele in den Figuren veranschaulicht werden. Jedes Beispiel wird als Erklärung bereitgestellt und soll die Erfindung nicht einschränken. Merkmale, die als Teil einer Ausführungsform veranschaulicht oder beschrieben werden, können beispielsweise bei oder kombiniert mit anderen Ausführungsformen verwendet werden, um noch eine weitere Ausführungsform zu erhalten. Die vorliegende Erfindung soll solche Modifikationen und Variationen mit einschließen. Die Beispiele werden unter Verwendung einer speziellen Ausdrucksweise beschrieben, die nicht als den Schutzumfang der beiliegenden Ansprüche einschränkend ausgelegt werden soll. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich veranschaulichenden Zwecken. Der Übersicht halber wurden in den verschiedenen Zeichnungen die gleichen Elemente oder Herstellungsschritte mit denselben Bezugszeichen bezeichnet, sofern nichts Anderes angegeben ist.
  • Der Begriff „horizontal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung im Wesentlichen parallel zu einer horizontalen Fläche eines Halbleitersubstrats oder einer Halbleiterstruktur beschreiben. Dies kann beispielsweise die Oberfläche eines Halbleiterwafers oder eines Dies oder eines Chips sein. Zum Beispiel können sowohl die erste laterale Richtung X als auch die zweite laterale Richtung Y, die hier erwähnt werden, Horizontalrichtungen sein, wobei die erste laterale Richtung X und die zweite laterale Richtung Y senkrecht zueinander sein können
  • Der Begriff „vertikal“, wie er in dieser Schrift verwendet wird, soll eine Ausrichtung beschreiben, die im Wesentlichen senkrecht zu der horizontalen Fläche, d. h. parallel zu der Normalrichtung der Oberfläche des Halbleiterwafers/-chips/dies angeordnet ist. Zum Beispiel kann die nachfolgend erwähnte Erstreckungsrichtung Z eine Erstreckungsrichtung sein, die sowohl zu der ersten lateralen Richtung X als auch zu der zweiten lateralen Richtung Y senkrecht ist. Die Erstreckungsrichtung Z wird hier auch als „Vertikalrichtung Z“ bezeichnet.
  • In dieser Schrift wird n-dotiert als „erster Leitfähigkeitstyp“ bezeichnet, während p-dotiert als „zweiter Leitfähigkeitstyp“ bezeichnet wird. Alternativ können umgekehrte Dotierungsbeziehungen verwendet werden, so dass der erste Leitfähigkeitstyp p-dotiert sein kann und der zweite Leitfähigkeitstyp n-dotiert sein kann.
  • Im Rahmen der vorliegenden Schrift sollen die Begriffe „in ohmschem Kontakt“, „in elektrischem Kontakt“, „in ohmscher Verbindung“ und „elektrisch verbunden“ beschreiben, dass eine niederohmige elektrische Verbindung oder ein niederohmiger Strompfad zwischen zwei Gebieten, Abschnitten, Zonen, Bereichen oder Teilen einer Halbleitervorrichtung oder zwischen verschiedenen Anschlüssen einer oder mehrerer Vorrichtungen oder zwischen einem Anschluss oder einer Metallisierung oder einer Elektrode und einem Bereich oder Teil einer Halbleitervorrichtung besteht, wobei „niederohmig“ bedeuten kann, dass die Eigenschaften des jeweiligen Kontakts durch den ohmschen Widerstand im Wesentlichen nicht beeinflusst werden. Ferner soll im Rahmen der vorliegenden Schrift der Begriff „in Kontakt“ beschreiben, dass eine direkte physische Verbindung zwischen zwei Elementen der jeweiligen Halbleitervorrichtung besteht; zum Beispiel beinhaltet ein Übergang zwischen zwei in Kontakt miteinander befindlichen Elementen möglicherweise kein weiteres Zwischenelement oder dergleichen.
  • Darüber hinaus wird im Rahmen der vorliegenden Schrift der Begriff „elektrische Isolierung“, wenn nicht anders angegeben, im Rahmen seines allgemein gültigen Verständnisses verwendet und soll somit beschreiben, dass zwei oder mehr Komponenten separat voneinander positioniert sind und dass keine diese Komponenten verbindende ohmsche Verbindung besteht. Jedoch können elektrisch voneinander isolierte Komponenten nichtsdestotrotz miteinander gekoppelt, zum Beispiel mechanisch gekoppelt und/oder kapazitiv gekoppelt und/oder induktiv gekoppelt und/oder elektrostatisch gekoppelt (zum Beispiel im Fall eines Übergangs) sein. Um ein Beispiel zu nennen, können zwei Elektroden eines Kondensators elektrisch voneinander isoliert, und gleichzeitig mechanisch und kapazitiv, zum Beispiel mit Hilfe einer Isolierung, zum Beispiel eines Dielektrikums, miteinander gekoppelt sein.
  • In dieser Schrift beschriebene spezielle Ausführungsformen betreffen eine Leistungshalbleitervorrichtung, wie beispielsweise eine Leistungshalbleitervorrichtung, die in einem Leistungswandler oder einem Netzteil verwendet werden kann, ohne darauf beschränkt zu sein. Somit kann solch eine Vorrichtung bei einer Ausführungsform dazu konfiguriert sein, einen Laststrom zu führen, der einer Last zugeführt werden soll bzw. der jeweils durch eine Energiequelle bereitgestellt wird. Zum Beispiel kann die Leistungshalbleitervorrichtung eine oder mehrere aktive Leistungshalbleitereinheitszellen, wie zum Beispiel eine monolithisch integrierte Diodenzelle, eine Ableitung einer monolithisch integrierten Diodenzelle (z. B. eine monolithisch integrierte Zelle von zwei antiseriell verbundenen Dioden), eine monolithisch integrierte Transistorzelle, z. B. eine monolithisch integrierte MOSFET- oder IGBT-Zelle und/oder Ableitungen davon, umfassen. Solche Dioden-/Transistorzellen können in einem Leistungshalbleitermodul integriert sein. Mehrere solcher Zellen können ein Zellenfeld bilden, das in einem aktiven Gebiet der Leistungshalbleitervorrichtung angeordnet ist.
  • Der Begriff „Sperrzustand“ der Leistungshalbleitervorrichtung kann sich auf Bedingungen beziehen, unter denen sich die Halbleitervorrichtung in einem zum Sperren eines Stromflusses durch die Halbleitervorrichtung konfigurierten Zustand befindet, während eine externe Spannung angelegt ist. Insbesondere kann die Halbleitervorrichtung zum Sperren eines Vorwärtsstroms durch die Halbleitervorrichtung, während eine Vorwärtsspannung angelegt ist, konfiguriert sein. Im Vergleich dazu kann der Halbleiter zum Leiten eines Vorwärtsstroms in einem „leitenden Zustand“ der Halbleitervorrichtung, wenn eine Vorwärtsspannung angelegt ist, konfiguriert sein. Ein Übergang zwischen dem Sperrzustand und dem leitenden Zustand kann durch eine Steuerelektrode oder insbesondere ein Potenzial der Steuerelektrode gesteuert werden.
  • Der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, soll eine Halbleitervorrichtung auf einem einzelnen Chip mit Fähigkeiten zum Sperren einer hohen Spannung und/oder Führen eines hohen Stroms beschreiben. Mit anderen Worten ist solch eine Leistungshalbleitervorrichtung für einen hohen Strom, typischerweise im Ampere-Bereich, z. B. bis zu mehreren Dutzend oder hundert Ampere, und/oder hohe Spannungen, typischerweise 15V, besonders typisch 100 V und darüber, z. B. bis zu mindestens 400 V oder sogar noch mehr, z. B. bis zu mindestens 3 kV oder sogar bis zu 10 kV oder mehr, in Abhängigkeit von der jeweiligen Anwendung bestimmt.
  • Zum Beispiel richtet sich der Begriff „Leistungshalbleitervorrichtung“, wie er in dieser Schrift verwendet wird, nicht auf logische Halbleitervorrichtungen, die zum Beispiel zum Speichern von Daten, Berechnen von Daten und/oder für andere Arten von halbleiterbasierter Datenverarbeitung verwendet werden.
  • Die vorliegende Schrift betrifft insbesondere eine Leistungshalbleitervorrichtung, die als ein IGBT oder als ein RC-IGBT, d. h. ein bipolarer Leistungshalbleitertransistor oder eine Ableitung davon, ausgestaltet ist.
  • Zum Beispiel kann die nachfolgend beschriebene Leistungshalbleitervorrichtung auf einem einzelnen Halbleiterchip implementiert sein, der z. B. eine Streifenzellenkonfiguration (oder eine zellenförmige/Nadelzellenkonfiguration) aufweist und kann dazu konfiguriert sein, als eine Leistungskomponente in einer Anwendung mit einer niedrigen, mittleren und/oder hohen Spannung eingesetzt zu werden.
  • 1 stellt schematisch einen Abschnitt einer horizontalen Projektion einer Leistungshalbleitervorrichtung 1 gemäß einer oder mehreren Ausführungsformen dar. 10 stellt einen entsprechenden Abschnitt eines (vereinfachten) Vertikalquerschnitts dar. Die Leistungshalbleitervorrichtung 1 kann zum Beispiel eine MOSFET- oder eine IGBT-Konfiguration aufweisen und umfasst einen Halbleiterkörper 10, der mit einem ersten Lastanschluss 11 und einem zweiten Lastanschluss 12 gekoppelt ist. Die Leistungshalbleitervorrichtung 1 umfasst ein aktives Gebiet 1-2. Auf 2 (A) Bezug nehmend, weist das aktive Gebiet 1-2 der Leistungshalbleitervorrichtung 1 einen ersten Abschnitt 1-21 und einen zweiten Abschnitt 1-22 auf, wobei beide Abschnitte 1-21und 1-22 dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 zu führen. Auf 2 (B) Bezug nehmend, weist das aktive Gebiet 1-2 der Leistungshalbleitervorrichtung 1 einen zweiten Abschnitt 1-22 auf, wobei der zweite Abschnitt 1-22 dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 zu führen. Bei der Ausführungsform von 2(B) ist das aktive Gebiet 1-2 der Leistungshalbleitervorrichtung 1 ohne den ersten Abschnitt 1-21.
  • Wie in 10 dargestellt ist, kann der Halbleiterkörper 10 zwischen dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 angeordnet sein. Somit kann die Leistungshalbleitervorrichtung 1 eine vertikale Konfiguration aufweisen, gemäß der der Laststrom in beiden Abschnitten 1-21 und 1-22 einem im Wesentlichen parallel zu der Vertikalrichtung Z verlaufenden Pfad folgt.
  • Das aktive Gebiet 1-2, das die beiden Abschnitte 1-21 und 1-22 beinhaltet, kann dort durch eine Grenze 1-20 begrenzt sein, wo das aktive Gebiet 1-2 in ein Randabschlussgebiet 1-3 übergeht, das wiederum durch einen Chiprand 1-4 abgeschlossen wird.
  • Hier werden die Begriffe aktives Gebiet und Randabschlussgebiet in einem technischen Zusammenhang verwendet, den der Fachmann in der Regel mit diesen Begriffen assoziiert. Dementsprechend liegt der Zweck des aktiven Gebiets in erster Linie darin, Laststromführung zu gewährleisten, während das Randabschlussgebiet 1-3 dazu konfiguriert ist, das aktive Gebiet 1-2 zuverlässig abzuschließen, z. B. hinsichtlich Verläufe des elektrischen Felds während des Leitungszustands und während des Sperrzustands.
  • Zusätzlich auf die 3, 4 und 6 Bezug nehmend, umfasst die Leistungshalbleitervorrichtung 1 ferner, von dem ersten Lastanschluss 11 und dem zweiten Lastanschluss 12 elektrisch isoliert, mehrere erste Steuerelektroden 141 sowohl im ersten Abschnitt 1-21 als auch im zweiten Abschnitt 1-22 und mehrere zweite Steuerelektroden 151 sowohl im ersten Abschnitt 1-21 als auch im zweiten Abschnitt 1-22 (vgl. 3 für den ersten Abschnitt 1-21 und 4 und 6 für den zweiten Abschnitt 1-22).
  • Im Zusammenhang mit Leistungshalbleitervorrichtungen, die eine IGBT-Konfiguration aufweisen, werden diese Steuerelektroden in der Regel als Gate-Elektroden bezeichnet. Das Steuersignal kann durch Anlegen einer Spannung, z. B. zwischen dem ersten Lastanschluss 11 und einem Steuer/Gate-Anschluss (vgl. 8, Anschlüsse 13-1A, 13-2A, 13-1B und 13-2B) erzeugt werden.
  • Zum Beispiel ist jede der mehreren ersten Steuerelektroden 141 mit mindestens einem ersten Steueranschluss 13-1A (vgl. 8) elektrisch verbunden, und jede der mehreren zweiten Steuerelektroden 151 ist mit mindestens einem zweiten Steueranschluss 13-2A elektrisch verbunden, wobei jeder von dem mindestens einen ersten Steueranschluss 13-1A von jedem des mindestens einen zweiten Steueranschlusses 13-2A elektrisch isoliert ist. Dadurch können die ersten Steuerelektroden 141 unabhängig von den zweiten Steuerelektroden 151, die mit einer zweiten Steuerspannung beaufschlagt werden können, mit einer ersten Steuerspannung beaufschlagt werden. Zum Beispiel wird die erste Steuerspannung als eine Spannung zwischen den ersten Steuerelektroden 141 (bzw. dem/den ersten Steueranschluss/Steueranschlüssen 13-1A) und dem ersten Lastanschluss 11 erzeugt, und die zweite Steuerspannung wird als eine Spannung zwischen den zweiten Steuerelektroden 151 (bzw. dem/den zweiten Steueranschluss/Steueranschlüssen 13-2A) und dem ersten Lastanschluss 11 erzeugt. Die erste Steuerspannung kann von der zweiten Steuerspannung verschieden sein. Bei einer anderen Ausführungsform sind die zweiten Steuerelektroden 151 über eine RC-Struktur mit definierten ohmschen und kapazitiven Eigenschaften mit den ersten Steuerelektroden 141 gekoppelt, so dass das zweite Steuersignal von dem ersten Steuersignal abgeleitet werden kann und nur ein Gate-Anschluss sowohl für die ersten Steuerelektroden 141 als auch die zweiten Steuerelektroden 151 erforderlich ist.
  • Die Leistungshalbleitervorrichtung 1 umfasst ferner mehrere Halbleiterkanalstrukturen in dem Halbleiterkörper 10, die sich sowohl im ersten Abschnitt 1-21 als auch im zweiten Abschnitt 1-22 erstrecken. Jede der mehreren Halbleiterkanalstrukturen ist mit mindestens einer der ersten Steuerelektroden 141 assoziiert, wobei die jeweilige mindestens eine der ersten Steuerelektroden 141 dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen.
  • Jede Kanalstruktur kann ein Source-Gebiet 101 vom ersten Leitfähigkeitstyp und ein Body-Gebiet 102 vom zweiten Leitfähigkeitstyp umfassen, die beide mit dem ersten Lastanschluss 11 elektrisch verbunden sind, wobei das Body-Gebiet 102 das Source-Gebiet 101 von einem Drift-Gebiet 100 der Leistungshalbleitervorrichtung 1 isoliert, wie unter Bezugnahme auf 3 und 4 unten ausführlicher erläutert wird. Der Inversionskanal in der jeweiligen assoziierten Kanalstruktur kann dadurch erzeugt werden, dass die jeweilige erste Steuerelektrode 141 mit der ersten Steuerspannung beaufschlagt wird.
  • Der erste Abschnitt 1-21 des aktiven Gebiets 1-2 weist eine erste charakteristische Transferkurve, d. h. einen charakteristischen Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals 13-21, während des Vorwärtsvorspannungszustands auf. Ein Beispiel für die erste charakteristische Transferkurve ist im linken Teil von 5 dargestellt.
  • Der zweite Abschnitt 1-22 des aktiven Gebiets 1-2 weist eine erste charakteristische Transferkurve, d. h. einen charakteristischen Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals 13-21, während des Vorwärtsvorspannungszustands auf. Ein Beispiel für die zweite charakteristische Transferkurve ist im rechten Teil von 5 dargestellt.
  • Da bei einer Ausführungsform (vgl. 2 (A)) die zweiten Steuerelektroden 152 sowohl im ersten Abschnitt 1-21 als auch im zweiten Abschnitt 1-22 vorhanden sind, sind basierend auf der Spannung des zweiten Steuersignals 13-22 mindestens die zweiten charakteristischen Transfer-Kurven veränderbar. Wahlweise können sowohl die ersten als auch die zweiten charakteristischen Transferkurven basierend auf der Spannung des zweiten Steuersignals 13-22 veränderbar sein.
  • Bei einer Ausführungsform ist bei einer gegebenen Spannung des ersten Steuersignals, die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung entspricht, die für eine gegebene Änderung der Spannung des zweiten Steuersignals 13-22 beobachtete Änderung des Laststroms im ersten Abschnitt verglichen mit der entsprechenden Änderung des Laststroms im zweiten Abschnitt 1-22 kleiner. Die beispielhafte Differenz zwischen dem ersten Abschnitt 1-21 und dem zweiten Abschnitt 1-22 ist in 5 für eine Übergangstemperatur von 25°C dargestellt. Dementsprechend kann die Änderung der Spannung des zweiten Steuersignals 13-22 (VGE2) eine Änderung von einer Spannung, die einem Sperrzustand zwischen Vth,p und Vth,n, z. B., 0 V, entspricht zu einer Spannung, die einem anderen Sperrzustand unter Vth,p, z. B., -15 V oder -8 V entspricht, oder umgekehrt, sein.
  • Falls vorhanden, hat im ersten Abschnitt 1-21 (linker Teil von 5) solch eine Änderung des zweiten Steuersignals 13-22 (VGE2) vergleichsweise wenig Einfluss auf die erste charakteristische Transferkurve; die Schwellenspannung ist ein bisschen erhöht, und die Änderungsrate des Laststroms Ic über die Spannung des ersten Steuersignals 13-21 (VGE1) ist verglichen mit dem Fall, in dem das zweite Steuersignal 13-22 (VGE2) hinsichtlich des Spannungswerts mit dem ersten Steuersignal 13-21 (VGE1) identisch ist, verringert bzw. 0V.
  • Aufgrund des Designs des zweiten Abschnitts 1-22, von dem Beispiele weiter unten erläutert werden, hat hingegen solch eine Änderung der Spannung des zweiten Steuersignals 13-22 (VGE2) von z. B. 0 V zu -15 V einen wesentlichen Einfluss auf die zweite charakteristische Transferkurve: Dort erreicht die Änderungsrate des Stroms Ic über die Spannung des ersten Steuersignals 13-21 (VGE1) ein Maximum, und danach nimmt der Laststrom Ic mit zunehmender Spannung des ersten Steuersignals 13-21 (VGE1) nur leicht zu. Bei einer gegebenen Spannung des ersten Steuersignals 13-21 (VGE1), z. B. 15 V, liegt zum Beispiel die Laststromänderung 1-21 unter 40%, z. B. unter 30% oder 20%, und die Laststromänderung im zweiten Abschnitt 1-22 liegt über 30% oder sogar über 40%, z. B. über 75%, z. B. über 100%.
  • Hinsichtlich des Vorstehenden sei darauf hingewiesen, dass die Änderung der Spannung des zweiten Steuersignals 13-22 (VGE2) von 0 V auf den Wert der Spannung des ersten Steuersignals 13-21 (VGE1), d. h.VGE2 = VGE1, nur ein erläuterndes Beispiel war. Für beide Abschnitte 1-21 in 1-22 können Source-Gebiete 101 neben dem zweiten Steuersignal angeordnet sein; wenn die Spannung des zweiten Steuersignals 13-22 (VGE2) den Schwellenwert Vth,n, übersteigt, können somit weitere Elektronen injiziert werden, was bei einigen Anwendungen wünschenswert sein kann und bei anderen Anwendungen zu vermeiden ist. Dementsprechend ist in 4, Variante (A), das Source-Gebiet 101 sowohl neben dem ersten Steuergraben 14 als auch dem zweiten Steuergraben 15 angeordnet (mit einem entsprechenden Einfluss der Spannung des zweiten Steuersignals 13-22 (VGE2) auf die Elektroneninjektion), in 4, Variante (B) ist in der Mesa 18 das Source-Gebiet 101 nur neben dem ersten Steuergraben 14, aber nicht neben dem zweiten Steuergraben 15 angeordnet (mit einem entsprechend reduzierten Einfluss auf die Spannung des zweiten Steuersignals 13-22 (VGE2) auf die Elektroneninjektion).
  • Allgemeiner ausgedrückt weist unter Bezugnahme auf 5, rechter Teil / zweiter Abschnitt 1-22, der zweite Abschnitt 1-22 bei einer Ausführungsform eine zweite charakteristische Transferkurve auf (d. h. Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals 13-21 (VGE1)), wobei die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals 13-22 (VGE2) veränderbar ist. Bei einer gegebenen Spannung des ersten Steuersignals 13-21 (VGE1), die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung entspricht, weist der sich ergebende Laststrom gemäß der zweiten charakteristischen Transferkurve (i) einen ersten Wert für das zweite Steuersignal mit dem gleichen Wert wie das erste Steuersignal (VGE1 = VGE2) und (ii) einen zweiten Wert für das zweite Steuersignal mit einem Wert entsprechend der additiven Umkehrung des ersten Steuersignals (e.g., VGE2 = -VGE2, vgl. untere gestrichelte Linie) auf, wobei (iii) sich der zweite Wert des sich ergebenden Laststroms höchstens auf die Hälfte oder sogar höchstens ein Drittel des ersten Werts des sich ergebenden Laststroms beläuft, wie beispielhaft in 5 dargestellt ist.
  • Bei einer Ausführungsform ist ein erster mittlerer effektiver Abstand im ersten Abschnitt 1-21 zwischen (i) den Kanalstrukturen, die durch die ersten Steuerelektroden 141 gesteuert werden, und (ii) den zweiten Steuerelektroden 151 größer als ein entsprechender zweiter mittlerer effektiver Abstand im zweiten Abschnitt 1-22. Dadurch kann die Wirkung der Spannung des zweiten Steuersignals 13-21 (VGE2) im ersten Abschnitt 1-21 verglichen mit der im zweiten Abschnitt 1-22 beobachteten Wirkung reduziert sein, z. B. auf eine oben beschriebene Weise. Speziellere Implementationsbeispiele werden nachfolgend beschrieben.
  • Auf 4, Varianten (A) und (B), Bezug nehmend, hängen die mittleren effektiven Abstände von der Breite der Mesa 18 ab, je breiter die Mesa 18, desto größer der Abstand zwischen den Kanalstrukturen (im Body-Gebiet 102), die durch die ersten Steuerelektroden 141 gesteuert werden, und der zweiten Steuerelektrode 151. Zum Beispiel kann die Breite der Mesa 18 (d. h. der mittlere Abstand zwischen den benachbarten Grabenisolatoren 142, 152 entlang der ersten lateralen Richtung X) kleiner als 2 µm, kleiner als 1,5 µm oder sogar kleiner als 700 nm sein. Alternativ oder zusätzlich können die mittleren effektiven Abstände basierend auf der Dotierstoffkonzentration in der Mesa 18, z. B. basierend auf der Bereitstellung des Barrieregebiets 105 vom ersten Leitfähigkeitstyp, das wahlweise implementiert sein kann, modifiziert sein und können eine Dotierstoffkonzentration aufweisen, die wesentlich größer als die Dotierstoffkonzentration des Drift-Gebiets 100 ist. Je höher die Dotierstoffkonzentration des Barrieregebiets 105, desto größer der mittlere effektive Abstand zwischen dem Source-Gebiet 101 und der zweiten Steuerelektrode. Zum Beispiel kann sich die Dosis des Barrieregebiets 105 auf 1 * 1013 cm-2 belaufen. Wenn solch ein Barrieregebiet vorhanden ist, könnten die oben erwähnten physischen Mesabreiten („kleiner als 2 µm, kleiner als 1,5 µm oder sogar kleiner als 700 nm“) auf kleiner als 1,5 µm, kleiner als 700 nm oder sogar kleiner als 400 nm reduziert sein, ohne den mittleren effektiven Abstand verglichen mit dem Fall, in dem kein Barrieregebiet 105 implementiert ist, zu ändern.
  • Bei einer anderen Ausführungsform beeinflusst im zweiten Abschnitt 1-22 die Spannung des zweiten Steuersignals 13-22 (VGE2) die durch die ersten Steuerelektroden 141 gesteuerten Inversionskanäle, z. B. wie vorstehend beschrieben und im rechten Teil in 5 dargestellt. Zum Beispiel ist der Einfluss der Spannung des zweiten Steuersignals 13-22 (VGE2) auf die durch die ersten Steuerelektroden 141 gesteuerten Inversionskanäle im zweiten Abschnitt 1-22 verglichen mit dem entsprechenden Einfluss im ersten Abschnitt 1-21 größer. Die Inversionskanäle können sich auf Lochkanäle um den ersten und zweiten Steuergraben 14, 15 im Drift-Gebiet 110 beziehen.
  • Zum Beispiel beläuft sich die Gesamtfläche des zweiten Abschnitts 1-22 auf mindestens 10%, auf mindestens 20%, 30% oder auf mindestens 45% der Gesamtfläche des aktiven Gebiets 1-2. Oder die Gesamtfläche des zweiten Abschnitts 1-22 liegt innerhalb des Bereichs von 70% bis 130% der Gesamtfläche des ersten Abschnitts 1-21. Die Gesamtfläche des ersten Abschnitts 1-21 kann sich auf mindestens 30% der verbleibenden Gesamtfläche des aktiven Gebiets 1-2, die nicht von dem zweiten Abschnitt 1-22 eingenommen ist, belaufen. Der zweite Abschnitt 1-22 kann den ersten Abschnitt 1-21 umgeben, wie in 2 dargestellt ist.
  • Hier sei darauf hingewiesen, dass hinter den Abschnitten 1-21 und 1-22 die Leistungshalbleitervorrichtung in ihrem aktiven Gebiet 1-2 weitere Abschnitte beinhalten kann, z. B. Abschnitte, die ähnlich konfiguriert wie Abschnitt 1-22 sind, aber in denen der Abstand verglichen mit Abschnitt 1-21 auf einen geringeren oder höheren Grad implementiert ist. Zum Beispiel wird bei einer ersten Variation des zweiten Abschnitts 1-22 das Maximum der Änderungsrate des Stroms Ic über die Spannung des ersten Steuersignals 13-21 (VGE1) bei 20% des Nennlaststroms Ic erreicht, und bei einer zweiten Variation des zweiten Abschnitts 1-22 wird das Maximum der Änderungsrate des Stroms Ic über die Spannung des ersten Steuersignals 13-21 (VGE1) bei 50% des Nennlaststroms Ic erreicht, und bei einer dritten Variation des zweiten Abschnitts 1-22 wird das Maximum der Änderungsrate des Stroms Ic über die Spannung des ersten Steuersignals 13-21 (VGE1) bei 150% of the des Nennlaststroms Ic erreicht.
  • Die oben beschriebenen Ausführungsformen beinhalten die folgenden Erkenntnisse: das aktive Gebiet 1-2 der Leistungshalbleitervorrichtung 1 kann in einen oder mehrere erste Abschnitte 1-21 und einen oder mehrere zweite Abschnitte 1-22 unterteilt sein, wobei diese räumlich verschiedenen Abschnitte verschieden konfiguriert sein können, um gewünschte Schalteigenschaften der Leistungshalbleitervorrichtung 1 zu erreichen. Beide Abschnitte 1-21 und 1-22 werden basierend auf beiden Steuersignalen gesteuert, wobei das zweite Signal verglichen mit dem zweiten Abschnitt 1-22 weniger Wirkung auf den ersten Abschnitt 1-21 hat, zum Beispiel beim Ändern des Werts der Spannung des zweiten Steuersignals um Vth,p, z. B. von 0 V bis - 8 V, oder umgekehrt. Gemäß einigen Ausführungsformen werden beide Abschnitte 1-21 und 1-22 basierend auf beiden Steuersignalen gesteuert, wobei das zweite Signal verglichen mit dem zweiten Abschnitt 1-22 weniger Wirkung auf den ersten Abschnitt 1-21 hat, zum Beispiel beim Ändern des Werts der Spannung des zweiten Steuersignals über Vth,n, z. B. von 0 V auf VGE2 = VGE1 oder umgekehrt. Zum Beispiel kann durch nicht vollständig synchrones, aber mit einer Zeitverzögerung, Bereitstellen des ersten und zweiten Steuersignals ein vorteilhaftes Schaltverhalten erreicht werden, wie nachfolgend ausführlicher erläutert wird.
  • Gemäß in den 3 und 4 dargestellten Ausführungsformen sind die ersten Steuerelektroden 141 in den ersten Steuergräben 14 angeordnet und durch einen jeweiligen ersten Grabenisolator 142 von dem Halbleiterkörper 10 isoliert. Ebenso sind die zweiten Steuerelektroden 151 in den zweiten Steuergräben 15 angeordnet und durch einen jeweiligen zweiten Grabenisolator 152 von dem Halbleiterkörper 10 isoliert.
  • Ferner sind die Halbleiterkanalstrukturen in den Mesas 18 des Halbleiterkörpers 10 angeordnet, wobei die Mesas 18 mindestens durch die Steuergräben 14, 15 lateral begrenzt sind.
  • Wie ferner dargestellt ist, umfasst die Leistungshalbleitervorrichtung 1 gemäß diesen Ausführungsformen mehrere Source-Gräben 16 in mindestens dem ersten Abschnitt 1-21 und wahlweise auch dem zweiten Abschnitt 1-22, wobei jeder Source-Graben 16 eine Source-Elektrode 161 umfasst, die mit dem ersten Lastanschluss 11 elektrisch verbunden und durch einen jeweiligen dritten Grabenisolator 162 von dem Halbleiterkörper 10 isoliert ist.
  • Das Graben-Mesa-Muster, das in der vereinfachte Darstellung von 10 nicht gezeigt ist, ist an einer Vorderseite 110 konfiguriert. Die die Kanalstrukturen beinhaltenden Mesas 18 sind zum Beispiel über erste Kontaktstopfen 111 mit dem ersten Lastanschluss 11 elektrisch verbunden. Zum Beispiel ist in jeder Mesa 18 der Kontaktstopfen 111 sowohl mit dem Source-Gebiet 101 als auch dem Body-Gebiet 102 elektrisch verbunden.
  • Neben den Mesas 18 kann das Graben-Mesa-Muster eine Mesa 19 von einem zweiten Typ beinhalten, die kein Source-Gebiet 101 umfasst und die mit dem ersten Lastanschluss 11 (vgl. 3, Varianten (1) bis (3)) verbunden sein kann oder nicht damit verbunden ist (vgl. 3, Variante (2), mittlere Mesa 19). Jedoch kann auch die Mesa 19 vom zweiten Typ mit einem Abschnitt des Body-Gebiets 102 versehen sein, wie dargestellt ist.
  • Wahlweise kann zwischen dem Body-Gebiet 102 und dem Drift-Gebiet 100 ein Barrieregebiet 105 angeordnet sein. Sowohl das Barrieregebiet 105 als auch das Drift-Gebiet 100 sind vom ersten Leitfähigkeitstyp, wobei die Dotierstoffkonzentration des Barrieregebiets 105 verglichen mit der Dotierstoffkonzentration des Drift-Gebiets größer sein kann.
  • Unter kurzer Bezugnahme auch auf 10 erstreckt sich das Drift-Gebiet 100 entlang der Vertikalrichtung Z, bis es an das Emittergebiet 108 vom zweiten Leitfähigkeitstyp anschließt, das gemäß einer oder mehreren Ausführungsformen mit dem zweiten Lastanschluss 12 elektrisch verbunden ist.
  • Das Graben-Mesa-Muster im ersten Abschnitt 1-21 kann verschiedenartig konfiguriert sein, wobei nunmehr einige Beispiele dargeboten werden. Auf 3, Variante (1), Bezug nehmend, wird die Mesa 18 zum Beispiel durch einen der ersten Steuergräben 14 und einen der Source-Gräben 16, aber nicht durch einen der zweiten Steuergräben 15, lateral begrenzt. Zusammen mit dem Source-Graben 16 begrenzt der zweite Steuergraben 15 lateral die Mesa 19 vom zweiten Typ. Die Mesa 19 vom zweiten Typ kann gegebenenfalls ein Source-Gebiet 101 beinhalten. Analog dazu wird bei Variante (2), die Mesa 18 durch einen der ersten Steuergräben 14 und einen der Source-Gräben 16, aber nicht durch einen der zweiten Steuergräben 15, begrenzt. Zusammen mit dem ersten Steuergraben 14 begrenzen die zweiten Steuergräben lateral eine Mesa 19 vom zweiten Typ, die mit dem ersten Lastanschluss 11 nicht elektrisch verbunden ist (d. h. als eine Dummy-Mesa wirkt), und zusammen mit dem Source-Graben eine Mesa 19 vom zweiten Typ, die mit dem ersten Lastanschluss 11 elektrisch verbunden ist. Variante (3) entspricht Variante (1) mit ausgetauschten Positionen des ersten Steuergrabens 14 und des Source-Grabens 16. Bei jeder der drei dargestellten Varianten ist die zweite Steuerelektrode 151 nicht neben der Mesa 18 angeordnet, wo der Inversionskanal durch die erste Steuerelektrode 141 erzeugt wird. Gemäß den in 3 dargestellten Ausführungsformen beinhaltet die Mesa 18 vom ersten Typ das Source-Gebiet 101, um die Injektion von Ladungsträgern vom ersten Leitfähigkeitstyp, z. B. Elektronen im Fall eines Source-Gebiets 101 vom n-Typ, in den Inversionskanal neben der ersten Steuerelektrode 141 zu gestatten. In der Mesa 19 vom zweiten Typ kann ein weiterer Leitungskanal gebildet sein, wenn die Spannung des zweiten Steuersignals (VGE2) an der zweiten Steuerelektrode 151 einen Wert hat, der einem niedrigen Pegel (z. B. -15 V) des zweiten Steuersignals VGE2 entspricht. Der weitere Leitungskanal kann zumindest vornehmlich aus Ladungsträgern vom zweiten Leitfähigkeitstyp, z. B. Löchern, bestehen.
  • Im zweiten Abschnitt 1-22 kann, wie in 4 dargestellt ist, sowohl einer der ersten Steuergräben 14 als auch einer der zweiten Steuergräben 15 die Mesa 18 lateral begrenzen. Aufgrund des geringeren Abstands zwischen dem Inversionskanal und der zweiten Steuerelektrode 151 ist der Einfluss des zweiten Steuersignals 13-22 auf den Verlauf der zweiten charakteristischen Transferkurve des zweiten Abschnitts 1-22 verglichen mit seinem Einfluss auf den Verlauf der ersten charakteristischen Transferkurve des ersten Abschnitts 1-21 größer.
  • Bei einer Ausführungsform ist die Anzahl von zweiten Steuerelektroden 151 pro Flächeneinheit im zweiten Abschnitt 1-22 G2/A2 größer als die Anzahl von zweiten Steuerelektroden (151) pro Flächeneinheit im ersten Abschnitt 1-21, G2/A1. Durch diese Maßnahme kann zum Beispiel gewährleistet werden, dass im ersten Abschnitt 1-21 der erste mittlere effektive Abstand zwischen (i) den Kanalstrukturen, die durch die ersten Steuerelektroden 141 gesteuert werden, und (ii) den zweiten Steuerelektroden 151 größer als ein entsprechender zweiter mittlerer effektiver Abstand im zweiten Abschnitt 1-22 ist.
  • Eine weitere Möglichkeit zum Erreichen des reduzierten Einflusses des zweiten Steuersignals im ersten Abschnitt 1-21 besteht darin, das Barrieregebiet105 entsprechend lateral zu strukturieren, wie vorstehend unter Bezugnahme auf 4 erläutert wurde. Zum Beispiel ist eine mittlere Dotierstoffkonzentration des Barrieregebiets 105 im ersten Abschnitt 1-21 größer als eine mittlere Dotierstoffkonzentration des Barrieregebiets 105 im zweiten Abschnitt 1-22. Da das Barrieregebiet 105 als „zwischen“ dem Inversionskanal in der Mesa 18 und der zweiten Steuerelektrode 152 angeordnet betrachtet werden kann, ergibt eine höhere Dotierstoffkonzentration des Barrieregebiets 105 einen höheren spezifischen Widerstand für die Löcher und folglich eine Zunahme des effektiven Abstands zwischen (i) dem Kanalgebiet im Source-Gebiet 101 neben der ersten Steuerung 141 und (ii) der zweiten Steuerelektrode 151 im zweiten Steuergraben 15. Eine andere Möglichkeit zum Erreichen des reduzierten Einflusses des zweiten Steuersignals im ersten Abschnitt 1-21 besteht darin, zu gewährleisten, dass ein mittlerer Abstand zwischen einer jeweiligen der ersten Steuerelektroden 141 und einer jeweiligen der zweiten Steuerelektroden 151 im ersten Abschnitt 1-21 größer als ein entsprechender mittlerer Abstand im zweiten Abschnitt 1-22 ist. Noch eine weitere Möglichkeit besteht darin, zu gewährleisten, dass eine mittlere Anzahl von Source-Gräben 16, die zwischen benachbarten Halbleiterkanalstrukturen im ersten Abschnitt 1-21 angeordnet sind, größer als eine mittlere Anzahl von Source-Gräben 16, die zwischen benachbarten Halbleiterkanalstrukturen im zweiten Abschnitt 1-22 angeordnet sind, ist. Noch eine weitere Möglichkeit zum Modulieren des Grads des Einflusses des zweiten Steuersignals besteht darin, dass das durchschnittliche Verhältnis zwischen der Grabenisolatordicke 142 und 152 im ersten Abschnitt 1-21 verglichen mit dem zweiten Abschnitt 1-22 geringer ist. Im zweiten Abschnitt 1-22 kann die Dicke des zweiten Grabenisolators 152 zum Beispiel kleiner als im ersten Abschnitt 1-22 sein, und die Dicke des ersten Grabenisolators 142 im zweiten Abschnitt 1-22 kann die gleiche wie im ersten Abschnitt 1-21 sein.
  • Auf 6 Bezug nehmend, können im zweiten Abschnitt 1-22 die erste Steuerelektrode 141 und die zweite Steuerelektrode 151 sogar im gleichen Graben 1415 vorgesehen sein. Da die erste Steuerelektrode 141 mit dem ersten Steuersignal 13-21 beaufschlagt wird und die zweite Steuerelektrode 151 mit dem zweiten Steuersignal 13-22, das von dem ersten Steuersignal 13-21 verschieden ist, beaufschlagt wird, muss eine Isolation der beiden Steuerelektroden 141, 151 in dem Graben 1415 basierend auf einer entsprechenden Konfiguration des ersten und zweiten Grabenisolators 142, 152 gewährleistet werden. Die erste Steuerelektrode 141 ist in einem oberen Abschnitt des Grabens 1415 in der Nähe des Source-Gebiets 101 angeordnet. Die zweite Steuerelektrode 152 ist unter der ersten Steuerelektrode 141 angeordnet. Zum Beispiel kann die Grenze zwischen den beiden Steuerelektroden 141, 151 auf der vertikalen Höhe angeordnet werden, auf der das Body-Gebiet 102 an das Barrieregebiet 105 (falls vorhanden) bzw. an das Drift-Gebiet 100 (falls kein Barrieregebiet 105 implementiert ist) anschließt.
  • Unter Bezugnahme jeweils auf die 3, 4 und 6 kann eine Isolierschicht 191 an der ersten Seite 110 für eine lokale elektrische Isolierung zwischen dem ersten Lastanschluss 11 und dem Halbleiterkörper 10 vorgesehen sein.
  • Auf 7 Bezug nehmend, kann bei einer Ausführungsform das aktive Gebiet 1-2 ferner einen dritten Abschnitt 1-23 umfassen, der eine Teilmenge der zweiten Steuerelektroden 151 beinhaltet. Der dritte Abschnitt 1-23 bildet zum Beispiel einen Diodenabschnitt, so dass die Leistungshalbleitervorrichtung (1) eine RC-IGBT-Konfiguration aufweist. In einem Gebiet an der zweiten Seite 120, das einer vertikalen Projektion des dargestellten dritten Abschnitts 1-23 entspricht, kann der Halbleiterkörper 10 dementsprechend konfiguriert sein, z. B., indem er statt des Emittergebiets 108 vom zweiten Leitfähigkeitstyp Gebiete vom ersten Leitfähigkeitstyp aufweist, die mit dem zweiten Lastanschluss 12 elektrisch verbunden sind. Zusätzlich zu dem/den ersten Abschnitt(en) 1-21 und dem/den zweiten Abschnitt(en) 1-22 können in dem aktiven Gebiet 1-2 verschiedene Diodenabschnitte vorgesehen sein, zum Beispiel um der Vorrichtung 1 verbesserte Rückwärtsleitfähigkeits(RC)-Eigenschaften zu verleihen. In Abhängigkeit von der Anwendung können solche verschiedenen Diodenabschnitte mindestens 10 bis 35% des aktiven Gebiets 1-2 bilden. Zum Beispiel wird der dritte Abschnitt 1-23 allein basierend auf dem zweiten Steuersignal 13-22 gesteuert.
  • Die Ausführungsform von 2, Variante (B) (wo kein erster Abschnitt 1-21 vorhanden ist) kann ebenso einen dritten Abschnitt 1-23 im aktiven Gebiet 1-2 beinhalten, vgl. 2(C). Bei der Ausführungsform von 2(C) kann das aktive Gebiet 1-2 den zweiten Abschnitt 1-22 und den dritten Abschnitt 1-23 umfassen, was zum Beispiel zu einem RC-IGBT wie oben beschrieben führt. Zum Beispiel kann die Ausführungsform ohne das erste Gebiet 1-21 sein.
  • Unabhängig davon, ob die Leistungshalbleitervorrichtung 1 den ersten Abschnitt 1-21 und/oder den dritten Abschnitt 1-23 im aktiven Gebiet 1-2 umfasst, kann die Vorrichtung basierend auf dem ersten Steuersignal 13-21 (VGE1) und dem zweiten Steuersignal 13-22 (VGE2) gesteuert werden, wie in 11 beispielhaft dargestellt ist. Zum Einschalten der Leistungshalbleitervorrichtung 1 wird zum Beispiel die Spannung des ersten Steuersignals 13-21 (VGE1) von dem niedrigen Pegel (z. B. -8 V oder -15 V) zu dem hohen Pegel (z. B. 15 V) geändert, was zu der Erzeugung von Inversionskanälen in den Body-Gebieten 102 führt. Etwas später wird mit einer ersten Zeitverzögerung tdelay,1 auch die Spannung des zweiten Steuersignals 13-22 (VGE2) von dem niedrigen Pegel (z. B. -8 V oder -15 V) zu dem hohen Pegel (z. B. 15 V) geändert. Die erste Zeitverzögerung tdelay, i kann zum Beispiel 3 µs betragen. Dies führt zu einer weiteren Elektroneninjektion. Das verzögerte „Einschalten“ des zweiten Steuersignals kann für die kurze Detektion verwendet werden. Alternativ kann tdelay,1 null / nahe null sein, um Einschaltverluste zu reduzieren. Vor dem vollständigen Abschalten der Vorrichtung wird die Spannung des zweiten Steuersignals 13-22 (VGE2) von dem hohen Pegel (z. B. 15 V) zu dem niedrigen Pegel (z. B. -8 V oder -15 V) geändert, was zu einer Sättigung der Vorrichtung 1 vor dem vollständigen Abschalten und somit zu einer Reduzierung von Schaltverlusten führt. Bei einer zweiten Zeitverzögerung tdelay,2, die gegebenenfalls mit der ersten Zeitverzögerung identisch sein kann, folgt das erste Steuersignal, d. h. wird auch von dem hohen Pegel (z. B. 15 V) zu dem niedrigen (z. B. -8 V oder -15 V) geändert, was zu dem Abschalten des Laststroms führt.
  • Nunmehr auf die 8 und 9 Bezug nehmend, soll ein beispielhaftes spezielles Verfahren zum Betreiben einer Halbbrücke 2 beschrieben werden. Die Halbbrücke 2 umfasst eine erste Leistungshalbleitervorrichtung 1-A, die nachfolgend als erster RC-IGBT 1-A bezeichnet wird, und eine zweite Leistungshalbleitervorrichtung 1-B, die nachfolgend als zweiter RC-IGBT 1-B bezeichnet wird. Der erste IGBT 1-A und der zweite RC-IGBT 1-B können z. B. gemäß einer der vorstehend beschriebenen Ausführungsformen identisch konfiguriert sein. Somit entsprechen die in den 8 und 9 verwendeten Bezugszahlen den vorstehend verwendeten Bezugszahlen und sind bei Bezug auf den ersten RC-IGBT 1-A zusätzlich mit einem ‚A‘ und bei Bezug auf den zweiten RC-IGBT 1-B mit einem ‚B‘ versehen. Zusätzlich zu den Lastanschlüssen 11-A, 12-A, 11-B und 12-B sind Steueranschlüsse 13-1A, 13-2A, 13-1B und 13-2B dargestellt. Dieser Anschlüsse sind mit der jeweiligen ersten und zweiten Steuerelektrode elektrisch verbunden.
  • Allgemein umfasst das Verfahren: Bereitstellen eines ersten Steuersignals 13-21A für die mehreren ersten Steuerelektroden 141 des ersten RC-IGBTs 1-A und Bereitstellen eines zweiten Steuersignals 13-22A für die mehreren zweiten Steuerelektroden151 des ersten IGBTs 1-A und Bereitstellen eines weiteren ersten Steuersignals 13-21B für die mehreren ersten Steuerelektroden 141 des zweiten RC-IGBTs 1-B und Bereitstellen eines weiteren zweiten Steuersignals 13-22B für die mehreren zweiten Steuerelektroden 151 des zweiten RC-IGBTs 1-B.
  • Zum Beispiel wird das erste Steuersignal 13-21A als eine Spannung zwischen dem ersten Steueranschluss 13-1A des ersten RC-IGBTs 1-A und dem ersten Lastanschluss 11-A des ersten RC-IGBTs 1-A bereitgestellt. Zum Beispiel ist das erste Steuersignal 13-21A ein erstes Gate-Signal, das z. B. durch eine (nicht dargestellte) Ansteuerungseinheit bereitgestellt wird.
  • Zum Beispiel wird das zweite Steuersignal 13-22A als eine Spannung zwischen dem zweiten Steueranschluss 13-2A des ersten RC-IGBTs 1-A und dem ersten Lastanschluss 11-A des ersten RC-IGBTs 1-A bereitgestellt. Zum Beispiel ist das zweite Steuersignal 13-22A ein zweites Gate-Signal für den ersten RC-IGBT 1-A, das z. B. durch die (nicht dargestellte) Ansteuerungseinheit bereitgestellt wird.
  • Zum Beispiel wird das weitere erste Steuersignal 13-21B als eine Spannung zwischen dem ersten Steueranschluss 13-1B des zweiten RC-IGBTs 1-B und dem ersten Lastanschluss 11-B des zweiten RC-IGBTs 1-B bereitgestellt. Zum Beispiel ist das zweite IGBT-Steuersignal 13-21B ein erstes Gate-Signal für den zweiten RC-IGBT 1-B, das z. B. durch eine weitere (nicht dargestellte) Ansteuerungseinheit bereitgestellt wird.
  • Zum Beispiel wird das weitere zweite Steuersignal 13-22B als eine Spannung zwischen dem zweiten Steueranschluss 13-2B des zweiten RC-IGBTs 1-B und dem ersten Lastanschluss 11-B des zweiten RC-IGBTs 1-B bereitgestellt. Zum Beispiel ist das weitere zweite Steuersignal 13-22B ein zweites Gate-Signal für den zweiten RC-IGBT 1-B, das z. B. durch die weitere (nicht dargestellte) Ansteuerungseinheit bereitgestellt wird.
  • Basierend auf der Steuerung stellt die Halbbrückenschaltung einen Strom IL für eine induktive Last 21 bereit. Zum Beispiel kann die Halbbrückenschaltung 2 Teil einer Vollbrückenschaltung oder einer anderen Schaltungstopologie sein und ist zum Invertieren eines DC-Eingangssignals (z. B. der Spannung über den zweiten Lastanschluss 12-A des ersten RC-IGBTs 1-A und den ersten Lastanschluss 11-B des zweiten RC-IGBTs 1-B) in ein AC-Ausgangssignal, z. B. den Laststrom IL konfiguriert. Zum Beispiel befindet sich in jedem Halbzyklus des Laststroms IL einer der zwei RC-IGBTs 1-A, 1-B im Dioden-/Rückwärtsbetrieb und befindet sich der andere im IGBT-/Vorwärtsbetrieb; nach jedem Halbzyklus ändert sich der Betrieb von dem Dioden-/Rückwärtsbetrieb zu dem IGBT-/Vorwärtsbetrieb bzw. von dem IGBT-/Vorwärtsbetrieb zu dem Dioden-/Rückwärtsbetrieb.
  • Zum Beispiel befindet sich in jedem Halbzyklus des Stroms IL einer der zwei RC-IGBTs 1-A, 1-B im Dioden-/Rückwärtsbetrieb und befindet sich der andere im IGBT-/Vorwärtsbetrieb; nach jedem Halbzyklus ändert sich der Betrieb von dem Dioden-/Rückwärtsbetrieb zu dem IGBT-/Vorwärtsbetrieb bzw. von dem IGBT-/Vorwärtsbetrieb zu dem Dioden-/Rückwärtsbetrieb.
  • Zum Beispiel kann der RC-IGBT 1 -A/ 1 -B der Halbbrückenschaltung 2, der sich im IGBT-/Vorwärtsbetrieb befindet, auf eine herkömmliche Weise, z. B. mindestens basierend auf dem ersten Steuersignal 13-21A bzw. mindestens basierend auf dem weiteren ersten Steuersignal 13-21B gesteuert werden. Darüber hinaus kann der RC-IGBT 1-A/1-B der Halbbrückenschaltung 2, der sich im IGBT-/Vorwärtsbetrieb befindet, auch basierend auf dem zweiten Steuersignal 13-22A bzw. basierend auf dem weiteren zweiten Steuersignal 13-22B gesteuert werden.
  • Ferner können gemäß hier beschriebener Ausführungsformen das zweite Steuersignal 13-22A und das weitere zweite Steuersignal 13-22B in Abhängigkeit von einer Stromrichtung des Halbbrücken-Stroms IL bereitgestellt werden. Zum Beispiel kann der RC-IGBT 1-A/1-B der Halbbrückenschaltung 2, der sich im Dioden-/Rückwärtsbetrieb befindet, mindestens basierend auf dem zweiten Steuersignal 13-22A bzw. mindestens basierend auf dem weiteren zweiten Steuersignal 13-22B gesteuert werden, die beide in Abhängigkeit von einer Stromrichtung des Stroms IL erzeugt werden. Darüber hinaus kann der RC-IGBT 1-A/1-B der Halbbrückenschaltung 2, der sich im Dioden-/Rückwärtsbetrieb befindet, auch basierend auf dem ersten Steuersignal 13-21A bzw. basierend auf dem weiteren ersten Steuersignal 13-21B gesteuert werden.
  • Das Verfahren kann daher ferner Detektieren einer Richtung eines Halbbrückenlaststroms IL und Bereitstellen sowohl des ersten Plasmasteuersignals 13-22A als auch des zweiten Plasmasteuersignals 13-22B in Abhängigkeit von der detektierten Laststromrichtung umfassen.
  • Die in 9 dargestellten Steuerschemata beziehen sich auf den Fall, in dem sich der erste RC-IGBT 1-A im Diodenbetrieb befindet und sich der zweite RC-IGBT 1-B im IGBT-Betrieb befindet. Zum Beispiel kann das zweite Steuersignal 13-22A so bereitgestellt werden, dass es einen Entsättigungsbetrieb vor einem Ende eines durch das erste Steuersignal 13-21A definierten Einschaltimpulses auslöst.
  • Zum Beispiel wird der Entsättigungsbetrieb basierend auf einem Einschaltimpuls des zweiten Steuersignals 13-22A ausgelöst. 18 zeigt einige Varianten (1) - (3) eines solchen Einschaltimpulses (der hier als ein Entsättigungsimpuls betrachtet werden kann). Der Einschaltimpuls des ersten Plasmasteuersignals 13-22A liegt zum Beispiel innerhalb eines durch den Einschaltimpuls des ersten Steuersignals 13-21A definierten Zeitrahmens (vgl. Variante (1), Variante (2)-(i) und Variante (3)-(i)). Zum Beispiel beläuft sich die Dauer des Einschaltimpulses des zweiten Steuersignals 13-22A auf weniger als 30% oder weniger als 10% der Dauer des Einschaltimpulses des ersten IGBT-Steuersignals 13-21A (vgl. alle Varianten in 9).
  • Die Entsättigungsdauern können von der Dicke d des Halbleiterkörpers 10 abhängig sein. Zum Beispiel weist die Entsättigungsdauer in µs einen Betrag in dem Bereich der Halbleiterkörperdicke d (in µm) dividiert durch 50 bis zu der Halbleiterkörperdicke d (in µm) dividiert durch zehn auf.
  • Ferner kann der Einschaltimpuls des zweiten Steuersignals 13-22A zu dem gleichen Zeitpunkt wie der Einschaltimpuls des ersten Steuersignals 13-21A enden (vgl. Variante (1), Variante (2)-(i) und Variante (3)-(i)). Ferner kann der Einschaltimpuls des zweiten Steuersignals 13-22A die gleiche Größe wie der Einschaltimpuls des ersten Steuersignals 13-21A aufweisen. Oder der Einschaltimpuls des zweiten Steuersignals 13-22A ersetzt einen Zeitrahmen, der durch den Einschaltimpuls des ersten Steuersignals 13-21A definiert wird (Variante (2)-(ii) und Variante (3)-(ii)), und/oder weist eine geringere Größe (z. B. kleiner als 70% oder kleiner als 55 %) als der Einschaltimpuls des ersten Steuersignals 13-21A auf (vgl. Variante (2)-(i) und Variante (2)-(ii)).
  • Gemäß einer oder mehreren Ausführungsformen wird die Halbleiterbrückenschaltung 2 mit einer Schaltfrequenz betrieben, wobei die Beziehungen zwischen den Steuersignalen 13-21A/B, 13-22A/B, wie oben beschrieben, in jeder Periode der Schaltfrequenz befolgt werden. Die Schaltfrequenz kann innerhalb des Bereichs von 100 Hz bis 100 kHz liegen.
  • Gemäß Ausführungsformen des hier beschriebenen Verfahrens können die beiden RC-IGBTs 1-A und 1-B, wenn sie sich in dem IGBT-/Vorwärtsmodus befinden, auf eine herkömmliche Weise basierend mindestens auf dem jeweiligen Steuersignal 13-21A/B gesteuert werden. Wahlweise ist es möglich, die beiden RC-IGBTs 1-A und 1-B, wenn sie sich in dem IGBT-/Vorwärtsmodus befinden, auch basierend auf dem zweiten Steuersignal 13-22A/B, zu steuern, z. B. um den jeweiligen RC-IGBT 1-A/B vor oder nach dem Ausschalten zu entsättigen. Zum Beispiel löst das erste Steuersignal 13-21A die Entsättigung aus, und das zweite Steuersignal 13-22A initialisiert den Ausschaltprozess. In dem IGBT-Modus können sowohl das jeweilige erste Steuersignal 13-21A/B als auch das jeweilige zweite Steuersignal 13-22A/B im Wesentlichen identische Pulsbreiten aufweisen, wobei der optionale Unterschied die Zeitverzögerungen sind, wobei, wie oben beschrieben, auch synchrone Signalverläufe möglich sind, wobei daher das jeweilige erste Steuersignal 13-21A/B und das jeweilige zweite Steuersignal 13-22A/B identisch sind.
  • Gemäß Ausführungsformen des hier beschriebenen Verfahrens können die beiden RC-IGBTs 1-A und 1-B, wenn sie sich in dem Dioden-/Rückwärtsmodus befinden, auf eine herkömmliche Weise basierend auf mindestens dem jeweiligen ersten Steuersignal 13-21A/B gesteuert werden. Zum Beispiel ist das erste Steuersignal 13-21A eine invertierte Version des weiteren ersten Steuersignals 13-21B (wobei Totzeiten befolgt werden). Wahlweise ist es möglich, die beiden RC-IGBTs 1-A und 1-B, wenn sie sich in dem Dioden-/Rückwärtsmodus befinden, auch basierend auf dem jeweiligen Steuersignal 13-22A/B zu steuern, z. B. um den jeweiligen RC-IGBT 1-A/B um die Ausschaltzeit herum zu entsättigen (vgl. 9). In dem Diodenmodus können das jeweilige erste Steuersignal 13-21A/B und das jeweilige zweite Steuersignal 13-22A/B im Wesentlichen unterschiedliche Pulsbreiten aufweisen. Zum Beispiel beträgt die Pulsbreite des zweiten Steuersignals weniger als 50% oder weniger als 30% oder sogar weniger als 10% der Pulsbreite des ersten Steuersignals. Nicht nur die Pulsbreite kann im Vergleich zu dem IGBT-Steuersignal kleiner sein, sondern auch der Amplitudenbereich des zweiten Steuersignals. Der Impuls des zweiten Steuersignals kann zu verschiedenen Zeiten um die durch das erste Steuersignal definierte Ausschaltzeit herum erfolgen. Das heißt, während des Diodenbetriebs und basierend auf dem zweiten Steuersignal kann ein definierter Entsättigungsbetrieb um das Ausschalten herum (basierend auf dem ersten Steuersignal) des RC-IGBTs ausgeführt werden. Die Form des Entsättigungsimpulses kann basierend auf der Konfiguration des RC-IGBTs eingestellt werden.
  • Das Verfahren kann Detektieren der Betriebsart (Diodenbetrieb oder IGBT-Betrieb) basierend auf dem Halbbrückenlaststrom (vgl. Bezugszeichen IL) und Bereitstellen des jeweiligen zweiten Steuersignals entweder gemäß dem IGBT-Betriebsschema oder gemäß dem Diodenbetriebsschema (z. B. 9) in Abhängigkeit von der detektierten Halbbrückenlaststromrichtung umfassen.
  • Die verschieden konfigurierten Abschnitte 1-21 und 1-22 gestatten ferner eine verbesserte Bewältigung einer Kurzschlusssituation, wenn sich die Vorrichtung 1 im Vorwärtsmodus befindet. Wenn z. B. eine plötzliche Zunahme des (Chip-)Laststroms detektiert wird, kann das zweite Steuersignal 13-22 anfangs auf einen Wert eingestellt werden, der dem Sperrzustand der Vorrichtung entspricht (z. B. eine negative Spannung), so dass der Laststrom begrenzt wird. Das erste Steuersignal 13-21 wird anschließend auch nur auf einen Wert eingestellt, der dem Sperrzustand der Vorrichtung entspricht (z. B. auf eine negative Spannung), wenn die Fehlerdetektion deutlich anzeigt, dass ein Kurzschluss detektiert worden ist und dass daher der plötzliche Anstieg des Laststroms nicht auf einen anderen Grund, z. B. eine Oszillation am Laststrom, zurückzuführen ist.
  • Es werden hier auch Ausführungsformen eines Verfahrens zur Herstellung einer Leistungshalbleitervorrichtung dargeboten.
  • Bei einer Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; eines aktiven Gebiets mit einem ersten Abschnitt und einem zweiten Abschnitt, die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrerer erster Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt und mehrerer zweiter Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt. Die ersten Steuerelektroden sind dazu konfiguriert, mit einem ersten Steuersignal beaufschlagt zu werden. Die zweiten Steuerelektroden sind dazu konfiguriert, mit einem zweiten Steuersignal beaufschlagt zu werden. Es befinden sich mehrere Halbleiterkanalstrukturen in dem Halbleiterkörper, die sich sowohl im ersten Abschnitt als auch im zweiten Abschnitt erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; der erste Abschnitt in einem Vorwärtsvorspannungszustand eine erste charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals, aufweist; und der zweite Abschnitt eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals, aufweist, wobei mindestens die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals veränderbar ist. Bei einer gegebenen Spannung des ersten Steuersignals, die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung entspricht, ist die für eine gegebene Änderung der Spannung des zweiten Steuersignals beobachtete Änderung des Laststroms im ersten Abschnitt verglichen mit der entsprechenden Änderung des Laststroms im zweiten Abschnitt kleiner. Wahlweise können sowohl die ersten als auch die zweiten charakteristischen Transferkurven basierend auf der Spannung des zweiten Steuersignals veränderbar sein.
  • Bei einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; eines aktiven Gebiets mit einem ersten Abschnitt und einem zweiten Abschnitt, die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrerer erster Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt und mehrerer zweiter Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt, wobei sich mehrere Halbleiterkanalstrukturen in dem Halbleiterkörper sowohl im ersten Abschnitt also im zweiten Abschnitt erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen. Im ersten Abschnitt ist ein erster mittlerer effektiver Abstand zwischen (i) den Kanalstrukturen, die durch die ersten Steuerelektroden gesteuert werden, und (ii) den zweiten Steuerelektroden größer als ein entsprechender zweiter mittlerer effektiver Abstand im zweiten Abschnitt.
  • Bei einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; eines aktiven Gebiets mit einem zweiten Abschnitt, der dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrerer erster Steuerelektroden im zweiten Abschnitt und mehrerer zweiter Steuerelektroden im zweiten Abschnitt. Die ersten Steuerelektroden sind dazu konfiguriert, mit einem ersten Steuersignal beaufschlagt zu werden. Die zweiten Steuerelektroden sind dazu konfiguriert, mit einem zweiten Steuersignal beaufschlagt zu werden. Es befinden sich mehrere Halbleiterkanalstrukturen im Halbleiterkörper und erstrecken sich im zweiten Abschnitt, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromfiihrung in der assoziierten Halbleiterkanalstruktur zu erzeugen; wobei im zweiten Abschnitt die Spannung des zweiten Steuersignals die durch die ersten Steuerelektroden gesteuerten Inversionskanäle beeinflusst.
  • Bei noch einer weiteren Ausführungsform umfasst ein Verfahren zur Herstellung einer Leistungshalbleitervorrichtung Bilden der folgenden Komponenten: eines Halbleiterkörpers, der mit einem ersten Lastanschluss und einem zweiten Lastanschluss gekoppelt ist; eines aktiven Gebiets mit einem ersten Abschnitt und einem zweiten Abschnitt, die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss und dem zweiten Lastanschluss zu führen; elektrisch isoliert von dem ersten Lastanschluss und dem zweiten Lastanschluss, mehrerer erster Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt und mehrerer zweiter Steuerelektroden sowohl im ersten Abschnitt als auch im zweiten Abschnitt. Die ersten Steuerelektroden sind dazu konfiguriert, mit einem ersten Steuersignal beaufschlagt zu werden. Die zweiten Steuerelektroden sind dazu konfiguriert, mit einem zweiten Steuersignal beaufschlagt zu werden. Es befinden sich mehrere Halbleiterkanalstrukturen im Halbleiterkörper und erstrecken sich sowohl im ersten Abschnitt als auch im zweiten Abschnitt, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen. Im zweiten Abschnitt beeinflusst die Spannung des zweiten Steuersignals die durch die ersten Steuerelektroden gesteuerten Inversionskanäle.
  • Weitere Ausführungsformen der vorstehend dargebotenen Verfahren entsprechen den Ausführungsformen der vorstehend dargebotenen Leistungshalbleitervorrichtung. Insofern wird auf das zuvor Erwähnte Bezug genommen.
  • Oben wurden Ausführungsformen erläutert, die eine Leistungshalbleitervorrichtung, wie zum Beispiel MOSFETs, IGBTs, RC-IGBTs und Ableitungen davon, und entsprechende Verarbeitungs- und Steuerverfahren betreffen. Diese Leistungshalbleitervorrichtungen basieren zum Beispiel auf Silicium (Si). Demgemäß kann ein(e) monokristalline(s) Halbleitergebiet oder -schicht, z. B der Halbleiterkörper und seine Gebiete/Zonen, z. B. Gebiete usw., ein(e) monokristalline(s) Si-Gebiet oder Si-Schicht sein. Bei anderen Ausführungsformen kann polykristallines oder amorphes Silicium eingesetzt werden.
  • Es versteht sich jedoch, dass der Halbleiterkörper und seine Gebiete/Zonen aus einem beliebigen Halbleitermaterial hergestellt sein können, das zum Herstellen einer Halbleitervorrichtung geeignet ist. Beispiele für solche Materialien beinhalten elementare Halbleitermaterialien, wie zum Beispiel Silicium (Si) oder Germanium (Ge), Gruppe IV-Verbindungshalbleitermaterialien, wie zum Beispiel Siliciumkarbid (SiC) oder Siliciumgermanium (SiGe), binäre, ternäre oder quaternäre III-V-Halbleitermaterialien, wie zum Beispiel Galliumnitrid (GaN), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumgalliumphosphid (InGaPa), Aluminiumgalliumnitrid (AlGaN), Aluminiumindiumnitrid (AlInN), Indiumgalliumnitrid (InGaN), Aluminiumgalliumindiumnitrid (AlGalnN) oder Indiumgalliumarsenidphosphid (InGaAsP), und binäre oder ternäre II-VI-Halbleitermaterialien, wie zum Beispiel Cadmiumtellurid (CdTe) und Quecksilbercadmiumtellurid (HgCdTe), um nur wenige zu nennen, ohne darauf beschränkt zu sein. Die vorstehend erwähnten Halbleitermaterialien werden auch als „Homoübergangshalbleitermaterialien“ bezeichnet. Beim Kombinieren zweier verschiedener Halbleitermaterialien wird ein Heteroübergangshalbleitermaterial gebildet. Beispiele für Heteroübergangshalbleitermaterialien beinhalten Aluminiumgalliumnitrid (AlGaN)-Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid (InGaN)- Aluminiumgalliumindiumnitrid (AlGalnN), Indiumgalliumnitrid(InGaN)-Galliumnitrid (GaN), Aluminiumgalliumnitrid(AlGaN)-Galliumnitrid (GaN), Indiumgalliumnitrid(InGaN)-Aluminiumgalliumnitrid (AlGaN), Silicium-Siliciumkarbid (SixCl-x) und Silicium-SiGe-Heteroübergangshalbleitermaterialien, ohne darauf beschränkt zu sein. Für Anwendungen mit Leistungshalbleiterschaltern werden zur Zeit hauptsächlich Si-, SiC-, GaAs- und GaN-Materialien verwendet.
  • Sich auf Raum beziehende Begriffe, wie zum Beispiel „unter“, „unterhalb“, „niedriger“, „über“, „oberer“ und dergleichen werden der Einfachheit der Beschreibung halber dazu verwendet, die Positionierung eines Elements relativ zu einem zweiten Element zu erläutern. Diese Begriffe sollen zusätzlich zu Ausrichtungen, die von jenen, die in den Figuren veranschaulicht sind, verschieden sind, verschiedene Ausrichtungen der jeweiligen Vorrichtung mit einschließen. Ferner werden Begriffe, wie „erster“, „zweiter“ und dergleichen auch zum Beschreiben verschiedener Elemente, Gebiete, Abschnitte usw. verwendet und sollen ebenfalls nicht einschränkend sein. Gleiche Begriffe beziehen sich in der gesamten Beschreibung auf gleiche Elemente.
  • Wie hier verwendet, sind die Begriffe „haben“, „enthalten“, „beinhalten“, „umfassen“, „aufweisen“ und dergleichen offene Begriffe, die das Vorhandensein der angegebenen Elemente oder Merkmale angeben, schließen aber keine zusätzlichen Elemente oder Merkmale aus.
  • Unter Berücksichtigung der vorstehenden Palette von Abwandlungen und Anwendungen versteht es sich, dass die vorliegende Erfindung weder durch die vorstehende Beschreibung eingeschränkt wird, noch wird sie durch die beigefügten Zeichnungen eingeschränkt. Stattdessen wird die vorliegende Erfindung lediglich durch die folgenden Ansprüche und ihre legalen Äquivalente eingeschränkt.

Claims (25)

  1. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist; - ein aktives Gebiet (1-2) mit einem ersten Abschnitt (1-21) und einem zweiten Abschnitt (1-22), die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu führen; - elektrisch isoliert von dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12), mehrere erste Steuerelektroden (141) sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22) und mehrere zweite Steuerelektroden (151) sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22), wobei: - die ersten Steuerelektroden (141) dazu konfiguriert sind, mit einem ersten Steuersignal (13-21) beaufschlagt zu werden; und - die zweiten Steuerelektroden (151) dazu konfiguriert sind, mit einem zweiten Steuersignal (13-22) beaufschlagt zu werden; - mehrere Halbleiterkanalstrukturen im Halbleiterkörper (10), die sich sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22) erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden (141) assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden (141) dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; wobei in einem Vorwärtsvorspannungszustand: - der erste Abschnitt (1-21) eine erste charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals (13-21), aufweist; - der zweite Abschnitt (1-22) eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals (13-21), aufweist, wobei mindestens die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals (13-22) veränderbar ist; und wobei bei einer gegebenen Spannung des ersten Steuersignals (13-21), die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung (1) entspricht, die für eine gegebene Änderung der Spannung des zweiten Steuersignals (13-22) beobachtete Änderung des Laststroms im ersten Abschnitt (1-21) verglichen mit der entsprechenden Änderung des Laststroms im zweiten Abschnitt (1-22) kleiner ist.
  2. Leistungshalbleitervorrichtung (1) nach Anspruch 1, wobei die Änderung der Spannung des zweiten Steuersignals (13-22) eine Änderung von einer Spannung, die einem Sperrzustand zwischen Vth,p und Vth,n, z. B., 0 V, entspricht, zu einer Spannung, die einem anderen Sperrzustand unter Vth,p, z. B., -15 V entspricht, oder umgekehrt, ist.
  3. Leistungshalbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei die Laststromänderung im ersten Abschnitt (1-21) unter 30% liegt und wobei die Laststromänderung im zweiten Abschnitt (1-22) über 30% liegt.
  4. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Änderungsrate der ersten charakteristischen Leistungskurve unabhängig von der Spannung des zweiten Steuersignals (13-22) positiv ist und die Änderungsrate der zweiten charakteristischen Leistungskurve abhängig von der Spannung des zweiten Steuersignals (13-22) positiv oder negativ ist.
  5. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist; - ein aktives Gebiet (1-2) mit einem ersten Abschnitt (1-21) und einem zweiten Abschnitt (1-22), die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu führen; - elektrisch isoliert von dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12), mehrere erste Steuerelektroden (141) sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22) und mehrere zweite Steuerelektroden (151) sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22), - mehrere Halbleiterkanalstrukturen im Halbleiterkörper (10), die sich sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22) erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden (141) assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden (141) dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; wobei - im ersten Abschnitt (1-21) ein erster mittlerer effektiver Abstand zwischen (i) den Kanalstrukturen, die durch die ersten Steuerelektroden (141) gesteuert werden, und (ii) den zweiten Steuerelektroden (151) größer als ein entsprechender zweiter mittlerer effektiver Abstand im zweiten Abschnitt (1-22) ist.
  6. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist; - ein aktives Gebiet (1-2) mit einem ersten Abschnitt (1-21) und einem zweiten Abschnitt (1-22), die beide dazu konfiguriert sind, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu führen; - elektrisch isoliert von dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12), mehrere erste Steuerelektroden (141) sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22) und mehrere zweite Steuerelektroden sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22), wobei: - die ersten Steuerelektroden (141) dazu konfiguriert sind, mit einem ersten Steuersignal (13-21) beaufschlagt zu werden; und - die zweiten Steuerelektroden (151) dazu konfiguriert sind, mit einem zweiten Steuersignal (13-22) beaufschlagt zu werden; - mehrere Halbleiterkanalstrukturen im Halbleiterkörper (10), die sich sowohl im ersten Abschnitt (1-21) als auch im zweiten Abschnitt (1-22) erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden (141) assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden (141) dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; wobei - im zweiten Abschnitt (1-22) die Spannung des zweiten Steuersignals (13-22) die durch die ersten Steuerelektroden (141) gesteuerten Inversionskanäle beeinflusst.
  7. Leistungshalbleitervorrichtung (1) nach Anspruch 6, wobei der Einfluss der Spannung des zweiten Steuersignals (13-22) auf die durch die ersten Steuerelektroden (141) gesteuerten Inversionskanäle im zweiten Abschnitt (1-22) verglichen mit dem entsprechenden Einfluss im ersten Abschnitt (1-21) größer ist.
  8. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die Anzahl von zweiten Steuerelektroden (151) pro Flächeneinheit im zweiten Abschnitt (1-22) G2/A2 größer als die Anzahl von zweiten Steuerelektroden (151) pro Flächeneinheit im ersten Abschnitt (1-21) G2/A1 ist.
  9. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei sich die Gesamtfläche des zweiten Abschnitts (1-22) auf mindestens 20% der Gesamtfläche des aktiven Gebiets (1-2) beläuft.
  10. Leistungshalbleitervorrichtung (1) nach Anspruch 9, wobei sich die Gesamtfläche des ersten Abschnitts 1(1-21) auf mindestens 30% der verbleibenden Gesamtfläche des aktiven Gebiets (1-2), die nicht von dem zweiten Abschnitt (1-22) eingenommen ist, beläuft.
  11. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der zweite Abschnitt (1-22) den ersten Abschnitt (1-21) umgibt.
  12. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend ein Barrieregebiet (105), das zwischen den Halbleiterkanalstrukturen und einem Drift-Gebiet (100) der Leistungshalbleitervorrichtung (1) angeordnet ist, wobei das Barrieregebiet (105) vom gleichen Leitfähigkeitstyp wie das Drift-Gebiet (100) ist, und wobei eine mittlere Dotierstoffkonzentration des Barrieregebiets (105) im ersten Abschnitt (1-21) größer als eine mittlere Dotierstoffkonzentration des Barrieregebiets (105) im zweiten Abschnitt (1-22) ist.
  13. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei ein mittlerer Abstand zwischen einer jeweiligen der ersten Steuerelektroden (141) und einer jeweiligen der zweiten Steuerelektroden (151) im ersten Abschnitt (1-21) größer als ein entsprechender mittlerer Abstand im zweiten Abschnitt (1-22) ist.
  14. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, ferner umfassend mehrere Source-Gräben (16) im ersten Abschnitt (1-21), wobei jeder Source-Graben (16) eine Source-Elektrode (161) umfasst, die mit dem ersten Lastanschluss (11) elektrisch verbunden ist.
  15. Leistungshalbleitervorrichtung (1) nach Anspruch 14, wobei eine mittlere Anzahl von Source-Gräben (16), die zwischen benachbarten Halbleiterkanalstrukturen im ersten Abschnitt (1-21) angeordnet sind, größer als eine mittlere Anzahl von Source-Gräben (16), die zwischen benachbarten Halbleiterkanalstrukturen im zweiten Abschnitt (1-22) angeordnet sind, ist.
  16. Leistungshalbleitervorrichtung (1), umfassend: - einen Halbleiterkörper (10), der mit einem ersten Lastanschluss (11) und einem zweiten Lastanschluss (12) gekoppelt ist; - ein aktives Gebiet (1-2) mit einem zweiten Abschnitt (1-22), der dazu konfiguriert ist, einen Laststrom zwischen dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12) zu führen; - elektrisch isoliert von dem ersten Lastanschluss (11) und dem zweiten Lastanschluss (12), mehrere erste Steuerelektroden (141) im zweiten Abschnitt (1-22) und mehrere zweite Steuerelektroden im zweiten Abschnitt (1-22), wobei: - die ersten Steuerelektroden (141) dazu konfiguriert sind, mit einem ersten Steuersignal (13-21) beaufschlagt zu werden; und - die zweiten Steuerelektroden (151) dazu konfiguriert sind, mit einem zweiten Steuersignal (13-22) beaufschlagt zu werden; - mehrere Halbleiterkanalstrukturen im Halbleiterkörper (10), die sich im zweiten Abschnitt (1-22) erstrecken, wobei jede der mehreren Kanalstrukturen mit mindestens einer der ersten Steuerelektroden (141) assoziiert ist, wobei die jeweilige mindestens eine der ersten Steuerelektroden (141) dazu konfiguriert ist, einen Inversionskanal für Laststromführung in der assoziierten Halbleiterkanalstruktur zu erzeugen; wobei - im zweiten Abschnitt (1-22) die Spannung des zweiten Steuersignals (13-22) die durch die ersten Steuerelektroden (141) gesteuerten Inversionskanäle beeinflusst.
  17. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei - der zweite Abschnitt (1-22) eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals (13-21), aufweist, wobei die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals (13-22) veränderbar ist; wobei - bei einer gegebenen Spannung des ersten Steuersignals (13-21), die einem Vorwärtsleitungszustand der Leistungshalbleitervorrichtung (1) entspricht, der sich ergebende Laststrom gemäß der zweiten charakteristischen Transferkurve - einen ersten Wert für das zweite Steuersignal (13-22) mit dem gleichen Wert wie das erste Steuersignal (13-21), und - einen zweiten Wert für das zweite Steuersignal (13-22) mit einem Wert, der der additiven Umkehrung des ersten Steuersignals (13-21) entspricht, aufweist, wobei - der zweite Wert des sich ergebenden Laststroms höchstens die Hälfte oder sogar höchstens ein Drittel des ersten Werts des sich ergebenden Laststroms ist.
  18. Leistungshalbleitervorrichtung (1) nach Anspruch 17, wobei der zweite Abschnitt (1-22) eine zweite charakteristische Transferkurve, Laststrom in Abhängigkeit von der Spannung des ersten Steuersignals (13-21), aufweist, wobei die zweite charakteristische Transferkurve basierend auf der Spannung des zweiten Steuersignals (13-22) veränderbar ist.
  19. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei die ersten Steuerelektroden (141) von den zweiten Steuerelektroden (151) elektrisch isoliert sind.
  20. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei - die ersten Steuerelektroden (141) in den ersten Steuergräben (14) angeordnet und durch einen ersten Grabenisolator (142) von dem Halbleiterkörper (10) isoliert sind; - die zweiten Steuerelektroden (151) in den zweiten Steuergräben (15) angeordnet und durch einen zweiten Grabenisolator (152) von dem Halbleiterkörper (10) isoliert sind; - die Halbleiterkanalstrukturen in Mesas (18) des Halbleiterkörpers (10) angeordnet sind, wobei die Mesas (18) mindestens durch die Steuergräben (14, 15) lateral begrenzt sind.
  21. Leistungshalbleitervorrichtung (1) nach Anspruch 20, wobei im zweiten Abschnitt (1-22) mindestens einige der Mesas (18) durch einen der ersten Steuergräben (14) und durch einen der zweiten Steuergräben (15) lateral begrenzt sind.
  22. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei mindestens einige der Halbleiterkanalstrukturen ein jeweiliges Source-Gebiet (101) von einem ersten Leitfähigkeitstyp, das mit dem ersten Lastanschluss (11) elektrisch verbunden ist, umfassen, wobei im zweiten Abschnitt (1-22) die Source-Gebiete (101) neben den ersten Steuerelektroden (141) angeordnet und von den zweiten Steuerelektroden (151) räumlich versetzt sind.
  23. Leistungsvorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip-Körper (10) in einem einzelen Halbleiterchip gebildet ist.
  24. Leistungshalbleitervorrichtung (1) nach einem der vorhergehenden Ansprüche, wobei das aktive Gebiet (1-2) ferner einen dritten Abschnitt (1-23) umfasst, der eine Teilmenge der zweiten Steuerelektroden (151) beinhaltet, wobei der dritte Abschnitt (1-23) einen Diodenabschnitt bildet, so dass die Leistungshalbleitervorrichtung (1) eine RC-IGBT-Konfiguration aufweist.
  25. Verfahren zum Betreiben einer Halbbrückenschaltung (2), die eine erste Leistungshalbleitervorrichtung (1-A) nach Anspruch 24 und eine zweite Leistungshalbleitervorrichtung (1-B) nach Anspruch 24 umfasst, umfassend: - Breitstellen eines ersten Steuersignals (13-21A) für die mehreren ersten Steuerelektroden (141) der ersten Leistungshalbleitervorrichtung (1-A) und Bereitstellen eines zweiten Steuersignals (13-22A) für die mehreren zweiten Steuerelektroden (151) der ersten Leistungshalbleitervorrichtung (1-A); und - Bereitstellen eines weiteren ersten Steuersignals (13-21B) für die mehreren ersten Steuerelektroden (141) der zweiten Leistungshalbleitervorrichtung (1-B) und Bereitstellen eines weiteren zweiten Steuersignals (13-22B) für die mehreren zweiten Steuerelektroden (151) der zweiten Leistungshalbleitervorrichtung (1-B).
DE102022105387.3A 2022-03-08 2022-03-08 Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung Pending DE102022105387A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102022105387.3A DE102022105387A1 (de) 2022-03-08 2022-03-08 Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung
US18/117,789 US20230290869A1 (en) 2022-03-08 2023-03-06 Dual Gate Power Semiconductor Device and Method of Controlling a Dual Gate Power Semiconductor Device
CN202310217630.3A CN116741819A (zh) 2022-03-08 2023-03-07 双栅极功率半导体器件和控制双栅极功率半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102022105387.3A DE102022105387A1 (de) 2022-03-08 2022-03-08 Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102022105387A1 true DE102022105387A1 (de) 2023-09-14

Family

ID=87760028

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102022105387.3A Pending DE102022105387A1 (de) 2022-03-08 2022-03-08 Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung

Country Status (3)

Country Link
US (1) US20230290869A1 (de)
CN (1) CN116741819A (de)
DE (1) DE102022105387A1 (de)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008051259A1 (de) 2007-10-10 2009-05-20 Infineon Technologies Ag Leistungshalbleiterbauelement
DE102014117364A1 (de) 2013-11-27 2015-05-28 Infineon Technologies Ag Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102014119543A1 (de) 2014-12-23 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008051259A1 (de) 2007-10-10 2009-05-20 Infineon Technologies Ag Leistungshalbleiterbauelement
DE102014117364A1 (de) 2013-11-27 2015-05-28 Infineon Technologies Ag Halbleitervorrichtung und bipolartransistor mit isoliertem gate mit barrierebereichen
DE102014119543A1 (de) 2014-12-23 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit transistorzellen und anreicherungszellen

Also Published As

Publication number Publication date
CN116741819A (zh) 2023-09-12
US20230290869A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
DE102017124871B4 (de) Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
DE102016112019B4 (de) Leistungshalbleitervorrichtung mit vollständig verarmten Kanalregionen und Verfahren zum Betreiben einer Leistungshalbleitervorrichtung
DE102016112721B4 (de) n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
DE102019125007B4 (de) RC-IGBT mit einem IGBT-Bereich und einem Diodenbereich und Verfahren zur Herstellung eines RC-IGBT
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102018100237B4 (de) Leistungshalbleiterbauelement mit dU/dt Steuerbarkeit und Verfahren zum Herstellen eines Leistungshalbleiterbauelements
DE102016219020A1 (de) Leistungshalbleitervorrichtung
DE102016120300A1 (de) Hochspannungsabschlussstruktur einer Leistungshalbleitervorrichtung
DE102020107277A1 (de) Rc-igbt
DE102020134850A1 (de) RC-IGBTVerfahren zum Herstellen eines RC-IGBT
DE102016117264B4 (de) Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102018107417B4 (de) Nadelzellengraben-MOSFET und Verfahren zur Herstellung desselben
DE102018119512B4 (de) Nadelzellengraben-MOSFET
DE102018132236A1 (de) Leistungshalbleiterbauelement
DE102021125271A1 (de) LeistungshalbleitervorrichtungVerfahren zur Herstellung einer Leistungshalbleitervorrichtung
DE102019109502B4 (de) Rückwärts sperrende Leistungshalbleitervorrichtung und Verfahren zur Verarbeitung einer rückwärts sperrenden Leistungshalbleitervorrichtung
DE102022105387A1 (de) Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einerdual-gate-leistungshalbleitervorrichtung
DE102021104532A1 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung Verfahren zum Herstellen einer Leistungshalbleitervorrichtung
DE102016117723A1 (de) Diodenstruktur eines Leistungshalbleiterbauelements
DE102019125010B4 (de) Leistungshalbleitervorrichtung mit einer Diode mit strukturiertem Barrieregebiet
DE102022107009A1 (de) Dual-gate-leistungshalbleitervorrichtung und verfahren zum steuern einer dual-gateleistungshalbleitervorrichtung
DE102021114434B4 (de) RC-IGBT und Verfahren zur Herstellung eines RC-IGBTs
DE102020122264B4 (de) Mesa-Kontakt für MOS-gesteuerte Leistungshalbleitervorrichtung und Herstellungsverfahren
DE102018105997A1 (de) Leistungshalbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication