DE102008037660B4 - Vorrichtung zur Taktsignalsynchronisierung mit inhärenter Funktionalität zur Korrektur von Tastgraden - Google Patents
Vorrichtung zur Taktsignalsynchronisierung mit inhärenter Funktionalität zur Korrektur von Tastgraden Download PDFInfo
- Publication number
- DE102008037660B4 DE102008037660B4 DE102008037660.4A DE102008037660A DE102008037660B4 DE 102008037660 B4 DE102008037660 B4 DE 102008037660B4 DE 102008037660 A DE102008037660 A DE 102008037660A DE 102008037660 B4 DE102008037660 B4 DE 102008037660B4
- Authority
- DE
- Germany
- Prior art keywords
- clock signal
- incoming
- signal
- delayed
- inverted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 54
- 239000002131 composite material Substances 0.000 claims abstract description 20
- 230000001934 delay Effects 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 9
- 230000003068 static effect Effects 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000000295 complement effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
Abstract
Vorrichtung zur Taktsignalsynchronisierung, die Folgendes aufweist: eine Verzögerungsschaltung mit einer variablen Verzögerungszeit, die ein ankommendes Taktsignal oder ein daraus generiertes Signal verzögert, um ein verzögertes Taktsignal auszugeben; einen Negator zum Invertieren des verzögerten Taktsignals, um ein invertiertes, verzögertes Taktsignal auszugeben; eine Verzögerungssteuerschaltung zum Steuern der Verzögerungsschaltung, um die Phasenbeziehung zwischen dem ankommenden Taktsignal und dem invertierten, verzögerten Taktsignal anzupassen; einen Phaseninterpolator; und eine Phaseninterpolator-Steuerschaltung; wobei der Phaseninterpolator das ankommende, mit einem Faktor (1 – p) multiplizierte Taktsignal zu dem invertieren, verzögerten, mit einem Faktor p multiplizierten Taktsignal addiert, um ein zusammengesetztes Signal an die Verzögerungsschaltung auszugeben, wobei p eine reelle Zahl größer als oder gleich 0 und kleiner als oder gleich 1 ist; die Phaseninterpolator-Steuerschaltung den Wert von p auf 0 einstellt, wenn das ankommende Taktsignal und das invertierte, verzögerte Taktsignal nicht phasengleich sind, und den Wert von p auf einen Wert größer als 0 und kleiner als oder gleich 1 einstellt, wenn das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind.
Description
- Die Erfindung betrifft eine Vorrichtung zur Taktsignalsynchronisierung insbesondere eine verzögerungsverriegelte Schleife (DLL).
- Aus der Gebrauchsmusterschrift
DE 298 25 196 U1 ist eine Schaltung zum Einstellen einer Taktverzögerung bekannt. Die Vorrichtung weist eine Verzögerungsschaltung, eine Verzögerungssteuerschaltung, einen Phaseninterpolator und eine Phaseninterpolator-Steuerschaltung auf. - Aus der Patentschrift
DE 103 36 300 B4 ist eine Verzögerungsregelschaltung mit Tastverhältnisstruktur und einem zugehörigen Korrekturverfahren bekannt. Die Verzögerungsschaltung weist eine Steuerung, mehrere Phaseninterpolatoren mit zugehörigen Phaseninterpolator-Steuerschaltungen und einen Negator auf. - KURZE BESCHREIBUNG DER MEHREREN ANSICHTEN DER ZEICHNUNG(EN)
- Die begleitenden Zeichnungen sind eingeschlossen, um ein tieferes Verständnis der vorliegenden Erfindung zu ermöglichen, und sind in diese Schrift aufgenommen und bilden einen Teil davon. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung dazu, die Grundlagen der Erfindung zu erklären. Andere Ausführungsformen der vorliegenden Erfindung und viele der angestrebten Vorteile der vorliegenden Erfindung können ohne Weiteres gewürdigt werden, da sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden.
-
1 zeigt ein vereinfachtes, beispielhaftes Schaltbild einer DLL gemäß einer Ausführungsform der Erfindung. -
2 zeigt ein vereinfachtes, logisches Ablaufdiagramm, das den Betrieb einer DLL gemäß einer Ausführungsform der Erfindung veranschaulicht. -
3 zeigt ein vereinfachtes Schaltbild einer beispielhaften Implementierung des Phaseninterpolators der DLL von1 . -
4 ist eine Abbildung eines Graphen, der nummerisch berechnete Tastgradkorrekturergebnisse für eine simulierte DLL gemäß der Erfindung zeigt. - AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
- In der folgenden ausführlichen Beschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Beispiele spezifische Ausführungsformen dargestellt sind, mit denen die Erfindung in die Praxis umgesetzt werden kann. Es sei klargestellt, dass andere Ausführungsformen verwendet werden können und strukturelle oder andere Änderungen vorgenommen werden können, ohne vom Schutzumfang der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung soll daher nicht in beschränkendem Sinn aufgefasst werden, und der Schutzumfang der vorliegenden Erfindung wird von den beigefügten Ansprüchen definiert.
-
1 zeigt ein vereinfachtes, beispielhaftes Schaltbild einer DLL gemäß einer Ausführungsform der Erfindung. - Die DLL
20 weist eine Verzögerungssteuerschaltung21 , eine Verzögerungsschaltung22 , im Folgenden als Verzögerungsleitung bezeichnet, einen Phaseninterpolator23 , eine Phaseninterpolator-Steuerschaltung24 , einen Negator25 , einen Eingang28 und einen Ausgang29 auf. - Die Verzögerungssteuerschaltung
21 weist einen ersten, über die Verbindung201 und die Verbindung201b mit dem Eingang28 der DLL20 verbundenen Eingang und einen zweiten, über die Verbindung203d und die Verbindung203e mit einem Ausgang des Negators25 verbundenen Eingang auf. Ein erster Ausgang der Verzögerungssteuerschaltung21 ist über die Verbindung204 mit einem zweiten Eingang der Verzögerungsleitung22 verbunden, und ein zweiter Ausgang ist über die Verbindung205 mit einem Eingang der Phaseninterpolator-Steuerschaltung24 verbunden. - Die Verzögerungsleitung
22 weist einen ersten, über die Verbindung202 mit einem Ausgang des Phaseninterpolators23 verbundenen Eingang und den mit dem ersten Ausgang der Verzögerungssteuerschaltung21 verbundenen, zweiten Eingang auf. Ein Ausgang der Verzögerungsleitung22 ist über die Verbindung203 und die Verbindung203b mit dem Eingang des Negators25 und über die Verbindung203 und die Verbindung203a mit dem Ausgang29 der DLL20 verbunden. - Die Verzögerungssteuerschaltung
21 weist einen ersten, über die Verbindung201 und die Verbindung201b mit dem Eingang28 der DLL20 verbundenen Eingang, den zweiten, über die Verbindung203d und die Verbindung203e mit dem Ausgang des Negators25 verbundenen Eingang und einen dritten, über die Verbindung206 mit einem Ausgang der Phaseninterpolator-Steuerschaltung24 verbundenen Eingang auf. Der Ausgang des Phaseninterpolators23 ist mit dem Eingang der Verzögerungsleitung22 verbunden. - Der Eingang der Phaseninterpolator-Steuerschaltung
24 ist mit dem zweiten Ausgang der Verzögerungssteuerschaltung21 verbunden, und ihr Ausgang ist mit dem dritten Eingang des Phaseninterpolators23 verbunden. - Der Eingang des Negators
25 ist über die Verbindung203 und die Verbindung203b mit dem Ausgang der Verzögerungsleitung22 verbunden. Der Ausgang des Negators25 ist über die Verbindung203e und die Verbindung203c mit dem zweiten Eingang des Phaseninterpolators23 und außerdem über die Verbindung203e und die Verbindung203d mit dem zweiten Eingang der Verzögerungssteuerschaltung21 verbunden. - Die eine variable Verzögerung aufweisende Verzögerungsleitung
22 wird mit einem vorbestimmten Wert initialisiert, der zum Beispiel mittels eines geeigneten Algorithmus berechnet werden kann und der eine für eine entsprechende Schaltung erwartete Verzögerung darstellt. Während des Betriebs der DLL20 wird die variable Verzögerung der Verzögerungsleitung22 durch die Verzögerungssteuerschaltung21 gesteuert. - Der Phaseninterpolator
23 empfängt an seinen Eingängen zwei Taktsignale und addiert die beiden Taktsignale mit variablen Quantisierern. Die variablen Quantisierer werden von der Phaseninterpolator-Steuerschaltung24 gesteuert und stellen Faktoren dar, mit denen die beiden Taktsignale vor ihrer Addition multipliziert werden. Das Taktsignal am ersten Eingang des Phaseninterpolators23 wird mit einem Faktor (1 – p) multipliziert, und das Taktsignal am zweiten Eingang des Phaseninterpolators23 wird mit einem Faktor p multipliziert, wobei p eine reelle Zahl größer als oder gleich 0 und kleiner als oder gleich 1 ist. - Für einen korrekten Betrieb der DLL
20 muss sich die DLL zunächst in einem „verriegelten Zustand” befinden, das heißt, die Phasen der beiden an den Eingängen der Verzögerungssteuerschaltung21 empfangenen Taktsignale müssen justiert sein, bevor der Phaseninterpolator23 aktiviert wird. Wenn der Phaseninterpolator23 nicht aktiviert wird, wird der Faktor p von der Phaseninterpolator-Steuerschaltung24 auf 0 gesetzt, was in diesem Fall zum Ergebnis hat, dass das ankommende Taktsignal ohne jegliche Modifizierung weitergeleitet wird, da in diesem Fall das Taktsignal am ersten Eingang des Phaseninterpolators23 mit 1 multipliziert wird, während das Taktsignal am zweiten Eingang des Phaseninterpolators23 mit 0 multipliziert wird. - Der Negator
25 invertiert das an seinem Eingang empfangene Taktsignal, das heißt, dass steigende Flanken des nicht invertierten Signals durch fallende Flanken im invertierten Signal ersetzt werden und fallende Flanken des nicht invertierten Signals durch steigende Flanken im invertierten Signal ersetzt werden. - Die Verzögerungssteuerschaltung
21 vergleicht die Phasen der an ihren beiden Eingängen empfangenen Taktsignale und passt, wenn die beiden Taktsignale nicht phasengleich sind, die variable Verzögerung der Verzögerungsleitung22 an, bis die beiden Taktsignale an den Eingängen der Verzögerungssteuerschaltung21 phasengleich sind. - Wie zuvor in Verbindung mit dem Phaseninterpolator
23 erwähnt, muss sich die DLL20 in einem „verriegelten Zustand” befinden, bevor der Phaseninterpolator23 aktiviert wird. Somit werden im Folgenden zwei Betriebsmodi der DLL20 gesondert beschrieben. Erstens, wenn sich die DLL20 noch nicht in einem „verriegelten Zustand” befindet, und zweitens, wenn sich die DLL20 in einem „verriegelten Zustand” befindet. - Wenn sich die DLL
20 nicht in einem „verriegelten Zustand” befindet, wird der Phaseninterpolator nicht aktiviert (p = 0), und die Verzögerungsleitung22 empfängt das nicht modifizierte, ankommende Taktsignal an ihrem ersten Eingang und verzögert das ankommende Taktsignal um die von der Verzögerungssteuerschaltung21 gesteuerte, variable Verzögerung. Das verzögerte Taktsignal vom Ausgang der Verzögerungsleitung22 , das außerdem als Ausgangstaktsignal an den Ausgang29 weitergegeben wird, wird dann vom Negator25 invertiert und an den zweiten Eingang der Verzögerungssteuerschaltung21 weitergegeben. Die Verzögerungssteuerschaltung21 vergleicht die Phase des ankommenden Taktsignals und die Phase des invertierten, verzögerten Taktsignals und passt, wenn die beiden Taktsignale nicht phasengleich sind, die variable Verzögerung der Verzögerungsleitung22 an, das heißt, sie erhöht zum Beispiel die variable Verzögerung um einen vorbestimmten Schrittwert. Bei anderen Ausführungsformen kann die Verzögerungssteuerschaltung21 die variable Verzögerung um einen vorbestimmten Schrittwert verringern. - Dann beginnet ein neuer Zyklus, und die Verzögerungsleitung
22 empfängt das ankommende Taktsignal an ihrem ersten Eingang und verzögert das ankommende Taktsignal um die angepasste, variable Verzögerung. Das verzögerte Taktsignal vom Ausgang der Verzögerungsleitung22 wird dann vom Negator25 invertiert und an den zweiten Eingang der Verzögerungssteuerschaltung21 weitergegeben. Die Verzögerungssteuerschaltung21 vergleicht die Phase des ankommenden Taktsignals und die Phase des invertierten, verzögerten Taktsignals und passt, wenn die beiden Taktsignale nicht phasengleich sind, die variable Verzögerung der Verzögerungsleitung22 an, das heißt, sie erhöht zum Beispiel (oder sie verringert zum Beispiel) die variable Verzögerung um einen vorbestimmten Schrittwert. - Dann beginnt wieder ein neuer Zyklus, und der Prozess durchläuft eine Iteration, das heißt, die variable Verzögerung der Verzögerungsleitung
22 wird angepasst, bis die DLL „verriegelt” ist und das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind. - Sowie die Verzögerungssteuerschaltung
21 an ihrem ersten Eingang das ankommende Taktsignal und an ihrem zweiten Eingang das invertierte, verzögerte Taktsignal empfängt und das (nicht invertierte) verzögerte Taktsignal jedoch als abgehendes Taktsignal an den Ausgang29 weitergegeben wird, passt die Verzögerungssteuerschaltung die variable Verzögerung der Verzögerungsleitung22 so an, dass die Phase des invertierten, abgehenden Signals an das ankommende Signal angepasst wird, das heißt, eine steigende Flanke des abgehenden Taktsignals an einer fallenden Kante des ankommenden Taktsignals ausgerichtet wird und umgekehrt. - Wenn daher die DLL
20 „verriegelt” ist und wenn der Tastgrad des ankommenden Taktsignals einen Idealwert von 50% aufweist, unterscheidet sich die Phase des abgehenden Signals von der Phase des ankommenden Signals um eine halbe Taktperiode des ankommenden Taktsignals (plus einem ganzzahligen Vielfachen der Taktperiode des ankommenden Taktsignals). - Es sei angemerkt, dass die Verzögerungssteuerschaltung
21 entweder die variable Verzögerung in jedem Zyklus erhöht, bis die beiden Taktsignale an ihren Eingängen phasengleich sind, oder die variable Verzögerung in jedem Zyklus verringert, bis die beiden Taktsignale phasengleich sind. - Somit ist garantiert, dass die DLL
20 spätestens nach einem bestimmten Maximum von Zyklen verriegelt wird, wobei das Maximum der Periode des ankommenden Taktsignals, geteilt durch den vorbestimmten Schrittwert zum Anpassen der variablen Verzögerung der Verzögerungsleitung22 entspricht. Die Verzögerungsleitung22 kann einen Zähler aufweisen, der die Anzahl von vorbestimmten Schrittwerten zählt, um die die variable Verzögerung der Verzögerungsleitung22 erhöht (verringert) wird. Jedes Mal, wenn der Zähler über die Verbindung204 ein entsprechendes Signal von der Verzögerungssteuerschaltung21 empfängt, wird eine Anzahl des Zählers um 1 erhöht (verringert). In diesem Fall gibt die Anzahl (zusammen mit dem vorbestimmten Wert für die Initialisierung der Verzögerungsleitung22 ) den Wert der variablen Verzögerung der Verzögerungsleitung22 an. - Die DLL
20 kann ferner eine Verzögerungsschaltung mit einer konstanten Verzögerung aufweisen, nachfolgend als Konstantverzögerungselement bezeichnet, die direkt hinter der Verzögerungsleitung22 platziert sein kann. Die konstante Verzögerung des Konstantverzögerungselements kann in geeigneter Weise angepasst werden, um die vorgenannte Initialisierung der Verzögerungsleitung22 durch den vorbestimmten Wert zu ersetzen, so dass die variable Verzögerung der Verzögerungsleitung bei 0 beginnt. - Wie oben veranschaulicht, wird sich die DLL nach dem Durchlaufen einer bestimmten, begrenzten Anzahl von Zyklen in einem „verriegelten Zustand” befinden.
- Bis zu diesem Punkt wurden Taktzittern und statischer Tastgrad-Offset nicht berücksichtigt. Ankommendes Taktzittern wurde auf dieselbe Weise wie bei einer herkömmlichen DLL direkt übertragen. Im Allgemeinen ist dies jedoch nicht kritisch, da während eines Starts eines Systems eine damit verbundene, für das Generieren des (ankommenden) Taktsignals – und auch für das Einbringen des Taktzitterns – verantwortliche Steuereinrichtung eine ziemlich niedrige Aktivität aufweist, während die niedrige Aktivität der Steuereinrichtung ein geringes Taktzittern des generierten Taktsignals bedeutet. Die Aktivität der Steuereinrichtung wird bis zu einem bestimmten Zeitpunkt nicht hoch sein, und an diesem Punkt, an dem die Aktivität der Steuereinrichtung ansteigt, wird sich die DLL
20 bereits in einem „verriegelten Zustand” befinden. Auch anfängliche Abweichungen des Tastgrads, die erst korrigiert werden, wenn sich die DLL20 in einem „verriegelten Zustand” befindet, werden im Allgemeinen nicht als kritisch angesehen. - Nur dann, wenn das ankommende Taktsignal und das invertierte, abgehende Taktsignal phasengleich sind, empfängt die Phaseninterpolator-Steuerschaltung
24 über die Verbindung205 ein entsprechendes Signal von der Verzögerungssteuerschaltung21 und aktiviert den Phaseninterpolator23 . - Wie zuvor erwähnt, wird beim Phaseninterpolator
23 der Faktor p durch die Phaseninterpolator-Steuerschaltung24 auf 0 gesetzt, wenn der Phaseninterpolator23 nicht aktiviert ist. Zum Steuern des Phaseninterpolators23 kann die Phaseninterpolator-Steuerschaltung24 ein Steuersignal senden, das einen entsprechenden Wert für den Faktor p aufweist: Um den Phaseninterpolator23 zu deaktivieren und zu bewirken, dass der Phaseninterpolator23 deaktiviert bleibt, kann die Phaseninterpolator-Steuerschaltung eine „0” an den Phaseninterpolator senden. Um den Phaseninterpolator23 zu aktivieren und zu bewirken, dass der Phaseninterpolator23 aktiviert bleibt, kann die Phaseninterpolator-Steuerschaltung jeweils ein Signal, das eine reelle Zahl größer als 0 und kleiner als oder gleich 1 angibt, an den Phaseninterpolator senden. - Der Phaseninterpolator
23 mischt statisch die Phasen des ankommenden Taktsignals und des invertierten, abgehenden Taktsignals (Signal vom Ausgang der Verzögerungsleitung22 und durch den Negator25 invertiert) zu einem Beitrag p für das invertierte, abgehende Taktsignal und zu einem Beitrag (1 – p) für das ankommende Signal. - An seinem ersten Eingang empfängt der Phaseninterpolator
23 das ankommende Taktsignal und gewichtet (das heißt multipliziert) es mit einem Faktor (1 – p). An seinem zweiten Eingang empfängt der Phaseninterpolator23 das invertierte, abgehende Taktsignal und gewichtet (das heißt multipliziert) es mit einem Faktor p. Dann werden die beiden gewichteten Taktsignale addiert. Das sich daraus ergebende, zusammengesetzte Signal wird dann an die Verzögerungsleitung22 weitergegeben und verzögert. Das verzögerte, zusammengesetzte Signal, welches das abgehende Signal darstellt, wird von dem Negator25 invertiert und dann an den zweiten Eingang des Phaseninterpolators23 zurückgeliefert, und ein neuer Zyklus beginnt. - Um eine wirksame Verringerung des Taktzitterns und des statischen Tastgrad-Offsets zu erreichen, werden auf die oben beschriebene Weise mehrere Zyklen durchgeführt.
- Verringerung des Taktzitterns
- Im Allgemeinen wird das Taktzittern durch das Taktzittern des ankommenden Signals eingebracht und auf das abgehende Signal übertragen. Bei einer herkömmlichen DLL wird das Taktzittern des ankommenden Signals direkt auf das abgehende Signal übertragen. Bei einer DLL gemäß einer Ausführungsform der Erfindung wird das Taktzittern des ankommenden Taktsignals jedoch durch den Phaseninterpolator
23 gefiltert, indem er die Phasen des ankommenden und des invertierten, abgehenden Taktsignals mehrere Zyklen lang mischt, um das unkorrelierte Taktzittern des ankommenden Taktsignals auf einen Durchschnittswert zu bringen. - Da sich die DLL
20 beim Aktivieren des Phaseninterpolators23 in einem „verriegelten Zustand” befindet, sind das ankommende und das invertierte, abgehende Taktsignal identisch, abgesehen von einer Phasendifferenz eines ganzzahligen Vielfachen m der Taktsignalperiode 2π, das heißt m·2π, und abgesehen vom Taktzittern. Das Taktzittern des invertierten, abgehenden Signals wird außerdem „verzögert” oder vielmehr wird seine Phase mit Bezug auf das Taktzittern des ankommenden Signals um m·2π verschoben (und auch invertiert). - Somit ist das vom Phaseninterpolator generierte Signal ein Überlagerungssignal zweier „phasengleicher” Signale und ist daher natürlich auch mit dem ankommenden Signal phasengleich. Unter der im Allgemeinen berechtigten Annahme, dass das Taktzittern des ankommenden Taktsignals unkorreliert und insbesondere nicht periodisch ist, addieren sich das „ursprüngliche” Taktzittern des ankommenden Taktsignals und das „verzögerte und invertierte” Taktzittern des invertierten, abgehenden Taktsignals auf dieselbe Weise wie Taktzittern von verschiedenen Quellen. Daher werden nach mehreren Rückkopplungsschleifenzyklen mehrere Wellen (Taktsignale) in der resonant betriebenen Verzögerungsleitung
22 so überlagert, dass das unkorrelierte Taktzittern auf einen Durchschnittswert gebracht wird. - Tastgradkorrektur
- Für die von der DLL
20 durchgeführte Tastgradkorrektur muss die Form des abgehenden Taktsignals untersucht werden. Der Spannungspegel Vout(t) des abgehenden Taktsignals, der von der Zeit t abhängt, kann folgendermaßen ausgedrückt werden:Vout(t) = (1 – p)·Vin(t – T) – p·Vout(t – T) - Für den zweiten Zyklus kann Vout folgendermaßen ausgedrückt werden:
Vout(t) = (1 – p)·Vin(t – T) – – p[(1 – p)·Vin(t – 2T) – p·Vout(t – 2T)] -
- Es sei angemerkt, dass in der obigen Gleichung eine Invertierung eines Taktsignals durch eine Multiplikation mit einem Faktor –1 dargestellt ist, was berechtigt ist, da bei Binärsignalen die Multiplikation mit einem Faktor –1 mit einer Invertierung gleichwertig ist.
- Für einen idealen Tastgrad von 50% ist die Verzögerung T gleich der Hälfte einer Taktperiode tck des ankommenden Taktsignals plus einem ganzzahligen Vielfachen m der Taktperiode tck des ankommenden Taktsignals: T = (m + ½)·tck
- Dagegen muss T für einen reellen Tastgrad ungleich 50% nummerisch berechnet werden. Der grundlegende Betriebsmodus des Tastgradkorrekturvorgangs kann jedoch intuitiv verstanden werden. Angenommen, das ankommende Taktsignal weist einen Tastgrad von 55% auf. Dann beträgt der Tastgrad nach einer Invertierung 45%. Nach der zweiten Invertierung beträgt der Tastgrad wieder 55% und so weiter. Daher kann eine Wertermittlung für den Tastgrad des abgehenden Taktsignals nach mehreren Rückkopplungsschleifenzyklen folgendermaßen durchgeführt werden: (1 – p)·55% + (1 – p)·p·45% + (1 – p)·p2·55% + ... Wie durch Untersuchung der obigen Wertermittlung leicht ersichtlich ist, ist der sich ergebende Tastgrad des abgehenden Signals näher bei 50% als der Tastgrad des ankommenden Signals.
- Daher kann durch das Herstellen des Durchschnittswerts über mehrere invertierte Takte der statische Tastgrad-Offset eines ankommenden Signals wirksam verringert werden. Ein Graph, der die für eine simulierte DLL nummerisch berechneten Ergebnisse einer erfindungsgemäßen Tastgradkorrektur zeigt, ist in
4 abgebildet. -
2 zeigt ein beispielhaftes logisches Ablaufdiagramm, das den Betrieb einer DLL gemäß einer AusführungsfOrm der Erfindung veranschaulicht. - In Schritt
2001 wird ein ankommendes Signal empfangen, das dann in Schritt2002 durch eine variable Verzögerung verzögert wird. Danach wird in Schritt2003 das verzögerte Taktsignal invertiert, um ein invertiertes, verzögertes Taktsignal zu generieren. Daraufhin wird in Schritt2004 bestimmt, ob das ankommende Taktsignal und das invertierte, verzögerte Taktsignal im Wesentlichen phasengleich sind. - Wenn nicht, wird in Schritt
2005 die variable Verzögerung modifiziert, um die Phasenbeziehung zwischen dem ankommenden Taktsignal und dem invertierten, verzögerten Taktsignal anzupassen, und die Operation wird mit Schritt2001 fortgesetzt. - Wenn ja, wird in Schritt
2006 das ankommende Signal, das mit einem im Wesentlichen (1 – p) entsprechenden Faktor multipliziert wurde, zu dem invertierten, verzögerten Taktsignal addiert, das mit einem im Wesentlichen p entsprechenden Faktor multipliziert wurde, um ein zusammengesetztes Signal auszugeben. Danach werden, wie in Schritt2007 von2 angegeben, die Schritte2002 ,2003 und2006 iterativ über eine Vielzahl von Zyklen ausgeführt, um den statischen Tastgrad-Offset des ankommenden Taktsignals zu korrigieren und das unkorrelierte, im ankommenden Taktsignal enthaltene Taktzittern auf einen Durchschnittswert zu bringen. -
3 zeigt ein vereinfachtes Schaltbild einer beispielhaften Implementierung des Phaseninterpolators23 der DLL20 von1 . - Bei dem in
3 gezeigten Phaseninterpolator23 werden differenzielle Taktsignale verwendet. Ein differenzielles Taktsignal besteht aus zwei komplementären Taktsignalen. Das „tatsächliche” Taktsignal kann durch einen Vergleich der beiden komplementären Taktsignale bestimmt werden. Wenn das erste Taktsignal der beiden komplementären Taktsignale höher ist als das zweite, dann ist das „tatsächliche” Taktsignal zum Beispiel hoch („1”). Wenn das zweite Taktsignal der beiden komplementären Taktsignale höher ist als das erste, dann ist das „tatsächliche” Taktsignal zum Beispiel niedrig („0”). - Der Phaseninterpolator
23 weist eine Stromquelle, einen Inverter30 , zwei Sätze von Transistoren32 ,33 und Transistoren34 ,35 ,36 und37 auf. - Bei den beiden Sätzen von Transistoren
32 und33 handelt es sich jeweils zum Beispiel um 15 Transistoren, von denen jeder von entsprechenden Gate-Spannungen angesteuert werden kann. Um die Gates dieser Transistoren zu steuern, wird der Faktor p in einen Thermometercode konvertiert (in3 nicht gezeigt), der in diesem Beispiel aus fünfzehn Bit besteht. Der Anteil der Anzahl von „Einsen” an der Gesamtanzahl von Bits, in diesem Beispiel 15 Bit, kann den Faktor p darstellen. Da die Anordnung von „Nullen” und „Einsen” nicht relevant ist, das heißt, nicht informationstragend ist, belegen die „Einsen” die ersten Positionen und die „Nullen” die letzten Positionen. Im Folgenden sind einige Beispiele angegeben: Der Faktor 0 wird durch „000000000000000” dargestellt, der Faktor 1 wird durch „111111111111111” dargestellt, der Faktor 1/3 wird durch „111110000000000” dargestellt, der Faktor 4/5 wird durch „111111111111000” dargestellt (Darstellung im Thermometercode). - Der erste Satz von Transistoren
32 wird durch ein empfangenes Steuersignal SLC im aus 15 Bit bestehenden und den Faktor p darstellenden Thermometercode gesteuert. Jedes Bit des Thermometercodes steuert das Gate eines jeweiligen Transistors des Satzes von Transistoren32 . Wenn es sich bei dem jeweiligen Bit um eine „1” handelt, ist der entsprechende Transistor eingeschaltet, das heißt, ein Strom fließt durch seinen Drain- und Source-Anschluss. Wenn es sich bei dem jeweiligen Bit um eine „0” handelt, ist der entsprechende Transistor ausgeschaltet, das heißt, kein Strom fließt durch seinen Drain- und Source-Anschluss. - Der zweite Satz von Transistoren
33 wird ebenfalls durch das Steuersignal SLC im Thermometercode gesteuert. Das Steuersignal SLC wird jedoch invertiert, bevor es an die jeweiligen Gates des Satzes von Transistoren33 angelegt wird, ansonsten ist der Steuerungsmechanismus der gleiche wie der, welcher auf den ersten Satz von Transistoren32 angewendet wird. Die Invertierung des Steuersignals bringt es mit sich, dass die Anzahl der eingeschalteten Transistoren des zweiten Satzes von Transistoren33 der Anzahl von ausgeschalteten Transistoren des ersten Satzes von Transistoren32 entspricht und umgekehrt. - Im Folgenden wird die Funktionalität des Phaseninterpolators
23 nur kurz auf der Grundlage zweier extremer Beispiele beschrieben, da es sich bei dem in3 gezeigten Phaseninterpolator um einen nach dem Stand der Technik allgemein bekannten Phaseninterpolator handelt. - Zunächst wird angenommen, dass der Wert von SLC gleich „000000000000000” ist. In diesem Fall ist jeder Transistor des zweiten Satzes von Transistoren
33 eingeschaltet, und jeder Transistor des ersten Satzes von Transistoren32 ist ausgeschaltet. Daher wird nur an die Transistoren36 und37 , die mit den Transistoren33 verbunden sind, Spannung angelegt. Die Transistoren36 und37 werden durch die differenziellen Taktsignale clk_ucp und clk_ucn gesteuert, die in3 das ankommende Taktsignal darstellen. In diesem Fall entsprechen die vom Phaseninterpolator23 ausgegebenen, differenziellen Taktsignale clkmix_cp und clkmix_cn den ankommenden Taktsignalen in3 (als differenzielle Taktsignale dargestellt). - Als Nächstes wird angenommen, dass der Wert von SLC gleich „111111111111111” ist. In diesem Fall ist jeder Transistor des zweiten Satzes von Transistoren
33 ausgeschaltet, und jeder Transistor des ersten Satzes von Transistoren32 ist eingeschaltet. Daher wird nur an die Transistoren34 und35 , die mit den Transistoren32 verbunden sind, Spannung angelegt. Die Transistoren34 und35 werden durch die differenziellen Taktsignale clk_dcp und clk_dcn gesteuert, die das abgehende Taktsignal in3 darstellen. In diesem Fall entsprechen die von dem Phaseninterpolator23 ausgegebenen, differenziellen Taktsignale clkmix_cp und clkmix_cn dem abgehenden Taktsignal in3 (als differenzielle Taktsignale dargestellt). - Für SLC-Werte, die zwischen den obigen beiden Extrembeispielen liegen, liefert jeder der Transistoren
34 ,35 ,36 und37 einen Beitrag – gemäß dem Wert von SLC – zu dem vom Phaseninterpolator23 ausgegebenen Taktsignal. Für diese Fälle mischt der Phaseninterpolator23 statisch die ankommenden und abgehenden Taktsignale zu einem Beitrag p für das abgehende Taktsignal und zu einem Beitrag (1 – p) für das ankommende Taktsignal. -
4 ist eine Abbildung eines Graphen, der nummerisch berechnete Tastgradkorrekturergebnisse für eine simulierte DLL gemäß der Erfindung zeigt. - Der Graph zeigt den korrigierten Tastgrad des abgehenden Signals in Abhängigkeit vom ursprünglichen Tastgrad des ankommenden Signals bei einem konstanten Gewichtungsfaktor p = 0,7 des Phaseninterpolators. Die Tastgrade des ankommenden Signals variieren innerhalb eines Bereichs von 42,5% bis 50%, während die korrigierten Tastgrade der abgehenden Signale nur innerhalb eines Bereichs von 51,4% bis 50% variieren. Der Graph gibt zum Beispiel eine Verbesserung eines Tastgrads von 45% des ankommenden Signals auf einen Tastgrad von 50,9% des abgehenden Signals an.
- Obwohl in diesem Dokument spezifische Ausführungsformen veranschaulicht und beschrieben wurden, werden es die Durchschnittsfachleute auf dem Gebiet würdigen, dass die gezeigten und beschriebenen spezifischen Ausführungsformen durch eine Vielzahl von alternativen und/oder äquivalenten Implementerungen ersetzt werden können, ohne dass vom Schutzumfang der vorliegenden Erfindung abgewichen wird. Diese Anmeldung soll jegliche Adaptionen oder Variationen der in diesem Dokument erörterten, spezifischen Ausführungsformen umfassen. Daher soll die Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt werden.
Claims (20)
- Vorrichtung zur Taktsignalsynchronisierung, die Folgendes aufweist: eine Verzögerungsschaltung mit einer variablen Verzögerungszeit, die ein ankommendes Taktsignal oder ein daraus generiertes Signal verzögert, um ein verzögertes Taktsignal auszugeben; einen Negator zum Invertieren des verzögerten Taktsignals, um ein invertiertes, verzögertes Taktsignal auszugeben; eine Verzögerungssteuerschaltung zum Steuern der Verzögerungsschaltung, um die Phasenbeziehung zwischen dem ankommenden Taktsignal und dem invertierten, verzögerten Taktsignal anzupassen; einen Phaseninterpolator; und eine Phaseninterpolator-Steuerschaltung; wobei der Phaseninterpolator das ankommende, mit einem Faktor (1 – p) multiplizierte Taktsignal zu dem invertieren, verzögerten, mit einem Faktor p multiplizierten Taktsignal addiert, um ein zusammengesetztes Signal an die Verzögerungsschaltung auszugeben, wobei p eine reelle Zahl größer als oder gleich 0 und kleiner als oder gleich 1 ist; die Phaseninterpolator-Steuerschaltung den Wert von p auf 0 einstellt, wenn das ankommende Taktsignal und das invertierte, verzögerte Taktsignal nicht phasengleich sind, und den Wert von p auf einen Wert größer als 0 und kleiner als oder gleich 1 einstellt, wenn das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 1, die ferner eine weitere Verzögerungsschaltung mit einer konstanten Verzögerungszeit aufweist, die zwischen dem Ausgang der Verzögerungsschaltung mit einer variablen Verzögerungszeit und einem Eingang des Negators angeschlossen ist.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 1, wobei es sich bei dem ankommenden Taktsignal um ein differenzielles Taktsignal handelt.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 1, wobei die variable Verzögerungszeit der Verzögerungsschaltung angepasst wird, indem jeweils die variable Verzögerungszeit um einen vorbestimmten Schrittwert inkrementiert wird, bis das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 1, wobei die variable Verzögerungszeit der Verzögerungsschaltung angepasst wird, indem jeweils die variable Verzögerungszeit um einen vorbestimmten Schrittwert dekrementiert wird, bis das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 1, wobei die Verzögerungsschaltung das zusammengesetzte Signal verzögert; der Negator das verzögerte, zusammengesetzte Signal invertiert; und der Phaseninterpolator das ankommende, mit einem Faktor (1 – p) multiplizierte Taktsignal zu dem invertierten, verzögerten, zusammengesetzten, mit einem Faktor p multiplizierten Taktsignal addiert, um ein weiteres zusammengesetztes Signal an die Verzögerungsschaltung auszugeben.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 6, wobei die in Anspruch 6 angegebenen Schritte iterativ über eine Vielzahl von Zyklen ausgeführt werden, um den statischen Tastgrad-Offset des ankommenden Taktsignals zu korrigieren und um das unkorrelierte, in dem ankommenden Taktsignal enthaltene Taktzittern auf einen Durchschnittswert zu bringen.
- Vorrichtung zur Taktsignalsynchronisierung, die Folgendes aufweist: eine Verzögerungsschaltung mit einer variablen Verzögerungszeit, die ein ankommendes Taktsignal oder ein daraus generiertes Signal verzögert, um ein verzögertes Taktsignal auszugeben; einen Negator zum Invertieren des verzögerten Taktsignals, um ein invertiertes, verzögertes Taktsignal auszugeben; eine Verzögerungssteuerschaltung zum Steuern der Verzögerungsschaltung, um die Phasenbeziehung zwischen dem ankommenden Taktsignal und dem invertierten, verzögerten Taktsignal anzupassen; ein Phaseninterpolator; wobei Phaseninterpolator aktiviert wird, wenn das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind, und das ankommende, mit einem Faktor (1 – p) multiplizierte Taktsignal zu dem invertierten, verzögerten, mit einem Faktor p multiplizierte Taktsignal addiert, um ein zusammengesetztes Signal an die Verzögerungsschaltung auszugeben, wobei p eine reelle Zahl größer als oder gleich 0 und kleiner als oder gleich 1 ist.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 8, die ferner eine weitere Verzögerungsschaltung mit einer konstanten Verzögerungszeit aufweist, die zwischen dem Ausgang der Verzögerungsschaltung mit einer variablen Verzögerungszeit und einem Eingang des Negators angeschlossen ist.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 8, wobei es sich bei dem ankommenden Taktsignal um ein differenzielles Taktsignal handelt.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 8, die ferner eine mit dem Phaseninterpolator verbundene Phaseninterpolator-Steuerschaltung aufweist, wobei die Phaseninterpolator-Steuerschaltung ein Steuersignal generiert, das einen Wert für den Faktor p größer als 0 aufweist, um den Phaseninterpolator zu aktivieren.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 8, wobei die Verzögerungsschaltung das zusammengesetzte Signal um die angepasste, variable Verzögerungszeit verzögert; der Negator das verzögerte, zusammengesetzte Signal invertiert; und der Phaseninterpolator das ankommende, mit einem Faktor (1 – p) multiplizierte Taktsignal zu dem invertierten, verzögerten, zusammengesetzten, mit einem Faktor p multiplizierten Taktsignal addiert, um ein weiteres zusammengesetztes Signal an die Verzögerungsschaltung auszugeben.
- Vorrichtung zur Taktsignalsynchronisierung nach Anspruch 12, wobei die in Anspruch 12 angegebenen Schritte iterativ über eine Vielzahl von Zyklen ausgeführt werden, um den statischen Tastgrad-Offset des ankommenden Taktsignals zu korrigieren und um das unkorrelierte, in dem ankommenden Taktsignal enthaltene Taktzittern auf einen Durchschnittswert zu bringen.
- Verfahren zur Taktsignalsynchronisierung zur Verwendung in einer Vorrichtung zur Taktsignalsynchronisierung, die eine mit einer Verzögerungsschaltung mit einer variablen Verzögerungszeit verbundene Verzögerungssteuerschaltung, einen Negator und einen Phaseninterpolator aufweist, wobei das Verfahren Folgendes umfasst: Empfangen eines ankommenden Taktsignals; Verzögern des ankommenden Taktsignals oder eines daraus generierten Signals durch die Verzögerungsschaltung, um ein verzögertes Taktsignal zu generieren; Invertieren des verzögerten Taktsignals durch den Negator, um ein invertiertes, verzögertes Taktsignal zu generieren; Steuern der Verzögerungsschaltung durch die Verzögerungssteuerschaltung, um die Phasenbeziehung zwischen dem ankommenden Taktsignal und dem invertierten, verzögerten Taktsignal anzupassen; und wenn das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind, Addieren des ankommenden, mit einem Faktor (1 – p) multiplizierten Taktsignals zu dem invertierten, verzögerten, mit einem Faktor p multiplizierten Taktsignal durch den Phaseninterpolator, um ein zusammengesetztes Signal an die Verzögerungsschaltung auszugeben, wobei p eine reelle Zahl größer als oder gleich 0 und kleiner als oder gleich 1 ist.
- Verfahren nach Anspruch 14, das ferner Folgendes umfasst: Verzögern des zusammengesetzten Signals durch die Verzögerungsschaltung; Invertieren des verzögerten, zusammengesetzten Taktsignals durch den Negator, um ein invertiertes, verzögertes, zusammengesetztes Taktsignal zu generieren; und Addieren des ankommenden, mit einem Faktor (1 – p) multiplizierten Taktsignals zu dem invertierten, verzögerten, zusammengesetzten, mit einem Faktor p multiplizierten Taktsignal durch den Phaseninterpolator, um ein weiteres zusammengesetztes Signal an die Verzögerungsschaltung auszugeben.
- Verfahren nach Anspruch 15, wobei die in Anspruch 15 angegebenen Schritte iterativ über eine Vielzahl von Zyklen ausgeführt werden, um den statischen Tastgrad-Offset des ankommenden Taktsignals zu korrigieren und um das unkorrelierte, in dem ankommenden Taktsignal enthaltene Taktzittern auf einen Durchschnittswert zu bringen.
- Verfahren nach Anspruch 14, wobei der Phaseninterpolator veranlasst wird, anhand eines Steuersignals zu funktionieren, das einen Wert für den Faktor p aufweist, der größer als 0 ist.
- Verfahren nach Anspruch 14, wobei die variablen Verzögerungszeit der Verzögerungsschaltung angepasst wird, indem die variable Verzögerungszeit jeweils um einen vorbestimmten Schrittwert inkrementiert wird, bis das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind.
- Verfahren nach Anspruch 14, wobei die variable Verzögerungszeit der Verzögerungsschaltung angepasst wird, indem die variable Verzögerungszeit jeweils um einen vorbestimmten Schrittwert dekrementiert wird, bis das ankommende Taktsignal und das invertierte, verzögerte Taktsignal phasengleich sind.
- Chip mit integrierter. Schaltung, der die Vorrichtung zu Taktsignalsynchronisierung nach Anspruch 1 aufweist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/838,634 US7728636B2 (en) | 2007-08-14 | 2007-08-14 | Clock signal synchronizing device with inherent duty-cycle correction capability |
US11/838,634 | 2007-08-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008037660A1 DE102008037660A1 (de) | 2009-04-02 |
DE102008037660B4 true DE102008037660B4 (de) | 2014-07-31 |
Family
ID=40362482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008037660.4A Expired - Fee Related DE102008037660B4 (de) | 2007-08-14 | 2008-08-14 | Vorrichtung zur Taktsignalsynchronisierung mit inhärenter Funktionalität zur Korrektur von Tastgraden |
Country Status (2)
Country | Link |
---|---|
US (1) | US7728636B2 (de) |
DE (1) | DE102008037660B4 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8253454B2 (en) * | 2007-12-21 | 2012-08-28 | Realtek Semiconductor Corp. | Phase lock loop with phase interpolation by reference clock and method for the same |
JP2010119056A (ja) * | 2008-11-14 | 2010-05-27 | Elpida Memory Inc | 情報システムおよび半導体装置とその制御方法 |
KR20110003189A (ko) * | 2009-07-03 | 2011-01-11 | 삼성전자주식회사 | 듀티 사이클 에러 보정 회로 |
KR101095010B1 (ko) | 2010-09-30 | 2011-12-20 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 dll 회로 |
US8451969B2 (en) | 2011-03-15 | 2013-05-28 | Intel Corporation | Apparatus, system, and method for timing recovery |
WO2012157182A1 (ja) * | 2011-05-13 | 2012-11-22 | 日本電気株式会社 | 信号同期送信システム、光変調器用同期駆動システム、信号同期送信方法及びそのプログラムが格納された非一時的なコンピュータ可読媒体 |
US8432207B1 (en) * | 2011-12-30 | 2013-04-30 | Advanced Micro Devices, Inc. | Method and apparatus for correcting the duty cycle of a high speed clock |
WO2017019718A1 (en) * | 2015-07-28 | 2017-02-02 | Schlumberger Technology Corporation | Method and system for generating a virtual core |
US11658668B2 (en) | 2018-06-14 | 2023-05-23 | SK Hynix Inc. | Semiconductor device |
KR102608910B1 (ko) | 2018-06-14 | 2023-12-04 | 에스케이하이닉스 주식회사 | 반도체장치 |
US11469746B2 (en) * | 2021-01-19 | 2022-10-11 | Samsung Electronics Co., Ltd. | Integrated device having phase interpolator and input controller thereof |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE29825196U1 (de) * | 1997-02-06 | 2006-01-26 | Rambus Inc., Los Altos | Schaltung zum Einstellen einer Taktverzögerung |
DE10336300B4 (de) * | 2002-10-05 | 2006-03-02 | Samsung Electronics Co., Ltd., Suwon | Verzögerungsregelschaltung mit Tastverhältniskorrektur und zugehöriges Korrekturverfahren |
Family Cites Families (81)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5353331A (en) * | 1992-03-05 | 1994-10-04 | Bell Atlantic Network Services, Inc. | Personal communications service using wireline/wireless integration |
US5565909A (en) * | 1992-08-31 | 1996-10-15 | Television Computer, Inc. | Method of identifying set-top receivers |
US5452289A (en) * | 1993-01-08 | 1995-09-19 | Multi-Tech Systems, Inc. | Computer-based multifunction personal communications system |
US6321158B1 (en) * | 1994-06-24 | 2001-11-20 | Delorme Publishing Company | Integrated routing/mapping information |
US5550907A (en) * | 1994-12-23 | 1996-08-27 | Lucent Technologies Inc. | Personal communication using intelligent terminals |
JP3854658B2 (ja) * | 1996-03-15 | 2006-12-06 | キヤノン株式会社 | 無線通信装置 |
US6278704B1 (en) * | 1997-04-04 | 2001-08-21 | International Business Machines Corporation | Extended telephone services via telephone lines shared for standard telephony and internet access |
KR100244466B1 (ko) * | 1997-04-26 | 2000-02-01 | 김영환 | 클럭 위상 비교기 |
US20020055088A1 (en) * | 1997-06-25 | 2002-05-09 | Ephraim Feig | Toggle-tongue language education method and apparatus |
US6295341B1 (en) * | 1998-03-18 | 2001-09-25 | At&T Corp. | Network based voice mail with call screening |
US6184894B1 (en) | 1999-01-29 | 2001-02-06 | Neomagic Corp. | Adaptive tri-linear interpolation for use when switching to a new level-of-detail map |
AUPQ449399A0 (en) * | 1999-12-07 | 2000-01-06 | Automatic Pty Ltd | Internet redirection methods |
WO2002017602A1 (en) * | 2000-08-22 | 2002-02-28 | Symbian Limited | Method of and apparatus for communicating user related information using a wireless information device |
US6366856B1 (en) * | 2000-11-21 | 2002-04-02 | Qualcomm Incorporated | Method and apparatus for orienting a map display in a mobile or portable device |
US7315734B2 (en) * | 2001-01-19 | 2008-01-01 | Lucent Technologies Inc. | Method for performing a predetermined action on wireless calls based on caller's location |
GB0101692D0 (en) * | 2001-01-23 | 2001-03-07 | Koninkl Philips Electronics Nv | Mobile device comprising a gps receiver |
US6938101B2 (en) * | 2001-01-29 | 2005-08-30 | Universal Electronics Inc. | Hand held device having a browser application |
US7096009B2 (en) * | 2001-03-09 | 2006-08-22 | Research In Motion Limited | Advanced voice and data operations in a mobile data communication device |
US6879623B2 (en) | 2001-03-28 | 2005-04-12 | Motorola, Inc. | Method and apparatus for timing recovery in a communication device |
US20060064739A1 (en) * | 2004-09-17 | 2006-03-23 | Guthrie Paul D | Relationship-managed communication channels |
US20020172339A1 (en) * | 2001-05-21 | 2002-11-21 | Creswell Carroll W. | Method for providing sequenced communications within a group |
JP4544780B2 (ja) * | 2001-05-24 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | クロック制御回路 |
GB0112780D0 (en) * | 2001-05-25 | 2001-07-18 | Nokia Corp | Requests in a communication system |
US20040066920A1 (en) * | 2001-08-31 | 2004-04-08 | Vandermeijden Tom R. | Method and apparatus for automatically populating a contact database in a mobile communication device |
US7953447B2 (en) * | 2001-09-05 | 2011-05-31 | Vocera Communications, Inc. | Voice-controlled communications system and method using a badge application |
US6724872B1 (en) * | 2001-12-17 | 2004-04-20 | Bellsouth Intellectual Property Corporation | Personalized messages over Internet call waiting |
US7085578B2 (en) * | 2001-12-20 | 2006-08-01 | Lucent Technologies Inc. | Provision of location information to a call party |
US7043362B2 (en) * | 2001-12-21 | 2006-05-09 | Garmin Ltd. | PDA with integrated address book and electronic map waypoints |
US6650157B2 (en) * | 2002-01-11 | 2003-11-18 | Sun Microsystems, Inc. | Using a push/pull buffer to improve delay locked loop performance |
JP4478781B2 (ja) * | 2002-01-31 | 2010-06-09 | 株式会社エヌ・ティ・ティ・ドコモ | 接続受付処理システム、接続受付処理方法、及び、接続受付処理装置 |
GB2385728B (en) * | 2002-02-26 | 2006-07-12 | Fujitsu Ltd | Clock recovery circuitry |
US7440900B2 (en) * | 2002-03-15 | 2008-10-21 | Microsoft Corporation | Voice message processing system and method |
US7139797B1 (en) * | 2002-04-10 | 2006-11-21 | Nortel Networks Limited | Presence information based on media activity |
US7330721B2 (en) * | 2002-05-07 | 2008-02-12 | Cisco Technology, Inc. | Method and system for supporting non-intrusive and effective voice communication among mobile users |
US7346668B2 (en) * | 2002-05-17 | 2008-03-18 | Sap Aktiengesellschaft | Dynamic presentation of personalized content |
US7640293B2 (en) * | 2002-07-17 | 2009-12-29 | Research In Motion Limited | Method, system and apparatus for messaging between wireless mobile terminals and networked computers |
US7184523B2 (en) * | 2002-10-31 | 2007-02-27 | Comverse, Inc. | Voice message based applets |
US7054621B2 (en) * | 2002-11-08 | 2006-05-30 | Sony Ericsson Mobile Communications Ab | Method, device and system for establishing communications with multiple communication devices |
US7215750B2 (en) * | 2002-12-18 | 2007-05-08 | Bellsouth Intellectual Property Corporation | System and method for providing custom caller-ID messages |
GB0229572D0 (en) * | 2002-12-19 | 2003-01-22 | Cognima Ltd | Quality of service provisioning |
US7068768B2 (en) * | 2003-01-29 | 2006-06-27 | America Online, Inc. | Method for populating a caller's information to a host-based address book |
US6978003B1 (en) * | 2003-05-22 | 2005-12-20 | Nortel Networks Limited | Adaptive call routing for multiple telephony terminals |
FI20030944A0 (fi) * | 2003-06-25 | 2003-06-25 | Nokia Corp | Ryhmäpuhelu viestintäjärjestelmässä |
AU2003271804A1 (en) * | 2003-07-11 | 2005-02-25 | France Telecom | Method and system for transmission of vocal content by mms |
US20050033811A1 (en) * | 2003-08-07 | 2005-02-10 | International Business Machines Corporation | Collaborative email |
US7196630B2 (en) * | 2003-09-26 | 2007-03-27 | Avaya Technology Corp. | Method and apparatus for routing a communication to a user based on a predicted presence |
KR100554981B1 (ko) | 2003-11-20 | 2006-03-03 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
US7212111B2 (en) * | 2003-12-30 | 2007-05-01 | Motorola, Inc. | Method and system for use in emergency notification and determining location |
US7542558B2 (en) * | 2004-02-20 | 2009-06-02 | Avaya Inc. | Informing caller of callee activity mode |
AU2005220863B2 (en) * | 2004-03-09 | 2010-03-04 | Google Llc | Dynamic data delivery apparatus and method for same |
US7120455B1 (en) * | 2004-05-20 | 2006-10-10 | Cellco Partnership | Method and system for mobile instant messaging using multiple interfaces |
US20050272448A1 (en) * | 2004-06-08 | 2005-12-08 | Lg Electronics Inc. | Caller location identifying system and method in a communication network |
US7269413B2 (en) * | 2004-08-10 | 2007-09-11 | Oro Grande Technology Llc | Telephone location caller ID |
US7487190B2 (en) * | 2004-08-27 | 2009-02-03 | Microsoft Corporation | Automated identification and marking of new and changed content in a structured document |
US20080214148A1 (en) * | 2005-11-05 | 2008-09-04 | Jorey Ramer | Targeting mobile sponsored content within a social network |
US7529540B2 (en) * | 2005-11-29 | 2009-05-05 | International Business Machines Corporation | Method and system for invoking push-to-service offerings |
US7432750B1 (en) * | 2005-12-07 | 2008-10-07 | Netlogic Microsystems, Inc. | Methods and apparatus for frequency synthesis with feedback interpolation |
US20070135110A1 (en) * | 2005-12-08 | 2007-06-14 | Motorola, Inc. | Smart call list |
US20070117552A1 (en) * | 2006-01-09 | 2007-05-24 | Ecrio, Inc. | Push to talk over cellular having productive use of dead time and inclusion of diverse participants |
TWI294241B (en) * | 2006-02-20 | 2008-03-01 | Inventec Appliances Corp | Method for a communication device to filter an incoming call according to location |
DE102006013218A1 (de) * | 2006-03-22 | 2007-10-04 | Siemens Ag | Verfahren zur Lokalisierung und ortsbezogenen Vermittlung eines mobilen Voice-over-IP-Teilnehmers zu einem Notrufzentrum |
US7586877B2 (en) * | 2006-04-13 | 2009-09-08 | Cisco Technology, Inc. | Method and system to determine and communicate the presence of a mobile device in a predefined zone |
US7570959B2 (en) * | 2006-04-19 | 2009-08-04 | Nokia Corporation | Apparatus, method and computer program product providing location-enhanced contact list |
US7958192B2 (en) * | 2006-04-25 | 2011-06-07 | Ralph Harik | Method for information gathering and dissemination in a social network |
US7865551B2 (en) * | 2006-05-05 | 2011-01-04 | Sony Online Entertainment Llc | Determining influential/popular participants in a communication network |
US8036356B1 (en) * | 2006-08-08 | 2011-10-11 | Avaya Inc. | System and method of identifying geographic location for the source of a call |
US7630707B2 (en) * | 2006-11-27 | 2009-12-08 | Apple Inc. | Wireless communication out of range indication |
US20080250066A1 (en) * | 2007-04-05 | 2008-10-09 | Sony Ericsson Mobile Communications Ab | Apparatus and method for adding contact information into a contact list |
EP2140341B1 (de) * | 2007-04-26 | 2012-04-25 | Ford Global Technologies, LLC | Emotives beratungssystem und verfahren |
US8340265B2 (en) * | 2007-07-31 | 2012-12-25 | At&T Intellectual Property I, L.P. | System for processing recorded messages |
US8600391B2 (en) * | 2008-11-24 | 2013-12-03 | Ringcentral, Inc. | Call management for location-aware mobile devices |
US8503989B2 (en) * | 2007-10-22 | 2013-08-06 | Cisco Technology, Inc. | Dynamic contact list |
US8565780B2 (en) * | 2008-01-17 | 2013-10-22 | At&T Mobility Ii Llc | Caller identification with caller geographical location |
DE102008006107A1 (de) * | 2008-01-25 | 2009-07-30 | Krones Ag | Vorrichtung zum Anbringen von Etiketten auf Behältnisse |
US8081992B2 (en) * | 2008-02-01 | 2011-12-20 | Research In Motion Limited | System and method for displaying the geographic location associated with a phone call received on a phone-equipped mobile device |
US20090216775A1 (en) * | 2008-02-22 | 2009-08-27 | Marc Gregory Ratliff | Platform for real-time tracking and analysis |
US7991424B2 (en) * | 2008-02-25 | 2011-08-02 | Alcatel-Lucent Usa Inc. | Dynamic generation of group lists for a communication device using tags |
US20090225968A1 (en) * | 2008-03-07 | 2009-09-10 | Paranjape Ameet M | Distributed contact database with dynamic grouping, priority and time settings |
US20090275307A1 (en) * | 2008-05-01 | 2009-11-05 | Starscriber Corporation | Mobile Communications Facilitated by Interactive Menus |
US8098894B2 (en) * | 2008-06-20 | 2012-01-17 | Yahoo! Inc. | Mobile imaging device as navigator |
US8224304B2 (en) * | 2009-08-04 | 2012-07-17 | Qualcomm Incorporated | Systems and methods for disambiguating entries in a contacts list database implemented on a mobile device |
-
2007
- 2007-08-14 US US11/838,634 patent/US7728636B2/en not_active Expired - Fee Related
-
2008
- 2008-08-14 DE DE102008037660.4A patent/DE102008037660B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE29825196U1 (de) * | 1997-02-06 | 2006-01-26 | Rambus Inc., Los Altos | Schaltung zum Einstellen einer Taktverzögerung |
DE10336300B4 (de) * | 2002-10-05 | 2006-03-02 | Samsung Electronics Co., Ltd., Suwon | Verzögerungsregelschaltung mit Tastverhältniskorrektur und zugehöriges Korrekturverfahren |
Also Published As
Publication number | Publication date |
---|---|
DE102008037660A1 (de) | 2009-04-02 |
US7728636B2 (en) | 2010-06-01 |
US20090045856A1 (en) | 2009-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008037660B4 (de) | Vorrichtung zur Taktsignalsynchronisierung mit inhärenter Funktionalität zur Korrektur von Tastgraden | |
DE60217164T2 (de) | Kaskadierte verzögerungs-regelkreis-schaltung | |
DE69408763T2 (de) | Digitale Verzögerungsleitung | |
DE69926320T2 (de) | Durch digitale wörter abgestimmte frequenzsyntheseschaltung | |
DE60107743T2 (de) | Einstellung der Takt-Rate eines periodischen Signal mit steigenden und fallenden Flanken-DLL | |
DE602004004533T2 (de) | Phasenmischschaltung mit verzögertem regelkreis | |
DE69402342T2 (de) | Digitaler Taktgenerator | |
DE69700270T2 (de) | Frequenzvervielfacher, bei dem das Multiplikationsverhältnis in der ersten Stufe grösser ist als in den nachfolgenden Stufen | |
DE102011007226B4 (de) | Unterdrückung von niederfrequentem Rauschen von einem Phasendetektor in einer Phasensteuerschleife | |
DE102011088719A1 (de) | Digitales Phasenregelschleifensystem und Verfahren | |
DE102009052053A1 (de) | Schaltung mit Mehrphasenoszillator | |
DE102008008050A1 (de) | Auf digitaler Verzögerungsleitung basierender Frequenz-Synthesizer | |
DE102006054763A1 (de) | Differenzverstärker, Phasen- und Verzögerungsregelkreisvorrichtung und Differenzverstärkungsverfahren | |
DE102012014512A1 (de) | Spreizung eines Taktsignals | |
DE19926588B4 (de) | Integriertes Schaltkreisbauelement | |
DE69327612T2 (de) | Schaltung und Verfahren zur Generierung eines stabilen Taktsignals mit Frequenzvervielfachung | |
DE102004002437A1 (de) | Verzögerungsregelkreis, integrierte Schaltung und Betriebsverfahren | |
DE102006002473B4 (de) | Belastungszykluskorrektor | |
DE10130122B4 (de) | Verzögerungsregelkreis | |
DE19852457A1 (de) | Verfahren und Vorrichtung zur Phasendrehung in einem Phasenregelkreis | |
DE112013000872T5 (de) | Tastverhältnis-Einstellschaltung | |
DE102004044099B4 (de) | Streuspektrum-Taktgeber, Speichersystem und Taktsignalverzögerungsverfahren | |
DE10130123A1 (de) | Verzögerungsregelkreis zur Erzeugung komplementärer Taktsignale | |
DE10202879B4 (de) | DLL-(Delay-Locked-Loop)Schaltung | |
DE102008018437B4 (de) | Vorrichtung zum Synchronisieren von Taktsignalen, mit der es möglich ist, Taktjitter zu filtern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |