DE102008034159A1 - Elektronikbauelement und Verfahren zu seiner Herstellung - Google Patents
Elektronikbauelement und Verfahren zu seiner Herstellung Download PDFInfo
- Publication number
- DE102008034159A1 DE102008034159A1 DE102008034159A DE102008034159A DE102008034159A1 DE 102008034159 A1 DE102008034159 A1 DE 102008034159A1 DE 102008034159 A DE102008034159 A DE 102008034159A DE 102008034159 A DE102008034159 A DE 102008034159A DE 102008034159 A1 DE102008034159 A1 DE 102008034159A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- polymer layer
- connecting elements
- polymer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920000642 polymer Polymers 0.000 claims abstract description 255
- 239000000758 substrate Substances 0.000 claims abstract description 185
- 230000008961 swelling Effects 0.000 claims abstract description 41
- 239000004065 semiconductor Substances 0.000 claims description 103
- 229910000679 solder Inorganic materials 0.000 claims description 35
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 28
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 claims description 24
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical group CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 claims description 22
- 238000005476 soldering Methods 0.000 claims description 21
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 19
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 19
- 239000002904 solvent Substances 0.000 claims description 16
- VLKZOEOYAKHREP-UHFFFAOYSA-N n-Hexane Chemical compound CCCCCC VLKZOEOYAKHREP-UHFFFAOYSA-N 0.000 claims description 15
- 239000000919 ceramic Substances 0.000 claims description 11
- 239000011521 glass Substances 0.000 claims description 11
- NEHMKBQYUWJMIP-UHFFFAOYSA-N anhydrous methyl chloride Natural products ClC NEHMKBQYUWJMIP-UHFFFAOYSA-N 0.000 claims description 9
- 238000001035 drying Methods 0.000 claims description 9
- 239000004814 polyurethane Substances 0.000 claims description 9
- 229920002635 polyurethane Polymers 0.000 claims description 9
- 238000003466 welding Methods 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 229940050176 methyl chloride Drugs 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 239000004417 polycarbonate Substances 0.000 claims description 7
- 229920000515 polycarbonate Polymers 0.000 claims description 7
- 229920001721 polyimide Polymers 0.000 claims description 7
- 239000004800 polyvinyl chloride Substances 0.000 claims description 7
- 229920000915 polyvinyl chloride Polymers 0.000 claims description 6
- CYTYCFOTNPOANT-UHFFFAOYSA-N Perchloroethylene Chemical group ClC(Cl)=C(Cl)Cl CYTYCFOTNPOANT-UHFFFAOYSA-N 0.000 claims description 5
- XBDQKXXYIPTUBI-UHFFFAOYSA-M Propionate Chemical compound CCC([O-])=O XBDQKXXYIPTUBI-UHFFFAOYSA-M 0.000 claims description 5
- 241000779819 Syncarpia glomulifera Species 0.000 claims description 5
- KXKVLQRXCPHEJC-UHFFFAOYSA-N acetic acid trimethyl ester Natural products COC(C)=O KXKVLQRXCPHEJC-UHFFFAOYSA-N 0.000 claims description 5
- 239000001739 pinus spp. Substances 0.000 claims description 5
- 150000003505 terpenes Chemical class 0.000 claims description 5
- 235000007586 terpenes Nutrition 0.000 claims description 5
- 229950011008 tetrachloroethylene Drugs 0.000 claims description 5
- 229940036248 turpentine Drugs 0.000 claims description 5
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 claims description 3
- 230000001070 adhesive effect Effects 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 claims description 3
- 239000011159 matrix material Substances 0.000 claims description 3
- 150000002894 organic compounds Chemical class 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 239000012808 vapor phase Substances 0.000 claims description 3
- 238000007641 inkjet printing Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 235000019441 ethanol Nutrition 0.000 claims 4
- 235000012431 wafers Nutrition 0.000 description 30
- JAYCNKDKIKZTAF-UHFFFAOYSA-N 1-chloro-2-(2-chlorophenyl)benzene Chemical compound ClC1=CC=CC=C1C1=CC=CC=C1Cl JAYCNKDKIKZTAF-UHFFFAOYSA-N 0.000 description 12
- 101100084627 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) pcb-4 gene Proteins 0.000 description 12
- 239000000463 material Substances 0.000 description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 239000003795 chemical substances by application Substances 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- JDZUWXRNKHXZFE-UHFFFAOYSA-N 1,2,3,4,5-pentachloro-6-(2,4,6-trichlorophenyl)benzene Chemical compound ClC1=CC(Cl)=CC(Cl)=C1C1=C(Cl)C(Cl)=C(Cl)C(Cl)=C1Cl JDZUWXRNKHXZFE-UHFFFAOYSA-N 0.000 description 7
- 238000005260 corrosion Methods 0.000 description 5
- 230000007797 corrosion Effects 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 230000000930 thermomechanical effect Effects 0.000 description 5
- 230000003993 interaction Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- WYURNTSHIVDZCO-UHFFFAOYSA-N Tetrahydrofuran Chemical compound C1CCOC1 WYURNTSHIVDZCO-UHFFFAOYSA-N 0.000 description 2
- BHIWKHZACMWKOJ-UHFFFAOYSA-N methyl isobutyrate Chemical compound COC(=O)C(C)C BHIWKHZACMWKOJ-UHFFFAOYSA-N 0.000 description 2
- 101100518972 Caenorhabditis elegans pat-6 gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- NEHMKBQYUWJMIP-NJFSPNSNSA-N chloro(114C)methane Chemical compound [14CH3]Cl NEHMKBQYUWJMIP-NJFSPNSNSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- YLQBMQCUIZJEEH-UHFFFAOYSA-N tetrahydrofuran Natural products C=1C=COC=1 YLQBMQCUIZJEEH-UHFFFAOYSA-N 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/812—Applying energy for connecting
- H01L2224/8121—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83194—Lateral distribution of the layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/8382—Diffusion bonding
- H01L2224/8383—Solid-solid interdiffusion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/0665—Epoxy resin
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10954—Other details of electrical connections
- H05K2201/10977—Encapsulated connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0779—Treatments involving liquids, e.g. plating, rinsing characterised by the specific liquids involved
- H05K2203/0783—Using solvent, e.g. for cleaning; Regulating solvent content of pastes or coatings for adjusting the viscosity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
- H05K2203/306—Lifting the component during or after mounting; Increasing the gap between component and PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
Ein Verfahren zum Herstellen eines elektronischen Systems wird vorgeschlagen, wobei ein erstes Substrat, das erste Verbindungselemente auf einer ersten Oberfläche des ersten Substrats umfasst, bereitgestellt wird; ein zweites Substrat, das zweite Verbindungselemente auf einer ersten Oberfläche des zweiten Substrats umfasst, bereitgestellt wird; eine Polymerschicht auf mindestens eine der beiden ersten Oberflächen aufgebracht wird; die ersten Verbindungselemente an den zweiten Verbindungselementen angebracht werden; und Aufquellen der Polymerschicht während oder nach dem Anbringen.
Description
- Erfindungsgebiet
- Die vorliegende Erfindung betrifft ein elektronisches System und ein Verfahren zum Herstellen des Elektronikbauelements.
- Allgemeiner Stand der Technik
- Es gibt ein ständiges Bemühen, Elektronikbauelemente intelligenter, leistungsfähiger, sparsamer und kompakter zu machen. Dieses Bemühen hat dazu geführt, die Strukturgröße von integrierten Schaltungen auf eine Skala kleiner als 100 nm zu reduzieren. Angesichts dieser Evolution wurde es eine Herausforderung, integrierte Schaltungen mit einer Außenwelt zu verbinden, die sich üblicherweise mit einer Skala in der Größe des menschlichen Körpers beschäftigt. Die Kapselung sucht diese Skalendifferenz zu überbrücken. Beispielsweise durch Anbringen und Drahtbonden einer integrierten Schaltung an einem Systemträger werden die kleinen Drahtbondpads einer integrierten Schaltung elektrisch mit den Zuleitungen des Systemträgers verbunden, die wiederum an die größeren Pads einer Leiterplatte eines Elektronikgeräts gelötet werden können. Durch Kapseln der integrierten Schaltung mit einem Formmaterial werden zudem die empfindliche integrierte Schaltung und die empfindlichen Bonddrähte gegenüber der Umgebung geschützt.
- Zum Erhöhen der Funktionalität von integrierten Schaltungen sind Bonddrähte oftmals durch auf der Chipoberfläche plazierte Höcker ersetzt worden. Die Verwendung von Höckern trägt dazu bei, die Anzahl der Eingabe-/Ausgabekanäle für eine gegebene integrierte Schaltungsfläche zu erhöhen. Zum Vergrößern der Funktionalitätsdichte ist weiterhin das Aufeinanderstapeln von integrierten Schaltungen vor dem Formen des Stapels eingeführt worden.
- Das Höckerbonden sowie das Stapeln von Chips oder Substraten bietet mehrere Herausforderungen. Aus diesem und anderen Gründen besteht ein Bedarf nach der unten offenbarten Erfindung.
- Kurze Darstellung der Erfindung
- Es wird ein Verfahren zum Herstellen eines elektronischen Systems offenbart, das folgendes umfaßt:
Bereitstellen eines ersten Substrats, das erste Verbindungselemente auf einer ersten Oberfläche des ersten Substrats umfaßt; Bereitstellen eines zweiten Substrats, das zweite Verbindungselemente auf einer ersten Oberfläche des zweiten Substrats umfaßt; Aufbringen einer Polymerschicht auf mindestens einer der beiden ersten Oberflächen; Anbringen der ersten Verbindungselemente an den zweiten Verbindungselementen; und Aufquellen der Polymerschicht während oder nach dem Anbringen. - Durch das Aufquellen der Polymerschicht kann diese die erste Oberfläche des ersten Substrats mit der ersten Oberfläche des zweiten Substrats verbinden, so dass die an ersten und zweiten Verbindungsmelementen wirkenden lateralen Kräfte reduziert werden können. Laterale Kräfte können zum Beispiel entstehen, wenn das erste und das zweite Substrat einen unterschiedlichen Temperaturausdehnungskoeffizienten haben und während des Betriebs sich erwärmen oder wieder abkühlen.
- In einer Ausführung die Polymerschicht nach dem Aufquellen getrocknet. Dadurch kann die die Polymerschicht die laterale Kraft zwischen dem ersten Substrat und dem zweiten Substrat besser auffangen.
- Die Polymerschicht kann zum Beispiel durch eine Temperaturerhöhung und/oder einen reduzierten Druck getrocknet werden.
- In einer bevorzugten Ausführung wird die Polymerschicht vor dem Anbringen der ersten Verbindungselemente an den zweiten Verbindungselementen aufgetragen. Dies Vereinfacht das Aufbringen der Polymerschicht. In einer bevorzugten Ausführung wird die Polymerschicht durch Dispensieren des Polymers, Schleudern des Polymers, Tintenstrahldrucken des Polymers, Laminieren des Polymers, Drucken des Polymers und/oder Sprühbeschichten des Polymers aufgetragen. Weiterhin kann die Polymerschicht auf der ersten Oberfläche des ersten und/oder des zweiten Substrats strukturiert werden. Das Strukturieren kann auch durch einen photolithographischen Prozeß erzielt werden.
- In einer bevorzugten Ausführung werden die ersten Verbindungselemente an den zweiten Verbindungselementen durch Löten, Schweißen, Diffusionslöten, Kleben, Flip-Chip-Bonden und/oder mechanisches Kontaktieren angebracht.
- In einer bevorzugten Ausführung wird das Aufquellen durch Auftragen eines Lösemittels in flüssiger Phase auf das Polymer, Auftragen eines Lösemittels in Dampfphase aus das Polymer und/oder Erwärmen des Polymers auf eine Temperatur über Raumtemperatur bewirkt. Das Aufquellen kann zudem verursacht werden, indem die Polymerschicht Benzol, Methylchlorid, Aceton, Ethylacetat, Methylacetat, Alkohol, Terpene, Tetrachloroethylen, Toluol, Terpentin und/oder Hexan ausgesetzt wird. Dabei kann die Polymerschicht um mehr als 5 Vol.-% oder auch um mehr als als 40 Vol.-% aufquellen.
- In einer bevorzugten Ausführung ist das erste Substrat ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat ist. Gleichzeitig ist das zweite Substrat bevorzugt ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat. Die ersten und/oder zweiten Verbindungselemente können Verbindungspads, Löthöcker, Säulen und/oder Stud-Höcker sein.
- Weiterhin wird ein elektronisches System offenbart, das ein erstes Substrat, ein zweites Substrat über dem ersten Substrat, mehrere Verbindungselemente zwischen dem ersten Substrat und dem zweiten Substrat zum elektrischen Verbinden des ersten Substrats mit dem zweiten Substrat und eine aufgequollene Polymerschicht zwischen dem ersten Substrat und dem zweiten Substrat aufweist. Die aufgequollene Polymerschicht kann helfen, die auf den ersten Verbindungselementen wirkenden lateralen Kräfte zu redzuzieren, die während eines Temperaturzyklus aufgrund unterschiedlicher Temperaturausdehnungszyklen entstehen können. Bevorzugt reichen die Verbindungselemente durch die aufgequollene Polymerschicht hindurch und weisen Lötverbindungsstellen, Diffusionslötverbindungsstellen, Schweißverbin-dungsstellen, Höckerbondingverbindungsstellen, Klebeverbindungsstellen und/oder mechanische Kontaktverbindungsstellen auf.
- Bevorzugt enthält die Polymerschicht eine organische Verbindung, z. B. PMMA, Polycarbonat, Polyimid, Polyurethan, Polyvinylchlorid und/oder Epoxid. In einer Ausführungsform kann die Polymerschicht in einem Lösungsmittel gelöst werden. Insbesondere kann die Polymerschicht in Benzol, Methylchlorid, Aceton, Ethylacetat, Methylacetat, Alkohol, Terpene, Tetrachlorethylen, Toluol, Terpentin und/oder Hexan gelöst werden.
- Es ist weiterhin bevorzugt, dass die Polymerschicht an einer ersten Oberfläche des ersten Substrats und an einer ersten Oberfläche des zweiten Substrats haftet. Weterhin kann die Polymerschicht von der ersten oder zweiten Oberfläche unter einem Winkel von 55 Grad oder mehr vorstehen.
- Weiterhin wird ein Elektronikbauelement offenbart, das ein Substrat mit einer erste Oberfläche, eine aufquellbare Poylmerschicht, die an der ersten Oberfläche haftet, und eine Matrix aus Verbindungselementen mit jeweils einem proximalen Ende und einem gegenüberliegenden distalen Ende umfasst. Dabei ist das proximale Ende jedes der Verbindungselemente mit der ersten Oberfläche verbunden und das distale Ende jedes der Verbindungselemente elektrisch getrennt. Gleichzeitig erstreckt sich jedes der Verbindungselemente durch die Polymerschicht, wobei die Dicke der Polymerschicht größer als 50 Prozent des Abstands zwischen dem proximalen Ende und dem distalen Ende der Verbindunselemente ist.
- Bevorzugt ist die Dicke der aufquellbaren Polymerschicht kleiner als 95% des Abstands zwischen dem proximalen Ende und dem distalen Ende der Verbindungselemente beträgt. Gleichzeitig kann die aufquellbare Polymerschicht eine organische Verbindung enthalten, z. B. PMMA, Polycarbonat, Polyimid, Polyurethan, Polyvinylchlorid und/oder Epoxid.
- Weiterhin wird ein Verfahren zum Montieren eines Halbleiterbauelements an einer Leiterplatte offenbart, das umfasst: Bereitstellen eines Halbleiterbauelements, das mit einer Polymerschicht bedeckt ist; Anlöten des Halbleiterbauelements an die Leiterplatte; und Aufquellen der Polymerschicht bis die Polymerschicht die Leiterplatte erreicht.
- Bevorzugt ist die die Leiterplatte eine gedruckte Leiterplatte.
- Kurze Beschreibung der Zeichnungen
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln, und sie sind in dieser Spezifikation integriert und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen die Ausführungsform der vorliegenden Erfindung und dienen zusammmen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung lassen sich ohne weiteres würdigen, wenn sie unter Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1a –1e offenbaren ein erstes Verfahren, bei dem die Polymerschicht vor dem Aufquellen auf nur ein Substrat aufgebracht wird. -
2a –2e offenbaren ein weiteres Verfahren, bei dem die Polymerschicht vor dem Aufquellen auf ein erstes und ein zweites Substrat aufgebracht wird. -
3a –3b offenbaren ein weiteres Verfahren, bei dem die Polymerschicht vor dem Aufquellen durch einen photolithographischen Prozeß sowohl auf einem ersten als auch einem zweiten Substrat strukturiert wird. -
4 offenbart eine Ausführungsform, bei der eine aufgequollene Polymerschicht an einem ersten Wafer und einem zweiten Wafer haftet. -
5 offenbart eine Ausführungsform, bei der eine aufgequollene Polymerschicht an einem Halbleiterchip und einer Leiterplatte haftet. -
6 offenbart eine Ausführungsform, bei der eine aufgequollene Polymerschicht an einem Halbleiterchip und einem Interposer haftet. -
7 offenbart eine Ausführungsform, bei der eine nichtgequollene Polymerschicht an einem Halbleiterchip haftet. - Ausführliche Beschreibung der Zeichnungen
-
1a –1e offenbaren fünf Schritte gemäß einem ersten Verfahren zum Herstellen eines elektronischen Systems, das ein Anbringen eines ersten Substrats1 an einem zweiten Substrat4 erleichtert. Das Verfahren läßt sich auf eine große Vielzahl von Substraten anwenden. Beispielsweise kann das erste Substrat1 ein Halbleiterchip oder ein Halbleiterbauelement sein, der oder das an einem zweiten Substrat4 angebracht werden soll, zum Beispiel ein Interposer, ein Keramiksubstrat, ein Laminatsubstrat, ein Glassubstrat, ein Systemträger, ein Halbleitersubstrat (Chip oder Wafer), eine gekapselte integrierte Schaltung, ein Epoxidlaminat (FR4) oder eine Leiterplatte. Umgekehrt kann es sich bei dem ersten Substrat1 auch um ein beliebiges der Substrate handeln, die die zweiten Substrate4 sein können. Der Übersichtlichkeit halber werden die1a –1e so beschrieben, daß sie das Montieren eines Halbleiterchips an einer Leiterplatte darstellen. - Das erste Substrat
1 (Halbleiterchip) umfaßt erste Verbindungselemente13 auf einer ersten Oberfläche11 des Halbleiterchips1 . Bei den Verbindungselementen kann es sich um ein Array aus Metallelementen handeln, die von der ersten Oberfläche vorstehen und die Gestalt von Kugeln, Säulen, Pads, Höckern oder insbesondere Lötkugeln oder Löthöckern aufweisen. Die Verbindungselemente13 sind starr an dem Halbleiterchip1 angebracht. Das Anbringen der Verbindungselemente13 auf dem Halbleiterchip1 kann unter Verwendung herkömmlicher Verfahren wie etwa Plattieren, Lötpastendruck, Sputtern oder Abheben durchgeführt werden. - Die Größen der Verbindungselemente
13 können zwischen einigen Mikrometern, zum Beispiel fünf Mikrometern und 1000 Mikrometern, je nach der Anwendung variieren. In dem vorliegenden Fall sind beim Montieren eines Chips an einer Leiterplatte die Verbindungselemente13 üblicherweise Löthöcker mit Durchmessern von in der Regel 400 Mikrometern. Das Herstellen der Löthöcker erfolgt bevorzugt auf der Waferebene, d. h. der Wafer wird erst nach der Herstellung der Löthöcker in die individuellen Chips zerlegt. Die Verbindungselemente13 dienen üblicherweise als Eingangs-/Ausgangsanschlüsse, die mit irgendeiner Elektronikschaltung, Leitungen etc., die im Halbleiterchip1 integriert sind, verbunden sind. -
1b veranschaulicht einen weiteren Schritt, bei dem eine Polymerschicht15 auf der ersten Oberfläche11 des Halbleiterchips1 abgeschieden worden ist. Wieder wird bevorzugt, daß die Abscheidung der Polymerschicht auf der Waferebene erfolgt, um mehrere Chips auf dem Wafer zu haben, die parallel mit der Polymerschicht15 bedeckt sind. Wie in1b angedeutet, wird weiter bevorzugt, daß die Polymerschicht15 die Verbindungselemente13 nur teilweise oder überhaupt nicht bedeckt. Dadurch soll sichergestellt werden, daß die Verbindungselemente13 freigelegt sind, um eine elektrisch leitende Verbindung herzustellen, wenn der Chip1 auf dem zweiten Substrat4 plaziert wird. Je nach der Art von Verbindungselement und der Art von Polymer jedoch kann die Polymerschicht15 die Verbindungselemente13 vollständig bedecken, wenn während dem Anbringen der ersten Verbindungselemente13 an den zweiten Verbindungselementen43 die Polymerschicht15 in dem Kontaktgebiet entfernt wird. Beispielsweise kann die Polymerschicht15 in den Kontaktgebieten der ersten Verbindungselemente13 und der jeweiligen zweiten Verbindungselemente43 zum Beispiel durch Druck oder Reibung entfernt werden, der oder die von den ersten Verbindungselementen13 und den zweiten Verbindungselementen43 auf die Polymerschicht ausgeübt wird. -
1c veranschaulicht schematisch den Schritt, bei dem der Halbleiterchip1 auf den Kopf gedreht und zu der ersten Oberfläche41 des zweiten Substrats4 (Leiterplatte (PCB)) bewegt wird, um erste Verbindungselemente13 mit zweiten Verbindungselementen43 zu verbinden. Die zweiten Verbindungselemente43 können beispielsweise auf die Leiterplatte gedruckte Kupferpads sein. Wie in1c gezeigt sind die Positionen der Kupferpads43 an die Positionen der Löthöcker13 angepaßt, um sicherzustellen, daß jedes zweite Kupferpad43 einen elektronischen Kontakt mit einem jeweiligen Löthöcker13 herstellt, wenn der Halbleiterchip1 auf der PCB4 plaziert wird. -
1d veranschaulicht schematisch die Situation, bei der die Löthöcker13 starr mit Kupferpads43 verbunden sind. Die beiden können aneinander angebracht werden, indem die beiden Substrate aufeinander plaziert und die beiden in einen Ofen eingeführt werden. Die Ofentemperatur muß hoch genug sein, um sicherzustellen, daß die Löthöcker13 zu schmelzen beginnen, so daß sich die Löthöcker13 starr mit den Kupferpads43 verbinden. Je nach dem Lötmaterial liegen typische Löttemperaturen in einem Bereich zwischen 100°C und 400°C. - Man beachte, daß die Polymerschicht
15 während des Lötprozesses kaum oder überhaupt nicht mit der PCB4 in Kontakt steht. Dies ist auf die Tatsache zurückzuführen, daß die Löthöcker13 durch die Polymerschicht15 vorstehen (siehe1b ). Wenn der Halbleiterchip1 auf der PCB4 plaziert wird, entsteht folglich ein Spalt19 zwischen der PCB4 und der Polymerschicht15 , der sicherstellt, daß die Polymerschicht15 des Halbleiters1 während des Lötens nicht an der PCB4 haftet. Auf diese Weise kann der Chip1 während des Lötens frei schwimmen. Auf diese Weise wird thermomechanische Beanspruchung, die während des Lötens zwischen dem ersten Substrat1 (Halbleiterchip) und dem zweiten Substrat4 (PCB) erzeugt wird, klein gehalten. - Außerdem stellt der Spalt
19 zwischen dem Chip1 und der PCB4 sicher, daß die Oberfläche der Polymerschicht15 für ein flüssiges oder gasförmiges Lösemittel zugänglich ist. Dies kann für den nachfolgenden Schritt wichtig sein, der verursacht, daß die Polymerschicht aufquillt. - Man beachte, daß neben dem Löten das Anbringen der ersten Verbindungselemente
13 mit den zweiten Verbindungselementen43 je nach der Art von Substrat und je nach der Art von Verbindungselementen auch über andere herkömmliche Verfahren durchgeführt werden kann. Solche Anbringungsprozesse können beispielsweise Diffusionslöten, Schweißen, Kleben und dergleichen sein. Außerdem ist es möglich, wie später beschrieben wird, die jeweiligen zugewandten ersten und zweiten Verbindungs elemente13 ,43 in lediglich mechanischem Kontakt zu halten, zum Beispiel ohne Kleben, Schweißen, Löten usw., da es möglicherweise ausreicht, daß die Polymerschicht15 bewirkt, daß das erste Substrat1 an dem zweiten Substrat4 haftet. -
1e offenbart das Ergebnis eines weiteren Schritts des Verfahrens, wobei verursacht wurde, daß die Polymerschicht15 aufquillt, um eine aufgequollene Polymerschicht16 zu werden. Wie in1d gezeigt dehnt sich mit dem Aufquellen des Polymers die Polymerschicht15 aus, um den Spalt19 zu füllen und die erste Oberfläche41 der PCB4 zu erreichen. Wenn die Polymerschicht15 die erste Oberfläche41 erreicht, verbindet sie sich aus unten ausführlicher beschriebenen Gründen auch mit der ersten Oberfläche41 der PCB4 . Nachdem die aufgequollene Polymerschicht16 (zuvor Polymerschicht15 ) wieder ausgehärtet ist, kann die aufgequollene Polymerschicht16 auf diese Weise die Verbindungselemente13 ,43 tragen, wodurch das erste Substrat1 an dem zweiten Substrat4 gehalten wird. Da durch das Aufquellen der Polymerschicht15 der Spalt19 zwischen dem ersten Substrat1 und dem zweiten Substrat4 eliminiert wird, können weiterhin die Korrosion der Verbindungselemente13 ,43 , Delaminierung und andere Zuverlässigkeitsprobleme von Elektronikbauelementen eliminiert werden. - Wie sich herausstellt, trägt das Aufquellen der Polymerschicht auch zum Reduzieren der thermomechanischen Beanspruchung bei, die auf den Verbindungselementen während des thermischen Wechselspiels ruht, das in dem Prozeß der Bauelementherstellung oder des Bauelementbetriebs hervorgerufen wird. Die thermomechanische Beanspruchung entsteht, wenn die Materialien der beiden Substrate
1 ,4 abweichende Wärmeausdehnungskoeffizienten (CTE – coefficient of thermal expansion) aufweisen. In diesem Fall expandieren oder schrumpfen die Substrate1 ,4 während des thermischen Wechselspiels mit unterschiedlichen Raten. Wegen der Starrheit der Verbindungen zwischen den ersten und zweiten Verbindungselementen13 ,43 kann die thermomechanische Beanspruchung zu Scherkräften auf die Verbindungselemente13 ,43 führen, was die Verbindungen Spalten kann. Wie sich herausstellt, kann je nach der Wahl des Polymermaterials und der Art von Oberflächen der Substrate eine aufgequollene Polymerschicht16 zwischen dem ersten und zweiten Substrat1 ,4 ein Teil der Scherkräfte absorbieren und deshalb die zerstörenden Kräfte auf die Verbindungselemente herabsetzen. - Das Aufquellen der Polymerschicht
15 kann verursacht werden, indem ein flüssiges oder gasförmiges Mittel auf die Polymerschicht aufgebracht wird. Indem ein Mittel gewählt wird, das die Bindung der Polymermolekülketten schwächt, nimmt das Volumen des Polymers zu, wenn es dem Mittel ausgesetzt wird. Weiterhin können die gespaltenen Molekülketten des expandierenden Polymers, wie es sich herausstellt, ausreichend reaktiv sein, um sich gut mit anderen Oberflächen zu verbinden. Dies kann als ein Grund dafür angesehen werden, daß sich die Polymerschichten beim Aufquellen gut mit den ersten Oberflächen der Substrate verbinden. Dieser Effekt ist auch als "Quellschweißen" bekannt. Das "Quellschweißen" kann die Grundlage für die Beobachtung sein, daß die Scherkräfte zwischen den ersten und zweiten Verbindungselementen13 ,43 beim Aufquellen der Polymerschicht15 zwischen den ersten und zweiten Substraten1 ,4 abnehmen. - Man beachte, daß es der Spalt
19 zwischen dem ersten Substrat1 und dem zweiten Substrat2 ist, der einen leichten Zugang liefert, damit die flüssigen oder gasförmigen Mittel effizient die Polymerschicht15 erreichen und dorthinein diffundieren. Weiterhin ist es wegen des Spalts19 , daß der Aufquellprozess auch ein selbstbegrenzender Prozeß ist, weil, nachdem der Spalt19 mit dem aufgequollenen Polymer gefüllt ist, die Mittel, die das Aufquellen verursachen, die Oberfläche der Polymerschicht nicht länger erreichen können. Der selbstbegrenzende Prozeß verhindert, daß die aufquellende Polymerschicht15 die Verbindungselemente beim Expandieren gegen das erste und das zweite Substrat brechen kann. Um Spalte19 zwischen dem ersten und dem zweiten Substrat1 ,4 zu bilden, erstrecken sich die ersten Verbindungselemente13 durch die Polymerschicht15 , wenn das erste Substrat1 auf dem zweiten Substrat4 plaziert wird. - Es gibt mehrere Optionen für das Wählen einer Polymerschicht, die aufquellen kann. Bei einer Ausführungsform wird Polymethylmethacrylat (PMMA) oder Poly(methyl-2-methylpropanoat) als Polymer für die Polymerschicht verwendet. Nach dem Anbringen des ersten und zweiten Substrats aneinander kann das PMMA beispielsweise Benzol, Methylchlorid, Aceton oder Ethylacetat ausgesetzt werden, um aufzuquellen. Wenn das PMMA beispielsweise Aceton ausgesetzt wird, dann kann dies dazu führen, daß das Volumen des Polymers um 10 Vol.-% zunimmt.
- Bei einer weiteren Ausführungsform kann Polyvinylchlorid (PVC) als Polymer für die Polymerschicht verwendet werden. Nach dem Anbringen des ersten und zweiten Substrats aneinander kann das PVC beispielsweise Aceton ausgesetzt werden, um aufzuquellen. In diesem Fall kann das PVC um 50 Vol.-% aufquellen.
- Bei einer weiteren Ausführungsform kann Polycarbonat (PC) als Polymer für die Polymerschicht verwendet werden. Nach dem Anbringen des ersten und zweiten Substrats aneinander kann das PC beispielsweise Methylchlorid ausgesetzt werden, um zu bewirken, daß das Polycarbonat aufquillt.
- Bei einer anderen Ausführungsform kann Polyimid als Polymer für die Polymerschicht verwendet werden. Nach dem Anbringen des ersten und zweiten Substrats aneinander kann das Polyimid beispielsweise Hydrazin ausgesetzt werden, um zu verursachen, daß das Polyimid aufquillt.
- Bei einer anderen Ausführungsform kann Polyurethan (PUR) als Polymer für die Polymerschicht verwendet werden. Nach dem Anbringen des ersten und zweiten Substrats aneinander kann das PUR beispielsweise Methylchlorid, Aceton, Ethylacetat oder Tetrahydrofuran ausgesetzt werden, um zu bewirken, daß das Polyurethan (PUR) aufquillt.
- Die Expositionszeit der Polymerschichten gegenüber den jeweiligen Mitteln hängt von der Zeit ab, die das Lösemittel benötigt, um durch das ganze Volumen der Polymerschicht zu diffundieren, zum Beispiel von der Dicke der Polymerschicht, und von der Konzentration für das Lösemittel. Außerdem kann die Expositionszeit so gewählt werden, daß sie einem gewissen Quellprozentsatz entspricht. Im allgemeinen sollte das Aufquellen das Polymervolumen um mehr als 5 Vol.-% vergrößern. Wenn andererseits die Polymerschicht zu lange einem Lösemittel ausgesetzt wird, kann sich das Polymer vollständig zersetzen und von den Substraten verschwinden. Im allgemeinen hängt die Wahl der richtigen Expositionszeit und -konzentration der Lösemittel von dem Detail des Aufbaus ab und liegt innerhalb des Rahmens dessen, was ein Fachmann routinemäßig tut.
- Um ein erstes Substrat
1 noch stärker zu binden, können die beiden weiterhin einem Trockenprozeß ausgesetzt werden, der das Lösemittel aus der Polymerschicht15 austreibt. Das Trocknen kann beschleunigt werden, indem die aufgequollene Polymerschicht einer erhöhten Temperatur, zum Beispiel über Raumtemperatur, und/oder einem reduzierten Druck ausgesetzt wird. Das Trocknen des Polymers führt zu einem Schrumpfen des Polymerschichtvolumens, was aufgrund der guten Haftung des Polymers an den Substratoberflächen die beiden Substrate zueinander zieht. Dies reduziert weiterhin die auf den Verbindungselementen13 ,43 ruhenden Kräfte. - Die
2a –2e offenbaren fünf Schritte gemäß einem weiteren Verfahren zum Anbringen eines ersten Substrats1 an einem zweiten Substrat4 . Wieder läßt sich das Verfahren auf eine große Vielzahl von Substraten anwenden. Wieder kann beispielsweise das erste Substrat1 ein Halbleiterchip oder ein Halbleiterbauelement sein, der oder das an einem zweiten Substrat4 angebracht werden soll, zum Beispiel ein Interposer, ein Keramiksubstrat, ein Laminatsubstrat, ein Glassubstrat, ein Systemträger, ein Halbleitersubstrat (Chip oder Wafer), eine gekapselte integrierte Schaltung, ein Epoxidlaminat (FR4) oder eine Leiterplatte. Umgekehrt kann es sich bei dem ersten Substrat1 auch um ein beliebiges der Substrate handeln, die die zweiten Substrate4 sein können. Der Übersichtlichkeit halber werden die2a –2e wieder so beschrieben, daß sie das Montieren eines Halbleiterchips an einer Leiterplatte darstellen. - Die
2a –2e veranschaulichen ein Verfahren, das im wesentlichen das gleiche ist wie das in1a –1e gezeigte. Die2a –2e unterscheiden sich jedoch dadurch von den1a –1e , daß zusätzlich zu einer auf einen Halbleiterchip1 aufgebrachten ersten Polymerschicht15 auch eine zweite Polymerschicht45 auf dem PCB4 aufgebracht ist. Wenn die erste Polymerschicht15 zur ersten Oberfläche41 der PCB4 aufquillt, quillt auf diese Weise die zweite Polymerschicht45 zur ersten Oberfläche11 des Halbleiterchips1 auf. Folglich vereinigen sich die beiden Polymerschichten15 ,45 zum Ausbilden einer einzelnen aufgequollenen Polymerschicht16 . -
2a offenbart beispielhaft einen ersten Schritt gemäß diesem Verfahren, wobei nach dem Aufbringen einer lichtempfindlichen ersten Polymerschicht45 auf das zweite Substrat4 (PCB) ein photolithographischer Schritt durchgeführt wird, um die lichtempfindliche zweite Polymerschicht45 zu strukturieren. Das Strukturieren der lichtempfindlichen Polymerschicht45 soll das Polymer45 von den Verbindungselementen43 entfernen. Bei dieser Ausführungsform kann die lichtempfindliche zweite Polymerschicht45 beispielsweise Polymethylmethacrylat (PMMA) oder Poly(methyl-2-methylpropanoat) sein. PMMA ist ein positives lichtempfindliches Material, das löslich wird, nachdem es Strahlung mit einer Wellenlänge kleiner als 250 nm ausgesetzt worden ist. Indem eine Maske47 und eine entsprechende Lichtquelle49 verwendet wird, kann das PMMA in Gebieten, die die Verbindungselemente43 bedecken, selektiv löslich gemacht werden. Auf diese Weise werden nach dem Waschen der PCB4 und der beleuchteten PMMA-Schicht in einem Entwickler die Verbindungselemente43 wieder geöffnet (2b ). -
2c offenbart den Schritt des Plazierens eines ersten Substrats1 auf der PCB4 . Wie bei dem Verfahren nach1a –1e kann das erste Substrat1 ein Halbleiterchip, ein Wafer oder ein Halbleiterbauelement sein, der oder das an der PCB angebracht werden soll. Es kann auch ein Interposer, ein Keramiksubstrat, ein Laminatsubstrat, ein Glassubstrat, ein Systemträger, eine gekapselte integrierte Schaltung, ein Epoxidlaminat (FR4) oder eine Leiterplatte sein. Weiterhin wurde eine erste Polymerschicht15 auf die gleiche Weise wie in1b beschrieben auf die erste Oberfläche11 des Halbleiterchips1 aufgebracht. Der Klarheit halber wird angenommen, daß in2c –2e das erste Substrat1 ein Halbleiterchip1 ist, wie in1a –1e beschrieben. Weiterhin wird der Klarheit halber angenommen, das in2c –2e die erste Polymerschicht15 das gleiche Material ist wie die zweite Polymerschicht45 , das heißt PMMA. -
2d offenbart eine Situation nach dem Löten des Halbleiterchips1 an die PCB auf die gleiche Weise wie in1d beschrieben. Man beachte, daß nach dem Löten wieder ein Spalt19 zwischen der erste Polymerschicht15 (der ersten PMMA-Schicht) und der zweiten Polymerschicht45 (der zweiten PMMA-Schicht) entstanden ist. Dies ist auf die Tatsache zurückzuführen, daß die Summe der Schichtdicken der ersten PMMA-Schicht15 und der zweiten PMMA-Schicht45 in den meisten Gebieten kleiner ist als die Summe der Höhe der von der ersten Oberfläche11 vorstehenden Löthöcker13 und der Dicke der Kupferpads43 . Beispielsweise beträgt bei dem vorliegenden Beispiel die Höhe der Löthöcker13 möglicherweise 200 Mikrometer und die Höhe der ersten PMMA-Schicht15 zwischen den Löthöckern13 in einigen Gebieten möglicherweise nur 180 Mikrometer. Gleichermaßen kann die Dicke der zweiten Polymerschicht45 180 Mikrometer betragen, während die Dicke der Pads43 200 Mikrometer betragen kann. Mit dem Spalt19 zwischen dem Chip1 und der PCB4 wird sichergestellt, daß die Oberflächen der ersten Polymerschicht15 und der zweiten Polymerschicht45 für gasförmige oder flüssige Lösemittel zugänglich sind, damit die Polymerschichten aufquellen, bis die jeweiligen anderen Polymerschichten15 ,45 sich miteinander verbunden haben. -
2e offenbart einen weiteren Schritt nach dem Aufquellen der Polymerschichten15 ,45 zum Wiedervereinigen mit einer an dem Halbleiterchip1 und der PCB4 haftenden einzelnen aufgequollenen Polymerschicht16 . - Wie weiter oben beschrieben wurde, ist es nun möglich, die Polymerschicht
15 zu trocknen. Wie zuvor erwähnt, kann dies durch einen Temperaturschritt erfolgen, zum Beispiel durch Einführen der Substrate1 ,4 mit der aufgequollenen Polymerschicht16 in einem Ofen mit einer Temperatur von etwa über Raumtemperatur. Beim Trocknen der aufgequollenen Polymerschicht16 kann die Polymerschicht schrumpfen und folglich das erste Substrat1 zum zweiten Substrat4 ziehen. Diese Kraft kann dazu beitragen, einige der Scherkräfte aufzunehmen, die ansonsten nur auf den Verbindungselementen13 ,43 ruhen würden. - Die
3a –3b offenbaren ein weiteres Verfahren zum Anbringen eines ersten Substrats1 an ein zweites Substrat4 . Wieder läßt sich das Verfahren auf eine große Vielfalt von Substraten anwenden. Beispielsweise kann das erste Substrat1 ein Halbleiterchip oder ein Halbleiterbauelement sein, der oder das an einem zweiten Substrat4 angebracht weden soll, zum Beispiel einen Interposer, einem Keramiksubstrat, einem Laminatsubstrat, einem Glassubstrat, einem Systemträger, einem Halbleitersubstrat (Chip oder Wafer), einer gekapselten integrierten Schaltung, einem Epoxidlaminat (FR4) oder einer Leiterplatte. Außerdem kann umgekehrt das erste Substrat1 ein beliebiges der Substrate sein, die die zweiten Substrate4 sein können. Wiederum werden der Klarheit halber die3a –3b so beschrieben, daß sie das Montieren eines Halbleiterchips1 an einer Leiterplatte4 darstellen (PCB). - Das Verfahren nach
3a –3b ist im wesentlichen das gleiche wie das in2a –2e gezeigte. Beispielsweise enthält es die folgenden Schritte: Aufbringen einer ersten Polymerschicht15 auf dem ersten Substrat1 , zum Beispiel einem Halbleiterchip; Aufbringen einer zweiten Polymerschicht45 auf dem zweiten Substrat4 , zum Beispiel einer Leiterplatte (PCB); Anbringen der ersten Verbindungselemente15 an den zweiten Verbindungselementen45 ; und Bewirken, daß die erste Polymerschicht15 und die zweiten Polymerschicht45 während oder nach dem Anbringen aufquellen. - Das Verfahren nach den
3a –3b unterscheidet sich jedoch von dem in2a –2e dadurch, daß beide Polymerschichten15 ,45 strukturiert worden sind, das Polymer von den ersten und zweiten Verbindungselementen13 ,43 zu entfernen. Dies soll sicherstellen, daß die ersten und zweiten Verbindungselemente13 ,43 zuverlässig elektrisch miteinander verbunden werden, wenn sie aufeinander plaziert werden. Mit dem Strukturieren können weiterhin beide Polymerschichten15 ,45 so ausgelegt werden, daß sie vor dem Aufquellen definierte Schichtdicken D2 und D2 aufweisen. Folglich weist auch der Spalt19 zwischen den beiden Polymerschichten15 ,45 eine definierte Breite G auf. - Im allgemeinen ist, wie sich herausstellt, das Anbringen des ersten Substrats
1 an dem zweiten Substrat4 durch die aufquellenden Polymerschichten15 ,45 um so fester, je kleiner das Verhältnis aus der Spaltbreite G zu der Summe der Polymerschichtdicken D1 und D2 vor dem Aufquellen. In3a beispielsweise können die ersten und zweiten Verbindungselemente13 ,43 jeweils eine Dicke von 100 Mikrometern aufweisen, während die erste und zweite Polymerschicht15 ,45 jeweils eine Dicke von über 90 Mikrometer aufweisen können. Dementsprechend beträgt die Dicke des Spalts G 20 Mikrometer. Deshalb müssen die erste und zweite Polymerschicht zum Herstellen eines Kontakts zwischen der ersten und zweiten Polymerschicht um 10 Vol.-% aufquellen. Man beachte, daß die Abmessungen für die Schichtdicke und die Spaltgröße auch davon abhängen, wie gut die Schichtdicke gesteuert werden kann und wie stark die Polymerschichten aufquellen können. - Nach dem Aufquellen haben sich die beiden Polymerschichten
15 ,45 verbunden, um eine einzelne aufgequollene Polymerschicht16 zu bilden, die fest mit den Oberflächen des ersten und zweiten Substrats1 ,4 verbunden ist. Weiterhin übt die Polymerschicht16 nach einem Trockenprozeß, während dessen die aufgequollene Polymerschicht16 schrumpft, eine permanente Kraft auf das erste und zweite Substrat1 ,4 aufeinander zu aus. Diese Kraft unterstützt das Absorbieren einiger der Scherkräfte, die ansonsten auf den Verbindungselementen13 ,43 während der Temperaturzyklen ruhen würden, die Elektronikbauelemente während Herstellung und Betrieb erfahren. - Man beachte, daß sich die aufgequollene Polymerschicht
16 zwischen dem ersten und zweiten Substrat1 ,4 gegenüber herkömmlichem Unterfüllungsmaterial dadurch unterscheidet, daß die Seitenwände der Polymerschicht von den ersten Oberflächen1 ,41 des ersten oder zweiten Substrats unter einem vorstehenden Winkel α gleich oder größer als 55 Grad bezüglich der jeweiligen ersten Oberfläche1 ,41 verlaufen können. Wie in der vergrößerten Perspektive von3c angedeutet, ist der vorstehende Winkel α so gewählt, daß er das Polymerschichtmaterial16 umgibt. In3c beträgt der vorstehende Winkel α etwa 120 Grad, was der Seitenwand eine konvexe Gestalt gibt. Der große vorstehende Winkel α ist auf das Aufquellen der Polymerschicht zurückzuführen. Andererseits kann der vorstehende Winkel α in3c wegen eines schrumpfenden Volumens kleiner werden, nachdem die Polymerschicht16 getrocknet worden ist. In diesem Fall kann der vorstehende Winkel kleiner als 90 Grad werden, so daß die konvexe Gestalt der Seitenwände, in3c gezeigt, zu einer konkaven Gestalt wird. - Selbst nach dem Trocknen der Polymerschicht ist der vorstehende Winkel α der aufquellbaren Polymerschichten immer noch größer als der vorstehende Winkel eines Unterfüllungsmaterials, das durch Kapillarkräfte zwischen dem ersten und zweiten Substrat eingeführt worden ist.
- Das Verfahren gemäß
3a –3b unterscheidet sich auch gegenüber2a –2e dadurch, daß die Verbindungselemente13 des ersten Substrats1 Pads, zum Beispiel Kupferpads, statt Löthügel sind. Das Anbringen der ersten Pads13 an den zweiten Pads43 kann auf unterschiedliche Weisen durchgeführt werden, beispielsweise durch Schweißen. Alternativ kann das Schweißen ausgelassen werden, da es möglicherweise ausreicht, daß alleine die aufgequollene Polymerschicht16 das erste Substrat1 an das zweite Substrat4 bindet. Aufgrund des Schrumpfens der aufgequollenen Polymerschicht16 werden die ersten und zweiten Verbindungselemente13 ,43 ausreichend gegeneinander gedrückt, um einen zuverlässigen elektrischen Kontakt herzustellen. Man beachte, daß, wenn die ersten Pads13 ohne Schweißen mit den zweiten Pads43 verbunden werden, es vorteilhaft sein kann, die Pads mit einer Goldschicht zu bedecken, um eine Korrosion der Padoberflächen zu vermeiden und für einen guten elektrischen Kontakt zwischen den beiden Pads zu sorgen. - Die oben beschriebenen Verfahren veranschaulichen nur spezifische Ausführungsformen, die auf unterschiedliche Weisen abgeändert oder kombiniert werden können, ohne von dem Schutzbereich der Erfindung abzuweichen. Beispielsweise können einige der Prozesse, während sie oben als separate Schritte beschrieben sind, gleichzeitig oder innerhalb der gleichen Verarbeitungsmaschine ausgeführt werden. Beispielsweise kann das Löten der Verbindungselemente sowie das Aufquellen und Trocknen der Polymerschicht in einem Ofen durchgeführt werden, der den Lötprozeß durch Erhitzen des Elektronikbauelements fördert, die Mittel für das Aufquellen der Polymerschichten zuführt und nach dem Herauspumpen der Mittel aus dem Ofen die erforderliche Wärme zum Trocknen der aufgequollenen Polymerschicht liefert.
- Weiterhin kann das Aufquellen der Polymerschichten beispielsweise auch auf andere Weisen als die oben beschriebenen induziert werden. Anstatt ein Lösemittel zum Aufquellen der Polymerschicht
15 zu verwenden, kann beispielsweise eine Chemikalie verwendet werden, um ein Aufquellen des Polymers zu verursachen. Außerdem können wie oben erwähnt die Chemikalien oder Mittel in gasförmiger Form oder durch ein Fluid zu der Polymerschicht eingeleitet werden, zum Beispiel durch Einführen des Elektronikbauelements in ein Bad, das das jeweilige Mittel oder die jeweilige Chemikalie enthält. Weiterhin kann die Polymerschicht15 eine Schicht sein, die vor dem Anbringen der ersten Verbindungselemente13 an den zweiten Verbindungselementen43 zusammengedrückt wird und bereiten lediglich durch das Einwirken von wärme aufquillt. - Die
4 –6 veranschaulichen eines der vielen Elektronikbauelemente, die mit dem oben beschriebenen Verfahren hergestellt werden können. -
4 ist eine Schemazeichnung, die einen ersten Wafer101 mit einer an der ersten Oberfläche141 eines zweiten Wafers104 angebrachten ersten Oberfläche111 zeigt. Die beiden Wafer sind über die ersten Verbindungselemente113 und die zweiten Verbindungselemente143 , die einander an gelötenten Verbindungsstellen114 berühren, elektrisch miteinander verbunden.4 offenbart weiterhin eine aufgequollene Polymerschicht16 , die an der ersten Oberfläche111 des ersten Wafers101 und an der ersten Oberfläche141 des zweiten Wafers104 haftet. Die aufgequollene Polymerschicht16 kann auf eine Weise wie für die3a –3b beschrieben hergestellt werden. Die aufgequollene Polymerschicht16 trägt die Verbindungselemente113 ,143 zum Halten des ersten Wafers101 an dem zweiten Wafer104 . - Man beachte, daß zwar in
4 die Polymerschicht16 und die Verbindungselemente113 ,143 beabstandet gezeigt sind, es wünschenswert sein kann, daß die Polymerschicht derart strukturiert ist, daß nach dem Aufquellen der aufgequollene Polymerschicht16 an die Verbindungselemente113 ,114 angrenzt, um etwaige Hohlräume zwischen den beiden Wafern zu eliminieren. Auf diese Weise kann die aufgequollene Polymerschicht16 die Verbindungselemente113 ,143 gegenüber Feuchtigkeit und Korrosion schützen. - Das Stapeln der beiden Wafer aufeinander erleichtert einen hohen Grad an Systemintegration. Da das Löten, das Aufbringen der Polymerschichten, das Strukturieren der Polymerschichten, das Aufquellen der Polymerschichten und das Trocknen der Polymerschichten auf der Waferebene erfolgen, kann der Prozeß parallel auf die vielen integrierten Schaltungen auf den Wafern angewendet werden. Dementsprechend wird das Zerlegen der Wafer nach dem Stapeln der beiden Wafer durchgeführt.
-
5 offenbart schematisch eine weitere Ausführungsform, bei der das erste Substrat201 ein Halbleiterchip ist, der an einem zweiten Substrat204 montiert ist, das bei dieser Ausführungsform eine Leiterplatte ist. Der Halbleiterchip201 ist durch ein Array von Löthöckern13 , die starr an einer ersten Oberfläche211 des Halbleiterchips angebracht sind, elektrisch mit den Kupferpads43 der PCB204 verbunden. Die Löthöcker13 sind an die Kupferpads43 gelötet worden. - Die Durchmesser der Löthöcker
13 liegen in der Regel im Bereich von 500 bis 200 Mikrometer; dementsprechend ist der Abstand zwischen dem Halbleiterchip201 und der PCB204 von der gleichen Größenordnung. Wenn die Polymerschicht entweder auf den Halbleiterchip201 oder die PCB204 aufgebracht wird, sollte die Polymerschicht deshalb eine Dicke von in der Regel 70 bis 90 Prozent der Höckerdurchmesser aufweisen, damit sich die Polymerschicht15 entweder mit dem Halbleiterchip201 oder der PCB204 gut verbindet. -
5 offenbart die Polymerschicht16 nach dem Aufquellen und Haften an dem Halbleiterchip201 und der PCB204 . Die aufgequollene Polymerschicht16 kann auf eine Weise wie in1a –1e oder2a –2e beschrieben hergestellt worden sein. Zum Minimieren der Kosten ist die Polymerschicht16 bevorzugt vor dem Zerlegen des Wafers auf dem Halbleiterchip aufgebracht worden. Das Aufquellen der Polymerschicht wurde nach dem Prozeß oder während des Prozesses des Lötens des Chips an die PCB durchgeführt. - Bei der in
5 gezeigten Anwendung dient die aufgequollene Polymerschicht16 hauptsächlich zwei Zwecken: (a) sie schützt die Verbindungselemente13 ,43 gegenüber Feuchtigkeit und Korrosion und (b) sie kann einen signifikanten Anteil der Scherkräfte aufnehmen, die der Halbleiterchip201 und die PCB204 wegen der verschiedenen Wärmeausdehnungskoeffizienzwerte CTE des Siliziummaterials (CTE = 3 × 10–6 1/K) und des PCB-Materials (CTE = 17 × 10–6 1/K) auf die Verbindungselemente13 ,43 ausüben. Wegen der großen Differenz beim Wärmeausdehnungskoeffizienten expandieren und schrumpfen der Halbleiterchip201 und die PCB204 mit derart unterschiedlichen Raten während des thermischen Wechselspiels, daß die Verbindungselemente zwischen den beiden Substraten ohne die aufgequollene Polymerschicht16 brechen können. -
6 offenbart schematisch eine weitere Ausführungsform, bei der das erste Substrat301 ein Siliziumchip und das zweite Substrat304 ein Interposer ist. Der Interposer soll die dicht angeordneten Eingangs-/Ausgangsanschlüsse13 (Löthöcker) aufweiten, um eine größere Anschlußteilung nach außen zu gestatten, durch die größeren Lötkugeln22 dargestellt. Eine größere Anschlußteilung und größere Lötkugeln22 erleichtern es einem Kunden, das Elektronikbauelement mit Standardgerät an einer Standard-PCB zu montieren. Der Durchmesser der großen Lörkugeln22 liegt in der Regel in der Größenordnung von 500 bis 1000 Mikrometern. - Wie in
5 umfaßt der Halbleiterchip301 ein Array aus Lötkugeln13 mit Durchmessern in einem Bereich von in der Regel 50 bis 200 Mikrometern. Der Halbleiterchip301 wird auf dem Interposer304 gelötet, indem die Lötkugeln13 an die Pads43 von an den Interposer304 laminiert gelötet werden. Außerdem wird der Halbleiterchip204 an dem Interposer304 dadurch gehalten, daß die aufgequollene Polymerschicht16 an dem Halbleiterchip301 und dem Interposer304 haftet. Wie für5 beschrieben, kann die aufgequollene Polymerschicht16 auf der Waferebene auf den Halbleiterchip301 aufgebracht worden sein, d. h. vor dem Zerlegen des Wafers. Die Dicke der Polymerschicht vor dem aufquellen wurde in der Größenordnung von 50 bis 100 Mikrometern und kleiner als der Durchmesser der Lötkugeln13 gewählt. Dies soll sicherstellen, daß Platz bleibt, damit die Polymerschicht zwischen dem Halbleiterchip301 und dem Interposer304 aufquellen kann. - Der Interposer
304 von6 enthält eine oder mehrere Metallisierungsschichten zum Aufweiten der Signale von dem Halbleiterchip301 zu den Lötkugeln22 (oder umgekehrt). Insbesondere kann der Interposer304 einen oder mehrere Durchkontakte24 zum Lenken von Signalen von der dem Halbleiterchip301 zugewandten Interposeroberfläche48 zu der gegenüberliegenden Oberfläche, an der die großen Lötkugeln22 angebracht sind, umfassen. Das Material des Interposers ist bevorzugt ein Laminat mit einem Wärmeausdehnungskoeffizienten, der dem einer PCB (nicht gezeigt) ähnlich ist. Auf diese Weise sind die während des thermischen Wechselspiels von der PCB und dem Interposer304 auf die großen Löthöcker22 ausgeübten Scherkräfte vernachlässigbar. Folglich ist es nicht erforderlich, zum Stabilisieren des Systems ein Unterfüllungsmaterial zwischen der PCB und dem Interposer304 aufzubringen. - Da andererseits der Wärmeausdehnungskoeffizient des Halbleiterchips
301 und der des Interposers304 um so viel wie in5 differieren, befindet sich eine aufgequollene Polymerschicht16 zwischen dem Halbleiterchip301 und dem Interposer304 . Wie für5 kann die Polymerschicht16 auf der Waferebene auf den Halbleiterchip301 aufgebracht worden sein, d. h. vor dem Zerlegen des jeweiligen Wafers. Alternativ kann die Polymerschicht16 auf den Interposer304 oder auf den Interposer304 und den Halbleiterchip301 aufgebracht worden sein. Nach dem Anbringen des Halbleiterchips301 an dem Interposer304 wird später verursacht, daß die Polymerschicht aufquillt, um die aufgequollene Polymerschicht16 zu bilden, die an dem Halbleiterchip301 und an dem Interposer304 haftet. -
6 offenbart ein weiteres Formmaterial20 , das den Halbleiterchip304 einkapselt, um ihn vor einem schädigenden mechanischen oder Umwelteinfluß zu schützen. Das Formmaterial20 ist üblicherweise ein Harz, das in einem Werkzeug bei einer Temperatur von etwa 150 Grad aufgebracht wird. -
7 offenbart eine weitere Ausführungsform, bei der das Substrat401 ein Halbleiterbauelement ist, das ein Array von Verbindungselementen13 umfaßt, an einer ersten Oberfläche11 des Halbleiterbauelements angebracht. Das Halbleiterbauelement kann ein nackter Halbleiterchip sein, auf dem die Verbindungselemente13 über eines der herkömmlichen Verfahren angebracht worden sind, wie in5 erläutert. Alternativ kann das Halbleiterbauelement401 ein gekapselter Halbeiterchip sein, der auf einem Substrat oder Systemträger monteirt worden ist und der in einer Form gekapselt worden ist, wie in6 erläutert wurde. - Die Verbindungselemente
13 in7 weisen jeweils ein proximales Ende24 auf, das in direkter Verbindung mit der ersten Oberfläche11 des Halbleiterbauelements11 steht, und ein distales Ende und ein distales Ende26 , das den Ort des Verbindungselements darstellt, das von dem proximalen Ende24 am weitesten weg liegt. In7 stellt der Abstand D den Abstand zwischen dem proximalen Ende24 eines Verbindungselements und dem distalen Ende26 des Verbindungselements26 dar. Der Abstand D definiert den Abstand der ersten Oberfläche411 des Halbleiterbauelements von der Ebene einer in7 nicht gezeigten Leiterplatte, auf der das Halbleiterbauelement11 montiert werden soll. - Während
7 nahelegt, daß die Verbinungselemente Löthöcker sind, sollte angemerkt werden, daß die Ausführungsform auch dann funktioniert, wenn die Verbindungselemente13 Säulen, Pads oder irgendeine andere stromleitende Struktur sind, die starr mit der ersten Oberfläche11 verbunden ist und vertikal von dieser vorsteht. -
7 offenbart weiterhin eine aufquellbare Polymerschicht15 , die auf die erste Oberfläche411 aufgebracht wird. Die Polymerschicht15 besitzt eine Dicke T, die etwa 80% des Abstands D entspricht. Auf diese Weise berührt die Polymerschicht15 beim Löten des Halbleiterbauelements401 an eine Leiterplatte diese nicht. Folglich können gasförmige oder flüssige Mittel in dem Spalt zwischen der Polymerschicht15 und der Leiterplatte eingeleitet werden, um die Polymerschicht15 aufzuquellen, bis die Polymerschicht die Oberfläche der Leiterplatte erreicht und sich mit ihr verbindet. Nachdem die Polymerschicht15 die Leiterplatte erreicht hat, sind die Verbindungselemente13 von dem aufgequollenen Polymer gekapselt, was die Verbindungselemente vor Korrosion schützt und die Verbindungselemente13 möglicherweise von thermomechanischer Beanspruchung entlastet. Man beachte, daß der in Verbindung mit7 beschriebene Prozeß auf ähnliche Weise wie in1c –1e beschrieben durchgeführt werden kann. - Man beachte, daß bei der Ausführungsform von
7 die distalen Enden26 der Verbindungselemente13 elektrisch getrennt sind. Dies impliziert, daß das Halbleiterbauelement401 mit der Polymerschicht15 transportiert, verkauft und gehandhabt werden kann, ohne an eine Leiterplatte angeschlossen zu sein. Dieser Aspekt ist technsch und wirtschaftlich wichtig, da die Produktion von Halbleiterbauelementen und das Montieren von Halbleiterbauelementen an Leiterplatten üblicherweise durch verschiedene Hersteller erfolgt, die sich an unterschiedlichen Orten befinden und unterschiedliche Anlagen und Geräte besitzen. Das Aufbringen einer aufquellbaren Polymerschicht auf Halbleiterbauelemente als Photomontage der Halbleiterbauelemente an einer Leiterplatte trägt deshalb einen signifikanten Wert zu den Halbleiterbauelementen bei. - Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, daß für die gezeigten und beschrie benen spezifischen Ausführungsformen eine Vielzahl von Alternativen und/oder äquivalenten Implementierungen substituiert werden kann, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.
Claims (42)
- Verfahren zum Herstellen eines elektronischen Systems, das die folgenden Schritte umfaßt: Bereitstellen eines ersten Substrats, das erste Verbindungselemente auf einer ersten Oberfläche des ersten Substrats umfaßt; Bereitstellen eines zweiten Substrats, das zweite Verbindungselemente auf einer ersten Oberfläche des zweiten Substrats umfaßt; Aufbringen einer Polymerschicht auf mindestens einer der beiden ersten Oberflächen; Anbringen der ersten Verbindungselemente an den zweiten Verbindungselementen; und Aufquellen der Polymerschicht während oder nach dem Anbringen.
- Das Verfahren nach Anspruch 1, weiterhin umfassend das Trocknen der Polymerschicht nach dem Aufquellen.
- Das Verfahren nach Anspruch 2, wobei das Polymer durch eine Temperaturerhöhung und/oder einen reduzierten Druck getrocknet wird.
- Das Verfahren nach einem der Ansprüche 1 bis 3, wobei die Polymerschicht vor dem Anbringen der ersten Verbindungselemente an den zweiten Verbindungselementen aufgetragen wird.
- Das Verfahren nach einem der Ansprüche 1 bis 4, wobei die Polymerschicht durch Dispensieren des Polymers, Schleudern des Polymers, Tintenstrahldrucken des Polymers, Laminieren des Polymers, Drucken des Polymers und/oder Sprühbeschichten des Polymers aufgetragen wird.
- Das Verfahren nach einem der Ansprüche 1 bis 5, bei dem die Polymerschicht auf der ersten Oberfläche des ersten und/oder des zweiten Substrats strukturiert wird.
- Das Verfahren nach Anspruch 6, wobei die Polymerschicht durch einen photolithographischen Prozeß strukturiert wird.
- Das Verfahren nach einem der Ansprüche 1 bis 7, wobei das Anbringen der ersten Verbindungselemente an den zweiten Verbindungselementen Löten, Schweißen, Diffusionslöten, Kleben, Flip-Chip-Bonden und/oder mechanisches Kontaktieren umfaßt.
- Das Verfahren nach einem der Ansprüche 1 bis 8, wobei das Aufquellen durch Auftragen eines Lösemittels in flüssiger Phase auf das Polymer, Auftragen eines Lösemittels in Dampfphase aus das Polymer und/oder Erwärmen des Polymers auf eine Temperatur über Raumtemperatur bewirkt wird.
- Das Verfahren nach einem der Ansprüche 1 bis 9, wobei das Aufquellen der Polymerschicht durch Anwendung von Benzol, Methylchlorid, Aceton, Ethylacetat, Methylacetat, Alkohol, Terpene, Tetrachlorethylen, Toluol, Terpentin und/oder Hexan verursacht wird.
- Das Verfahren nach einem der Ansprüche 1 bis 10, wobei die Polymerschicht um mehr als 5 Vol.-% aufquillt.
- Das Verfahren nach einem der Ansprüche 1 bis 11, wobei die Polymerschicht um mehr als 40 Vol.-% aufquillt.
- Das Verfahren nach einem der Ansprüche 1 bis 12, wobei das erste Substrat ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat ist.
- Das Verfahren nach einem der Ansprüche 1 bis 13, wobei das zweite Substrat ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat ist.
- Das Verfahren nach einem der Ansprüche 1 bis 14, wobei die ersten Verbindungselemente Verbindungspads, Löthöcker, Säulen und/oder Stud-Höcker sind.
- Elektronisches System, umfassend: ein erstes Substrat; ein zweites Substrat über dem ersten Substrat; mehrere Verbindungselemente zwischen dem ersten Substrat und dem zweiten Substrat zum elektrischen Verbinden des ersten Substrats mit dem zweiten Substrat; und eine aufgequollene Polymerschicht zwischen dem ersten Substrat und dem zweiten Substrat.
- Das elektronische System nach Anspruch 16, wobei die Verbindungselemente sich durch die aufgequollene Polymerschicht hindurch erstrecken.
- Das elektronische System nach einem der Ansprüche 16 bis 17, wobei die Verbindungselemente Lötverbindungsstellen, Diffusionslötverbindungsstellen, Schweißverbin-dungsstellen, Höcker bondingverbindungsstellen, Klebeverbindungsstellen und/oder mechanische Kontaktverbindungsstellen sind.
- Das elektronische System nach einem der Ansprüche 16 bis 18, wobei die Polymerschicht eine organische Verbindung umfaßt.
- Das elektronische System nach einem der Ansprüche 16 bis 19, wobei die Polymerschicht PMMA, Polycarbonat, Polyimid, Polyurethan, Polyvinylchlorid und/oder Epoxid umfasst.
- Das elektronische System nach einem der Ansprüche 16 bis 20, wobei die Polymerschicht in einem Lösungsmittel gelöst werden kann.
- Das elektronische System nach einem der Ansprüche 16 bis 21, wobei die Polymerschicht in Benzol, Methylchlorid, Aceton, Ethylacetat, Methylacetat, Alkohol, Terpene, Tetrachlorethylen, Toluol, Terpentin und/oder Hexan gelöst werden kann.
- Das elektronische System nach einem der Ansprüche 16 bis 22, wobei die Polymerschicht an einer ersten Oberfläche des ersten Substrats und an einer ersten Oberfläche des zweiten Substrats haftet.
- Das elektronische System nach einem der Ansprüche 16 bis 23, wobei die Verbindungselemente in einer Matrix aus Zeilen und Reihen angeordnet sind.
- Das elektronische System nach einem der Ansprüche 16 bis 24, wobei die Polymerschicht um mehr als 5 Vol.-% aufgequollen ist.
- Das elektronische System nach einem der Ansprüche 16 bis 25, wobei die Polymerschicht mit der ersten Oberfläche einen Winkel von 55 Grad oder mehr bildet.
- Das elektronische System nach einem der Ansprüche 16 bis 26, wobei das erste Substrat ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat ist.
- Das elektronische System nach einem der Ansprüche 16 bis 27, wobei das zweite Substrat ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat ist.
- Das elektronische System nach einem der Ansprüche 16 bis 28, wobei die Verbindungselemente Verbindungspads, Löthöckern, Säulen und/oder Stud-Höckern sind.
- Elektronikbauelement, das folgendes umfaßt: ein Substrat, das eine erste Oberfläche umfaßt; eine aufquellbare Poylmerschicht, die an der ersten Oberfläche haftet; eine Matrix aus Verbindungselementen mit jeweils einem proximalen Ende und einem gegenüberliegenden distalen Ende; wobei das proximale Ende jedes der Verbindungselemente mit der ersten Oberfläche verbunden ist; wobei das distale Ende jedes der Verbindungselemente elektrisch getrennt ist; wobei jedes der Verbindungselemente sich durch die Polymerschicht hindurch erstreckt; und wobei die Dicke der Polymerschicht größer als 50 Prozent des Abstands zwischen dem proximalen Ende und dem distalen Ende der Verbindunselemente ist.
- Das Elektronikbauelement nach Anspruch 30, wobei die Dicke der aufquellbaren Polymerschicht kleiner als 95% des Abstands zwischen dem proximalen Ende und dem distalen Ende der Verbindungselemente beträgt.
- Das Elektronikbauelement nach einem der Ansprüche 30 bis 31, wobei die aufquellbare Polymerschicht eine organische Verbindung enthält.
- Das Elektronikbauelement nach einem der Ansprüche 30 bis 32, wobei die aufquellbare Polymerschicht PMMA, Polycarbonat, Polyimid, Polyurethan, Polyvinylchlorid und/oder Epoxid enthält.
- Das Elektronikbauelement nach einem der Ansprüche 30 bis 33, wobei die Polymerschicht in Benzol, Methylchlorid, Aceton, Ethylacetat, Methylacetat, Alkohol, Terpene, Tetrachlorethylen, Toluol, Terpentin und/oder Hexan gelöst werden kann.
- Das Elektronikbauelement nach einem der Ansprüche 30 bis 34, wobei das Substrat ein Halbleiterwafer, ein Halbleiterchip, eine integrierte Schaltung, ein keramikhaltiges Substrat, ein glashaltiges Substrat, ein Laminatsubstrat, ein gekapseltes Halbleiterchip, ein Siliziumträger und/oder ein Metallschichten umfassendes Substrat ist.
- Das Elektronikbauelement nach einem der Ansprüche 30 bis 35, wobei die ersten Verbindungselemente Verbindungspads, Löthöcker, Säulen, Klebeverbindungsstellen und/oder mechanische Kontaktverbindungsstellen sind.
- Verfahren zum Montieren eines Halbleiterbauelements an einer Leiterplatte, das folgendes umfaßt: Bereitstellen eines Halbleiterbauelements, das mit einer Polymerschicht bedeckt ist; Anlöten des Halbleiterbauelements an die Leiterplatte; und Aufquellen der Polymerschicht bis die Polymerschicht die Leiterplatte erreicht.
- Das Verfahren nach Anspruch 37, wobei die aufgequollene Polymerschicht erwärmt wird, um die aufgequollene Polymerschicht zu trocknen.
- Das Verfahren nach einem der Ansprüche 37 bis 38, wobei die Leiterplatte eine gedruckte Leiterplatte ist.
- Das Verfahren nach einem der Ansprüche 37 bis 39, wobei das Aufquellen durch Auftragen eines Lösemittels in flüssiger Phase auf das Polymer, Auftragen eines Lösemittels in Dampfphase aus das Polymer und/oder Erwärmen des Polymers auf eine Temperatur oberhalb der Raumtemperatur bewirkt wird.
- Das Verfahren nach einem der Ansprüche 37 bis 40, wobei das Aufquellen der Polymerschicht durch Anwendung von Benzol, Methylchlorid, Aceton, Ethylacetat und/oder Alkohol verursacht wird.
- Verfahren nach einem der Ansprüche 37 bis 41, wobei die Polymerschicht um mehr als 5 Vol.-% aufquillt.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/781,282 US8872335B2 (en) | 2007-07-23 | 2007-07-23 | Electronic device and method of manufacturing same |
US11/781,282 | 2007-07-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE102008034159A1 true DE102008034159A1 (de) | 2009-02-05 |
Family
ID=40176135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102008034159A Ceased DE102008034159A1 (de) | 2007-07-23 | 2008-07-22 | Elektronikbauelement und Verfahren zu seiner Herstellung |
Country Status (2)
Country | Link |
---|---|
US (1) | US8872335B2 (de) |
DE (1) | DE102008034159A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009003079A1 (de) * | 2009-05-13 | 2010-11-18 | Robert Bosch Gmbh | Dämpfungselement für ein elektrisches oder elektronisches Bauteil |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6856009B2 (en) * | 2003-03-11 | 2005-02-15 | Micron Technology, Inc. | Techniques for packaging multiple device components |
US20090200663A1 (en) * | 2008-02-11 | 2009-08-13 | Daubenspeck Timothy H | Polymer and solder pillars for connecting chip and carrier |
US10720257B2 (en) * | 2013-02-15 | 2020-07-21 | Cambrios Film Solutions Corporation | Methods to incorporate silver nanowire-based transparent conductors in electronic devices |
KR20180014903A (ko) * | 2016-08-01 | 2018-02-12 | 삼성디스플레이 주식회사 | 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법 |
JP6764568B2 (ja) * | 2016-11-11 | 2020-10-07 | 住友ゴム工業株式会社 | 半導電性ローラ |
KR20210043212A (ko) * | 2019-10-11 | 2021-04-21 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000113919A (ja) * | 1998-08-03 | 2000-04-21 | Sony Corp | 電気的接続装置と電気的接続方法 |
US20060147719A1 (en) * | 2002-11-22 | 2006-07-06 | Slawomir Rubinsztajn | Curable composition, underfill, and method |
US7279359B2 (en) * | 2004-09-23 | 2007-10-09 | Intel Corporation | High performance amine based no-flow underfill materials for flip chip applications |
US20060134901A1 (en) * | 2004-12-22 | 2006-06-22 | National Starch And Chemical Investment Holding Corporation | Hot-Melt Underfill Composition and Methos of Application |
JP4343177B2 (ja) * | 2006-02-06 | 2009-10-14 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置 |
US20070284758A1 (en) * | 2006-05-22 | 2007-12-13 | General Electric Company | Electronics package and associated method |
-
2007
- 2007-07-23 US US11/781,282 patent/US8872335B2/en active Active
-
2008
- 2008-07-22 DE DE102008034159A patent/DE102008034159A1/de not_active Ceased
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009003079A1 (de) * | 2009-05-13 | 2010-11-18 | Robert Bosch Gmbh | Dämpfungselement für ein elektrisches oder elektronisches Bauteil |
Also Published As
Publication number | Publication date |
---|---|
US20090026607A1 (en) | 2009-01-29 |
US8872335B2 (en) | 2014-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE112004001727B4 (de) | Verfahren zur Herstellung eines elektronischen Moduls | |
DE102008039388B4 (de) | Gestapelte Halbleiterchips und Herstellungsverfahren | |
DE69535266T2 (de) | Mikroelektronische montage mit mehrfachen leiterverformungen | |
DE102013113469B4 (de) | Flip-chip-wafer-level-baueinheiten und diesbezügliches verfahren | |
DE69133468T3 (de) | Halbleiterchipanordnungen, Herstellungsmethoden und Komponenten für dieselbe | |
DE60300619T2 (de) | Verfahren zum einbetten einer komponente in eine basis und zur bildung eines kontakts | |
DE112009002155B4 (de) | Computersystem mit einer Hauptplatinenbaugruppe mit einem Gehäuse über einem direkt auf der Hauptplatine angebrachten Chip und Verfahren zu dessen Herstellung | |
DE102010042567B3 (de) | Verfahren zum Herstellen eines Chip-Package und Chip-Package | |
DE102009018396B4 (de) | Halbleiterbauelement und Herstellung des Halbleiterbauelements | |
DE69027125T2 (de) | Flip-chip-technologie mit elektrisch leitenden polymeren und dielektrika | |
DE112005001949B4 (de) | Verfahren zum Bereitstellen von Stapelchipelementen | |
DE69926241T2 (de) | Leiterplatten-verbindungsvorrichtung und herstellungsverfahren | |
DE102006037538B4 (de) | Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels | |
DE102014119217B4 (de) | Ausbuchtungs-Bondhügel-Kontaktstellen für Bond-On-Trace-Verarbeitung und zugehörige Herstellungsverfahren | |
DE102008038175B4 (de) | Halbleiteranordnung und Verfahren zur Herstellung von Halbleiteranordnungen | |
DE102008034159A1 (de) | Elektronikbauelement und Verfahren zu seiner Herstellung | |
DE102004033057A1 (de) | Wafer-Level-Package-Struktur vom Fan-Out-Typ und Verfahren zur Herstellung derselben | |
DE102008010004A1 (de) | Multi-Chip-Packung mit reduzierter Struktur und Verfahren zur Herstellung derselben | |
DE102009042920B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements und Verfahren zur Herstellung mehrerer Halbleiter-Bauelemente | |
DE102008063633A1 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE102012107696A1 (de) | Halbleitergerät und Verfahren zum Herstellen eines Halbleitergerätes einschließlich Schleifschritte | |
DE102011006489A1 (de) | Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben | |
DE102008045735A1 (de) | Gestapelte Halbleiterchips | |
DE112007003208T5 (de) | Ein Halbleitergehäuse | |
DE102013203919B4 (de) | Halbleitergehäuse und Verfahren zu ihrer Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R002 | Refusal decision in examination/registration proceedings | ||
R003 | Refusal decision now final |