DE102008023216A1 - MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance - Google Patents

MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance Download PDF

Info

Publication number
DE102008023216A1
DE102008023216A1 DE102008023216A DE102008023216A DE102008023216A1 DE 102008023216 A1 DE102008023216 A1 DE 102008023216A1 DE 102008023216 A DE102008023216 A DE 102008023216A DE 102008023216 A DE102008023216 A DE 102008023216A DE 102008023216 A1 DE102008023216 A1 DE 102008023216A1
Authority
DE
Germany
Prior art keywords
gate electrode
mos
temperature
gate
contact point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008023216A
Other languages
German (de)
Inventor
Michael Stoisiek
Michael Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Friedrich Alexander Univeritaet Erlangen Nuernberg FAU, X Fab Semiconductor Foundries GmbH filed Critical Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
Priority to DE102008023216A priority Critical patent/DE102008023216A1/en
Priority to PCT/EP2009/056070 priority patent/WO2009141347A1/en
Priority to US12/993,559 priority patent/US20110182324A1/en
Publication of DE102008023216A1 publication Critical patent/DE102008023216A1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
    • G01K7/186—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer using microstructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/14—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

The method involves arranging contact points (8,9) at a preset distance to a gate electrode (4), and defining a clear electrically conductive measuring section (M2) between the contact points. An electrical resistance of the gate electrode is directly measured when operating a MOS-semiconductor power component with a gate voltage between the contact points by a measuring voltage superimpose the gate voltage. Temperature of the power component is determined from the electrical resistance. The gate electrode is divided into measuring sections with the contact points. An independent claim is also included for a method for measuring temperature-dependent resistances of gate electrodes.

Description

Die Erfindung bezieht sich auf ein Verfahren zur Betriebstemperaturmessung von MOS-gesteuerten Halbleiterleistungsbauelementen wie z. B. eines MOS-Leistungstransistors oder eines IGBT, sowohl auf Bauelemente mit einer Transistorzelle als auch auf solche, die aus einer Vielzahl identischer und parallel geschalteter Einzelzellen bestehen, bei denen die Gesamtbauelementfläche groß im Vergleich zur Fläche der Einzelzelle ist, und die aktive Fläche des Halbleiterchips in einzelne voneinander elektrisch isolierte Teile des Gateelektrodennetzwerkes unterteilt sein kann, wobei zur Durchführung des Verfahrens das entsprechende Bauelement mit zusätzlichen elektrischen Gatekontakten versehen ist. Die Erfindung bezieht sich weiterhin sowohl auf Halbleiterleistungsbauelemente mit vertikalem Stromfluss durch das Halbleiterchip als auch auf Bauelemente zur Integration in einem so genannten Smart-Power-IC mit lateralem Fluss des Hauptstromes und kommt zur Anwendung in Bauelementen aus Halbleitermaterial Silizium aber auch aus anderen Halbleitermaterialien, z. B. Siliziumkarbid (SiC), in Betracht, wobei es dann jeweils einen zusätzlichen elektrischen Kontakt je Bauelement gibt. Zur Durchführung des Verfahrens wird während des Bauelementbetriebes dessen Temperatur integral oder in einzelnen Flächenelementen des Bauelementchip gemessen. Einerseits wird damit dafür gesorgt, dass kein frühzeitiger Ausfall des Bauelementes durch Überlastung erfolgt, andererseits kann die mögliche Bauelementleistung besser ausgeschöpft werden.The The invention relates to a method for operating temperature measurement of MOS-controlled semiconductor power devices such. B. a MOS power transistor or an IGBT, both on devices with a transistor cell as well as those coming from a variety of identical and parallel switched single cells exist in which the total component area is large compared to the area of the single cell, and the active area of the semiconductor chip in individual from each other divided electrically isolated parts of the gate electrode network may be, wherein the implementation of the method Component with additional electrical gate contacts is provided. The invention further relates to both semiconductor power devices with vertical current flow through the semiconductor chip as well Components for integration in a so-called Smart Power IC with lateral flow of the main stream and is used in Components of semiconductor material silicon but also from others Semiconductor materials, eg. As silicon carbide (SiC), into consideration it then each one additional electrical contact each component gives. To carry out the process will during component operation, its temperature is integral or measured in individual surface elements of the component chip. On the one hand will ensure that no early Failure of the device is done by overload, on the other hand can better exploit the possible component performance become.

Wünschenswert ist ein Betrieb der Halbleiterbauelemente nahe der durch Bauelementzuverlässigkeit und Einhaltung der Bauelementkenndaten gesetzten oberen Temperaturgrenze von je nach Bauelementtyp und Entwicklungsstand z. B. 150°C bis 200°C. Die während des Betriebes durch die umgesetzte elektrische Verlustleistung auftretende Wärme muss abgeführt werden. Der Betrieb bei der prinzipiell durch die Bauelementkonstruktion vorgegebenen oberen Temperaturgrenze und deren Einhaltung ist meist nur eingeschränkt möglich, da auf Grund inhomogener Wärmeableiteigenschaften und/oder einer inhomogenen elektrischen Ansteuerung des Bauelements eine inhomogene Temperaturverteilung über die Bauelementoberfläche mit lokalen Temperaturspitzen, so genannten Hot- Spots entsteht. Unter Umständen kann durch eine thermisch/elektrische Mitkopplung die Temperatur der Hot-Spots sich dabei unkontrolliert bis zur Zerstörung des Bauelements erhöhen. Von besonderer Bedeutung ist diese thermische Grenzbelastung bei periodischem oder einmaligem Betreib des Bauelements nahe der elektrischen und thermischen Belastungsgrenzen, wie z. B. dem ungeklemmten Abschalten einer induktiven Last oder dem Abschalten des Bauelements nach dem Auftreten eines Kurzschlusses der Last.Desirable is an operation of the semiconductor devices close to that by device reliability and compliance with the device characteristics set upper temperature limit depending on the type of component and level of development z. B. 150 ° C to 200 ° C. The implemented during operation by the Electric heat loss occurring heat must be dissipated become. The operation in principle by the component construction given upper temperature limit and compliance is usually only limited possible, because due to inhomogeneous Heat dissipation properties and / or an inhomogeneous electrical Actuation of the device an inhomogeneous temperature distribution over the device surface with local temperature peaks, so-called hot spots is created. May be through a thermal / electrical positive feedback the temperature of the hot spots uncontrolled until the destruction of the device increase. Of particular importance is this thermal Limit load for periodic or single operation of the device near the electrical and thermal load limits, such. B. unchecked shutdown of an inductive load or shutdown of the device after the occurrence of a short circuit of the load.

Zur Lösung des Problems des sicheren Bauelementebetriebes, d. h. zum Vorbeugen einer Zerstörung bestehen verschiedene Wege.to Solving the problem of safe component operation, d. H. There are several ways to prevent destruction Ways.

Ein Weg ist die Vorausberechnung und/oder die direkte Messung der Temperaturentwicklung in Abhängigkeit von der dissipierten Verlustleistung und Angabe eines transienten thermischen Widerstandes mit Hilfe dessen sich dann die im aktuellen Bereich auftretende Chiptemperaturen berechnen lassen, wie das bei D. Schröder, ”Leistungselektronische Bauelemente”, Kap. 10, Springer-Verlag, Berlin Heidelberg, 2006 angegeben ist.One way is the precalculation and / or the direct measurement of the temperature development as a function of the dissipated power loss and specifying a transient thermal resistance with the aid of which the chip temperatures occurring in the current range can be calculated, as with D. Schröder, "Power Electronic Components", Chap. 10, Springer-Verlag, Berlin Heidelberg, 2006 is specified.

Da es sich hierbei in der Regel um eine auf die ganze Bauelementchipfläche bezogene Angabe handelt, können innerhalb der Bauelementchipfläche unterschiedliche Temperaturen nicht beschrieben werden und insbesondere das Auftreten von Hot-Spots nicht vermieden werden.There this is usually one on the entire device chip surface may be different within the device chip area Temperatures are not described and in particular the occurrence Hot spots can not be avoided.

Eine andere Möglichkeit ist die Messung der während des Betriebes des Bauelements auftretenden Temperatur mit Hilfe eines eigens zu diesem Zweck in das Bauelement oder in die unmittelbare Umgebung des Bauelements integrierten Temperatursensors, z. B. eines in Durchlassrichtung betriebenen pn-Überganges, wie das zu entnehmen ist bei: V. Khemka et al., ”Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability”, IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 ebenso bei: M. Glavanovics and H. Zitta, „Dynamic Hot Spot Temperature Sensing in Smart Power Switches”, ESSCIRC 2002, 295–298, 2002 .Another possibility is the measurement of the temperature occurring during operation of the device by means of a specially integrated for this purpose in the device or in the immediate vicinity of the device temperature sensor, for. B. a pn junction operated in the forward direction, as can be seen in: V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to Improve Energy Capability", IEEE Transactions on Electron Devices, Vol. 6, 1025-1032, 2004 also with: M. Glavanovics and H. Zitta, "Dynamic Hot Spot Temperature Sensing in Smart Power Switches," ESSCIRC 2002, 295-298, 2002 ,

Nachteilig bei dem Verfahren ist, dass die Temperatur nur jeweils am Ort eines solchen Sensors gemessen werden kann und die Zahl der zu integrierenden Sensoren wegen ihres Chipflächenverbrauchs begrenzt ist. Darüber hinaus besteht zwischen Temperatursensor und benachbartem aktiven Bauelementbereich ein designtechnisch bedingter Mindestabstand, der dazu führt, dass die am Ort des Sensors gemessene Temperatur und die Temperatur im benachbarten aktiven Chipbereich voneinander abweichen und eine zeitliche Änderung der Temperatur des aktiven Chipbereiches erst mit erheblicher Verzögerung am Sensor gemessen wird.adversely In the process, the temperature is only at the place of one such sensor can be measured and the number of integrating Sensors is limited because of their chip area consumption. In addition, there is between temperature sensor and adjacent active device area a design-related minimum distance, which causes the temperature measured at the location of the sensor and the temperature in the adjacent active chip area are different and a temporal change in the temperature of the active Chip area only with considerable delay at the sensor is measured.

In vielen Fällen, insbesondere wenn der aktive Bauelementbereich von einem nicht elektrisch aktiven, jedoch zur Wärmeableitung beitragenden Chipbereich umgeben ist, kommt es zu in der Mitte der Bauelementfläche zentrierten Hot-Spots. Ein bekanntes Verfahren zur Vermeidung dieser Hot-Spots besteht darin, dass man die im Zentrum des Bauelementes gelegenen aktiven Zellen, z. B. eines vertikalen Leistungs-MOSFET, durch das Layout mit einem größeren Wert des Einschaltwiderstandes versieht als Zellen der peripheren Chipbereiche, wie das bekannt ist durch: V. Khemka et al., ”Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability”, IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 . Damit wird dann ein bestimmter Wert durch das Design vorgegeben, wobei auch bestimmte Sicherheitsgrenzen einzuhalten sind, was auch zu bestimmten Leistungseinbußen führt und keine Regelmöglichkeit beinhaltet.In many cases, in particular if the active device region is surrounded by a chip region that does not electrically activate but contributes to heat dissipation, hot spots centered in the middle of the device surface occur. One known method for avoiding these hotspots is to place the active cells in the center of the device, e.g. B. a vertical power MOSFET, provides the layout with a greater value of the on-resistance as cells of the peripheral chip areas, as known by: V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to Improve Energy Capability", IEEE Transactions on Electron Devices, Vol. 6, 1025-1032, 2004 , Thus, a certain value is given by the design, whereby certain safety limits must be observed, which also leads to certain performance losses and does not include a rule possibility.

Zweck der Erfindung ist es, bei der Messung der Temperatur des Halbleiterchips während des Betriebes des MOS-gesteuerten Halbleiterbauelementes die Genauigkeit und Schnelligkeit der Reaktionszeit bei Gegenmaßnahmen, z. B. bei Überhitzung zu steigern und damit die Bauelementezuverlässigkeit zu steigern.purpose The invention is in the measurement of the temperature of the semiconductor chip during operation of the MOS controlled semiconductor device the accuracy and speed of reaction time for countermeasures, z. B. increase in overheating and thus the component reliability increase.

Der Erfindung liegt die Aufgabe zu Grunde, ein elektrisches Temperaturmessverfahren der Betriebstemperatur und ein modifiziertes Bauelement zur Durchführung des Verfahrens anzugeben, welches die Überwachung des Bauelementes verbessert, d. h. Temperaturmesswerte ohne Zeitverzögerung liefert, keine zusätzlichen Flächen für Temperatursensoren benötigt und ggf. ortsbezogene Temperwerte liefern kann.Of the Invention is based on the object, an electrical temperature measuring method the operating temperature and a modified device for implementation specify the method, which monitoring the device improved, d. H. Temperature readings without time delay delivers, no additional space for Temperature sensors required and, if necessary, location-specific tempering values can deliver.

Gelöst wird diese Aufgabe mit den in den Ansprüchen 1 bis 4, 6, 8, 10 und 13 angegebenen Merkmalen.Solved This object is achieved with the in the claims 1 to 4, 6, 8, 10 and 13 specified characteristics.

Vorteilhafte Ausgestaltungen der Gegenstände der Ansprüche 1 bis 4, 6, 8, 10 und 13 sind in den übrigen Unteransprüchen gegeben.advantageous Embodiments of the subject matters of the claims 1 to 4, 6, 8, 10 and 13 are in the remaining subclaims where.

Die Gegenstände dieser Ansprüche weisen die Vorteile auf, dass Betriebstemperaturen genau, ortsnah und mit einer vernachlässigbaren Zeitverzögerung gemessen werden können. Die Ausbildung von Hot Spots kann schneller erkannt und einem Ausfall des Bauelementes besser vorgebeugt werden. Damit wir die Zuverlässigkeit verbessert. Während des Betriebes des Bauelementes wird der temperaturabhängige elektrische Widerstand der Gateelektrode oder des sowieso vorhandenen Gateelektrodennetzwerkes gemessen und bei bekanntem Temperaturkoeffizienten des Widerstandes des Gateelektrodenmaterials zur Bestimmung der aktuellen Bauelementtemperatur am Messort benutzt. Das üblicherweise nur mit einem Kontakt versehene Gateelektrodennetzwerk muss zur Widerstandsmessung mit mindestens einem zusätzlichen Kontakt versehen werden. Die ortsaufgelöste Erfassung der Temperatur geschieht durch mehrere von solchen zusätzlichen Kontaktierungen des Gateelektrodennetzwerkes, so dass durch die Widerstandsmessung zwischen jeweils zwei benachbarten Kontakten die Temperatur im Bereich zwischen diesen beiden Kontakten bestimmt werden kann. Zweckmäßigerweise wird die Gateelektrode bzw. das Gateelektrodennetzwerk in voneinander isolierte Segmente aufgeteilt, die dann unabhängig voneinander ohne Störeinflüsse gemessen werden können.The Objects of these claims have the advantages on that operating temperatures accurate, local and with a negligible Time delay can be measured. The training of Hot spots can be detected faster and a failure of the device be better prevented. So we reliability improved. During operation of the device is the temperature-dependent electrical resistance of the gate electrode or the anyway existing gate electrode network measured and at a known temperature coefficient of resistance of the gate electrode material used to determine the current component temperature at the measurement location. The usually only provided with a contact gate electrode network must for resistance measurement with at least one additional Be provided contact. The spatially resolved capture of Temperature happens through several of such additional ones Contacts of the gate electrode network, so that through the Resistance measurement between each two adjacent contacts the temperature in the area between these two contacts determined can be. Conveniently, the gate electrode or the gate electrode network in segments isolated from each other split, which then measured independently without interference can be.

Grundsätzlich ist diese Verfahrensweise bei allen Gateelektrodenmaterialien mit einem geeigneten Temperaturkoeffizienten des Widerstandes zu verwenden. Da die Gateelektrode zum großen Teil nur über ein dünnes Gateoxid thermisch an das darunter liegende Silizium gekoppelt ist, stellt die gemessene Gateelektrodentemperatur ein gutes Maß für die Temperatur des darunter liegenden Siliziums dar. Außerdem folgt dadurch die Gateelektrodentemperatur mit nur einer sehr geringen Verzögerung einer Temperaturänderung im darunter liegenden Silizium.in principle is this procedure with all gate electrode materials with to use a suitable temperature coefficient of resistance. Since the gate electrode for the most part only over a thin gate oxide thermally to the underlying Silicon is coupled, represents the measured gate electrode temperature a good measure of the temperature of the underneath In addition, this is followed by the gate electrode temperature with only a very slight delay of a temperature change in the underlying silicon.

Durch die Positionierung der zusätzlichen Gatekontakte besteht eine weitestgehende Flexibilität bezüglich Ausdehnung und Position des durch die Temperaturmessung erfassten Bauelementbereichs. Mit weit auseinander liegenden Kontakten kann die mittlere Temperatur ausgewählter Flächensegmente des Bauelements bestimmt werden, z. B. die Temperatur in konzentrischen ringförmigen Segmenten der Bauelementfläche. Andererseits lässt sich durch sehr nahe beieinander liegende Gatekontakte die Temperatur mit hoher Ortsauflösung bestimmen.By the positioning of the additional gate contacts is the greatest possible flexibility in terms of expansion and position of the device region detected by the temperature measurement. With far apart contacts can be the mean temperature selected surface segments of the device determined be, for. As the temperature in concentric annular Segments of the component surface. On the other hand lets the temperature is due to very close gate contacts determine with high spatial resolution.

Da die Messspannung zur Bestimmung des Gatewiderstandes klein im Vergleich zur Gatespannung bei ausgesteuertem Bauelement gewählt werden kann, ist die Messung des Gatewiderstandes durch eine der Gatespannung überlagerte Hilfsspannung und damit während des Betriebes des Bauelements möglich. Mit geeigneten Ansteuer- und Signalauswerteschaltungen lassen sich Gleichspannung oder Wechselspannung als Sonde zur Widerstandsmessung verwenden. Wechselspannungsmessungen besitzen dabei den Vorteil der größeren Empfindlichkeit und besseren Entkopplung der Temperaturmessung von der primären Gateansteuerung.There the measurement voltage for determining the gate resistance small in comparison selected for gate voltage with switched component can be, is the measurement of the gate resistance by one of Gate voltage superimposed auxiliary voltage and thus during the operation of the device possible. With suitable control and Signalauswerteschaltungen can be DC or AC voltage use as a probe for resistance measurement. AC voltage measurements have the advantage of greater sensitivity and better decoupling of the temperature measurement from the primary Gate drive.

Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung erläutert. Es zeigenThe Invention will now be based on an embodiment below With the aid of the schematic drawing explained. It demonstrate

1 Aufsicht und Schnitt eines konventionellen 1-Finger-MOS-Transistors mit im Zentrum liegenden Source-Body-Kontakt und zwei dazu symmetrisch angeordnete Driftzonen und Drainbereiche, der dem Stand der Technik entspricht, 1 Top view and section of a conventional 1-finger MOS transistor with center-placed source-body contact and two symmetrically arranged drift zones and drain areas, which corresponds to the prior art,

2 einen für das erfindungsgemäße Verfahren modifizierten, d. h. mit einem zusätzlichen Gatekontakt versehenen MOS-Transistor sonst gleichen Aufbaus wie in 1, 2 a modified for the inventive method, ie provided with an additional gate contact MOS transistor otherwise the same structure as in 1 .

3 einen mit mehreren zusätzlichen Gatekontakten versehenen erfindungsgemäßen MOS-Transistor sonst gleichen Aufbaus wie in 2, wie er für die Widerstandsmessung mit einer Vierpunktmethode mit unabhängigen Kontakten zur Messstromeinspeisung und Spannungsmessung geeignet ist. Mit geänderten elektrischen Anschlüssen und einer Trennstelle (Isolation) mitten zwischen den vier zusätzlichen Gatekontakten (nicht dargestellt) ist die Anordnung für eine auf dem mehrfach kontaktierten Zweig der Gateelektrode ortsaufgelöste Temperaturmessung geeignet. 3 a provided with a plurality of additional gate contacts MOS transistor according to the invention otherwise the same structure as in 2 as it is suitable for resistance measurement with a four-point method with independent contacts for measuring current supply and voltage measurement. With changed electrical connections and a separation point (insulation) in the middle between the four additional gate contacts (not shown), the arrangement is suitable for a spatially resolved on the multi-contacted branch of the gate electrode temperature measurement.

4 die Aufsicht auf einen MOS-Transistor mit einer realen Flächengröße von ca. 0,4 mm × 0,4 mm, der aus einer Vielzahl identischer nebeneinander senkrecht angeordneten fingerförmigen Einzelzellen besteht, 4 the top view of a MOS transistor with a real area size of about 0.4 mm × 0.4 mm, which consists of a plurality of identical juxtaposed vertically arranged finger-shaped single cells,

5 das System der Gateanschlüsse eines erfindungsgemäßen MOS-Transistors mit einem vergleichbaren Grundaufbau wie in 4, 5 the system of the gate terminals of a MOS transistor according to the invention with a comparable basic structure as in 4 .

6 die Aufteilung des in der 5 gezeigten MOS-Transistors in drei konzentrisch liegende Gebiete, welche durch die zusätzlichen Gatekontakte bezüglich der Temperaturmessung getrennt erfasst werden können und 6 the division of the in the 5 shown MOS transistor in three concentric areas, which can be detected separately by the additional gate contacts with respect to the temperature measurement and

7 die Aufsicht und den Schnitt eines MOS-Transistors mit quadratischen Einzelzellen. 7 the supervision and the section of a MOS transistor with square single cells.

1 zeigt eine Aufsicht auf einen konventionellen langgestreckten 1-Finger-Transistor mit dem im Zentrum liegenden Source-Body-Komplex (1) und zwei dazu symmetrisch angeordnete Driftzonen- und Drainbereiche (2, 3). Eingezeichnet sind in der schematischen Anordnung die Gateelektrode in Form eines gestreckten Kreisringes (4) und metallische Leitbahnen zur Kontaktierung der Source- und Drainbereiche (5, 6) sowie der Gateelektrode (7). Die Figur zeigt darüber hinaus die typischen Dotierungszonen und Materialschichtfolgen entlang eines Schnittes A-B. 1 2 shows a plan view of a conventional elongate 1-finger transistor with the source-body complex in the center ( 1 ) and two symmetrically arranged drift zone and drain regions ( 2 . 3 ). Shown in the schematic arrangement, the gate electrode in the form of a stretched circular ring ( 4 ) and metallic interconnects for contacting the source and drain regions ( 5 . 6 ) as well as the gate electrode ( 7 ). The figure also shows the typical doping zones and material layer sequences along a section AB.

Der gemäß der Erfindung modifizierte MOS-Transistor der 1 ist in 2 abgebildet. An dem Kontaktpunkt (9) ist die ringförmige Gatelektrode (4) mit einem zusätzlichen Kontakt und angeschlossener Leiterbahn (10) versehen. Zwischen dem Gatekontakt (7) und und der Leiterbahn (10) kann nun im Rahmen einer Zweipunktmessung der Gateelektrodenwiderstand zwischen den Kontaktpunkten (8) und (9) gemessen und damit auch die Temperatur in diesem Bereich indirekt gemessen werden. Damit die Widerstandsmessung sich nur auf die in der Abbildung unten liegende Verbindung zwischen den Kontaktpunkten (8) und (9) bezieht, ist die zweite mögliche stromführende Verbindung durch eine Trennstelle (17) unterbrochen. Die Messung des Gateelektrodenwiderstandes mit einer Zweipunktmessung ist möglich, wenn der Widerstand der Leiterbahnen vernachlässigbar klein gegen den zu messenden Widerstand der Gateelektrode ist. Wenn dies nicht der Fall ist, muss die Messung mit einer Vierpunktmethode mit unabhängigen Kontakten zur Messstromeinspeisung und Spannungsmessung erfolgen (siehe 3). In 3 ist eine erfindungsgemäße Ausführungsvariante eines MOS-Transistors mit mehreren zusätzlichen Gatekontakten (12, 14, 16) für die Vierpunktmessung des zwischen den Kontaktpunkten (11) und (13) befindlichen Gateelektrodenbereiches abgebildet. Bei Anwendung der Zweipunktmessung kann wahlweise der Widerstand zwischen zwei beliebig wählbaren Kontaktpunkten der Gateelektrode gemessen werden, z. B. zwischen den Kontaktpunkten (8) und (15), zwischen den Kontaktpunkten (15) und (13) oder auch zwischen (15) und (9) und damit jeweils die mittlere Temperatur des durch die Kontaktpunkte eingeschlossenen Bereichs bestimmt werden. Bei Vorhandensein weiterer Trennstellen (17) der Gateelektrode (nicht dargestellt), z. B. zwischen den Kontaktpunkten (8) und (15) sowie (13) und (11) wobei zwei elektrisch isolierte Abschnitte der Gateelektrode entstehen, kann unabhängig voneinander die Betriebstemperatur in den kleineren benachbarten Abschnitten der Gateelektrode gemessen werden.The modified according to the invention MOS transistor of 1 is in 2 displayed. At the contact point ( 9 ) is the annular gate electrode ( 4 ) with an additional contact and connected track ( 10 ) Mistake. Between the gate contact ( 7 ) and the track ( 10 ) can now in the context of a two-point measurement of the gate electrode resistance between the contact points ( 8th ) and ( 9 ) and thus also the temperature in this area are measured indirectly. So that the resistance measurement only affects the connection between the contact points ( 8th ) and ( 9 ), the second possible current-carrying connection is through a separation point ( 17 ) interrupted. The measurement of the gate electrode resistance with a two-point measurement is possible if the resistance of the conductor tracks is negligibly small compared to the resistance of the gate electrode to be measured. If this is not the case, the measurement must be made using a four-point method with independent contacts for measuring current injection and voltage measurement (see 3 ). In 3 is an embodiment of a MOS transistor according to the invention with a plurality of additional gate contacts ( 12 . 14 . 16 ) for the four-point measurement of the between the contact points ( 11 ) and ( 13 ) are shown in the gate electrode area. When using the two-point measurement optionally the resistance between two arbitrarily selectable contact points of the gate electrode can be measured, for. B. between the contact points ( 8th ) and ( 15 ), between the contact points ( 15 ) and ( 13 ) or between ( 15 ) and ( 9 ) and thus in each case the average temperature of the area enclosed by the contact points can be determined. In the presence of further separation points ( 17 ) of the gate electrode (not shown), e.g. B. between the contact points ( 8th ) and ( 15 ) such as ( 13 ) and ( 11 ), whereby two electrically insulated sections of the gate electrode are formed, the operating temperature in the smaller adjacent sections of the gate electrode can be measured independently of each other.

In den 5 und 6 ist eine erfindungsgemäße Ausgestaltung eines großflächigen MOS-Leistungstransistors dargestellt. Das Transistorchip ist quadratisch mit einer Seitenlänge von ca. 0,4 mm. Der aktive Innenbereich ist mit einer großen Zahl identischer nebeneinander senkrecht angeordneter fingerförmiger Einzelzellen entsprechend der 1 belegt. Die nebeneinander liegenden Gateelektrodenbahnen sind nach dem Schema der 5 zum Teil an dem gemeinsamen Gatekontakt (7) angeschlossen und zum Teil mit zusätzlichen Kontakten versehen. Zum Teil sind darüber hinaus ursprünglich zusammenhängende Gateelektrodenbahnen (4) durch Trennstellen (17) unterbrochen, wodurch sich bestimmte Abschnitte der Gateelektrode ergeben, die gegeneinander elektrisch isoliert sind und an ihren Enden jeweils einen Kontaktpunkt mit einer zusätzlichen Leiterbahn als Gatekontakt besitzen (Kontaktpunktpaare), z. B. führen die zusätzlichen Gatekontakte (71(1)/72(1); 71(2)/72(2); 71(3)/72(3)) zu solchen Kontaktpunktpaaren. Der Aufteilung der zusätzlichen Gateanschlüsse und elektrischen Unterbrechungen der Gateelektrode liegt eine Aufteilung der Bauelementfläche in drei konzentrische Bereiche nach 6 zugrunde, in denen jeweils getrennt die Temperatur erfasst werden kann. Im Bereich 3 (5) sind alle Gateelektroden auf den gemeinsamen Gateanschluss (7) gezogen. Jeweils nur eine fingerförmige Zelle auf der linken und rechten Seite von Bereich 3 ist zusätzlich kontaktiert zur Temperaturmessung mit der Zweipunktmethode (71(3), 72(3)) im Randbereich des aktiven Bauelementchip. Die Gateelektrodenabschnitte in den Bereichen 1 bis 3 sind unabhängig voneinander messbar. Die Gateelektroden im Bereich 1 mit den Kontakten 71(1) und 72(1) erlauben z. B. eine von den Bereichen 2 und 3 unabhängige Temperaturerfassung im Bereich 1, wobei der gesamte Bereich messend erfasst wird, während im Bereich 2 nur ein Teil der Gateelektrode zur Temperaturmessung kontaktiert ist.In the 5 and 6 an inventive embodiment of a large-area MOS power transistor is shown. The transistor chip is square with a side length of about 0.4 mm. The active interior is a large number of identical side by side vertically arranged finger-shaped single cells according to the 1 busy. The adjacent gate electrode tracks are according to the scheme of 5 partly at the common gate contact ( 7 ) and partly provided with additional contacts. In addition, some originally contiguous gate electrode tracks ( 4 ) by separating points ( 17 ), resulting in certain portions of the gate electrode, which are electrically insulated from each other and at their ends each having a contact point with an additional conductor track as a gate contact (contact point pairs), z. B. lead the additional gate contacts ( 71 (1) / 72 (1) ; 71 (2) / 72 (2) ; 71 (3) / 72 (3) ) to such contact point pairs. The division of the additional gate terminals and electrical interruptions of the gate electrode is a division of the component surface in three concentric areas 6 in which the temperature can be recorded separately. In the area 3 ( 5 ) are all gate electrodes on the common gate ( 7 ) drawn. In each case only one finger-shaped cell on the left and right side of area 3 is additionally contacted for temperature measurement with the two-point method (US Pat. 71 (3) . 72 (3) ) in the edge region of the active device chip. The gate electrode sections in the areas 1 to 3 are independently measurable. The gate electrodes in area 1 with the contacts 71 (1) and 72 (1) allow z. B. an independent of the areas 2 and 3 temperature detection in the area 1, wherein the entire area is detected by measuring, while in area 2, only a portion of the gate electrode is contacted for temperature measurement.

Das in 5 gezeigte Beispiel zeichnet sich dadurch aus, dass die Bauelementfläche durch fingerförmige parallele Einzelzellen belegt ist und das Gateelektrodennetzwerk aus nebeneinander liegenden Streifen oder langgestreckten Ringbahnen besteht. Grundsätzlich sind auch Transistortopologien möglich, insbesondere bei Einzeltransistoren mit vertikaler Stromführung, bei denen die aktive Bauelementfläche mit einer Vielzahl von quadratischen oder hexagonalen Einzelzellen belegt ist. Das Gateelektrodennetzwerk hat in diesem Fall die Struktur einer über die gesamte Bauelementfläche ausgedehnten Platte, in der im Zentrum der periodisch wiederholten Grundzellen jeweils eine Aussparung vorgenommen wurde. Auch hier ist es möglich, mit Hilfe zusätzlicher Gateelektrodenkontakte den Widerstand der Gateelektrode zu messen und damit die Bauelementtemperatur während des Betriebes zu bestimmen. Die zusätzlichen Kontakte werden hierbei vorteilhafterweise in einer so genannten Van-der Pauw-Geometrie an der Peripherie eines zusammenhängenden Netzwerkbereiches angeordnet ( Van der Pauw, L. J., „Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form”, Philips Techn. Rundschau, No. 20, 230, 1959 ).This in 5 The example shown is characterized in that the component surface is occupied by finger-shaped parallel single cells and the gate electrode network consists of adjacent strips or elongated ring tracks. In principle, transistor topologies are also possible, in particular in the case of individual transistors with vertical current conduction, in which the active device surface is occupied by a plurality of square or hexagonal single cells. The gate electrode network in this case has the structure of a plate extended over the entire device area, in which a recess has been made in the center of the periodically repeated basic cells. Again, it is possible to measure by means of additional gate electrode contacts the resistance of the gate electrode and thus to determine the device temperature during operation. The additional contacts are advantageously arranged in a so-called van der Pauw geometry at the periphery of a contiguous network area ( Van der Pauw, LJ, "Measurement of the spec. Resistance and the Hall coefficient of disks of any shape ", Philips Techn. 20, 230, 1959 ).

Die bei der Widerstandsmessung erforderlichen Stromeinspeisungskontakte und Kontakte zur Spannungsmessung sind dabei in der in der 7 gezeigten Form angeordnet. Wenn die Darstellung in 7 sich auf die gesamte Oberfläche des Bauelements bezieht, wird bei der Widerstandsmessung nur eine über die gesamte Bauelementfläche gemittelte Aussage über die Temperatur gemacht. Zur lokalisierten Temperaturerfassung wird sinngemäß die gesamte Bauelementoberfläche wieder in Segmente wie in 7 gezeigt unterteilt, deren Gateelektrodennetzwerke durch passende Trennstellen (17) voneinander isoliert sind.The power supply contacts and contacts for voltage measurement required in the resistance measurement are in the 7 arranged form arranged. If the representation in 7 refers to the entire surface of the device is made in the resistance measurement only averaged over the entire component surface statement about the temperature. For localized temperature detection, the entire component surface is again in segments as in 7 subdivided their gate electrode networks by matching separation points ( 17 ) are isolated from each other.

11
Source-Body-BereichSourcebody area
22
DriftzonenbereichDrift zone area
33
Drainbereichdrain region
44
Gateelektrodegate electrode
55
Sourcekontakt (Source-Leiterbahn)source contact (Source track)
66
Drainkontakt (Drain-Leiterbahn)drain contact (Drain conductor)
77
Gatekontaktgate contact
71(1)71 (1)
erster Gatekontakt des Gateabschittes 1first Gate contact of the gate section 1
72(1)72 (1)
zweiter Gatekontakt des Gateabschittes 1second Gate contact of the gate section 1
71(2)71 (2)
erster Gatekontakt des Gateabschittes 2first Gate contact of the gate section 2
72(2)72 (2)
zweiter Gatekontakt des Gateabschittes 2second Gate contact of the gate section 2
71(3)71 (3)
erster Gatekontakt des Gateabschnittes 3first Gate contact of the gate section 3
72(3)72 (3)
zweiter Gatekontakt des Gateabschnittes 3second Gate contact of the gate section 3
71(4)71 (4)
erster Gatekontakt für 4-Punktmesseungfirst Gate contact for 4-point measurement
72(4)72 (4)
zweiter Gatekontakt für 4-Punktmesseungsecond Gate contact for 4-point measurement
73(4)73 (4)
dritter Gatekontakt für 4-Punktmesseungthird Gate contact for 4-point measurement
74(4)74 (4)
vierter erster Gatekontakt für 4-Punktmesseungfourth first gate contact for 4-point measurement
88th
Kontaktpunkt der Gateelektrodecontact point the gate electrode
99
zusätzlicher Kontaktpunkt der Gateelektrodeadditional Contact point of the gate electrode
1010
zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes der Gateelektrodeadditional Gate contact (trace of the additional contact point the gate electrode
1111
zusätzlicher Kontaktpunkt der Gateelektrodeadditional Contact point of the gate electrode
1212
zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes (11) der Gateelektrodeadditional gate contact (trace of the additional contact point ( 11 ) of the gate electrode
1313
zusätzlicher Kontaktpunkt der Gateelektrodeadditional Contact point of the gate electrode
1414
zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes (13) der Gateelektrodeadditional gate contact (trace of the additional contact point ( 13 ) of the gate electrode
1515
zusätzlicher Kontaktpunkt der Gateelektrodeadditional Contact point of the gate electrode
1616
zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes (15) der Gateelektrodeadditional gate contact (trace of the additional contact point ( 15 ) of the gate electrode
1717
Trennstelle der Gateelektrodeseparation point the gate electrode
1818
überkreuzende Leiterbahnenintersecting conductor tracks
1919
Randbereich des großflächigen MOS-Transistorsborder area of the large-area MOS transistor
2020
fingerförmige Einzelzelle wie in 1–3 finger-shaped single cell as in 1 - 3
B1B1
Bereich 1 des MOS-TransistorsArea 1 of the MOS transistor
B2B2
Bereich 2 des MOS-TransistorsArea 2 of the MOS transistor
B3B3
Bereich 3 des MOS-TransistorsArea 3 of the MOS transistor

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list The documents listed by the applicant have been automated generated and is solely for better information recorded by the reader. The list is not part of the German Patent or utility model application. The DPMA takes over no liability for any errors or omissions.

Zitierte Nicht-PatentliteraturCited non-patent literature

  • - D. Schröder, ”Leistungselektronische Bauelemente”, Kap. 10, Springer-Verlag, Berlin Heidelberg, 2006 [0004] - D. Schröder, "Power Electronic Components", Chap. 10, Springer-Verlag, Berlin Heidelberg, 2006 [0004]
  • - V. Khemka et al., ”Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability”, IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 [0006] V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to Improve Energy Capability", IEEE Transactions to Electron Devices, Vol. 6, 1025-1032, 2004 [0006]
  • - M. Glavanovics and H. Zitta, „Dynamic Hot Spot Temperature Sensing in Smart Power Switches”, ESSCIRC 2002, 295–298, 2002 [0006] - M. Glavanovics and H. Zitta, "Dynamic Hot Spot Temperature Sensing in Smart Power Switches", ESSCIRC 2002, 295-298, 2002 [0006]
  • - V. Khemka et al., ”Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability”, IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 [0008] V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to Improve Energy Capability", IEEE Transactions to Electron Devices, Vol. 6, 1025-1032, 2004 [0008]
  • - Van der Pauw, L. J., „Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form”, Philips Techn. Rundschau, No. 20, 230, 1959 [0028] - Van der Pauw, LJ, "Measurement of the spec. Resistance and the Hall coefficient of disks of any shape ", Philips Techn. 20, 230, 1959 [0028]

Claims (15)

Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes mit einem Gateelektrodenmaterial, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, dadurch gekennzeichnet, dass der elektrische Widerstand des Gateelektrodenmaterials während des Betriebes des Bauelementes zwischen zwei in einem bestimmten Abstand auf der Gateelektrode befindlichen Kontaktpunkten (8, 9) mittels einer der Gatespannung überlagerten Messpannung gemessen wird, wobei die zwischen den beiden Kontaktpunkten (8, 9) liegende Messstrecke von parallel geschalteten Teilen der Gateelektrode durch Trennstellen (17) elektrisch isoliert ist und einer der beiden Kontaktpunkte durch den Gateanschluss (7) mit dem Kontaktpunkt (8) definiert sein kann.Method for operating temperature measurement of a MOS-controlled semiconductor power component with a gate electrode material whose temperature coefficient of electrical resistance is known, characterized in that the electrical resistance of the gate electrode material during operation of the component between two located at a certain distance on the gate electrode contact points ( 8th . 9 ) is measured by means of a measuring voltage superimposed on the gate voltage, wherein the voltage between the two contact points ( 8th . 9 ) lying measuring section of parallel connected parts of the gate electrode by separation points ( 17 ) is electrically isolated and one of the two contact points through the gate ( 7 ) with the contact point ( 8th ) can be defined. Verfahren zur ortsbezogenen elektrischen Messung der Betriebstemperatur eines MOS-gesteuerten Halbleiterleistungsbauelementes mit einem Gateelektrodenmaterial, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, dadurch gekennzeichnet, dass die elektrischen Widerstände des Gateelektrodenmaterials während des Betriebes des Bauelementes mittels mehreren auf der Gateelektrode an unterschiedlichen Orten befindlichen Kontaktpunktpaaren, verbunden jeweils mit Kontakten (71(1)/72(1); 71(2)/72(2); 71(3)/72(3)) und mittels einer der Gatespannung überlagerten Messpannung gemessen werden, wobei die Kontaktpunkte jedes Kontaktpunktpaares einen bestimmten Abstand haben und die zwischen den Kontaktpunktpaaren liegenden Messstrecken jeweils von anderen Messstrecken und übrigen Teilen der Gateelektrode elektrisch z. B. durch Trennstellen (17) so isoliert sind, dass keine elektrische Beeinflussung gegeben ist, wobei einer der beiden Kontaktpunkte einer Messstrecke durch den Gateanschluss definiert sein kann.A method for the location-based electrical measurement of the operating temperature of a MOS-controlled semiconductor power device with a gate electrode material whose temperature coefficient of electrical resistance is known, characterized in that the electrical resistances of the gate electrode material during operation of the device by means of a plurality of located on the gate electrode at different locations contact point pairs connected each with contacts ( 71 (1) / 72 (1) ; 71 (2) / 72 (2) ; 71 (3) / 72 (3) ) and measured by means of a measuring voltage superimposed on the gate voltage, wherein the contact points of each contact point pair have a certain distance and lying between the contact point pairs measuring sections each of other measuring sections and other parts of the gate electrode electrically z. B. by separating points ( 17 ) are isolated so that no electrical influence is given, wherein one of the two contact points of a measuring section can be defined by the gate terminal. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es sich um ein diskretes MOS-gesteuertes Leistungsbauelement handelt.Method according to claim 1 or 2, characterized it is a discrete MOS-controlled power device is. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es sich um ein MOS-gesteuertes Leistungsbauelement handelt, welches aus einer Vielzahl gleich aufgebauter Einzelzellen besteht.Method according to claim 1 or 2, characterized that it is a MOS-controlled power device, which consists of a large number of identical individual cells. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, das die Abstände der Kontaktpunkte aller Kontaktpunktpaare den gleichen Abstand haben.Method according to one of claims 2 to 4, characterized in that the distances of the contact points all contact point pairs have the same distance. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das MOS-gesteuerte Leistungsbauelement Bestandteil einer integrierten Schaltung ist und die Temperaturerfassung und -bewertung der Temperaturmessstrecke oder -messstrecken sowie die Leistungsbeaufschlagung des Bauelementes automatisch durch eine entsprechende Schaltung als Bestandteil der Integrierten Schaltung geschieht.Method according to one of the preceding claims, characterized in that the MOS controlled power device Part of an integrated circuit is and the temperature detection and evaluation of the temperature measuring section or measuring sections as well as the power of the device automatically by a corresponding circuit as part of the integrated circuit happens. Verfahren nach einem der Ansprüchen 2 und 4 bis 6, dadurch gekennzeichnet, dass die Kontaktpunktpaare so über die Bauelementfläche verteilt sind, dass eine Zuordnung der Temperaturverteilung zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.Method according to one of claims 2 and 4 to 6, characterized in that the contact point pairs over the component surface are distributed, that is an assignment the temperature distribution to certain area proportions the total component area is given. MOS-gesteuertes diskretes Halbleiterleistungsbauelement zur elektrischen Messung des temperaturabhängigen Widerstandes der Gateelektrodenmaterials zum Zweck der Temperatursteuerung während des Betriebes, dadurch gekennzeichnet, dass neben dem Gatekontakt (7) mit dem Kontaktpunkt der Gateelektrode (8) mindestens an einem weiteren Kontaktpunkt (9) der Gateelektrode ein zusätzlicher Kontakt an der Gateelektrode (10) vorhanden ist, so dass ein bestimmter Abstand der Kontaktpunkte (8) und 9) der Gateelektrode bestimmt ist und die Teilstrecke der Gateelektrode zwischen Kontaktpunkt (8) und Kontaktpunkt (9) durch eine Trennstelle (17) von anderen Teilen der Gateelektrode isoliert ist. MOS-controlled discrete semiconductor power component for the electrical measurement of the temperature-dependent resistance of the gate electrode material for the purpose of temperature control during operation, characterized in that adjacent to the gate contact ( 7 ) with the contact point of the gate electrode ( 8th ) at least at one further contact point ( 9 ) of the gate electrode an additional contact on the gate electrode ( 10 ) is present, so that a certain distance of the contact points ( 8th ) and 9 ) of the gate electrode is determined and the partial path of the gate electrode between contact point ( 8th ) and contact point ( 9 ) by a separation point ( 17 ) is isolated from other parts of the gate electrode. MOS-gesteuertes diskretes Halbleiterleistungsbauelement nach Anspruch 8, dadurch gekennzeichnet, dass mehrere gegeneinander elektrisch isolierte Teilstrecken der Gateelektrode vorhanden sind, die jeweils an ihren Enden an Kontaktpunkten ansetzende Kontakte haben.MOS-controlled discrete semiconductor power device according to claim 8, characterized in that several against each other electrically isolated sections of the gate electrode are present, the respective at their ends to contact points attaching contacts to have. MOS-gesteuertes Halbleiterleistungsbauelement, welches aus einer Vielzahl gleich aufgebauter Einzelzellen mit einem gemeinsamen Gateanschluss besteht, zur ortsbezogenen elektrischen Messung des temperaturabhängigen Widerstandes des Gateelektrodenmaterials, dadurch gekennzeichnet, dass mehrere paarweise zusammengehörende zusätzliche Kontaktpunkte der Gateelektrode mit Kontakten (71(1)/72(1); 71(2)/72(2); 71(3)/72(3)) vorhanden sind, die auf unterschiedliche Orte des aktiven Halbleiterbauelementchips verteilt sind, wobei die Kontaktpunkte eines Kontaktpunktpaares einen bestimmten Abstand voneinander aufweisen, wodurch jeweils eine bestimmte Messstrecke definiert ist und die verschiedenen definierten Messstrecken der Kontaktpunktpaare elektrelektrisch durch Trennstellen (17) voneinander isoliert sind.MOS-controlled semiconductor power component, which consists of a plurality of identically constructed individual cells with a common gate connection, for the location-related electrical measurement of the temperature-dependent resistance of the gate electrode material, characterized in that a plurality of paired additional contact points of the gate electrode with contacts ( 71 (1) / 72 (1) ; 71 (2) / 72 (2) ; 71 (3) / 72 (3) ), which are distributed to different locations of the active semiconductor device chip, wherein the contact points of a pair of contact points have a certain distance from each other, whereby in each case a specific measuring section is defined and the different defined measuring sections of the contact point pairs electrelektrisch by separation points ( 17 ) are isolated from each other. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die Messstrecken aller Kontaktpunktpaare auf der Gateelektrode gleich groß sind.MOS-controlled semiconductor power device according to Claim 10, characterized in that the measuring sections of all Contact point pairs on the gate electrode are the same size. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung der Temperaturverteilung zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.A MOS-controlled semiconductor power device according to claim 10 or 11, characterized gekenn records that the measuring sections are distributed over the component surface such that an assignment of the temperature distribution to certain surface portions of the total component surface is given. MOS-gesteuertes Halbleiterleistungsbauelement, welches aus einer Vielzahl gleich aufgebauter Einzelzellen besteht, bei dem mehrere der Einzelzellen zusammen jeweils ein Teilgebiet des Bauelementes bilden, das einen eigenen für die Zellen des Teilgebietes gemeinsamen Gateanschluss besitzt und bezüglich der Gateelektroden anderer Teilgebiete elektrisch isoliert ist, zur Messung des temperaturabhängigen Widerstandes des Gateelektrodenmaterials zum Zweck der Temperaturbestimmung während des Betriebes, dadurch gekennzeichnet, dass je Teilgebiet des Bauelements mindestens ein Paar von Kontaktpunkten der Gateelektrode mit entsprechenden Kontakten und Zuleitungen vorhanden ist, wobei die Kontaktpunkte eines Kontaktpunktpaares einen bestimmten Abstand voneinander aufweisen, wodurch jeweils eine bestimmte Messstrecke definiert ist und bei Vorhandensein mehrerer solcher Messstrecken in einem Teilgebiet des Bauelemntes die Messstrecken der Kontaktpunktpaare elektrisch durch Trennstellen voneinander isoliert sind.MOS-controlled semiconductor power device, which consists of a large number of identical individual cells, at the several of the individual cells together in each case a subregion of Form a component that has its own for the cells of the Teilgebietes common gate connection owns and with respect the gate electrodes of other subareas are electrically isolated, for measuring the temperature-dependent resistance of the gate electrode material for the purpose of temperature determination during operation, characterized in that per sub-area of the device at least a pair of contact points of the gate electrode with corresponding ones Contacts and leads is present, with the contact points a contact point pair have a certain distance from each other, whereby in each case a specific measuring section is defined and at Presence of several such measuring sections in a subarea of the Bauelemntes the measuring sections of the contact point pairs electrically Separation points are isolated from each other. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 13, dadurch gekennzeichnet, dass die Messstrecken aller Kontaktpunktpaare gleich lang sindMOS-controlled semiconductor power device according to Claim 13, characterized in that the measuring sections of all Contact point pairs are the same length MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung der Temperaturverteilung zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.MOS-controlled semiconductor power device according to Claim 13 or 14, characterized in that the measuring sections so are distributed over the component surface, that an assignment of the temperature distribution to certain area proportions the total component area is given.
DE102008023216A 2008-05-19 2008-05-19 MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance Withdrawn DE102008023216A1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008023216A DE102008023216A1 (en) 2008-05-19 2008-05-19 MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance
PCT/EP2009/056070 WO2009141347A1 (en) 2008-05-19 2009-05-19 Operating temperature measurement for an mos power component, and mos component for carrying out the method
US12/993,559 US20110182324A1 (en) 2008-05-19 2009-05-19 Operating temperature measurement for an mos power component, and mos component for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008023216A DE102008023216A1 (en) 2008-05-19 2008-05-19 MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance

Publications (1)

Publication Number Publication Date
DE102008023216A1 true DE102008023216A1 (en) 2009-12-03

Family

ID=41253614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008023216A Withdrawn DE102008023216A1 (en) 2008-05-19 2008-05-19 MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance

Country Status (1)

Country Link
DE (1) DE102008023216A1 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029147A1 (en) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Method for determining the temperature of a power semiconductor
DE102010050315C5 (en) * 2010-11-05 2014-12-04 Danfoss Silicon Power Gmbh Process for the production of sintered electrical assemblies and power semiconductor modules made therewith
WO2015105625A1 (en) * 2014-01-09 2015-07-16 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
DE102014013493A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Method for regulating the power load of a MOS power transistor
DE102014013482A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft 3D integrated monolithic circuit and associated electronic components for regulating the power load of a MOS power transistor
DE102014013483A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperature measuring device for regulating the power load of a MOS power transistor
DE102014013484A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Method for regulating the power load of a MOS power transistor by means of a polycrystalline PN diode
DE102014013490A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperature measuring device for regulating the power load of a power transistor
DE102014013485A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Method for regulating the power load of a MOS power transistor by means of a polycrystalline PNP or PNP transistor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948847B2 (en) * 2002-05-08 2005-09-27 Infineon Technologies Ag Temperature sensor for a MOS circuit configuration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948847B2 (en) * 2002-05-08 2005-09-27 Infineon Technologies Ag Temperature sensor for a MOS circuit configuration
DE10220587B4 (en) * 2002-05-08 2007-07-19 Infineon Technologies Ag Temperature sensor for MOS circuitry

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
D. Schröder, "Leistungselektronische Bauelemente", Kap. 10, Springer-Verlag, Berlin Heidelberg, 2006
M. Glavanovics and H. Zitta, "Dynamic Hot Spot Temperature Sensing in Smart Power Switches", ESSCIRC 2002, 295-298, 2002
V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability", IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025-1032, 2004
Van der Pauw, L. J., "Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form", Philips Techn. Rundschau, No. 20, 230, 1959

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029147A1 (en) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Method for determining the temperature of a power semiconductor
DE102010029147B4 (en) * 2010-05-20 2012-04-12 Semikron Elektronik Gmbh & Co. Kg Method for determining the temperature of a power semiconductor
US9010999B2 (en) 2010-05-20 2015-04-21 Semikron Elektronik Gmbh & Co., Kg Method for determining the temperature of a power semiconductor
EP2388563A3 (en) * 2010-05-20 2015-05-27 SEMIKRON Elektronik GmbH & Co. KG Method for determining the temperature of a power semiconductor
DE102010050315C5 (en) * 2010-11-05 2014-12-04 Danfoss Silicon Power Gmbh Process for the production of sintered electrical assemblies and power semiconductor modules made therewith
US9397218B2 (en) 2014-01-09 2016-07-19 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
WO2015105625A1 (en) * 2014-01-09 2015-07-16 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
DE102014013493A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Method for regulating the power load of a MOS power transistor
DE102014013482A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft 3D integrated monolithic circuit and associated electronic components for regulating the power load of a MOS power transistor
DE102014013483A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperature measuring device for regulating the power load of a MOS power transistor
DE102014013484A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Method for regulating the power load of a MOS power transistor by means of a polycrystalline PN diode
DE102014013490A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperature measuring device for regulating the power load of a power transistor
DE102014013485A1 (en) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Method for regulating the power load of a MOS power transistor by means of a polycrystalline PNP or PNP transistor
DE102014013482B4 (en) 2014-09-08 2018-07-05 Elmos Semiconductor Aktiengesellschaft Bipolar electronic component
DE102014013493B4 (en) 2014-09-08 2023-02-09 Elmos Semiconductor Se Method of controlling the power loading of a MOS power transistor
DE102014013485B4 (en) 2014-09-08 2023-02-09 Elmos Semiconductor Se Device for regulating the power load of a MOS power transistor using a polycrystalline NPN or PNP transistor

Similar Documents

Publication Publication Date Title
DE102008023216A1 (en) MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance
US9461104B2 (en) Semiconductor device integrating a voltage divider and process for manufacturing a semiconductor device
DE102013111154B4 (en) Test method and test arrangement, semiconductor components and method for processing a semiconductor component
DE102013213734B4 (en) Current-sense transistor with embedding of sense transistor cells and method of manufacture
EP1279966B1 (en) Apparatus and method for determining the reliability of integrated semiconductor circuits at high temperatures
US8779794B2 (en) Transistor power switch device and method of measuring its characteristics
US20100320461A1 (en) Integration of sense fet into discrete power mosfet
DE112013005295T5 (en) Semiconductor device
DE102014112823B4 (en) Semiconductor switch with integrated temperature sensor
WO2009141347A1 (en) Operating temperature measurement for an mos power component, and mos component for carrying out the method
DE102014107003B4 (en) Semiconductor component with an integrated fracture sensor and method for detecting a fracture in a semiconductor component
US9082739B2 (en) Semiconductor device having test structure
DE102008023217A1 (en) An electrical method for location-related operating temperature adjustment of a MOS-controlled semiconductor power device and device for carrying out the method
DE102013212478A1 (en) gas sensor
CN107833887A (en) Refer to the heat management in FET more
DE102016113837B4 (en) Semiconductor device, method of testing a semiconductor device and method of forming a semiconductor device
DE102005043270B4 (en) Device for monitoring the temperature of planar field-effect transistors and associated production method
DE102008022201B4 (en) Device and method for measuring a local surface temperature of a semiconductor device
DE102020112193A1 (en) SEMI-CONDUCTOR COMPONENT WITH MULTI-BRANCH GATE CONTACT STRUCTURE
DE3831012A1 (en) Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuits
CN103426866B (en) The design rule test circuit at fence interval
DE102014201781A1 (en) ARRANGEMENT AND METHOD FOR MEASURING CHIP TEMPERATURE IN A POWER SEMICONDUCTOR MODULE
DE102008023215A1 (en) Method for operating temperature control of a MOS-controlled semiconductor power device and device for carrying out the method
DE102006031539A1 (en) Integrated semiconductor chip with lateral thermal insulation
CN107015133B (en) The test structure and method of metal-oxide-semiconductor conducting resistance

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

R120 Application withdrawn or ip right abandoned

Effective date: 20140204