DE3831012A1 - Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuits - Google Patents
Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuitsInfo
- Publication number
- DE3831012A1 DE3831012A1 DE3831012A DE3831012A DE3831012A1 DE 3831012 A1 DE3831012 A1 DE 3831012A1 DE 3831012 A DE3831012 A DE 3831012A DE 3831012 A DE3831012 A DE 3831012A DE 3831012 A1 DE3831012 A1 DE 3831012A1
- Authority
- DE
- Germany
- Prior art keywords
- gate
- mosfet
- region
- temperature
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
- G01K7/22—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a non-linear resistance, e.g. thermistor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
- G01R31/2628—Circuits therefor for testing field effect transistors, i.e. FET's for measuring thermal properties thereof
Abstract
Description
Die Erfindung betrifft ein Verfahren und eine Anordnung zur Be stimmung der durch Selbsterhitzung einer integrierten MOS-Schal tung erhöhten Temperatur innerhalb einer MOSFET-Struktur der MOS- Schaltung durch Messung einer temperaturabhängigen elektrischen Eigenschaft der MOSFET-Struktur an einer MOS-Testschaltung.The invention relates to a method and an arrangement for loading mood by self-heating an integrated MOS scarf device increased temperature within a MOSFET structure of the MOS Circuit by measuring a temperature-dependent electrical Property of the MOSFET structure on a MOS test circuit.
Beim Betrieb von integrierten MOS-Schaltungen tritt der unerwünsch te Effekt der Selbsterhitzung der Bauelementstrukturen auf, der das Schaltverhalten der Bauelemente sowie die Lebensdauer der Schaltung beeinträchtigt. Bedingt durch die Selbsterhitzung liegt die Temperatur eines MOSFETs (Metal Oxid Semiconductor Field Effect Transistor) über der normalerweise kontrollierten Umge bungstemperatur. Mit zunehmender Miniaturisierung der Bauelement strukturen in der VLSI-Technik (VLSI = very large scale integra tion) und der ULSI-Technik (ULSI = ultra large scale integration) werden unter Beibehaltung gleicher Betriebsspannungen die Energie dichten immer größer, bei abnehmenden Temperaturzeitkonstanten. Die Temperatur innerhalb einer integrierten MOS-Schaltung ist dabei sowohl orts- als auch zeitabhängig. Das Kanalgebiet eines MOSFETs stellt bezüglich der Selbsterhitzung sowohl den Ort maxi maler Temperatur als auch den temperaturempfindlichsten Struktur bereich dar.This occurs when operating integrated MOS circuits te effect of self-heating of the component structures on the the switching behavior of the components and the life of the Circuit affected. Due to self-heating the temperature of a MOSFET (Metal Oxide Semiconductor Field Effect transistor) over the normally controlled reverse exercise temperature. With increasing miniaturization of the component structures in VLSI technology (VLSI = very large scale integra tion) and ULSI technology (ULSI = ultra large scale integration) the energy while maintaining the same operating voltages densify ever larger, with decreasing temperature time constants. The temperature is inside an integrated MOS circuit both location and time dependent. The channel area of one With regard to self-heating, MOSFETs both place maxi painter temperature as well as the most temperature sensitive structure area.
D. Takacs, J. Trager und D. Schmitt-Landsiedel haben z. B. diese Effekte untersucht und in dem Bericht "Impact of the Self-Heating Effect on Circuit Performance Estimation Using DC Model Parame ters" vom IEEE VLSI Workshop on Test Structures, Long Beach (USA) 1988, ein Verfahren und eine Anordnung gemäß dem Oberbegriff an gegeben. Bei diesem Verfahren ist vorgesehen, den zeitlichen Ver lauf des Drainstromes eines MOSFETs während des Einschaltvorgangs zu messen. Der Drainstrom des MOSFETs nimmt bei Zimmertemperatur nach Erreichen eines Spitzenwertes wieder ab und sättigt auf ei nem niedrigeren Level. Dieses Verhalten wird durch die bei er höhter Temperatur verminderte Beweglichkeit der Ladungsträger erklärt und läßt so Rückschlüsse auf die Kanaltemperatur zu. Zur Interpretation von solchen dynamischen Messungen sind insbeson dere aufwendige dynamische elektrische Simulationen des Transis torverhaltens notwendig. Alle bisher bekannten Transistormodelle berücksichtigen aber das Aufheizen des Kristallgitters nicht. Außerdem kann auf diese Weise nach dem Abschalten des Transistor keine Messung mehr erfolgen. Andererseits können rein statische Messungen keine Aussagen über den Verlauf der Erhitzung liefern, da sie immer im aufgeheizten Zustand erfolgen.D. Takacs, J. Trager and D. Schmitt-Landsiedel have e.g. B. this Effects examined and in the report "Impact of the Self-Heating Effect on Circuit Performance Estimation Using DC Model Parame ters "from the IEEE VLSI Workshop on Test Structures, Long Beach (USA) 1988, a method and an arrangement according to the preamble given. In this method it is provided that the temporal ver run of the drain current of a MOSFET during the switch-on process to eat. The drain current of the MOSFET increases at room temperature after reaching a peak and saturates on egg a lower level. This behavior is due to that in he higher temperature reduced mobility of the charge carriers explains and thus allows conclusions to be drawn about the duct temperature. To Interpretation of such dynamic measurements are particularly elaborate dynamic electrical simulations of the transis behavior necessary. All previously known transistor models do not take into account the heating of the crystal lattice. It can also be done this way after turning off the transistor no more measurements are made. On the other hand, purely static Measurements do not provide any information about the course of the heating, since they always take place when heated.
Auf den Effekt der Selbsterhitzung weist außerdem noch die Beo bachtung des negativen differentiellen Ausgangswiderstandes hin. Dabei wird im Sättigungsbereich des MOSFETs bei wachsender Drain spannung eine Abnahme der Kanalleitfähigkeit gemessen. Dabei können nur statische Messungen durchgeführt werden, und zur quan titativen Interpretation ist ein sehr genaues Transistormodell erforderlich. Dieser Effekt wird zudem von dem immer vorhandenen parasitären Bipolartransistor des MOSFETs gegenkompensiert.Beo also points to the effect of self-heating Note the negative differential output resistance. Thereby, in the saturation range of the MOSFET with increasing drain voltage a decrease in channel conductivity was measured. Here only static measurements can be carried out, and for quan titative interpretation is a very accurate transistor model required. This effect is also from the always existing Parasitic bipolar transistor of the MOSFET is compensated.
Zur Bestimmung der Temperaturverteilung in der Umgebung eines MOSFETs sind mehrere verschiedene Verfahren bekannt. Dem Bericht "Temperature Increase by Self-Heating in VLSI CMOS" von D.Takacs und J. Trager, der auf der European Solid-State Device Research Conference, Bologna (Italien), 1987 veröffentlicht wurde, ist ein Meßverfahren zu entnehmen, bei dem eine Temperaturspannung zwischen einem nahe dem MOSFET liegenden Substratkontakt und ei nem weit davon entfernten Substratkontakt, der praktisch auf Um gebungstemperatur bleibt, gemessen wird. Da die Meßspannung hier bei aus einer Temperaturdifferenz auf dem Chip entsteht, kann die Eichung der Messung nicht durch eine einfache Erhitzung des gesamten Chips von außen erfolgen. Zudem wird die Messung durch Substratströme, die zusätzliche Spannungsabfälle hervorrufen, verfälscht. Aufgrund des notwendigen Platzbedarfes für die An schlüsse des MOSFETs und die Sicherheitsabstände zwischen den Strukturen liegt der nächstmögliche Messpunkt einige Mikrometer vom Kanal entfernt. Auf dieser Strecke tritt aber schon ein recht starker Temperaturabfall auf. Ein weiteres Meßverfahren zur Mes sung der Temperaturverteilung in der Umgebung eines MOSFETs, bei dem die temperaturabhängige Änderung der Durchlaßspannung einer Diodenstruktur in unmittelbarer Nähe des MOSFETs zur Temperatur messung ausgenutzt wird, ist aus Produktronic 12-1986, S. 59-61 bekannt. Auch bei diesen Meßverfahren tritt das Problem des Tem peraturabfalls zwischen dem Meßpunkt und dem MOSFET auf. Bei dieser Veröffentlichung handelt es sich um den ersten Teil eines mehrteiligen Beitrags, der in den Ausgaben 3-1987, S. 42 und S. 43, 5-1987, S. 54 und S. 60 und 6-1987, S. 54 bis 56 und S. 58 fortge setzt ist. Ein noch größerer Temperaturabfall muß hingenommen werden, wenn Meßverfahren zur Bestimmung der Oberflächentempera tur der integrierten Schaltung, wie Infrarot- und Flüssigkristall thermographie oder Abtasten der integrierten Schaltung mit einer Prüfspitze, angewendet werden, wie sie einem Bericht in Synthetic Metals 18 (1987), S. 833-838 zu entnehmen sind.To determine the temperature distribution in the environment of a Several different methods are known in MOSFETs. The report "Temperature Increase by Self-Heating in VLSI CMOS" by D.Takacs and J. Trager, at European Solid-State Device Research Conference, Bologna (Italy), published in 1987 to take a measuring method in which a temperature voltage between a substrate contact close to the MOSFET and ei nem far away substrate contact that practically on Um ambient temperature remains, is measured. Because the measuring voltage here when arises from a temperature difference on the chip the measurement is not calibrated by simply heating the entire chips from the outside. In addition, the measurement is made through Substrate currents that cause additional voltage drops, adulterated. Because of the space required for the An circuits of the MOSFET and the safety distances between the Structures, the next possible measurement point is a few micrometers away from the canal. On this route there is quite a step sharp drop in temperature. Another measuring method for measuring solution of the temperature distribution in the vicinity of a MOSFET which is the temperature-dependent change in forward voltage Diode structure in the immediate vicinity of the MOSFET to temperature measurement is used, is from Productronic 12-1986, pp. 59-61 known. The problem of tem temperature drop between the measuring point and the MOSFET. At This publication is the first part of a multi-part contribution, in the issues 3-1987, p. 42 and p. 43, 5-1987, p. 54 and p. 60 and 6-1987, p. 54 to 56 and p. 58 cont sets is. An even greater drop in temperature must be accepted when measuring methods for determining the surface temperature ture of the integrated circuit, such as infrared and liquid crystal thermography or scanning the integrated circuit with a Probe, applied as reported in Synthetic Metals 18 (1987), pp. 833-838.
Aufgabe der Erfindung ist es, ein Verfahren und eine Anordnung zur Bestimmung der Temperatur innerhalb einer MOSFET-Struktur einer integrierten MOS-Schaltung anzugeben.The object of the invention is a method and an arrangement to determine the temperature within a MOSFET structure specify an integrated MOS circuit.
Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art gelöst, das dadurch gekennzeichnet ist, daßThis task is accomplished by a method of the type mentioned at the beginning Kind solved, which is characterized in that
- a) eine MOS-Testschaltung verwendet wird, die mindestens einen Meß-MOSFET mit einem Sourcegebiet (2), einem Draingebiet (3) und einem Gategebiet (4) aufweist,a) a MOS test circuit is used which has at least one measuring MOSFET with a source region ( 2 ), a drain region ( 3 ) and a gate region ( 4 ),
- b) bei Betrieb der Testschaltung zwischen zwei auf der Längssei te des Gategebietes voneinander entfernt angeordneten Gatekontak ten ein Strom I T getrieben wird und der Spannungsabfall U T zwi schen den Gatekontakten gemessen wird,b) a current I T is driven during operation of the test circuit between two gate contacts arranged on the longitudinal side of the gate area and the voltage drop U T between the gate contacts is measured,
- c) der temperaturabhängige Widerstand R T des Gategebietes mit tels der Gleichung U T /I T = R T berechnet wird undc) the temperature-dependent resistance R T of the gate area is calculated using the equation U T / I T = R T and
- d) die Gatetemperatur T mittels einer Temperatur-Widerstands Eichkurve bestimmt wird, die durch Bestimmung des Widerstands R T bei von außen erfolgten Erwärmungen der gesamten Testschaltung auf konstante Temperaturen aufgenommen wurde.d) the gate temperature T is determined by means of a temperature-resistance calibration curve, which was recorded by determining the resistance R T when the entire test circuit was heated to constant temperatures from outside.
Eine Anordnung zur Bestimmung der Temperatur innerhalb einer MOSFET-Struktur einer integrierten MOS-Schaltung gemäß dem Ober begriff ist dadurch gekennzeichnet, daßAn arrangement for determining the temperature within a MOSFET structure of an integrated MOS circuit according to the Ober Concept is characterized in that
- a) eine MOS-Testschaltung enthalten ist, die mindestens einen Meß-MOSFET mit einem Sourcegebiet, einem Draingebiet und einem Gategebiet aufweist, wobei das Gategebiet mindestens zwei quer zur Source-Drain-Richtung orientiert voneinander entfernte Gate kontakte aufweist,a) a MOS test circuit is included, the at least one Measuring MOSFET with a source area, a drain area and one Has gate area, the gate area at least two across gates distant from each other oriented to the source-drain direction has contacts,
- b) das Sourcegebiet, das Draingebiet und die Gatekontakte jeweils mit einer an der Oberfläche der Testschaltung angeordneten Kon taktierfläche elektrisch leitend verbunden sind undb) the source area, the drain area and the gate contacts each with a con arranged on the surface of the test circuit tacting area are electrically connected and
- c) zwischen den Kontaktierflächen des Source- und des Draingebie tes eine Source-Drain-Spannung angelegt ist, an eine Kontaktier fläche des Gategebietes ein Steuerpotential angelegt ist und zu sätzlich zwischen den Kontaktierflächen des Gategebietes eine Stromquelle und ein Spannungsmeßgerät angeschlossen ist.c) between the contact surfaces of the source and drain regions tes a source-drain voltage is applied to a contact area of the gate area a tax potential is created and additionally between the contact areas of the gate area Power source and a voltage measuring device is connected.
Die Erfindung löst das Problem der Bestimmung der Temperatur inner halb eines MOSFET einer MOS-Schaltung durch Messung des tempera turabhängigen Widerstands des Gategebietes als Leiterbahn, die nur durch das Gateoxid vom Substrat getrennt und damit elektrisch isoliert, jedoch thermisch gut an das Untersuchungsgebiet (Kanal gebiet) angekoppelt ist. Eine Kalibrierung der Messung ist sehr einfach durch Erhitzen der gesamten für die Messung verwendeten MOS-Testschaltung von außen durchführbar. Die Erfindung nutzt die Tatsache, daß das Gatematerial den dem Kanalgebiet am nächsten liegenden, elektrisch isolierten Temperaturfühler darstellt. Im Gegensatz zu Gatestrukturen normaler Transistoren, bei denen ein Gatekontakt genügt, um das Gate auf das zum Betrieb des MOSFETs gewünschte Potential zu bringen, muß es für die erfindungs gemäße Temperaturbestimmung von beiden Seiten des Meß-MOSFETs aus angeschlossen werden. Nur so kann ein Strom durch das Gate gebiet fließen. Über die Widerstandsmessung des Gates des Meß- MOSFETs lassen sich auch Erwärmungen bestimmen, die durch Wärme quellen außerhalb des Meß-MOSFETs hervorgerufen werden, wie z. B. durch benachbarte Transistorstrukturen. Der Meß-MOSFET muß bei der Widerstandsmessung nicht unbedingt betrieben werden. Außer dem sind Messungen sowohl in statischen als auch in dynamischen Betrieb möglich.The invention solves the problem of determining the temperature internally half of a MOSFET of a MOS circuit by measuring the tempera gate-dependent resistance of the gate area as a conductor track, the only separated from the substrate by the gate oxide and thus electrically insulated, but thermally well to the study area (channel area) is coupled. Calibrating the measurement is very good simply by heating the entire one used for the measurement MOS test circuit feasible from the outside. The invention uses the fact that the gate material is closest to the channel area represents lying, electrically insulated temperature sensors. in the Contrary to gate structures of normal transistors, in which a Gate contact is sufficient to turn the gate on to operate the MOSFET To bring the desired potential, it must be for the fiction appropriate temperature determination from both sides of the measuring MOSFET be connected from. This is the only way a current can flow through the gate area flow. About the resistance measurement of the gate of the measuring MOSFETs can also be used to determine warming caused by heat sources are caused outside of the measuring MOSFET, such. B. through neighboring transistor structures. The measuring MOSFET must the resistance measurement are not necessarily operated. Except these are measurements in both static and dynamic Operation possible.
Weitere Ausgestaltungen und Weiterbildungen der Erfindung gehen aus den Unteransprüchen sowie aus der anhand von Ausführungsbei spielen mit 4 Figuren gegebenen Beschreibung hervor.Further refinements and developments of the invention go from the subclaims and from the execution example play with 4 figures given description.
Es zeigen in schematischer Darstellung:In a schematic representation:
Fig. 1 einen Schnitt durch eine n-Kanal-MOSFET-Struktur, Fig. 1 shows a section through an n-channel MOSFET structure,
Fig. 2 eine erfindungsgemäße Anordnung zur Bestimmung der Tempera tur innerhalb einer MOSFET-Struktur, Fig. 2 shows an arrangement according to the invention for determining the Tempera ture within a MOSFET structure,
Fig. 3 einen Ausschnitt einer Testschaltung mit einem Meß-MOSFET zu der Anordnung aus Fig. 2 in Draufsicht und Fig. 3 shows a detail of a test circuit with a measuring MOSFET to the arrangement of Fig. 2 in plan view and
Fig. 4 die gesamte Testschaltung zu der Anordnung aus Fig. 2 in
Draufsicht.
Fig. 1 Fig. 4 shows the entire test circuit for the arrangement of Fig. 2 in plan view.
Fig. 1
Die n-Kanal-MOSFET-Struktur weist ein p-dotiertes Siliziumsub strat 1 auf, in dem n⁺-dotierte Bereiche 2 und 3 als Source- und Draingebiete erzeugt sind. Das Gategebiet 4 aus Polysilizium ist über dem Gateoxid 10 elektrisch isoliert auf dem Substrat 1 zwi schen Source- und Draingebiet 2, 3 angeordnet und ausgenommen der Kontaktflächen (siehe Fig. 2) zur Isolation mit Siliziumoxid 5 bedeckt. Die gesamte Halbleiterstruktur ist mit einer Isolations- Schutzschicht 7, z.B. aus Borphosphorsilikatglas, bedeckt. Auf dem Source- und dem Draingebiet 2, 3 ist jeweils eine Leiterbahn 6 aus Aluminium angeordnet. Durch die beim Betrieb des MOSFETs auftretende Selbsterhitzung erfolgt eine Wärmeableitung aus dem Transistorinnern, deren Richtung durch die eingezeichneten Pfei le 8 angedeutet ist. Dabei reagiert das Kanalgebiet 9, das gleich zeitig den Ursprungsort der Wärme darstellt, besonders empfind lich auf Erwärmung.The n-channel MOSFET structure has a p-doped silicon substrate 1 , in which n⁺-doped regions 2 and 3 are generated as source and drain regions. The gate region 4 made of polysilicon is arranged in an electrically insulated manner on the substrate 1 between the source and drain regions 2 , 3 above the gate oxide 10 and, except for the contact areas (see FIG. 2), is covered with silicon oxide 5 for insulation. The entire semiconductor structure is covered with an insulation protective layer 7 , for example made of borophosphosilicate glass. A conductor track 6 made of aluminum is arranged on each of the source and drain regions 2 , 3 . Due to the self-heating occurring during operation of the MOSFET, heat is dissipated from the inside of the transistor, the direction of which is indicated by the arrows 8 shown. The channel area 9 , which also represents the place of origin of the heat, is particularly sensitive to heating.
Zur Bestimmung der durch Selbsterhitzung des MOSFET oder durch
Selbsterhitzung benachbarter (nicht in der Figur dargestellter)
Halbleiterstrukturen erhöhten Temperatur innerhalb der MOSFET-
Struktur wird eine gleichartige MOS-Testschaltung verwendet.
Die Dimensionierung der Strukturen der Testschaltung ist dabei
dem zu untersuchenden MOS-Schaltkreis angepaßt. Das Verhältnis
von Transistorweite W zum Source-Drain-Abstand L kann z.B. W/L
10 µm/1 µm sein, wenn der zu untersuchende Schaltkreis ein höchst
integrierter Schaltkreis ist. Selbstverständlich können auch
MOS-Testschaltungen mit p-Kanal-MOSFET-Strukturen entsprechend
eingesetzt werden.
Fig. 2A similar MOS test circuit is used to determine the temperature within the MOSFET structure which is increased by self-heating of the MOSFET or by self-heating of adjacent semiconductor structures (not shown in the figure). The dimensions of the structures of the test circuit are adapted to the MOS circuit to be examined. The ratio of transistor width W to source-drain distance L can be, for example, W / L 10 µm / 1 µm if the circuit to be examined is a highly integrated circuit. Of course, MOS test circuits with p-channel MOSFET structures can also be used accordingly.
Fig. 2
Die Anordnung weist einen Meß-MOSFET mit einem Source- und einem
Draingebiet 2, 3 und einem Gategebiet 4 auf. Zwischen dem Source
und dem Draingebiet 2, 3 ist im Betrieb eine Source-Drain-Span
nung 13 angelegt. An das Gategebiet 4 ist außer dem Gate-Steuer
potential 12 eine Stromquelle 11 und ein Voltmeter 14 zwischen
zwei in Längsrichtung des Gategebietes, d. h. quer zur Source-
Drain-Richtung, voneinander entfernten Punkten des Gategebietes
4 angeschlossen. Im Gegensatz zu Gate-Strukturen normaler MOSFETs,
bei denen ein Gate-Anschluß genügt, um das Gate auf das zum Be
trieb des MOSFETs gewünschte Potential zu bringen, muß es für
die Temperaturmessung von beiden Seiten des Meß-MOSFETs aus ange
schlossen werden. Nur so kann ein Strom durch das Gategebiet
fließen. Zur Messung wird ein Strom I T durch das Gategebiet 4 ge
trieben und der Spannungsabfall U T mit dem Voltmeter 14 gemessen.
Der temperaturabhängige Widerstand R T berechnet sich dann aus
R T = U T /I T . Mit diesem Verfahren sind unabhängig vom Schaltzustand
des Meß-MOSFETs sowohl statische als auch dynamische Messungen
durchführbar. Eine Separation zwischen Steuersignal 12 und Meß
spannung ist nicht erforderlich, und eine Beeinflussung der Mes
sung durch Substratströme kann auch nicht stattfinden. Anhand
von Eichkurven, die durch Erhitzen der gesamten Testschaltung
von außen ohne Betrieb des Meß-MOSFETs aufgenommen werden, wobei
der Widerstand R T in Abhängigkeit von der von außen angelegten
Temperatur T aufgetragen wird, kann die im Betrieb der Testschal
tung im Innern des Meß-MOSFETs herrschende Temperatur T aus dem
gemessenen Widerstand R T bestimmt werden. Die bekannten Probleme
elektrischer Modellierungen, die bei Bestimmung der Substrattem
peratur durch Messungen des Schaltverhaltens von elektronischen
Bauelementen auftreten, sind bei diesem Verfahren vermieden.
Fig. 3The arrangement has a measuring MOSFET with a source and a drain region 2 , 3 and a gate region 4 . Between the source and the drain region 2 , 3 , a source-drain voltage 13 is created in operation. In addition to the gate control potential 12, a current source 11 and a voltmeter 14 are connected to the gate region 4 between two points of the gate region 4 which are at a distance from one another in the longitudinal direction of the gate region, ie transversely to the source-drain direction. In contrast to gate structures of normal MOSFETs, in which one gate connection is sufficient to bring the gate to the potential desired for operating the MOSFET, it must be connected for temperature measurement from both sides of the measuring MOSFET. This is the only way a current can flow through the gate area. For the measurement, a current I T is driven through the gate area 4 and the voltage drop U T is measured with the voltmeter 14 . The temperature-dependent resistance R T is then calculated from R T = U T / I T. With this method, both static and dynamic measurements can be carried out regardless of the switching state of the measuring MOSFET. A separation between the control signal 12 and the measurement voltage is not required, and the measurement solution cannot be influenced by substrate currents. Based on calibration curves, which are incorporated by heating the entire test circuit from the outside without operation of the measurement MOSFETs, the resistor R T as a function of the voltage applied from the outside temperature T is applied, the processing in the operation of the test sound in the interior of the measuring MOSFET prevailing temperature T can be determined from the measured resistance R T. The known problems of electrical modeling, which occur when determining the substrate temperature by measuring the switching behavior of electronic components, are avoided with this method.
Fig. 3
Die Meß-MOSFET-Struktur 2, 3, 4 weist ein Gategebiet 4 aus Poly
silizium auf, das quer zu der Source-Drain-Richtung mit Polysi
lizium Bereichen 15 erweitert ist. Für eine möglichst störungs
freie Messung sind 4 Gatekontakte (Aluminium-Polysilizium-Kon
takte) 16 zwischen dem Gategebiet 4 und jeweils voneinander iso
liert angeordneten Aluminium-Leiterbahnen 6, die jeweils zu Kon
taktierflächen (siehe Fig. 4) auf der Oberfläche der Teststruktur
führen, durch entsprechende Strukturierung der Polysilizium-Be
reiche 15 hergestellt.
Fig. 4The measuring MOSFET structure 2 , 3 , 4 has a gate region 4 made of polysilicon, which is expanded transversely to the source-drain direction with polysilicon regions 15 . For a fault-free measurement as possible, there are 4 gate contacts (aluminum-polysilicon contacts) 16 between the gate region 4 and aluminum interconnects 6 , which are arranged in isolation from one another and each lead to contact surfaces (see FIG. 4) on the surface of the test structure , 15 by appropriate structuring of the polysilicon Be produced.
Fig. 4
In dieser Gesamtansicht der Testschaltung ist der in Fig. 3 ver größert dargestellte Bereich mit III bezeichnet. Die Aluminium- Leiterbahnen 6, die zu den Gate-Kontakten (siehe Fig. 3) führen, sind jeweils mit Kontaktierflächen 17, 18 zum Anschluß der Strom quelle 11 und des Gate-Steuerpotentials 12 und mit Kontaktier flächen 19, 20 zum Anschluß des Voltmeters 14 verbunden. Zum An legen der Source-Drain-Spannung sind zwei Kontaktierflächen 21 vorgesehen. An die Kontaktierfläche 23, die mit dem Substratkon takt 22 verbunden ist, kann eine Substratspannung angelegt werden.In this overall view of the test circuit, the area shown enlarged in FIG. 3 is designated III. The aluminum conductor tracks 6 , which lead to the gate contacts (see Fig. 3), are each with contacting surfaces 17 , 18 for connecting the current source 11 and the gate control potential 12 and with contacting surfaces 19 , 20 for connecting the voltmeter 14 connected. To contact the source-drain voltage, two contact surfaces 21 are provided. A substrate voltage can be applied to the contact surface 23 , which is connected to the substrate contact 22 .
Die Erfindung beinhaltet auch die Bestimmung der Temperatur inner halb von MOSFET-Strukturen, die einen parasitären MOSFET darstel len. Dabei kommen als "Gategebiete" alle zu stark erhitzten Sub stratgebieten, z. B. Diffusionsgebiete benachbarten Strukturen in in Frage, die von diesen durch dünne Schichten elektrisch iso lierenden Materials (z. B. aus Siliziumdioxid) getrennt sind. The invention also includes determining the temperature inside half of MOSFET structures that represent a parasitic MOSFET len. Thereby come as "gate areas" all too hot Sub strategic areas, e.g. B. Diffusion areas adjacent structures in questioned by these iso electrically by thin layers lating material (e.g. made of silicon dioxide) are separated.
Außerdem beeinhaltet die Erfindung auch die Anwendung des Ver fahrens sowie Anordnungen zur Bestimmung lokal erhöhter Substrat temperaturen mit Testschaltungen, die mehrere MOSFETs als Meßstel len in einer Schaltung aufweisen.In addition, the invention also includes the application of the Ver driving as well as arrangements for determining locally raised substrate temperatures with test circuits using several MOSFETs as measuring points len in a circuit.
Claims (4)
- a) eine MOS-Testschaltung verwendet wird, die mindestens einen Meß-MOSFET mit einem Sourcegebiet (2), einem Draingebiet (3) und einem Gategebiet (4) aufweist,
- b) bei Betrieb der Testschaltung zwischen zwei auf der Längssei te des Gategebietes (4) voneinander entfernt angeordneten Gate kontakten (16) ein Strom I T getrieben wird und der Spannungsab fall U T zwischen den Gatekontakten (16) gemessen wird,
- c) der temperabhängige Widerstand R T des Gategebietes (4) mittels der Gleichung U T /I T = R T berechnet wird und
- d) die Gatetemperatur T mittels einer Temperatur-Widerstands- Eichkurve bestimmt wird, die durch Bestimmung des Widerstands R T bei von außen erfolgten Erwärmungen der gesamten Testschaltung auf konstante Temperaturen aufgenommen wurde.
- a) a MOS test circuit is used which has at least one measuring MOSFET with a source region ( 2 ), a drain region ( 3 ) and a gate region ( 4 ),
- b) a current I T is driven during operation of the test circuit between two gate contacts ( 16 ) arranged on the longitudinal side of the gate region ( 4 ) and the voltage drop U T between the gate contacts ( 16 ) is measured,
- c) the temperature-dependent resistance R T of the gate region ( 4 ) is calculated using the equation U T / I T = R T and
- d) the gate temperature T is determined by means of a temperature-resistance calibration curve, which was recorded by determining the resistance R T when the entire test circuit was heated to constant temperatures from outside.
- a) eine MOS-Testschaltung enthalten ist, die mindestens einen Meß-MOSFET mit einem Sourcegebiet (2), einem Draingebiet (3) und einem Gategebiet (4) aufweist, wobei das Gategebiet (4) mindestens zwei quer zur Source (2)-Drain (3)-Richtung orientiert voneinan der entfernte Gatekontakte (16) aufweist,
- b) das Sourcegebiet (2) das Draingebiet (3) und die Gatekontakte (16) jeweils mit einer an der Oberfläche der Testschaltung ange ordneten Kontaktierfläche (17, 18, 19, 20, 21) elektrisch leitend verbunden sind und
- c) zwischen den Kontaktierflächen (21) des Source (2)- und des Drain (3)-Gebietes eine Source-Drain-Spannung angelegt ist, an einer Kontaktierfläche (17) des Gategebietes (4) ein Steuerpo tential angelegt ist und zusätzlich zwischen den Kontaktierflä chen (17, 18, 19, 20) des Gategebietes (4) eine Stromquelle (11) und ein Spannungsmeßgerät (14) angeschlossen ist.
- a) a MOS test circuit is included, which has at least one measuring MOSFET with a source region ( 2 ), a drain region ( 3 ) and a gate region ( 4 ), the gate region ( 4 ) at least two transverse to the source ( 2 ) - Drain ( 3 ) direction oriented from one another which has removed gate contacts ( 16 ),
- b) the source region ( 2 ), the drain region ( 3 ) and the gate contacts ( 16 ) are each electrically conductively connected to a contact surface ( 17 , 18 , 19 , 20 , 21 ) arranged on the surface of the test circuit and
- c) a source-drain voltage is applied between the contact surfaces ( 21 ) of the source ( 2 ) and the drain ( 3 ) region, a control potential is applied to a contact surface ( 17 ) of the gate region ( 4 ) and additionally between the contact surfaces ( 17 , 18 , 19 , 20 ) of the gate area ( 4 ) a current source ( 11 ) and a voltage measuring device ( 14 ) is connected.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3831012A DE3831012A1 (en) | 1988-09-12 | 1988-09-12 | Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3831012A DE3831012A1 (en) | 1988-09-12 | 1988-09-12 | Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3831012A1 true DE3831012A1 (en) | 1990-03-15 |
Family
ID=6362805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE3831012A Withdrawn DE3831012A1 (en) | 1988-09-12 | 1988-09-12 | Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuits |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3831012A1 (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4011485A1 (en) * | 1989-04-26 | 1990-10-31 | Mitsubishi Electric Corp | Measuring temp. during coupler welding to solar cell - irradiating solar cell with light, measuring idle voltage, and deriving solar cell temp. |
| US5914629A (en) * | 1995-11-10 | 1999-06-22 | Sony Corporation | Temperature sensing device, semiconductor device having temperature sensing device installed therein and auto-focusing system using this semiconductor device |
| DE10220587A1 (en) * | 2002-05-08 | 2003-11-27 | Infineon Technologies Ag | Temperature sensor for MOS circuit arrangement |
| DE102004021393B4 (en) * | 2004-04-30 | 2006-06-14 | Infineon Technologies Ag | Field-effect power transistor |
| DE102005043270A1 (en) * | 2005-09-12 | 2007-03-15 | Infineon Technologies Ag | Device and production method for temperature monitoring of planar FET has ohmic measuring resistance and temperature sensor separated from substrate surface by an isolation layer |
| US7406397B2 (en) | 2004-09-02 | 2008-07-29 | International Business Machines Corporation | Self heating monitor for SiGe and SOI CMOS devices |
| WO2009141365A2 (en) * | 2008-05-19 | 2009-11-26 | X-Fab Semiconductor Foundries Ag | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method |
| DE102008023215A1 (en) * | 2008-05-19 | 2009-12-03 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Method for operating temperature control of a MOS-controlled semiconductor power device and device for carrying out the method |
| US7798703B2 (en) | 2007-05-09 | 2010-09-21 | Infineon Technologies Ag | Apparatus and method for measuring local surface temperature of semiconductor device |
| US7805274B2 (en) | 2006-11-13 | 2010-09-28 | International Business Machines Corporation | Structure and methodology for characterizing device self-heating |
| US7843006B2 (en) | 2006-02-03 | 2010-11-30 | Infineon Technologies Ag | Semiconductor component arrangement having a power transistor and a temperature measuring arrangement |
| CN116224009A (en) * | 2023-04-11 | 2023-06-06 | 中芯先锋集成电路制造(绍兴)有限公司 | Measuring structure and measuring method for SOI self-heating effect |
-
1988
- 1988-09-12 DE DE3831012A patent/DE3831012A1/en not_active Withdrawn
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4011485A1 (en) * | 1989-04-26 | 1990-10-31 | Mitsubishi Electric Corp | Measuring temp. during coupler welding to solar cell - irradiating solar cell with light, measuring idle voltage, and deriving solar cell temp. |
| US5914629A (en) * | 1995-11-10 | 1999-06-22 | Sony Corporation | Temperature sensing device, semiconductor device having temperature sensing device installed therein and auto-focusing system using this semiconductor device |
| DE10220587A1 (en) * | 2002-05-08 | 2003-11-27 | Infineon Technologies Ag | Temperature sensor for MOS circuit arrangement |
| US6948847B2 (en) | 2002-05-08 | 2005-09-27 | Infineon Technologies Ag | Temperature sensor for a MOS circuit configuration |
| DE10220587B4 (en) * | 2002-05-08 | 2007-07-19 | Infineon Technologies Ag | Temperature sensor for MOS circuitry |
| DE102004021393B4 (en) * | 2004-04-30 | 2006-06-14 | Infineon Technologies Ag | Field-effect power transistor |
| US7406397B2 (en) | 2004-09-02 | 2008-07-29 | International Business Machines Corporation | Self heating monitor for SiGe and SOI CMOS devices |
| US8412487B2 (en) | 2004-09-02 | 2013-04-02 | International Business Machines Corporation | Self heating monitor for SiGe and SOI CMOS devices |
| US7862233B2 (en) | 2004-09-02 | 2011-01-04 | International Business Machines Corporation | Self heating monitor for SiGe and SOI CMOS devices |
| DE102005043270A1 (en) * | 2005-09-12 | 2007-03-15 | Infineon Technologies Ag | Device and production method for temperature monitoring of planar FET has ohmic measuring resistance and temperature sensor separated from substrate surface by an isolation layer |
| DE102005043270B4 (en) * | 2005-09-12 | 2011-06-22 | Infineon Technologies AG, 81669 | Device for monitoring the temperature of planar field-effect transistors and associated production method |
| US7843006B2 (en) | 2006-02-03 | 2010-11-30 | Infineon Technologies Ag | Semiconductor component arrangement having a power transistor and a temperature measuring arrangement |
| US7805274B2 (en) | 2006-11-13 | 2010-09-28 | International Business Machines Corporation | Structure and methodology for characterizing device self-heating |
| US7798703B2 (en) | 2007-05-09 | 2010-09-21 | Infineon Technologies Ag | Apparatus and method for measuring local surface temperature of semiconductor device |
| DE102008022201B4 (en) * | 2007-05-09 | 2020-03-12 | Infineon Technologies Ag | Device and method for measuring a local surface temperature of a semiconductor device |
| WO2009141365A3 (en) * | 2008-05-19 | 2010-05-20 | X-Fab Semiconductor Foundries Ag | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method |
| WO2009141350A3 (en) * | 2008-05-19 | 2010-05-06 | X-Fab Semiconductor Foundries Ag | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method |
| DE102008023215A1 (en) * | 2008-05-19 | 2009-12-03 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Method for operating temperature control of a MOS-controlled semiconductor power device and device for carrying out the method |
| WO2009141350A2 (en) * | 2008-05-19 | 2009-11-26 | X-Fab Semiconductor Foundries Ag | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method |
| WO2009141365A2 (en) * | 2008-05-19 | 2009-11-26 | X-Fab Semiconductor Foundries Ag | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method |
| US8901614B2 (en) | 2008-05-19 | 2014-12-02 | X-Fab Semiconductor Foundries Ag | Location-related adjustment of the operating temperature distribution or power distribution of a semiconductor power component, and component for carrying out said method |
| CN116224009A (en) * | 2023-04-11 | 2023-06-06 | 中芯先锋集成电路制造(绍兴)有限公司 | Measuring structure and measuring method for SOI self-heating effect |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1279966B1 (en) | Apparatus and method for determining the reliability of integrated semiconductor circuits at high temperatures | |
| Ricco et al. | Modeling and simulation of stress-induced leakage current in ultrathin SiO/sub 2/films | |
| DE102010016184B4 (en) | Testing of Dielectric Films and Layers | |
| Jenkins et al. | Characteristics of SOI FET's under pulsed conditions | |
| DE3831012A1 (en) | Method and arrangement for determining the temperature inside MOSFET structures of integrated MOS circuits | |
| US9255960B2 (en) | Testing structure and method for interface trap density of gate oxide | |
| KR100810426B1 (en) | Method and apparatus for measuring leakage current | |
| DE2728052A1 (en) | TEST ZONE STRUCTURE FOR MONOLITHICALLY INTEGRATED SEMI-CONDUCTOR CIRCUITS | |
| US5999011A (en) | Method of fast testing of hot carrier effects | |
| WO2013000971A1 (en) | Device for measuring a temperature of a power semiconductor | |
| US5394101A (en) | Method for detecting mobile ions in a semiconductor device | |
| DE102008023216A1 (en) | MOS-semiconductor power component e.g. MOS power transistor, operating temperature measuring method, involves measuring electrical resistance of gate electrode, and determining temperature of power component from resistance | |
| DE60024778T2 (en) | MODELING THE ELECTRICAL PROPERTIES OF THIN FILM TRANSISTORS | |
| DE102005043270B4 (en) | Device for monitoring the temperature of planar field-effect transistors and associated production method | |
| US10627442B2 (en) | Method for estimating resistances of a source contact and a drain contact of a MOS transistor | |
| DE102008022201B4 (en) | Device and method for measuring a local surface temperature of a semiconductor device | |
| DE102005040494B4 (en) | Method for detecting the damage of a component by a production step and integrated circuit arrangements | |
| US7898269B2 (en) | Semiconductor device and method for measuring analog channel resistance thereof | |
| DE102008015211A1 (en) | Measuring arrangement i.e. semiconductor arrangement, has measuring unit whose input connected with substrate, another input connected with doped region, and output for providing measurement value that is proportional to defect | |
| DE102005043271B4 (en) | Device for measuring the temperature in vertically structured semiconductor devices during operation and combined test structure for detecting the reliability | |
| de Souza et al. | Study of matching properties of graded-channel SOI MOSFETs | |
| Chiang et al. | Inverse modeling of two-dimensional MOSFET dopant profile via capacitance of the source/drain gated diode | |
| Kannan et al. | Physics-based low-cost test technique for high voltage LDMOS | |
| DE202021103781U1 (en) | Thermal flow sensor | |
| Victory et al. | A 4-terminal compact model for high voltage diffused resistors with field plates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8139 | Disposal/non-payment of the annual fee |