DE102008006124A1 - Halbleitervorrichtung und Verfahren zu deren Fertigung - Google Patents

Halbleitervorrichtung und Verfahren zu deren Fertigung Download PDF

Info

Publication number
DE102008006124A1
DE102008006124A1 DE102008006124A DE102008006124A DE102008006124A1 DE 102008006124 A1 DE102008006124 A1 DE 102008006124A1 DE 102008006124 A DE102008006124 A DE 102008006124A DE 102008006124 A DE102008006124 A DE 102008006124A DE 102008006124 A1 DE102008006124 A1 DE 102008006124A1
Authority
DE
Germany
Prior art keywords
transistor
stage
terminal
pads
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008006124A
Other languages
English (en)
Other versions
DE102008006124B4 (de
Inventor
Satoshi Kariya Shiraki
Hiroyuki Kariya Ban
Akira Kariya Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007015183A external-priority patent/JP4245053B2/ja
Priority claimed from JP2007073316A external-priority patent/JP4337896B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008006124A1 publication Critical patent/DE102008006124A1/de
Application granted granted Critical
Publication of DE102008006124B4 publication Critical patent/DE102008006124B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung weist auf: n Transistorelemente (N1-N12); n Widerstandselemente (R1-R12); und n Kapazitätselemente (C1-C12), die jweils zwischen dem ersten und dem zweiten Anschluss (P300, P400) in Reihe geschaltet sind. Das Gate jedes Transistorelements weist eine Gatekontaktstelle (P100, P14-P24) auf, und jedes Transistorelement weist Transistorkontaktstellen (P1-P13, P25, P200) auf, die auf beiden Seiten angeordnet sind. Jedes Widerstandselement weist Widerstandskontaktstellen (P26-P28) auf, die auf beiden Seiten angeordnet sind. Jedes Kapazitätselement weist Kapazitätskontaktstellen (P39-P51) auf, die auf beiden Seiten angeordnet sind. Die Gatekontaktstelle, die sich von der des Transistorelements der ersten Stufe unterscheidet, eine entsprechende Widerstandskontaktstelle und eine entsprechende Kapazitätskontaktstelle sind elektrisch miteinander verbunden. Eine Transistorkontaktstelle, eine Widerstandskontaktstelle und eine Kapazitätskontaktstelle in der ersten Stufe sind elektrisch miteinander verbunden. Eine Transistorkontaktstelle, eine Widerstandskontaktstelle und eine Kapazitätskontaktstelle in der n-ten Stufe sind elektrisch miteinander verbunden.

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und Verfahren zur Fertigung einer Halbleitervorrichtung.
  • Die JP-A-2006-148058 , welche der US 6,392,950 entspricht, offenbart eine Halbleitervorrichtung mit einer hohen Spannungsfestigkeit. 10 zeigt ein Ersatzschaltbild der in der JP-A-2006-148058 offenbarten Halbleitervorrichtung 1000.
  • Bei der Halbleitervorrichtung 1000 sind, wie in 10 gezeigt, n (n ≥ 2) Transistorelemente Tr1 bis Trn, die isoliert und getrennt voneinander angeordnet sind, zwischen einem Masse-Potential (wird nachstehend als GND-Potential bezeichnet) und einem vorbestimmten Potential Vs in Reihe geschaltet, wobei das Transistorelement nahe dem GND-Potential einer ersten Stufe und das Transistorelement nahe dem vorbestimmten Potential Vs einer n-ten Stufe entspricht. Ferner dient der Gateanschluss des Transistorelements Tr1 der ersten Stufe als Eingangsanschluss der Halbleitervorrichtung 1000 und sind n Widerstandselemente R1 bis Rn zwischen dem GND-Potential und dem vorbestimmten Potential Vs in Reihe geschaltet, wobei das Widerstandselement nahe dem GND-Potential einer ersten Stufe und das Widerstandselement nahe dem vorbestimmten Potential Vs einer n-ten Stufe entspricht. Ferner sind die Gateanschlüsse der Transistorelemente Tr2 bis Trn jeder Stufe mit Ausnahme des Transistorelements Tr1 der ersten Stufe der Reihe nach mit Verbindungspunkten zwischen den in Reihe geschalteten Widerstandselementen R1 bis Rn jeder Stufe verbunden und wird ein Ausgangssignal über einen Lastwiderstand (nicht gezeigt) mit einem vorbestimmten Widerstandswert von dem Anschluss des Transistorelements Trn der n-ten Stufe nahe dem vorbestimmten Potential Vs abgenommen.
  • Die n Transistorelemente Tr1 bis Trn der Halbleitervorrichtung 1000 sind auf einer n-leitenden Halbleiterschicht eines Halbleitersubstrats mit einer SOI-Struktur (wird nachstehend als SOI-Halbleitersubstrat bezeichnet) mit einem eingebetteten Oxidfilm gebildet. Die n Transistorelemente Tr1 bis Trn weisen N-Kanal-LDMOS oder derglei chen auf und sind durch Trenngräben, die bis zum eingebetteten Oxidfilm reichen, isoliert und getrennt voneinander angeordnet.
  • Ferner ist eine Mehrzahl von Feldtrenngräben, die bis zum eingebetteten Oxidfilm reichen, gebildet. Die n Transistorelemente Tr1 bis Trn, die isoliert und getrennt voneinander angeordnet sind, werden der Reihe nach derart eines nach dem anderen angeordnet, dass das Transistorelement einer hohen Stufe in jedem Feldbereich enthalten ist, der durch die Feldtrenngräben umgeben wird.
  • Folglich kann die an jeden von den Feldtrenngräben umgebenen Feldbereich gelegte Spannung in Übereinstimmung mit einer Spannungszunahme vom GND-Potential zum vorbestimmten Potential Vs ausgeglichen und der Spannungsbereich der n Transistorelemente Tr1 bis Trn vom GND-Potential zum vorbestimmten Potential Vs verschoben werden. Folglich kann mit Transistorelementen, die eine normale Spannungsfestigkeit bzw. Stehspannung aufweisen und mit Hilfe eines gewöhnlichen Fertigungsverfahrens kostengünstig hergestellt werden können, eine Halbleitervorrichtung bereitgestellt werden, die eine hohe Spannungsfestigkeit gewährleistet, indem die Anzahl n der Transistorelemente in geeigneter Weise festgelegt wird.
  • Bei der in der JP-A-2006-148058 offenbarten Halbleitervorrichtung 1000 werden die Elemente (Transistorelemente, Widerstandselemente und dergleichen) jedoch durch eine Aluminiumverdrahtung verschaltet. Folglich tritt bei einem Überprüfen der Halbleitervorrichtung 1000 das Problem auf, dass Fehler dann, wenn die Elemente in Kombination überprüft werden, erfasst werden können, Elementeeinheiten (z. B. eine geringe Änderung eines Widerstandswerts) jedoch nicht überprüft werden können. Dies kann zu einer verringerten Lebensdauer der Elementeeinheiten und Eigenschaftsschwankungen führen.
  • Es besteht folglich Bedarf an einer Halbleitervorrichtung mit einer hohen Zuverlässigkeit
  • In einem Leistungsgerät, das beispielsweise einen Drehstrommotor antreibt, weist die Hauptenergieversorgung eine hohe Spannung von beispielsweise 100 bis 400 V auf. Aus diesem Grund wird ein Hochspannungs-IC (HVIC) mit einem Opto koppler und einem LDMOS-Transistor in der das Leistungsgerät ansteuernden Ansteuerschaltung eingesetzt.
  • In einem Hochspannungs-IC, der eine hohe Spannung von beispielsweise größer oder gleich 600 V verarbeitet, wird eine Stehspannung von größer oder gleich 600 V benötigt. Da es jedoch schwierig ist, mit nur einem LDMOS-Transistor eine Stehspannung von größer oder gleich 600 V zu gewährleisten, wird zu diesem Zweck eine Kaskadenstruktur angewandt, bei der LDMOS-Transistoren mit einer Stehspannung von kleiner oder gleich 600 V kaskadenförmig verschaltet werden.
  • Bei solch einer Kaskadenstruktur beträgt der die Spannung der LDMOS-Transistoren teilende Spannungsteilerwiderstandswert jedoch einige MΩ, was einem verhältnismäßig hohen Wert entspricht. Folglich tritt das Problem auf, dass der Strom zur parasitären Kapazität auf der Substratseite fließt, wenn in dem Hochspannungs-IC eine Überspannung auftritt, die an einen der LDMOS-Transistoren gelegte Spannung zunimmt und sich die resultierende Stromfestigkeit verringert.
  • Die JP-A-2006-148058 offenbart einen Aufbau, bei welchem die Spannung jeder Stufe der Kaskadenstruktur verteilt wird, um einen durch eine Überspannung bedingten Defekt zu verhindern, indem Glättungskondensatoren parallel zu den Spannungsteilerwiderständen geschaltet werden und ein Stoßstrom fließen kann.
  • Bei dem vorstehend beschriebenen Hochspannungs-IC ist es denkbar, dass dann, wenn der Kriechstrom des Glättungskondensators und der Widerstandswert des Spannungsteilerwiderstands jeder Stufe in der Kaskadenstruktur überprüft werden, Testkontaktstellen an beiden Enden dieser Glättungskondensatoren und Spannungsteilerwiderstände anzuordnen und einen Strom zu jeder Kontaktstelle fließen zu lassen, um den Kriechstrom der Glättungskondensatoren zu erfassen.
  • Da die Glättungskondensatoren jedoch parallel zu den Spannungsteilerwiderständen geschaltet sind, fließt der zu jeder der Testkontaktstellen fließende Strom letztendlich zu den Spannungsteilerwiderständen. Aus diesem Grund konnte auch dann, wenn ein sehr geringer Kriechstrom im Glättungskondensator auftritt, dieser Fehler nicht erfasst werden.
  • Es besteht folglich Bedarf daran, den Kriechstrom eines Glättungskondensators und den Widerstandswert eines Spannungsteilerwiderstands in einer Halbleitervorrichtung korrekt zu überprüfen.
  • Es ist folglich Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen. Es ist ferner Aufgabe der vorliegenden Erfindung, ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitzustellen.
  • Gemäß einer ersten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, mit: einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses ist; n Transistorelementen, die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement, welches dem ersten Anschluss am nächsten gelegen ist, als Transistorelement einer ersten Stufe definiert ist, und ein weiteres Transistorelement, welches dem zweiten Anschluss am nächsten gelegen ist, als Transistorelement einer n-ten Stufe definiert ist; n Widerstandselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Widerstandselement, welches dem ersten Anschluss am nächsten gelegen ist, als Widerstandselement der ersten Stufe definiert ist, und ein weiteres Widerstandselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Widerstandselement der n-ten Stufe definiert ist; und n Kapazitätselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Kapazitätselement, welches dem ersten Anschluss am nächsten gelegen ist, als Kapazitätselement der ersten Stufe definiert ist, und ein weiteres Kapazitätselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Kapazitätselement der n-ten Stufe definiert ist. Jedes Transistorelement weist eine Source, ein Gate und einen Drain auf. Das Gate jedes Transistorelements weist eine Gatekontaktstelle auf. Das Transistorelement weist ein Paar von Transistorkon taktstellen auf, die auf beiden Seiten des Transistorelements angeordnet sind. Die Gatekontaktstelle des Transistorelements der ersten Stufe bildet einen Eingangsanschluss. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, bildet einen Ausgangsanschluss. Jedes Widerstandselement weist ein Paar von Widerstandskontaktstellen auf, die auf beiden Seiten des Widerstandselements angeordnet sind. Jedes Kapazitätselement weist ein Paar von Kapazitätskontaktstellen auf, die auf beiden Seiten des Kapazitätselements angeordnet sind. Die Gatekontaktstelle jedes Transistorelements, das sich vom Transistorelement der ersten Stufe unterscheidet, eine entsprechende der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen und eine entsprechende der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen sind über ein erstes leitfähiges Verbindungselement elektrisch miteinander verbunden. Eine der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, sind mit einem zweiten leitfähigen Verbindungselement elektrisch verbunden. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen des Widerstand s-elements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, sind mit einem dritten leitfähigen Verbindungselement elektrisch verbunden.
  • Bei der obigen Vorrichtung wird jedes Transistorelement, jedes Widerstandselement und jedes Kapazitätselement mit Hilfe der Kontaktstellen einzeln überprüft. Anschließend werden das Transistorelement, das Widerstandselement und das Kapazitätselement elektrisch miteinander verbunden. Da jedes Element einzeln überprüft wird, können die Lebensdauer und eine Abweichung der Eigenschaften jedes Elements verbessert werden. Auf diese Weise kann der Vorrichtung eine hohe Zuverlässigkeit verliehen werden.
  • Alternativ können das erste bis dritte leitfähige Verbindungselement aus einem Stromkabel bzw. einer elektrischen Leitung aufgebaut sein. Alternativ kann jedes Transistorelement derart in einem entsprechenden Feldbereich angeordnet sein, dass n-Feldbereiche zueinander galvanisch getrennt sind, und kann jeder Feldbereich ein elektrisches Potential aufweisen, das über das Gate eines entsprechenden Transistorelements stabilisiert wird. Alternativ können die Gate- und Transistorkontaktstellen in jedem Transistorelement auf einem entsprechenden Transistorelement angeordnet sein, kann das Paar von Widerstandskontaktstellen in jedem Widerstandselement auf einem entsprechenden Widerstandselement angeordnet sein oder kann das Paar von Kapazitätskontaktstellen in jedem Kapazitätselement auf einem entsprechenden Kapazitätselement angeordnet sein. Alternativ kann jede der Gate- und Transistorkontaktstellen in jedem Transistorelement einen ersten Dünnschichtwiderstand aufweisen, der zwischen dem Transistorelement und der Kontaktstelle angeordnet ist, kann jede der Widerstandskontaktstellen in jedem Widerstandselement einen zweiten Dünnschichtwiderstand aufweisen, der zwischen dem Widerstandselement und der Kontaktstelle angeordnet ist, und kann jede der Kapazitätskontaktstellen in jedem Kapazitätselement einen dritten Dünnschichtwiderstand aufweisen, der zwischen dem Kapazitätselement und der Kontaktstelle angeordnet ist.
  • Gemäß einer zweiten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, mit: einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses ist; n Transistorelementen, die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement, welches dem ersten Anschluss am nächsten gelegen ist, als Transistorelement einer ersten Stufe definiert ist, und ein weiteres Transistorelement, welches dem zweiten Anschluss am nächsten gelegen ist, als Transistorelement einer n-ten Stufe definiert ist; n Widerstandselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Widerstandselement, welches dem ersten Anschluss am nächsten gelegen ist, als Widerstandselement der ersten Stufe definiert ist, und ein weiteres Widerstandselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Widerstandselement der n-ten Stufe definiert ist; und n Kapazitätselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Kapazitätselement, welches dem ersten Anschluss am nächsten gelegen ist, als Kapazitätselement der ersten Stufe definiert ist, und ein weiteres Kapazitätselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Kapazitätselement der n-ten Stufe definiert ist. Jedes Transistorelement weist eine Source, ein Gate und einen Drain auf. Das Gate jedes Transistorelements weist eine Gatekontaktstelle auf. Jedes Transistorelement weist ein Paar von Transistorkontaktstellen auf, die auf beiden Seiten des Transistorelements angeordnet sind. Die Gatekontaktstelle des Transistorelements der ersten Stufe bildet einen Eingangsanschluss. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, bildet einen Ausgangsanschluss. Jedes Widerstandselement weist ein Paar von Widerstandskontaktstellen auf, die auf beiden Seiten des Widerstandselements angeordnet sind. Jedes Kapazitätselement weist ein Paar von Kapazitätskontaktstellen auf, die auf beiden Seiten des Kapazitätselements angeordnet sind. Die Gatekontaktstelle jedes Transistorelements, das sich von dem Transistorelement der ersten Stufe unterscheidet, eine entsprechende der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen und eine entsprechende der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen sind über ein erstes Schaltelement elektrisch miteinander verbunden. Eine der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, sind mit einem zweiten Schaltelement elektrisch verbunden. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, sind mit einem dritten Schaltelement elektrisch verbunden.
  • Bei der obigen Vorrichtung wird jedes Transistorelement, jedes Widerstandselement und jedes Kapazitätselement mit Hilfe der Kontaktstellen einzeln überprüft. Anschließend werden das Transistorelement, das Widerstandselement und das Kapazitätselement elektrisch miteinander verbunden. Da jedes Element einzeln überprüft wird, können die Lebensdauer und eine Abweichung der Eigenschaften jedes Elements verbessert werden. Auf diese Weise kann der Vorrichtung eine hohe Zuverlässigkeit verliehen werden.
  • Gemäß einer dritten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, mit: einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses ist; n Transistorelementen, die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement, welches dem ersten Anschluss am nächsten gelegen ist, als Transistorelement einer ersten Stufe definiert ist, und ein weiteres Transistorelement, welches dem zweiten Anschluss am nächsten gelegen ist, als Transistorelement einer n-ten Stufe definiert ist; n Widerstandselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Widerstandselement, welches dem ersten Anschluss am nächsten gelegen ist, als Widerstandselement der ersten Stufe definiert ist, und ein weiteres Widerstandselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Widerstandselement der n-ten Stufe definiert ist; und n Kapazitätselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Kapazitätselement, welches dem ersten Anschluss am nächsten gelegen ist, als Kapazitätselement der ersten Stufe definiert ist, und ein weiteres Kapazitätselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Kapazitätselement der n-ten Stufe definiert ist. Jedes Transistorelement weist eine Source, ein Gate und einen Drain auf. Das Gate jedes Transistorelements weist eine Gatekontaktstelle auf. Jedes Transistorelement weist ein Paar von Transistorkontaktstellen auf, die auf beiden Seiten des Transistorelements angeordnet sind. Die Gatekontaktstelle des Transistorelements der ersten Stufe bildet einen Eingangsanschluss. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, bildet einen Ausgangsanschluss. Jedes Widerstandselement weist ein Paar von Widerstandskontaktstellen auf, die auf beiden Seiten des Widerstandselements angeordnet sind. Jedes Kapazitätselement weist ein Paar von Kapazitätskontaktstellen auf, die auf beiden Seiten des Kapazitätselements angeordnet sind. Die Gatekontaktstelle jedes Transistorelements, das sich von dem Transistorelement der ersten Stufe unterscheidet, ist mit einer ersten Verdrahtungsschicht verbunden, eine entsprechende der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen ist mit einer zweiten Verdrahtungsschicht verbunden und eine entsprechende der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen ist mit einer dritten Verdrahtungsschicht verbunden. Die erste bis dritte Verdrahtungsschicht sind in dieser Reihenfolge durch einen ersten Isolierfilm geschichtet angeordnet, und ein Material der ersten bis dritten Verdrahtungsschicht ist derart im ersten Isolierfilm verteilt, dass die erste bis dritte Verdrahtungsschicht elektrisch miteinander verbunden sind. Eine der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, ist mit einer vierten Verdrahtungsschicht verbunden, eine der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, ist mit einer fünften Verdrahtungsschicht verbunden, und eine der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, ist mit einer sechsten Verdrahtungsschicht verbunden. Die vierte bis sechste Verdrahtungsschicht sind in dieser Reihenfolge durch einen zweiten Isolierfilm geschichtet angeordnet, und ein Material der vierten bis sechsten Verdrahtungsschicht ist derart im zweiten Isolierfilm verteilt, dass die vierte bis sechste Verdrahtungsschicht elektrisch miteinander verbunden sind. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, ist mit einer siebten Verdrahtungsschicht verbunden, eine der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, ist mit einer achten Verdrahtungsschicht verbunden, und eine der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, ist mit einer neunten Verdrahtungsschicht verbunden. Die siebte bis neunte Verdrahtungsschicht sind in dieser Reihenfolge durch einen dritten Isolierfilm geschichtet angeordnet, und ein Material der siebten bis neunten Verdrahtungs schicht ist derart im dritten Isolierfilm verteilt, dass die siebte bis neunte Verdrahtungsschicht elektrisch miteinander verbunden sind.
  • Bei der obigen Vorrichtung wird jedes Transistorelement, jedes Widerstandselement und jedes Kapazitätselement mit Hilfe der Kontaktstellen einzeln überprüft. Anschließend werden das Transistorelement, das Widerstandselement und das Kapazitätselement elektrisch miteinander verbunden. Da jedes Element einzeln überprüft wird, können die Lebensdauer und eine Abweichung der Eigenschaften jedes Elements verbessert werden. Auf diese Weise kann der Vorrichtung eine hohe Zuverlässigkeit verliehen werden.
  • Gemäß einer vierten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, mit: einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses ist; n Transistorelementen, die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement, welches dem ersten Anschluss am nächsten gelegen ist, als Transistorelement einer ersten Stufe definiert ist, und ein weiteres Transistorelement, welches dem zweiten Anschluss am nächsten gelegen ist, als Transistorelement einer n-ten Stufe definiert ist; n Widerstandselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Widerstandselement, welches dem ersten Anschluss am nächsten gelegen ist, als Widerstandselement der ersten Stufe definiert ist, und ein weiteres Widerstandselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Widerstandselement der n-ten Stufe definiert ist; und n Kapazitätselementen, die der Reihe nach zwischen dem ersten Anschluss und dem zweiten Anschluss in Reihe geschaltet sind, wobei ein Kapazitätselement, welches dem ersten Anschluss am nächsten gelegen ist, als Kapazitätselement der ersten Stufe definiert ist, und ein weiteres Kapazitätselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Kapazitätselement der n-ten Stufe definiert ist. Jedes Transistorelement weist eine Source, ein Gate und einen Drain auf. Das Gate jedes Transistorelements weist eine Gatekontaktstelle auf. Jedes Transistorelement weist ein Paar von Transistor kontaktstellen auf, die auf beiden Seiten des Transistorelements angeordnet sind. Die Gatekontaktstelle des Transistorelements der ersten Stufe bildet einen Eingangsanschluss. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, bildet einen Ausgangsanschluss. Jedes Widerstandselement weist ein Paar von Widerstandskontaktstellen auf, die auf beiden Seiten des Widerstandselements angeordnet sind. Jedes Kapazitätselement weist ein Paar von Kapazitätskontaktstellen auf, die auf beiden Seiten des Kapazitätselements angeordnet sind. Die Gatekontaktstelle jedes Transistorelements, das sich von dem Transistorelement der ersten Stufe unterscheidet, eine entsprechende der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen und eine entsprechende der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen sind elektrisch verbindbar. Eine der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, sind elektrisch verbindbar. Eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, sind elektrisch verbindbar.
  • Bei der obigen Vorrichtung wird jedes Transistorelement, jedes Widerstandselement und jedes Kapazitätselement mit Hilfe der Kontaktstellen einzeln überprüft. Da jedes Element einzeln überprüft wird, können die Lebensdauer und eine Abweichung der Eigenschaften jedes Elements verbessert werden. Auf diese Weise kann der Vorrichtung eine hohe Zuverlässigkeit verliehen werden.
  • Gemäß einer fünften Ausgestaltung der vorliegenden Erfindung wird ein Verfahren zur Fertigung einer Halbleitervorrichtung bereitgestellt, mit den Schritten: der Reihe nach in Reihe schalten von n Transistorelementen zwischen einem ersten Anschluss und einem zweiten Anschluss, wobei der erste Anschluss ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses ist, n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, die n Transistorelemente isoliert und getrennt voneinander angeordnet werden, ein Transistorelement, welches dem ersten Anschluss am nächsten gelegen ist, als Transistorelement einer ersten Stufe definiert ist, und ein weiteres Transistorelement, welches dem zweiten Anschluss am nächsten gelegen ist, als Transistorelement einer n-ten Stufe definiert ist, jedes Transistorelement eine Source, ein Gate und einen Drain aufweist, das Gate jedes Transistorelements eine Gatekontaktstelle aufweist, jedes Transistorelement ein Paar von Transistorkontaktstellen aufweist, die auf beiden Seiten des Transistorelements angeordnet werden, die Gatekontaktstelle des Transistorelements der ersten Stufe einen Eingangsanschluss bildet und eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einen Ausgangsanschluss bildet; der Reihe nach in Reihe schalten von n Widerstandselementen zwischen dem ersten Anschluss und dem zweiten Anschluss, wobei ein Widerstandselement, welches dem ersten Anschluss am nächsten gelegen ist, als Widerstandselement der ersten Stufe definiert ist, und ein weiteres Widerstandselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Widerstandselement der n-ten Stufe definiert ist, und jedes Widerstandselement ein Paar von Widerstandskontaktstellen aufweist, die auf beiden Seiten des Widerstandselements angeordnet werden; der Reihe nach in Reihe schalten von n Kapazitätselementen zwischen dem ersten Anschluss und dem zweiten Anschluss, wobei ein Kapazitätselement, welches dem ersten Anschluss am nächsten gelegen ist, als Kapazitätselement der ersten Stufe definiert ist, und ein weiteres Kapazitätselement, welches dem zweiten Anschluss am nächsten gelegen ist, als Kapazitätselement der n-ten Stufe definiert ist, und jedes Kapazitätselement ein Paar von Kapazitätskontaktstellen aufweist, die auf beiden Seiten des Kapazitätselements angeordnet werden; Überprüfen jedes Transistorelements unter Verwendung entsprechender Gate- und Transistorkontaktstellen; Überprüfen jedes Widerstandselements unter Verwendung entsprechender Widerstandskontaktstellen; Überprüfen jedes Kapazitätselements unter Verwendung entsprechender Kapazitätskontaktstellen; elektrisches Verbinden der Gatekontaktstelle von jedem Transistorelement, das sich vom Transistorelement der ersten Stufe unterscheidet, einer entsprechenden der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen und einer entsprechenden der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen; elektrisches Verbinden von einer der Tran sistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, einer der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und einer der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist; und elektrisches Verbinden von einer der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einer der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und einer der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist.
  • Bei der obigen Vorrichtung wird jedes Transistorelement, jedes Widerstandselement und jedes Kapazitätselement mit Hilfe der Kontaktstellen einzeln überprüft. Anschließend werden das Transistorelement, das Widerstandselement und das Kapazitätselement elektrisch miteinander verbunden. Da jedes Element einzeln überprüft wird, können die Lebensdauer und eine Abweichung der Eigenschaften jedes Elements verbessert werden. Auf diese Weise kann der Vorrichtung eine hohe Zuverlässigkeit verliehen werden.
  • Alternativ kann das Verfahren ferner die Schritte aufweisen: Anordnen jedes Transistorelements derart in einem entsprechenden Feldbereich, dass n-Feldbereiche zueinander galvanisch getrennt sind; und Stabilisieren eines elektrischen Potentials jedes Feldbereichs über das Gate eines entsprechenden Transistorelements. Das Überprüfen jedes Transistorelements umfasst ferner ein Erfassen eines Kriechstroms zwischen zwei Feldbereichen. Alternativ können die Gatekontaktstelle von jedem Transistorelement, das sich von dem Transistorelement der ersten Stufe unterscheidet, die entsprechende der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen und die entsprechende der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen über ein erstes leitfähiges Verbindungselement elektrisch miteinander verbunden werden. Die eine der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, können mit einem zweiten leitfähigen Verbindungselement elektrisch verbunden werden. Die eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, können mit einem dritten leitfähigen Verbindungselement elektrisch verbunden werden. Alternativ können die Gatekontaktstelle jedes Transistorelements, das sich vom Transistorelement der ersten Stufe unterscheidet, die entsprechende der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen und die entsprechende der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen über ein erstes Schaltelement elektrisch miteinander verbunden werden. Die eine der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, können mit einem zweiten Schaltelement elektrisch verbunden werden. Die eine der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, können mit einem dritten Schaltelement elektrisch verbunden werden. Bei dem Testen jedes Transistorelements, dem Testen jedes Widerstandselements und dem Testen jedes Kapazitätselements können das erste bis dritte Schaltelement sperren, und bei dem elektrischen Verbinden der Gatekontaktstelle von jedem Transistorelement, das sich vom Transistorelement der ersten Stufe unterscheidet, dem elektrischen Verbinden der einen der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und dem elektrischen Verbinden der einen der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, können das erste bis dritte Schaltelement durchschalten. Alternativ kann das Verfahren ferner die Schritte aufweisen: Verbinden der Gatekontaktstelle jedes Transistorelements, das sich vom Transistorelement der ersten Stufe unterscheidet, mit einer ersten Verdrahtungsschicht, Verbinden einer entsprechenden der Widerstandskontaktstellen zwischen zwei benachbarten Widerstandselementen mit einer zweiten Verdrahtungsschicht und Verbinden einer entsprechenden der Kapazitätskontaktstellen zwischen zwei benachbarten Kapazitätselementen mit einer dritten Verdrahtungsschicht; Aufschichten bzw. Stapeln der ersten bis dritten Verdrahtungsschicht in dieser Reihenfolge mit Hilfe eines ersten Isolierfilms; Verbinden von einer der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer vierten Verdrahtungsschicht, Verbinden von einer der Widerstandskontaktstellen des Widerstandselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer fünften Verdrahtungsschicht, und Verbinden von einer der Kapazitätskontaktstellen des Kapazitätselements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer sechsten Verdrahtungsschicht; Aufschichten bzw. schichtweises Anordnen der vierten bis sechsten Verdrahtungsschicht in dieser Reihenfolge mit Hilfe eines zweiten Isolierfilms; Verbinden von einer der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer siebten Verdrahtungsschicht, Verbinden von einer der Widerstandskontaktstellen des Widerstandselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer achten Verdrahtungsschicht, und Verbinden von einer der Kapazitätskontaktstellen des Kapazitätselements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer neunten Verdrahtungsschicht; und Aufschichten der siebten bis neunten Verdrahtungsschicht in dieser Reihenfolge mit Hilfe eines dritten Isolierfilms. Das elektrische Verbinden der Gatekontaktstelle jedes Transistorelements, das sich von dem Transistorelement der ersten Stufe unterscheidet, beinhaltet ein Diffundieren bzw. Verteilen von Material der ersten bis dritten Verdrahtungsschicht derart in dem ersten Isolierfilm, dass die erste bis dritte Verdrahtungsschicht elektrisch miteinander verbunden werden. Das elektrische Verbinden von einer der Transistorkontaktstellen des Transistorelements der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, beinhaltet ein Diffundieren von Material der vierten bis sechsten Verdrahtungsschicht derart im zweiten Isolierfilm, dass die vierte bis sechste Verdrahtungsschicht elektrisch miteinander verbunden werden. Das elektrische Verbinden von einer der Transistorkontaktstellen des Transistorelements der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, beinhaltet ein Diffundieren von Material der siebten bis neunten Verdrahtungsschicht derart im dritten Isolierfilm, dass die siebte bis neunte Verdrahtungsschicht elektrisch miteinander verbunden werden.
  • Gemäß einer sechsten Ausgestaltung der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, mit: einer Mehrzahl von Transistoren, die isoliert und getrennt voneinander angeordnet und zwischen einem Massepotential und einem Konstantspannungsanschluss in Reihe geschaltet sind; einer Mehrzahl von Paaren bestehend aus einem Spannungsteilerwiderstand und einer Diode, wobei der Spannungsteilerwiderstand und die Diode in jedem Paar zwischen zwei Gates entsprechend benachbarter Transistoren in Reihe geschaltet sind; einer Mehrzahl von Kondensatoren, von denen jeder zu einem entsprechenden Paar bestehend aus dem Spannungsteilerwiderstand und der Diode zwischen zwei Gates entsprechend benachbarter Transistoren parallel geschaltet ist; und einer Mehrzahl von Testkontaktstellen, von denen jede mit einem Gate eines entsprechenden Transistors verbunden ist. Jede Diode ist derart in Reihe mit einem entsprechenden Spannungsteilerwiderstand geschaltet, dass ein Strom über den Spannungsteilerwiderstand fließt, wenn ein entsprechender Transistor durchschaltet. Zwischen zwei benachbarten Testkontaktstellen wird ein Strompfad über ein entsprechendes Paar bestehend aus dem Spannungsteilerwiderstand und der Diode gebildet, wenn eine vorbestimmte Spannung zwischen den zwei benachbarten Testkontaktstellen angelegt wird, um die Diode in Durchlassrichtung vorzuspannen. Zwischen zwei benachbarten Testkontaktstellen wird ein Strompfad über einen entsprechenden Kondensator gebildet, wenn eine vorbestimmte Spannung zwischen den zwei benachbarten Testkontaktstellen angelegt wird, um die Diode in Sperrrichtung vorzuspannen.
  • Bei der obigen Vorrichtung fließt dann, wenn der Widerstand des Spannungsteilerwiderstands erfasst wird, kein Strom über den Kondensator. Ferner fließt dann, wenn der Kriechstrom des Kondensators erfasst wird, kein Strom über den Spannungsteilerwiderstand. Folglich kann die Vorrichtung den Widerstand des Spannungsteilerwiderstands und den Kriechstrom des Kondensators mit hoher Genauigkeit erfassen.
  • Gemäß einer siebten Ausgestaltung der vorliegenden Erfindung weist ein Verfahren zur Fertigung einer Halbleitervorrichtung die folgenden Schritte auf: in Reihe schalten einer Mehrzahl von Transistoren zwischen einem Massepotential und einem Konstantspannungsanschluss, wobei die Transistoren isoliert und getrennt voneinander angeordnet werden; in Reihe schalten eines Paars bestehend aus einem Spannungsteilerwiderstand und einer Diode zwischen zwei Gates entsprechend benachbarter Transistoren, wobei jede Diode derart in Reihe mit einem entsprechenden Spannungsteilerwiderstand geschaltet ist, dass ein Strom über den Spannungsteilerwiderstand fließt, wenn ein entsprechender Transistor durchschaltet; Parallelschatten eines Kondensators zu einem entsprechenden Paar bestehend aus dem Spannungsteilerwiderstand und der Diode zwischen zwei Gates entsprechend benachbarter Transistoren; Verbinden einer Testkontaktstelle mit einem Gate eines entsprechenden Transistors; Erfassen eines Widerstands von einem der Spannungsteilerwiderstände, wobei das Erfassen ein Anlegen einer vorbestimmten Spannung zwischen entsprechenden zwei benachbarten Testkontaktstellen umfasst, um eine entsprechende Diode derart in Durchlassrichtung vorzuspannen, dass ein Strompfad zwischen den entsprechenden zwei benachbarten Testkontaktstellen über den einen der Spannungsteilerwiderstände und die entsprechende Diode gebildet wird; und Erfassen eines Stromisolationswiderstands von einem der Kondensatoren, wobei das Erfassen ein Anlegen einer vorbestimmten Spannung zwischen entsprechenden zwei benachbarten Testkontaktstellen umfasst, um eine entsprechende Diode derart in Sperrrichtung vorzuspannen, dass ein Strompfad zwischen den entsprechenden zwei benachbarten Testkontaktstellen über den einen der Kondensatoren gebildet wird.
  • Bei der obigen Vorrichtung fließt dann, wenn der Widerstand des Spannungsteilerwiderstands erfasst wird, kein Strom über den Kondensator. Ferner fließt dann, wenn der Kriechstrom des Kondensators erfasst wird, kein Strom über den Spannungsteilerwiderstand. Folglich kann die Vorrichtung den Widerstand des Spannungsteilerwiderstands und den Kriechstrom des Kondensators mit hoher Genauigkeit erfassen.
  • Die obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, näher ersichtlich sein. In der Zeichnung zeigt/zeigen:
  • 1 den allgemeinen Aufbau einer Halbleitervorrichtung gemäß einer ersten Ausführungsform;
  • 2 ein Ersatzschaltbild vor einem Testen der Halbleitervorrichtung;
  • 3 das Ersatzschaltbild nach einem Testen der Halbleitervorrichtung;
  • 4 den allgemeinen Aufbau einer Halbleitervorrichtung gemäß einer ersten Modifikation der ersten Ausführungsform;
  • 5 den allgemeinen Aufbau einer Halbleitervorrichtung gemäß einer zweiten Modifikation der ersten Ausführungsform;
  • 6 den allgemeinen Aufbau einer Halbleitervorrichtung gemäß einer dritten Modifikation der ersten Ausführungsform;
  • 7 eine vergrößerte Teilansicht der 6;
  • 8 den allgemeinen Aufbau einer Halbleitervorrichtung gemäß einer vierten Modifikation der ersten Ausführungsform;
  • 9 den allgemeinen Aufbau einer Halbleitervorrichtung gemäß einer fünften Modifikation der ersten Ausführungsform;
  • 10 ein Ersatzschaltbild einer herkömmlichen Halbleitervorrichtung;
  • 11 ein Ersatzschaltbild einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform;
  • 12 das Layout des durch die gestrichelte Linie gekennzeichneten Abschnitts der in der 1 gezeigten Halbleitervorrichtung;
  • 13A eine Querschnittsansicht entlang der Linie XIIIA-XIIIA in der 12, und 13B eine Querschnittsansicht entlang der Linie XIIIB-XIIIB in der 12;
  • 14 ein Ersatzschaltbild einer Halbleitervorrichtung gemäß einer dritten Ausführungsform;
  • 15A und 15B eine Halbleitervorrichtung gemäß einer vierten Ausführungsform, wobei 15A eine Draufsicht und 15B eine Querschnittsansicht entlang der Linie XVC-XVC in der 15A zeigt; und
  • 16 ein Beispiel für die Anzahl von Dioden und LDMOS-Transistoren trennenden Gräben gemäß einer weiteren Ausführungsform.
  • (Erste Ausführungsform)
  • Nachstehend wird eine erste Ausführungsform der vorliegenden Erfindung unter Bezugnahme auf die Zeichnung beschrieben. 1 zeigt eine Draufsicht des allgemeinen Aufbaus einer Halbleitervorrichtung der ersten Ausführungsform. 2 zeigt eine schematische Darstellung eines Ersatzschaltbilds vor einem Testen der Halbleitervorrichtung. 3 zeigt eine schematische Darstellung des Ersatzschaltbilds nach einem Testen der Halbleitervorrichtung.
  • Die vorliegende Erfindung wird nachstehend anhand eines Beispiels beschrieben, bei welchem die Halbleitervorrichtung auf eine Pegeländerungsschaltung angewandt wird, welche den Pegel eines Eingangssignals zwischen einem GND- bzw. GND-Potential und einem hohen Potential ändert. Die betreffende Halbleitervorrichtung 100 ist derart aufgebaut, dass n Transistorelemente, die auf einer Halbleiterschicht eines eine SOI-Struktur aufweisenden Halbleitersubstrats (nachstehend als SOI-Halbleitersubstrat bezeichnet) mit einem eingebetteten Oxidfilm gebildet und durch n (n ≥ 2)-Trenngräben, die bis zum eingebetteten Oxidfilm reichen, isoliert und getrennt voneinander angeordnet sind, zwischen ein erstes vorbestimmtes Potential und ein zweites vorbestimmtes Potential, das sich vom ersten vorbestimmten Potential unterscheidet, in Reihe geschaltet sind, wobei das Transistorelement nahe dem ersten vorbestimmten Potential als Transistorelement der ersten Stufe und das Transistorelement nahe dem zweiten vorbestimmten Potential als Transistorelement der n-ten Stufe dient, der Gateanschluss des Transistorelements der ersten Stufe als Eingangsanschluss dient, n-Widerstandselemente und n-Kapazitätselemente zwischen das erste vorbestimmte Potential und das zweite vorbestimmte Potential in Reihe geschaltet sind, das Widerstandselement und das Kapazitätselement nahe dem ersten vorbestimmten Potential als Widerstandselement der ersten Stufe bzw. als Kapazitätselement der ersten Stufe und das Widerstandselement und das Kapazitätselement nahe dem zweiten vorbestimmten Potential als Widerstandselement der n-ten bzw. Kapazitätselement der n-ten Stufe dienen, die Gateanschlüsse der Transistorelemente jeder Stufe mit Ausnahme des Transistorelements der ersten Stufe der Reihe nach zwischen die in Reihe geschalteten Widerstandselementen und die in Reihe geschalteten Kapazitätselementen jeder Stufe geschaltet sind und ein Ausgang vom Anschluss des Transistorelements der n-ten Stufe nahe dem zweiten vorbestimmten Potential abgenommen wird.
  • Bei der vorliegenden Ausführungsform werden, wie in 1 und 2 gezeigt, N-Kanal-LDMOS (lateral double-diffused MOS-Transistoren) für die n (n ≥ 2) Transistorelemente N1 bis Nn (bei der vorliegenden Erfindung N1 bis N12) verwendet. Die Transistorelemente N1 bis N12 sind auf einer Halbleiterschicht (nicht gezeigt) auf einem eingebetteten Oxidfilm (nicht gezeigt) gebildet und werden durch Elementtrenngräben (nachstehend als Trenngräben bezeichnet), die bis zum eingebetteten Oxidfilm reichen, umgeben, so dass sie isoliert und getrennt von ihrer Umgebung angeordnet sind. Die Transistorelemente N1 bis N12 sind in einer Mehrzahl von Stufen in Reihe geschaltet: Ferner sind Zenerdioden D1 bis Dn (bei der vorliegenden Ausführungsform D1 bis D12) zwischen die Gates und die Sources der n Transistorelemente N1 bis Nn geschaltet.
  • Ferner sind, wie in 1 und 2 usw. gezeigt, Transistoranwendungskontaktstellen (nachstehend ebenso als Kontaktstellen bzw. Transistorkontaktstellen P1 bis P25 bezeichnet), von denen wenigstens Teile zur elektrischen Verbindung mit weiteren Elementen nach außen hin freigelegt ist, mit den Anschlüssen (Drains, Gates, Sources) der Transistorelemente N1 bis N12 verbunden. Insbesondere sind die Transistorkontaktstellen mit den Gates der Transistorelemente N1 bis N12, der Source des Transistors N1 der ersten Stufe, dem Drain des Transistors Nn (N12) der n- ten Stufe und zwischen den Transistorelementen des zweiten Transistors N2 und des Transistors Nn (N12) der n-ten Stufe verbunden. So ist beispielsweise bei dem Transistor N2 die Kontaktstelle P1 mit dem Gate des Transistors N2, die Kontaktstelle P2 mit der Source des Transistors N2 und die Kontaktstelle P3 mit dem Drain des Transistors N2 verbunden. Die Kontaktstelle P3 ist ebenso mit der Source des Transistors N3 verbunden.
  • Eine Eingangskontaktstelle P100 ist mit dem Gate des Transistors N1 der ersten Stufe und eine Ausgangskontaktstelle P200 ist mit dem Drain des Transistors Nn (N12) der n-ten Stufe verbunden. Ferner ist ein Anschluss eines Eingangswiderstands Rin mit der Source des Transistors N2 der zweiten Stufe und der andere Anschluss des Eingangswiderstands Rin mit dem Drain des Transistors N1 der ersten Stufe verbunden.
  • Ferner sind Feldtrenngräben Tn (bei der vorliegenden Ausführungsform T1 bis T12), die bis zum eingebetteten Oxidfilm reichen, mehrfach in der Halbleiterschicht (nicht gezeigt) der Halbleitervorrichtung 100 gebildet und sind die n Transistorelemente N1 bis Nn der Reihe nach eines nach dem anderen in durch die Feldtrenngräben T1 bis T12 umgebenen Feldbereichen F1 bis Fn (bei der vorliegenden Ausführungsform F1 bis F12) angeordnet. Die Gates der Transistorelemente N1 bis N12 bestimmen das Feldpotential der Feldbereiche F1 bis F12.
  • Ferner ist bei der vorliegenden Ausführungsform ein Feldtrenngraben T13 (Tn + 1), der bis zum eingebetteten Oxidfilm reicht, ebenso in dem vom Feldtrenngraben T12 umgebenen Bereich gebildet. In einem vom Feldtrenngraben T13 umgebenen Feldbereich F13 (Fn + 1) ist eine Referenzschaltung für ein hohes Potential gebildet. In dem vom Feldtrenngraben T1 umgebenen Feldbereich F1 ist ferner eine GND-Referenzschaltung gebildet.
  • Ferner sind in der Halbleitervorrichtung 100, wie in 1 und 2 usw. gezeigt, n Widerstandselemente R1 bis Rn (bei der vorliegenden Ausführungsform R1 bis R12) und n Kapazitätselemente C1 bis Cn (bei der vorliegenden Ausführungsform C1 bis C12) in einer Mehrzahl von Stufen in Reihe geschaltet. Ferner sind Widerstandsanwendungskontaktstellen (nachstehend ebenso als Kontaktstellen bzw. Wi derstandskontaktstellen P26 bis P38 bezeichnet), von denen wenigstens Teile zur elektrischen Verbindung mit weiteren Elementen nach außen hin freigelegt sind, zwischen den Widerstandselementen R1 bis R12 jeder Stufe und mit beiden Enden der in Reihe geschalteten n Widerstandselemente R1 bis R12 (den Anschlüssen der Widerstandselemente R1 bis R12) verbunden. Ferner sind Kondensatoranwendungskontaktstellen (nachstehend ebenso als Kontaktstellen bzw. Kondensatorkontaktstellen P39 bis P51 bezeichnet), von denen wenigstens Teile zur elektrischen Verbindung mit weiteren Elementen nach außer hin freigelegt sind, zwischen den Kapazitätselementen C1 bis C12 jeder Stufe und mit beiden Enden der in Reihe geschalteten n Kapazitätselemente C1 bis C12 (den Anschlüssen der Kapazitätselemente C1 bis C12) verbunden. Die Kontaktstelle 39 ist ebenso mit einer Sourcekontaktstelle P300 und die Kontaktstelle 51 ebenso mit einer Drainkontaktstelle P400 verbunden.
  • Folglich sind bei der Halbleitervorrichtung 100 die Gates der Transistorelemente N2 bis N12 jeder Stufe mit Ausnahme des Transistorelements N1 der ersten Stufe, die Widerstandselemente R1 bis R12 jeder Stufe und die Kapazitätselemente C1 bis C12 jeder Stufe elektrisch verbindbar. Ferner sind bei der Halbleitervorrichtung 100 beide Enden der zwölf in Reihe geschalteten Transistorelemente N1 bis N12, beide Enden der zwölf in Reihe geschalteten Widerstandselemente R1 bis R12 und beide Enden der zwölf in Reihe geschalteten Kapazitätselemente C1 bis C12 elektrisch verbindbar.
  • Nachstehend wird das Testen der Halbleitervorrichtung 100 beschrieben. Bei der vorstehend beschriebenen Halbleitervorrichtung 100 können der Kapazitätsstehspannungskriechstrom der Kapazitätselemente C1 bis C12, die Widerstandsbeträge der Widerstandselemente R1 bis R12, der Drain-Source-Stehspannungskriechstrom der Transistorelemente N1 bis N12 und der Kriechstrom zwischen den Gräben T1 bis T12 (Feldbereiche F1 bis F12) jeder Stufe überprüft werden.
  • Beim Überprüfen des Kapazitätsstehspannungskriechstroms der Kapazitätselemente C1 bis C12 wird eine Spannung zwischen der Sourcekontaktstelle P300 und der Drainkontaktstelle P400, die mit den beiden Enden der in Reihe geschalteten Kapazitätselemente C1 bis C12 verbunden sind, angelegt und gemessen.
  • Beim Überprüfen der Widerstandsbeträge der Widerstandselemente R1 bis R12 wird eine Spannung zwischen den Anschlüssen der Widerstandselemente R1 bis R12 angelegt und gemessen. Bei dem Widerstandselement R2 wird beispielsweise eine Spannung zwischen der Kontaktstelle P27 und der Kontaktstelle P28 angelegt und gemessen.
  • Beim Überprüfen des Drain-Source-Stehspannungskriechstroms der Transistorelemente N1 bis N12 werden die Gateanschlüsse der Transistorelemente N1 bis N12 auf 0 V gelegt und eine Prüfspannung zwischen den Drains und den Sources angelegt und gemessen. Bei dem Transistorelement N2 wird beispielsweise die Kontaktstelle P14 auf 0 V gelegt und eine Prüfspannung zwischen den Kontaktstellen P2 und P3 angelegt und gemessen.
  • Beim Messen des Kriechstroms zwischen den Gräben T1 bis T12 (Feldbereiche F1 bis F12) jeder Stufe bestimmen die Gateanschlüsse der Transistorelemente N1 bis N12 die Feldpotentiale der Feldbereiche F1 bis F12 jeder Stufe, was dazu genutzt wird, eine Spannung zwischen den Feldbereichen F1 bis F12 (z. B. zwischen den Kontaktstellen P14 und P15) jeder Stufe anzulegen und zu messen.
  • Nach einem Testen jedes Transistorelements N1–N12 wird ein Cr-Si-Dünnschichtwiderstand RR1, der zwischen der Transistorkontaktstelle P1 und dem Transistorelement N1 der ersten Stufe oder der Zenerdiode D1 angeordnet ist, derart mit einem Laserstrahl bestrahlt, dass der Widerstand RR1 abgetrennt wird. Auf die gleiche Weise werden die weiteren Cr-Si-Dünnschichtwiderstände RR2–RR12, die zwischen den Transistorkontaktstellen P2–P12 und den Transistorelementen N2–N12 der zweiten bis zwölften Stufe oder den Zenerdioden D2–D12 angeordnet sind, mit derart mit einem Laserstrahl bestrahlt, dass die Widerstände RR2–RR12 abgetrennt werden. Folglich werden die Transistorkontaktstellen P1–P12 von den Transistorelementen N1–N12 getrennt, um auf diese Weise zu verhindern, dass parasitäre Kapazitäten zwischen den Transistorkontaktstellen P1–P12 und den Transistorelementen N1–N12 der ersten bis zwölften Stufe oder den Zenerdioden D1–D12 gebildet werden. Auf diese Weise werden die Schalteigenschaften der Vorrichtung nicht durch eine parasitäre Kapazität verschlechtert.
  • Ferner werden bei der Halbleitervorrichtung 100 dann, wenn die Elemente überprüft worden sind, wie in 3 gezeigt, die Kontaktstellen P3 bis P51 durch Drähte (leitfähige Verbindungselemente) 10 verbunden. Insbesondere werden bei der Halbleitervorrichtung 100 die Transistorkontaktstellen (die Kontaktstellen P14 bis P24), die mit den Gates der Transistorelemente N2 bis N12 jeder Stufe mit Ausnahme des Transistorelements N1 der ersten Stufe verbunden sind, die Widerstandskontaktstellen (die Kontaktstellen P27 bis P37), die zwischen den Widerstandselementen R1 bis R12 jeder Stufe verbunden sind, und die Kondensatorkontaktstellen (die Kontaktstellen P40 bis P50), die zwischen den Kapazitätselementen C1 bis C12 jeder Stufe verbunden sind, durch die Drähte 10 elektrisch miteinander verbunden, und die Transistorkontaktstellen (die Kontaktstellen P13 und P25), die mit den beiden Enden der in Reihe geschalteten Transistorelemente N1 bis N12 verbunden sind, die Widerstandskontaktstellen (die Kontaktstellen P26 und P38), die mit den beiden Enden der in Reihe geschalteten Widerstandselemente R1 bis R12 verbunden sind, und die Kondensatorkontaktstellen (die Kontaktstellen P39 und P51), die mit den beiden Enden der in Reihe geschalteten Kapazitätselemente C1 bis C12 verbunden sind, durch die Drähte 10 elektrisch miteinander verbunden.
  • D. h., die Gates der Transistorelemente N2 bis N12 jeder Stufe mit Ausnahme des Transistorelements N1 der ersten Stufe werden der Reihe nach durch die Drähte 10 zwischen den in Reihe geschalteten Widerstandselementen R1 bis R12 und den in Reihe geschalteten Kapazitätselementen C1 bis C12 jeder Stufe verbunden. Ferner wird die Source des Transistorelements N1 der ersten Stufe durch den Draht 10 zwischen dem Widerstandselement R1 der ersten Stufe und dem Kapazitätselement C1 der ersten Stufe verbunden und wird der Drain des Transistorelements N12 der n-ten Stufe durch den Draht 10 zwischen dem Widerstandselement R12 der n-ten Stufe und dem Kapazitätselement C12 der n-ten Stufe verbunden.
  • D. h., die Kontaktstellen P1 bis P51 werden als Testkontaktstellen verwendet, wenn die Halbleitervorrichtung 100 überprüft wird, und als wirkliche Kontaktstellen verwendet, wenn die Halbleitervorrichtung 100 tatsächlich verwendet wird (Verbindungskontaktstellen, welche die Transistorelemente N1 bis N12, die Widerstandselemente R1 bis R12 und die Kapazitätselemente C1 bis C12 elektrisch verbinden).
  • Die Drähte 10 können ferner dazu ausgelegt sein, über Leitungen bzw. Zuführungen elektrisch zu verbinden. Wenn die Drähte 10 derart ausgelegt sind, können sie selbst dann auf einfache Art und Weise verbinden, wenn die Abstände zwischen den Kontaktstellen P1 bis P51 gering sind.
  • Bei der Halbleitervorrichtung 100 wird die Spannung zwischen dem GND-Potential und dem hohen Potential durch die n Transistorelemente N1 bis Nn geteilt und nutzen die Transistorelemente N1 bis Nn von der ersten bis zur n-ten Stufe ihre Spannungsbereiche gemeinsam. Folglich kann die für die Transistorelemente N1 bis N12 erforderliche DC-Stehspannung verglichen mit einem Fall, bei welchem die Spannung zwischen dem GND-Potential und dem hohen Potential von nur einem Transistorelement genutzt wird, verringert werden. Da nur einer der n Feldtrenngräben T1 bis T12 zwischen den benachbarten isolierten und getrennten Transistorelementen N1 bis N12 vorhanden ist, können eine Verdrahtung der n Transistorelemente N1 bis N12 leichter vorgenommen, die belegte Fläche verringert und die Halbleitervorrichtung 100 kompakt ausgebildet werden. Bei der Halbleitervorrichtung 100 weisen die n Transistorelemente N1 bis Nn vorzugsweise die gleiche Stehspannung auf. Folglich kann die Spannung (Stehspannung), die von den zwischen das GND-Potential und das hohe Potential geschalteten Transistorelementen N1 bis Nn gemeinsam genutzt wird, ausgeglichen und verringert werden.
  • Die Halbleitervorrichtung 100 der vorliegenden Ausführungsform kann auf eine Pegeländerungsschaltung angewandt werden, die ein vorbestimmtes Energieversorgungspotential als schwebendes Potential in einem Hochspannungs-IC zur Ansteuerung eines Inverters verwendet (z. B. in einem Hochspannungs-IC zur Ansteuerung eines Inverters eines Fahrzeugmotors oder zur Ansteuerung eines Inverters einer Fahrzeugklimaanlage). Die Halbleitervorrichtung 100 ist jedoch nicht auf solch eine Anwendung beschränkt und kann auf handelsübliche und industrielle Motorsteuerungen angewandt werden.
  • Nachstehend wird ein Verfahren zur Fertigung der Halbleitervorrichtung 100 beschrieben. Zunächst werden auf einer Halbleiterschicht aus einem SOI-Halbleitersubstrat mit einem eingebetteten Oxidfilm die n (n ≥ 2) Transistorelemente N1 bis Nn, die n Widerstandselemente R1 bis Rn, der Eingangswiderstand Rin, der Ausgangswiderstand Rout, die n Kapazitätselemente C1 bis Cn und die n zum eingebetteten Oxidfilm reichenden Feldtrenngräben T1 bis T12 gebildet. Anschließend werden die Transistorkontaktstellen (die Kontaktstellen P13 bis P25), die Widerstandskontaktstellen (die Kontaktstellen P26 bis P38), die Kondensatorkontaktstellen (P39 bis P51), die Eingangskontaktstelle P100, die Ausgangskontaktstelle P200, die Sourcekontaktstelle P300 und die Drainkontaktstelle P400 derart gebildet, dass wenigstens Teile dieser nach außen hin freigelegt sind. Auf diese Weise wird die in 1 gezeigte Halbleitervorrichtung 100 gebildet.
  • Anschließend werden die Elemente-(die Transistorelemente N1 bis N12, die Widerstandselemente R1 bis R12 und die Kapazitätselemente C1 bis C12)-Einheiten unter Verwendung der Transistorkontaktstellen (die Kontaktstellen P1 bis P25), der Widerstandskontaktstellen (die Kontaktstellen P26 bis P38) und der Kondensatorkontaktstellen (die Kontaktstellen P39 bis 51) überprüft (Überprüfungsschritt). Insbesondere werden der Kapazitätsstehspannungskriechstrom der Kapazitätselemente C1 bis C12, die Widerstandsbeträge der Widerstandselemente R1 bis R12, der Drain-Source-Stehspannungskriechstrom der Transistorelemente N1 bis N12 und der Kriechstrom zwischen den Gräben T1 bis T12 (die Feldbereiche F1 bis F12) jeder Stufe überprüft.
  • Wenn der Überprüfungsschritt beendet ist (und die Überprüfung der Halbleitervorrichtung 100 positiv ist), werden die Kontaktstellen P1 bis P51 mit Hilfe eines Drahtbondverfahrens unter Verwendung der Drähte 10 elektrisch miteinander verbunden (Verbindungsschritt).
  • Dadurch, dass die Transistorkontaktstellen (die Kontaktstellen P1 bis P25), die Widerstandskontaktstellen (die Kontaktstellen P26 bis P38) und die Kondensatorkontaktstellen (die Kontaktstellen P39 bis P51) angeordnet werden, können die Elemente-(die Transistorelemente N1 bis 12, die Widerstandselemente R1 bis R12 und die Kapazitätselemente C1 bis C12)-Einheiten unter Verwendung dieser Kontaktstellen überprüft werden.
  • Wenn die Elementeeinheiten auf diese Weise überprüft werden, können eine Verschlechterung der Lebensdauer der Elementeeinheiten und Eigenschaftsschwankungen verhindert und der bereitgestellten Halbleitervorrichtung 100 eine hohe Zuverlässigkeit verliehen werden.
  • (Modifikation 1)
  • 4 zeigt eine Draufsicht des allgemeinen Aufbaus einer Halbleitervorrichtung gemäß einer ersten Modifikation. Die Kontaktstellen P1 bis P51 können ebenso, wie in 4 gezeigt, unter Verwendung leitfähiger Kugeln 20 (die leitfähigen Bereichen entsprechen) verbunden werden, die als Verbindungselemente dienen. Auch wenn die Halbleitervorrichtung auf diese Weise aufgebaut wird, können die Elemente-(die Transistorelemente N1 bis N12, die Widerstandselemente R1 bis R12 und die Kapazitätselemente C1 bis C12)-Einheiten überprüft werden. Wenn die Elementeeinheiten auf diese Weise überprüft werden, können eine Verschlechterung der Lebensdauer der Elementeeinheiten und Eigenschaftsschwankungen verhindert und der bereitgestellten Halbleitervorrichtung 100 eine hohe Zuverlässigkeit verliehen werden.
  • Die Kontaktstellen können ferner, obgleich dies nicht in der Zeichnung gezeigt ist, durch leitfähige plattenförmige Körper, Aufdampfung mit Wolfram oder dergleichen verbunden werden.
  • (Modifikation 2)
  • 5 zeigt eine Draufsicht des allgemeinen Aufbaus einer Halbleitervorrichtung gemäß einer zweiten Modifikation. Die Kontaktstellen P1 bis P51 können ebenso, wie in 5 gezeigt, unter Verwendung von Schaltelementen 30 (wie beispielsweise selbstleitenden Transistoren) verbunden werden. In diesem Fall werden die Schalter 30 dann, wenn die Halbleitervorrichtung 100 überprüft werden soll, in einen nicht leitenden Zustand geschaltet, und dann, wenn die Halbleitervorrichtung 100 tatsächlich verwendet werden soll, in einen leitenden Zustand geschaltet. Auch wenn die Halbleitervorrichtung auf diese Weise aufgebaut wird, können die Elemente-(die Transistorelemente N1 bis N12, die Widerstandselemente R1 bis R12 und die Kapa zitätselemente C1 bis C12)-Einheiten überprüft werden. Wenn die Elementeeinheiten auf diese Weise überprüft werden, können eine Verschlechterung der Lebensdauer der Elementeeinheiten und Eigenschaftsschwankungen verhindert und der bereitgestellten Halbleitervorrichtung 100 eine hohe Zuverlässigkeit verliehen werden. Ferner kann der Verbindungsschritt bei der zweiten Modifikation auf einfache Weise ausgeführt werden, indem die Schaltelemente 30 einfach zwischen dem leitenden oder dem nicht leitenden Zustand hin- und hergeschaltet werden.
  • (Modifikation 3)
  • 6 zeigt eine Draufsicht des allgemeinen Aufbaus einer Halbleitervorrichtung gemäß einer dritten Modifikation. 7 zeigt eine vergrößerte Teilansicht der 6. Die dritte Modifikation unterscheidet sich dahingehend von der vorhergehenden Ausführungsform, dass die Elemente auf eine andere Art und Weise verbunden werden. Hierauf wird nachstehend näher eingegangen.
  • Die Halbleitervorrichtung 100 ist, wie in 6 gezeigt, auf einem SOI-Halbleiter-substrat (Trägersubstrat 1, Halbleiterschichten (N+-Schicht 3a, N–-Schicht 3b)) mit einem eingebetteten Oxidfilm 1 gebildet. Auf diesem SOI-Halbleitersubstrat sind n Transistorelemente N (N1 bis Nn), die durch n (n ≥ 2) (Elemente)-Trenngräben T, die bis zu einem eingebetteten Oxidfilm 1 reichen, isoliert und getrennt voneinander angeordnet sind, n Widerstandselemente R (R1 bis Rn), n Kapazitätselemente (C1 bis Cn), eine Referenzschaltung 200 für ein GND-Potential, eine Referenzschaltung 300 für ein hohes Potential und dergleichen gebildet. Ferner sind Drähte (erste Al-Schicht 6a, zweite Al-Schicht 6b) aus beispielsweise Al über einen SiO2 oder dergleichen aufweisenden Zwischenschichtisolierfilm 4 auf dem SOI-Halbleitersubstrat geschichtet angeordnet.
  • Ferner sind wenigstens Teile der Drähte, welche die Gates der Transistorelemente jeder Stufe mit Ausnahme des Transistorelements der ersten Stufe verbinden, der Drähte, welche die in Reihe geschalteten Widerstandselemente jeder Stufe verbinden, und der Drähte, welche die in Reihe geschalteten Kapazitätselemente jeder Stufe verbinden, über einen Isolierfilm geschichtet angeordnet und wenigstens Teile mit den Kontaktstellen P14 bis P24, P27 bis P37 und P40 bis P50 verbunden.
  • Ferner sind wenigstens Teile der Drähte, welche die beiden Enden der in Reihe geschalteten n Transistorelemente verbinden, der Drähte, welche die beide Enden der in Reihe geschalteten n Widerstandselemente verbinden, und der Drähte, welche die beide Enden der in Reihe geschalteten n Kapazitätselemente verbinden, über einen Isolierfilm geschichtet angeordnet und wenigstens Teile mit der Kontaktstelle P13, der Kontaktstelle P26, der Kontaktstelle P38, der Kontaktstelle P39 und der Kontaktstelle P51 verbunden.
  • Wenn die Elementeeinheiten unter Verwendung der Kontaktstellen P1 bis P51 überprüft worden sind (Überprüfungsschritt), werden die geschichteten Drähte (erste Al-Schicht 6a, zweite Al-Schicht 6b), wie in 7 gezeigt, mit einem Laserstrahl oder dergleichen bestrahlt, so dass das Material der Drähte (erste Al-Schicht 6a, zweite Al-Schicht 6b) in dem Zwischenschichtisolierfilm 4 verteilt wird, wodurch die wechselseitigen Drähte (erste Al-Schicht 6a, zweite Al-Schicht 6b) elektrisch miteinander verbunden werden (Verbindungsschritt).
  • Auch wenn die Halbleitervorrichtung auf diese Weise aufgebaut wird, werden die Gates der Transistorelemente jeder Stufe mit Ausnahme des Transistorelements der ersten Stufe der Reihe nach zwischen den in Reihe geschalteten Widerstandselementen und den in Reihe geschalteten Kapazitätselementen jeder Stufe verbunden. Ferner wird die Source des Transistorelements der ersten Stufe zwischen dem Widerstandselement der ersten Stufe und dem Kapazitätselement der ersten Stufe verbunden und der Drain des Transistorelements der n-ten Stufe zwischen dem Widerstandselement der n-ten Stufe und dem Kapazitätselement der n-ten Stufe verbunden.
  • Auch wenn die Halbleitervorrichtung auf diese Weise aufgebaut wird, können die Elemente-(die Transistorelemente N, die Widerstandselemente R und die Kapazitätselemente C)-Einheiten überprüft werden. Wenn die Elementeeinheiten auf diese Weise überprüft werden, können eine Verschlechterung der Lebensdauer der Ele menteeinheiten und Eigenschaftsschwankungen verhindert und der bereitgestellten Halbleitervorrichtung 100 eine hohe Zuverlässigkeit verliehen werden.
  • (Modifikation 4)
  • 8 zeigt eine Draufsicht des allgemeinen Aufbaus einer Halbleitervorrichtung gemäß einer vierten Modifikation. Bei der Halbleitervorrichtung 100a sind die zwischen den Kapazitätselementen verbundenen Kondensatorkontaktstellen (die Kontaktstellen P40 bis P50), wie in 8 gezeigt, auf der oberen Seite der Kapazitätselemente C1 bis C12 angeordnet. Wenn die Halbleitervorrichtung auf diese Weise aufgebaut wird, kann die Oberfläche der Halbleitervorrichtung 100a nur unter Verwendung der Kontaktstellen P40 bis P50 effektiv zur praktischen Anwendung bereitgestellt werden. D. h., es können die Bereiche der Halbleitervorrichtung 100a, die nicht genutzt werden bzw. wirkungslos sind, verringert werden.
  • Die vierte Modifikation ist anhand eines Beispiels beschrieben worden, bei welchem die Kontaktstellen auf der oberen Seite der Kapazitätselemente angeordnet sind. Es kann jedoch die gleiche Wirkung erzielt werden, wenn die Kontaktstellen auf der oberen Seite der anderen Transistor- und Widerstandselemente angeordnet werden.
  • (Modifikation 5)
  • 9 zeigt ein Ersatzschaltbild des allgemeinen Aufbaus einer Halbleitervorrichtung gemäß einer fünften Modifikation. Die Gates der Transistorelemente N1 bis N12 und der Kapazitätselemente C1 bis C12 können ebenso, wie in 9 gezeigt, durch Aluminiumdrähte verbunden werden. Wenn die Halbleitervorrichtung auf diese Weise aufgebaut wird, kann die Anzahl von Kontaktstellen verringert werden (die Kontaktstellen P13 bis P25 können ausgelassen werden).
  • Die vorliegende Ausführungsform ist vorstehend anhand eines Beispiels beschrieben worden, bei dem LDMOS-Transistoren für die Transistorelemente N1 bis Nn verwendet werden. Es können jedoch auch MOS-Transistorelemente, die sich von den LDMOS-Transistoren unterscheiden, verwendet werden. Ferner können IGBT-(Insulated-Gate Bipolar Transistor)-Transistorelemente, die sich von den MOS-Transistorelemen-ten unterscheiden, verwendet werden.
  • (Zweite Ausführungsform)
  • Eine Halbleitervorrichtung der vorliegenden Ausführungsform wird auf ein Pegeländerungselement zum Ausführen einer Signalübertragung zwischen einem Niederspannungsbereich von beispielsweise 15 V und einem Hochspannungsbereich von beispielsweise 600 V angewandt.
  • 11 zeigt ein Ersatzschaltbild der Halbleitervorrichtung. Gemäß diesem Ersatzschaltbild sind N-Kanal-LDMOS-Transistoren 510 in einer Mehrzahl von Stufen verschaltet. Ferner ist eine Testkontaktstelle 520 mit jedem Gate von jedem der LDMOS-Transistoren 510 verbunden.
  • Ein Eingangssignal wird von außerhalb an das Gate des LDMOS-Transistors der LDMOS-Transistoren 510 gegeben, dessen Source mit einer Masse verbunden ist. Ferner ist der Drain des LDMOS-Transistors 510 der höchsten Stufe der LDMOS-Transistoren 510 über einen Widerstand 530 mit einer Energieversorgung 540 verbunden. Eine an den Widerstand 530 gelegte Spannung wird als Ausgangssignal abgenommen.
  • Ferner sind ein Spannungsteilerwiderstand 550 und eine Diode 560 zwischen jedes Gate von jedem der LDMOS-Transistoren 510 in Reihe geschaltet. Ferner ist ein Glättungskondensator 570 zwischen jedes Gate von jedem der LDMOS-Transistoren 510 geschaltet. D. h., die Glättungskondensatoren 570 sind parallel zu den in Reihe geschalteten Spannungsteilerwiderständen 550 und Dioden 560 geschaltet.
  • Die Spannungsteilerwiderstände 550 teilen die konstante Spannung der Energieversorgung 540 gemäß einem Widerstandswert. Ferner dienen die Glättungskondensatoren 570 als Widerstände, wenn die Spannungsteilerwiderstände 550 der Spannungsschwankung der Energieversorgung 540 nicht mehr folgen können.
  • Die Dioden 560 sind zwischen jedem Gate von jedem der LDMOS-Transistoren 510 derart in Reihe zu den Spannungsteilerwiderständen 550 geschaltet, dass ihre Anoden zur Energieversorgung 540 und ihre Kathoden zur Masse ausgerichtet sind. D. h., die Dioden 560 sind derart mit den Spannungsteilerwiderständen 550 verbunden, dass der Strom dann, wenn die in 11 gezeigte Schaltung arbeitet, zu den Spannungsteilerwiderständen 550 fließt. Dies entspricht dem Schaltungsverbindungsmodus der Halbleitervorrichtung der vorliegenden Ausführungsform.
  • 12 zeigt das Layout des durch die gestrichelte Linie gekennzeichneten Abschnitts der in der 12 gezeigten Halbleitervorrichtung. 13A zeigt eine Querschnittsansicht entlang der Linie XIIIA-XIIIA in der 12. 13B eine Querschnittsansicht entlang der Linie XIIIB-XIIIB in der 12. Ein Widerstandsmaterial der Spannungsteilerwiderstände 550 ist, wie in 12 gezeigt, wellenförmig angeordnet.
  • Ein LOCOS-Film 581 ist, wie in 13A gezeigt, auf einem Halbleitersubstrat 580 gebildet. Als das Halbleitersubstrat 580 wird beispielsweise ein SOI-Substrat verwendet. Der Aufbau des Halbleitersubstrats 580 ist in der 13A nicht gezeigt.
  • Ferner ist eine polykristalline Siliciumschicht 582 auf dem LOCOS-Film 581 und eine Metallschicht 84 über einen Zwischenschichtfilm 583 auf der polykristallinen Siliciumschicht 582 gebildet. D. h., die Glättungskondensatoren 570 sind aus der polykristallinen Siliciumschicht 582, der Metallschicht 584 und dem zwischen der polykristallinen Siliciumschicht 582 und der Metallschicht 584 angeordneten Zwischenschichtfilm 583 aufgebaut. Ferner sind die Spannungsteilerwiderstände 550 über den Zwischenschichtfilm 583 auf der Metallschicht 584 angeordnet. Der Zwischenschichtfilm 583 bedeckt die Spannungsteilerwiderstände 550.
  • Die polykristalline Siliciumschicht 582 weist, wie in 12 gezeigt, einen Drahtverbindungsabschnitt 582a auf. Die Metallschicht 583 weist, wie in 12 gezeigt, einen Drahtverbindungsabschnitt 584a auf. Diese Drahtverbindungsabschnitte 582a und 584a sind derart mit einer mehrschichtigen Verdrahtung verbunden, dass der in der 11 gezeigte Schaltungsmodus gebildet wird.
  • Ferner sind, wie in 13B gezeigt, eine Mehrzahl von Gräben 585 in dem Halbleitersubstrat 580 gebildet und Bereiche durch die Gräben 585 isoliert und getrennt voneinander angeordnet. In Bereichen des Halbleitersubstrats 580, welche den Dioden 560 entsprechen, sind ein als Anode dienender P-leitende Bereich 562 und ein als Kathode dienender N+-Bereich 563 getrennt voneinander in einem Abschnitt der obersten Schicht einer N–-Schicht 561 angeordnet und ist die Oberfläche der N–-Schicht 561 derart durch einen LOCOS-Film 564 bedeckt, dass der P-leitende Bereich 562 und der N+-Bereich 563 freigelegt sind.
  • Demgegenüber sind in Bereichen des Halbleitersubstrats 580, welche den LDMOS-Transistoren 510 entsprechen, P-leitende Bereiche 512 getrennt voneinander in dem Abschnitt der obersten Schicht einer N–-Schicht 511 und ein N+-Bereich 513 in dem Abschnitt der obersten Schicht von jedem der P-leitenden Bereiche 512 angeordnet. Ferner ist ein N-leitender Bereich 514 zwischen jedem der P-leitenden Bereiche 512 gebildet. Der eine der N+-Bereiche 513 dient als Source und der andere der N+-Bereiche 513 als Drain. Eine auf einem LOCOS-Film 515 gebildete polykristalline Gateanwendungssiliciumschicht 516 dient als Gate.
  • 12 zeigt den Aufbau einer Zelle, von der eine Mehrzahl angeordnet werden, um die Halbleitervorrichtung aufzubauen. Ferner sind die LDMOS-Transistoren 510 der Zellen durch die Gräben 585 und eine nicht gezeigte Isolierschicht voneinander isoliert. Ferner sind die Zellen durch eine auf jeder Zelle gebildete mehrschichtige Verdrahtung (nicht gezeigt) elektrisch verbunden. D. h., in der 11 entspricht der durch die gestrichelte Linie gekennzeichnete Bereich der einen in der 12 gezeigten Zelle.
  • Nachstehend wird ein Verfahren zur Fertigung der Halbleitervorrichtung beschrieben. Zunächst wird das Halbleitersubstrat 580 in Form eines SOI-Substrats vorbereitet und werden die Gräben 585 im Halbleitersubstrat 580 gebildet, um die Siliciumschicht zu unterteilen. Anschließend werden die Dioden 560 und die LDMOS-Transistoren 510 mit Hilfe eines bekannten Halbleiterprozesses gebildet. Die Testkontaktstellen 520 werden gleichzeitig mit den Dioden 560 und den LDMOS-Transistoren 510 gebildet.
  • Anschließend werden die polykristalline Siliciumschicht 582, der Zwischenschichtfilm 583, die Metallschicht 584 und die Spannungsteilerwiderstände 550 auf dem LOCOS-Film 581 gebildet. In diesem Fall werden Drähte, die mit dem Drahtverbindungsabschnitt 582a der unteren polykristallinen Siliciumschicht 582 und mit dem Drahtverbindungsabschnitt 584a der Metallschicht 584 verbunden sind, über Durchgangslöcher oder dergleichen zum Abschnitt der oberen Schicht gezogen. Ferner wird eine mehrschichtige Verdrahtung derart auf dem Abschnitt der oberen Schicht des Halbleitersubstrats 580 gebildet, dass der in der 11 gezeigte Verbindungszustand erzielt wird.
  • Bezüglich der auf diese Weise gefertigten Halbleitervorrichtung wird ein Spannungsteilerwiderstandsüberprüfungsschritt zur Überprüfung des Widerstandswerts der Spannungsteilerwiderstände 550 und ein Glättungskondensatorüberprüfungsschritt zur Überprüfung des Kriechstroms der Glättungskondensatoren 570 ausgeführt. Insbesondere wird eine Spannung zwischen den mit den Gates der LDMOS-Transistoren 510 verbundenen Testkontaktstellen 520 angelegt und diese Spannung überwacht, um den Widerstandswert der Spannungsteilerwiderstände 550 zu messen oder den Kriechstrom der Glättungskondensatoren 570 zu überprüfen.
  • Zunächst wird eine Spannung an die Testkontaktstellen 520 gelegt, um die Dioden 560 in Durchlassrichtung vorzuspannen. Da der Strom nicht zu den Glättungskondensatoren 570 fließt, wird ein über die Spannungsteilerwiderstände 550 und die Dioden 560 führender Pfad zwischen den Testkontaktstellen 520 gebildet. Folglich wird der Widerstandswert der Spannungsteilerwiderstände 550 erfasst, um zu überprüfen, ob der Widerstandswert der Spannungsteilerwiderstände 550 einen vorgeschriebenen Wert aufweist oder nicht.
  • Anschließend wird eine Spannung an die Testkontaktstellen 520 gelegt, um die Dioden 560 in Sperrrichtung vorzuspannen. Da der Strom nicht zu den Spannungsteilerwiderständen 550 fließt, wird ein über die Glättungskondensatoren 570 führender Pfad zwischen den Testkontaktstellen 520 gebildet. Folglich wird ein Kriechstrom der Glättungskondensatoren 570 überprüft, indem überprüft wird, ob der zu den Glättungskondensatoren 570 fließende Kriechstrom einen vorgeschriebenen Wert aufweist oder nicht.
  • Es wird angemerkt, dass die Überprüfung dann, wenn der Kriechstrom in der Sperrrichtung der Dioden 560 größer als der Bezugswert (rating) des Kriechstroms der Glättungskondensatoren 570 ist, ebenso ausgeführt werden kann, indem der Kriechstrom der Dioden 560 bei geringer Temperatur verringert wird.
  • Die vorstehend beschriebene Überprüfung wird ferner bezüglich aller Stufen der in 11 gezeigten LDMOS-Transistoren 510 ausgeführt. Auf diese Weise wird überprüft, ob die Glättungskondensatoren 570 und die Spannungsteilerwiderstände 550 vorgeschriebene Werte aufweisen oder nicht. Die in der 11 gezeigte Halbleitervorrichtung ist auf diesen Überprüfungsschritt folgend fertig gestellt.
  • Nachstehend wird der Betrieb der in der 11 gezeigten Schaltung beschrieben. Zunächst wird gemäß obiger Beschreibung ein Eingangssignal von außerhalb an das Gate des LDMOS-Transistors 510 gegeben, dessen Source mit der Masse verbunden ist. Dieser LDMOS-Transistor 510 wird nachstehend als LDMOS-Transistor 510 der ersten Stufe bezeichnet. Die LDMOS-Transistoren 510, die in Richtung der Energieversorgung 540 verbunden sind, werden nachstehend als LDMOS-Transistor 510 der zweiten Stufe und LDMOS-Transistor 510 der dritten Stufe bezeichnet. Bei der vorliegenden Ausführungsform entspricht der LDMOS-Transistor 510 der dritten Stufe dem Transistor der höchsten Stufe, welcher der Energieversorgung 540 am nächsten gelegen ist.
  • Insbesondere fällt das Drainpotential des LDMOS-Transistors 510 der ersten Stufe dann, wenn ein Eingangssignal an das Gate des LDMOS-Transistors 510 der ersten Stufe gegeben wird, ab. Da das Sourcepotential des LDMOS-Transistors 510 der zweiten Stufe damit verbunden abfällt, steigt das Potential zwischen dem Gate und der Source des LDMOS-Transistors 510 der zweiten Stufe und schaltet der LDMOS-Transistor 510 der zweiten Stufe durch. Dadurch, dass der LDMOS-Transistor 510 der zweiten Stufe durchschaltet, wird der LDMOS-Transistor 510 der dritten Stufe durchgeschaltet. Auf diese Weise können alle LDMOS-Transistoren 510 im Wesentlichen gleichzeitig durchgeschaltet werden.
  • Sind alle LDMOS-Transistoren 510 auf diese Weise durchgeschaltet worden, wird ein Ausgangssignal über den Widerstand 530, der mit dem der Energieversorgung 540 am nächsten gelegenen LDMOS-Transistor 510 der dritten Stufe verbunden ist, abgenommen.
  • Bei der vorliegenden Ausführungsform sind die Testkontaktstellen 520 gemäß obiger Beschreibung mit den Gates der LDMOS-Transistoren 510 verbunden, so dass eine Kaskadenstruktur gebildet wird. Ferner sind die Dioden 560 und die Spannungsteilerwiderständen 550 derart in Reihe geschaltet, dass der Strom dann, wenn die LDMOS-Transistoren 510 durchgeschaltet werden, zu den Spannungsteilerwiderständen 550 fließt.
  • Folglich wird dann, wenn der Widerstandswert der Spannungsteilerwiderstände 550 überprüft werden soll, eine Spannung derart an die Testkontaktstellen 520 gelegt, dass die Dioden 560 in Durchlassrichtung vorgespannt sind, so dass sichergestellt werden kann, dass der Strom nicht zu den Glättungskondensatoren 570 fließt. Da ein über die Spannungsteilerwiderstände 550 und die Dioden 560 führender Pfad zwischen den Testkontaktstellen 520 gebildet werden kann, kann der Widerstandswert der Spannungsteilerwiderstände 550 überprüft werden.
  • Wenn der Kriechstrom der Glättungskondensatoren 570 überprüft werden soll, wird eine Spannung derart an die Testkontaktstellen 520 gelegt, dass die Dioden 560 in Sperrrichtung vorgespannt sind, so dass sichergestellt werden kann, dass der Strom nicht zu den Spannungsteilerwiderständen 550 fließt. Da ein über die Glättungskondensatoren 570 führender Pfad zwischen den Testkontaktstellen 520 gebildet werden kann, kann überprüft werden, ob ein Kriechstrom zu den Glättungskondensatoren 570 fließt oder nicht.
  • (Dritte Ausführungsform)
  • Bei der zweiten Ausführungsform werden N-Kanal-LDMOS-Transistoren 510 als LDMOS-Transistoren 510 verwendet. Bei der vorliegenden Ausführungsform werden jedoch P-Kanal-LDMOS-Transistoren verwendet.
  • 14 zeigt ein Ersatzschaltbild einer Halbleitervorrichtung gemäß einer dritten Ausführungsform. Gemäß dieser Darstellung werden P-Kanal-LDMOS-Transistoren 90 in einer Mehrzahl von Stufen verschaltet. In diesem Fall sind die Dioden 560 und die Spannungsteilerwiderständen 550, wie bei der ersten Ausführungsform, derart in Reihe geschaltet, dass der Strom zu den Spannungsteilerwiderständen 550 fließt, und ist eine Testkontaktstelle 520 auf jedem Gate jedes LDMOS-Transistors 590 angeordnet. Folglich werden die Spannungsteilerwiderstände 550 und die Glättungskondensatoren 570 auf die gleiche Weise wie bei der zweiten Ausführungsform überprüft.
  • (Vierte Ausführungsform)
  • Bei der zweiten und dritten Ausführungsform ist ein Glättungskondensator 570 zwischen jedem Gate der LDMOS-Transistoren 510 verbunden. Bei der vorliegenden Ausführungsform sind jedoch zusätzlich weitere Kondensatoren parallel zu den Glättungskondensatoren 570 geschaltet.
  • 15A und 15B zeigen eine Halbleitervorrichtung gemäß einer vierten Ausführungsform, wobei 15A eine Draufsicht und 15B eine Querschnittsansicht entlang der Linie XVC-XVC in der 15A zeigt. Ein elektrisch verbundener Drahtverbindungsabschnitt 586 ist, wie in 15A gezeigt, auf dem Halbleitersubstrat 580 angeordnet. Der Drahtverbindungsabschnitt 586 ist über eine mehrschichtige Verdrahtung mit dem Drahtverbindungsabschnitt 582a verbunden, welcher dem Verbindungsabschnitt der polykristallinen Siliciumschicht 582 entspricht. D. h., ein Kondensator 571 ist, wie in 15B gezeigt, aus der polykristallinen Siliciumschicht 582, dem LOCOS-Film 581 und dem Halbleitersubstrat 580 aufgebaut.
  • Gemäß obiger Beschreibung sind das Halbleitersubstrat 580 und die polykristalline Siliciumschicht 582 über eine Verdrahtung miteinander verbunden, so dass ein Glättungskondensator hinzugefügt werden kann, und kann ein Schaltungsmodus, bei welchem die Glättungskondensatoren 570 und die Kondensatoren 571 zwischen jedem der Gates parallel geschaltet sind, erzielt werden.
  • (Weitere Ausführungsformen)
  • Bei der zweiten bis vierten Ausführungsform sind die LDMOS-Transistoren 510 in drei Stufen aufgebaut. Die Anzahl der Stufen kann jedoch in Übereinstimmung mit dem für ein Pegeländerungselement benötigten Stromfestigkeitsvermögen festgelegt werden. Ferner können dann, wenn die Transistoren kaskadenförmig angeordnet sind, IGBTs (Insulated-Gate Bipolar Transitoren) anstelle der LDMOS-Transistoren 510 verwendet werden.
  • Die Anzahl von Gräben 585, die jedes benachbarte Paar von Dioden 560 und LDMOS-Transistoren 510 trennen, kann, wie in 16 gezeigt, auf einen Graben beschränkt.
  • Obgleich die vorliegende Erfindung in Verbindung mit ihren bevorzugten Ausführungsformen offenbart worden ist, sollte verstanden werden, dass sie nicht auf diese beschränkt ist, sondern auf verschiedene Weisen verwirklicht werden kann, ohne ihren Schutzumfang zu verlassen, so wie er in den beigefügten Ansprüchen dargelegt ist.
  • Vorstehend wurden eine Halbleitervorrichtung und ein Verfahren zu deren Fertigung offenbart.
  • Eine Halbleitervorrichtung weist auf: n Transistorelemente N1–N12; n Widerstandselemente R1–R12; und n Kapazitätselemente C1–C12, die jeweils zwischen dem ersten und dem zweiten Anschluss P300, P400 in Reihe geschaltet sind. Das Gate jedes Transistorelements weist eine Gatekontaktstelle P100, P14–P24 auf, und jedes Transistorelement weist Transistorkontaktstellen P1–P13, P25, P200 auf, die auf beiden Seiten angeordnet sind. Jedes Widerstandselement weist Widerstandskontaktstellen P26–P38 auf, die auf beiden Seiten angeordnet sind. Jedes Kapazitätselement weist Kapazitätskontaktstellen P39–P51 auf, die auf beiden Seiten angeordnet sind. Die Gatekontaktstelle, die sich von der des Transistorelements der ersten Stufe unterscheidet, eine entsprechende Widerstandskontaktstelle und eine entsprechende Kapazitätskontaktstelle sind elektrisch miteinander verbunden. Eine Transistorkontaktstelle, eine Widerstandskontaktstelle und eine Kapazitätskontaktstelle in der ersten Stufe sind elektrisch miteinander verbunden. Eine Transistorkon taktstelle, eine Widerstandskontaktstelle und eine Kapazitätskontaktstelle in der n-ten Stufe sind elektrisch miteinander verbunden.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2006-148058 A [0002, 0002, 0007, 0012]
    • - US 6392950 [0002]

Claims (24)

  1. Halbleitervorrichtung mit: – einem ersten Anschluss (P300) und einem zweiten Anschluss (P400), wobei der erste Anschluss (P300) ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses (P400) ist; – n Transistorelementen (N1–N12), die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement (N1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Transistorelement (N1) einer ersten Stufe definiert ist, und ein weiteres Transistorelement (N12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Transistorelement (N12) einer n-ten Stufe definiert ist; – n Widerstandselementen (R1–R12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Widerstandselement (R1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Widerstandselement (R1) der ersten Stufe definiert ist, und ein weiteres Widerstandselement (R12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Widerstandselement (R12) der n-ten Stufe definiert ist; und – n Kapazitätselementen (C1–C12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Kapazitätselement (C1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Kapazitätselement (C1) der ersten Stufe definiert ist, und ein weiteres Kapazitätselement (C12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Kapazitätselement (C12) der n-ten Stufe definiert ist, wobei – jedes Transistorelement (N1–N12) eine Source, ein Gate und einen Drain aufweist, – das Gate jedes Transistorelements (N1–N12) eine Gatekontaktstelle (P100, P14–P24) aufweist, – jedes Transistorelement (N1–N12) ein Paar von Transistorkontaktstellen (P1–P13, P25, P200) aufweist, die auf beiden Seiten des Transistorelements (N1–N12) angeordnet sind, – die Gatekontaktstelle (P100) des Transistorelements (N1) der ersten Stufe einen Eingangsanschluss (P100) bildet, – eine der Transistorkontaktstellen (P200) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einen Ausgangsanschluss (P200) bildet, – jedes Widerstandselement (R1–R12) ein Paar von Widerstandskontaktstellen (P26–P38) aufweist, die auf beiden Seiten des Widerstandselements (R1–R12) angeordnet sind, – jedes Kapazitätselement (C1–C12) ein Paar von Kapazitätskontaktstellen (P39–P51) aufweist, die auf beiden Seiten des Kapazitätselements (C1–C12) angeordnet sind, – die Gatekontaktstelle (P14–P24) jedes Transistorelements (N1–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, eine entsprechende der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) und eine entsprechende der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) über ein erstes leitfähiges Verbindungselement (10, 20, 6a–6b) elektrisch miteinander verbunden sind, – eine der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einem zweiten leitfähigen Verbindungselement (10, 20, 6a–6b) elektrisch verbunden sind, und – eine der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einem dritten leitfähigen Verbindungselement (10, 20, 6a–6b) elektrisch verbunden sind.
  2. Halbleitervorrichtung nach Anspruch 1, wobei das erste bis dritte leitfähige Verbindungselement (10, 20, 6a–6b) aus einem Stromkabel aufgebaut sind.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, wobei – jedes Transistorelement (N1–N12) derart in einem entsprechenden Feldbereich (F1–F12) angeordnet ist, dass n Feldbereiche (F1–F12) zueinander galvanisch getrennt sind, und – jeder Feldbereich (F1–F12) ein elektrisches Potential aufweist, das über das Gate eines entsprechenden Transistorelements (N1–N12) stabilisiert wird.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Gate- und Transistorkontaktstellen (P1–P25, P100, P200) in jedem Transistorelement (N1–N12) über einem entsprechenden Transistorelement (N1–N12) angeordnet sind, das Paar von Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) über einem entsprechenden Widerstandselement (R1–R12) angeordnet ist oder das Paar von Kapazitätskontaktstellen (P39–P51) in jedem Kapazitätselement (C1–C12) über einem entsprechenden Kapazitätselement (C1–C12) angeordnet ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei – jede der Gate- und Transistorkontaktstellen (P1–P25) in jedem Transistorelement (N1–N12) einen ersten Dünnschichtwiderstand (RR1–RR25) aufweist, der zwischen das Transistorelement (N1–N12) und die Kontaktstelle (P1–P25) geschaltet ist, – jede der Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) einen zweiten Dünnschichtwiderstand (RR26–RR38) aufweist, der zwischen das Widerstandselement (R1–R12) und die Kontaktstelle (P26–P38) geschaltet ist, und – jede der Kapazitätskontaktstellen (P39–P50) in jedem Kapazitätselement (C1–C12) einen dritten Dünnschichtwiderstand (RR39–RR50) aufweist, der zwischen das Kapazitätselement (C1–C12) und die Kontaktstelle (P39–P50) geschaltet ist.
  6. Halbleitervorrichtung mit: – einem ersten Anschluss (P300) und einem zweiten Anschluss (P400), wobei der erste Anschluss (P300) ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses (P400) ist; – n Transistorelementen (N1–N12), die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement (N1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Transistorelement (N1) einer ersten Stufe definiert ist, und ein weiteres Transistorelement (N12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Transistorelement (N12) einer n-ten Stufe definiert ist; – n Widerstandselementen (R1–R12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Widerstandselement (R1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Widerstandselement (R1) der ersten Stufe definiert ist, und ein weiteres Widerstandselement (R12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Widerstandselement (R12) der n-ten Stufe definiert ist; und – n Kapazitätselementen (C1–C12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Kapazitätselement (C1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Kapazitätselement (C1) der ersten Stufe definiert ist, und ein weiteres Kapazitätselement (C12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Kapazitätselement (C12) der n-ten Stufe definiert ist, wobei – jedes Transistorelement (N1–N12) eine Source, ein Gate und einen Drain aufweist, – das Gate jedes Transistorelements (N1–N12) eine Gatekontaktstelle (P100, P14–P24) aufweist, – jedes Transistorelement (N1–N12) ein Paar von Transistorkontaktstellen (P1–P13, P25, P200) aufweist, die auf beiden Seiten des Transistorelements (N1–N12) angeordnet sind, – die Gatekontaktstelle (P100) des Transistorelements (N1) der ersten Stufe einen Eingangsanschluss (P100) bildet, – eine der Transistorkontaktstellen (P200) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einen Ausgangsanschluss (P200) bildet, – jedes Widerstandselement (R1–R12) ein Paar von Widerstandskontaktstellen (P26–P38) aufweist, die auf beiden Seiten des Widerstandselements (R1–R12) angeordnet sind, – jedes Kapazitätselement (C1–C12) ein Paar von Kapazitätskontaktstellen (P39–P51) aufweist, die auf beiden Seiten des Kapazitätselements (C1–C12) angeordnet sind, – die Gatekontaktstelle (P14–P24) jedes Transistorelements (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, eine entsprechende der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) und eine entsprechende der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) über ein erstes Schaltelement (30) elektrisch miteinander verbunden sind, – eine der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einem zweiten Schaltelement (30) elektrisch verbunden sind, und – eine der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einem dritten Schaltelement (30) elektrisch verbunden sind.
  7. Halbleitervorrichtung nach Anspruch 6, wobei – jedes Transistorelement (N1–N12) derart in einem entsprechenden Feldbereich (F1–F12) angeordnet ist, dass n Feldbereiche (F1–F12) zueinander galvanisch getrennt sind, und – jeder Feldbereich (F1–F12) ein elektrisches Potential aufweist, das über das Gate eines entsprechenden Transistorelements (N1–N12) stabilisiert wird.
  8. Halbleitervorrichtung nach Anspruch 6 oder 7, wobei die Gate- und Transistorkontaktstellen (P1–P25, P100, P200) in jedem Transistorelement (N1–N12) über einem entsprechenden Transistorelement (N1–N12) angeordnet sind, das Paar von Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) über einem entsprechenden Widerstandselement (R1–R12) angeordnet ist oder das Paar von Kapazitätskontaktstellen (P39–P51) in jedem Kapazitätselement (C1–C12) über einem entsprechenden Kapazitätselement (C1–C12) angeordnet ist.
  9. Halbleitervorrichtung nach einem der Ansprüche 6 bis 8, wobei – jede der Gate- und Transistorkontaktstellen (P1–P25) in jedem Transistorelement (N1–N12) einen ersten Dünnschichtwiderstand (RR1–RR25) aufweist, der zwischen das Transistorelement (N1–N12) und die Kontaktstelle (P1–P25) geschaltet ist, – jede der Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) einen zweiten Dünnschichtwiderstand (RR26–RR38) aufweist, der zwischen das Widerstandselement (R1–R12) und die Kontaktstelle (P26–P38) geschaltet ist, und – jede der Kapazitätskontaktstellen (P39–P50) in jedem Kapazitätselement (C1–C12) einen dritten Dünnschichtwiderstand (RR39–RR50) aufweist, der zwischen das Kapazitätselement (C1–C12) und die Kontaktstelle (P39–P50) geschaltet ist.
  10. Halbleitervorrichtung mit: – einem ersten Anschluss (P300) und einem zweiten Anschluss (P400), wobei der erste Anschluss (P300) ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses (P400) ist; – n Transistorelementen (N1–N12), die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement (N1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Transistorelement (N1) einer ersten Stufe definiert ist, und ein weiteres Transistorelement (N12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Transistorelement (N12) einer n-ten Stufe definiert ist; – n Widerstandselementen (R1–R12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Widerstandselement (R1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Widerstandselement (R1) der ersten Stufe definiert ist, und ein weiteres Widerstandselement (R12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Widerstandselement (R12) der n-ten Stufe definiert ist; und – n Kapazitätselementen (C1–C12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Kapazitätselement (C1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Kapazitätselement (C1) der ersten Stufe definiert ist, und ein weiteres Kapazitätselement (C12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Kapazitätselement (C12) der n-ten Stufe definiert ist, wobei – jedes Transistorelement (N1–N12) eine Source, ein Gate und einen Drain aufweist, – das Gate jedes Transistorelements (N1–N12) eine Gatekontaktstelle (P100, P14–P24) aufweist, – jedes Transistorelement (N1–N12) ein Paar von Transistorkontaktstellen (P1–P13, P25, P200) aufweist, die auf beiden Seiten des Transistorelements (N1–N12) angeordnet sind, – die Gatekontaktstelle (P100) des Transistorelements (N1) der ersten Stufe einen Eingangsanschluss (P100) bildet, – eine der Transistorkontaktstellen (P200) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einen Ausgangsanschluss (P200) bildet, – jedes Widerstandselement (R1–R12) ein Paar von Widerstandskontaktstellen (P26–P38) aufweist, die auf beiden Seiten des Widerstandselements (R1–R12) angeordnet sind, – jedes Kapazitätselement (C1–C12) ein Paar von Kapazitätskontaktstellen (P39–P51) aufweist, die auf beiden Seiten des Kapazitätselements (C1–C12) angeordnet sind, – die Gatekontaktstelle (P14–24) jedes Transistorelements (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, mit einer ersten Verdrahtungsschicht (6a, 6b) verbunden ist, eine entsprechende der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) mit einer zweiten Verdrahtungsschicht (6a, 6b) verbunden ist und eine entsprechende der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) mit einer dritten Verdrahtungsschicht (6a, 6b) verbunden ist, – die erste bis dritte Verdrahtungsschicht (6a, 6b) in dieser Reihenfolge durch einen ersten Isolierfilm (4) geschichtet angeordnet sind und ein Material der ersten bis dritten Verdrahtungsschicht (6a, 6b) derart im ersten Isolierfilm (4) verteilt ist, dass die erste bis dritte Verdrahtungsschicht (6a, 6b) elektrisch miteinander verbunden sind, – eine der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer vierten Verdrahtungsschicht (6a, 6b) verbunden ist, eine der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer fünften Verdrahtungsschicht (6a, 6b) verbunden ist, und eine der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer sechsten Verdrahtungsschicht (6a, 6b) verbunden ist, – die vierte bis sechste Verdrahtungsschicht (6a, 6b) in dieser Reihenfolge durch einen zweiten Isolierfilm (4) geschichtet sind und ein Material der vierten bis sechsten Verdrahtungsschicht (6a, 6b) derart im zweiten Isolierfilm (4) verteilt ist, dass die vierte bis sechste Verdrahtungsschicht (6a, 6b) elektrisch miteinander verbunden sind, – eine der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer siebten Verdrahtungsschicht (6a, 6b) verbunden ist, eine der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer achten Verdrahtungsschicht (6a, 6b) verbunden ist, und eine der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer neunten Verdrahtungsschicht (6a, 6b) verbunden ist, und – die siebte bis neunte Verdrahtungsschicht (6a, 6b) in dieser Reihenfolge durch einen dritten Isolierfilm (4) geschichtet angeordnet sind und ein Material der siebten bis neunten Verdrahtungsschicht (6a, 6b) derart im dritten Isolierfilm (4) verteilt ist, dass die siebte bis neunte Verdrahtungsschicht (6a, 6b) elektrisch miteinander verbunden sind.
  11. Halbleitervorrichtung nach Anspruch 10, wobei – jedes Transistorelement (N1–N12) derart in einem entsprechenden Feldbereich (F1–F12) angeordnet ist, dass n Feldbereiche (F1–F12) zueinander galvanisch getrennt sind, und – jeder Feldbereich (F1–F12) ein elektrisches Potential aufweist, das über das Gate eines entsprechenden Transistorelements (N1–N12) stabilisiert wird.
  12. Halbleitervorrichtung nach Anspruch 10 oder 11, wobei die Gate- und Transistorkontaktstellen (P1–P25, P100, P200) in jedem Transistorelement (N1–N12) über einem entsprechenden Transistorelement (N1–N12) angeordnet sind, das Paar von Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) über einem entsprechenden Widerstandselement (R1–R12) angeord net ist oder das Paar von Kapazitätskontaktstellen (P39–P51) in jedem Kapazitätselement (C1–C12) über einem entsprechenden Kapazitätselement (C1–C12) angeordnet ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 10 bis 12, wobei – jede der Gate- und Transistorkontaktstellen (P1–P25) in jedem Transistorelement (N1–N12) einen ersten Dünnschichtwiderstand (RR1–RR25) aufweist, der zwischen das Transistorelement (N1–N12) und die Kontaktstelle (P1–P25) geschaltet ist, – jede der Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) einen zweiten Dünnschichtwiderstand (RR26–RR38) aufweist, der zwischen das Widerstandselement (R1–R12) und die Kontaktstelle (P26–P38) geschaltet ist, und – jede der Kapazitätskontaktstellen (P39–P50) in jedem Kapazitätselement (C1–C12) einen dritten Dünnschichtwiderstand (RR39–RR50) aufweist, der zwischen das Kapazitätselement (C1–C12) und die Kontaktstelle (P39–P50) geschaltet ist.
  14. Halbleitervorrichtung mit: einem ersten Anschluss (P300) und einem zweiten Anschluss (P400), wobei der erste Anschluss (P300) ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses (P400) ist; – n Transistorelementen (N1–N12), die isoliert und getrennt voneinander angeordnet und der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, ein Transistorelement (N1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Transistorelement (N1) einer ersten Stufe definiert ist, und ein weiteres Transistorelement (N12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Transistorelement (N12) einer n-ten Stufe definiert ist; – n Widerstandselementen (R1–R12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Widerstandselement (R1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Widerstandselement (R1) der ersten Stufe definiert ist, und ein weiteres Widerstandselement (R12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Widerstandselement (R12) der n-ten Stufe definiert ist; und – n Kapazitätselementen (C1–C12), die der Reihe nach zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400) in Reihe geschaltet sind, wobei ein Kapazitätselement (C1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Kapazitätselement (C1) der ersten Stufe definiert ist, und ein weiteres Kapazitätselement (C12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Kapazitätselement (C12) der n-ten Stufe definiert ist, wobei – jedes Transistorelement (N1–N12) eine Source, ein Gate und einen Drain aufweist, – das Gate jedes Transistorelements (N1–N12) eine Gatekontaktstelle (P100, P14–P24) aufweist, – jedes Transistorelement (N1–N12) ein Paar von Transistorkontaktstellen (P1–P13, P25, P200) aufweist, die auf beiden Seiten des Transistorelements (N1–N12) angeordnet sind, – die Gatekontaktstelle (P100) des Transistorelements (N1) der ersten Stufe einen Eingangsanschluss (P100) bildet, – eine der Transistorkontaktstellen (P200) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einen Ausgangsanschluss (P200) bildet, – jedes Widerstandselement (R1–R12) ein Paar von Widerstandskontaktstellen (P26–P38) aufweist, die auf beiden Seiten des Widerstandselements (R1–R12) angeordnet sind, – jedes Kapazitätselement (C1–C12) ein Paar von Kapazitätskontaktstellen (P39–P51) aufweist, die auf beiden Seiten des Kapazitätselements (C1–C12) angeordnet sind, – die Gatekontaktstelle (P14–P24) jedes Transistorelements (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, eine entsprechende der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) und eine entsprechende der Kapazitätskontaktstel len (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) elektrisch verbindbar sind, – eine der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, elektrisch verbindbar sind, und – eine der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, eine der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und eine der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, elektrisch verbindbar sind.
  15. Halbleitervorrichtung nach Anspruch 14, wobei – jedes Transistorelement (N1–N12) derart in einem entsprechenden Feldbereich (F1–F12) angeordnet ist, dass n Feldbereiche (F1–F12) zueinander galvanisch getrennt sind, und – jeder Feldbereich (F1–F12) ein elektrisches Potential aufweist, das über das Gate eines entsprechenden Transistorelements (N1–N12) stabilisiert wird.
  16. Halbleitervorrichtung nach Anspruch 14 oder 15, wobei die Gate- und Transistorkontaktstellen (P1–P25, P100, P200) in jedem Transistorelement (N1–N12) über einem entsprechenden Transistorelement (N1–N12) angeordnet sind, das Paar von Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) über einem entsprechenden Widerstandselement (R1–R12) angeordnet ist oder das Paar von Kapazitätskontaktstellen (P39–P51) in jedem Kapazitätselement (C1–C12) über einem entsprechenden Kapazitätselement (C1–C12) angeordnet ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 14 bis 16, wobei – jede der Gate- und Transistorkontaktstellen (P1–P25) in jedem Transistorelement (N1–N12) einen ersten Dünnschichtwiderstand (RR1–RR25) aufweist, der zwischen das Transistorelement (N1–N12) und die Kontaktstelle (P1–P25) geschaltet ist, – jede der Widerstandskontaktstellen (P26–P38) in jedem Widerstandselement (R1–R12) einen zweiten Dünnschichtwiderstand (RR26–RR38) aufweist, der zwischen das Widerstandselement (R1–R12) und die Kontaktstelle (P26–P38) geschaltet ist, und – jede der Kapazitätskontaktstellen (P39–P50) in jedem Kapazitätselement (C1–C12) einen dritten Dünnschichtwiderstand (RR39–RR50) aufweist, der zwischen das Kapazitätselement (C1–C12) und die Kontaktstelle (P39–P50) geschaltet ist.
  18. Verfahren zur Fertigung einer Halbleitervorrichtung, mit den Schritten: – der Reihe nach in Reihe schalten von n Transistorelementen (N1–N12) zwischen einem ersten Anschluss (P300) und einem zweiten Anschluss (P400), wobei der erste Anschluss (P300) ein vorbestimmtes erstes Potential aufweist, das geringer als ein vorbestimmtes zweites Potential des zweiten Anschlusses (P400) ist, n eine vorbestimmte natürliche Zahl von größer oder gleich zwei beschreibt, die n Transistorelemente (N1–N12) isoliert und getrennt voneinander angeordnet werden, ein Transistorelement (N1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Transistorelement (N1) einer ersten Stufe definiert ist, und ein weiteres Transistorelement (N12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Transistorelement (N12) einer n-ten Stufe definiert ist, jedes Transistorelement (N1–N12) eine Source, ein Gate und einen Drain aufweist, das Gate jedes Transistorelements (N1–N12) eine Gatekontaktstelle (P100, P14–P24) aufweist, jedes Transistorelement (N1–N12) ein Paar von Transistorkontaktstellen (P1–P13, P25, P200) aufweist, die auf beiden Seiten des Transistorelements (N1–N12) angeordnet sind, die Gatekontaktstelle (P100) des Transistorelements (N1) der ersten Stufe einen Eingangsanschluss (P100) bildet und eine der Transistorkontaktstellen (P200) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einen Ausgangsanschluss (P200) bildet; – der Reihe nach in Reihe schalten von n Widerstandselementen (R1–R12) zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400), wobei ein Widerstandselement (R1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Widerstandselement (R1) der ersten Stufe definiert ist, und ein weiteres Widerstandselement (R12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Widerstandselement (R12) der n-ten Stufe definiert ist, und jedes Widerstandselement (R1–R12) ein Paar von Widerstandskontaktstellen (P26–P38) aufweist, die auf beiden Seiten des Widerstandselements (R1–R12) angeordnet sind; – der Reihe nach in Reihe schalten von n Kapazitätselementen (C1–C12) zwischen dem ersten Anschluss (P300) und dem zweiten Anschluss (P400), wobei ein Kapazitätselement (C1), welches dem ersten Anschluss (P300) am nächsten gelegen ist, als Kapazitätselement (C1) der ersten Stufe definiert ist, und ein weiteres Kapazitätselement (C12), welches dem zweiten Anschluss (P400) am nächsten gelegen ist, als Kapazitätselement (C12) der n-ten Stufe definiert ist, und jedes Kapazitätselement (C1–C12) ein Paar von Kapazitätskontaktstellen (P39–P51) aufweist, die auf beiden Seiten des Kapazitätselements (C1–C12) angeordnet sind; – Überprüfen jedes Transistorelements (N1–N12) unter Verwendung entsprechender Gate- und Transistorkontaktstellen (P1–P25, P100, P200); – Überprüfen jedes Widerstandselements (R1–R12) unter Verwendung entsprechender Widerstandskontaktstellen (P26–P38); – Überprüfen jedes Kapazitätselements (C1–C12) unter Verwendung entsprechender Kapazitätskontaktstellen (P39–P51); – elektrisches Verbinden der Gatekontaktstelle (P14–P24) von jedem Transistorelement (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, einer entsprechenden der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) und einer entsprechenden der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12); – elektrisches Verbinden von einer der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, einer der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und ei ner der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist; und – elektrisches Verbinden von einer der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, einer der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und einer der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist.
  19. Verfahren nach Anspruch 18, ferner die Schritte aufweisend: – Anordnen jedes Transistorelements (N1–N12) derart in einem entsprechenden Feldbereich (F1–F12), dass n Feldbereiche (F1–F12) zueinander galvanisch getrennt sind; und – Stabilisieren eines elektrischen Potentials jedes Feldbereichs (F1–F12) über das Gate eines entsprechenden Transistorelements (N1–N12), wobei – das Überprüfen jedes Transistorelements (N1–N12) ferner ein Erfassen eines Kriechstroms zwischen zwei Feldbereichen (F1–F12) umfasst.
  20. Verfahren nach Anspruch 18 oder 19, wobei – die Gatekontaktstelle (P14–P24) jedes Transistorelements (N1–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, die entsprechende der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) und die entsprechende der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) durch ein erstes leitfähiges Verbindungselement (10, 20, 6a–6b) elektrisch miteinander verbunden werden, – die eine der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ers ten Anschlussseite angeordnet ist, mit einem zweiten leitfähigen Verbindungselement (10, 20, 6a–6b) elektrisch verbunden werden, und – die eine der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einem dritten leitfähigen Verbindungselement (10, 20, 6a–6b) elektrisch verbunden werden.
  21. Verfahren nach einem der Ansprüche 18–20, wobei – die Gatekontaktstelle (P14–P24) jedes Transistorelements (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, die entsprechende der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) und die entsprechende der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) durch ein erstes Schaltelement (30) elektrisch miteinander verbunden werden, – die eine der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einem zweiten Schaltelement (30) elektrisch verbunden werden, und – die eine der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, die eine der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, und die eine der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einem dritten Schaltelement (30) elektrisch verbunden werden, – bei dem Überprüfen jedes Transistorelements (N1–N12), dem Überprüfen jedes Widerstandselements (R1–R12) und dem Überprüfen jedes Kapazitätselements (C1–C12) das erste bis dritte Schaltelement (30) sperren, und – bei dem elektrischen Verbinden der Gatekontaktstelle (P14–P24) jedes Transistorelements (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, dem elektrischen Verbinden der einen der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, und dem elektrischen Verbinden der einen der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, das erste bis dritte Schaltelement (30) durchschalten.
  22. Verfahren nach einem der Ansprüche 18–21, ferner die Schritte aufweisend: – Verbinden der Gatekontaktstelle (P14–P24) jedes Transistorelements (N2–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, mit einer ersten Verdrahtungsschicht (6a, 6b), Verbinden einer entsprechenden der Widerstandskontaktstellen (P27–P37) zwischen zwei benachbarten Widerstandselementen (R1–R12) mit einer zweiten Verdrahtungsschicht (6a, 6b) und Verbinden einer entsprechenden der Kapazitätskontaktstellen (P40–P50) zwischen zwei benachbarten Kapazitätselementen (C1–C12) mit einer dritten Verdrahtungsschicht (6a, 6b); – Aufschichten der ersten bis dritten Verdrahtungsschicht (6a, 6b) in dieser Reihenfolge über einen ersten Isolierfilm (4); – Verbinden von einer der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer vierten Verdrahtungsschicht (6a, 6b), Verbinden von einer der Widerstandskontaktstellen (P26) des Widerstandselements (R1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer fünften Verdrahtungsschicht (6a, 6b), und Verbinden von einer der Kapazitätskontaktstellen (P39) des Kapazitätselements (C1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, mit einer sechsten Verdrahtungsschicht (6a, 6b); – Aufschichten der vierten bis sechsten Verdrahtungsschicht (6a, 6b) in dieser Reihenfolge über einen zweiten Isolierfilm (4); – Verbinden von einer der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer siebten Verdrahtungsschicht (6a, 6b), Verbinden von einer der Widerstandskontaktstellen (P38) des Widerstandselements (R12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer achten Verdrahtungsschicht (6a, 6b), und Verbinden von einer der Kapazitätskontaktstellen (P51) des Kapazitätselements (C12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, mit einer neunten Verdrahtungsschicht (6a, 6b); und – Aufschichten der siebten bis neunten Verdrahtungsschicht (6a, 6b) in dieser Reihenfolge über einen dritten Isolierfilm (4), wobei – das elektrische Verbinden der Gatekontaktstelle (P14–P24) jedes Transistorelements (N1–N12), das sich vom Transistorelement (N1) der ersten Stufe unterscheidet, ein Diffundieren von Material der ersten bis dritten Verdrahtungsschicht (6a, 6b) derart im ersten Isolierfilm (4) umfasst, dass die erste bis dritte Verdrahtungsschicht (6a, 6b) elektrisch miteinander verbunden werden, – das elektrische Verbinden von einer der Transistorkontaktstellen (P13) des Transistorelements (N1) der ersten Stufe, die auf der ersten Anschlussseite angeordnet ist, ein Diffundieren von Material der vierten bis sechsten Verdrahtungsschicht (6a, 6b) derart im zweiten Isolierfilm (4) umfasst, dass die vierte bis sechste Verdrahtungsschicht (6a, 6b) elektrisch miteinander verbunden werden, und – das elektrische Verbinden von einer der Transistorkontaktstellen (P25) des Transistorelements (N12) der n-ten Stufe, die auf der zweiten Anschlussseite angeordnet ist, ein Diffundieren von Material der siebten bis neunten Verdrahtungsschicht (6a, 6b) derart im dritten Isolierfilm (4) umfasst, dass die siebte bis neunte Verdrahtungsschicht (6a, 6b) elektrisch miteinander verbunden werden.
  23. Halbleitervorrichtung mit: – einer Mehrzahl von Transistoren (510, 590), die isoliert und getrennt voneinander angeordnet und zwischen einem Massepotential und einem Konstantspannungsanschluss in Reihe geschaltet sind; – einer Mehrzahl von Paaren bestehend aus einem Spannungsteilerwiderstand (550) und einer Diode (560), wobei der Spannungsteilerwiderstand (550) und die Diode (560) in jedem Paar zwischen zwei Gates entsprechend benachbarter Transistoren (510, 590) in Reihe geschaltet sind; – einer Mehrzahl von Kondensatoren (570, 571), von denen jeder zu einem entsprechenden Paar bestehend aus dem Spannungsteilerwiderstand (550) und der Diode (560) zwischen zwei Gates entsprechend benachbarter Transistoren (510, 590) parallel geschaltet ist; und – einer Mehrzahl von Testkontaktstellen (520), von denen jede mit einem Gate eines entsprechenden Transistors (510, 590) verbunden ist, wobei – jede Diode (560) derart in Reihe mit einem entsprechenden Spannungsteilerwiderstand (550) geschaltet ist, dass ein Strom über den Spannungsteilerwiderstand (550) fließt, wenn ein entsprechender Transistor (510, 590) durchschaltet, – ein Strompfad zwischen zwei benachbarten Testkontaktstellen (520) über ein entsprechendes Paar bestehend aus dem Spannungsteilerwiderstand (550) und der Diode (560) gebildet wird, wenn eine vorbestimmte Spannung zwischen den zwei benachbarten Testkontaktstellen (520) angelegt wird, um die Diode (560) in Durchlassrichtung vorzuspannen, und – ein Strompfad zwischen zwei benachbarten Testkontaktstellen (520) über einen entsprechenden Kondensator (570, 571) gebildet wird, wenn eine vorbestimmte Spannung zwischen den zwei benachbarten Testkontaktstellen (520) angelegt wird, um die Diode (560) in Sperrrichtung vorzuspannen.
  24. Verfahren zur Fertigung einer Halbleitervorrichtung, mit den Schritten: – in Reihe schalten einer Mehrzahl von Transistoren (510, 590) zwischen einem Massepotential und einem Konstantspannungsanschluss, wobei die Transistoren (510, 590) isoliert und getrennt voneinander angeordnet werden; – in Reihe schalten eines Paars bestehend aus einem Spannungsteilerwiderstand (550) und einer Diode (560) zwischen zwei Gates entsprechend benachbarter Transistoren (510, 590), wobei jede Diode (560) derart in Reihe zu einem entsprechenden Spannungsteilerwiderstand (550) geschaltet ist, dass ein Strom über den Spannungsteilerwiderstand (550) fließt, wenn ein entsprechender Transistor (510, 590) durchschaltet; – Parallelschalten eines Kondensators (570, 571) zu einem entsprechenden Paar bestehend aus dem Spannungsteilerwiderstand (550) und der Diode (560) zwischen zwei Gates entsprechend benachbarter Transistoren (510, 590); – Verbinden einer Testkontaktstelle (520) mit einem Gate eines entsprechenden Transistors (510, 590); – Erfassen eines Widerstands von einem der Spannungsteilerwiderstände (550), wobei das Erfassen ein Anlegen einer vorbestimmten Spannung zwischen entsprechenden zwei benachbarten Testkontaktstellen (520) umfasst, um eine entsprechende Diode (560) derart in Durchlassrichtung vorzuspannen, dass ein Strompfad zwischen den entsprechenden zwei benachbarten Testkontaktstellen (520) über den einen der Spannungsteilerwiderstände (550) und die entsprechende Diode (560) gebildet wird; und – Erfassen eines Stromisolationswiderstands von einem der Kondensatoren (570, 571), wobei das Erfassen ein Anlegen einer vorbestimmten Spannung zwischen entsprechenden zwei benachbarten Testkontaktstellen (520) umfasst, um eine entsprechende Diode (560) derart in Sperrrichtung vorzuspannen, dass ein Strompfad zwischen den entsprechenden zwei benachbarten Testkontaktstellen (520) über den einen der Kondensatoren (570, 571) gebildet wird.
DE102008006124A 2007-01-25 2008-01-25 Halbleitervorrichtung und Verfahren zu deren Fertigung Expired - Fee Related DE102008006124B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007015183A JP4245053B2 (ja) 2007-01-25 2007-01-25 半導体装置およびその製造方法
JP2007-015183 2007-01-25
JP2007073316A JP4337896B2 (ja) 2007-03-20 2007-03-20 半導体装置及び半導体装置の製造方法
JP2007-073316 2007-03-20

Publications (2)

Publication Number Publication Date
DE102008006124A1 true DE102008006124A1 (de) 2008-08-07
DE102008006124B4 DE102008006124B4 (de) 2011-11-10

Family

ID=39587525

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008006124A Expired - Fee Related DE102008006124B4 (de) 2007-01-25 2008-01-25 Halbleitervorrichtung und Verfahren zu deren Fertigung

Country Status (2)

Country Link
US (1) US7821069B2 (de)
DE (1) DE102008006124B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5721147B2 (ja) * 2010-03-09 2015-05-20 大学共同利用機関法人 高エネルギー加速器研究機構 半導体装置及び半導体装置の製造方法
US8895327B1 (en) * 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8709833B2 (en) * 2011-12-22 2014-04-29 International Business Machines Corporation Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations
US9190993B1 (en) 2015-01-08 2015-11-17 United Silicon Carbide, Inc. High voltage switch
CN105206601B (zh) * 2015-10-19 2019-03-12 京东方科技集团股份有限公司 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法
CN110419163B (zh) * 2017-03-22 2023-12-01 索尼半导体解决方案公司 半导体装置及模块

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392950B2 (en) 2000-05-26 2002-05-21 Hitachi, Ltd. Semiconductor device including multi-chip
JP2006148058A (ja) 2004-10-22 2006-06-08 Denso Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6151810B1 (de) 1979-12-28 1986-11-11 Int Rectifier Corp
FR2587157B1 (fr) 1985-09-06 1987-11-20 Thomson Csf Dispositif de commutation de tension
JP3304636B2 (ja) 1994-09-01 2002-07-22 オリジン電気株式会社 高電圧スイッチ回路
JP2003332520A (ja) 2002-05-15 2003-11-21 Matsushita Electric Ind Co Ltd 半導体装置
DE10313264A1 (de) 2003-03-24 2004-10-28 Scorpion Technologies Ag Verfahren zum Testen von Bauelementen einer Schaltungsplatine
JP4844089B2 (ja) 2005-04-19 2011-12-21 株式会社デンソー 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6392950B2 (en) 2000-05-26 2002-05-21 Hitachi, Ltd. Semiconductor device including multi-chip
JP2006148058A (ja) 2004-10-22 2006-06-08 Denso Corp 半導体装置

Also Published As

Publication number Publication date
US7821069B2 (en) 2010-10-26
US20090127605A1 (en) 2009-05-21
DE102008006124B4 (de) 2011-11-10

Similar Documents

Publication Publication Date Title
DE102004019886B4 (de) Integrierte Hochspannungsschaltung
DE10134665C1 (de) Betriebsverfahren für ein Halbleiterbauelement, geeignet für ESD-Schutz
DE102008006124B4 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102010016184B4 (de) Prüfung von dielektrischen Filmen und Schichten
DE112013005295T5 (de) Halbleitervorrichtung
DE102008014916B4 (de) Pegelverschiebungsschaltung
DE19823140A1 (de) Abtast-Feldeffekttransistor
DE19927727A1 (de) Spannungsstoßverhinderungsschaltung für Transistoren mit isoliertem Gate
DE102004062214B4 (de) Halbleitervorrichtung mit Temperaturerfassungsfunktion
DE2728052A1 (de) Pruefzonenstruktur fuer monolithisch integrierte halbleiterschaltungen
DE4405482C2 (de) Halbleiterbauelement
DE102009037487A1 (de) Halbleitervorrichtung
DE102013111154A1 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
DE102018131999A1 (de) Leistungsmodul und leistungwandler
DE102005010013B4 (de) Stromregler mit einem Transistor und einem Messwiderstand
DE10240914A1 (de) Schaltungsanordnung mit einem Lasttransistor und einer Strommessanordnung und Verfahren zur Ermittlung des Laststroms eines Lasttransistors
DE10230716A1 (de) Leistungsmodul
DE102011055185B4 (de) Integrierte Schaltung mit Feldeffekttransistor
DE102012218765B4 (de) Halbleitervorrichtung mit innerhalb desselben Halbleitersubstrats ausgebildetem Leistungselement und Schaltungselement
DE102010039325B4 (de) Halbleiteranordnung mit einem Lasttransistor und einem Messtransistor und Verfahren zu deren Herstellung
DE102004023309B4 (de) Kaskadierte Diodenstruktur mit tiefer n-Wanne und Verfahren zum Herstellen derselben
DE112018002348B4 (de) Halbleitervorrichtung mit Ausgangs-MOS-Transistor und Erfassungs-MOS-Transistor
DE112019001263T5 (de) Schaltsteuerschaltung und zündvorrichtung
DE112019000268T5 (de) Integrierte Halbleiterschaltungsvorrichtung, Stromsteuervorrichtung, die die integrierte Halbleiterschaltungsvorrichtung verwendet, und Automatikgetriebesteuervorrichtung, die die Stromsteuervorrichtung verwendet
EP0704902B1 (de) Verwendung eines Leistungshalbleiterbauelements mit monolithisch integrierter Sensoranordnung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120211

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee