DE102007051176B4 - Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE102007051176B4
DE102007051176B4 DE102007051176A DE102007051176A DE102007051176B4 DE 102007051176 B4 DE102007051176 B4 DE 102007051176B4 DE 102007051176 A DE102007051176 A DE 102007051176A DE 102007051176 A DE102007051176 A DE 102007051176A DE 102007051176 B4 DE102007051176 B4 DE 102007051176B4
Authority
DE
Germany
Prior art keywords
temperature
channel
less
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007051176A
Other languages
English (en)
Other versions
DE102007051176A1 (de
Inventor
Hiroki Kariya Nakamura
Hiroyuki Kariya Ichikawa
Eiichi Kariya Okuno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102007051176A1 publication Critical patent/DE102007051176A1/de
Application granted granted Critical
Publication of DE102007051176B4 publication Critical patent/DE102007051176B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, die eine Metalloxidhalbleiterstruktur aufweist, mit den folgenden Schritten:
Bereitstellen eines Substrats (1), das aus Siliziumkarbid hergestellt ist;
Ausformen eines Kanalbereichs (4), der aus Siliziumkarbid hergestellt ist, an dem Substrat (1), worin der Kanalbereich (4) einen Kanal eines elektrischen Stroms vorsieht;
Ausformen eines ersten Störstellenbereichs (6, 7) an dem Substrat (1) auf einer stromaufwärtigen Seite des Kanals eines elektrischen Stroms;
Ausformen eines zweiten Störstellenbereichs (1, 13) an dem Substrat (1) auf einer stromabwärtigen Seite des Kanals eines elektrischen Stroms;
Ausformen einer Gate-Isolationsschicht (8) an einer Oberfläche des Kanalbereichs (4);
Ausformen einer Gate-Elektrode (9) an der Gate-Isolationsschicht (8), um ein Halbleiterelement auszuformen;
Ausformen eines Films an dem Halbleiterelement, um ein Material einer Zwischenisolationsschicht (10) vorzusehen;
Durchführen eines Reflow-Verfahrens bei einer Temperatur von 700°C oder mehr in einer nassen Umgebung, so dass die Zwischenisolationsschicht (10) aus dem Film gebildet wird;...

Description

  • Die gegenwärtige Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung.
  • Die US 2003/0013266 A1 (welche der JP 2003-69012 A entspricht) offenbart eine Siliziumkarbid-(SiC-)Halbleitervorrichtung, in welcher eine Fläche A, welche eine (11–20) Kristallflächenausrichtung aufweist, als ein Kanal verwendet wird. Diese SiC-Halbleitervorrichtung weist eine MOS-(Metalloxidhalbleiter-)Struktur auf, und eine Kanalbeweglichkeit wird durch Wasserstoffglühen oder dadurch, dass eine Behandlung in einer nassen Umgebung durchgeführt wird, die sowohl ein Wasserstoff-(H-)Atom als auch ein Sauerstoff-(O-)Atom aufweist, verbessert. Insbesondere wird die Kanalbeweglichkeit dadurch verbessert, dass eine Konzentration oder eine Temperatur des Wasserstoffglühens oder der nassen Umgebung gesteuert wird.
  • Für die SiC-Halbleitervorrichtung ist jedoch eine weitere Kanalbeweglichkeit erforderlich. Die US 2007/0045631 A1 (welche der JP 2007-96263 A entspricht) von den Erfindern der gegenwärtigen Anmeldung offenbart, dass eine Beendigungs-/Desorptionstemperatur auf der Grundlage der nassen Umgebung oder einer Wasserstoffumgebung bestimmt bestimmt wird. Die Beendigungs-/Desorptionstemperatur ist eine Temperatur, bei der eine instabile „Schlenkerverbindung” (Dangling Bond) zwischen SiC und einer Gate-Oxidschicht durch ein Element aus Wasserstoff (H) oder Hydroxyl (OH) beendet wird, d. h. eine Temperatur, bei der H oder OH desorbiert. Insbesondere tritt die Desorption von H oder von OH hauptsächlich bei einer Temperatur in einem Bereich zwischen 800°C und 900°C auf, und die Beendigung der Schlenkerverbindung durch H oder durch OH tritt auch in demselben Temperaturbereich auf. Daher liegt die Beendigungs-/Desorptionstemperatur in dem Bereich zwischen 800°C und 900°C. Um die Schlenkerverbindung durch H oder durch OH zu beenden, muss daher die nasse Umgebung oder die Wasserstoffumgebung so lange beibehalten werden, bis die Temperatur auf ungefähr 800°C oder weniger, vorzugsweise auf ungefähr 700°C oder weniger abfällt.
  • Wenn in der nassen Umgebung ein Erwärmungsvorgang durchgeführt wird, absorbiert eine Zwischenisolationsschicht, die beispielsweise aus BPSG (Bor-Phosphor-Silizium-Glas) hergestellt ist, Feuchtigkeit, wodurch ein Material einer Elektrode, die sich an der Zwischenisolationsschicht befindet, korrodieren kann. Somit muss eingeschränkt werden, dass das Material der Elektrode durch Feuchtigkeit, die in der Zwischenisolationsschicht enthalten ist, korrodiert.
  • Es ist Aufgabe der gegenwärtigen Erfindung, ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung vorzusehen.
  • Gelöst wird die Aufgabe durch die Merkmale von Anspruch 1. Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.
  • Gemäß einem Gesichtspunkt der Erfindung umfasst ein Verfahren zur Herstellung einer SiC-Halbleitervorrichtung, die eine Metalloxid-Halbleiterstruktur aufweist, das Folgende: einen Schritt zum Bereitstellen eines aus SiC hergestellten Substrats; einen Schritt zum Ausformen eines Kanalbereichs, der aus SiC hergestellt ist, an dem Substrat, worin der Kanalbereich einen Kanal eines elektrischen Stroms bereitstellt; einen Schritt zum Ausformen eines ersten Störstellenbereichs an dem Substrat auf einer stromaufwärtigen Seite des Kanals eines elektrischen Stroms; einen Schritt zum Ausformen eines zweiten Störstellenbereichs an dem Substrat auf einer stromabwärtigen Seite des Kanals eines elektrischen Stroms; einen Schritt zum Ausformen einer Gate-Isolationsschicht an einer Oberfläche des Kanalbereichs; einen Schritt zum Ausformen einer Gate-Elektrode an der Gate-Isolationsschicht, um ein Halbleiterelement auszuformen; einen Schritt zum Ausformen eines Films an dem Halbleiterelement aus einem Material einer Zwischenisolationsschicht; einen Schritt zum Durchführen eines Reflow-Verfahrens, im Folgenden auch als Rückflussvorgang bezeichnet, bei einer Temperatur von ungefähr 700°C oder mehr in einer nassen Umgebung, so dass die Zwischenisolationsschicht aus dem Film ausgeformt wird; einen Schritt zum Verringern der Temperatur auf ungefähr 700°C oder weniger nach dem Durchführen des Rückflussvorgangs; einen Schritt zum Ändern der nassen Umgebung in eine Umgebung eines trägen Gases, nachdem die Temperatur auf ungefähr 700°C oder weniger verringert worden ist; und einen Schritt zum Durchführen eines Dehydrationsvorgangs in der Umgebung eines trägen Gases, so dass die Zwischenisolationsschicht dehydriert wird. In der SiC-Halbleitervorrichtung stellt der Kanalbereich einen Kanal des Halbleiterelements bereit, und der Kanal wird dadurch gesteuert, dass eine an die Gate-Elektrode angelegte Spannung so gesteuert wird, dass ein elektrischer Strom, der zwischen dem ersten Störstellenbereich und dem zweiten Störstellenbereich fließt, gesteuert wird.
  • In dem oben beschriebenen Verfahren wird der Dehydrationsvorgang bei ungefähr 700°C oder weniger in der Umgebung eines trägen Gases durchgeführt, nachdem der Rückflussvorgang zum Ausformen der Zwischenisolationsschicht in der nassen Umgebung durchgeführt worden ist. Dadurch wird Feuchtigkeit, die in der Zwischenisolationsschicht enthalten ist, dehydriert, und es wird eingeschränkt, dass ein Material einer Elektrode, die an der Zwischenisolationsschicht angeordnet ist, korrodiert.
  • Es zeigen:
  • 1 eine Querschnittsansicht eines MOSFET gemäß einer ersten Ausführungsform der gegenwärtigen Offenbarung;
  • 2A–2D Querschnittsansichten, die Herstellungsvorgänge des MOSFET gemäß der ersten Ausführungsform darstellen;
  • 3A–3D Querschnittsansichten, die Herstellungsvorgänge des MOSFET darstellen, die auf die in 2A–2D gezeigten Herstellungsprozesse folgen;
  • 4 ein erstes Beispiel eines Zeitschaubildes einer Umgebung und einer Temperatur in einem Rückflussvorgang zum Ausformen einer Zwischenisolationsschicht;
  • 5 eine vergrößerte Querschnittsansicht von einer Seitenwandung einer Kontaktdurchgangsausnehmung, die an der Zwischenisolationsschicht vorgesehen ist;
  • 6 eine vergrößerte Querschnittsansicht der Seitenwandung der Kontaktdurchgangsausnehmung, nachdem ein Ar-Sputtern durchgeführt worden ist;
  • 7A–7C Querschnittsansichten, die Herstellungsvorgänge eines MOSFET gemäß einer zweiten Ausführungsform der gegenwärtigen Offenbarung darstellen;
  • 8 eine Querschnittsansicht eines MOSFET gemäß einer dritten Ausführungsform der gegenwärtigen Offenbarung;
  • 9A–9D Querschnittsansichten, die Herstellungsvorgänge des MOSFET gemäß der dritten Ausführungsform darstellen;
  • 10A–10D Querschnittsansichten, die Herstellungsvorgänge eines MOSFET gemäß einer vierten Ausführungsform der gegenwärtigen Offenbarung darstellen;
  • 11 ein zweites Beispiel von dem Zeitschaubild der Umgebung und der Temperatur in dem Rückflussvorgang;
  • 12 ein drittes Beispiel von dem Zeitschaubild der Umgebung und der Temperatur in dem Rückflussvorgang;
  • 13 ein viertes Beispiel von dem Zeitschaubild der Umgebung und der Temperatur in dem Rückflussvorgang; und
  • 14 ein fünftes Beispiel von dem Zeitschaubild der Umgebung und der Temperatur in dem Rückflussvorgang.
  • Erste Ausführungsform
  • Unter Bezugnahme auf 1 wird eine SiC-Halbleitervorrichtung, die beispielsweise einen MOSFET des planaren Typs aufweist, beschrieben. Der MOSFET ist an einem aus SiC hergestellten Substrat 1 des n+-Typs ausgeformt. Beispielsweise ist das Substrat aus 4H-SiC hergestellt und weist eine Störstellenkonzentration von ungefähr 5 × 1018 cm–3 auf. Eine Hauptfläche des Substrats 1 ist eine Fläche A, die beispielsweise eine (11–20) Kristallflächenausrichtung aufweist.
  • Eine Drift-Schicht 2 des n-Typs ist aus SiC hergestellt und an einer oberen Fläche des Substrats durch Epitaxie ausgeformt. Beispielsweise weist die Drift-Schicht 2 des n-Typs eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von ungefähr 10 μm auf.
  • An einem Abschnitt einer oberen Fläche der Drift-Schicht 2 des n-Typs ist eine Vielzahl von Basisbereichen 3 des p-Typs derart ausgeformt, dass zwischen ihnen ein vorbestimmter Zwischenraum vorhanden ist. Beispielsweise weist jeder der Basisbereiche 3 des p-Typs eine Störstellenkonzentration von ungefähr 1 × 1019 cm–3 und eine Tiefe von ungefähr 0,7 μm auf.
  • An einer oberen Fläche des Basisbereichs 3 des p-Typs ist eine Kanalschicht 4 des n-Typs durch Epitaxie ausgeformt. Beispielsweise weist die Kanalschicht 4 des n-Typs eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von ungefähr 0,3 μm auf.
  • Eine Vielzahl von Kontaktbereichen 5 des p+-Typs ist derart ausgeformt, dass sie die Kanalschicht 4 durchdringt und den Basisbereich 3 des p-Typs erreicht. Beispielsweise weist jeder der Kontaktbereiche 5 eine Störstellenkonzentration von ungefähr 3 × 1020 cm–3 oder mehr und eine Tiefe von ungefähr 0,4 μm auf.
  • Hinsichtlich der Kontaktbereiche 5 sind an einer Innenseite Source-Bereiche 6 und 7 des n+-Typs ausgeformt, so dass sich der Kanalbereich 4 zwischen den Source-Bereichen 6 und 7 befindet. Zwischen den Source-Bereichen 6 und 7 des n+-Typs ist ein Zwischenraum vorhanden. Außerdem weist beispielsweise jeder der Source-Bereiche 6 und 7 des n+-Typs eine Störstellenkonzentration von ungefähr 3 × 1020 cm–3 oder mehr und eine Tiefe von ungefähr 0,3 μm auf.
  • Der Kanalbereich 4 umfasst Kanalbereiche, die an den Basisbereichen 3 des p-Typs angeordnet sind. An der Kanalschicht 4 ist eine Gate-Oxidschicht 8 derart ausgeformt, dass sie wenigstens obere Flächen der Kanalbereiche der Kanalschicht 4 bedeckt. An einer Schnittstelle zwischen der Gate-Oxidschicht 8 und den Kanalbereichen der Kanalschicht 4 wird durch ein Element aus H oder aus OH eine Schlenkerverbindung beendet.
  • An einer oberen Fläche der Gate-Oxidschicht 8 ist eine Gate-Elektrode 9 durch Muster ausgeformt. Beispielsweise ist die Gate-Elektrode 9 aus Polysilizium hergestellt, in welchem eine Störstelle des n-Typs (z. B. Phosphor) dotiert ist. Ein Eckabschnitt bzw. Randabschnitt der Gate-Elektrode 9 ist abgerundet.
  • Eine Zwischenisolationsschicht 10 ist derart ausgeformt, dass sie die Gate-Oxidschicht 8 und die Gate-Elektrode 9 bedeckt. Die Gate-Oxidschicht 8 und die Zwischenisolationsschicht 10 sind mit einer ersten Kontaktdurchgangsausnehmung 11a, welche die Kontaktbereiche 5 und die Source-Bereiche 6 und 7 erreicht, und einer zweiten Kontaktdurchgangsausnehmung 11b, welche die Gate-Elektrode 9 erreicht, versehen. Die Kontaktbereiche 5, die Source-Bereiche 6 und 7 und die Gate-Elektrode 9 sind durch die Kontaktdurchgangsausnehmungen 11a und 11b mit Kontaktelementen 5a, 6a, 7a bzw. 9a elektrisch gekoppelt. Die Kontaktelemente 5a, 6a, 7a und 9a sind beispielsweise aus Ni oder aus Ti/Ni hergestellt. An der Zwischenisolationsschicht 10 ist eine Source-Elektrode 12 ausgeformt, und sie weist ein Basisdrahtelektrodenelement 12a, das aus Ti hergestellt ist, und ein Drahtelektrodenele ment 12b, das aus Al hergestellt ist, auf. Ein Gate-Draht (nicht dargestellt) ist ebenfalls vorgesehen.
  • An einer unteren Fläche des Substrats 1 ist ein Drain-Kontaktbereich 13 des n+-Typs ausgeformt. Eine Störstellenkonzentration des Drain-Kontaktbereichs 13 ist höher als die des Substrats 1. Außerdem ist an einer unteren Fläche des Drain-Kontaktbereichs 13 eine Drain-Elektrode 14 ausgeformt. Die Drain-Elektrode 14 ist beispielsweise aus Ni hergestellt.
  • Der MOSFET des planaren Typs verwendet die Kanalschicht 4 als Kanal eines elektrischen Stroms, und er legt zwischen den Source-Bereichen 6 und 7 des n+-Typs und dem Drain-Kontaktbereich 13, die sich jeweils auf einer stromaufwärtigen und auf einer stromabwärtigen Seite des Kanals eines elektrischen Stroms befinden, einen elektrischen Strom an. Der zwischen den Source-Bereichen 6 und 7 des n+-Typs und dem Drain-Kontaktbereich 13 fließende elektrische Strom wird dadurch gesteuert, dass eine an die Gate-Elektrode 9 angelegte Spannung gesteuert wird und dass eine Breite einer Verarmungsschicht gesteuert wird, die in dem Kanalbereich vorgesehen ist, um den zu der Verarmungsschicht fließenden elektrischen Strom zu steuern.
  • Unter Bezugnahme auf 2A–2D wird im Folgenden ein Herstellungsverfahren für den MOSFET des planaren Typs beschrieben. In einem in 2A gezeigten Vorgang wird als Erstes an der oberen Fläche des Substrats 1 des n+-Typs die Drift-Schicht 2 des n-Typs durch Epitaxie ausgeformt, so dass die Drift-Schicht 2 beispielsweise eine Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und eine Dicke von ungefähr 10 μm aufweist.
  • In einem in 2B gezeigten Vorgang wird an der Drift-Schicht 2 eine Maske, die beispielsweise aus LTO (Niedrigtemperaturoxid) hergestellt ist, ausgeformt. Die Maske wird durch Fotolithografie so gemustert, dass Abschnitte der Maske geöffnet sind, unter welchen die Basisbereiche 3 des p-Typs ausgeformt werden. Anschließend wird auf die oberen Flächenabschnitte der Drift-Schicht 2 des n-Typs von oberhalb der Maske eine Störstelle des p-Typs (wie z. B. Al) ionenimplantiert. Nachdem die Maske entfernt worden ist, wird bei ungefähr 1600°C für 30 Minuten ein Aktivierungsglühen durchgeführt, wodurch die Basisbereiche 3 des p-Typs ausgeformt werden. Beispielsweise weist jeder der Basisbereiche 3 des p-Typs die Störstellenkonzentration von ungefähr 1 × 1019 cm–3 und die Tiefe von ungefähr 0,7 μm auf.
  • In einem in 2C gezeigten Vorgang wird die Kanalschicht 4 an den Basisbereichen 3 des p-Typs durch Epitaxie ausgeformt. Beispielsweise weist die Kanalschicht 4 die Störstellenkonzentration von ungefähr 1 × 1016 cm–3 und die Dicke von ungefähr 0,3 μm auf. Anschließend wird an der Kanalschicht 4 eine erste aus LTO hergestellte Maske ausgeformt. Die erste Maske ist durch Fotolithografie gemustert, so dass Abschnitte der ersten Maske geöffnet sind, unter denen die Kontaktbereiche 5 ausgeformt werden. Anschließend wird von oberhalb der ersten Maske aus eine Störstelle des p-Typs (wie z. B. Al) ionenimplantiert. Nachdem die erste Maske entfernt worden ist, wird an einer oberen Fläche des Substrats eine zweite aus LTO hergestellte Maske ausgeformt, und es wird von der unteren Fläche des Substrats 1 eine Störstelle des n-Typs (wie z. B. Phosphor) ionenimplantiert. Nachdem die zweite Maske entfernt worden ist, wird ferner an der oberen Fläche des Substrats eine dritte aus LTO hergestellte Maske ausgeformt. Die dritte Maske ist durch Fotolithografie gemustert, und Abschnitte der dritten Maske sind geöffnet, unter welchen die Source-Bereiche 6 und 7 ausgeformt werden. Anschließend wird eine Störstelle des n-Typs (wie z. B. Phosphor) ionenimplantiert. Nachdem die Maske entfernt worden ist, wird bei ungefähr 1600°C für 30 Minuten ein Aktivierungsglühen durchgeführt. Dadurch werden die implantierte Störstelle des p-Typs und die implantierte Störstelle des n-Typs aktiviert, und die Kontaktbereiche 5, die Source-Bereiche 6 und 7 und der Drain-Kontaktbereich 13 werden ausgeformt.
  • In einem in 2D gezeigten Vorgang wird die Gate-Oxidschicht 8 durch ein pyrogenes Verfahren in einer nassen Umgebung, welche sowohl ein Wasserstoffatom (H) als auch ein Sauerstoffatom (O) aufweist, ausgeformt. In dem gegenwärtigen Vorgang werden die Umgebung und die Temperatur beispielsweise so gesteuert, wie es im Folgenden beschrieben ist.
  • Als Erstes wird die Temperatur von einer Raumtemperatur auf ungefähr 1080°C mit ungefähr 10°C/min in einer Umgebung aus inertem Stickstoff (N2) erhöht. Wenn die Temperatur ungefähr 1080°C erreicht, wird die Umgebung in die nasse (H2O-)Umgebung geändert und die Temperatur wird für ungefähr 60 Minuten beibehalten. Dadurch wird die Gate-Oxidschicht 8, die beispielsweise eine Dicke von 52 nm aufweist, ausgeformt, wie es in 2D gezeigt ist. Anschließend wird die Temperatur mit ungefähr 10°C/min verringert, während die nasse Umgebung beibehalten wird. Die nasse Umgebung wird so lange beibehalten, bis die Temperatur ungefähr 700°C oder weniger beträgt.
  • In dem gegenwärtigen Vorgang wird die nasse Umgebung beibehalten, wenn die Temperatur hoch ist. Dadurch wird an der Schnittstelle zwischen der Gate-Oxidschicht 8 und der Kanalschicht 4 die Schlenkerverbindung durch das Element von H oder von OH beendet. Beispielsweise tritt H oder OH in die Gate-Oxidschicht 8 ein.
  • In einem in 3A gezeigten Vorgang wird eine Polysiliziumschicht, die mit einer Störstelle des n-Typs dotiert ist, beispielsweise bei ungefähr 600°C an der Gate-Oxidschicht 8 ausgeformt. Die Polysiliziumschicht weist beispielsweise eine Dicke von ungefähr 440 nm auf. Anschließend werden die Polysiliziumschicht und die Gate-Oxidschicht 8 unter Verwendung einer Maske gemustert, die aus einem Resist hergestellt ist, der beispielsweise durch Fotolithografie und Ätzen ausgeformt ist. Dadurch wird die Gate-Elektrode 9 ausgeformt.
  • In einem in 3B gezeigten Vorgang wird die Zwischenisolationsschicht 10 ausgeformt. Beispielsweise wird ein BPSG-Film mit einer Dicke von ungefähr 670 nm durch Plasma-CVD bei ungefähr 420°C ausgeformt. Anschließend wird in der nassen Umgebung für 20 Minuten bei ungefähr 930°C ein Rückflussvorgang durchgeführt, wodurch die Zwischenisolationsschicht 10 ausgeformt wird. In dem Rückflussvorgang werden die Temperatur und die Umgebung so gesteuert, wie es in 4 dargestellt ist.
  • Insbesondere wird die Temperatur in der Umgebung aus inertem Stickstoff (N2) von der Raumtemperatur auf ungefähr 700°C erhöht, was niedriger ist als eine Beendigungs-/Desorptionstemperatur. Wenn die Temperatur ungefähr 700°C erreicht, wird die Umgebung in die nasse (H2O-)Umgebung geändert, und die Temperatur wird mit ungefähr 10°C/min auf ungefähr 930°C erhöht. Nachdem die Temperatur ungefähr 930°C erreicht hat, wird für ungefähr 20 Minuten der Rückflussvorgang durchgeführt, während die Temperatur beibehalten wird. Nach dem Rückflussvorgang wird die Temperatur mit ungefähr 10°C/min oder weniger auf ein Niveau unterhalb von ungefähr 700°C verringert, wozu ungefähr 23 Minuten benötigt werden. Die nasse Umgebung wird so lange beibehalten, bis die Temperatur auf ungefähr 700°C verringert worden ist. Nachdem die Temperatur auf ungefähr 700°C verringert worden ist, wird die Umgebung in die N2-Umgebung geändert, und es wird ein Dehydrationsvorgang durchgeführt, wobei die Temperatur auf Raumtemperatur verringert wird, so dass die Zwischenisolationsschicht 10 dehydriert wird.
  • Wenn der Rückflussvorgang bei einer höheren Temperatur als der Beendigungs-/Desorptionstemperatur durchgeführt wird, wird die nasse Umgebung beibehalten. Dadurch wird eingeschränkt, dass H oder OH von der Schlenkerverbindung bei der Schnittstelle zwischen der Gate-Oxidschicht 8 und der Kanalschicht 4 desorbiert. Außerdem wird durch den Rückflussvorgang der Eckabschnitt der Gate-Elektrode 9 abgerundet und oxidiert. Somit werden der Rückflussvorgang der Zwischenisolationsschicht 10 und das Abrunden und Oxidieren des Eckabschnitts der Gate-Elektrode 9 gleichzeitig durchgeführt.
  • In einem in 3C gezeigten Vorgang wird die Zwischenisolationsschicht 10 unter Verwendung einer Maske gemustert, die aus einem Resist hergestellt ist, der beispielsweise durch Fotolithografie und Ätzen ausgeformt ist. Dadurch werden die ersten Kontaktdurchgangsausnehmungen 11a, welche die Kontaktbereiche 5 und die Source-Bereiche 6 und 7 des n+-Typs erreichen, und die zweite Kontaktdurchgangsausnehmung 11b, welche die Gate-Elektrode 9 erreicht, bereitgestellt.
  • In dem gegenwärtigen Vorgang werden die Kontaktdurchgangsausnehmungen 11a und 11b durch Nassätzen und durch Trockenätzen in dieser Reihenfolge bereitgestellt, so dass eine Seitenwandung von jeder der Kontaktdurchgangsausnehmungen 11a und 11b einen stumpfen Winkel aufweist. Wenn beispielsweise die Zwischenisolationsschicht 10 die Dicke von ungefähr 670 nm aufweist, werden das Nassätzen für ein Ätzen von ungefähr 260 nm und das Trockenätzen für ein Ätzen von ungefähr 410 nm durchgeführt, wie es in 5 gezeigt ist. Dadurch wird die Seitenwandung von jeder der Kontaktdurchgangsausnehmungen 11a und 11b in Zweistufenbereichen ausgeformt, welche einen nass geätzten Bereich und einen trocken geätzten Bereich umfassen.
  • Wenn der trocken geätzte Bereich zwischen der Seitenwandung und einer Oberfläche des Substrats (d. h. Oberflächen der Source-Bereiche 6 und 7 oder einer Oberfläche der Gate-Elektrode 9) einen ersten Winkel VA hat, und wenn der nass geätzte Bereich zwischen der Seitenwandung und der Oberfläche des Substrats einen zweiten Winkel VB hat, ist der erste Winkel VA vorzugsweise größer als der zweite Winkel VB. Beispielsweise kann der erste Winkel VA auf 75° oder mehr festgelegt sein, und der zweite Winkel VB kann auf 15° oder weniger festgelegt sein, wie es in 5 dargestellt ist. Der erste Winkel VA wird durch Trockenätzen groß, wodurch ein mikrofeines Element ausgeformt werden kann. Außerdem wird durch Nassätzen ein Winkel zwischen dem nass geätzten Bereich und dem trocken geätzten Bereich ein stumpfer Winkel. Somit weisen Kantenabschnitte bzw. Eckabschnitte der Kontaktdurchgangsausnehmungen 11a und 11b die gleichen Formen auf wie in einem Fall, wo die Eckabschnitte abgerundet sind.
  • Anschließend wird ein inertes Ion, wie z. B. Ar, gesputtert. Wie durch die Pfeile VI in 6 dargestellt ist, werden die Oberfläche und die Eckabschnitte der Zwischenisolationsschicht 10 durch das Ar-Sputtern abgerundet und geglättet. Somit können die Seitenwandungen der Kontaktdurchgangsausnehmungen 11a und 11b ohne einen anderen Rückflussvorgang abgerundet werden. Dadurch wird eingeschränkt, dass die Gate-Elektrode 9 aufgrund eines Rückflussvorgangs oxidiert, der durchgeführt wird, nachdem die Kontaktdurchgangsausnehmungen 11a und 11b vorgesehen sind.
  • In dem in 3C gezeigten Vorgang ist eine aus Ni oder Ti/Ni hergestellte Kontaktmetallschicht derart ausgeformt, dass sie die Kontaktdurchgangsausnehmungen 11a und 11b füllt, und sie ist so gemustert, dass die Kontaktelemente 5a–7a und 9a ausgeformt werden. Die Kontaktelemente 5a–7a und 9a sind mit den Kontaktbereichen 5, den Source-Bereichen 6 und 7 des n+-Typs bzw. der Gate-Elektrode 9 elektrisch gekoppelt. In einem in 3D gezeigten Vorgang wird auf einer Seite der unteren Fläche des Substrats 1 die aus Ni hergestellte Drain-Elektrode 14 derart ausgeformt, dass sie mit dem Drain-Kontaktbereich 13 in Kontakt gelangt. Anschließend wird in einer Ar-Umgebung bei ungefähr 700°C oder weniger ein Elektrodensintervorgang durchgeführt, wodurch die Kontaktelemente 5a–7a und 9a und die Drain-Elektrode 14 Ohm'sche Kontakte ausbilden. In diesem Fall weisen die Kontaktbereiche 5, die Source-Bereiche 6 und 7 des n+-Typs die Gate-Elektrode 9 und der Drain-Kontaktbereich 13 die hohen Störstellenkonzentrationen auf, wodurch die Kontaktelemente 5a–7a und 9a und die Drain-Elektrode 14 die Ohm'schen Kontakte ausreichend ausbilden, wobei kein Erwärmungsvorgang ein einer hohen Temperatur durchgeführt wird.
  • Nach dem in 3D gezeigten Vorgang werden die Source-Elektrode 12, welche das Basisdrahtelektrodenelement 12a, das aus Ti hergestellt ist, und das Drahtelektrodenelement 12b, das aus Al hergestellt ist, umfasst, und der Gate-Draht (nicht dargestellt) ausgeformt, wodurch der MOSFET des planaren Typs in 1 ausgebildet ist.
  • In dem oben beschriebenen Verfahren zur Herstellung des MOSFET des planaren Typs wird die Temperatur auf ungefähr 700°C oder weniger (z. B. auf ungefähr 600°C) verringert, nachdem der Rückflussvorgang zum Ausformen der Zwischen isolationsschicht 10 durchgeführt worden ist, und es wird anschließend in der Umgebung eines inerten Gases der Dehydrationsvorgang durchgeführt. Dadurch wird Feuchtigkeit, die in dem BPSG enthalten ist, welcher die Zwischenisolationsschicht 10 bereitstellt, dehydriert, und es wird eingeschränkt, dass ein Material der Source-Elektrode 12, die an der Zwischenisolationsschicht 10 angeordnet ist, korrodiert.
  • Zusätzlich werden die Eckabschnitte der Gate-Elektrode 9 durch den Rückflussvorgang abgerundet und oxidiert. Sogar wenn der Rückflussvorgang der Zwischenisolationsschicht 10 in der nassen Umgebung durchgeführt wird, wird im Vergleich zu einem Fall, wo das Abrunden und Oxidieren des Eckabschnitts der Gate-Elektrode 9 und der Rückflussvorgang der Zwischenisolationsschicht 10 getrennt durchgeführt werden, somit ein Oxidationsbetrag der Gate-Elektrode 9 verringert. Daher wird eingeschränkt, dass in der nassen Atmosphäre Polysilizium in der Gate-Elektrode 9 oxidiert. Somit kann verhindert werden, dass das ganze Polysilizium in der Gate-Elektrode 9 oxidiert, wodurch die Gate-Elektrode 9 die Funktion einer Gate-Elektrode haben und den Ohm'schen Kontakt ausbilden kann.
  • In dem oben beschriebenen Verfahren wird in der nassen Umgebung ferner kein Erwärmungsvorgang durchgeführt, nachdem die Kontaktdurchgangsausnehmung 11b, welche die Gate-Elektrode 9 erreicht, an der Zwischenisolationsschicht 10 vorgesehen ist. Die Eckabschnitte der Seitenwandungen der Kontaktdurchgangsausnehmungen 11a und 11b werden durch eine Kombination aus Nassätzen, Trockenätzen und Ar-Sputtern abgerundet. Daher wird eingeschränkt, dass ein freigelegter Abschnitt der Gate-Elektrode 9 oxidiert.
  • Zweite Ausführungsform
  • In dem MOSFET in 1 ist das Kontaktelement 9a, welches mit der Gate-Elektrode 9 den Ohm'schen Kontakt ausbildet, aus dem gleichen Material hergestellt wie die Kontaktelemente 5a–7a, welche mit dem Kontaktbereich 5 bzw. den Source-Bereichen 6 und 7 des n+-Typs die Ohm'schen Kontakte ausbilden. Somit werden die erste Kontaktdurchgangsausnehmung 11a und die zweite Kontaktdurchgangsausnehmung 11b in dem gleichen Vorgang ausgeformt, der in 3C gezeigt ist. Als Alternative kann das Kontaktelement 9a aus einem anderen Material als die Kontaktelemente 5a–7a hergestellt sein. Beispielsweise kann ein aus Ti hergestelltes Kontaktelement 9a mit der Gate-Elektrode 9 einen Ohm'schen Kontakt ausbilden, und aus Ni hergestellte Kontaktelemente 5a–7a können mit dem Kontaktbereich 5 bzw. den Source-Bereichen 6 und 7 des n+-Typs Ohm'sche Kontakte ausbilden.
  • In dem gegenwärtigen Fall wird ein MOSFET durch den in 2A–2D und 3A dargestellten Herstellungsvorgängen bis zu dem Vorgang ausgebildet, in welchem die Gate-Elektrode 9 ausgeformt wird. Anschließend wird in einem in 7A gezeigten Vorgang an der Gate-Oxidschicht 8 und an der Gate-Elektrode 9 eine BPSG-Schicht ausgeformt. Die BPSG-Schicht wird unter Verwendung einer Maske gemustert, welche aus einem Resist hergestellt ist, der beispielsweise durch Fotolithografie und Ätzen ausgeformt ist. Dadurch wird die erste Kontaktdurchgangsausnehmung 11a, welche den Kontaktbereich 5 und die Source-Bereiche 6 und 7 erreicht, ausgeformt. In dem gegenwärtigen Vorgang ist die zweite Kontaktdurchgangsausnehmung 11b, welche die Gate-Elektrode 9 erreicht, nicht ausgeformt.
  • Anschließend wird beispielsweise ein Rückflussvorgang für 20 Minuten bei ungefähr 930°C durchgeführt. Dadurch wird die Zwischenisolationsschicht 10 ausgeformt, und die Eckabschnitte der Gate-Elektrode 9 und die Eckabschnitte der ersten Kontaktdurchgangsausnehmung 11a werden abgerundet. In dem Rückflussvorgang werden die Umgebung und die Temperatur beispielsweise so gesteuert, wie es in 4 dargestellt ist.
  • Wenn der Rückflussvorgang bei einer höheren Temperatur als der Beendigungs-/Desorptionstemperatur durchgeführt wird, wird die nasse Umgebung beibehalten. Dadurch wird eingeschränkt, dass H oder OH von der Schlenkerverbindung bei der Schnittstelle zwischen der Gate-Oxidschicht 8 und der Kanalschicht 4 desorbiert. Außerdem wird der Eckabschnitt der Gate-Elektrode 9 durch den Rückflussvorgang abgerundet. Somit werden der Rückflussvorgang der Zwischenisolationsschicht 10 und das Abrunden und Oxidieren des Eckabschnitts der Gate-Elektrode 9 gleichzeitig durchgeführt. In dem gegenwärtigen Fall wird ein Erwärmungsvorgang in einem Zustand durchgeführt, in welchem eine Oberfläche aus SiC durch die erste Kontaktdurchgangsausnehmung 11a freigelegt ist. Die Oberfläche aus SiC wird jedoch bei einer niedrigen Temperatur von ungefähr 900°C selten oxidiert.
  • In einem in 7B gezeigten Vorgang wird ein Vorgang durchgeführt, der dem in 3C gezeigten ähnlich ist. Eine aus Ni hergestellte Kontaktmetallschicht ist derart ausgeformt, dass sie die erste Kontaktdurchgangsausnehmung 11a füllt, und die Kontaktmetallschicht ist gemustert. Dadurch werden die Kontaktelemente 5a–7a, welche mit dem Kontaktbereich 5 bzw. den Source-Bereichen 6 und 7 des n+-Typs elektrisch gekoppelt sind, ausgebildet. Außerdem wird auf der Seite der niedrigeren Oberfläche des Substrats 1 die aus Ni hergestellte Drain-Elektrode 14 derart ausge formt, dass sie mit dem Drain-Kontaktbereich 13 in Kontakt gelangt. Daraufhin wird in einer Ar-Umgebung bei ungefähr 700°C oder weniger ein Elektrodensintervorgang durchgeführt, wodurch die Kontaktelemente 5a–7a und die Drain-Elektrode 14 Ohm'sche Kontakte ausbilden.
  • In einem in 7C gezeigten Vorgang wird die Zwischenisolationsschicht 10 unter Verwendung einer Maske gemustert, die aus einem Resist hergestellt ist, welches beispielsweise durch Fotolithografie und Ätzen ausgeformt ist. Dadurch wird die zweite Kontaktdurchgangsausnehmung 11b, welche die Gate-Elektrode 9 erreicht, ausgebildet.
  • In dem gegenwärtigen Vorgang, der dem in 3C gezeigten Vorgang ähnlich ist, wird ein Nassätzen und ein Trockenätzen in dieser Reihenfolge durchgeführt, so dass die Seitenwandung der zweiten Kontaktdurchgangsausnehmung 11b einen stumpfen Winkel aufweist. Ein Winkel zwischen dem nass geätzten Bereich und dem trocken geätzten Bereich wird das Nassätzen ein stumpfer Winkel. Daher haben die Eckabschnitte der zweiten Kontaktdurchgangsausnehmung 11b die gleiche Form wie in einem Fall, wo die Eckabschnitte abgerundet sind. Außerdem wird ein inertes Ion, wie z. B. Ar, gesputtert, wodurch die Oberfläche der Zwischenisolationsschicht 10 geglättet und die Eckabschnitte der Seitenwandung der zweiten Kontaktdurchgangsausnehmung 11b weiter abgerundet werden. Somit weist die Zwischenisolationsschicht 10 eine ähnliche Form wie in einem Fall auf, wo ein anderer Rückflussvorgang durchgeführt wird.
  • Nach dem in 7C gezeigten Vorgang werden die Source-Elektrode 12, welche den aus Ti hergestellten Basisdrahtelektrodenteil 12a und den aus Al hergestellten Drahtelektrodenteil 12B aufweist, und der Gate-Draht (nicht dargestellt) ausgeformt.
  • Auch in dem gegenwärtigen Herstellungsverfahren wird die Temperatur auf ungefähr 700°C oder weniger (z. B. auf ungefähr 600°C) verringert, nachdem der Rückflussvorgang zum Ausformen der Zwischenisolationsschicht durchgeführt worden ist, und es wird anschließend in der Umgebung eines inerten Gases der Dehydrationsvorgang durchgeführt. Somit werden ähnliche Effekte wie in dem in 2A–3D dargestellten Herstellungsverfahren erzielt. Wenn das Kontaktelement 9a aus einem anderen Material als die Kontaktelemente 5a–7a hergestellt ist, können außerdem die erste Kontaktdurchgangsausnehmung 11a und die zweite Kontaktdurchgangsausnehmung 11b in verschiedenen Vorgängen ausgeformt werden. Wenn die zweite Kontaktdurchgangsausnehmung 11b, welche die Gate-Elektrode 9 erreicht, nach dem Rückflussvorgang ausgeformt wird, wird effektiv eingeschränkt, dass die Gate-Elektrode 9 oxidiert.
  • Dritte Ausführungsform
  • Ein MOSFET in 8 umfasst eine Nitridschicht 20 zum Abschirmen von Sauerstoff in der nassen Umgebung. Die Nitridschicht 20 ist an der oberen Fläche der Gate-Elektrode 9 und an den Seitenwandungen der Gate-Elektrode 9 und der Gate-Oxidschicht 8 ausgebildet, so dass die Schnittstelle zwischen der Gate-Oxidschicht 8 und dem Kanalbereich 4, d. h. ein Abschnitt, in welchem die Schlenkerverbindung durch das Element von H oder von OH beendet wird, von der Nitridschicht 20 bedeckt ist. Dadurch verhindert die Nitridschicht 20, dass Sauerstoff in der nassen Umgebung in den Abschnitt eintritt, in welchem die Schlenkerverbindung durch das Element von H oder von OH beendet wird.
  • Unter Bezugnahme auf 9A–9D wird im Folgenden ein Herstellungsverfahren des MOSFET in 8 beschrieben.
  • Als Erstes wird der MOSFET durch die in 2A–2D und 3A dargestellten Herstellungsvorgängen bis zu dem Vorgang ausgebildet, in welchem die Gate-Elektrode 9 ausgeformt wird. Nach dem in 3A gezeigten Vorgang wird der Eckabschnitt der Gate-Elektrode 9 bei beispielsweise ungefähr 875°C abgerundet und oxidiert.
  • Anschließend wird in einem in 9A gezeigten Vorgang die Nitridschicht 20 an der oberen Fläche der Gate-Elektrode 9 und an den Seitenwandungen der Gate-Elektrode 9 und der Gate-Oxidschicht 8 ausgeformt. Die Nitridschicht 20 weist eine Dicke von ungefähr 50 nm oder mehr, beispielsweise ungefähr 100 nm, auf. Anschließend werden in Vorgängen, die in 9B–9D gezeigt sind, die Zwischenisolationsschicht 10, die Kontaktdurchgangsausnehmungen 11a und 11b, die Kontaktelemente 5a–7a und 9a, die Drain-Elektrode 14 und der Gate-Draht (nicht dargestellt) ausgebildet.
  • In dem gegenwärtigen Herstellungsverfahren wird die Zwischenisolationsschicht 10 ausgeformt, nachdem die Nitridschicht 20 ausgebildet worden ist. Wenn in dem Ausbildungsvorgang der Zwischenisolationsschicht 10 die nasse Umgebung verwendet wird, verhindert daher die Nitridschicht 20, dass Sauerstoff in der nassen Umgebung in den Abschnitt eindringt, in welchem die Schlenkerverbindung durch das Ele ment von H oder von OH beendet wird. Daher wird eingeschränkt, dass die Gate-Elektrode 9 oxidiert.
  • Außerdem wird der MOSFET in 8 durch ein fast gleiches Herstellungsverfahren wie das des MOSFET in 1 ausgeformt, mit Ausnahme des Ausformungsvorgangs der Nitridschicht 20. Dadurch können ähnliche Wirkungen wie bei dem MOSFET in 1 erzielt werden.
  • Vierte Ausführungsform
  • Wenn ein MOSFET, welcher die Nitridschicht 20 aufweist, ausgeformt ist, können die erste Kontaktdurchgangsausnehmung 11a und die zweite Kontaktdurchgangsausnehmung 11b in unterschiedlichen Vorgängen ausgeformt werden, welche zu den in 7A–7C dargestellten Vorgängen ähnlich sind.
  • Insbesondere wird der MOSFET durch die Herstellungsvorgänge, die in 2A–2D und 3A dargestellt sind, bis zu dem Vorgang ausgeformt, bei dem die Gate-Elektrode 9 ausgeformt wird. Nach dem in 3A gezeigten Vorgang wird der Eckabschnitt der Gate-Elektrode 9 beispielsweise bei ungefähr 875°C abgerundet und oxidiert.
  • Anschließend wird in einem in 10A dargestellten Vorgang die Nitridschicht 20 an der oberen Fläche der Gate-Elektrode 9 und an den Seitenwandungen der Gate-Elektrode 9 und der Gate-Oxidschicht 8 ausgebildet. Die Nitridschicht 20 weist eine Dicke von ungefähr 50 nm oder mehr, beispielsweise von ungefähr 100 nm, auf. Anschließend werden in Vorgängen, die in 10B–10D dargestellt sind, die Zwischenisolationsschicht 10, die erste Kontaktdurchgangsausnehmung 11a, die Kontaktelemente 5a–7a, die zweite Kontaktdurchgangsausnehmung 11b, das Kontaktelement 9a, die Drain-Elektrode 14 und der Gate-Draht (nicht dargestellt) ausgeformt.
  • Auch in dem gegenwärtigen Fall wird die Zwischenisolationsschicht 10 ausgeformt, nachdem die Nitridschicht 20 ausgeformt worden ist. Wenn bei dem Ausbildungsvorgang der Zwischenisolationsschicht 10 die nasse Umgebung verwendet wird, verhindert die Nitridschicht 20, dass Sauerstoff in der nassen Umgebung in den Abschnitt eindringt, in dem die Schlenkerverbindung durch das Element von H oder von OH beendet wird. Daher wird eingeschränkt, dass die Gate-Elektrode 9 oxidiert.
  • Außerdem wird der MOSFET in fast gleichen Herstellungsvorgängen ausgebildet, wie sie in 7A–7C dargestellt sind, mit Ausnahme des Ausbildungsvorgangs der Nitridschicht 20. Dadurch können ähnliche Wirkungen wie bei dem MOSFET in 1 erzielt werden.
  • Andere Ausführungsformen
  • In den oben beschriebenen Herstellungsverfahren werden die Temperatur und die Umgebung in dem Rückflussvorgang und in dem Dehydrationsvorgang so gesteuert, wie es in 4 dargestellt ist. Als Alternative können die Temperatur und die Umgebung beispielsweise so gesteuert werden, wie es in 11–14 dargestellt ist.
  • Wie in 11 dargestellt ist, kann der Dehydrationsvorgang mit Verringern der Temperatur mit ungefähr 10°C/min oder weniger durchgeführt werden, nachdem die Temperatur auf ungefähr 700°C verringert worden ist. Wie in 12 dargestellt ist, kann als Alternative der Dehydrationsvorgang mehrere Schritte umfassen, welche unterschiedliche Temperaturverringerungsraten aufweisen.: Beispielsweise kann der Dehydrationsvorgang einen ersten Schritt mit einer Temperaturverringerungsrate von ungefähr 10°C/min oder weniger und einen zweiten Schritt mit einer Temperaturverringerungsrate von ungefähr 5°C/min oder weniger haben. Wie in 13 gezeigt ist, kann der Dehydrationsvorgang einen Schritt zum Aufrechterhalten der Temperatur auf einer vorbestimmten Temperatur für eine vorbestimmte Zeit umfassen. Wie in 14 dargestellt ist, kann alternativ der Dehydrationsvorgang einen Verringerungsschritt und einen Erhöhungsschritt umfassen. Bei dem Verringerungsschritt wird die Temperatur auf eine erste vorbestimmte Temperatur mit einer Temperaturverringerungsrate von ungefähr 10°C/min oder weniger verringert, und bei dem Erhöhungsschritt wird die Temperatur von der ersten vorbestimmten Temperatur auf eine zweite vorbestimmte Temperatur mit einer Temperaturerhöhungsrate von 10°C/min oder weniger erhöht. In dem gegenwärtigen Fall ist es dann, wenn die Temperatur auf eine Temperatur oberhalb von ungefähr 700°C erhöht wird, notwendig, die Umgebung eines inerten Gases erneut in die nasse Umgebung oder in die Wasserstoffumgebung wechseln. Somit liegt die zweite vorbestimmte Temperatur vorzugsweise bei ungefähr 700°C oder weniger. Nach dem Erhöhungsschritt kann die Temperatur für eine vorbestimmte Zeit auf der zweiten vorbestimmten Temperatur gehalten werden. Die Temperatur kann auf jedem Punkt in dem Dehydrationsvorgang gehalten werden, der in 11–14 dargestellt ist.
  • In den oben beschriebenen Herstellungsverfahren beinhaltet die Umgebung eines inerten Gases Stickstoffgas. Als Alternative kann die Umgebung eines inerten Gases auch Argongas enthalten.
  • Die MOSFET-Struktur in der SiC-Halbleitervorrichtung ist nicht auf den MOSFET des planaren Typs begrenzt, sondern sie kann jeder MOSFET sein, der durch ein Verfahren hergestellt wird, welches Folgendes beinhaltet: einen Schritt zum Bereitstellen eines aus SiC hergestellten Substrats, einen Schritt zum Ausformen eines aus SiC hergestellten Kanalbereichs an dem Substrat, einen Schritt zum Ausformen eines ersten Störstellenbereichs und eines zweiten Störstellenbereichs, die jeweils auf einer stromaufwärtigen Seite und einer stromabwärtigen Seite eines elektrischen Flusses hinsichtlich des Kanalbereichs als ein Kanal eines elektrischen Stroms angeordnet sind, einen Schritt zum Ausformen einer Gate-Isolationsschicht an dem Kanalbereich und einen Schritt zum Ausformen einer Gate-Elektrode an der Gate-Isolationsschicht. In der SiC-Halbleitervorrichtung werden ein Kanal, welcher in dem Kanalbereich ausgeformt wird, und ein elektrischer Strom, der zwischen dem ersten Störstellenbereich und dem zweiten Störstellenbereich fließt, durch Steuern einer an die Gate-Elektrode angelegten Spannung gesteuert.
  • Beispielsweise in dem oben beschriebenen MOSFET des planaren Typs umfasst der erste Störstellenbereich die Source-Bereiche 6 und 7 des n+-Typs und der zweite Störstellenbereich umfasst den Drain-Kontaktbereich 13. Wenn die Störstellenkonzentration des Substrats 1 hoch ist, ist der Drain-Kontaktbereich 13 nicht erforderlich. In dem Fall wird das Substrat 1 der zweite Störstellenbereich 2. Außerdem hat in dem oben beschriebenen MOSFET des planaren Typs die Gate-Oxidschicht 8 die Funktion der Gate-Isolationsschicht. Als Alternative kann eine andere Gate-Isolationsschicht verwendet werden, die eine andere Struktur hat (wie z. B. eine laminierte Schicht aus einer Oxidschicht und aus einer Nitridschicht).
  • Wenn eine Ausrichtung einer Kristallfläche beschrieben wird, muss ursprünglich über einer gewünschten Figur ein Strich angeordnet sein. Der Strich ist jedoch in der gegenwärtigen Anmeldung vor der Figur angeordnet.
  • Erfindungsgemäß weist ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, die eine MOS-Struktur aufweist, Folgendes auf: Bereitstellen eines Substrats 1, das aus Siliziumkarbid hergestellt ist, und Ausformen eines Kanalbereichs 4, eines ersten Störstellenbereichs 6, 7, eines zweiten Störstellenbereichs 1, 13, einer Gate-Isolationsschicht 8 und einer Gate-Elektrode 9, um an dem Substrat 1 ein Halbleiterelement auszuformen. Außerdem ist an dem Halbleiterelement ein Film ausgeformt, um ein Material einer Zwischenisolationsschicht 10 bereitzustellen, und es wird in einer nassen Umgebung bei einer Temperatur von ungefähr 700°C oder mehr ein Rückflussvorgang durchgeführt, so dass die Zwischenisolationsschicht 10 aus dem Film ausgebildet wird. Ferner wird in einer Umgebung eines inerten Gases bei ungefähr 700°C oder weniger ein Dehydrationsvorgang durchgeführt, nachdem der Rückflussvorgang durchgeführt worden ist.

Claims (12)

  1. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung, die eine Metalloxidhalbleiterstruktur aufweist, mit den folgenden Schritten: Bereitstellen eines Substrats (1), das aus Siliziumkarbid hergestellt ist; Ausformen eines Kanalbereichs (4), der aus Siliziumkarbid hergestellt ist, an dem Substrat (1), worin der Kanalbereich (4) einen Kanal eines elektrischen Stroms vorsieht; Ausformen eines ersten Störstellenbereichs (6, 7) an dem Substrat (1) auf einer stromaufwärtigen Seite des Kanals eines elektrischen Stroms; Ausformen eines zweiten Störstellenbereichs (1, 13) an dem Substrat (1) auf einer stromabwärtigen Seite des Kanals eines elektrischen Stroms; Ausformen einer Gate-Isolationsschicht (8) an einer Oberfläche des Kanalbereichs (4); Ausformen einer Gate-Elektrode (9) an der Gate-Isolationsschicht (8), um ein Halbleiterelement auszuformen; Ausformen eines Films an dem Halbleiterelement, um ein Material einer Zwischenisolationsschicht (10) vorzusehen; Durchführen eines Reflow-Verfahrens bei einer Temperatur von 700°C oder mehr in einer nassen Umgebung, so dass die Zwischenisolationsschicht (10) aus dem Film gebildet wird; Verringern der Temperatur auf 700°C oder weniger nach dem Durchführen des Reflow-Verfahrens; Ändern der nassen Umgebung in eine Umgebung eines inerten Gases, nachdem die Temperatur auf 700°C oder weniger verringert worden ist; und Durchführen eines Dehydrationsvorgangs in der Umgebung eines inerten Gases, so dass die Zwischenisolationsschicht dehydriert wird, worin: der Kanalbereich (4) einen Kanal des Halbleiterelements vorsieht; und der Kanal dadurch gesteuert wird, dass eine an die Gate-Elektrode (9) angelegte Spannung gesteuert wird, sodass ein elektrischer Strom gesteuert wird, der zwischen dem ersten Störstellenbereich (6, 7) und dem zweiten Störstellenbereich (1, 13) fließt.
  2. Verfahren nach Anspruch 1, worin die Umgebung eines inerten Gases Stickstoffgas beinhaltet.
  3. Verfahren nach Anspruch 1, worin die Umgebung eines inerten Gases Argongas umfasst.
  4. Verfahren nach einem der Ansprüche 1–3, worin das Verringern der Temperatur auf 700°C oder weniger mit einer Temperaturverringerungsrate von 10°C/min oder weniger durchgeführt wird.
  5. Verfahren nach einem der Ansprüche 1–4, worin der Dehydrationsvorgang durchgeführt wird, wobei die Temperatur mit 10°C/min oder weniger verringert wird.
  6. Verfahren nach Anspruch 5, worin der Dehydrationsvorgang durchgeführt wird, wobei die Temperatur bei einer festen Rate von 10°C/min oder weniger verringert wird.
  7. Verfahren nach Anspruch 5, worin: der Dehydrationsvorgang einen ersten Schritt und einen zweiten Schritt umfasst; die Temperatur mit einer ersten Rate in dem ersten Schritt verringert wird; die Temperatur mit einer zweiten Rate in dem zweiten Schritt verringert wird, und die erste Rate 10°C/min oder weniger und die zweite Rate weniger als die erste Rate betragen.
  8. Verfahren nach Anspruch 5, worin: der Dehydrationsvorgang einen ersten Schritt und einen zweiten Schritt umfasst; die Temperatur in dem ersten Schritt auf eine erste vorbestimmte Temperatur mit einer Temperaturverringerungsrate von 10°C/min oder weniger verringert wird; und die Temperatur in dem zweiten Schritt von der ersten vorbestimmten Temperatur auf eine zweite vorbestimmte Temperatur mit einer Temperaturerhöhungsrate von 10°C/min oder weniger erhöht wird.
  9. Verfahren nach Anspruch 8, worin die zweite vorbestimmte Temperatur 700°C oder weniger beträgt.
  10. Verfahren nach Anspruch 9, worin der Dehydrationsvorgang ferner einen dritten Schritt umfasst; und die Temperatur in dem dritten Schritt auf der zweiten vorbestimmten Temperatur für eine vorbestimmte Zeit gehalten wird.
  11. Verfahren nach einem der Ansprüche 7–10, worin der Dehydrationsvorgang ferner einen Schritt zum Beibehalten der Temperatur auf der vorbestimmten Temperatur für eine vorbestimmte Zeit umfasst.
  12. Verfahren nach einem der Ansprüche 1–11, worin das Halbleiterelement an einer Fläche A des Substrats (1) ausgeformt ist.
DE102007051176A 2006-10-30 2007-10-25 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Expired - Fee Related DE102007051176B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-294158 2006-10-30
JP2006294158A JP5098295B2 (ja) 2006-10-30 2006-10-30 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102007051176A1 DE102007051176A1 (de) 2008-05-08
DE102007051176B4 true DE102007051176B4 (de) 2010-06-17

Family

ID=39265148

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007051176A Expired - Fee Related DE102007051176B4 (de) 2006-10-30 2007-10-25 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US7645658B2 (de)
JP (1) JP5098295B2 (de)
KR (1) KR100986807B1 (de)
CN (1) CN101174569B (de)
DE (1) DE102007051176B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098294B2 (ja) * 2006-10-30 2012-12-12 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5588670B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置
JP5588671B2 (ja) 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
JP5672685B2 (ja) * 2009-09-29 2015-02-18 富士電機株式会社 半導体装置の製造方法
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
JP6168732B2 (ja) * 2012-05-11 2017-07-26 株式会社日立製作所 炭化珪素半導体装置およびその製造方法
JP6297783B2 (ja) * 2013-03-08 2018-03-20 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2014156791A1 (ja) * 2013-03-29 2014-10-02 富士電機株式会社 半導体装置および半導体装置の製造方法
US20150108500A1 (en) * 2013-10-18 2015-04-23 Infineon Technologies Austria Ag Semiconductor Device and Method of Manufacturing the Same
US20150236151A1 (en) * 2014-02-18 2015-08-20 General Electric Company Silicon carbide semiconductor devices, and methods for manufacturing thereof
WO2016039074A1 (ja) * 2014-09-09 2016-03-17 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6288298B2 (ja) 2014-11-12 2018-03-07 富士電機株式会社 炭化珪素半導体スイッチング素子およびその製造方法
CN105118786A (zh) * 2015-09-06 2015-12-02 国网智能电网研究院 一种碳化硅mosfet功率器件的制造方法
JP6530361B2 (ja) * 2016-10-07 2019-06-12 トヨタ自動車株式会社 半導体装置
CN116364758B (zh) * 2023-03-30 2023-11-14 苏州龙驰半导体科技有限公司 SiC MOS器件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013266A1 (en) * 2001-03-28 2003-01-16 National Inst. Of Advanced Ind. Science And Tech. Manufacturing method of semiconductor devices
US20070045631A1 (en) * 2005-08-31 2007-03-01 Denso Corporation Silicon carbide semiconductor device having high channel mobility and method for manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63169047A (ja) * 1987-01-06 1988-07-13 Yamaguchi Nippon Denki Kk 半導体装置
CA1313571C (en) 1987-10-26 1993-02-09 John W. Palmour Metal oxide semiconductor field-effect transistor formed in silicon carbide
JP2691385B2 (ja) 1991-10-29 1997-12-17 株式会社半導体エネルギー研究所 半導体メモリー装置
JPH0737977A (ja) 1993-06-28 1995-02-07 Nikon Corp 半導体装置
JP3220300B2 (ja) 1993-07-16 2001-10-22 株式会社東芝 半導体装置の製造方法
JP3481287B2 (ja) * 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5766992A (en) 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
US5731236A (en) 1997-05-05 1998-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. Process to integrate a self-aligned contact structure, with a capacitor structure
KR100230651B1 (ko) 1997-06-16 1999-11-15 윤종용 습식 산화를 이용한 박막의 산화막 형성 방법
US6177344B1 (en) * 1998-11-25 2001-01-23 Applied Materials, Inc. BPSG reflow method to reduce thermal budget for next generation device including heating in a steam ambient
US6309928B1 (en) 1998-12-10 2001-10-30 Taiwan Semiconductor Manufacturing Company Split-gate flash cell
JP2000260867A (ja) 1999-03-09 2000-09-22 Toshiba Corp 半導体装置および半導体装置の製造方法
US6548842B1 (en) 2000-03-31 2003-04-15 National Semiconductor Corporation Field-effect transistor for alleviating short-channel effects
US6649480B2 (en) * 2000-12-04 2003-11-18 Amberwave Systems Corporation Method of fabricating CMOS inverter and integrated circuits utilizing strained silicon surface channel MOSFETs
US6559068B2 (en) * 2001-06-28 2003-05-06 Koninklijke Philips Electronics N.V. Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP2003309262A (ja) * 2002-04-17 2003-10-31 Denso Corp 炭化珪素半導体装置およびその製造方法
US7338869B2 (en) 2002-06-28 2008-03-04 National Institute Of Advanced Industrial Science And Technology Semiconductor device and its manufacturing method
JP3961399B2 (ja) * 2002-10-30 2007-08-22 富士通株式会社 半導体装置の製造方法
DE102005017814B4 (de) 2004-04-19 2016-08-11 Denso Corporation Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
JP2005311163A (ja) * 2004-04-23 2005-11-04 Ishikawajima Harima Heavy Ind Co Ltd リフロー処理装置
JP4929579B2 (ja) * 2004-10-26 2012-05-09 日産自動車株式会社 半導体装置の製造方法
US7446006B2 (en) 2005-09-14 2008-11-04 Freescale Semiconductor, Inc. Semiconductor fabrication process including silicide stringer removal processing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030013266A1 (en) * 2001-03-28 2003-01-16 National Inst. Of Advanced Ind. Science And Tech. Manufacturing method of semiconductor devices
US20070045631A1 (en) * 2005-08-31 2007-03-01 Denso Corporation Silicon carbide semiconductor device having high channel mobility and method for manufacturing the same

Also Published As

Publication number Publication date
JP2008112824A (ja) 2008-05-15
US20080102585A1 (en) 2008-05-01
CN101174569A (zh) 2008-05-07
US7645658B2 (en) 2010-01-12
KR100986807B1 (ko) 2010-10-08
KR20080039244A (ko) 2008-05-07
JP5098295B2 (ja) 2012-12-12
DE102007051176A1 (de) 2008-05-08
CN101174569B (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
DE102007051176B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102007051177B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE102009056453B4 (de) Siliciumcarbidhalbleitervorrichtung und Herstellungsverfahren dafür
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE19931324B4 (de) Siliciumcarbid-MOS-Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102005009000B4 (de) Vertikales Halbleiterbauelement vom Grabenstrukturtyp und Herstellungsverfahren
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE102011080841B4 (de) Verfahren zur Fertigung einer Siliciumcarbid-Halbleitervorrichtung
DE102015117286B4 (de) Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102009032274A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102011085331B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102014107325A1 (de) Halbleiterbauelement
DE102014117780A1 (de) Halbleiterbauelement mit einer Grabenelektrode
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE102011086500A1 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE102011088867A1 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE102009021718A1 (de) Halbleitervorrichtung aus Siliciumcarbid und Verfahren zu ihrer Herstellung
DE112008002270T5 (de) MOS-Strukturen mit einem geringeren Kontaktwiderstand und Verfahren zu deren Herstellung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee