-
Die
Offenbarung betrifft eine IPS-Flüssigkristallanzeigevorrichtung
(in-plane switching) und insbesondere ein Arraysubstrat für eine IPS-Flüssigkristallanzeigevorrichtung
(IPS-LCD-Vorrichtung) und ein Herstellungsverfahren für das Arraysubstrat
mit einer höheren
Bildschirmqualität
und einem verbesserten Öffnungsverhältnis.
-
Herkömmliche
LCD-Vorrichtungen verwenden die optische Anisotropie und die Polarisation
von Flüssigkristallmolekülen zum
Anzeigen von Bildern. Die Flüssigkristallmoleküle weisen
Ausrichtungseigenschaften auf, die sich auf die Anordnung einer Mehrzahl
von Molekülen
beziehen, was von ihrer dünnen
und langen Form herrührt.
Die Anordnung von Flüssigkristallmolekülen und
ihre Richtung kann durch Anlegen eines elektrischen Felds gesteuert werden.
Folglich werden die Polarisationseigenschaften von Licht auf der
Basis der Anordnung der Flüssigkristallmoleküle geändert, wenn
das elektrische Feld an die Flüssigkristallmoleküle angelegt wird,
was es einer LCD-Vorrichtung ermöglicht,
Bilder anzuzeigen.
-
Unter
den herkömmlichen
Arten von LCD-Vorrichtungen befinden sich Aktiv-Matrix-LCD (AM-LCD)-Vorrichtungen,
die Dünnschichttransistoren
(TFTs) aufweisen, die matrixförmig
angeordnet sind. Aktiv-Matrix-LCD-Vorrichtungen sind aufgrund ihrer
hohen Auflösung
und ihrer überragenden
Fähigkeit
bei der Anzeige bewegter Bilder Gegenstand relativ umfangreicher
Forschungs- und Entwicklungstätigkeiten.
-
Eine
LCD-Vorrichtung weist ein erstes Substrat, ein zweites Substrat
und eine dazwischen eingebrachte Flüssigkristallschicht auf. Eine
gemeinsame Elektrode und eine Pixelelektrode sind jeweils auf dem
ersten bzw. dem zweiten Substrat gebildet. Das erste und das zweite
Substrat können
jeweils als Farbsubstrat bzw. als Arraysubstrat bezeichnet werden.
Die Flüssigkristallschicht
wird durch ein vertikales elektrisches Feld angesteuert, das zwischen
der gemeinsamen Elektrode und den Pixelelektroden induziert wird.
Obwohl LCD-Vorrichtungen dazu neigen, eine gute (Licht)-Durchlässigkeit
und ein gutes Öffnungsverhältnis zu
haben, weisen LCD-Vorrichtungen, die ein vertikales elektrisches
Feld verwenden, einen engen Blickwinkel auf. Eine IPS-LCD-Vorrichtung kann
einen breiteren Blickwinkel aufweisen.
-
1 ist
eine schematische Querschnittsansicht einer herkömmlichen IPS-LCD-Vorrichtung.
Wie in 1 gezeigt, weist diese IPS-LCD-Vorrichtung 1 ein
Arraysubstrat AS, ein Farbfiltersubstrat CS und eine Flüssigkristallschicht
LC auf. Das Arraysubstrat AS und das Farbfiltersubstrat CS sind
einander benachbart und die Flüssigkristallschicht
ist dazwischen eingebracht. Das Arraysubstrat AS weist ein erstes
Substrat 10 mit einem Pixelbereich P, einem Dünnschichttransistor
(TFT) T, einer Mehrzahl von gemeinsamen Elektroden 30 und
einer Mehrzahl von Pixelelektroden 32 auf. Der TFT T, die
Mehrzahl von gemeinsamen Elektroden 30 und die Mehrzahl
von Pixelelektroden 32 sind im Pixelbereich P gebildet. Der
TFT T ist in dem Pixelbereich P angeordnet und weist eine Gateelektrode 14,
eine Halbleiterschicht 18, eine Sourceelektrode 20 und
eine Drainelektrode 22 auf. Die Source- und Drainelektroden 20 und 22 sind
voneinander getrennt. Die Mehrzahl von gemeinsamen Elektroden 30 und
die Mehrzahl von Pixelelektroden 32 sind auf der gleichen
Schicht gebildet. Die Mehrzahl von gemeinsamen Elektroden 30 und
die Mehrzahl von Pixelelektroden 32 sind parallel zueinander
und abwechselnd angeordnet.
-
Obwohl
nicht gezeigt, ist eine Gateleitung, die mit der Gateelektrode 14 elektrisch
gekoppelt ist, entlang einer ersten Richtung auf dem ersten Substrat 10 gebildet
und eine Datenleitung ist mit der Sourceelektrode 20 entlang
einer zweiten Richtung auf dem ersten Substrat 10 gekoppelt.
Die Gateleitung kreuzt die Datenleitung, so dass der Pixelbereich
P definiert wird. Zusätzlich
ist eine gemeinsame Leitung, die mit der Mehrzahl von gemeinsamen
Elektroden 30 elektrisch gekoppelt ist und parallel zur
Gateleitung ist, entlang einer ersten Richtung auf dem ersten Substrat 10 gebildet.
-
Das
Farbfiltersubstrat CS weist ein zweites Substrat 40, eine
Schwarzmatrix 42 und eine Farbfilterschicht 34 auf.
Die Schwarzmatrix 42 schirmt Abschnitte außer die
Mehrzahl von Pixelbereiche P ab. Die Farbfilterschicht 34 ist
auf der Schwarzmatrix 42 gebildet und entspricht der Mehrzahl
von Pixelbereichen P. Insbesondere weist die Farbfilterschicht 34 einen
roten Sub-Farbfilter 34a, einen grünen Sub-Farbfilter 34b und
einen blauen Sub-Farbfilter (nicht gezeigt) auf. Die Flüssigkristallschicht
LC wird von einem horizontalen elektrischen Feld 45 angesteuert,
das zwischen den gemeinsamen Elektroden 30 und den Pixelelektroden 32 induziert
wird.
-
2 ist
eine schematische Draufsicht eines Arraysubstrats einer herkömmlichen
IPS-LCD-Vorrichtung. Das Arraysubstrat in 2 wird durch
einen Vier-Masken-Prozess hergestellt. Wie in 2 gezeigt
ist, ist eine Gateleitung 54 entlang einer ersten Richtung
auf einem Substrat 50 gebildet und eine Datenleitung 92 ist
entlang einer zweiten Richtung auf dem Substrat 50 gebildet.
Die Gateleitung 54 kreuzt die Datenleitung 92,
so dass ein Pixelbereich P definiert wird. Ein Gatepad 56 ist
an einem Ende der Gateleitung 54 angeordnet und ein Datenpad 94 ist an
einem Ende der Datenleitung 54 angeordnet. Eine gemeinsame
Leitung 58 ist parallel zur Gateleitung 54 und
davon getrennt gebildet. Ein Gatepad-Anschluss GP, der den Gatepad 56 kontaktiert,
ist auf dem Gatepad 56 angeordnet und ein Datenpadanschluss
DP, der das Datenpad 94 kontaktiert, ist auf dem Datenpad 94 angeordnet.
-
Ein
TFT T, der eine Gateelektrode 52, eine aktive Schicht 84,
eine ohmsche Kontaktschicht (nicht gezeigt), eine Sourceelektrode 88 und
eine Drainelektrode 90 aufweist, ist an einer Kreuzung
der Gate- und Datenleitung 54 und 92 angeordnet.
Die Gateelektrode 52 ist mit der Gateleitung 54 elektrisch gekoppelt.
Die aktive Schicht 84 ist auf der Gateelektrode 52 angeordnet
und die ohmsche Kontaktschicht (nicht gezeigt) ist auf der aktiven
Schicht 84 angeordnet. Die Source- und Drainelektroden 88 und 90 sind
auf der ohmschen Kontaktschicht (nicht gezeigt) angeordnet, und
die Source- und Drainelektroden 88 und 90 weisen
einen Abstand zueinander auf. Die Sourceelektrode 88 ist
mit der Datenleitung 92 elektrisch gekoppelt. Eine Mehrzahl
von Pixelelektroden 99, die mit den Drainelektroden 90 gekoppelt sind,
sind im Pixelbereich P angeordnet. Eine Mehrzahl von gemeinsamen
Elektroden 97, die mit der gemeinsamen Leitung 58 gekoppelt
sind, sind im Pixelbereich P angeordnet. Die Mehrzahl von Pixelelektroden 99 sind
abwechselnd mit der Mehrzahl von gemeinsamen Elektroden 97 angeordnet.
-
Da
die Sourceelektrode 88, die Drainelektrode 90,
die Datenleitung 92 und die aktive Schicht 84 unter
Verwendung einer einzelnen Maske gebildet sind, weisen sie die gleiche
Form auf. Demzufolge erstreckt sich eine intrinsische amorphe Siliziumschicht 72 über die
Sourceelektrode 88, die Drainelektrode 90 und
die Datenleitung 92 hinweg. Die intrinsische amorphe Siliziumschicht 72 und
die aktive Schicht 84 werden mit Licht bestrahlt, so dass
ein Photostrom erzeugt wird. Der Photostrom kann einen Off-Strom in
dem TFT T erzeugen, so dass Eigenschaften des TFT T verschlechtert
werden. Zusätzlich
kann der Lichtleckagestrom eine Kopplung von Signalen in der Datenleitung 92 und
der Pixelelektrode 99 verursachen, was eine Störung der
angezeigten Bilder, einschließlich
eines wellenförmigen
Rauschens ("wavy noise") auf einem Bild,
erzeugen kann. Wie oben diskutiert wird, können der Off-Strom und daraus
resultierende Bildfehler aufgrund dessen erzeugt werden, dass die
Sourceelektrode 88, die Drainelektrode 90, die
Datenleitung 92 und die aktive Schicht 84 unter Verwendung
einer einzelnen Maske gebildet werden.
-
Die 3A bis 3H, 4A bis 4H, 5A bis 5H und 6A bis 6H sind schematische
Querschnittsansichten, die entlang der Linien „III-III", „IV-IV", „V-V", „VI-VI" aus 2 genommen
sind, die einen Herstellungsprozess eines Arraysubstrats einer herkömmlichen
IPS-LCD-Vorrichtung zeigt.
-
Die 3A, 4A, 3A, 4A, 5A und 6A zeigen
einen ersten Maskenprozess. Wie in den 3A, 4A, 5A und 6A gezeigt
ist, weist ein Substrat 50 einen Pixelbereich P einschließlich einem
Schaltbereich S, einem Gatebereich GA, einem Datenbereich DA und einem
Bereich eines gemeinsamen Signals (gemeinsamer Signal-Bereich) CA
auf. Eine Gateleitung (nicht gezeigt), ein Gatepad 56 und
eine Gateelektrode 52 werden auf dem Substrat 50 gebildet.
Das Gatepad 56 ist in dem Gatebereich GA gebildet und an
einem Ende der Gateleitung angeordnet. Die Gateelektrode 52 ist
mit der Gateleitung gekoppelt und im Schaltbereich S angeordnet.
Eine gemeinsame Leitung, die zur Gateleitung parallel aber davon
getrennt ist, wird im gemeinsamen Signalbereich CA gebildet.
-
Die 3B bis 3F, 4B bis 4F, 5B bis 5F und 6B bis 6F zeigen
einen zweiten Maskenprozess. Wie in den 3B, 4B, 5B und 6B gezeigt
ist, werden eine Gateisolationsschicht 60, eine intrinsische
amorphe Silizium (a-Si:H)-Schicht 62, eine Störstellen-dotierte amorphe
Siliziumschicht (n+ oder p+ -a-Si:H)-Schicht 64 und
eine erste leitfähige
Metallschicht 66 nacheinander auf dem Substrat 50 einschließlich der
Gateelektrode 52, der Gateleitung, dem Gatepad 56 und der
gemeinsamen Leitung 58 gebildet. Eine Schicht aus lichtempfindlichem
Material (lichtempfindliche Materialschicht) 68 wird auf
der ersten leitfähigen Metallschicht 66 gebildet,
indem ein Fotolack aufgetragen wird. Dann wird eine Maske M mit
einem Transmissionsbereich TA, einem Abschirmbereich SA und einem
Halb-Transmissionsbereich
HTA über der
lichtempfindlichen Materialschicht 68 angeordnet.
-
Der
Transmissionsbereich TA weist eine relativ hohe Lichtdurchlässigkeit
auf, so dass Licht durch den Transmissionsbereich TA hindurch die chemischen
Eigenschaften der lichtempfindlichen Materialschicht 68 ändern kann.
Der Abschirmbereich SA schirmt Licht vollständig ab. Der Halb-Transmissionsbereich
HTA weist eine Schlitzstruktur oder eine halb-lichtdurchlässige Schicht
auf, so dass die Intensität
oder Durchlässigkeit
von Licht durch die Halb-Transmissionsbereich
HTA verringert werden kann. Demzufolge ist die Lichtdurchlässigkeit des
Halb-Transmissionsbereichs HTA kleiner als die des Transmissionsbereichs
TA und größer als
die des Abschirmbereichs SA. Der Halb-Transmissionsbereich HTA mit Abschirmbereichen
SA auf beiden Seiten des Halb-Transmissionsbereichs HTA entspricht
dem Schaltbereich S, wie in 3B. Einer
der Abschirmbereiche SA schirmt einen Abschnitt des Pixelbereichs
P ab. Der Transmissionsbereich TA entspricht dem anderen Abschnitt
des Pixelbereichs P und des Gatebereichs GA. Der Abschirmbereich
SA entspricht dem Datenbereich DA, wie in 4B. Die lichtempfindliche
Materialschicht 68 wird durch die Maske M hindurch Licht
ausgesetzt.
-
Wie
in den 3C, 4C, 5C und 6C gezeigt
ist, wird die lichtempfindliche Materialschicht 68 (aus
den 3B, 4B, 5B und 6B)
entwickelt, so dass erste und zweite lichtempfindliche Strukturen 70a und 70b jeweils
in dem Schaltbereich S und dem Datenbereich DA entwickelt werden.
Die erste lichtempfindliche Struktur 70a, die der Gateelektrode 52 entspricht,
weist einen Abschnitt mit einer relativ geringeren Dicke als andere
Abschnitt auf. Die erste leitfähige
Metallschicht 66 wird durch die erste und zweite lichtempfindliche Struktur 70a und 70b hindurch
belichtet. Die erste leitfähige
Metallschicht 66, die Störstellen-dotierte amorphe Siliziumschicht 64 und
die intrinsische amorphe Siliziumschicht 62 werden geätzt unter
Verwendung der ersten und zweiten lichtempfindlichen Struktur 70a und 70b als Ätzmaske.
Zum Beispiel können,
nachdem die erste leitfähige
Metallschicht 66 geätzt
wurde, die Störstellen-dotierte amorphe
Siliziumschicht 64 und die intrinsische amorphe Siliziumschicht 62 unter
Verwendung eines Trockenätzverfahrens
geätzt
werden. Das Ätzen
kann von dem Typ der ersten leitfähigen Metallschicht 66 abhängen.
-
Wie
in den 3D, 4D, 5D und 6D gezeigt
ist, werden eine erste Halbleiterstruktur 76, einschließlich einer
intrinsischen amorphen Siliziumstruktur 72 und einer Störstellen-dotierten amorphen
Siliziumstruktur 74, und eine erste Metallstruktur 78 in
dem Schaltbereich S unter der ersten lichtempfindlichen Struktur 70a gebildet.
Eine zweite Halbleiterstruktur 80, die sich von der ersten
Halbleiterstruktur 76 erstreckt, und eine zweite Metallstruktur 82,
die sich von der ersten Metallstruktur 78 erstreckt, werden
in dem Datenbereich DA unter der zweiten lichtempfindlichen Struktur 70b gebildet. Dann
werden die erste und die zweite lichtempfindliche Struktur 70a und 70b teilweise
entfernt.
-
Wie
in den 3E, 4E, 5E und 6E gezeigt
ist, wird die erste Metallstruktur 78, die der Gateelektrode 52 und
beiden Seiten der ersten lichtempfindlichen Struktur 70a entspricht,
freigelegt. In ähnlicher
Weise wird die zweite Metallstruktur 82 auf beiden Seiten
der zweiten lichtempfindlichen Struktur 70b ebenfalls freigelegt.
Insbesondere wird ein Abschnitt der ersten lichtempfindlichen Struktur 70a mit
einer relativ geringen Dicke vollständig entfernt, so dass die
erste Metallstruktur 78 freigelegt wird. Der andere Abschnitt
der ersten lichtempfindlichen Struktur 70a und die zweite
lichtempfindliche Struktur 70b werden teilweise entfernt.
-
Wie
in den 3F, 4F, 5F und 6F gezeigt
ist, werden die erste Metallstruktur 78 (aus 3E),
die durch die erste lichtempfindliche Struktur 70a freigelegt
ist, und die Störstellen-dotierte amorphe
Siliziumstruktur 74 (aus 3E) unter
der freigelegten ersten Metallstruktur 78 unter Verwendung
der ersten lichtempfindlichen Struktur 70a geätzt, so
dass eine aktive Schicht 84, eine ohmsche Kontaktschicht 86,
eine Sourceelektrode 88 und eine Drainelektrode 90 gebildet
werden. Die aktive Schicht 84 ist auf der Gateisolationsschicht 60 angeordnet
und entspricht der Gateelektrode 52. Die ohmsche Kontaktschicht 86 ist
auf der aktiven Schicht 84 angeordnet. Die Source- und
Drainelektroden 88 und 90 sind auf der ohmschen Kontaktschicht 86 angeordnet
und voneinander getrennt. Da die erste Metallstruktur 78 (aus 3E)
und die Störstellen-dotierte amorphe
Siliziumstruktur 74 (aus 3E) geätzt werden,
so dass die Sourceelektrode 88, die Drainelektrode 90 und
die ohmsche Kontaktschicht 86 gebildet werden, wird die
aktive Schicht 84 durch die Sourceelektrode 88,
die Drainelektrode 90 und die ohmsche Kontaktschicht 86 freigelegt.
Die freigelegte aktive Schicht 84 ist als Kanal definiert.
Wenn die Störstellen-dotierte
amorphe Siliziumstruktur 74 (aus 3E) geätzt wird,
wird die aktive Schicht 84 überätzt, so dass auf der aktiven
Schicht 84 keine Störstellen
bleiben.
-
Die
zweite Metallschicht 82 (aus 4E) und
die Störstellen-dotierte
amorphe Siliziumstruktur 74 einer zweiten Halbleiterstruktur 80 können gleichzeitig
unter Verwendung der zweiten lichtempfindlichen Struktur 70b geätzt werden,
so dass eine Datenleitung 94 in dem Datenbereich DA gebildet
wird. Die Datenleitung 92 kreuzt die Gateleitung, so dass der
Pixelbereich P definiert wird. Ein Datenpad 94 ist an einem
Ende der Datenleitung 92 gebildet. Der zweite Maskenprozess
wird abgeschlossen, indem die erste und die zweite lichtempfindliche
Struktur 70a und 70b entfernt werden. Ferner ist
ein Rand „AT" der aktiven Schicht 84 und
der intrinsischen amorphen Siliziumstruktur 72 bei den
Source- und Drainelektroden 88 und 90 und der
Datenleitung 92 freigelegt.
-
Die 3G, 4G, 5G und 6G zeigen
einen dritten Maskenprozess. Wie in den 3G, 4G, 5G und 6G gezeigt
ist, wird eine Passivierungsschicht 96 auf der Sourceelektrode 88,
der Drainelektrode 90, dem Datenpad 94 und der
Datenleitung 92 gebildet. Die Passivierungsschicht 96 wird
strukturiert, so dass ein Drainkontaktloch 98a, ein Kontaktloch
einer gemeinsamen Leitung 98b, ein Gatepadkontaktloch 98c und
ein Datenleitungskontaktloch 98d gebildet werden. Das Drainkontaktloch 98a legt
die Drainelektrode 90 frei, das Kontaktloch 98b der
gemeinsamen Leitung legt die gemeinsame Leitung 58 frei,
das Gatepadkontaktloch 98c legt das Gatepad 56 frei
und das Datenpadkontaktloch 98d legt das Datenpad 94 frei.
-
Die 3H, 4H, 5H und 6H zeigen
einen vierten Maskenprozess. Wie in den 3H, 4H, 5H und 6H gezeigt
ist, wird eine Schicht aus transparentem leitfähigem Material (transparente
leitfähige
Materialschicht) (nicht gezeigt) auf der Passivierungsschicht 96 gebildet. Die
transparente leitfähige
Materialschicht wird geätzt,
so dass eine Mehrzahl von Pixelelektroden 99 und eine Mehrzahl
von gemeinsamen Elektroden 97 in dem Pixelbereich P gebildet
werden. Die Mehrzahl von Pixelelektroden 99 und die Mehrzahl
von gemeinsamen Elektroden 97 sind abwechselnd angeordnet.
Die Mehrzahl von Pixelelektroden 99 sind durch das Drainkontaktloch 98a (aus 3G)
hindurch mit der Drainelektrode 90 kontaktiert. Die Mehrzahl
von gemeinsamen Elektroden 97 sind durch das Kontaktloch 98b der
gemeinsamen Leitung hindurch mit der gemeinsamen Leitung 56 kontaktiert.
Ein Gatepadanschluss GP ist auf dem Gatepad 56 gebildet
und ein Datenpadanschluss DP ist auf dem Datenpad 94 gebildet.
Der Gatepadanschluss GP ist mit dem Gatepad 56 durch das
Gatepadkontaktloch 98c hindurch gekoppelt. Der Datenpadanschluss
DP ist mit dem Datenpad 94 durch das Datenpadkontaktloch 98d hindurch
gekoppelt.
-
Durch
die obigen vier Maskenprozesse wird das Arraysubstrat hergestellt.
Wie oben diskutiert wird, wird die intrinsische amorphe Siliziumstruktur der
zweiten Halbleiterstruktur unter der Datenleitung gebildet und sie kann
sich über
die Datenleitung hinweg erstrecken da die zweite Metallschicht,
die Störstellen-dotierte
amorphe Siliziumschicht und die intrinsische amorphe Siliziumschicht
unter Verwendung einer einzelnen Maske strukturiert werden. Der Vorsprung
der intrinsischen amorphen Siliziumstruktur kann zu einem Bildfehler,
wie zum Beispiel einem wellenförmigen
Rauschen, führen.
Zusätzlich
ist ein Abschnitt der aktiven Schicht nicht von der Gateelektrode
bedeckt, da sich die aktive Schicht von der intrinsischen amorphen
Siliziumstruktur der zweiten Halbleiterstruktur erstreckt. Folglich
kann ein Off-Strom in dem Dünnschichttransistor
erzeugt werden, der Eigenschaften des Dünnschichttransistors verschlechtern
kann.
-
Gemäß einem
ersten Aspekt weist ein Arraysubstrat für eine IPS-Flüssigkristallanzeigevorrichtung
auf: eine Gateleitung auf einem Substrat; eine Datenleitung, die
die Gateleitung kreuzt, so dass ein Pixelbereich auf dem Substrat
definiert wird; eine gemeinsame Leitung parallel zur Gateleitung
und davon getrennt; eine Gateelektrode, die mit der Gateleitung
gekoppelt ist; eine Halbleiterschicht, die über der Gateelektrode angeordnet
ist, wobei die Fläche der
Halbleiterschicht kleiner ist als die Fläche der Gateelektrode; eine
Sourceelektrode, die mit der Datenleitung gekoppelt ist, und eine
Drainelektrode, die von der Sourceelektrode getrennt ist, wobei
die Sourceelektrode und die Drainelektrode auf der Halbleiterschicht
angeordnet sind; eine Mehrzahl von Pixelelektroden, die in die Drainelektrode
integriert sind, und sich von der Drainelektrode in den Pixelbereich erstrecken;
und eine Mehrzahl von gemeinsamen Elektroden, die mit der gemeinsamen
Leitung gekoppelt sind und abwechselnd mit der Mehrzahl von Pixelelektroden
angeordnet sind, wobei die Sourceelektrode, die Drainelektrode,
die Datenleitung und die Mehrzahl von Pixelelektroden aus einer
ersten leitfähigen
Materialschicht und einer zweiten leitfähigen Materialschicht bestehen,
wobei die zweite leitfähige Materialschicht
auf der ersten leitfähigen
Materialschicht angeordnet ist.
-
Gemäß einem
zweiten Aspekt weist ein Herstellungsverfahren eines Arraysubstrats
für eine IPS-Flüssigkristallanzeigevorrichtung
auf: Bilden einer Gateleitung, einer Gateelektrode, eines Gatepads,
einer gemeinsamen Leitung und einer ersten gemeinsamen Elektrode
auf einem Substrat, wobei sich die Gateelektrode von der Gateleitung
erstreckt, das Gatepad an einem Ende der Gateleitung angeordnet
ist, die gemeinsame Leitung im wesentlichen parallel zur Gateleitung
und davon getrennt ist, die erste gemeinsame Elektrode sich von
der gemeinsamen Leitung erstreckt; Bilden einer Gateisolationsschicht
auf der Gateleitung, der Gateelektrode, dem Gatepad, der gemeinsamen
Leitung und der ersten gemeinsamen Elektrode; Bilden einer Halbleiterschicht
auf der Gateisolationsschicht, die über der Gateelektrode angeordnet
ist, wobei die Halbleiterschicht eine Fläche aufweist, die kleiner ist
als die Fläche
der Gateelektrode; Bilden einer Datenleitung, einer Sourceelektrode,
einer Drainelektrode, einem Datenpad, einem Gatepadanschluss, einer
Mehrzahl von Pixelelektroden und einer zweiten gemeinsamen Elektrode
aus einer ersten leitfähigen
Materialschicht auf der Halbleiterschicht und einer zweiten leitfähigen Materialschicht
auf der ersten leitfähigen
Materialschicht, wobei die Datenleitung die Gateleitung kreuzt,
die Sourceelektrode sich von der Datenleitung erstreckt, die Drainelektrode
von der Sourceelektrode getrennt ist, das Datenpad an einem Ende der
Datenleitung angeordnet ist, der Gatepadanschluss, die Mehrzahl
von Pixelelektroden sich von der Drainelektrode erstreckt, und die
zweite gemeinsame Elektrode abwechselnd mit der Mehrzahl von Pixelelektroden
angeordnet ist; Bilden einer Passivierungsschicht auf der Datenleitung,
der Sourceelektrode, der Drainelektrode, dem Datenpad, dem Gatepadanschluss,
der Mehrzahl von Pixelelektroden und der zweiten gemeinsamen Elektrode;
und Bilden einer Öffnung,
die das Datenpad freilegt, in der Passivierungsschicht und einer Öffnung,
die den Gatepadanschluss freilegt, in der Passivierungsschicht.
-
Gemäß einem
dritten Aspekt weist ein Herstellungsverfahren eines Arraysubstrats
für eine IPS-Flüssigkristallanzeigevorrichtung
auf: Bilden einer Gateleitung, einer Gateelektrode, eines Gatepads,
einer gemeinsamen Leitung und einer Mehrzahl von gemeinsamen Elektroden
auf einem Substrat mit einem Pixelbereich, wobei die Gateelektrode sich
von der Gateleitung erstreckt, das Gatepad an einem Ende der Gateleitung
angeordnet ist, die gemeinsame Leitung im Wesentlichen parallel
zur Gateleitung und davon getrennt ist, und die Mehrzahl von ersten
gemeinsamen Elektroden im Pixelbereich angeordnet ist und sich von
der gemeinsamen Leitung erstreckt; Bilden einer Gateisolationsschicht
auf der Gateleitung, der Gateelektrode, dem Gatepad, der gemeinsamen
Leitung und der ersten gemeinsamen Elektrode; Bilden einer Halbleiterschicht
auf der Gateisolationsschicht, die über der Gateelektrode angeordnet
ist und Inselform aufweist, wobei die Halbleiterschicht eine Fläche aufweist,
die kleiner ist als die Fläche
der Gateelektrode; Bilden einer Datenleitung, einer Sourceelektrode,
einer Drainelektrode, eines Datenpads, eines Gatepadanschlusses
und einer Mehrzahl von Pixelelektroden aus einer ersten leitfähigen Materialschicht
auf der Halbleiterschicht und einer zweiten leitfähigen Materialschicht
auf der ersten leitfähigen
Materialschicht, wobei die Datenleitung die Gateleitung kreuzt,
die Sourceelektrode sich von der Datenleitung erstreckt, die Drainelektrode
von der Sourceelektrode getrennt ist, das Datenpad an einem Ende
der Datenleitung angeordnet ist, der Gatepadanschluss das Gatepad
kontaktiert, die Mehrzahl von Pixelelektroden sich von der Drainelektrode
erstrecken und abwechselnd mit der Mehrzahl von gemeinsamen Elektroden
angeordnet sind; Bilden einer Passivierungsschicht auf der Datenleitung, der
Sourceelektrode, der Drainelektrode, dem Datenpad, dem Gatepadanschluss,
der Mehrzahl von Pixelelektroden und der Mehrzahl von gemeinsamen Elektroden;
und Bilden einer Öffnung,
die das Datenpad freilegt, in der Passivierungsschicht und einer Öffnung,
die den Gatepadanschluss freilegt, in der Passivierungsschicht.
-
Es
ist verständlich,
dass sowohl die vorangegangene allgemeine Beschreibung als auch
die folgende detaillierte Beschreibung der Erfindung beispielhaft
sind und der Erklärung
dienen und beabsichtigen, eine tiefergehende Erklärung der
beanspruchten Erfindung bereitzustellen. Andere Systeme, Verfahren,
Merkmale und Vorteile werden Fachleuten beim Studium der folgenden
Zeichnungen und der detaillierten Beschreibung offensichtlich. Es
ist beabsichtigt, dass alle solchen zusätzlichen Systeme, Verfahren,
Merkmale und Vorteile, die in dieser Beschreibung enthalten sind,
innerhalb des Umfangs der Erfindung sind, und durch die folgenden
Patentansprüche
geschützt
sind. Nichts in diesem Abschnitt soll als Beschränkung dieser Patentansprüche verstanden
werden. Weitere Aspekte und Vorteile werden nachstehend zusammen
mit den Ausführungsbeispielen
diskutiert.
-
Das
System und/oder das Verfahren können unter
Bezugnahme auf die folgenden Zeichnungen und die folgende Beschreibung
besser verstanden werden. Nicht-beschränkende und Nicht-erschöpfende Ausführungsbeispiele
werden mit Bezugnahme auf die folgenden Zeichnungen beschrieben.
Die Komponenten in den Figuren sind nicht notwendigerweise maßstabsgetreu,
stattdessen ist der Schwerpunkt auf die Darstellung der Prinzipien
der Erfindung gelegt. In den Figuren bezeichnen gleiche Bezugszeichen
entsprechende Teile in unterschiedlichen Ansichten. Die begleitenden
Zeichnungen, die enthalten sind, um ein tieferes Verständnis der
Erfindung bereitzustellen, und in der Beschreibung enthalten sind
und einen Teil davon bilden, stellen Ausführungsbeispiele der Erfindung
dar und dienen zusammen mit der Beschreibung zum Erklären der
Prinzipien der Erfindung.
-
1 ist
eine schematische Querschnittsansicht einer herkömmlichen IPS-LCD-Vorrichtung;
-
2 ist
eine schematische Draufsicht eines Arraysubstrats einer herkömmlichen
IPS-LCD-Vorrichtung;
-
3A bis 3H, 4A bis 4H, 5A bis 5H und 6A bis 6H sind schematische
Querschnittsansichten, die jeweils entlang von Linien „III-III", „IV-IV", „V-V", „VI-VI" aus 2 genommen
sind und einen Herstellungsprozess eines Arraysubstrats einer herkömmlichen IPS-LCD-Vorrichtung
zeigen;
-
7 ist
eine schematische Draufsicht eines Arraysubstrats einer IPS-LCD-Vorrichtung
gemäß einem
Ausführungsbeispiel;
-
8A bis 8D sind
Querschnittsansichten, die jeweils entlang von Linien „IX-IX", „X-X", „XI-XI", „XII-XII" aus 7 genommen
sind, gemäß einem
Ausführungsbeispiel;
-
9A bis 9G, 10A bis 10G, 11A bis 11G und 12A bis 12G sind schematische
Querschnittsansichten, die jeweils entlang von Linien „IX-IX", „X-X", „XI-XI", „XII-XII" aus 7 genommen
sind und einen Herstellungsprozess eines Arraysubstrats für eine IPS-LCD-Vorrichtung
gemäß einem
Ausführungsbeispiel
zeigen;
-
13 ist
eine schematische Draufsicht eines Arraysubstrats für eine IPS-LCD-Vorrichtung
gemäß einem
anderen Ausführungsbeispiel;
und
-
14 ist
eine schematische Querschnittsansicht, die entlang einer Linie „XIV-XIV" aus 13 genommen
ist, gemäß einem
Ausführungsbeispiel.
-
Es
wird jetzt im Detail auf die Ausführungsbeispiele der Erfindung
Bezug genommen, wovon Beispiele in den begleitenden Zeichnungen
dargestellt sind. In einem Arraysubstrat für eine IPS-LCD-Vorrichtung,
die durch einen Vier-Masken-Prozess gemäß diesen Ausführungsbeispielen hergestellt
ist, weist eine aktive Schicht eine Fläche auf, die kleiner ist als
eine Gateelektrode und nicht Licht von einer Hintergrundbelichtung
ausgesetzt ist. Folglich können
eine Bildverschlechterung und ein Off-Strom reduziert oder verhindert
werden.
-
7 ist
eine schematische Draufsicht eines Arraysubstrats einer IPS-LCD-Vorrichtung
gemäß einem
Ausführungsbeispiel.
Wie in 7 gezeigt ist, kreuzen sich eine Gateleitung 104 entlang
einer ersten Richtung und eine Datenleitung 132 entlang
einer zweiten Richtung, so dass ein Pixelbereich P definiert wird.
Eine gemeinsame Leitung 108 ist parallel zur Gateleitung 104 und
davon getrennt. Ein Dünnschichttransistor
(TFT) T, der eine Gateelektrode 102, eine Halbleiterschicht 123,
eine Sourceelektrode 128 und eine Drainelektrode 130 aufweist,
ist an einer Kreuzung der Gate- und
Datenleitungen 104 und 132 angeordnet. Eine Mehrzahl
von Pixelelektroden 140, die mit der Drainelektrode 130 verbunden
sind, sind im Pixelbereich P angeordnet. Eine Mehrzahl von gemeinsamen
Elektroden 142, die mit der gemeinsamen Leitung 108 gekoppelt
sind und abwechselnd mit der Mehrzahl von Pixelelektroden angeordnet sind,
sind im Pixelbereich P angeordnet. Die Mehrzahl von Pixelelektroden 140 und
die Mehrzahl von gemeinsamen Elektroden 142 sind im Wesentlichen parallel
zur Datenleitung 132.
-
Die
Mehrzahl von gemeinsamen Elektroden 142 weist eine erste
gemeinsame Elektrode 142a und eine zweite gemeinsame Elektrode 142b auf.
Die erste gemeinsame Elektrode 142a erstreckt sich von der
gemeinsamen Leitung 108 und ist an Randbereichen des Pixelbereichs
P angeordnet. Die zweite gemeinsame Elektrode 142b ist
an einer mittleren Position des Pixelbereichs P angeordnet und mit
der gemeinsamen Leitung 108 über ein erstes Kontaktloch CH1
gekoppelt. Ein Abschnitt der Pixelelektrode 140 überlappt
einen Abschnitt der ersten gemeinsamen Elektrode 142, so
dass eine Speicherkapazität
Cst gebildet wird. Ein Überlappungsabschnitt
der ersten gemeinsamen Elektrode 142a wirkt als erste Kapazitätselektrode 131.
Ein Überlappungsabschnitt
der Pixelelektrode 140 wirkt als zweite Kapazitätselektrode 143.
Die Gateisolationsschicht (nicht gezeigt) zwischen der ersten Kapazitätselektrode 131 und
der zweiten Kapazitätselektrode 143 wirkt
als Dielektrikum. Die erste Kapazitätselektrode 131, die
zweite Kapazitätselektrode 143 und
die Gateisolationsschicht bilden die Speicherkapazität Cst. Ferner
ist eine Gatepad 106 an einem Ende der Gateleitung 104 angeordnet
und ein Gatepadanschluss 136 ist am Gatepad 106 angeordnet.
Ein Datenpad 134 ist an einem Ende der Datenleitung 132 angeordnet.
-
Ein
Arraysubstrat für
eine IPS-LCD-Vorrichtung wird durch ein Vier-Masken-Prozess gemäß den Ausführungsbeispielen
hergestellt. Da die Source- und Drainelektroden 128 und 130 eine
doppelschichtige Struktur aus einem lichtundurchlässigen metallischen
Material und einem transparenten leitfähigen Material aufweisen, kann
das Datenpad 134 sowohl als Datenpad als auch als Datenpadanschluss
dienen. Zusätzlich
wird eine aktive Schicht aus amorphem Silizium der Halbleiterschicht 123 nicht
Licht ausgesetzt, da die Halbleiterschicht 123 eine Fläche aufweist,
die kleiner ist als die Gateelektrode 102. Folglich gibt
es keinen Off-Strom im TFT T, da die aktive Schicht aus amorphem
Silizium nicht Licht ausgesetzt ist. Insbesondere ist die Halbleiterschicht 123 innerhalb
der Gateelektrode 102 angeordnet. Da die Halbleiterschicht 123 nicht
unter der Datenleitung 132 gebildet ist, wird ein Bildfehler,
wie zum Beispiel wellenförmiges
Rauschen nicht erzeugt.
-
Die
Mehrzahl von gemeinsamen Elektroden 142 weist die erste
gemeinsame Elektrode 142a, die an Randabschnitten des Pixelbereichs
P angeordnet ist, und die zweite gemeinsame Elektrode 142b,
die mit der gemeinsamen Leitung 108 durch das erste Kontaktloch
CH1 hindurch gekoppelt ist, auf. Die erste gemeinsame Elektrode 142a ist
auf der gleichen Schicht und aus dem gleichen Material gebildet
wie die Gateleitung 104. Die zweite gemeinsame Elektrode 142b ist
auf der gleichen Schicht und aus dem gleichen Material gebildet
wie die Pixelelektroden 140. Da eine einzelne Schicht aus
der Gateisolationsschicht (nicht gezeigt) als Dielektrikum in der Speicherkapazität Cst wirkt,
weist die Speicherkapazität
Cst eine ausreichend große
Speicherkapazität auf
und das Öffnungsverhältnis ist
verbessert.
-
Die 8A bis 8D sind
Querschnittsansichten, die jeweils entlang von Linien „IX-IX", „X-X", „XI-XI", „XII-XII" aus 7 genommen
sind, gemäß einem
Ausführungsbeispiel.
Wie in den 8A bis 8D gezeigt
ist, weist ein Substrat 100 einen Pixelbereich P, einen
Gatebereich GA, einen Datenbereich DA, einen Schaltbereich S und
einen Bereich für das
gemeinsame Signal (gemeinsamer Signalbereich) CA auf. Ein Dünnschichttransistor
(TFT) T weist eine Gateelektrode 102 auf dem Substrat 100, eine
Gateisolationsschicht 110 auf der Gateelektrode 102,
eine aktive Schicht 120 auf der Gateisolationsschicht 110,
eine ohmsche Kontaktschicht 122 auf der aktiven Schicht 120,
eine Sourceelektrode 128 auf der aktiven Schicht 120 und
eine Drainelektrode 130 auf, die in dem Schaltbereich angeordnet
sind. Die aktive Schicht 120 und die ohmsche Kontaktschicht 122 bilden
eine Halbleiterschicht 123.
-
Die
Source- und Drainelektroden 128 und 130 sind auf
der ohmschen Kontaktschicht 122 angeordnet und voneinander
getrennt, so dass sie einen Abstand zueinander aufweisen. Jede der
Source- und Drainelektroden 128 und 130 weist
eine doppelschichtige Struktur aus einer ersten leitfähigen Materialschicht 124 und
einer zweiten leitfähigen
Materialschicht 126 auf. Die erste leitfähige Materialschicht 124 kann
aus einem metallischem Material, wie zum Beispiel Molybdän (Mo),
Titan (Ti), Tantal (Ta), Wolfram (W), Kupfer (Cu) oder Aluminium-Neodym (AlNd)
gebildet sein. Die zweite leitfähige
Materialschicht 126 kann aus einem transparentem leitfähigem Material,
wie zum Beispiel Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO)
gebildet sein.
-
Eine
Datenleitung 132, die mit der Sourceelektrode 128 gekoppelt
ist, und ein Datenpad 134, der an einem Ende der Datenleitung 132 angeordnet
ist, sind im Datenbereich DA angeordnet. Die Datenleitung 132 und
das Datenpad 134 weisen auch die erste und die zweite leitfähige Materialschicht 124 bzw. 126 auf.
Eine Gateleitung (nicht gezeigt), die mit der Gateelektrode 102 gekoppelt
ist, kreuzt die Datenleitung 132, so dass der Pixelbereich
P definiert ist. Ein Gatepad 106 im Gatebereich GA ist
an einem Ende der Gateleitung (nicht gezeigt), angeordnet. Ein Gatepadanschluss 136 kontaktiert
das Gatepad 106 und weist ebenfalls die erste und die zweite
leitfähige Materialschicht 124 bzw. 126 auf.
-
Eine
Mehrzahl von Pixelelektroden 140 erstreckt sich von der
Drainelektrode 130 und sind im Pixelbereich P angeordnet.
Eine Mehrzahl von gemeinsamen Elektroden 142 sind mit der
gemeinsamen Leitung 108 gekoppelt und abwechselnd mit der Mehrzahl
von Pixelelektroden 140 angeordnet. Die Mehrzahl von gemeinsamen
Elektroden 142 sind im Pixelbereich P angeordnet und weisen
eine erste gemeinsame Elektrode 142a und eine zweite gemeinsame
Elektrode 142b auf. Die erste gemeinsame Elektrode 142a ist
an Randabschnitten des Pixelbereichs P angeordnet. Die zweite gemeinsame
Elektrode 142b ist in einem Mittelabschnitt des Pixelbereichs
P angeordnet. Die zweite gemeinsame Elektrode 142b weist
ebenfalls die erste und die zweite gemeinsame leitfähige Materialschicht 124 bzw. 126 auf.
-
Die
Pixelelektrode 140 überlappt
die erste gemeinsame Elektrode 142a, so dass eine Speicherkapazität Cst gebildet
wird. Ein Überlappungsabschnitt
der ersten gemeinsamen Elektrode 142a wirkt als erste Kapazitätselektrode 131.
Ein Überlappungsabschnitt
der Pixelelektrode 140 wirkt als zweite Kapazitätselektrode 143.
Die Gateisolationsschicht 110 zwischen der ersten und der
zweiten Kapazitätselektrode 131 bzw. 143 wirkt
als Dielektrikum. Die erste Kapazitätselektrode 131, die
zweite Kapazitätselektrode 143 und
die Gateisolationsschicht bilden die Speicherkapazität Cst.
-
In
dem Arraysubstrat für
die IPS-LCD-Vorrichtung sind eine intrinsische amorphe Siliziumschicht
und eine Störstellen-dotierte
amorphe Siliziumschicht, die sich jeweils von der aktiven Schicht 120 bzw.
der ohmschen Kontaktschicht 122 erstrecken, nicht unter
der Datenleitung 132 angeordnet. Folglich gibt es eine
Reduzierung von Bildfehlern, wie zum Beispiel einem wellenförmigen Rauschen.
Zusätzlich
ist die aktive Schicht 120 nicht Licht ausgesetzt, so dass
ein Off-Strom nicht im TFT T erzeugt wird, da die aktive Schicht 120 einen
Fläche
aufweist, die kleiner ist als die Gateelektrode 102.
-
Die 9A bis 9G, 10A bis 10G, 11A bis 11G und 12A bis 12G sind
schematische Querschnittsansichten, die jeweils entlang der Linien „IX-IX", „X-X", „XI-XI" bzw. „XII-XII" aus 7 genommen
sind, und einen Herstellungsprozess eines Arraysubstrats für eine IPS-LCD-Vorrichtung
gemäß einem
Ausführungsbeispiel
zeigen. Die 9A bis 9G zeigen
einen Dünnschichttransistor
(TFT) und eine Speicherkapazität,
die 10A bis 10G zeigen
einen Pixelbereich P, die 11A bis 11G zeigen ein Gatepad und die 12A bis 12G zeigen
ein Datenpad.
-
Die 9A, 10A, 11A und 12A zeigen einen ersten Maskenprozess. Wie in den 9A, 10A, 11A und 12A gezeigt ist, weist ein Substrat 100 einen
Pixelbereich P, einen Gatebereich GA, einen Datenbereich DA, einen
Schaltbereich S und einen Bereich für das gemeinsame Signal (gemeinsamer
Signalbereich) CA auf. Eine erste leitfähige Metallschicht (nicht gezeigt) wird
auf dem Substrat 100 gebildet, indem wenigstens ein leitfähiges metallisches
Material, wie zum Beispiel Aluminium (Al), Aluminium-Neodym (AlNd), Chrom
(Cr), Molybdän
(Mo), Wolfram (W), Titan (Ti), Kupfer (Cu) oder Tantal (Ta) aufgetragen
wird. Die erste leitfähige
Metallschicht (nicht gezeigt) wird durch einen ersten Maskenprozess
geätzt,
so dass eine Gateelektrode 102, eine Gateleitung 104 (aus 7)
und ein Gatepad 106 an einem Ende der Gateleitung 104 (aus 7)
gebildet wird. Die Gateelektrode 102 ist im Schaltbereich
S angeordnet. Die Gateleitung 104 (aus 7)
und das Gatepad 106 sind im Gatebereich GA angeordnet.
Eine gemeinsame Leitung 108, die parallel zur Gateleitung 104 (aus 7)
und davon getrennt ist, ist im gemeinsamen Signalbereich CA angeordnet.
-
Die 9B bis 9E, 10B bis 10E, 11B bis 11E und 12B bis 12E zeigen
einen zweiten Maskenprozess. Wie in den 8B, 10B, 11B und 12B gezeigt ist, werden eine Gateisolationsschicht 110,
eine intrinsische amorphe Siliziumschicht 112, eine Störstellen-dotierte
amorphe Siliziumschicht 114 und eine Schicht aus lichtempfindlichem
Material (lichtempfindliche Materialschicht) 116 nacheinander
auf der Gateelektrode 102, dem Gatepad 106 und
der gemeinsamen Leitung 108 gebildet. Die Gateisolationsschicht 110 wird
durch Auftragen eines anorganischen Isolationsmaterials, wie zum
Beispiel Siliziumnitrid (SiNx), und/oder Siliziumoxid (SiOx) gebildet. Die
lichtempfindliche Materialschicht 116 wird durch Auftragen
eines Fotolacks gebildet.
-
Eine
Maske M mit einem Transmissionsbereich (Durchlassbereich) TA, einem
Abschirmbereich SA und einem Halb-Transmissionsbereich HTA wird über der
lichtempfindlichen Materialschicht 116 angeordnet. Wie
oben diskutiert, ist die Lichtdurchlässigkeit des Halb-Transmissionsbereichs
HTA kleiner als die des Transmissionsbereichs TA und größer als die
des Abschirmbereichs SA. Der Abschirmbereich SA entspricht dem Schaltbereich
S und der Transmissionsbereich TA entspricht dem Gatepad 106. Der
Transmissionsbereich TA entspricht teilweise dem gemeinsamen Signalbereich
CA. Der Halb-Transmissionsbereich
HTA entspricht den anderen Abschnitten. Der Abschirmbereich SA weist eine
Fläche
auf, die kleiner ist als die Gateelektrode 102. Die lichtempfindliche
Materialschicht 116 wird durch die Maske M hindurch belichtet.
-
Wie
in den 9C, 10C, 11C und 12C gezeigt
ist, wird die lichtempfindliche Materialschicht 116 (aus 9B, 10B, 11B und 12B) strukturiert, so dass eine lichtempfindliche Struktur 118 auf
der Störstellen-dotierten
amorphen Siliziumschicht 114 gebildet wird. Da ein Abschnitt der
lichtempfindlichen Struktur 118 dem Abschirmbereich SA
der Maske M entspricht, weist der Abschnitt der lichtempfindlichen
Struktur 118 im Schaltbereich S eine relativ gesehen größere Dicke
als andere Abschnitte auf. Die lichtempfindliche Materialschicht 116 (aus 9B, 10B, 11B und 12B) entspricht einem Abschnitt der gemeinsamen
Leitung 108, und das Gatepad 106 wird entfernt,
so dass die Störstellen-dotierte
amorphe Siliziumschicht 114 freigelegt wird.
-
Wie
in den 9D, 10D, 11D und 12D gezeigt
ist, werden die Störstellen-dotierte amorphe
Siliziumschicht 114, die intrinsische amorphe Siliziumschicht 112 und
die Gateisolationsschicht 110 unter Verwendung der lichtempfindlichen Struktur 118 als Ätzmaske
geätzt,
so dass ein Abschnitt der gemeinsamen Leitung 108 und ein
Abschnitt des Gatepads 106 freigelegt wird. Die lichtempfindliche
Struktur 118 wird verascht, so dass die Störstellen-dotierte
amorphe Siliziumschicht 114 freigelegt wird. Die lichtempfindliche
Struktur 118 im Schaltbereich S wird teilweise entfernt,
so dass die Störstellen-dotierte
amorphe Siliziumschicht 114 im Schaltbereich S nicht freigelegt
wird. Jedoch wird die lichtempfindliche Struktur 118 in
anderen Bereich entfernt, so dass die Störstellen-dotierte amorphe Siliziumschicht 114 in
den anderen Bereichen freigelegt wird.
-
Wie
in den 9E, 10E, 11E und 12E gezeigt
ist, werden die Störstellen-dotierte amorphe
Siliziumschicht 114 und die intrinsische amorphe Siliziumschicht 112 (aus 9D, 10D, 11D und 12D) unter Verwendung der lichtempfindlichen Struktur 118 (aus 9D, 10D, 11D und 12D) als Strukturierungsmaske strukturiert, so
dass eine aktive Schicht 120 und eine ohmsche Kontaktschicht 122 auf
der aktiven Schicht 120 gebildet werden. Die aktive Schicht 120 und
die ohmsche Kontaktschicht 122 sind über der Gateelektrode 102 angeordnet.
-
Die 9F, 10F, 11F und 12F zeigen einen dritten Maskenprozess. Wie in
den 9F, 10F, 11F und 12F gezeigt ist, befinden sich erste und zweite
leitfähige
metallische Materialschichten (nicht gezeigt) auf der ohmschen Kontaktschicht 122.
Die erste und die zweite leitfähige
metallische Materialschicht (nicht gezeigt) werden durch einen dritten
Maskenprozess geätzt,
so dass eine Sourceelektrode 128, eine Drainelektrode 130, eine
Mehrzahl von Pixelelektroden 140 und eine zweite gemeinsame
Elektrode 142b gebildet werden. Die Source- und Drainelektroden 128 und 130 sind im
Schaltbereich S angeordnet und voneinander getrennt. Die Mehrzahl
von Pixelelektroden 140 und die zweite gemeinsame Elektrode 142b sind
im Pixelbereich P angeordnet. Die Sourceelektrode 128,
die Drainelektrode 130, die Mehrzahl von Pixelelektroden 140 und
die zweite gemeinsame Elektrode 142b weisen eine doppelschichtige
Struktur aus einer ersten leitfähigen
Materialschicht 124 und einer zweiten leitfähigen Materialschicht 126 auf.
Die Mehrzahl von Pixelelektroden 140 erstreckt sich von
der Drainelektrode 130 und jede weist eine Schienenform
auf. Die zweite gemeinsame Elektrode 142b ist mit der gemeinsamen
Leitung 108 gekoppelt und abwechselnd mit der Mehrzahl
von Pixelelektroden 140 angeordnet. Die Mehrzahl von Pixelelektroden 140,
die erste gemeinsame Elektrode 142a und die zweite gemeinsame
Elektrode 142b sind im Wesentlichen parallel zur Datenleitung 132.
Die Mehrzahl von Pixelelektroden 140, die erste gemeinsame
Elektrode 142a und die zweite gemeinsame Elektrode 142b können verschiedene
Formen haben. Ein Gatepadanschluss 136 weist eine erste
leitfähige
Materialschicht 134 und eine zweite leitfähige Materialschicht 126 auf, und
ist auf dem Gatepad 106 gebildet und damit kontaktiert.
Eine Datenleitung 132, die die erste leitfähige Materialschicht 124 und
die zweite leitfähige
Materialschicht 126 aufweist, und einen Datenpad an einem Ende
der Datenleitung 132 aufweist, wird im Datenbereich DA
gebildet.
-
Wie
oben diskutiert, weisen die Sourceelektrode 128, die Drainelektrode 130,
die Mehrzahl von Pixelelektroden 140, die zweite gemeinsame
Elektrode 142b, der Gatepadanschluss 136, die
Datenleitung 132 und der Datenpad 134 die erste
leitfähige Materialschicht 124 und
die zweite leitfähige
Materialschicht 126 auf. Die erste leitfähige Materialschicht 124 ist
aus einem metallischem material, wie zum Beispiel Molybdän (Mo),
Titan (Ti), Tantal (Ta), Wolfram (W), Kupfer (Cu) oder Aluminium-Neodym (AlNd)
gebildet. Die zweite leitfähige
Materialschicht 126 ist aus einem transparentem leitfähigem Material,
wie zum Beispiel Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO),
gebildet.
-
Die
Pixelelektrode 140 überlappt
die erste gemeinsame Elektrode 142a, so dass eine Speicherkapazität Cst gebildet
wird. Ein Überlappungsbereich der
ersten gemeinsamen Elektrode 142a wirkt als erste Kapazitätselektrode 131.
Ein Überlappungsbereich
der Pixelelektrode 140 wirkt als zweite Kapazitätselektrode 143.
Die Gateisolationsschicht 110 zwischen der ersten und der
zweiten Kapazitätselektrode 131 bzw. 143 wirkt
als Dielektrikum. Die erste Kapazitätselektrode 131, die
zweite Kapazitätselektrode 143 und
die Gateisolationsschicht bilden die Speicherkapazität Cst. Die
ohmsche Kontaktschicht 122 wird unter Verwendung der Source-
und Drainelektroden 128 und 130 als Ätzmaske
geätzt,
so dass die aktive Schicht 120 freigelegt wird.
-
Die 9G, 10G, 11G und 12G zeigen einen vierten Maskenprozess. Wie in
den 9G, 10G, 11G und 12G gezeigt ist, wird eine Passivierungsschicht 150 auf
der Sourceelektrode 128, der Drainelektrode 130,
der Mehrzahl von Pixelelektroden 140, der zweiten gemeinsamen
Elektroden 142b, dem Gatepadanschluss 136, der
Datenleitung 132 und dem Datenpad 134 gebildet,
indem ein organisches Isolationsmaterial, wie zum Beispiel Benzocyclobuten
(BCB) oder Acrylharz, aufgetragen wird. Alternativ kann die Passivierungsschicht 150 aus
einem anorganischen Isolationsmaterial, wie zum Beispiel Siliziumnitrid (SiNx)
oder Siliziumoxid (SiOx) sein. Die Passivierungsschicht 150 wird
durch einen vierten Maskenprozess strukturiert, so dass der Gatepadanschluss 136 und
der Datenpad 134 freigelegt werden. Obwohl die Passivierungsschicht
im Pixelbereich P gebildet wird, kann die Passivierungsschicht im
Pixelbereich P entfernt werden. Die Pixelelektroden 140 und
die zweite gemeinsame Elektrode 142b können teilweise geätzt werden,
so dass ein Stufenunterschied zwischen den Pixelelektroden 140 und
der zweiten gemeinsamen Elektrode 142 verringert wird und
eine Lichtleckage (unbeabsichtigtes Austreten von Licht) minimiert
wird. Durch die vier oben genannten Maskenprozesse wird das Arraysubstrat
für die
IPS-LCD-Vorrichtung hergestellt.
-
13 ist
eine schematische Draufsicht eines Arraysubstrats für eine IPS-LCD-Vorrichtung
gemäß einem
anderen Ausführungsbeispiel. 14 ist eine
Querschnittsansicht, die entlang einer Linie „XIV-XIV" aus 13 genommen
ist, gemäß einem Ausführungsbeispiel.
Die Strukturen und Komponenten, die oben diskutiert wurden, werden
nachstehend nicht diskutiert. Insbesondere jene Strukturen und Komponenten,
die von 7 verschieden sind, werden nachstehend
beschrieben.
-
Wie
in den 13 und 14 gezeigt
ist, erstreckt sich eine Mehrzahl von gemeinsamen Elektroden 242 von
einer gemeinsamen Leitung 208, die parallel zu einer Gateleitung 204 ist
und davon getrennt ist. Die Mehrzahl von gemeinsamen Elektroden 242 sind
im Wesentlichen parallel zu einer Mehrzahl von Pixelelektroden 240 und
abwechselnd damit angeordnet. Eine erste Kapazitätselektrode 231 erstreckt
sich von den gemeinsamen Elektroden 242 und überlappt
die Pixelelektrode 240. Ein Überlappungsbereich der Pixelelektrode 240 wirkt
als zweite Kapazitätselektrode 243 und
eine Gateisolationsschicht 210 wirkt als Dielektrikum.
Die erste Kapazitätselektrode 231,
die zweite Kapazitätselektrode 243 und
die Gateisolationsschicht bilden eine Speicherkapazität Cst.
-
Die
Mehrzahl von gemeinsamen Elektroden 242 sind auf der gleichen
Schicht und aus dem gleichen Material gebildet wie die Gateelektrode 202.
Die Mehrzahl von gemeinsamen Elektroden 242 sind zueinander
parallel und die Gateisolationsschicht 210 ist auf der
Mehrzahl von gemeinsamen Elektroden 242 angeordnet. Die
Mehrzahl von Pixelelektroden 240 sind auf der Gateisolationsschicht 210 angeordnet
und abwechselnd mit der Mehrzahl von gemeinsamen Elektroden 242 angeordnet.
Die Mehrzahl von Pixelelektroden 240 weist eine doppelschichtige Struktur
aus einer ersten leitfähigen
Materialschicht 224 und einer zweiten leitfähigen Materialschicht 226 aus.
Die gemeinsame Leitung 208 und die Mehrzahl von gemeinsamen
Elektroden 242 können
aus einem Stück
sein.
-
In
dem in 13 und 14 gezeigten
Arraysubstrat, weist eine Halbleiterschicht 223 eine Fläche auf,
die kleiner ist als die Gateelektrode 202. Die Halbleiterschicht 223 ist
nicht unter der Datenleitung 232 gebildet. Eine Sourceelektrode 228 und eine
Drainelektrode 230 weisen eine doppelschichtige Struktur
aus der ersten leitfähigen
Materialschicht 224 und der zweiten leitfähigen Materialschicht 226 auf.
Die zweite Kapazitätselektrode 243 erstreckt sich
von der Drainelektrode 230. Da eine aktive Schicht aus
intrinsischem amorphem Silizium eine Fläche aufweist, die kleiner ist
als die Gateelektrode 202 und nicht unter der Datenleitung 232 angeordnet ist,
gibt es weniger Störungen
der Bildqualität,
wie zum Beispiel wellenförmiges
Rauschen. In ähnlicher Weise
wird in dem Arraysubstrat für
die IPS-LCD-Vorrichtung eine aktive Schicht 223a aus amorphem
Silizium der Halbleiterschicht 223 nicht Licht ausgesetzt,
da die Halbleiterschicht 223 eine Fläche aufweist, die kleiner ist
als die Gateelektrode 202. Folglich gibt es keinen Off-Strom im TFT. Zusätzlich wird
ein Bildfehler, wie zum Beispiel wellenförmiges Rauschen, nicht erzeugt,
da die Halbleiterschicht 223 nicht unter der Datenleitung 232 gebildet ist.
-
Da
eine einzelne Schicht der Gateelektrode 202 als Dielektrikum
in der Speicherkapazität
Cst wirkt, weist die Speicherkapazität eine ausreichende Speicherkapazität auf und
das Öffnungsverhältnis wird
verbessert. Zusätzlich
kann ein Abschnitt einer Schwarzmatrix, der das Kontaktloch abdeckt, unnötig sein,
da die Pixelelektrode 240 mit der Drainelektrode 230 einstückig ist.
Demzufolge ist das Öffnungsverhältnis verbessert.
-
Es
wird Fachleuten offensichtlich sein, dass verschiedene Änderungen
und Modifikationen in der erfindungsgemäßen LCD-Vorrichtung gemacht
werden können,
ohne vom Geist oder Umfang der Erfindung abzurücken. Folglich wird beabsichtigt,
dass die Erfindung die Änderungen
und Modifikationen dieser Erfindung umfasst, vorausgesetzt, sie
sind innerhalb des Umfangs der angefügten Patentansprüche und
ihrer Äquivalente.
-
Die
Darstellungen der hierin beschriebenen Ausführungsbeispiele beabsichtigen,
ein allgemeines Verständnis
der Struktur der verschiedenen Ausführungsbeispiel zu schaffen.
Die Darstellungen beabsichtigen nicht, als vollständige Beschreibung
aller Elemente und Merkmale der Vorrichtungen und Systeme zu dienen,
die die hierin beschriebenen Strukturen und Verfahren anwenden.
Viele andere Ausführungsbeispiele
können
Fachleuten beim Studium der Offenbarung offensichtlich werden. Andere
Ausführungsbeispiele
können
angewandt und aus der Offenbarung abgeleitet werden, so dass strukturelle und
logische Ersetzungen und Änderungen
gemacht werden können,
ohne vom Umfang der Offenbarung abzurücken. Zusätzliche dienen die Figuren
nur der Darstellung und sind nicht maßstabsgerecht. Bestimmte Proportionen
innerhalb der Darstellungen können übertrieben
sein, während
andere Proportionen minimiert sind. Folglich sollen die Offenbarung und
die Figuren als erklärend
und nicht als einschränkend
angesehen werden. Der oben offenbarte Gegenstand soll als erklärend und
nicht als einschränkend
angesehen werden, und die angefügten
Patentansprüche
beabsichtigen, alle solchen Modifikationen, Verbesserungen und andere
Ausführungsbeispiele
zu umfassen, die im Geist und Umfang der Erfindung liegen.