DE102006051284A1

DE102006051284A1 - Tastverhältniskorrekturschaltkreis, integrierter Schaltkreis, Phasenregelkreisschaltung, Verzögerungsregelkreisschaltung, Speicherbauelement und Verfahren zum Erzeugen eines Taktsignals

Info

Publication number: DE102006051284A1
Application number: DE102006051284A
Authority: DE
Inventors: Moon-Sook Park; Kyu-hyoun Suwon Kim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2005-10-26
Filing date: 2006-10-25
Publication date: 2007-06-21
Anticipated expiration: 2026-10-26
Also published as: JP2007124661A; DE102006051284B4; JP5000265B2

Abstract

Die Erfindung bezieht sich auf einen Tastverhältniskorrekturschaltkreis, einen integrierten Schaltkreis, eine Phasenregelkreisschaltung, eine Verzögerungsregelkreisschaltung, ein Speicherbauelement und ein Verfahren zum Erzeugen eines Taktsignals. DOLLAR A Der zur Verwendung in einem Takterzeugungsschaltkreis (610) konfigurierbare Tastverhältniskorrekturschaltkreis (620) umfasst: einen ersten Verstärkerschaltkreis (625a), der zum Empfangen eines ersten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1) und zum Ausgeben eines ersten Paars von internen Taktsignalen (CCLK1, CCLKB1) ausgebildet ist, einen zweiten Verstärkerschaltkreis (625b), der zum Empfangen eines zweiten Paars von differentiellen Zwischentaktsignalen (CLK2, CLKB2) und zum Ausgeben eines zweiten Paars von internen Taktsignalen (CCLK2, CCLKB2) ausgebildet ist, und eine Ladungspumpe (630), die zum Empfangen des ersten und des zweiten Paars von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) und zum Ausgeben eines Steuersignals (VC, VCB), basierend auf dem ersten und dem zweiten Paar von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2), ausgebildet ist, wobei der erste und der zweite Verstärkerschaltkreis (625a, 625b) Tastverhältnisse des ersten bzw. des zweiten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1, CLK2, CLKB2) einstellen. DOLLAR A Verwendung z. B. für die Datenkommunikation.

Description

Die vorliegende Erfindung bezieht sich auf einen Tastverhältniskorrekturschaltkreis, einen integrierten Schaltkreis, eine Phasenregelkreisschaltung, eine Verzögerungsregelkreisschaltung, ein Speicherbauelement und auf ein Verfahren zum Erzeugen eines Taktsignals.
Halbleiterbauelemente, die Takterzeugungsschaltkreise aufweisen, umfassen häufig Phasenregelkreis(PLL)-Schaltungen oder Verzögerungsregelkreis(DLL)-Schaltungen. Ein herkömmlicher PLL umfasst einen spannungsgesteuerten Oszillator (VCO), der interne Taktsignale mit relativ hohen Frequenzen erzeugt, und einen Tastverhältniskorrekturschaltkreis (DCC), der wenigstens ein Paar von Verstärkermitteln und eine korrespondierende Ladungspumpe aufweist. Andererseits umfasst ein herkömmlicher DLL eine spannungsgesteuerte Verzögerungsleitung (VCDL) und einen DCC, der analog wenigstens ein Paar von Verstärkermitteln und eine korrespondierende Ladungspumpe aufweist.
Unter Bezugnahme auf 1 umfasst eine herkömmliche PLL-Schaltung 100 einen Phasendetektor (PD) 110, eine Ladungspumpe (CP) 120, einen Schleifenfilter (LP) 130, einen spannungsgesteuerten Oszillator (VCO) 140, einen Teiler (DIV) 160 und einen Tastverhältniskorrekturschaltkreis (DCC) 150.
Während des Betriebs erzeugt der PD 110 in Reaktion auf eine Phasendifferenz zwischen einem externen Taktsignal (INS) und einem Rückkopplungstaktsignal (FEEDS) ein Steuersignal und stellt das Steuersignal der CP 120 zur Verfügung. Das Steuersignal umfasst ein Signal UP und ein Signal DN (nicht dargestellt). Wenn die Phase des Signals INS der Phase des Rückkopplungstaktsignals vorauseilt, ist der PD 110 aktiviert und erzeugt ein aktiviertes Signal UP. Andernfalls erzeugt der PD 110 ein aktiviertes Signal DN, wenn die Phase des Signals INS der Phase des Signals FEEDS nacheilt. Die CP 120 und der LP 130 erhöhen den Pegel der Steuerspannung (VC) in Reaktion auf das aktivierte Signal UP, und verkleinern den Pegel der Steuerspannung VC in Reaktion auf das aktivierte Signal DN. Die Steuerspannung wird in den VCO 140 eingegeben.
Der VCO 140 erzeugt zwei Zwischentaktsignale CLK und CLKB, die von dem DCC 150 empfangen werden. Die Phasendifferenz zwischen CLK und CLKB beträgt ungefähr 180 Grad. Der DCC entfernt einen Tastverhältnisfehler, der in jedem der Zwischentaktsignale CLK und CLKB existieren kann, und erzeugt erste interne Taktsignale CCLKB und CCLK, die ein normales Tastverhältnis von 50%:50% beibehalten. Die Phasendifferenz zwischen CCLKB und CCLK beträgt ebenfalls ungefähr 180 Grad.
Der DIV 160 empfängt eines der ersten internen Taktsignale, die im Beispiel gemäß 1 dem Signal CCLK entsprechen, und gibt dann das geteilte Taktsignal FEEDS aus, dessen Frequenz der Frequenz des Signals INS entspricht. Das bedeutet, dass zum Erfassen der ersten internen Taktsignale CCLKB und CCLK, die eine höhere Frequenz als das externe Taktsignal INS aufweisen, der DIV 160 im PLL bereitgestellt wird. Andererseits entspricht, wenn ein PLL keinen Teiler, wie den DIV 160 aufweist, die Frequenz der ersten internen Taktsignale CCLKB, CCLK der Frequenz des externen Taktsignals INS.
Unter Bezugnahme auf 2 umfasst eine herkömmliche DLL-Schaltung 200 eine VCDL 240 anstatt eines VCO 140 des PLL 100 sowie einen Phasendetektor (PD) 210, eine Ladungspumpe (CP) 220, einen Schleifenfilter (LP) 230 und einen Tastverhältniskorrektur(DCC)-Schaltkreis 250.
Während des Betriebs erzeugt die VCDL 240 Zwischentaktsignale CLKB und CLK, die um eine vorbestimmte Zeitspanne gegenüber einem externen Taktsignal INS verzögert sind, in Reaktion auf ein Ausgabesignal der Ladungspumpe CP 220 und des LP 230, der allgemein als Tiefpassfilter ausgeführt ist. Dann erzeugt der DCC 250 erste interne Taktsignale CCLKB, CCLK, die nach der Entfernung von Tastverhältnisfehlern, die in jedem der Zwischentaktsignale CLKB, CLK enthalten sein können, normale Tastverhältnisse halten können.
Unter Bezugnahme auf 3 ist nachfolgend ein herkömmlicher DCC-Schaltkreis 150, 250 detaillierter beschrieben. Der DCC 150, 250 kann, wie in 3 gezeigt, differentielle Taktsignale CLK und CLKB empfangen, die eine Phasendifferenz von ungefähr 180 Grad aufweisen, was nachfolgend unter Bezugnahme auf 4 beschrieben wird, und kann ebenfalls ein unsymmetrisches (single ended) Taktsignal empfangen, das nachfolgend unter Bezugnahme auf 5 beschrieben wird. Für den Fall von differentiellen Taktsignalen werden die Tastverhältnisfehler der Zwischentaktsignale CLK, CLKB in Reaktion auf Steuersignale VC und VCB korrigiert, die von einer Ladungspumpe CP 320 des DCC-Schaltkreises erzeugt werden. Die CP 320 stellt die Spannungswerte der Steuersignale VC, VCB in Reaktion auf die Signale CCLK, CCLKB ein, so dass ein Verstärkerteil oder Verstärkermittel (AP) 310 die Tastverhältnisse der Signale CLK, CLKB entsprechend den Spannungswerten der Signale VC, VCB einstellen, um die ersten internen Taktsignale CCLK, CCLKB auszugeben, die normale Tastverhältnisse von 50%:50% halten.
Unter Bezugnahme auf 12a weisen, wenn die Zwischentaktsignale CLK/CLKB keine Tastverhältnisfehler aufweisen, erste interne Taktsignale CCLK/CCLKB keine Tastverhältnisfehler auf. Daher bleibt die Durchschnittsspannung des Steuersignals VC für eine Taktperiode in jedem Intervall für alle Taktperioden konstant.
Unter Bezugnahme auf 13a weisen, wenn die Zwischentaktsignale CLK/CLKB einen Tastverhältnisfehler aufweisen, erste interne Taktsignale CCLK/CCLKB auch einen Tastverhältnisfehler auf. Entsprechend arbeitet die CP 320 des DCC-Schaltkreises 150, 250, um den Spannungspegel des Steuersignals VC einzustellen, um die Verstärkermittel AP 310 zur Korrektur des Tastverhältnisfehlers der Taktsignale zu steuern. Wie dargestellt, unterscheidet sich der Durchschnittsspannungswert des Steuersignals VC pro Taktperiode zwischen jedem Intervall, bis die Signale CCLK/CCLKB durch den Betrieb des DCC-Schaltkreises wieder auf ein normales Tastverhältnis eingestellt sind.
Unter Bezugnahme auf 4 gibt der VCO 410 zwei Paare von differentiellen Taktsignalen CLK1/CLKB1 und CLK2/CLKB2 aus. In diesem Fall weist der DCC 400 zwei Ladungspumpen (CP) 430a, 430b auf, die in einer Eins-zu-eins-Beziehung mit Verstärkermitteln (AP) 425a, 425b angeordnet sind, wie aus den Blöcken 420a und 420b ersichtlich ist, um die Tastverhältnisfehler der zwei Paare von differentiellen Taktsignalen zu korrigieren. Während 4 einen Zusammenhang zwischen dem VCO 410 und dem DCC 400 in einer PLL-Schaltung zeigt, versteht es sich, dass eine ähnliche Anordnung zwischen einer VCDL und einem DCC in einer DLL-Schaltung existieren kann, wobei eine VCDL anstelle des VCO 410 verwendet wird.
Unter Bezugnahme auf 5 gibt der VCO 510 vier unsymmetrische (single ended) Taktsignale CLK1, CLK2, CLK3, CLK4 aus. In diesem Fall weist der DCC 500 vier Ladungspumpen (CP) 530a, 530b, 530c, 530d auf, die in einer Eins-zu-eins-Beziehung mit Verstärkermitteln (AP) 425a, 425b, 425c, 425d angeordnet sind, wie aus den Blöcken 520a, 520b, 520c und 520d ersichtlich ist, um die Tastverhältnisfehler der vier unsymmetrischen Taktsignale zu korrigieren. Die Tastverhältnisfehler der Zwischentaktsignale CLK1, CLK2, CLK3, CLK4 werden in Reaktion auf die Steuersignale VC1, VC2, VC3, VC4 korrigiert, die jeweils von CPs 530a, 530b, 530c, 530d erzeugt werden, welche die Spannungswerte der Steuersignale VC1, VC2, VC3, VC4 in Reaktion auf die Signale CCLK1, CCLK2, CCLK3, CCLK4 einstellen, so dass die Verstärkermittel AP 425a, 425b, 425c, 425d jeweils die Tastverhältnisse der Signale CLK1, CLK2, CLK3, CLK4 entsprechend den Spannungswerten der Spannungen VC1, VC2, VC3, VC4 einstellen, um die ersten internen Taktsignale CCLK1, CCLK2, CCLK3, CCLK4 mit korrigierten Tastverhältnissen auszugeben.
Wie im Fall gemäß 4, versteht es sich, dass eine entsprechende Anordnung zwischen einer VCDL und einem DCC in einer DLL-Schaltung existieren kann, wobei eine VCDL anstelle des VCO 510 verwendet wird, während 5 einen Zusammenhang zwischen dem VCO 510 und dem DCC 500 in einer PLL-Schaltung zeigt.
Wie aus der vorherigen Beschreibung deutlich wird, wird in herkömmlichen Taktsignalerzeugungsschaltkreisen eine Ladungspumpe zur Tast verhältniskorrektur im Zusammenhang mit jedem Verstärkermittel angeordnet, welche die Zwischentaktsignale empfangen und erste interne Taktsignale erzeugen. Die Anzahl der in den Tastverhältniskorrekturschaltkreisen von herkömmlichen Halbleiterbauelementen erforderlichen Ladungspumpen führt zu einem hohen Energieverbrauch und erfordert eine große Chipfläche.
Der Erfindung liegt die technische Aufgabe zugrunde, einen Tastverhältniskorrekturschaltkreis, einen integrierten Schaltkreis, eine Phasenregelkreisschaltung, eine Verzögerungsregelkreisschaltung, ein Speicherbauelement und ein Verfahren zum Erzeugen eines Taktsignals bereitzustellen, die zu einer reduzierten Chipfläche und zu einem reduzierten Energieverbrauch führen.
Die Erfindung löst diese Aufgabe durch Schaffen eines Tastverhältniskorrekturschaltkreises mit den Merkmalen des Patentanspruchs 1 oder 21, eines integrierten Schaltkreises mit den Merkmalen des Patentanspruchs 14, einer Phasenregelkreisschaltung mit den Merkmalen des Patentanspruchs 15, einer Verzögerungsregelkreisschaltung mit den Merkmalen des Patentanspruchs 17, eines Speicherbauelements mit den Merkmalen des Patentanspruchs 19 und eines Verfahrens zum Erzeugen eines Taktsignals mit den Merkmalen des Patentanspruchs 29.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut hiermit durch Bezugnahme in die Beschreibung aufgenommen wird, um unnötige Testwiederholungen zu vermeiden.
Ein Aspekt der vorliegenden Erfindung ist wenigstens auf die oben genannten Probleme und/oder Nachteile und wenigstens auf die Bereitstellung der nachfolgend beschriebenen Vorteile gerichtet. Entsprechend besteht ein Aspekt der vorliegenden Erfindung darin, unter Verwendung von Takterzeugungsschaltkreisen wenigstens einen niedrigeren Energieverbrauch und eine Chipgrößenreduzierung in einem Halbleiterbauelement, wie einem Speicherbauelement, umzusetzen.
Bestimmte Ausführungsbeispiele der vorliegenden Erfindung stellen einen Takterzeugungsschaltkreis und ein Verfahren zum Erzeugen eines Taktsignals zur Verfügung, wobei ein DCC eine Mehrzahl von Verstärkermitteln, die erste interne Taktsignale erzeugen, und wenigstens eine geteilte Ladungspumpe umfasst, welche den Spannungspegel eines Steuersignals VC in Reaktion auf die ersten internen Taktsignale einstellt und das Steuersignal VC den Verstärkermitteln zur Verfügung stellt.
Entsprechend einem anderen Ausführungsbeispiel der vorliegenden Erfindung ist ein Tastverhältniskorrekturschaltkreis zur Verwendung in einem Takterzeugungsschaltkreis konfigurierbar und umfasst einen ersten Verstärkerschaltkreis, der zum Empfangen eines ersten unsymmetrischen Zwischentaktsignals und zum Ausgeben eines ersten internen Taktsignals ausgebildet ist, einen zweiten Verstärkerschaltkreis, der zum Empfangen eines zweiten unsymmetrischen Zwischentaktsignals und zum Ausgeben eines zweiten internen Taktsignals ausgebildet ist, und eine zweite Ladungspumpe, die zum Empfangen des ersten und des zweiten internen Taktsignals und zum Ausgeben eines zweiten Steuersignals basierend auf dem ersten und dem zweiten internen Taktsignal ausgebildet ist. Der erste und der zweite Verstärkerschaltkreis stellen Tastverhältnisse des ersten bzw. des zweiten unsymmetrischen Zwischentaktsignals ein.
Entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Verfahren zum Erzeugen eines Taktsignals eine Erzeugung eines ersten und zweiten Paars von differentiellen Zwischentaktsignalen, ein Eingeben des ersten Paars von differentiellen Zwi schentaktsignalen in einen ersten Verstärkerschaltkreis, um ein erstes Paar von internen Taktsignalen zu erzeugen, ein Eingeben des zweiten Paars von differentiellen Zwischentaktsignalen in einen zweiten Verstärkerschaltkreis, um ein zweites Paar von internen Taktsignalen zu erzeugen, ein Eingeben des ersten und des zweiten Paars von internen Taktsignalen in eine zweite Ladungspumpe, um ein zweites Steuersignal basierend auf dem ersten und dem zweiten Paar von internen Taktsignalen zu erzeugen, und ein Eingeben des zweiten Steuersignals in wenigstens einen der ersten und zweiten Verstärkerschaltkreise, um Tastverhältnisse des ersten bzw. des zweiten Paars von differentiellen Zwischentaktsignalen einzustellen.
Entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Verfahren zum Erzeugen eines Taktsignals eine Erzeugung eines ersten und eines zweiten unsymmetrischen Zwischentaktsignals, ein Eingeben des ersten unsymmetrischen Zwischentaktsignals in einen ersten Verstärkerschaltkreis, um ein erstes internes Taktsignal zu erzeugen, ein Eingeben des zweiten unsymmetrischen Zwischentaktsignals in einen zweiten Verstärkerschaltkreis, um ein zweites internes Taktsignal zu erzeugen, ein Eingeben des ersten und des zweiten internen Taktsignals in eine zweite Ladungspumpe, um ein zweites Steuersignal basierend auf dem ersten und dem zweiten internen Taktsignal zu erzeugen, und ein Eingeben des zweiten Steuersignals in wenigstens einen der ersten und zweiten Verstärkerschaltkreise, um Tastverhältnisse des ersten bzw. des zweiten unsymmetrischen Zwischentaktsignals einzustellen.
Entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung umfasst eine Ladungspumpe einen ersten Eingang, der zum Empfangen eines ersten internen Taktsignals von einem ersten Verstärkerschaltkreis ausbildet ist, einen zweiten Eingang, der zum Empfangen eines zweiten internen Taktsignals von einem zweiten Verstärkerschalt kreis ausbildet ist, und einen Ausgang, der zum Senden eines Steuersignals an wenigstens einen der ersten und zweiten Verstärkerschaltkreise ausgebildet ist. Das Steuersignal basiert auf dem ersten und dem zweiten internen Taktsignal.
Entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung umfasst ein Verfahren zum Korrigieren eines Tastverhältnisfehlers in einem Takterzeugungsschaltkreis ein Ausgeben eines ersten internen Taktsignals von einem ersten Verstärkerschaltkreis an eine Ladungspumpe, ein Ausgeben eines zweiten internen Taktsignals von einem zweiten Verstärkerschaltkreis an die Ladungspumpe, ein Erzeugen eines Steuersignals basierend auf dem ersten und zweiten internen Taktsignal und ein Übertragen des Steuersignals von der Ladungspumpe an wenigstens einen der ersten und zweiten Verstärkerschaltkreise.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie die zu deren besserem Verständnis oben erläuterten, herkömmlichen Ausführungsbeispiele sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Blockdiagramm zur Darstellung einer Konfiguration einer herkömmlichen Phasenregelkreis(PLL)-Schaltung,
2 ein Blockdiagramm zur Darstellung einer Konfiguration einer herkömmlichen Verzögerungsregelkreis(DLL)-Schaltung,
3 ein Blockdiagramm zur Darstellung einer Konfiguration eines herkömmlichen Tastverhältniskorrektur(DCC)-Schaltkreises, der im PLL gemäß 1 oder im DLL gemäß 2 angeordnet sein kann,
4 ein Blockdiagramm zur Darstellung der Verschaltung eines herkömmlichen DCC-Schaltkreises, der differentielle Taktsignale verarbeitet,
5 ein Blockdiagramm zur Darstellung der Verschaltung eines herkömmlichen DCC-Schaltkreises, der unsymmetrische Taktsignale verarbeitet,
6 ein Blockdiagramm zur Darstellung einer beispielhaften erfindungsgemäßen Ausführungsform eines Takterzeugungsschaltkreises,
7 ein Schaltbild zur Darstellung einer beispielhaften erfindungsgemäßen Ausführungsform einer Ladungspumpe,
8 ein Schaltbild zur Darstellung einer beispielhaften erfindungsgemäßen Ausführungsform eines Verstärkermittels,
9 ein Schaltbild zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform einer Ladungspumpe,
10 ein Blockdiagramm zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform eines Takterzeugungsschaltkreises,
11A ein Schaltbild zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform eines Verstärkermittels,
11B ein Schaltbild zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform einer Ladungspumpe,
12A ein Zeitablaufdiagramm zur Darstellung eines normalen Tastverhältnisses eines ersten internen Taktsignals in einem herkömmlichen Takterzeugungsschaltkreis,
12B ein Zeitablaufdiagramm zur Darstellung eines normalen Tastverhältnisses eines ersten internen Taktsignals in einem Takterzeugungsschaltkreis gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung,
13A ein Zeitablaufdiagramm zur Darstellung eines abnormalen Tastverhältnisses eines ersten internen Taktsignals in einem herkömmlichen Takterzeugungsschaltkreis,
13B ein Zeitablaufdiagramm zur Darstellung eines abnormalen Tastverhältnisses eines ersten internen Taktsignals in einem Takterzeugungsschaltkreis gemäß einer beispielhaften Ausführungsform der vorliegenden Erfindung,
14 ein Blockdiagramm zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform einer PLL-Schaltung,
15 ein Blockdiagramm zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform einer DLL-Schaltung und
16 ein Blockdiagramm zur Darstellung einer weiteren beispielhaften erfindungsgemäßen Ausführungsform eines Speicherbauelements.
Unter Bezugnahme auf 6 umfasst ein Halbleiterbauelement 600 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung einen Takterzeugungsschaltkreis 610 und einen Tastverhältniskorrekturschaltkreis DCC 620. Bei einer beispielhaften Ausführungsform kann ein PLL vorhanden sein, wobei in diesem Fall der Takterzeugungsschaltkreis 610 als VCO implementiert werden kann. Bei einer anderen beispielhaften Ausführungsform kann ein DLL vorhanden sein, wobei in diesem Fall der Takterzeugungsschaltkreis 610 als VCDL implementiert werden kann.
Wie aus 6 ersichtlich ist, ist der DCC-Schaltkreis 620 gemäß einem Ausführungsbeispiel der vorliegenden Erfindung mittels einer gemeinsam verwendeten Ladungspumpe CP 630 implementiert, anstatt unabhängige Ladungspumpen wie in dem beispielsweise in 4 dargestellten herkömmlichen DCC-Schaltkreis zu verwenden, um Tastverhältnisfehler den differentiellen Zwischentaktsignalen CLK1/CLKB1, CLK2/CLKB2 zu kompensieren. Entsprechend können die Chipfläche sowie der durch die Ladungspumpe im DCC verursachte Energieverbrauch im Vergleich zu der herkömmlichen Anordnung reduziert werden. Die geteilte Ladungspumpe CP des DCC-Schaltkreises steuert die Spannungswerte VC/VCB in Reaktion auf den Tastverhältnisdurchschnittswert der Signale CCLK1/CCLKB1 und CCLK2/CCLKB2. Die von der geteilten CP an die Verstärkermittel AP 625a ausgegebenen Signale VC/VCB können den an die Verstärkermittel AP 625b ausgegebenen Signalen VC/VCB entsprechen oder hiervon verschieden sein.
Unter Bezugnahme auf 7 umfasst eine beispielhafte erfindungsgemäße Ausführungsform der geteilten CP 630 Ausgabemittel 710 und einen Eingabetreiber 720. Die Ausgabemittel 710 umfassen eine erste Stromquelle IS1, eine zweite Stromquelle IS2 und ein kapazitives Element C, das wie in 7 gezeigt mit den Knoten NO und NOB verbunden ist. Hierbei arbeitet das kapazitive Element C als Tiefpassfilter. Der Eingabetreiber 720 umfasst eine Treiberstromquelle ISD, die an einem Knoten NC mit Transistoren ITR1 und ITR2 und Transistoren ITRB1 und ITRB2 verbunden ist, wobei ein jeweiliger Transistor ITR1 und ITR2 eines der Eingabesignale CCLK1 bzw. CCLK2 empfängt und ein jeweiliger Transistor ITRB1 und ITRB2 eines der Eingabesignale CCLKB1 bzw. CCLKB2 empfängt.
Unter Bezugnahme auf 9 umfasst eine weitere beispielhafte erfindungsgemäße Ausführungsform der geteilten CP 630 Ausgabemittel 910 und einen Eingabetreiber 920. Im Unterschied zur Anordnung gemäß 7 weist hier der Eingabetreiber 920 zwei Treiberstromquellen auf. Eine erste Treiberstromquelle ISD1 ist an einem Knoten NC1 mit Transistoren ITR1 und ITRB1 verbunden, während eine zweite Treiberstromquelle ISD2 an einem Knoten NC2 mit Transistoren ITR2 und ITRB2 verbunden ist.
Unter Bezugnahme auf 8 umfassen in einer beispielhaften Ausführungsform der vorliegenden Erfindung AP 625a und/oder 625b Lastmittel 810 und Steuermittel 820, die wie dargestellt konfiguriert sind. Das bedeutet, dass Zwischentaktsignale CLK1/CLKB1 am Transistor ATR2/ATR1 empfangen werden, die an einem Knoten NCA1 mit einer ersten Treiberstromquelle ISD1 verbunden sind. Andererseits werden von der geteilten CP ausgegebene Signale VC/VCB an Transistoren ATR4/ATR3 empfangen, die an einem Knoten NCA2 mit einer zweiten Treiberstromquelle ISD2 verbunden sind. Die Signale CCLK1/CCLKB1 werden an Knoten NAOB/NOA ausgegeben.
Unter Bezugnahme auf 12B und 13B wird nachfolgend ein Verfahren zum Erzeugen eines Steuersignals gemäß einem Ausführungsbeispiel der Erfindung beschrieben.
Wie aus 12B ersichtlich ist, weisen erste interne Taktsignale CCLK1/CCLKB1 und CCLK2/CCLKB2 keine Tastverhältnisfehler auf, wenn Zwischentaktsignale CLK1/CLKB1 und CLK2/CLKB2 keine Tastverhältnisfehler aufweisen.
In einem Intervall A aus 12B sind sowohl ein Taktsignal CCLK1, das sich auf den Knoten NO bezieht, als auch ein Taktsignal CCLKB2, das sich auf den Knoten NOB bezieht, auf einem hohen Pegel. Daher ist der Spannungsabfall am Knoten NO der gleiche wie am Knoten NOB. Entsprechend bleibt der Spannungspegel VC konstant.
In einem Intervall B aus 12B sind nur die zwei Taktsignale CCLK1 und CCLK2, die sich auf den Knoten NO beziehen, auf einem hohen Pegel, so dass ein zusätzlicher Spannungsabfall am Knoten NO aufgrund eines zusätzlich aktivierten Transistors ITR2 auftritt, während die Spannung am Knoten NOB ansteigt, da alle am Knoten NOB angeordneten Transistoren sperrend geschaltet sind. Daher nimmt der Spannungspegel VC wie dargestellt ab.
In einem Intervall C aus 12B sind sowohl das Taktsignal CCLK2, das sich auf den Knoten NO bezieht, als auch das Taktsignal CCLKB1, das sich auf den Knoten NOB bezieht, auf einem hohen Pegel. Daher ist der Spannungsabfall am Knoten NO der gleiche wie am Knoten NOB. Entsprechend bleibt der Spannungspegel VC konstant.
In einem Intervall D aus 12B sind nur die zwei Taktsignale CCLKB1 und CCLKB2, die sich auf den Knoten NOB beziehen, auf einem hohen Pegel, so dass ein zusätzlicher Spannungsabfall am Knoten NOB aufgrund eines zusätzlich aktivierten Transistors ITRB2 auftritt, während die Spannung am Knoten NO ansteigt, da alle Transistoren sperrend geschaltet sind. Daher nimmt der Spannungspegel VC wie dargestellt zu.
Wie in 12B dargestellt ist, ist der durchschnittliche Spannungspegel VC von einem Intervall zum nächsten gleich, da kein Tastverhältnisfeh ler in den Zwischentaktsignalen vorhanden ist. Folglich benötigt der DCC keinen Abgleich hinsichtlich des Tastverhältnisfehlers. Wie aus 12B ersichtlich ist, nimmt eine Welligkeit des Steuerspannungssignals VC gemäß einer beispielhaften Ausführungsform der Erfindung im Vergleich mit dem Steuerspannungssignal VC des herkömmlichen DCC aus 12A ebenfalls ab.
Wie aus 13B ersichtlich ist, weisen die ersten internen Taktsignale CCLK1/CCLKB1 und CCLK2/CCLKB2 ebenfalls einen Tastverhältnisfehler auf, wenn die Zwischentaktsignale CLK1/CLKB1 und CLK2/CLKB2 einen Tastverhältnisfehler aufweisen.
In einem Intervall A aus 13B sind sowohl das Taktsignal CCLK1, das sich auf den Knoten NO bezieht, als auch das Taktsignal CCLKB2, das sich auf den Knoten NOB bezieht, auf einem hohen Pegel. Daher ist der Spannungsabfall am Knoten NO der gleiche wie am Knoten NOB. Entsprechend bleibt der Spannungspegel VC konstant.
In einem Intervall B aus 13B sind nur die zwei Taktsignale CCLK1 und CCLK2, die sich auf den Knoten NO beziehen, auf einem hohen Pegel, so dass ein zusätzlicher Spannungsabfall am Knoten NO aufgrund eines zusätzlich aktivierten Transistors ITR2 auftritt, während die Spannung am Knoten NOB ansteigt, da alle am Knoten NOB angeordneten Transistoren sperrend geschaltet sind. Daher nimmt der Spannungspegel VC wie dargestellt ab.
In einem Intervall C aus 13B sind sowohl das Taktsignal CCLK2, das sich auf den Knoten NO bezieht, als auch das Taktsignal CCLKB1, das sich auf den Knoten NOB bezieht, auf einem hohen Pegel. Daher ist der Spannungsabfall am Knoten NO der gleiche wie am Knoten NOB. Entsprechend bleibt der Spannungspegel VC konstant.
In einem Intervall D aus 13B sind nur die zwei Taktsignale CCLKB1 und CCLKB2, die sich auf den Knoten NOB beziehen, auf einem hohen Pegel, so dass ein zusätzlicher Spannungsabfall am Knoten NOB aufgrund eines zusätzlich aktivierten Transistors ITRB2 auftritt, während die Spannung am Knoten NO ansteigt, da alle Transistoren sperrend geschaltet sind. Daher nimmt der Spannungspegel VC wie dargestellt zu. In einer beispielhaften Ausführungsform nimmt die Spannung VC über eine lange Zeitspanne im Intervall D zu, während sie im Intervall B über eine kurze Zeitspanne abnimmt.
Wie in 13B dargestellt ist, ist der durchschnittliche Spannungspegel VC von einem Intervall zum nächsten nicht gleich, da ein Tastverhältnisfehler im Zwischentaktsignal vorhanden ist. Das bedeutet im Beispiel gemäß 13B, dass der Durchschnittswert der Spannung VC leicht von einer Taktperiode zur nächsten zunimmt, bis der Tastverhältnisfehler im Wesentlichen beseitigt ist, der im Zwischentaktsignal existiert.
Während der Tastverhältnisfehlerkorrektur gemäß einem Ausführungsbeispiel der vorliegenden Erfindung steigt die durchschnittliche Spannung VC schrittweise an, um das hohe Intervall bzw. die Hoch-Dauer des Signals CCLK zu verlängern, bis das hohe Intervall des Signals CCLK schließlich identisch mit dem niedrigen Intervall bzw. der Niedrig-Dauer des Signals CCLK ist.
Unter Bezugnahme auf 10 umfasst ein Halbleiterbauelement 1000 gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung einen Takterzeugungsschaltkreis 1010. Bei einer beispielhaften Ausführungsform kann ein PLL vorhanden sein, wobei in diesem Fall der Takterzeugungsschaltkreis 1010 als VCO implementiert werden kann. Bei einer anderen beispielhaften Ausführungsform kann ein DLL vorhanden sein, wobei in diesem Fall der Takterzeugungsschaltkreis 1010 als VCDL implementiert werden kann.
Wie aus 10 ersichtlich ist, ist ein DCC-Schaltkreis 1020 gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung mittels einer gemeinsam verwendeten Ladungspumpe CP 1030 realisiert, anstatt beispielsweise wie in dem in 5 dargestellten, herkömmlichen DCC-Schaltkreis unabhängige Ladungspumpen zu verwenden, um Tastverhältnisfehler in den unsymmetrischen Zwischentaktsignalen CLK1, CLK2, CLK3, CLK4 zu kompensieren. Entsprechend können die Chipfläche sowie der durch die Ladungspumpe im DCC verursachte Energieverbrauch im Vergleich zu der herkömmlichen Anordnung reduziert werden. Die geteilte CP des DCC-Schaltkreises steuert die Spannungswerte des Signals VC in Reaktion auf den Tastverhältnisdurchschnittswert der Signale CCLK1, CCLK2, CCLK3 und CCLK4. Das Signal VC wird von der geteilten CP an die AP 1025a, 1025b, 1025c und 1025d ausgegeben.
Unter Bezugnahme auf 11A umfassen in einer beispielhaften Ausführungsform der vorliegenden Erfindung die Verstärkermittel AP 1025a, oder eines oder alle der anderen Verstärkermittel AP 1025b, 1025c und/oder 1025d, Transistoren SATR2/SATR3, die das unsymmetrische Zwischentaktsignal CLK1 empfangen und das erste interne Taktsignal CCLK1 ausgeben. Die Transistoren SATR2/SATR3 werden von Transistoren SATR1/SATR4 getrieben, die das Steuersignal VC empfangen, das von der geteilten CP ausgegeben wird.
Unter Bezugnahme auf 11B umfasst die geteilte CP 1030 in einer beispielhaften Ausführungsform der vorliegenden Erfindung Ausgabemittel 110 und einen Eingabetreiber, der vier Paare von Transistoren PTR1/NTR1, PTR2/NTR2, PTR3/NTR3 und PTR4/NTR4 aufweist, die an einem gemeinsamen Knoten N1 mit einer ersten Stromquelle IS1 und an einem gemeinsamen Knoten N2 mit einer zweiten Stromquelle IS2 verbunden sind. Die Transistorpaare PTR1/NTR1, PTR2/NTR2, PTR3/NTR3 und PTR4/NTR4 sind zum Empfangen der Signale CCLK1, CCLK2, CCLK3, CCLK4 ausgebildet und erzeugen an einem Knoten NOS ein gemeinsames Ausgangssignal. Die Ausgabemittel 110 umfassen einen Verstärker 1115. Der Verstärker 1115 ist zum Empfangen einer Referenzspannung VREF und des Ausgangssignals am Knoten NOS an seinen Eingängen und zur Ausgabe des Steuerspannungssignals VC ausgebildet.
Während des Betriebs kann ein Tastverhältnisfehler des Signals CLK1 in Reaktion auf den Spannungswert des Steuerspannungssignals VC eingestellt werden, um das erste interne Taktsignal CCLK1 auszugeben, das ein normales Tastverhältnis von 50%:50% beibehält. Wenn beispielsweise das hohe Intervall des Signals CLK1 länger als das niedrige Intervall des Signals CLK1 ist, ist der Spannungswert des Signals VC relativ hoch, wie aus dem Schaltbild der beispielhaften Pumpschaltung 1030 gemäß 11B ersichtlich ist, wodurch die Treiberfähigkeiten des Transistors SATR4 sehr viel größer als die des Transistors SATR1 sind. Daher ist das hohe Intervall des Signals CCLK1 kürzer als in einem vorherigen Schritt, während das niedrige Intervall des Signals CCLK1 länger als in einem vorherigen Schritt ist.
Unter Bezugnahme auf 14 stellt eine andere beispielhafte Ausführungsform der vorliegenden Erfindung eine PLL-Schaltung 1400 zur Verfügung, in der ein Tastverhältniskorrekturschaltkreis (DCC-Schaltkreis) 1450 vorgesehen ist, der AP 1455a, 1455b und eine geteilte zweite CP 1460 umfasst, die wie in 6 bis 9 dargestellt ausgeführt sein können. In dem in 14 dargestellten Ausführungsbeispiel umfasst die PLL-Schaltung 1400 einen Phasendetektor (PD) 1410, eine erste Ladungspumpe (CP) 1420, einen Schleifenfilter (LP) 1430, einen spannungsgesteuerten Oszillator (VCO) 1440, einen Teiler (DIV) 1470 und den DCC-Schaltkreis 1450. Der VCO 1440 gibt zwei Paare von differentiellen Zwi schentaktsignalen CLK1/CLKB1 und CLK2/CLKB2 an den DCC-Schaltkreis 1450 aus.
In einer anderen beispielhaften Ausführungsform kann der VCO 1450 zur Ausgabe einer Mehrzahl von unsymmetrischen Taktsignalen ausgebildet sein, wobei in diesem Fall der DCC-Schaltkreis 1450 entsprechend ausgebildet ist, siehe beispielsweise 10, 11A und 11B. In einer weiteren beispielhaften Ausführungsform des PLL 1400 kann ein externes Taktsignal INS mit einem der ersten internen Taktsignale verriegelt werden, wie dem Signal CCLK2.
Unter Bezugnahme auf 15 stellt eine andere beispielhafte Ausführungsform der vorliegenden Erfindung eine DLL-Schaltung 1500 zur Verfügung, in der ein Tastverhältniskorrekturschaltkreis (DCC-Schaltkreis) 1550 vorgesehen ist, der AP 1555a, 1555b und eine geteilte zweite CP 1560 umfasst, die wie in 6 bis 9 dargestellt ausgeführt sein können. In dem in 15 dargestellten Ausführungsbeispiel umfasst die DLL-Schaltung 1500 einen Phasendetektor (PD) 1510, eine erste Ladungspumpe (CP) 1520, einen Schleifenfilter (LP) 1530, eine spannungsgesteuerte Verzögerungsleitung (VCDL) 1540 und den DCC-Schaltkreis 1550. Die VCDL 1540 gibt zwei Paare von differentiellen Taktsignalen CLK1/CLKB1 und CLK2/CLKB2 an den DCC-Schaltkreis 1550 aus. Der DLL 1500 umfasst eine VCDL 1540 anstatt des VCO 1440 des in 14 dargestellten PLL 1400, welche ein externes Taktsignal um eine vorbestimmte Zeitspanne verzögert und eine Mehrzahl von Zwischentaktsignalen mit einer konstanten Phasendifferenz, z.B. 90 Grad Phasendifferenz, zwischen den benachbarten Taktsignalen ausgibt.
In einer anderen beispielhaften Ausführungsform kann die VCDL 1550 zur Ausgabe einer Mehrzahl von unsymmetrischen Taktsignalen ausgebildet sein, wobei in diesem Fall der DCC-Schaltkreis 1550 entsprechend ausgebildet ist, siehe beispielsweise 10, 11A und 11B. In ei ner weiteren beispielhaften Ausführungsform des DLL 1500 kann ein externes Taktsignal INS mit einem der ersten internen Taktsignale verriegelt werden, wie dem Signal CCLK2.
Unter Bezugnahme auf 16 stellt eine andere beispielhafte Ausführungsform der vorliegenden Erfindung ein Speicherbauelement 1600 zur Verfügung, das Eingabe-/Ausgabemittel 1610, ein Speicherzellenfeld 1620, einen Adressendecoder 1630, einen Befehlsdecoder 1640 und einen Takterzeugungsschaltkreis 1650 umfasst. Der Takterzeugungsschaltkreis kann eine PLL-Schaltung, wie beispielsweise in 14 dargestellt, oder eine DLL-Schaltung aufweisen, wie beispielsweise in 15 dargestellt, die einen DCC-Schaltkreis mit einer geteilten CP implementieren, wie in den korrespondierenden 1 bis 11 dargestellt.

Claims

Tastverhältniskorrekturschaltkreis (620), der zur Verwendung in einem Takterzeugungsschaltkreis (610) konfigurierbar ist, umfassend: – einen ersten Verstärkerschaltkreis (625a), der zum Empfangen eines ersten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1) und zum Ausgeben eines ersten Paars von internen Taktsignalen (CCLK1, CCLKB1) ausgebildet ist, – einen zweiten Verstärkerschaltkreis (625b), der zum Empfangen eines zweiten Paars von differentiellen Zwischentaktsignalen (CLK2, CLKB2) und zum Ausgeben eines zweiten Paars von internen Taktsignalen (CCLK2, CCLKB2) ausgebildet ist, und – eine Ladungspumpe (630), die zum Empfangen des ersten und des zweiten Paars von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) und zum Ausgeben eines Steuersignals (VC, VCB) basierend auf dem ersten und dem zweiten Paar von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) ausgebildet ist, wobei – der erste Verstärkerschaltkreis (625a) ein Tastverhältnis des ersten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1) einstellt und der zweite Verstärkerschaltkreis (625b) ein Tastverhältnis des zweiten Paars von differentiellen Zwischentaktsignalen (CLK2, CLKB2) einstellt.
Tastverhältniskorrekturschaltkreis nach Anspruch 1, dadurch gekennzeichnet, dass eine Korrektur der Tastverhältnisse des ersten und des zweiten Paars von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) auf dem Steuersignal (VC, VCB) basiert.
Tastverhältniskorrekturschaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Steuersignal ein erstes und ein zweites Steuerspannungssignal (VC, VCB) aufweist und die Ladungspumpe (630) umfasst: – Ausgabemittel (710), die einen ersten Knoten (NO), der das erste Steuerspannungssignal (VC) ausgibt, und einen zweiten Knoten (NOB) aufweisen, der das zweite Steuerspannungssignal (VCB) ausgibt, – einen Eingabetreiber (720), der zum Empfangen des ersten und des zweiten Paars von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) und zum Ausgeben des ersten und des zweiten Steuerspannungssignals (VC, VCB) am ersten bzw. am zweiten Knoten (NO, NOB) basierend auf den internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) ausgebildet ist, und – ein kapazitives Element (C), das in Abhängigkeit von dem ersten und dem zweiten Knoten (NO, NOB) ausgebildet ist.
Tastverhältniskorrekturschaltkreis nach Anspruch 3, dadurch gekennzeichnet, dass das kapazitive Element (C) dazu ausgebildet ist, eine im Wesentlichen konstante Spannungsdifferenz zwischen dem ersten Steuerspannungssignal (VC) und dem zweiten Steuerspannungssignal (VCB) aufrecht zu erhalten.
Tastverhältniskorrekturschaltkreis nach Anspruch 3 oder 4, dadurch gekennzeichnet, dass das kapazitive Element einen zwischen dem ersten und dem zweiten Knoten (NO, NOB) eingeschleiften Kondensator (C) umfasst.
Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, dass der Eingabetreiber (720) umfasst: – ein erstes Paar von Transistorelementen (ITR1, ITR2), die zum Empfangen eines ersten internen Taktsignals (CCLK1) des ersten Paars von internen Taktsignalen bzw. eines dritten internen Taktsignals (CCLK2) des zweiten Paars von internen Taktsignalen und zum Ausgeben des ersten Steuerspannungssignals (VC) am ersten Knoten (NO) ausgebildet sind, und – ein zweites Paar von Transistorelementen (ITRB1, ITRB2), die zum Empfangen eines zweiten internen Taktsignals (CCLKB1) des ersten Paars von internen Taktsignalen bzw. eines vierten internen Taktsignals (CCLKB2) des zweiten Paars von internen Taktsignalen und zum Ausgeben des zweiten Steuerspannungssignals (VCB) am zweiten Knoten (NOB) ausgebildet sind.
Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 3 bis 6, dadurch gekennzeichnet, dass die Ladungspumpe (630) umfasst: – eine erste Stromquelle (IS1), die mit dem ersten Knoten (NO) verbunden ist, und – eine zweite Stromquelle (IS2), die mit dem zweiten Knoten (NOB) verbunden ist.
Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, dass die Ladungspumpe (630) eine erste mit dem Eingabetreiber (920) verbundene Treiberstromquelle (ISD) umfasst.
Tastverhältniskorrekturschaltkreis nach Anspruch 8, dadurch gekennzeichnet, dass der Eingabetreiber (920) umfasst: – ein erstes Paar von Transistorelementen (ITR1, ITR2), die zum Empfangen eines ersten internen Taktsignals (CCLK1) des ersten Paars von internen Taktsignalen bzw. eines dritten internen Taktsignals (CCLK2) des zweiten Paars von internen Taktsignalen und zum Ausgeben des ersten Steuerspannungssignals (VC) am ersten Knoten (NO) ausgebildet sind, – ein zweites Paar von Transistorelementen (ITRB1, ITRB2), die zum Empfangen eines zweiten internen Taktsignals (CCLKB1) des ersten Paars von internen Taktsignalen bzw. eines vierten internen Taktsignals (CCLKB2) des zweiten Paars von internen Taktsignalen und zum Ausgeben des zweiten Steuerspannungssignals (VCB) am zweiten Knoten (NOB) ausgebildet sind, – wobei die erste Treiberstromquelle (ISD) an einem dritten Knoten (NC) mit dem ersten und dem zweiten Paar von Transistorelementen (ITR1, ITR2, ITRB1, ITRB2) verbunden ist und das erste und das zweite Paar von Transistorelementen (ITR1, ITR2, ITRB1, ITRB2) von der ersten Treiberstromquelle (ISD) getrieben sind.
Tastverhältniskorrekturschaltkreis nach Anspruch 8 oder 9, dadurch gekennzeichnet, dass die Ladungspumpe (630) eine zweite, mit dem Eingabetreiber (920) verbundene Treiberstromquelle (ISD2) umfasst.
Tastverhältniskorrekturschaltkreis nach Anspruch 10, dadurch gekennzeichnet, dass der Eingabetreiber (920) umfasst: – ein erstes Transistorelement (ITR1), das zum Empfangen eines ersten internen Taktsignals (CCLK1) des ersten Paars von internen Taktsignalen ausgebildet ist, – ein zweites Transistorelement (ITR2), das zum Empfangen eines dritten internen Taktsignals (CCLK2) des zweiten Paars von internen Taktsignalen ausgebildet ist, wobei das erste und das zweite Transistorelement (ITR1, ITR2) zum Ausgeben des ersten Steuerspannungssignals (VC) am ersten Knoten (NO) ausgebildet sind, – ein drittes Transistorelement (ITRB1), das zum Empfangen eines zweiten internen Taktsignals (CCLKB1) des ersten Paars von internen Taktsignalen ausgebildet ist, und – ein viertes Transistorelement (ITRB2), das zum Empfangen eines vierten internen Taktsignals (CCLKB2) des zweiten Paars von internen Taktsignalen ausgebildet ist, wobei das dritte und das vierte Transistorelement (ITRB1, ITRB2) zum Ausgeben des zweiten Steuerspannungssignals (VCB) am zweiten Knoten (NOB) ausgebildet sind, – wobei die erste Treiberstromquelle (ISD1) an einem dritten Knoten (NC1) mit dem ersten und dem dritten Transistorelement (ITR1, ITRB1) verbunden ist und das erste und das dritte Transistorelement (ITR1, ITRB1) von der ersten Treiberstromquelle (ISD1) getrieben sind, und – wobei die zweite Treiberstromquelle (ISD2) an einem vierten Knoten (NC2) mit dem zweiten und dem vierten Transistorelement (ITR2, ITRB2) verbunden ist und das zweite und das vierte Transistorelement (ITR2, ITRB2) von der zweiten Treiberstromquelle (ISD2) getrieben sind.
Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Steuersignal ein erstes und ein zweites Steuerspannungssignal (VC, VCB) aufweist und der erste und/oder der zweite Verstärkerschaltkreis (625a, 625b) umfasst: – ein erstes Transistorelement (ATR2), das zum Empfangen eines ersten differentiellen Zwischentaktsignals (CLK1) eines Paars von differentiellen Zwischentaktsignalen ausgebildet ist, – ein zweites Transistorelement (ATR1), das zum Empfangen eines zweiten differentiellen Zwischentaktsignals (CLKB1) des Paars von differentiellen Zwischentaktsignalen ausgebildet ist, – ein drittes Transistorelement (ATR4), das zum Empfangen des ersten Steuerspannungssignals (VC) ausgebildet ist, und – ein viertes Transistorelement (ATR3), das zum Empfangen des zweiten Steuerspannungssignals (VCB) ausgebildet ist, – wobei das erste und das dritte Transistorelement (ATR2, ATRB4) zum Ausgeben eines zweiten internen Taktsignals (CCLKB1) eines Paars der internen Taktsignale an einem ersten Knoten (NOAB) ausgebildet sind, und – das zweite und das vierte Transistorelement (ATR1, ATR3) zum Ausgeben eines ersten internen Taktsignals (CCLK1) des Paars der internen Taktsignale an einem zweiten Knoten (NOA) ausgebildet sind.
Tastverhältniskorrekturschaltkreis nach Anspruch 12, dadurch gekennzeichnet, dass der erste und/oder der zweite Verstärkerschaltkreis (625a, 625b) umfasst: – eine erste Treiberstromquelle (ISD1), die an einem dritten Knoten (NCA1) mit dem ersten und dem zweiten Transistorelement (ATR2, ATR1) verbunden ist, wobei das erste und das zweite Transistorelement (ATR2, ATR1) von der ersten Treiberstromquelle (ISD1) getrieben sind, und – eine zweite Treiberstromquelle (ISD2), die an einem vierten Knoten (NCA2) mit dem dritten und dem vierten Transistorelement (ATR4, ATR3) verbunden ist, wobei das dritte und das vierte Transistorelement (ATR4, ATR3) von der zweiten Treiberstromquelle (ISD2) getrieben sind.
Integrierter Schaltkreis mit einem Tastverhältniskorrekturschaltkreis (620) nach einem der Ansprüche 1 bis 13, gekennzeichnet durch einen Takterzeugungsschaltkreis (610), der das erste und das zweite Paar von differentiellen Zwischentaktsignalen (CLK1, CLKB1, CLK2, CLKB2) ausgibt.
Phasenregelkreisschaltung (1400) mit einem Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 1 bis 13, gekennzeichnet durch: – einen Phasendetektor (1410), der zum Empfangen eines externen Taktsignals und eines der internen Taktsignale und zum Ausgeben eines zweiten Steuersignals ausgebildet ist, – eine zweite Ladungspumpe (1420) und einen Schleifenfilter (1430), die zum Empfangen des zweiten Steuersignals und zum Ausgeben einer Steuerspannung basierend auf dem zweiten Steuersignal ausgebildet sind, und – einen spannungsgesteuerten Oszillator (1440), der zum Empfangen der Steuerspannung und zum Ausgeben des ersten und des zweiten Paars von differentiellen Zwischentaktsignalen ausgebildet ist.
Phasenregelkreisschaltung (1400) nach Anspruch 15, dadurch gekennzeichnet, dass das externe Taktsignal mit einem der internen Taktsignale verriegelt ist.
Verzögerungsregelkreisschaltung (1500) mit einem Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 1 bis 13, gekennzeichnet durch: – einen Phasendetektor (1510), der zum Empfangen eines externen Taktsignals und eines der internen Taktsignale und zum Ausgeben eines zweiten Steuersignals ausgebildet ist, – eine zweite Ladungspumpe (1520) und einen Schleifenfilter (1530), die zum Empfangen des zweiten Steuersignals und zum Ausgeben einer Steuerspannung basierend auf dem zweiten Steuersignal ausgebildet sind, – eine spannungsgesteuerte Verzögerungsleitung (1540), die zum Empfangen der Steuerspannung und zum Ausgeben des ersten und des zweiten Paars von differentiellen Zwischentaktsignalen ausgebildet ist.
Verzögerungsregelkreisschaltung nach Anspruch 17, dadurch gekennzeichnet, dass das externe Taktsignal mit einem der internen Taktsignale verriegelt ist.
Speicherbauelement (1600) mit einem Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 1 bis 13, gekennzeichnet durch: – ein Speicherzellenfeld (1620), – eine Eingabe-/Ausgabeschaltung (1610), die zum Empfangen von Datensignalen von dem Speicherzellenfeld und zum Ausgeben von Datensignalen an das Speicherzellenfeld ausgebildet ist, und – einen Takterzeugungsschaltkreis (1650), der den Tastverhältniskorrekturschaltkreis umfasst, – wobei der Takterzeugungsschaltkreis (1650) zum Empfangen eines externen Taktsignals und zum Ausgeben des ers ten und des zweiten Paars von internen Taktsignalen an die Eingabe-/Ausgabeschaltung ausgebildet ist.
Speicherbauelement nach Anspruch 19, gekennzeichnet durch: – einen Adressendecoder (1630), der operativ mit dem Speicherzellenfeld (1620) verbunden ist und zum Empfangen eines Adressensignals ausgebildet ist, und – einen Befehlsdecoder (1640), der operativ mit der Eingabe- /Ausgabeschaltung verbunden ist und zum Empfangen eines Befehlssignals ausgebildet ist.
Tastverhältniskorrekturschaltkreis, der zur Verwendung in einem Takterzeugungsschaltkreis konfigurierbar ist, umfassend: – einen ersten Verstärkerschaltkreis (1025a), der zum Empfangen eines ersten unsymmetrischen Zwischentaktsignals (CLK1) und zum Ausgeben eines ersten internen Taktsignals (CCLK1) ausgebildet ist, – einen zweiten Verstärkerschaltkreis (1025b), der zum Empfangen eines zweiten unsymmetrischen Zwischentaktsignals (CLK2) und zum Ausgeben eines zweiten internen Taktsignals (CCLK2) ausgebildet ist, und – eine Ladungspumpe (1030), die zum Empfangen des ersten und des zweiten internen Taktsignals (CCLK1, CCLK2) und zum Ausgeben eines ersten Steuerspannungssignals (VC) basierend auf dem ersten und dem zweiten internen Taktsignal (CCLK1, CCLK2) ausgebildet ist, – wobei der erste und der zweite Verstärkerschaltkreis (1025a, 1025b) in Reaktion auf das erste Steuerspannungssignal (VC) jeweils ein Tastverhältnis des ersten und des zweiten unsymmetrischen Zwischentaktsignals (CLK1, CLK2) einstellen.
Tastverhältniskorrekturschaltkreis nach Anspruch 21, dadurch gekennzeichnet, dass die Ladungspumpe umfasst: – einen Eingabetreiber, der zum Empfangen des ersten und des zweiten internen Taktsignals (CCLK1, CCLK2) und zum Ausgeben eines ersten Spannungswertes an einem ersten Knoten (NOS) basierend auf dem ersten und dem zweiten internen Taktsignal (CCLK1, CCLK2) ausgebildet ist, und – Ausgabemittel (110), die zum Empfangen des ersten Spannungswertes am ersten Knoten (NOS) und zum Empfangen eines Referenzspannungswertes (VREF) ausgebildet sind und die zur Ausgabe des ersten Steuerspannungssignals (VC) ausgebildet sind.
Tastverhältniskorrekturschaltkreis nach Anspruch 22, dadurch gekennzeichnet, dass der Eingabetreiber umfasst: – ein erstes Paar von Transistorelementen (PTR1, NTR1), das zum Empfangen des ersten internen Taktsignals (CCLK1) und zum Ausgeben eines ersten Spannungswertes am ersten Knoten (NOS) ausgebildet ist, und – ein zweites Paar von Transistorelementen (PTR2, NTR2), das zum Empfangen des zweiten internen Taktsignals (CCLK2) und zum Ausgeben eines zweiten Spannungswertes am ersten Knoten (NOS) ausgebildet ist.
Tastverhältniskorrekturschaltkreis nach Anspruch 23, dadurch gekennzeichnet, dass die Ladungspumpe (1030) umfasst: – eine erste Stromquelle (IS1), die mit einem zweiten Knoten (N1) verbunden ist, und – eine zweite Stromquelle (IS2), die mit einem dritten Knoten (N2) verbunden ist, – wobei ein erstes Transistorelement (PTR1) des ersten Paars von Transistorelementen und ein drittes Transistor element (PTR2) des zweiten Paars von Transistorelementen mit dem zweiten Knoten (N 1) verbunden sind und – ein zweites Transistorelement (NTR1) des ersten Paars von Transistorelementen und ein viertes Transistorelement (NTR2) des zweiten Paars von Transistorelementen mit dem dritten Knoten (N2) verbunden sind.
Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 21 bis 24, dadurch gekennzeichnet, dass der erste und/oder der zweite Verstärkerschaltkreis (1025a, 1025b) umfasst: – ein erstes und ein viertes Transistorelement (SATR1, SATR4), die zum Empfangen des ersten Steuerspannungssignals (VC) ausgebildet sind, und – ein zweites und ein drittes Transistorelement (SATR2, SATR3), die zum Empfangen eines unsymmetrischen Zwischentaktsignals (CLK1) und zum Ausgeben eines internen Taktsignals (CCLK1) ausgebildet sind.
Tastverhältniskorrekturschaltkreis nach Anspruch 25, dadurch gekennzeichnet, dass ein Tastverhältnisfehler des unsymmetrischen Zwischentaktsignals (CLK1) in Reaktion auf einen Spannungswert des ersten Steuerspannungssignals (VC1) eingestellt ist, wobei das Tastverhältnis des internen Taktsignals (CCLK1) normalisiert ist.
Tastverhältniskorrekturschaltkreis nach einem der Ansprüche 21 bis 26, gekennzeichnet durch: – einen dritten Verstärkerschaltkreis (1025c), der zum Empfangen eines dritten unsymmetrischen Zwischentaktsignals (CLK3) und zum Ausgeben eines dritten internen Taktsignals (CCLK3) ausgebildet ist, und – einen vierten Verstärkerschaltkreis (1025d), der zum Empfangen eines vierten unsymmetrischen Zwischentaktsignals (CLK4) und zum Ausgeben eines vierten internen Taktsignals (CCLK4) ausgebildet ist, – wobei die Ladungspumpe (1030) zum Empfangen des ersten, des zweiten, des dritten und des vierten internen Taktsignals (CCLK1 CCLK4) ausgebildet ist, – das erste Steuerspannungssignals (VC) auf dem ersten, dem zweiten, dem dritten und dem vierten internen Taktsignal (CCLK1 CCLK4) basiert, und – der erste, der zweite, der dritte und der vierte Verstärkerschaltkreis (1025a∼1025d) in Reaktion auf das erste Steuerspannungssignal (VC) ein Tastverhältnis des ersten, des zweiten, des dritten bzw. des vierten unsymmetrischen Zwischentaktsignals (CLK1 CLK4) einstellen.
Tastverhältniskorrekturschaltkreis nach Anspruch 27, dadurch gekennzeichnet, dass eine Korrektur der Tastverhältnisse des ersten, des zweiten, des dritten und des vierten internen Taktsignals (CCLK1 bis CCLK4) auf dem ersten Steuerspannungssignal (VC) basiert.
Verfahren zum Erzeugen eines Taktsignals mit den Schritten: – Erzeugen eines ersten und eines zweiten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1, CLK2, CLKB2), – Eingeben des ersten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1) in einen ersten Verstärkerschaltkreis (625a), um ein erstes Paar von internen Taktsignalen (CCLK1, CCLKB1) zu erzeugen, – Eingeben des zweiten Paars von differentiellen Zwischentaktsignalen (CLK2, CLKB2) in einen zweiten Verstärker schaltkreis (625b), um ein zweites Paar von internen Taktsignalen (CCLK1, CCLKB1) zu erzeugen, – Eingeben des ersten und des zweiten Paars von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) in eine Ladungspumpe (630), um ein Steuerspannungssignal (VC, VCB) basierend auf dem ersten und dem zweiten Paar von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) zu erzeugen, und – Eingeben des Steuerspannungssignals (VC, VCB) in den ersten und/oder den zweiten Verstärkerschaltkreis (625a, 625b), um ein Tastverhältnis des ersten bzw. des zweiten Paars von differentiellen Zwischentaktsignalen (CLK1, CLKB1, CLK2, CLKB2) einzustellen.
Verfahren nach Anspruch 29, gekennzeichnet durch ein Korrigieren der Tastverhältnisse des ersten und des zweiten Paars von internen Taktsignalen (CCLK1, CCLKB1, CCLK2, CCLKB2) basierend auf dem Steuerspannungssignal (VC, VCB).