DE102006040584B4 - Halbleiterprodukt mit einer Vielzahl von leitfähigen Kontaktstrukturen und ein Verfahren zu dessen Herstellung - Google Patents
Halbleiterprodukt mit einer Vielzahl von leitfähigen Kontaktstrukturen und ein Verfahren zu dessen Herstellung Download PDFInfo
- Publication number
- DE102006040584B4 DE102006040584B4 DE102006040584A DE102006040584A DE102006040584B4 DE 102006040584 B4 DE102006040584 B4 DE 102006040584B4 DE 102006040584 A DE102006040584 A DE 102006040584A DE 102006040584 A DE102006040584 A DE 102006040584A DE 102006040584 B4 DE102006040584 B4 DE 102006040584B4
- Authority
- DE
- Germany
- Prior art keywords
- structures
- contact
- substrate surface
- filling
- semiconductor product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
Halbleiterprodukt (1) mit
– einem Substrat (2), das eine Substratfläche (22) aufweist,
– einer Vielzahl von Wortleitungen (10), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung (x) verlaufen,
– einer Vielzahl von leitfähigen Kontaktstrukturen (24), die zwischen den Wortleitungen (10) angeordnet sind, und
– einer Vielzahl von Füllstrukturen (30), wobei jede Füllstruktur (30) zwei jeweilige Kontaktstrukturen (24), die zwischen zwei jeweiligen Wortleitungen (10) angeordnet sind, voneinander trennt, wobei diese jeweiligen zwei Kontaktstrukturen (24) entlang der ersten Richtung (x) in einem Abstand voneinander angeordnet sind,
wobei die Kontaktstrukturen (24) eine Oberseite (24a) aufweisen, die in einem Abstand von der Substratfläche (22) angeordnet ist, und bis zur Substratfläche (22) reichen und wobei die Kontaktstrukturen (24) an der Substratfläche (22) eine Breite (W) entlang der ersten Richtung (x) besitzen, die größer ist als eine Breite (w) der Oberseiten (24a) der Kontaktstrukturen (24) entlang der...
– einem Substrat (2), das eine Substratfläche (22) aufweist,
– einer Vielzahl von Wortleitungen (10), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung (x) verlaufen,
– einer Vielzahl von leitfähigen Kontaktstrukturen (24), die zwischen den Wortleitungen (10) angeordnet sind, und
– einer Vielzahl von Füllstrukturen (30), wobei jede Füllstruktur (30) zwei jeweilige Kontaktstrukturen (24), die zwischen zwei jeweiligen Wortleitungen (10) angeordnet sind, voneinander trennt, wobei diese jeweiligen zwei Kontaktstrukturen (24) entlang der ersten Richtung (x) in einem Abstand voneinander angeordnet sind,
wobei die Kontaktstrukturen (24) eine Oberseite (24a) aufweisen, die in einem Abstand von der Substratfläche (22) angeordnet ist, und bis zur Substratfläche (22) reichen und wobei die Kontaktstrukturen (24) an der Substratfläche (22) eine Breite (W) entlang der ersten Richtung (x) besitzen, die größer ist als eine Breite (w) der Oberseiten (24a) der Kontaktstrukturen (24) entlang der...
Description
- Die Erfindung betrifft ein Halbleiterprodukt gemäß einem der Ansprüche 1 und 25 und ein Verfahre zur Herstellung eines Halbleiterprodukts gemäß Anspruch 27.
- Ein derartiges Halbleiterprodukt kann beispielsweise ein Flash-Speicherprodukt sein, das eine Vielzahl von Speicherzellen wie etwa NROM (Nitrid Read Only Memory) oder alternative Arten nicht-flüchtiger Speicherzellen (etwa Floating Gate-Zellen) aufweist. In einem Flash-Speicherprodukt sind die Speicherzellen einzeln Selektiv zu den jeweils übrigen Speicherzellen programmierbar. Wenn eine Information gelöscht wird, werden alle Speicherzellen desselben jeweiligen Sektors zur gleichen Zeit gemeinsam gelöscht. Die Speicherzellen des jeweiligen Sektors können später einzeln wieder programmiert werden.
- Die Speicherzellen eines Flash-Speichers sind in einem Virtual Ground Array oder in anderen Speicherzellenfeldarchitekturen angeordnet. Jede Speicherzelle ist an zwei jeweilige Bitleitungen angeschlossen, die parallel zueinander verlaufen. In einem Virtual Ground Array ist jede Bitleitung an Speicherzellen angeschlossen, die auf entgegengesetzten Seiten der Bitleitung angeordnet sind. Die Verbindung zwischen den Bitleitungen und den Speicherzellen wird durch Kontaktstrukturen hergestellt, die erste Kontakte, so genannte „local interconnect”-Strukturen aufweisen. Die local interconnect- Strukturen sind in Reihen angeordnet, die senkrecht zu den Bitleitungen verlaufen. In Richtung parallel zu den Bitleitungen ist eine Bitleitung an jeweils eine Local interconnect-Struktur jeder zweiten Reihe von Local interconnect-Strukturen angeschlossen. Weiterhin besitzen in jeder zweiten Reihe die Local interconnect-Strukturen einen seitlichen Versatz gegenüber den seitlichen Positionen von Local interconnect-Strukturen der übrigen Reihen von Local interconnect-Strukturen. Jede Bitleitung ist an Local interconnect-Strukturen jeder zweiten Reihe (beispielsweise einer ersten, dritten, fünften und so weiter Reihe) angeschlossen, wohingegen die Bitleitung Speicherzellen der zweiten, vierten, sechsten und so weiter Reihe von Local interconnect-Strukturen überquert, ohne an die Local interconnect-Strukturen der zweiten, vierten und sechsten Reihe angeschlossen zu sein.
- In einem Virtual Ground Array sind die Bitleitungen mit Hilfe von Kontaktstrukturen, die herkömmlich als ”local interconnect”-Strukturen bezeichnete erste Kontakte aufweisen, an die Speicherzellen angeschlossen. Die local interconnect-Strukturen sind breite Via-Kontakte, die ihre Haupterstreckung entlang einer ersten lateralen Richtung besitzen, die senkrecht zur Richtung der Bitleitung verläuft. Sie dienen zum Anschließen von zwei streifenförmigen aktiven Gebieten an eine Bitleitung. Die aktiven Gebiete sind dotierte Gebiete, die die Source/Drain-Gebiete und die Kanal-Gebiete bilden, und in einem Virtual Ground Array sind sie in Form von Linien oder Streifen ausgebildet, die voneinander durch Grabenisolationsfüllungen, etwa Flachgrabenisolationen (STI) getrennt sind. Die Grabenisolationsfüllungen wie auch die aktiven Gebiete sind aus der Draufsicht auf das Halbleitersubstrat gesehen streifenförmig ausgebildet. Wenn die Bitleitungen ausgebildet werden, werden sie so angeordnet, dass sie parallel zu den aktiven Gebieten verlaufen, jedoch beispielsweise in denselben lateralen Positionen angeordnet sind wie die Grabenisolationsfüllungen, das heißt in zentrierten lateralen Positionen zwischen zwei jeweils benachbarten streifenförmigen aktiven Gebieten.
- Die local interconnect-Kontakte erstrecken sich in Richtung senkrecht zu den aktiven Gebieten auf entgegengesetzten Seiten einer jeweiligen Bitleitung über diese Bitleitung hinaus. Insbesondere erstrecken sich die Local interconnect-Strukturen bis zu den am nächsten an der Bitleitung angeordneten aktiven Gebieten, die auf entgegengesetzten Seiten der Bitleitung angeordnet sind. Typischerweise besitzt eine Local interconnect-Struktur eine Breite, die etwa das Dreifache der Breite der Bitleitung beträgt, da die Breite der aktiven Gebiete und die Breite der Grabenisolationsfüllungen zwischen den aktiven Gebieten einander entsprechen.
- Um die Bitleitung an die Local interconnect-Strukturen anzuschließen, die viel breiter sind als die Bitleitungen, werden herkömmliche Bitleitungskontakte (”contact to interconnect”-Strukturen) ausgebildet. Zu diesem Zweck wird eine dielektrische Schicht abgeschieden und Via-Kontaktlöcher werden in die dielektrische Schicht geätzt, um einen Teil der Oberseite der Local interconnect-Strukturen freizulegen. Die Kontaktlöcher in der zweiten dielektrischen Schicht werden dann mit leitfähigem Material gefüllt. Durch Planarisieren des leitfähigen Materials werden die contact to interconnect-Strukturen ausgebildet. Anschließend werden die Bitleitungen ausgebildet.
- Im Laufe der Herstellung eines Halbleiterproduktes wird ein Substrat bereitgestellt und eine Vielzahl streifenförmiger aktiver Gebiete wie auch eine Vielzahl streifenförmiger Gra benisolationsfüllungen, die zwischen jeweils zwei aktiven Gebieten angeordnet sind, in dem Substrat ausgebildet. Anschließend wird ein Schichtenstapel, der eine untere Oxidschicht, eine ladungsspeichernde Schicht wie eine Siliziumnitridschicht und eine obere Oxidschicht umfasst, abgeschieden. Dann werden Wortleitungen gebildet, indem eine oder mehrere leitfähige Schichten und eine Decknitridschicht zum Ausbilden von Gate-Stapeln abgeschieden werden. Diese Schichten werden dann umstrukturiert, wodurch eine Vielzahl von Wortleitungen gebildet wird. Dann werden herkömmliche Seitenwandspacer auf den Seitenwänden der Wortleitungen gebildet.
- Hierdurch wird eine Vielzahl von Wortleitungen gebildet, die in einem Abstand voneinander angeordnet sind und, zumindest in einem Bereich der Substratfläche, entlang einer ersten Richtung verlaufen. In verbleibenden Zwischenräumen zwischen jeweils zwei Wortleitungen sind später die Kontaktstrukturen (die local interconnect-Strukturen) auszubilden. Herkömmlich wird eine dielektrische Schicht abgeschieden und geätzt, um eine Vielzahl von Füllstrukturen auszubilden, die einen jeweiligen länglichen Zwischenraum zwischen zwei jeweiligen Wortleitungen ausfüllen. Weiterhin werden in einem herkömmlichen Prozess diese länglichen Füllstrukturen entlang der ersten Richtung strukturiert, wodurch eine Vielzahl von Gräben an denjenigen Positionen geätzt werden, an denen die Kontaktstrukturen (die local interconnect-Strukturen) auszubilden sind. Jeder Graben erstreckt sich durch die gesamte Dicke der jeweiligen Füllstruktur hindurch bis zur Substratfläche. Danach wird leitfähiges Material abgeschieden und in einem oberen Bereich geätzt, wodurch eine Vielzahl von Kontaktstrukturen in den Gräben zwischen den Füllstrukturen gebildet wird.
- Dadurch wird ein Halbleiterprodukt bereitgestellt, das in Kontaktlochöffnungen (Vias) eingefüllte Kontaktstrukturen aufweist, wobei die Vias auf entgegengesetzten Seiten entlang der ersten Richtung durch Seitenwände jeweils zweier Bereiche der Füllstruktur begrenzt werden (wobei die Bereiche während der Grabenätzung voneinander getrennt worden sind). Entlang der zweiten Richtung sind die Kontaktstrukturen durch zwei jeweilige Wortleitungen (das heißt durch deren Spacer) begrenzt.
- Jede auf diese Weise ausgebildete Kontaktstruktur kontaktiert zwei aktive Gebiete, die entlang der ersten Richtung in einem Abstand voneinander angeordnet sind. Typischerweise entspricht die Breite der aktiven Gebiete der Breite der Grabenisolationsfüllung, die zwischen ihnen angeordnet ist. Die Breite der Kontaktstruktur entlang der ersten Richtung beträgt dementsprechend ungefähr das Dreifache der Breite eines aktiven Gebietes oder einer Grabenisolationsfüllung entlang der ersten Richtung.
- Jedoch variiert der genaue Wert der Breite der Kontaktstrukturen entlang der ersten Richtung, das heißt entlang der Richtung parallel zur Haupterstreckung der Wortleitungen, zwischen denen die Kontaktstrukturen angeordnet sind, mit der vertikalen Position innerhalb der Kontaktstruktur. Insbesondere ist die Breite der Kontaktstruktur entlang der ersten Richtung, gemessen an der Oberseite der Kontaktstruktur, gewöhnlich größer als die Breite der Kontaktstruktur entlang der ersten Richtung, gemessen an der Unterseite der Kontaktstruktur. Herkömmlich nimmt die Breite der Kontaktstruktur (das heißt ihre Ausdehnung entlang der ersten Richtung) mit zunehmendem Abstand von der Substratfläche zu. In einer Querschnittsansicht entspricht das Profil der Kontaktstruktur ei nem Trapez, das seine große Basis an der Oberseite der Kontaktstruktur und seine kleine Basis auf der Substratfläche besitzt.
- Dieses Profil der Kontaktstrukturen ergibt sich aus dem Umstand, dass die Kontaktstrukturen in geätzte Ausnehmungen dielektrischer Füllstrukturen eingebracht werden, die die Zwischenräume zwischen den Wortleitungen auffüllen. Das Ätzen der Gräben, die mit den Kontaktstrukturen aufzufüllen sind, wird durch Trockenätzen, beispielsweise durch reaktives Ionenätzen durchgeführt. Gemäß dem typischen Ätzprofil dieser anisotropen Ätztechnik sind an der Oberseite der isolierenden Füllstrukturen die Gräben etwas breiter als am Boden der isolierenden Füllstrukturen (das heißt auf der Substratfläche). Ursache hierfür ist, dass die Zeitdauer des Kontakts zwischen der Ätzkomponente und der geätzten Seitenwand der verbleibenden Bereiche der isolierenden Füllstruktur mit zunehmender Tiefe des Grabens abnimmt.
- Bei der herkömmlichen lithographischen Strukturierung besitzen mikroelektronische Strukturen laterale Abmessungen, die dem CD-Maß (Critical Dimension) entsprechen. Die Größe des CD-Maßes hängt von der Wellenlänge ab, die für die spezifische Lithographietechnik verwendet wurde. Allerdings sind bei vorgegebenem CD-Maß die seitlichen Abmessungen der mikroelektronischen Strukturen festgelegt.
- In der Halbleiterfertigung besteht ein Risiko seitlicher Dejustierungen. Da eine Maske zum Ätzen von Gräben in die dielektrischen Füllstrukturen entlang der ersten Richtung gegenüber den aktiven Gebieten fehlpositioniert sein kann, können die mit den Kontaktstrukturen aufzufüllenden Gräben entlang der ersten Richtung gegenüber den zu kontaktierenden ak tiven Gebieten verschoben sein. Je nach Ausmaß eines solchen seitlichen Versatzes fällt die Kontaktfläche zwischen einem der zu kontaktierenden aktiven Gebiete und der Kontaktstruktur entlang der ersten Richtung kleiner aus als das CD-Maß, wohingegen die Kontaktstruktur sich innerhalb der ersten Richtung bis über das andere aktive Gebiet hinaus erstreckt. Dementsprechend birgt ein lateraler Versatz entlang der ersten Richtung das Risiko eines erhöhten Kontaktwiderstandes zwischen der Kontaktstruktur (der local interconnect-Struktur) und einem der beiden zu kontaktierenden aktiven Gebiete.
- Außerdem ist infolge der geneigten Seitenwände der Kontaktstrukturen, gesehen in Querschnittansicht parallel zu den Wortleitungen, die Breite der Kontaktstrukturen, an der Substratfläche entlang der ersten Richtung gemessen, in Wirklichkeit kleiner als das Dreifache des CD-Maßes (an der Oberseite ist die Breite der Kontaktstrukturen größer als das Dreifache des CD-Maßes). Dementsprechend ist, sogar wenn kein seitlicher Versatz entlang der ersten Richtung vorliegt, die Kontaktfläche zwischen der Kontaktstruktur und jedem aktiven Gebiet entlang der ersten Richtung kleiner als das CD-Maß. Dadurch wird der Kontaktwiderstand zwischen den aktiven Gebieten und den Kontaktstrukturen (den local interconnect-Strukturen) weiter erhöht.
- Aus der
US 2002/0020890 A1 - Aus der
US 6,593,190 B2 ist eine nicht flüchtige Speichervorrichtung bekannt, bei der zwischen parallel laufenden Wort leitungen Bitleitungs-Anschlusskontakte vorgesehen sind. Die Breite der Bitleitungsanschlussbereiche ist auf einer Oberfläche eines Halbleitersubstrats, auf dem dieselben gebildet sind, größer als an einem von der Oberfläche beabstandeten Ende derselben. - Zusammenfassung der Erfindung
- Es ist die Aufgabe der vorliegenden Erfindung, ein Halbleiterprodukt mit verringertem Kontaktwiderstand zwischen den Kontaktstrukturen und den aktiven Gebieten bereitzustellen, selbst in dem Fall, dass die Kontaktstrukturen fehlpositioniert oder seitlich gegenüber den aktiven Gebieten verschoben sind. Es ist ferner die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung eines solchen Halbleiterprodukts bereitzustellen.
- Erfindungsgemäß wird diese Aufgabe durch ein Halbleiterprodukt gemäß Anspruch 1 und ein Halbleiterprodukt gemäß Anspruch 25 gelöst.
- Erfindungsgemäß wird ein Halbleiterprodukt bereitgestellt, das Kontaktstrukturen mit einem in Bezug auf den Abstand von der Substratfläche umgekehrten Querschnittsprofil entlang der ersten Richtung aufweist. Erfindungsgemäß ist die Breite der Kontaktstrukturen entlang der ersten Richtung, das heißt parallel zu den Wortleitungen, an der Substratfläche vergleichsweise groß und an der Oberseite der Kontaktstrukturen vergleichsweise klein. Während bei einem herkömmlichen Halbleiterprodukt die Neigung der Seitenwände der Kontaktstruktu ren dergestalt ist, dass die maximale Breite der Kontaktstrukturen entlang der ersten Richtung an der Oberseite der Kontaktstrukturen erreicht wird, wird erfindungsgemäß die maximale Breite entlang der ersten Richtung an der Substratfläche, das heißt an dem Boden der Kontaktstrukturen erreicht. Dementsprechend ist das Querschnittsprofil der Kontaktstrukturen in der Ebene, die durch die parallel zu den Wortleitungen verlaufende ersten Richtung und die vertikale Richtung senkrecht zur Substratfläche aufgespannt wird, spiegelverkehrt gegenüber dem Stand der Technik. Dessen ungeachtet ist in der Ebene, die durch eine zweite seitliche Richtung senkrecht zu den Wortleitungen und durch die vertikale Richtung aufgespannt wird, das Querschnittsprofil der Kontaktstrukturen unverändert, da die Neigung der Seitenwände der Wortleitungen unverändert ist. In Richtung parallel zu den Wortleitungen hingegen nimmt die Breite der Kontaktstrukturen von der Oberseite der Kontaktstrukturen in Richtung zur Substratfläche (das heißt in Richtung zur Unterseite der Kontaktstrukturen) zu.
- Während eine herkömmliche Kontaktstruktur nicht die gesamte Fläche der jeweiligen zwei zu kontaktierenden aktiven Gebiete kontaktiert und im Falle eines seitlichen Versatzes entlang der ersten Richtung das Risiko einer zusätzlichen Erhöhung des Kontaktwiderstandes birgt, sind erfindungsgemäß die Kontaktstrukturen an ihrer Unterseite breiter als vorzugsweise das Dreifache des CD-Maßes. Infolgedessen erstrecken sie sich entlang der negativen ersten Richtung wie auch entlang der positiven ersten Richtung bis über die äußeren, entgegengesetzten Enden der jeweiligen zwei aktiven Gebiete hinaus. Dadurch wird die gesamte Oberseite der aktiven Gebiete durch die Kontaktstruktur kontaktiert, selbst im Falle eines seit lichen Versatzes der Kontaktstruktur entlang der ersten Richtung.
- Die Kontaktstrukturen sind zwischen den Füllstrukturen angeordnet und trennen diese voneinander, und die Füllstrukturen besitzen eine Unterseite und eine Oberseite, wobei ein Abstand zwischen der Oberseite der Füllstrukturen und der Substratfläche größer ist als ein Abstand zwischen der Unterseite der Füllstrukturen und der Substratfläche. Die Breite der Oberseiten der Füllstrukturen entlang der ersten Richtung ist größer als die Breite der Unterseiten der Füllstrukturen entlang der ersten Richtung. Die Füllstrukturen sind jeweils entlang der ersten Richtung durch zwei entgegengesetzte Kontaktstrukturen begrenzt. Dementsprechend wird in einem Zwischenraum zwischen zwei einander benachbarten Wortleitungen entlang der ersten Richtung (die parallel zu den Wortleitungen verläuft) dieser Zwischenraum mit einer Füllstruktur, einer Kontaktstruktur, einer weiteren Füllstruktur, einer weiteren Kontaktstruktur, noch einer weiteren Füllstruktur, noch einer weiteren Kontaktstruktur und so weiter in abwechselnder Reihenfolge ausgefüllt. Dementsprechend wird jede Kontaktstruktur (entlang der zweiten lateralen Richtung) durch zwei Wortleitungen und (entlang der ersten lateralen Richtung) durch zwei Füllstrukturen begrenzt und jede Füllstruktur (entlang der zweiten lateralen Richtung) durch zwei Wortleitungen und (entlang der ersten lateralen Richtung) durch zwei Kontaktstrukturen begrenzt.
- Vorzugsweise sind die Kontaktstrukturen aus einem Halbleitermaterial, beispielsweise dotiertem Silizium oder auch dotiertem Polysilizium gebildet. Das Halbleitermaterial kann ein epitaktisches einkristallines Material sein, das epitaktisch auf die Substratoberfläche abgeschieden wurde. Insbesondere kann das Halbleitermaterial dotiertes einkristallines Silizium sein.
- Vorzugsweise weisen die Kontaktstrukturen einen Bereich der Kontaktstruktur auf, der in in dem Substrat angeordnete Gräben hineinreicht. Vorzugsweise weist das Substrat aktive Gebiete auf, wobei die aktiven Gebiete streifenförmig ausgebildet sind und entlang einer zweiten Richtung, die von der ersten Richtung verschieden ist, verlaufen. Die zweite Richtung ist vorzugsweise eine zweite laterale Richtung, die senkrecht zur ersten Richtung verläuft.
- Vorzugweise weist das Substrat Gräben auf, die zwischen den aktiven Gebieten angeordnet sind und mit Grabenisolationsfüllungen gefüllt sind, wobei jede Grabenisolationsfüllung streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete voneinander isoliert. Die Grabenisolationsfüllungen können Flachgrabenisolationen (STI) oder Tiefgrabenisolationen (DTI) sein. Sie sind mit einem dielektrischen Material wie beispielsweise einem Oxid gefüllt. In der Ebene der Hauptfläche des Substrats sind Streifen aus aktiven Gebieten und Streifen aus Grabenisolationsfüllungen in alternierender Reihenfolge angeordnet.
- Vorzugsweise kontaktiert jede Kontaktstruktur zwei jeweilige aktive Gebiete und überquert eine jeweilige Grabenisolationsfüllung. Gemäß einer bevorzugten Ausführungsform ist die Grabenisolationsfüllung, die zwischen den beiden aktiven Gebieten angeordnet ist, die durch die jeweilige Kontaktstruktur kontaktiert werden, zurückversetzt gegenüber der Substratfläche, wobei ein Kontaktstruktur-Bereich der Kontaktstruktur in einem oberen Bereich des Grabens angeordnet ist und sich bis zur zurückversetzten Grabenisolationsfüllung erstreckt. Dem entsprechend erstreckt sich in der Mitte zwischen zwei kontaktierten aktiven Gebieten die Kontaktstruktur in den Graben der Grabenisolationsfüllung hinein und kontaktiert Seitenwände der aktiven Gebiete. Dadurch wird eine beträchtliche Verringerung des Kontaktwiderstandes erreicht, da sowohl die Oberseiten als auch eine jeweilige Seitenwand jedes aktiven Gebiets durch die Kontaktstruktur kontaktiert werden. Je nach Tiefe des Kontaktstrukturbereiches kann die Grenzfläche zu den aktiven Gebieten bis auf das beispielsweise Zweifache oder Dreifache der Oberseite der aktiven Gebiete vergrößert werden.
- Vorzugsweise bedeckt jede Kontaktstruktur Bereiche von zwei weiteren Grabenisolationsfüllungen, wobei zu der Kontaktstruktur benachbarte Füllstrukturen weitere Bereiche der zwei weiteren Grabenisolationsfüllungen bedecken. Dementsprechend erstreckt sich an der Substratfläche die Kontaktstruktur über beide aktive Gebiete in die positive und negative erste Richtung hinaus und grenzt so an Oberflächenbereiche der weiteren Grabenisolationsfüllungen an. Allerdings ist der größte Teil der Oberseite dieser weiteren Grabenisolationsfüllungen mit dielektrischen Füllstrukturen bedeckt, die auf entgegengesetzten Seiten der Kontaktstrukturen angeordnet sind. Dementsprechend besteht keine Gefahr von Kurzschlüssen zu weiteren aktiven Gebieten.
- Vorzugsweise weist das Halbleiterprodukt Bitleitungskontakte auf, die die Kontaktstrukturen elektrisch kontaktieren. Die Bitleitungskontakte (contact to interconnect-Strukturen) dienen zum elektrischen Anschließen der Kontaktstrukturen (local interconnect-Strukturen) und der Bitleitungen aneinander.
- Vorzugsweise sind die Bitleitungskontakte jeweils in einer zentrierten Position entlang der ersten Richtung auf der jeweiligen Kontaktstruktur zwischen zwei jeweiligen Füllstrukturen angeordnet. Die laterale Ausdehnung einer Kontaktstruktur entlang der ersten Richtung ist begrenzt durch zwei benachbarte isolierende Füllstrukturen. Der Bitleitungskontakt jedoch ist entlang der ersten Richtung schmaler als die Kontaktstruktur, da die Kontaktstruktur an eine Bitleitung anzuschließen ist, die über der Kontaktstruktur in einer zentrierten Position in Bezug auf die erste Richtung verläuft. Die Breite des Bitleitungskontakts entspricht der Breite der Bitleitung, die etwa ein Drittel der Breite der Kontaktstruktur betrifft. Dadurch werden Kurzschlüsse zu benachbarten Bitleitungen verhindert.
- Vorzugsweise sind die Oberseiten der Kontaktstrukturen mit metallischen Silizidschichten bedeckt, wobei jede Silizidschicht sich zwischen zwei Füllstrukturen erstreckt, die benachbart zur jeweiligen Kontaktstruktur angeordnet sind. Die Silizidschicht kann beispielsweise eine Kobaltsilizidschicht sein. Die Silizidschicht dient zum Verringern des Widerstandes zwischen der Bitleitung und den aktiven Gebieten, die über die Kontaktstruktur und den Bitleitungskontakt an die Bitleitung angeschlossen sind. Insbesondere in dem Fall, dass die Kontaktstrukturen aus einem Halbleitermaterial gebildet sind, bildet die Silizidschicht auf der Oberseite der Kontaktstruktur eine große Metall-Halbleiter-Grenzfläche. Da die silizidierte Oberseite der Kontaktstruktur von einer ersten benachbarten Füllstruktur zu einer zweiten, entgegengesetzt angeordneten Füllstruktur reicht, ist der Widerstand kleiner, als wenn die Kontaktstruktur aus einem Metall gebildet ist und die Metall-Halbleiter-Grenzfläche oben auf den aktiven Gebieten gebildet wird, die eine kleinere Oberseite im Ver gleich zur Oberseite der Kontaktstruktur besitzen. Das Halbleitermaterial der Kontaktstruktur kann beispielsweise einkristallines Silizium oder Polysilizium sein.
- Ein anderer Vorteil einer Salizidschicht besteht darin, dass sie selektiv auf Siliziumoberflächen eines halbfertigen Halbleiterprodukts ausgebildet werden kann. Dementsprechend kann die Salizidschicht selektiv auf den Oberseiten der siliziumhaltigen Kontaktstrukturen ausgebildet werden, und lediglich eine selektive Nassätzung nicht umgewandelten reinen Metalls ist erforderlich (ohne dass eine Rückätzung oder chemischmechanische Polierung erforderlich wäre), um die Salizidschicht von anderen Strukturelementen des integrierten Schaltkreises zu entfernen. Außerdem kann die Ausbildung einer Salizidschicht leicht in einen Herstellungsprozess für das Halbleiterprodukt integriert werden, da das Produkt lediglich bei Temperaturen von beispielsweise 800 Grad Celsius in einer inerten Atmosphäre getempert werden muss. Während der Temperung erfolgt die Silizidbildung an Grenzflächen.
- Da die Kontaktstrukturen vorzugsweise aus einkristallinem Silizium oder Polysilizium gebildet sind, wird ein verringerter Kontaktwiderstand zu den aktiven Gebieten erreicht, da die Abscheidung einkristallinen Siliziums oder von Polysilizium mit Hilfe einer Gasphasenabscheidung in einer Atmosphäre mit sehr geringem Druck erfolgen kann. In solch einem Hochvakuum wird eine jegliche natürliche Oxidschicht oder sonstige dünne Oxidschicht infolge des Partialdrucks von Sauerstoff in dem Hochvakuum von den aktiven Gebieten entfernt.
- Vorzugsweise sind die Bitleitungskontakte auf einer oberen Fläche der jeweiligen Silizidschicht angeordnet. Die Bitleitungskontakte können aus einem Metall gebildet sein und kön nen eine metallische Silizidschicht wie etwa eine Kobaltsilizidschicht kontaktieren.
- Vorzugsweise sind die Oberseiten der Kontaktstrukturen in einem Abstand von der Substratfläche angeordnet, der kleiner ist als ein Abstand zwischen den Oberseiten der Füllstrukturen und der Substratfläche. Dementsprechend ist die vertikale Ausdehnung der Kontaktstrukturen kleiner als die vertikale Ausdehnung der benachbarten isolierenden Füllstrukturen, und die Bitleitungskontakte erstrecken sich zwischen den Füllstrukturen in vertikaler Richtung hinab zu den Kontaktstrukturen.
- Alternativ sind die Oberseiten der Silizidschicht und die Oberseite der Füllstrukturen in demselben Abstand von der Substratfläche angeordnet.
- Vorzugsweise sind die Bitleitungskontakte in Kontaktlochöffnungen einer dielektrischen Schicht angeordnet, die die Wortleitungen, die Kontaktstrukturen und die Füllstrukturen bedeckt. Dementsprechend wird eine Damascene-Technik zum Ausbilden der Bitleitungskontakte verwendet. Vorzugsweise weist das Halbleiterprodukt Bitleitungen auf, wobei die Bitleitungen die Bitleitungskontakte überqueren und entlang der zweiten Richtung verlaufen. Vorzugsweise ist die zweite Richtung eine laterale Richtung, die senkrecht zur ersten (lateralen) Richtung verläuft.
- Gemäß einer bevorzugten Ausführungsform weist das Halbleiterprodukt Bereiche einer ladungsspeichernden Schicht auf, die zwischen den aktiven Gebieten und den Wortleitungen angeordnet sind. Vorzugsweise ist jeder Bereich einer ladungsspeichernden Schicht zwischen einer unteren Oxidschicht und einer oberen Oxidschicht angeordnet. Die ladungsspeichernde Schicht ist vorzugsweise eine Siliziumnitridschicht. Die ladungsspeichernde Schicht kann weiterhin zwischen dielektrischen Schichten angeordnet sein, die andere Materialien als Oxide enthalten.
- Die untere Oxidschicht, die ladungsspeichernde Schicht und die obere Oxidschicht bilden einen Schichtenstapel. Jeder Bereich eines aktiven Gebietes, der unterhalb einer Wortleitung angeordnet ist, wird durch einen Schichtenstapel bedeckt, wobei die untere Oxidschicht auf dem aktiven Gebiet angeordnet ist und die Wortleitung die Oberseite der oberen Oxidschicht kontaktiert. Durch die ladungsspeichernde Schicht wird eine Vielzahl von Speicherzellen, vorzugsweise Twin Flash-Speicherzellen auf dem Halbleiterprodukt gebildet. Die Schichtenstapel erstrecken sich in Richtung senkrecht zu den Wortleitungen zwischen zwei jeweiligen Kontaktstrukturen.
- Das Halbleiterprodukt besitzt ein Speicherzellenfeld mit einer Vielzahl nicht-flüchtigen Speicherzellen. Die Speicherzellen können NROM-Zellen (Nitride Read Only Memory) oder beispielsweise auch Floating-Gate-Transistor-Zellen sein.
- Die Füllstrukturen sind vorzugsweise elektrisch isolierend. Sie können aus einem isolierenden dielektrischen Material gebildet sein. Sie können auch ein dielektrisches Material enthalten. Das dielektrische Material kann beispielsweise eine dielektrische dünne Schicht sein, die beispielsweise aus Siliziumnitrid gebildet ist. Ein innerer Bereich der Füllstrukturen kann leitfähig oder isolierend sein. Die Siliziumnitridschicht isoliert den inneren Bereich der Füllstrukturen elektrisch gegenüber den Kontaktstrukturen.
- Ein weiterer Vorteil der Siliziumnitridschicht besteht darin, dass sie als Ätzstoppschicht für eine chemisch-mechanische Polierung verwendet werden kann und außerdem als Diffusionsbarriere dient.
- Vorzugsweise erstrecken sich die Kontaktstrukturen, die zwei jeweilige aktive Gebiete kontaktieren, an der Substratfläche entlang der ersten Richtung parallel zu den Wortleitungen über die beiden kontaktierten aktiven Gebiete hinaus.
- Die der Erfindung zugrunde liegende Aufgabe wird weiterhin gelöst durch ein Verfahren zur Ausbildung eines Halbleiterproduktes, wobei das Verfahren folgende Schritte umfasst:
- a) Bereitstellen eines Substrats mit einer Substratfläche,
- b) Ausbilden von Wortleitungen, die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung parallel zur Substratfläche verlaufen,
- c) Ausbilden von Hilfsstrukturen zwischen den Wortleitungen, wobei die Hilfsstrukturen Zwischenräume zwischen den Wortleitungen oberhalb der Substratfläche auffüllen und eine Oberseite und eine Unterseite aufweisen, wobei ein Abstand zwischen der Oberseite und der Substratfläche größer ist als ein Abstand zwischen der Unterseite und der Substratfläche,
- d) Strukturieren der Hilfsstrukturen, wodurch Gräben gebildet werden, die sich durch die Hilfsstrukturen von deren Oberseite bis zu deren Unterseiten erstrecken, wobei in jeder Hilfsstruktur eine Vielzahl von Gräben ausgebildet wird, die in einem Abstand voneinander entlang der ersten Richtung angeordnet sind und eine Breite entlang der ersten Richtung besitzen, die an der Oberseite der Hilfsstrukturen größer ist als an der Unterseite der Hilfsstrukturen,
- e) Auffüllen der in der Hilfsstruktur ausgebildeten Gräben mit Füllstrukturen,
- f) Entfernen der Hilfsstrukturen durch Ätzen, wodurch Seitenwände der Füllstrukturen freigelegt werden, und
- g) Ausbilden von leitfähigen Kontaktstrukturen zum Kontaktieren der Substratfläche zwischen den Füllstrukturen, wobei die Kontaktstrukturen eine Oberseite aufweisen, die in einem Abstand von der Substratfläche angeordnet ist, wobei die Kontaktstrukturen sich bis zur Substratfläche erstrecken und an der Substratfläche eine Breite besitzen, die entlang der ersten Richtung größer ist als eine Breite der Oberseiten der Kontaktstrukturen entlang der ersten Richtung.
- Gemäß diesem Verfahren werden Hilfsstrukturen, die in Schritt c) zwischen den Wortleitungen gebildet werden, in Schritt d) strukturiert, um bis zur Substratfläche reichende Gräben auszubilden. Die Gräben sind Vias, die in Schritt e) mit den Füllstrukturen gefüllt werden. Anschließend werden erfindungsgemäß verbleibende Bereiche der Hilfsstrukturen, die nicht in Schritt d) entfernt wurden, in Schritt f) entfernt, vorzugsweise durch Ätzen, um weitere Gräben zu bilden, die in Schritt g) mit den Kontaktstrukturen zu füllen sind. In herkömmlichen Verfahren wird das leitfähige Material zur Ausbildung der Kontaktstrukturen zuerst zwischen den Wortleitungen abgeschieden und anschließend strukturiert, um Gräben zu bilden, die mit den Füllstrukturen gefüllt werden. Erfindungsgemäß jedoch werden die Hilfsstrukturen ausgebildet, die den gesamten Zwischenraum zwischen zwei jeweiligen benachbarten Wortleitungen ausfüllen, und die Füllstrukturen werden darin zuerst ausgebildet (indem die Hilfsstrukturen strukturiert werden, um darin Gräben zu bilden, und indem die Gräben mit den Füllstrukturen gefüllt werden), bevor später die leitfä higen Strukturen gebildet werden (durch Entfernen der verbleibenden Bereiche der Hilfsstrukturen zwischen den Füllstrukturen in Schritt f) und durch anschließendes Ausbilden der Kontaktstrukturen in Schritt g)).
- Dementsprechend ist die zeitliche Reihenfolge des Ausbildens der Füllstrukturen und der Kontaktstrukturen bei der vorliegenden Erfindung gegenüber dem Stand der Technik vertauscht. Weiterhin werden die Füllstrukturen nicht durch Strukturieren eines Materials einer Füllstruktur gebildet. Stattdessen wird das Material zum Ausbilden der Füllstrukturen in Gräben der Hilfsstruktur abgeschieden, das heißt in einem Material, das vor dem Ausbilden der Füllstrukturen abgeschieden wurde. Da das Querschnittsprofil der Gräben, die in Schritt d) geätzt worden sind, mit zunehmendem Abstand von der Substratfläche größer wird, sind die Füllstrukturen auf der Substratfläche schmal und auf ihrer Oberseite breit. Da die verbleibenden Bereiche der Hilfsstrukturen zwischen den Füllstrukturen entfernt werden und das zum Ausbilden der Kontaktstrukturen dienende Material abgeschieden wird, sind die Kontaktstrukturen in seitlicher Richtung parallel zu den Wortleitungen an der Substratfläche vergleichsweise breit und entlang dieser Richtung an ihren Oberseiten vergleichsweise schmal. Dementsprechend ist die Neigung der Seitenwände der Kontaktstrukturen, die an die Füllstrukturen angrenzen, gegenüber dem Stand der Technik umgekehrt. Typischerweise ist die Breite der Kontaktstrukturen an der Substratfläche geringfügig größer als das beispielsweise Dreifache des CD-Maßes und an ihrer Oberseite geringfügig kleiner als das Dreifache des CD-Maßes. Weiterhin reicht die Breite der Kontaktstrukturen entlang der ersten Richtung (parallel zu den Wortleitungen) bis über die beiden zu kontaktierenden aktiven Gebiete hinaus. Dadurch wird der elektrische Widerstand zwischen den Kontaktstrukturen und den aktiven Gebieten verringert. Vorzugsweise umfasst der Schritt g) das Aufwachsen der Kontaktstrukturen selektiv auf den Substratfläche, die zwischen den Wortleitungen und den Füllstrukturen freiliegen. Insbesondere umfasst der Schritt g) vorzugsweise das epitaktische Aufwachsen der Kontaktstrukturen selektiv auf die freiliegende Substratfläche. Durch das epitaktische Aufwachsen des Halbleitermaterials selektiv auf die freigelegten Bereiche der Substratfläche (insbesondere auf den aktiven Gebieten) ist kein Schritt des Rückätzens oder Polierens erforderlich, um unerwünschte Bereiche von Halbleitermaterial zu entfernen.
- Vorzugsweise wird in Schritt b) auf der freigelegten Substratfläche Silizium aufgewachsen. Insbesondere Polysilizium oder dotiertes monokristallines Silizium kann aufgewachsen werden. Alternativ kann stattdessen Kohlenstoff oder Germanium auf der Substratfläche aufgewachsen werden.
- Vorzugsweise umfasst der Schritt d) das Ausbilden einer Maske auf den Hilfsstrukturen, wobei die Maske Maskenöffnungen aufweist, die sich in Richtung senkrecht zur ersten Richtung erstrecken, und anisotropes Ätzen der Hilfsstrukturen durch die Maske. Die Maske dient dazu, Gräben in die Hilfsstrukturen zu ätzen, wodurch eine jeweilige Vielzahl von Hilfsstrukturbereichen voneinander entlang der ersten Richtung durch die geätzten Gräben getrennt wird. Zwischen jeweils zwei benachbarten Wortleitungen wird dadurch eine jeweilige Vielzahl von Strukturbereichen ausgebildet, die voneinander entlang der ersten Richtung getrennt sind. Dementsprechend weist die Maske Maskenöffnungen auf, die die Hilfsstrukturen (oder die Hilfsstrukturen und die Wortleitungen) entlang einer zweiten Richtung, die senkrecht zur Hauptrichtung der Wortleitungen verläuft, überkreuzen. Die Gräben werden dann mit dem Material der Füllstrukturen gefüllt.
- Vorzugsweise umfasst der Schritt e) das Abscheiden eines dielektrischen Materials in die Gräben. Alternativ kann der Schritt e) das Ausbilden einer Siliziumnitridschicht (oder einer dünnen Schicht aus einem anderen Material) in die Gräben umfassen, bevor die Gräben gefüllt werden. Die dünne Schicht aus Siliziumnitrid dient zur elektrischen Isolierung der Kontaktstrukturen gegeneinander und dient weiterhin als Diffusionsbarriere wie auch Ätzstoppschicht zum Rückätzen des Materials der Füllstrukturen.
- Vorzugsweise werden in Schritt e) elektrisch isolierende Füllstrukturen ausgebildet.
- Vorzugsweise umfasst der Schritt f) eine selektive Ätzung von Bereichen der Hilfsstrukturen, die zwischen den Füllstrukturen erhalten geblieben sind. Das selektive Ätzen der Fallstrukturen kann selektiv zu dem Material der Füllstrukturen und der Wortleitungen (einschließlich der Nitrid-Spacer und der Nitrid-Deckschicht) durchgeführt werden.
- Vorzugsweise umfasst der Schritt a) das Bereitstellen eines Substrats, das aktive Gebiete aufweist, die streifenförmig ausgebildet sind und entlang einer zweiten Richtung, die von der ersten Richtung verschieden ist, verlaufen, wobei das Substrat weiterhin Gräben aufweist, die zwischen den aktiven Gebieten angeordnet sind und mit Grabenisolationsfüllungen gefüllt sind, wobei jede Grabenisolationsfüllung streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete gegeneinander isoliert. Dementsprechend sind in Richtung parallel zu den Wortleitungen die aktiven Gebiete und die Grabenisola tionsfüllungen in abwechselnder Reihenfolge angeordnet. Die Haupterstreckungsrichtung der aktiven Gebiete und der Grabenisolationsfüllungen verläuft senkrecht zu den Wortleitungen.
- Vorzugsweise wird in Schritt f) die Ätzung nach dem Freilegen der Substratfläche an der Unterseite der Bereiche der Hilfsstrukturen fortgesetzt, wodurch die in den Gräben zwischen den zwei jeweiligen aktiven Gebieten angeordneten Grabenisolationsfüllungen rückgeätzt werden. Das Fortsetzen der Ätzung nach dem Freilegen der Oberseiten der aktiven Gebiete dient dazu, Seitenwände der aktiven Gebiete freizulegen, um die Kontaktfläche zwischen den aktiven Gebieten und den Kontaktstrukturen zusätzlich zu erhöhen.
- Vorzugsweise wird die Grabenisolationsfüllung, die zwischen den beiden aktiven Gebieten, die durch die Kontaktstrukturen zu kontaktieren sind, in Schritt f) durch eine fortgesetzte Ätzung rückgeätzt, wodurch eine Ausnehmung in der Grabenisolationsfüllung gebildet und Seitenwände der aktiven Gebiete freigelegt werden. Die Tiefe der so gebildeten Aushöhlungen unterhalb der Substratfläche ist vorzugsweise größer als das 0,2-fache des CD-Maßes, beispielsweise zwischen dem 0,2-fachen und dem 2,5-fachen des CD-Maßes, insbesondere vorzugsweise zwischen dem 0,5-fachen und dem 1,25-fachen des CD-Maßes.
- Vorzugsweise werden in Schritt g) Kontaktstrukturen ausgebildet, die jeweils zwei jeweilige aktive Gebiete kontaktieren und eine jeweilige Grabenisolationsfüllung überqueren.
- Vorzugsweise umfasst das Verfahren weiterhin die Schritte:
- h) Ausbilden von Bitleitungskontakten, die die Kontaktstrukturen kontaktieren, und
- i) Ausbilden von Bitleitungen auf den Bitleitungskontakten.
- Vorzugsweise wird zwischen den Schritten g) und h) eine dielektrische Schicht abgeschieden und werden die Bitleitungskontakte in Kontaktlochöffnungen der dielektrischen Schicht ausgebildet. Die dielektrische Schicht bedeckt die Wortleitungen, die Kontaktstrukturen und die Füllstrukturen.
- Vorzugsweise wird zwischen den Schritten g) und h) (vor dem Abscheiden der dielektrischen Schicht) eine metallische Silizidschicht auf den Oberseiten der Kontaktstrukturen ausgebildet, wobei sich auf jeder Kontaktstruktur eine jeweilige Silizidschicht zwischen Seitenwänden jeweils zweier Füllstrukturen erstreckt, die benachbart zur jeweiligen Kontaktstruktur angeordnet sind. Die Bitleitungskontakte werden vorzugsweise in zentrierten Positionen auf oberen Flächen der jeweiligen Silizidschicht ausgebildet. Dementsprechend sind die Bitleitungskontakte in einer zentrierten Position zwischen zwei Füllstrukturen angeordnet und besitzen entlang der ersten Richtung eine Breite, die ungefähr ein Drittel der Breite einer Kontaktstruktur beträgt. Die Breite des Bitleitungskontakts beträgt beispielsweise zwischen dem 0,85-fachen und dem 1,2-fachen des CD-Maßes.
- Vorzugsweise wird in Schritt a) ein Substrat bereitgestellt, das weiterhin eine ladungsspeichernde Schicht aufweist, die zwischen einer oberen Oxidschicht und einer unteren Oxidschicht angeordnet ist, wobei die untere Oxidschicht auf der Substratfläche angeordnet ist.
- Vorzugsweise umfasst der Schritt c) das Abscheiden von Polysilizium und das Ätzen des abgeschiedenen Polysiliziums, um eine Vielzahl separater Hilfsstrukturen zu bilden, wobei jede Hilfsstruktur einen Zwischenraum zwischen bei benachbarten Wortleitungen ausfüllt und ihre Haupterstreckungsrichtung parallel zu den Wortleitungen besitzt.
- Vorzugsweise sind die Wortleitungen solche, die in einem Speicherzellenfeld angeordnet sind. Vorzugsweise umfasst das Verfahren weiterhin das Ausbilden von Leiterbahnen für Hochvolttransistoren in einem Peripheriegebiet, wobei in Schritt c) Spacer auf den Seitenwänden der Leiterbahnen ausgebildet werden. Gemäß dieser Ausführungsform werden Spacer auf Seitenwänden von Gate-Stapeln von in dem Peripheriegebiet angeordneten Transistoren zur gleichen Zeit ausgebildet, wenn die Hilfsstrukturen in dem Speicherzellenfeld ausgebildet werden. Insbesondere werden in Schritt c) die Hilfsstrukturen in dem Speicherzellenfeld und die Spacer in dem Peripheriegebiet aus demselben Material gebildet. Wie bei der herkömmlichen Spacerherstellung werden eine Abscheidung von Spacermaterial und eine anschließende anisotrope Rückätzung durchgeführt. Das Ausbilden der Hilfsstrukturen kann ohne weiteres gleichzeitig mit der Ausbildung der Spacer in dem Peripheriegebiet erfolgen, ohne dass ein zusätzlicher Verfahrensschritt notwendig wird. Dementsprechend wird ein Material wie beispielsweise Polysilizium sowohl auf das Speicherzellenfeld, als auch auf das Peripheriegebiet abgeschieden und anschließend anisotrop geätzt, wodurch eine Vielzahl von Hilfsstrukturen in dem Speicherzellenfeld und eine Vielzahl von Spacern in dem Peripheriegebiet gebildet wird.
- Vorzugsweise werden im Peripheriegebiet Source/Drain-Gebiete durch Implantieren von Dotierstoffen ausgebildet, wobei die Spacer als eine Implantationsmaske während des Implantierens der Dotierstoffe dienen.
- Gemäß einer Ausführungsform werden die Spacer in Schritt d) entfernt. Alternativ können die Spacer beibehalten werden. Falls die Spacer entfernt werden, erfolgt das Entfernen in Schritt d), das heißt zur gleichen Zeit, wenn die Gräben für die Füllstrukturen in die Hilfsstrukturen geätzt werden.
- Kurze Beschreibung der Figuren
- Die Erfindung wird nachstehend mit Bezug auf die Figuren beschrieben. Es zeigen:
-
1 eine schematische Draufsicht auf einen erfindungsgemäßen Halbleiterspeicher, - die
2 bis14B Querschnittsansichten eines Halbleiterprodukts während mehrerer Verfahrensschritte eines erfindungsgemäßen Verfahrens und -
15 eine schematische Draufsicht auf ein Halbleiterprodukt mit einem Speicherzellenfeld und einem Peripheriegebiet. - Beschreibung der bevorzugten Ausführungsformen
-
1 zeigt eine Draufsicht auf ein Halbleiterprodukt1 , insbesondere auf ein Flash-Speicherprodukt, das eine Vielzahl von Speicherzellen aufweist, die in einem virtual ground array angeordnet sind. In dem Substrat2 wird eine Vielzahl von streifenförmigen aktiven Gebieten3 ausgebildet, indem ein Dotierstoff in das Substrat2 implantiert wird. Das Substrat weist ferner streifenförmige Grabenisolationsfüllungen auf. In1 sind die Grabenisolationsfüllungen nicht sichtbar, da die an den gleichen lateralen Positionen wie die Bitlei tungen28 angeordnet sind. Jedes streifenförmige aktive Gebiet3 ist zwischen zwei jeweiligen streifenförmigen Grabenisolationsfüllungen angeordnet. - Zur Klarheit der Darstellung sind in
1 die aktiven Gebiete3 schmaler als die Bitleitungen dargestellt. In einem realen Halbleiterprodukt jedoch besitzen die aktiven Gebiete3 ungefähr die gleiche Breite entlang der ersten Richtung x wie die Bitleitungen28 oder wie die Grabenisolationsfüllungen, die zwischen den aktiven Gebieten3 angeordnet sind. -
1 zeigt ferner Wortleitungen, die in einem Abstand voneinander entlang einer zweiten Richtung y angeordnet sind und entlang der ersten Richtung x verlaufen.1 zeigt ferner Kontaktstrukturen, die jeweils zwischen zwei jeweiligen Wortleitungen angeordnet sind und zwei jeweilige streifenförmige aktive Gebiete3 konktaktieren. Auf den Kontaktstrukturen24 sind Bitleitungskontakte26 angeordnet und auf den Bitleitungskontakten26 sind Bitleitungen angeordnet. Durch die Bitleitungskontakte26 wird jede Bitleitung28 an eine Vielzahl von Kontaktstrukturen24 angeschlossen. - In
1 sind die Bitleitungskontakte26 zur klareren Darstellung breiter gezeichnet als die Bitleitungen28 . In einem realen Halbleiterprodukt jedoch entspricht die Breite der Bitleitungskontakte26 der Breite der Bitleitungen28 entlang der ersten Richtung x. - Auf einer Fläche des Substrats
2 ist eine ladungsspeichernde Schicht angeordnet. Die ladungsspeichernde Schicht kann eine Siliziumnitridschicht sein, die in einem ONO-Schichtenstapel (Oxid-Nitrid-Oxid) angeordnet ist. Der ONO-Schichtenstapel kann beispielsweise auf der gesamten Substratfläche mit Aus nahme derjenigen Bereiche der Substratsfläche, in denen die Kontaktstrukturen24 angeordnet sind, vorhanden sein. In diesem Fall umfasst das Ausbilden der Kontaktlochöffnungen11 das Ätzen durch den ONO-Schichtenstapel. Alternativ kann vor dem Ausbilden der Kontaktstrukturen24 der ONO-Schichtenstapel beispielsweise ausschließlich auf den aktiven Gebieten vorhanden sein und kann auf den Grabenisolationsfüllungen fehlen. In jedem Fall stehen die Kontaktstrukturen24 in Kontakt mit der Substratfläche, und jede Kontaktstruktur24 kontaktiert zwei streifenförmige aktive Gebiete3 . Da eine Nitridschicht des ONO-Stapels als ladungsspeichernde Schicht zur Speicherung elektrischer Ladungen in räumlich gebundenen Positionen dient, wird ein NROM-Speicherprodukt bereitgestellt, bei dem Bereiche der streifenförmigen aktiven Gebiete3 , die mit den Kontaktstrukturen24 bedeckt sind, die Source/Drain-Elektroden bilden. Die Kontaktstrukturen24 sind in Reihen entlang der ersten lateralen Richtung x angeordnet. Vergleicht man die Kontaktstrukturen24 zweier benachbarter Reihen, so besitzen die Kontaktstrukturen24 einen lateralen Versatz in Richtung x gegeneinander. Die Kontaktstrukturen24 sind in Zwischenräumen zwischen den Wortleitungen10 vorgesehen. Die Wortleitungen10 wurden vor dem Ausbilden der Kontaktstrukturen24 gebildet. - Die
2 bis14B zeigen ein Halbleiterprodukt während mehrerer Verfahrensschritte eines erfindungsgemäßen Verfahrens. - Gemäß
2 wird ein Halbleitersubstrat2 bereitgestellt, wobei das Substrat2 eine Substratfläche22 aufweist. Das Substrat weist weiterhin aktive Gebiete3 auf, die durch Implantieren eines Dotierstoffs in das Substrat2 gebildet wurden. Das Substrat weist weiterhin streifenförmig ausgebildete Gräben8 auf, wobei diese ihre Haupterstreckungsrichtung senkrecht zur Zeichenebene besitzen. Die Gräben8 wurden vorzugsweise nach dem Implantieren des Dotierstoffs zum Ausbilden der aktiven Gebiete3 in das Substrat geätzt. Dadurch werden streifenförmige aktive Gebiete3 ausgebildet, wobei hier das streifenförmige aktive Gebiet3 entlang der ersten Richtung x durch zwei benachbarte streifenförmige Gräben8 begrenzt wird. - Die Gräben
8 werden dann mit Grabenisolationsfüllungen4 (3 ) gefüllt. Die Grabenisolationsfüllungen4 enthalten ein dielektrisches Material. Das Auffüllen der Gräben8 mit den Grabenisolationsfüllungen4 kann durch Abscheiden eines dielektrischen Materials in die Gräben8 und auf die Substratfläche22 erfolgen und durch anschließendes Entfernen (beispielsweise durch Polieren) des dielektrischen Materials von der Substratfläche22 . - Wie in
3 dargestellt, wird auf der Substratfläche22 ein Schichtenstapel ausgebildet, indem eine untere Oxidschicht5 , eine ladungsspeichernde Schicht6 und eine obere Oxidschicht5 aufeinander abgeschieden werden. Die untere Oxidschicht5 wird auf der Substratfläche22 abgeschieden und bedeckt die aktiven Gebiete3 und die Grabenisolationsfüllungen4 . Die ladungsspeichernde Schicht6 wird vorzugsweise aus Siliziumnitrid gebildet und dient zur Speicherung elektrischer Ladungen in räumlich gebundenen Positionen. - Die
4A und4B zeigen zwei Querschnittsansichten des Halbleiterproduktes nach dem Ausbilden von Wortleitungen.4A stellt eine Querschnittsansicht parallel zu den Wortleitungen dar und4B stellt eine Querschnittsansicht senkrecht zu den Wortleitungen dar. Gemäß4A wird auf dem Schichtenstapel aus der unteren Oxidschicht5 , der ladungsspeichernden Schicht6 und der oberen Oxidschicht7 eine Wortleitung10 ausgebildet, die entlang der ersten Richtung x verläuft. In4B sind sowohl das Querschnittsprofil der Wortleitungen10 wie auch der vertikale Aufbau der Wortleitungen dargestellt. Die Wortleitungen können beispielsweise eine erste Schicht31 , eine zweite Schicht32 und eine dritte Schicht33 aufweisen. Die erste Schicht31 kann eine Polysiliziumschicht und die zweite Schicht32 kann eine leitfähige Schicht mit einer höheren elektrischen Leitfähigkeit als die Leitfähigkeit der Polysiliziumschicht sein. Die zweite Schicht32 kann Wolfram enthalten. Beispielsweise kann die zweite Schicht32 eine Wolframsilizidschicht sein. Die dritte Schicht33 kann eine Deck-Nitridschicht sein, die die erste Schicht31 und die zweite Schicht32 während der Strukturierung der Wortleitungen schützt. Die Wortleitungen werden ausgebildet, indem die erste, zweite und dritte Schicht31 ,32 und33 aufeinander abgeschieden werden und anschließend strukturiert werden, wobei die Strukturierung beispielsweise innerhalb der unteren Oxidschicht5 beendet wird. Um eine Neigung der Seitenwände der Wortleitungen zu erzeugen, kann ein optionaler zusätzlicher Schritt der Formgebung des Querschnittsprofils der Wortleitungen durchgeführt werden. Dabei werden sich verjüngende Wortleitungen ausgebildet, die entlang einer zweiten (lateralen) Richtung y eine Breite besitzen, die mit zunehmendem Abstand von der Substratfläche abnimmt. Dem entsprechend ist die erste Schicht31 der Wortleitungen10 breiter als deren dritte Schicht33 . Die Neigung der Seitenwände der Wortleitungen kann beispielsweise zwischen 2° und 8° gegenüber der Normalen der Substratfläche, beispielsweise 5° betragen. Nachdem die erste, zweite und dritte Schicht31 ,32 ,33 der Wortleitungen10 strukturiert wurden, werden Pocketimplantationen und/oder Abwandlungen da von durch den Stapel der Schichten5 ,6 ,7 hindurch in diejenigen Gebiete der Substratfläche implantiert, die zwischen jeweils zwei benachbarten Wortleitungen10 angeordnet sind. - Die
4A und4B zeigen jeweils eine Querschnittsansicht eines Ausschnittes eines Speicherzellenfeldes40 des Halbleiterprodukts1 . Das Speicherzellenfeld40 ist in1 in Draufsicht dargestellt. Vorzugweise weist das Halbleiterprodukt1 weiterhin ein Peripheriegebiet50 zum Zugriff auf das Speicherzellenfeld40 und zu dessen Ansteuerung auf (wie später mit Bezug auf15 beschrieben werden wird). -
4C zeigt eine Querschnittsansicht des Peripheriegebiets50 , in dem weitere Transistoren (beispielsweise etwa Hochvolttransistoren oder Transistoren für mittelgroße Spannungen) auszubilden sind. Die in dem Peripheriegebiet angeordneten Transistoren sind an Leiterbahnen angeschlossen, die breiter als die in dem Speicherzellenfeld ausgebildeten Wortleitungen sind. Weiterhin weisen solche Transistoren ein Gate-Dielektrikum, etwa ein Gate-Oxid (anstelle eines ONO-Schichtenstapels) unterhalb der Leiterbahn auf. Dementsprechend zeigt4C eine Leiterbahn15 , die, obwohl sie die gleiche erste31 , zweite32 und dritte Schicht33 wie die Wortleitungen10 des Speicherzellenfeldes40 umfasst, in lateraler Richtung breiter ist. Dementsprechend besitzt ein Transistor, der die Leiterbahn15 als Gate-Elektrode verwendet, eine größere Gate-Länge und ist bei höheren Betriebsspannungen betreibbar als die Transistoren der NROM-Zellen, die in dem Speicherzellenfeld40 ausgebildet sind. Die4A ,4B und4C zeigen das Halbleiterprodukt1 jeweils bei demselben Schritt des erfindungsgemäßen Verfahrens. Dem entsprechend werden die Wortleitungen10 des Speicherzellenfeldes und die Leiterbahnen15 des Peripheriegebiets50 zur gleichen Zeit mit Hilfe derselben Abscheidung und derselben Ätzschritte ausgebildet. - Gemäß
5 werden dünne Spacer34 auf Seitenwänden der Wortleitungen10 gebildet. Obwohl nur für die Wortleitungen10 des Speicherzellenfeldes dargestellt, können optional zur gleichen Zeit erste Spacer auf Seitenwänden der Leiterbahnen15 ausgebildet werden, die in dem Peripheriegebiet50 4C ) angeordnet sind. Die dünnen Spacer34 können Oxid-Spacer sein. Während der Spacerätzung kann der ONO-Schichtenstapel aus der oberen Oxidschicht7 , der ladungsspeichernden Schicht6 und der unteren Oxidschicht5 strukturiert werden, wobei der Schritt der Strukturierungsätzung auf der Substratfläche gestoppt wird. - Optional kann, wie in den
6A und6B dargestellt, eine dünne Oxidschicht35 abgeschieden werden. Vorzugsweise wird die optionale dünne Oxidschicht35 ebenfalls auf die (zweiten) Wortleitungen15 im Peripheriegebiet50 (6C ) abgeschieden. Die dünne Oxidschicht35 bedeckt die Seitenwände und die Oberseiten der Wortleitungen10 ,15 wie auch die Gebiete der Substratfläche, die zwischen den Wortleitungen angeordnet sind. Das Vorsehen einer dünnen Oxidschicht35 auf den ersten dünnen Spacern34 verbessert die elektrische Isolierung der Wortleitungen10 ,15 , da hierdurch die Gefahr von Kurzschlüssen infolge der geringen Dicke der dünnen Spacer34 verringert wird. Nach dem Abscheiden der dünnen Oxidschicht35 können p-Dotierstoffe zum Ausbilden p-dotierter LDD-Gebiete (lightly doped drain) implantiert werden. Insbesondere können die p-dotierten LDD-Gebiete mit Bor dotiert werden, das während einer thermischen Behandlung leichter innerhalb des Substrats2 diffundiert. - Während die oben anhand der
2 bis6C beschriebenen Verfahrensschritte der herkömmlichen Halbleiterfertigung entsprechen, wird erfindungsgemäß das Verfahren mit der Ausbildung von Hilfsstrukturen70 zwischen den Wortleitungen10 fortgesetzt, wie in7A und7B dargestellt. Die Vielzahl von Hilfsstrukturen20 kann durch Abscheiden einer Hilfsstruktur20c , die die Wortleitungen umschließt, gebildet werden, wobei Bereiche der Hilfsschicht20c , die zwischen zwei jeweiligen Wortleitungen angeordnet sind, eine jeweilige Hilfsstruktur20 bilden. Alternativ kann die Ausbildung der Hilfsstrukturen20 entweder in diesem Verfahrensstadium oder zu einem späteren Stadium das Rückätzen des Materials der Hilfsschicht20c umfassen, wodurch eine Vielzahl von Hilfsstrukturen20 zurückbleibt, die voneinander durch eine jeweilige Wortleitung getrennt sind. - Die Hilfsstrukturen
20 besitzen eine Oberseite20a und eine Unterseite20b , wobei die Unterseite20b relativ nahe an der Substratfläche22 und die Oberseite20a relativ weit entfernt von der Substratfläche22 angeordnet ist. Im Falle des Rückätzens der Hilfsschicht wird der Abstand der Oberseiten der Hilfsstrukturen von der Substratfläche verringert. Die Hilfsstrukturen20 füllen die Zwischenräume zwischen den Wortleitungen10 aus, wie aus7B ersichtlich.7A zeigt die Querschnittsansicht durch einen Bereich einer Hilfsstruktur20 entlang ihrer Hauptrichtung parallel zu den Wortleitungen. - Das erfindungsgemäße Verfahren wird fortgesetzt mit dem Strukturieren der Hilfsstrukturen, wodurch Gräben durch die Hilfsstrukturen hindurch gebildet werden, welche Gräben hinab bis zur Halbleiterfläche reichen. Die
7A und7B zeigen, dass eine Maske19 auf die Hilfsstrukturen20 abgeschie den wurde und dass die Maske19 strukturiert wurde. Die Maske19 ist vorzugsweise eine Hartmaske, die zum Strukturieren der Hilfsstrukturen20 von ihrer Oberseite20a hinab bis zu ihrer Unterseite20b dient. - Wie in den
8A und8B dargestellt, wurden die Hilfsstrukturen20 durch das Ätzen von Gräben21 in die Hilfsstrukturen20 hinein strukturiert, wodurch Bereiche der Wortleitungen10 , die entlang der ersten Richtung x an denselben Positionen wie die Grabenisolationsfüllungen4 angeordnet sind, freigelegt werden. In den8A und8B wurde die Hartmaske19 (7A und7B ) entfernt. Wie aus8A ersichtlich, ist das Ätzprofil der Gräben21 entlang der Höhe der Hilfsstrukturen20 nicht einheitlich. Insbesondere ist die Breite V der Gräben21 entlang der ersten Richtung x an den Oberseiten20a der Hilfsstrukturen20 größer als die Breite v der Gräben21 an der Unterseite20b der Hilfsstrukturen. Dementsprechend nimmt die Breite der Gräben21 , gemessen entlang der ersten Richtung x parallel zu den Wortleitungen, mit zunehmendem Abstand von der Substratfläche22 zu. Erfindungsgemäß werden die Gräben21 mit isolierenden Füllstrukturen gefüllt und die Hilfsstrukturen20 werden später entfernt und werden durch leitfähiges Material ersetzt, um die Kontaktstrukturen auszubilden, die die aktiven Gebiete an die Bitleitungen anschließen. Dementsprechend gibt das verjüngte Querschnittsprofil der Gräben21 , die in die Hilfsstrukturen20 geätzt wurden, das Querschnittsprofil der später auszubildenden Kontaktstrukturen vor. In8A ist erkennbar, dass die Unterseite20b einer Hilfsstruktur20 seitlich entlang der ersten Richtung x bis über zwei aktive Gebiete3 hinausreicht und teilweise mit Gebieten zweier weiterer Grabenisolationsfüllungen4 überlappt. -
8B zeigt das Querschnittsprofil in Richtung senkrecht zu den Wortleitungen. Die Querschnittsansicht der8B wurde durch die zentrierte Grabenisolationsfüllung4 der8A hindurch gewählt. - Gemäß den
7A ,7B ,8A und8B wurden wie oben beschrieben Hilfsstrukturen20 durch Abscheiden eines Materials und Strukturieren mit Hilfe einer Maske19 gebildet. Das Material der Hilfsstrukturen kann beispielsweise Polysilizium sein. - Optional kann das Material zum Ausbilden der Hilfsstrukturen
20 ebenfalls auf das Peripheriegebiet50 des Halbleiterprodukts abgeschieden und in dem Peripheriegebiet50 gleichzeitig mit der Ätzung der Gräben21 (8A ) geätzt werden. Dadurch werden in dem Peripheriegebiet50 Spacer38 auf Seitenwänden der Leiterbahnen15 (8C ) ausgebildet. Die Spacer38 können auf die dünne Oxidschicht35 , falls vorhanden, abgeschieden werden. Die Spacer38 können verwendet werden, um Source/Drain-Gebiete37 (8C ) in einem seitlichen Abstand von den Leiterbahnen15 zu implantieren, ohne dass die Notwendigkeit besteht, eine zusätzliche Maske zur Erzielung des seitlichen Versatzes der Source/Drain-Gebiete gegenüber den Leiterbahnen15 einzusetzen. LDD-Gebiete36 (lightly doped drain) jedoch werden vor dem Ausbilden der Polysilizium-Spacer38 nahe an den Leiterbahnen15 implantiert. Die Source/Drain-Gebiete37 werden jedoch erst nach dem Ausbilden der Polysilizium-Spacer38 ausgebildet. Die Spacer38 können nach der Fertigstellung der Transistoren in dem Gebiet50 beibehalten werden oder anderenfalls entfernt werden, wenn die Hilfsstrukturen20 (8A und8B ) entfernt werden. - Während
8C Spacer38 zeigt, die gleichzeitig mit der Abscheidung der Hilfsstrukturen abgeschieden wurden, können Spacer alternativ durch einen separaten Verfahrensschritt in dem Peripheriegebiet abgeschieden werden. Beispielsweise kann ein Spacer separat abgeschieden werden und später selektiv zur dünnen Oxidschicht entfernt werden. Weiterhin kann optional eine zusätzliche dünne Nitridschicht (nicht dargestellt) auf die dünne Oxidschicht35 in dem Peripheriegebiet abgeschieden werden und Spacer (beispielsweise aus einem Oxid gebildet) können darauf ausgebildet werden. Die Oxidspacer können selektiv zu dem Nitrid-Liner in dem Peripheriegebiet entfernt werden, nachdem die Source/Drain-Gebiete gebildet sind. In diesem Fall müssen zu dem Zeitpunkt, wenn die Hilfsstrukturen in dem Speicherzellenfeld gebildet werden, keine Polysilizium-Spacer38 in dem Peripheriegebiet gebildet werden. - Die
9A und9C zeigen einen optionalen zusätzlichen Schritt des Abscheidens einer dünnen dielektrischen Schicht23 , wie beispielsweise einer dünnen Siliziumnitridschicht, auf das Halbleiterprodukt. Die dünne Nitridschicht23 kann in der Weise auf das Speicherzellenfeld40 des Halbleiterprodukts abgeschieden werden, dass sie die Seitenwände und die Oberseiten der Hilfsstrukturen20 und den Boden und die Seitenwände der Gräben21 bedeckt. Die in die Gräben21 abgeschiedene dielektrische Schicht23 ermöglicht es, die Füllstrukturen30 , die auf der dünnen dielektrischen Schicht23 abzuscheiden sind, aus einem elektrisch leitfähigen Material (etwa einem dotierten Material) auszubilden, wobei die dielektrische Schicht23 einen elektrischen Kontakt des elektrisch leitfähigen der Füllstrukturen30 mit dem Material der Kontaktstrukturen (die später an den Positionen auszubilden sind, an denen in den9A und9B die Kontaktstrukturen24 vorhanden sind) verhindert. Die dünne dielektrische Schicht23 kann auch in dem Fall abgeschieden werden, dass die Füllstrukturen aus einem elektrisch isolierenden Material ausgebildet werden. Die dünne dielektrische Schicht23 kann weiterhin als Diffusionsbarriere dienen. - Die optionale dielektrische Schicht
23 kann gleichzeitig auf das Peripheriegebiet des Halbleiterprodukts (nicht dargestellt) abgeschieden werden, um die Seitenwände und Oberseiten der Leiterbahnen15 (8C ) und die Bereiche der Substratfläche zwischen den Leiterbahnen15 zu bedecken. Das Abscheiden der optionalen dünnen dielektrischen Schicht23 ermöglicht anschließend das Ausbilden dielektrischer Oxidspacer auf den Seitenwänden der Leiterbahnen15 (wie oben für den Fall beschrieben, dass beim Ausbilden der Hilfsstrukturen20 noch keine Polysilizium-Spacer38 vorhanden sind). Eine dünne dielektrische Schicht, die in dem Peripheriegebiet abgeschieden wurde, ermöglicht ein selektives Entfernen der Silizium-oxid-Spacer selektiv zur dünnen dielektrischen Schicht23 . - Gemäß den
10A und10B wird eine Oberseite des Halbleiterprodukts1 planarisiert, beispielsweise durch chemischmechanisches Polieren. Dadurch werden obere Bereiche der Hilfsstrukturen20 entfernt. Die seitliche Abmessung der beibehaltenen Bereiche der Hilfsstrukturen20 in Richtung senkrecht zu den Wortleitungen10 wird nun durch die Wortleitungen10 begrenzt. Die Gräben sind in seitlicher Richtung (entlang der ersten Richtung x) durch die Hilfsstrukturen20 und (entlang der zweiten Richtung y) durch die Wortleitungen10 begrenzt. - Gemäß den
11A und11B werden in den Gräben21 (4A ) Füllstrukturen30 ausgebildet, beispielsweise durch Abscheiden eines dielektrischen oder leitfähigen Materials auf das gesamte Speicherzellenfeld und durch Planarisieren oder Rückätzen eines oberen Bereichs davon. Die Füllstrukturen30 können aus einem dielektrischen Material gebildet werden, da sie dazu dienen, zwei jeweilige Kontaktstrukturen (die dort auszubilden sind, wo in11A die Hilfsstrukturen20 vorhanden sind) elektrisch gegeneinander zu isolieren. Die Füllstrukturen30 können eine optionale dünne dielektrische Schicht23 umfassen. Die Füllstrukturen30 können jedoch auch ohne irgendeine dünne dielektrische Schicht hergestellt werden. In diesem Fall sollten die Füllstrukturen30 aus einem elektrisch isolierenden Material gebildet werden. In den11A bis14A ist die dünne dielektrische Schicht23 vorhanden. Jedoch ist festzuhalten, dass die dielektrische Schicht23 optional ist und bei dem erfindungsgemäßen Halbleiterprodukt nicht vorhanden sein muss. - Wie in den
12A und12B dargestellt, werden die Hilfsstrukturen20 (11A ) entfernt, beispielsweise durch Nassätzen oder Trockenätzen. Dadurch werden Seitenwände30c der Füllstrukturen30 freigelegt. Durch das Entfernen der Hilfsstrukturen20 werden Vertiefungen ausgebildet, die mit den Kontaktstrukturen zum Kontaktieren der aktiven Gebiete3 zu füllen sind. Zu diesem Zweck werden die Füllstrukturen vollständig entfernt, wodurch Oberseiten der aktiven Gebiete3 an der Substratoberfläche freigelegt werden. -
12 zeigt weiterhin eine bevorzugte Ausführungsform, gemäß der das Ätzen fortgesetzt wird, nachdem die Substratfläche22 freigelegt ist. Durch das fortgesetzte Ätzen werden obere Bereiche der Grabenisolationsfüllungen4a , die in den Gräben des Substrats2 angeordnet sind, rückgeätzt. Dadurch werden Seitenwände der aktiven Gebiete3 freigelegt. Entsprechend dient das fortgesetzte Ätzen zum Freilegen von Oberseiten wie auch von Seitenwänden der aktiven Gebiete3 , um den elektrischen Kontakt der aktiven Gebiete3 zu den darauf aus zubildenden Kontaktstrukturen zu verbessern. Durch das fortgesetzte Ätzen in12a können insbesondere diejenigen Grabenisolationsfüllungen4a , die zwischen den aktiven Gebieten3 angeordnet sind, beträchtlich rückgeätzt werden. - Gemäß den
13A und13B werden die Kontaktstrukturen24 ausgebildet. Die Kontaktstrukturen24 werden in Vertiefungen ausgebildet, die (entlang der zweiten Richtung y) durch die Wortleitungen10 und (entlang der ersten Richtung x) durch die Füllstrukturen30 begrenzt sind. Die Kontaktstrukturen24 bedecken dementsprechend diejenigen Gebiete der Substratfläche22 , die zuvor mit den Hilfsstrukturen20 bedeckt waren. Da die Füllstrukturen30 in Gräben ausgebildet wurden, die in die Hilfsstrukturen20 geätzt sind, sind die Füllstrukturen30 an ihrer Unterseite30b in seitlicher Richtung geringfügig schmaler als das CD-Maß, das heißt als die Breite der aktiven Gebiete3 (oder die Breite der Grabenisolationsfüllungen4 in Richtung x parallel zu den Wortleitungen). Die Oberseiten30a der Füllstrukturen sind entlang der Richtung x parallel zu den Wortleitungen10 geringfügig breiter als das CD-Maß. Dementsprechend weisen die Füllstrukturen30 geneigte Seitenwände30c an denjenigen Seiten auf, deren Normalenrichtung entlang der positiven oder negativen ersten seitlichen Richtung x weist. Die Neigung der Seitenwände30c der Füllstrukturen30 kann zwischen 2° und 8°, beispielsweise 5° betragen. - Durch die geneigten Seitenwände
30c der Füllstrukturen30 besitzen die Kontaktstrukturen24 ebenfalls geneigte Seitenwände (zusätzlich zu den zwei weiteren geneigten Seitenwänden, die an die geneigten Seitenwände der Wortleitungen angrenzen) und die Kontaktstrukturen24 sind an ihrer Oberseite24a entlang der Richtung x (parallel zu den Wortleitungen10 ) geringfügig kleiner als an der Substratfläche. Insbesondere erstrecken sich die Kontaktstrukturen24 entlang der ersten Richtung x seitlich bis über die kontaktierten aktiven Gebiete3 hinaus. Dementsprechend stehen die Kontaktstrukturen24 in Kontakt mit Bereichen von Grabenisolationsfüllungen4d , auf denen zwei jeweilige benachbarte Füllstrukturen30 angeordnet sind. Infolge dessen stehen selbst im Falle einer seitlichen Fehlpositionierung der Maske19 (7A ) entlang der ersten Richtung x die vollständigen Oberseiten beider kontaktierten aktiven Gebiete3 in Kontakt mit der Kontaktstruktur24 . Dadurch wird eine zuverlässige und niederohmige Verbindung zwischen den aktiven Gebieten3 und der Kontaktstruktur24 erreicht, selbst in dem Fall, dass die Kontaktstruktur24 entlang der ersten Richtung x infolge einer Fehlpositionierung einer lithographischen Maske seitlich verschoben ist. - Während herkömmlich die Breite der Kontaktstrukturen
24 dem Abstand zwischen zwei jeweiligen Gräben24 entspricht, die benachbarte Füllstrukturen30 tragen, wird erfindungsgemäß eine Kontaktstruktur24 bereitgestellt, die an ihrer Unterseite breiter ist als an ihrer Oberseite. Am Boden der Kontaktstruktur24 besitzt die Kontaktstruktur24 erfindungsgemäß entlang der ersten Richtung x eine Breite W, die größer ist als die Breite w der Oberseite24a der Kontaktstrukturen24 entlang der ersten Richtung. Dies kompensiert seitliche Fehlpositionierungen der Kontaktstruktur24 gegenüber den hierdurch kontaktierten aktiven Gebieten3 , und es besteht nicht länger die Gefahr, dass die Kontaktfläche zwischen der Kontaktstruktur24 und den aktiven Gebieten3 verkleinert ist. - Falls das Ätzen der Hilfsstrukturen fortgesetzt wird, nachdem während des Ätzens die Substratfläche freigelegt wird, werden die Grabenisolationsfüllungen rückgeätzt und Seitenwände der aktiven Gebiete stehen in Kontakt mit einem Kontaktstrukturbereich
24b , der sich bis unter die Substratfläche22 erstreckt. Dabei wird eine beträchtliche zusätzliche Vergrößerung der Kontaktfläche zwischen den aktiven Gebieten und der Kontaktstruktur24 erreicht. - Gemäß einer bevorzugten Ausführungsform der Erfindung werden die Kontaktstrukturen
24 aus einem Halbleitermaterial gebildet. Während herkömmlich ein Metall oder Metalllegierungen zur Ausbildung der Kontaktstruktur24 verwendet werden, wird gemäß der bevorzugten Ausführungsform ein Halbleitermaterial verwendet, wodurch Metall-Halbleitermaterial-Grenzflächen auf der Substratfläche vermieden werden. Dadurch wird der elektrische Kontakt der Kontaktstrukturen24 zu den aktiven Gebieten3 verbessert. - Vorzugsweise werden die Kontaktstrukturen
24 durch selektives Aufwachsen auf die Substratfläche22 , die zwischen den Wortleitungen und den Füllstrukturen30 freiliegt, gebildet. Vorzugsweise werden die Kontaktstrukturen24 epitaktisch auf die Substratfläche22 gewachsen. Ein Vorteil des selektiven, epitaktischen Aufwachsens von aus einem Halbleitermaterial gebildeten Kontaktstrukturen24 besteht darin, dass die Herstellung der Kontaktstrukturen24 unter Verwendung einer Gasphasenabscheidung (beispielsweise etwa einer chemischen Gasphasenabscheidung) durchgeführt werden kann. Ein anfänglicher Aufheizschritt in einer Niederdruckatmosphäre zu Beginn der Gasphasenabscheidung entfernt jegliches dünnes Oxid (etwa ein natürliches Oxid), das auf den aktiven Gebieten3 vorhanden ist. Wenn das Halbleitermaterial der Kontaktstrukturen24 anschließend auf die aktiven Gebiete3 abgeschieden wird, wird ein extrem niederohmiger elektrischer Kontakt erreicht. - Um den elektrischen Widerstand zwischen den auszubildenden Bitleitungen und den Kontaktstrukturen
24 zu verringern, wird vorzugsweise auf jeder Kontaktstruktur24 eine metallische Silizidschicht25 ausgebildet, wie weiterhin in den13A und13B dargestellt. Vorzugsweise bedecken die Silizidschichten25 die gesamte Oberseite24a der Kontaktstruktur24 , wobei hier die Silizidschicht24 entsprechend von einer Seitenwand30c einer Füllstruktur30 bis zu einer Seitenwand30c einer anderen Füllstruktur30 reicht. Da die Silizidschicht25 (etwa eine Kobaltsilizidschicht) leitfähig ist, befindet sich eine Metall-Halbleiter-Grenzschicht an den Oberseiten24a der Kontaktstruktur24 . Jedoch wird angesichts der großen Breite der Oberseiten24a der Kontaktstrukturen24 in Richtung x parallel zu den Wortleitungen10 ein vergleichsweise niederohmiger Kontakt erreicht. - Gemäß den
14A und14B werden auf der jeweiligen Silizidschicht25 Bitleitungskontakte26 ausgebildet. Sofern keine Silizidschicht25 vorhanden ist, werden die Bitleitungskontakte26 direkt auf den Oberseiten24a der Kontaktstrukturen24 ausgebildet. Die Bitleitungskontakte26 dienen zum Anschließen der Kontaktstrukturen24 an Bitleitungen. Die Bitleitungskontakte26 können unter Verwendung eines Damascene-Verfahrens in Gräben in einer dielektrischen Schicht gebildet werden, wobei die Gräben bis zur Oberseite der Silizidschicht25 oder, in Abwesenheit der Silizidschicht, bis zur Oberseite der Kontaktstrukturen24 reichen. Schließlich werden auf den Bitleitungskontakten Bitleitungen28 gebildet, wobei jede Bitleitung28 eine Vielzahl von Bitleitungskontakten26 kontaktiert, wie in1 in Draufsicht dargestellt. - Die vorliegende Erfindung stellt eine niederohmige elektrische Verbindung zwischen den aktiven Gebieten
3 und den Bitleitungen28 selbst dann her, wenn die Kontaktstrukturen24 infolge von lithographischen Fehlpositionierungen entlang der Richtung x parallel zur Haupterstreckung der Wortleitungen seitlich fehlpositioniert sind. Eine weitere Verringerung des elektrischen Widerstandes zwischen den aktiven Gebieten3 und den Bitleitungen wird durch Ausführungsformen erreicht, die Kontaktstrukturen24 verwenden, die teilweise bis unter die Substratfläche reichen und dadurch Seitenwände der aktiven Gebiete3 kontaktieren oder die Kontaktstrukturen24 verwenden, die aus einem Halbleitermaterial (etwa einkristallines Silizium oder Polysilizium) gebildet sind oder durch das Vorsehen von metallischen Silizidschichten25 , die die gesamte Oberseite der Kontaktstrukturen24 bedecken. -
15 zeigt schließlich schematisch ein Halbleiterprodukt1 , das ein Speicherzellenfeld40 sowie ein Peripheriegebiet50 aufweist, wobei das Speicherzellenfeld40 eine Vielzahl von Speicherzellen aufweist, die in15 schematisch dargestellt sind. Eine beispielhafte tatsächliche Anordnung der Speicherzellen und ihrer Verbindungen mit den Wortleitungen und Bitleitungen ist in1 dargestellt. -
- 1
- Halbleiterprodukt
- 2
- Substrat
- 3
- aktives Gebiet
- 4, 4a, 4b
- Grabenisolationsfüllung
- 5
- untere Oxidschicht
- 6
- ladungsspeichernde Schicht
- 7
- obere Oxidschicht
- 8
- Graben
- 10
- Wortleitung
- 15
- Leiterbahn
- 19
- Maske
- 20
- Hilfsstruktur
- 20a
- Oberseite der Hilfsstruktur
- 20b
- Unterseite der Hilfsstruktur
- 20c
- Hilfsschicht
- 21
- Graben
- 22
- Substratfläche
- 23
- dielektrische Schicht
- 24
- Kontaktstruktur
- 24a
- Oberseite der Kontaktstruktur
- 24b
- Kontaktstrukturbereich
- 25
- Silizidschicht
- 26
- Bitleitungskontakt
- 28
- Bitleitung
- 30
- Füllstruktur
- 30a
- Oberseite der Füllstruktur
- 30b
- Unterseite der Füllstruktur
- 30c
- Seitenwand der Füllstruktur
- 31
- erste Schicht
- 32
- zweite Schicht
- 33
- dritte Schicht
- 34
- dünner Spacer
- 35
- dünne Oxidschicht
- 36
- LDD-Bereich
- 37
- Source/Drain-Gebiet
- 38
- Spacer
- 40
- Speicherzellenfeld
- 50
- Peripheriegebiet
- V; v
- Breite der Füllstruktur
- W; w
- Breite der Kontaktstruktur
- x
- erste Richtung
- y
- zweite Richtung
- z
- vertikale Richtung
Claims (48)
- Halbleiterprodukt (
1 ) mit – einem Substrat (2 ), das eine Substratfläche (22 ) aufweist, – einer Vielzahl von Wortleitungen (10 ), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung (x) verlaufen, – einer Vielzahl von leitfähigen Kontaktstrukturen (24 ), die zwischen den Wortleitungen (10 ) angeordnet sind, und – einer Vielzahl von Füllstrukturen (30 ), wobei jede Füllstruktur (30 ) zwei jeweilige Kontaktstrukturen (24 ), die zwischen zwei jeweiligen Wortleitungen (10 ) angeordnet sind, voneinander trennt, wobei diese jeweiligen zwei Kontaktstrukturen (24 ) entlang der ersten Richtung (x) in einem Abstand voneinander angeordnet sind, wobei die Kontaktstrukturen (24 ) eine Oberseite (24a ) aufweisen, die in einem Abstand von der Substratfläche (22 ) angeordnet ist, und bis zur Substratfläche (22 ) reichen und wobei die Kontaktstrukturen (24 ) an der Substratfläche (22 ) eine Breite (W) entlang der ersten Richtung (x) besitzen, die größer ist als eine Breite (w) der Oberseiten (24a ) der Kontaktstrukturen (24 ) entlang der ersten Richtung (x), wobei das Substrat (2 ) aktive Gebiete (3 ) aufweist, wobei die aktiven Gebiete (3 ) streifenförmig ausgebildet sind und entlang einer zweiten Richtung (y), die von der ersten Richtung (x) verschieden ist, verlaufen, wobei das Substrat (2 ) Gräben (8 ) aufweist, die zwischen den aktiven Gebieten (3 ) angeordnet sind und mit Grabenisolationsfüllungen (4 ) gefüllt sind, wobei jede Grabenisolationsfüllung (4 ) streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete (3 ) gegeneinander isoliert, und wobei jede Kontaktstruktur (24 ) zwei jeweilige aktive Gebiete (3 ) kontaktiert und eine jeweilige Grabenisolationsfüllung (4 ) überquert. - Halbleiterprodukt nach Anspruch 1, dadurch gekennzeichnet, dass die Füllstrukturen (
30 ) eine Unterseite (30b ) und eine Oberseite (30a ) aufweisen, wobei ein Abstand zwischen der Oberseite (30a ) der Füllstrukturen (30 ) und der Substratfläche (22 ) größer ist als ein Abstand zwischen der Unterseite (30b ) der Füllstrukturen (30 ) und der Substratfläche (22 ), wobei die Breite (V) der Oberseite (30a ) der Füllstrukturen (30 ) entlang der ersten Richtung (x) größer ist als die Breite (v) der Unterseite (30b ) der Füllstrukturen (30 ) entlang der ersten Richtung (x). - Halbleiterprodukt nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Kontaktstrukturen (
24 ) aus einem Halbleitermaterial gebildet sind. - Halbleiterprodukt nach Anspruch 3, dadurch gekennzeichnet, dass das Halbleitermaterial der Kontaktstrukturen (
24 ) dotiertes Silizium oder dotiertes Polysilizium ist. - Halbleiterprodukt nach Anspruch 3, dadurch gekennzeichnet, dass das Halbleitermaterial der Kontaktstrukturen (
24 ) ein epitaktisches einkristallines Halbleitermaterial ist. - Halbleiterprodukt nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Kontaktstrukturen (
24 ) einen Kontaktstrukturbereich (24b ) aufweisen, der bis zu in dem Substrat (2 ) befindlichen Gräben (8 ) hineinreicht. - Halbleiterprodukt nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Grabenisolationsfüllung (
4a ), die zwischen zwei durch die jeweilige Kontaktstruktur (24 ) kontaktierten aktiven Gebieten (3 ) angeordnet ist, im Vergleich zur Substratfläche (22 ) zurückversetzt ist, wobei der Kontaktstrukturbereich (24b ) der Kontaktstruktur (24 ) in einem oberen Bereich des Grabens (8 ) angeordnet ist und bis zur zurückversetzten Grabenisolationsfüllung (4a ) hinabreicht. - Halbleiterprodukt nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass jede Kontaktstruktur (
24 ) Bereiche von zwei weiteren Grabenisolationsfüllungen (4b ) bedeckt, wobei zur Kontaktstruktur (24 ) benachbarte Füllstrukturen (30 ) weitere Bereiche der zwei weiteren Grabenisolationsfüllungen (4b ) bedecken. - Halbleiterprodukt nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das Halbleiterprodukt (
1 ) Bitleitungskontakte (26 ) aufweist, die die Kontaktstrukturen (24 ) elektrisch kontaktieren. - Halbleiterprodukt nach Anspruch 9, dadurch gekennzeichnet, dass die Bitleitungskontakte (
26 ) jeweils auf der jeweiligen Kontaktstruktur (24 ) angeordnet sind, die in einer zentrierten Position entlang der ersten Richtung (x) zwischen den beiden jeweiligen Füllstrukturen (30 ) angeordnet sind. - Halbleiterprodukt nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass die Oberseiten (
24a ) der Kontaktstrukturen (24 ) mit metallischen Silizidschichten (25 ) bedeckt sind, wobei jede Silizidschicht (25 ) sich zwischen zwei Füllstrukturen (30 ) erstreckt, die benachbart zur jeweiligen Kontaktstruktur (24 ) angeordnet sind. - Halbleiterprodukt nach Anspruch 11, dadurch gekennzeichnet, dass die Bitleitungskontakte (
26 ) jeweils auf einer Oberseite der jeweiligen Silizidschicht (25 ) angeordnet sind. - Halbleiterprodukt nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass die Oberseiten (
24a ) der Kontaktstrukturen (24 ) in einem Abstand von der Substratfläche (22 ) angeordnet sind, der kleiner ist als der Abstand zwischen den Oberseiten (30a ) der Füllstrukturen (30 ) und der Substratfläche (22 ). - Halbleiterprodukt nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, dass die Oberseiten der Silizidschichten (
25 ) und die Oberseiten (30a ) der Füllstrukturen (30 ) in demselben Abstand von der Substratfläche (22 ) angeordnet sind. - Halbleiterprodukt nach einem der Ansprüche 9 bis 14, dadurch gekennzeichnet, dass die Bitleitungskontakte (
26 ) in Kontaktlochöffnungen einer dielektrischen Schicht (27 ) angeordnet sind, die die Wortleitungen (10 ), die Kontaktstrukturen (24 ) und die Füllstrukturen (30 ) bedeckt. - Halbleiterprodukt nach einem der Ansprüche 9 bis 15, dadurch gekennzeichnet, dass das Halbleiterprodukt (
1 ) Bitleitungen (28 ) aufweist, wobei die Bitleitungen (28 ) die Bitleitungskontakte (26 ) überqueren und entlang der zweiten Richtung (y) verlaufen. - Halbleiterprodukt nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass das Halbleiterprodukt (
1 ) Bereiche einer ladungsspeichernden Schicht (6 ) aufweist, die zwischen den aktiven Gebieten (3 ) und den Wortleitungen (10 ) angeordnet sind. - Halbleiterprodukt nach Anspruch 17, dadurch gekennzeichnet, dass jeder Bereich der ladungsspeichernden Schicht (
6 ) zwischen einer unteren Oxidschicht (5 ) und einer oberen Oxidschicht (7 ) angeordnet ist. - Halbleiterprodukt nach Anspruch 17 oder 18, dadurch gekennzeichnet, dass die ladungsspeichernde Schicht (
6 ) eine Siliziumnitridschicht ist. - Halbleiterprodukt nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass das Halbleiterprodukt (
1 ) ein Speicherzellenfeld (40 ) mit einer Vielzahl nicht flüchtiger Speicherzellen aufweist. - Halbleiterprodukt nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Füllstrukturen (
30 ) elektrisch isolierend sind. - Halbleiterprodukt nach Anspruch 21, dadurch gekennzeichnet, dass die isolierenden Füllstrukturen (
30 ) ein dielektrisches Material umfassen. - Halbleiterprodukt nach Anspruch 21 oder 22, dadurch gekennzeichnet, dass die isolierenden Füllstrukturen (
30 ) eine dünne dielektrische Schicht (23 ), vorzugsweise aus Siliziumnitrid gebildet, aufweisen. - Halbleiterprodukt nach einem der Ansprüche 1 bis 23, dadurch gekennzeichnet, dass an der Substratfläche (
22 ) die Kontaktstrukturen (24 ), die zwei jeweilige aktive Gebiete (3 ) kontaktieren, sich entlang der ersten Richtung (x) parallel zu den Wortleitungen (10 ) über die zwei kontaktierten aktive Gebiete (3 ) hinaus erstrecken. - Halbleiterprodukt (
1 ) mit: – einem Substrat (2 ), das eine Substratfläche (22 ) aufweist, – einer Vielzahl von Wortleitungen (10 ), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung (x) verlaufen, – einer Vielzahl von leitfähigen Kontaktstrukturen (24 ), die zwischen den Wortleitungen (10 ) angeordnet sind, und – einer Vielzahl von Füllstrukturen (30 ), wobei jede Füllstruktur (30 ) zwei jeweilige Kontaktstrukturen (24 ), die zwischen zwei jeweiligen Wortleitungen (10 ) angeordnet sind, voneinander trennt, wobei die jeweiligen zwei Kontaktstrukturen (24 ) entlang der ersten Richtung (x) in einem Abstand voneinander angeordnet sind, wobei die Kontaktstrukturen (24 ) eine Oberseite (24a ) aufweisen, die in einem Abstand von der Substratfläche (22 ) angeordnet ist, und bis zur Substratfläche (22 ) reichen und wobei die Kontaktstrukturen (24 ) entlang der ersten Richtung (x) durch geneigte Seitenwände begrenzt sind, wobei die Kontaktstrukturen (24 ) an der Substratfläche (22 ) entlang der ersten Richtung (x) breiter sind als an ihrer Oberseite (24a ), wobei das Substrat (2 ) aktive Gebiete (3 ) aufweist, wobei die aktiven Gebiete (3 ) streifenförmig ausgebildet sind und entlang einer zweiten Richtung (y), die von der ersten Richtung (x) verschieden ist, verlaufen, wobei das Substrat (2 ) Gräben (8 ) aufweist, die zwischen den aktiven Gebieten (3 ) angeordnet sind und mit Grabenisolationsfüllungen (4 ) gefüllt sind, wobei jede Grabenisolationsfüllung (4 ) streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete (3 ) gegeneinander isoliert, und wobei jede Kontaktstruktur (24 ) zwei jeweilige aktive Gebiete (3 ) kontaktiert und eine jeweilige Grabenisolationsfüllung (4 ) überquert. - Halbleiterprodukt nach Anspruch 25, dadurch gekennzeichnet, dass jede Füllstruktur (
30 ) eine Unterseite (30b ) und eine Oberseite (30a ) aufweist, wobei ein Abstand zwischen der Oberseite (30a ) und der Substratfläche (22 ) größer ist als der Abstand zwischen der Unterseite (30b ) und der Substratfläche (22 ), wobei jede Füllstruktur (30 ) weiterhin zwei Seitenwände (30c ) aufweist, die an die Kontaktstrukturen (24 ) angrenzen, und wobei der Abstand zwischen den zwei Seitenwänden (30c ), die an Kontaktstrukturen (24 ) angrenzen, von der Unterseite (30b ) der Füllstrukturen (30 ) bis zur Oberseite (30a ) der Füllstrukturen (30 ) zunimmt. - Verfahren zur Herstellung eines Halbleiterprodukts, wobei das Verfahren die folgenden Schritte aufweist: a) Bereitstellen eines Substrats (
2 ), das eine Substratfläche (22 ) aufweist, b) Ausbilden von Wortleitungen (10 ), die in einem Abstand voneinander angeordnet sind und entlang einer ersten Richtung (x) parallel zur Substratfläche (22 ) verlaufen, c) Ausbilden von Hilfsstrukturen (20 ) zwischen den Wortleitungen (10 ), wobei die Hilfsstrukturen (20 ) Zwischenräume zwischen den Wortleitungen (10 ) oberhalb der Substratfläche (22 ) ausfüllen und eine Oberseite (20a ) und eine Unterseite (20b ) aufweisen, wobei der Abstand zwischen der Oberseite (20a ) und der Substratfläche (22 ) größer ist als der Abstand zwischen der Unterseite (20b ) und der Substratfläche, d) Strukturieren der Hilfsstrukturen (20 ), wodurch Gräben (21 ) gebildet werden, die sich durch die Hilfsstrukturen (20 ) hindurch von den Oberseiten (20a ) bis zu den Unterseiten (20b ) erstrecken, wobei in jeder Hilfsstruktur (20 ) eine Vielzahl von Gräben gebildet wird, welche Gräben (21 ) entlang der ersten Richtung (x) in einem Abstand. voneinander angeordnet sind, wobei die Gräben (21 ) eine Breite (V) entlang der ersten Richtung (x) besitzen, die an der Oberseite (20a ) der Hilfsstrukturen (20 ) größer ist als an der Unterseite (20b ) der Hilfsstrukturen (20 ), e) Auffüllen der in den Hilfsstrukturen (20 ) gebildeten Gräben (21 ) mit Füllstrukturen (30 ), f) Entfernen der Hilfsstrukturen (20 ) durch Ätzen, wodurch Seitenwände (30c ) der Füllstrukturen (30 ) freigelegt werden, und g) Ausbilden leitfähiger Kontaktstrukturen (24 ) zum Kontaktieren der Substratfläche (22 ) zwischen den Füllstrukturen (30 ), wobei die Kontaktstrukturen (24 ) eine Oberseite (24a ) aufweisen, die in einem Abstand von der Substratfläche (22 ) angeordnet ist, wobei die Kontaktstrukturen (24 ) sich bis zur Substratfläche (22 ) erstrecken und an der Substratfläche (22 ) eine Breite (w) besitzen, die entlang der ersten Richtung (x) größer ist als eine Breite (w) der Oberseiten (24a ) der Kontaktstrukturen (24 ) entlang der ersten Richtung (x). - Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass der Schritt g) das Aufwachsen der Kontaktstrukturen (
24 ) selektiv auf die Substratfläche (22 ), die zwischen den Wortleitungen (10 ) und den Füllstrukturen (30 ) freiliegt, umfasst. - Verfahren nach Anspruch 28, dadurch gekennzeichnet, dass der Schritt g) das epitaktische Aufwachsen der Kontaktstrukturen (
24 ) selektiv auf die freiliegende Substratfläche (22 ) umfasst. - Verfahren nach einem der Ansprüche 27 bis 29, dadurch gekennzeichnet, dass in Schritt g) Silizium auf die freiliegende Substratfläche (
22 ) aufgewachsen wird. - Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass in Schritt g) dotiertes Polysilizium oder dotiertes einkristallines Silizium auf die freiliegende Substratfläche (
22 ) aufgewachsen wird. - Verfahren nach einem der Ansprüche 27 bis 31, dadurch gekennzeichnet, dass in Schritt g) Kohlenstoff oder Germanium auf die freiliegende Substratfläche (
22 ) aufgewachsen wird. - Verfahren nach einem der Ansprüche 27 bis 32, dadurch gekennzeichnet, dass der Schritt d) das Ausbilden einer Maske (
19 ) auf den Hilfsstrukturen (20 ) umfasst, wobei die Maske senkrecht zur ersten Richtung (x) verlaufende Maskenöffnungen aufweist, und ein anisotropes Ätzen der Hilfsstrukturen (20 ) durch die Maske (19 ) umfasst. - Verfahren nach einem der Ansprüche 27 bis 33, dadurch gekennzeichnet, dass der Schritt e) das Abscheiden eines dielektrischen Materials in die Gräben (
21 ) umfasst. - Verfahren nach Anspruch 34, dadurch gekennzeichnet, dass der Schritt e) das Ausbilden einer dünnen Siliziumnitridschicht (
23 ) in den Gräben (21 ) vor dem Füllen der Gräben (21 ) umfasst. - Verfahren nach einem der Ansprüche 27 bis 35, dadurch gekennzeichnet, dass in Schritt e) elektrisch isolierende Füllstrukturen (
30 ) ausgebildet werden. - Verfahren nach einem der Ansprüche 27 bis 36, dadurch gekennzeichnet, dass der Schritt f) das selektive Ätzen von Bereichen der zwischen den Füllstrukturen (
30 ) beibehaltenen Hilfsstrukturen umfasst. - Verfahren nach einem der Ansprüche 27 bis 37, dadurch gekennzeichnet, dass der Schritt a) das Bereitstellen eines Substrats mit aktiven Gebieten (
3 ) umfasst, die streifenförmig ausgebildet sind und entlang einer zweiten Richtung (y), die von der ersten Richtung (x) verschieden ist, verlaufen, wobei das Substrat (2 ) weiterhin Gräben (8 ) aufweist, die zwischen den aktiven Gebieten (3 ) angeordnet sind und mit Grabenisolationsfüllungen (4 ) gefüllt sind, wobei jede Grabenisolationsfüllung (4 ) streifenförmig ausgebildet ist und zwei jeweilige aktive Gebiete (3 ) gegeneinander isoliert. - Verfahren nach Anspruch 38, dadurch gekennzeichnet, dass in Schritt f) das Ätzen fortgesetzt wird, nachdem die Substratfläche (
22 ) an der Unterseite der Bereiche der Hilfsstrukturen (20 ) freigelegt ist, wodurch die in den Gräben (8 ) zwischen den jeweiligen zwei aktiven Gebieten (3 ) angeordneten Grabenisolationsfüllungen (4a ) rückgeätzt werden. - Verfahren nach einem der Ansprüche 27 bis 39, dadurch gekennzeichnet, dass in Schritt e) Kontaktstrukturen (
24 ) ausgebildet werden, die jeweils zwei jeweilige aktive Gebiete (3 ) kontaktieren und eine jeweilige Grabenisolationsfüllung (4 ;4a ) überqueren. - Verfahren nach einem der Ansprüche 27 bis 40, wobei das Verfahren weiterhin die folgenden Schritte aufweist: h) Ausbilden von Bitleitungskontakten (
26 ), die die Kontaktstrukturen (24 ) elektrisch kontaktieren, und i) Ausbilden von Bitleitungen (28 ) auf den Bitleitungskontakten (26 ). - Verfahren nach Anspruch 41, dadurch gekennzeichnet, dass vor dem Schritt h) die dielektrische Schritt (
27 ) abgeschieden wird und dass die Bitleitungskontakte (26 ) in Kontaktlochöffnungen der dielektrischen Schicht (27 ) ausgebildet werden. - Verfahren nach Anspruch 41 oder 42, dadurch gekennzeichnet, dass zwischen den Schritten g) und h) metallische Silizidschichten (
25 ) auf den Oberseiten der Kontaktstrukturen (24 ) ausgebildet sind, wobei jede Silizidschicht (25 ) sich zwischen Seitenwänden (30c ) zweier jeweiliger Füllstrukturen (30 ) erstreckt, die benachbart zur jeweiligen Kontaktstruktur (24 ) angeordnet sind, und dass die Bitleitungskontakte (26 ) in zentrierten Positionen auf Oberseiten der jeweiligen Silizidschicht (25 ) ausgebildet werden. - Verfahren nach einem der Ansprüche 27 bis 42, dadurch gekennzeichnet, dass in Schritt a) ein Substrat (
2 ) bereitgestellt wird, das weiterhin eine ladungsspeichernde Schicht (6 ) aufweist, die zwischen einer oberen Oxidschicht (7 ) und einer unteren Oxidschicht (5 ) angeordnet ist, wobei die untere Oxidschicht (5 ) auf der Substratfläche (22 ) angeordnet ist. - Verfahren nach einem der Ansprüche 27 bis 41, dadurch gekennzeichnet, dass der Schritt c) das Abscheiden von Polysilizium und das Ätzen des abgeschiedenen Polysiliziums umfasst.
- Verfahren nach einem der Ansprüche 27 bis 42, dadurch gekennzeichnet, dass die Wortleitungen (
10 ) in einem Speicherzellenfeld (40 ) angeordnete Wortleitungen sind und dass das Verfahren weiterhin das Ausbilden von Leiterbahnen (15 ) für Transistoren in einem Peripheriegebiet (50 ) umfasst, wobei in Schritt c) Spacer (38 ) auf Seitenwänden der Leiterbahnen (15 ) ausgebildet werden. - Verfahren nach Anspruch 46, dadurch gekennzeichnet, dass Source/Drain-Gebiete (
37 ) in dem Peripheriegebiet (50 ) durch Implantieren von Dotierstoffen ausgebildet werden, wobei die Spacer als eine Implantationsmaske während des Implantierens der Dotierstoffe verwendet werden. - Verfahren nach Anspruch 47, dadurch gekennzeichnet, dass die Spacer (
38 ) in Schritt d) entfernt werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/217,122 | 2005-08-31 | ||
US11/217,122 US7416976B2 (en) | 2005-08-31 | 2005-08-31 | Method of forming contacts using auxiliary structures |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006040584A1 DE102006040584A1 (de) | 2007-03-15 |
DE102006040584B4 true DE102006040584B4 (de) | 2010-07-22 |
Family
ID=37763312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006040584A Expired - Fee Related DE102006040584B4 (de) | 2005-08-31 | 2006-08-30 | Halbleiterprodukt mit einer Vielzahl von leitfähigen Kontaktstrukturen und ein Verfahren zu dessen Herstellung |
Country Status (3)
Country | Link |
---|---|
US (1) | US7416976B2 (de) |
CN (1) | CN100547797C (de) |
DE (1) | DE102006040584B4 (de) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070077748A1 (en) * | 2005-09-30 | 2007-04-05 | Dominik Olligs | Method for forming a semiconductor product and semiconductor product |
KR100660285B1 (ko) * | 2005-12-28 | 2006-12-20 | 동부일렉트로닉스 주식회사 | 스플리트 게이트형 비휘발성 기억 장치의 제조방법 |
US20080151592A1 (en) * | 2006-12-21 | 2008-06-26 | Peter Baars | Semiconductor device and method of fabricating a semiconductor device |
KR100824630B1 (ko) * | 2006-12-29 | 2008-04-24 | 동부일렉트로닉스 주식회사 | 게이트 패턴 측벽에 스페이서 패턴을 갖는 반도체 장치 및그 제조 방법 |
JP2009049230A (ja) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | 半導体記憶装置及びその製造方法 |
US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
US9012282B2 (en) * | 2013-03-13 | 2015-04-21 | Macronix International Co., Inc. | Self-aligned liner method of avoiding PL gate damage |
TWI555179B (zh) * | 2015-02-02 | 2016-10-21 | 力晶科技股份有限公司 | 隔離結構及具有其之非揮發性記憶體的製造方法 |
US10707228B2 (en) * | 2018-08-21 | 2020-07-07 | Sandisk Technologies Llc | Three-dimensional memory device having bonding structures connected to bit lines and methods of making the same |
CN113539837B (zh) * | 2020-04-17 | 2023-06-23 | 长鑫存储技术有限公司 | 半导体结构引线的制备方法及半导体结构 |
US11864377B2 (en) | 2020-08-20 | 2024-01-02 | Changxin Memory Technologies, Inc. | Semiconductor structure and method for manufacturing same |
CN114023755A (zh) * | 2020-10-15 | 2022-02-08 | 长江存储科技有限责任公司 | 半导体器件结构及其制备方法 |
CN113035775B (zh) * | 2021-02-25 | 2023-04-28 | 长鑫存储技术有限公司 | 存储器件及其制备方法 |
US11854880B2 (en) | 2021-02-25 | 2023-12-26 | Changxin Memory Technologies, Inc. | Memory device and method for manufacturing the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020020890A1 (en) * | 2000-08-09 | 2002-02-21 | Josef Willer | Memory cell and production method |
US6593190B2 (en) * | 2001-02-19 | 2003-07-15 | Samsung Electronics Co., Lte | Non-volatile memory device having a bit line contact pad and method for manufacturing the same |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1225623B (it) * | 1988-10-20 | 1990-11-22 | Sgs Thomson Microelectronics | Formazione di contatti autoallineati senza l'impiego di una relativa maschera |
US6200860B1 (en) * | 1999-05-03 | 2001-03-13 | Taiwan Semiconductor Manufacturing Company | Process for preventing the reverse tunneling during programming in split gate flash |
DE10133873B4 (de) * | 2001-07-12 | 2005-04-28 | Infineon Technologies Ag | Verfahren zur Herstellung von Kontakten für integrierte Schaltungen |
US6900098B1 (en) * | 2002-10-15 | 2005-05-31 | Halo Lsi, Inc. | Twin insulator charge storage device operation and its fabrication method |
DE10258194B4 (de) * | 2002-12-12 | 2005-11-03 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren |
US7183600B2 (en) * | 2003-06-03 | 2007-02-27 | Samsung Electronics Co., Ltd. | Semiconductor device with trench gate type transistor and method of manufacturing the same |
US6972226B2 (en) * | 2004-03-31 | 2005-12-06 | Infineon Technologies Ag | Charge-trapping memory cell array and method for production |
KR100599050B1 (ko) * | 2004-04-02 | 2006-07-12 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
US20070077748A1 (en) * | 2005-09-30 | 2007-04-05 | Dominik Olligs | Method for forming a semiconductor product and semiconductor product |
-
2005
- 2005-08-31 US US11/217,122 patent/US7416976B2/en active Active
-
2006
- 2006-08-30 DE DE102006040584A patent/DE102006040584B4/de not_active Expired - Fee Related
- 2006-08-30 CN CNB2006101266328A patent/CN100547797C/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020020890A1 (en) * | 2000-08-09 | 2002-02-21 | Josef Willer | Memory cell and production method |
US6593190B2 (en) * | 2001-02-19 | 2003-07-15 | Samsung Electronics Co., Lte | Non-volatile memory device having a bit line contact pad and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
DE102006040584A1 (de) | 2007-03-15 |
CN1925161A (zh) | 2007-03-07 |
US20070048993A1 (en) | 2007-03-01 |
CN100547797C (zh) | 2009-10-07 |
US7416976B2 (en) | 2008-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006040584B4 (de) | Halbleiterprodukt mit einer Vielzahl von leitfähigen Kontaktstrukturen und ein Verfahren zu dessen Herstellung | |
DE102005012112B4 (de) | Verfahren zum Herstellen von ladungsfangenden Halbleiterspeicherbauelementen und ladungsfangendes Halbleiterspeicherbauelement | |
DE102005014507B4 (de) | Halbleiterspeicher mit Ladungseinfangspeicherzellen und dessen Herstellungsverfahren | |
DE102004060171B4 (de) | Charge-trapping-Speicherzelle und deren Herstellungsverfahren | |
DE10129958B4 (de) | Speicherzellenanordnung und Herstellungsverfahren | |
DE102005055853B4 (de) | Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes | |
DE102006018235B3 (de) | Halbleiterspeicherbauelement mit vertikal angeordneten Speicherzellen und Herstellungsverfahren | |
DE112005000665B4 (de) | Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren | |
DE10336876B4 (de) | Speicherzelle mit Nanokristallen oder Nanodots und Verfahren zu deren Herstellung | |
DE102005026944B4 (de) | Verfahren zum Herstellen einer Flash-Speichervorrichtung und mit dem Verfahren hergestellte Flash-Speicheranordnung | |
EP1179849A2 (de) | Speicherzelle und Herstellungsverfahren | |
DE102005049195A1 (de) | Nichtflüchtiges Speicherbauelement und Herstellungsverfahren | |
DE102004043856A1 (de) | Verfahren zur Herstellung einer Speicherzellenanordnung und Speicherzellenanordnung | |
DE102005008058A1 (de) | Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement | |
DE10258194B4 (de) | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren | |
DE102006028954A1 (de) | Speichereinrichtung und Verfahren zur Herstellung einer Speichereinrichtung | |
DE102005036548A1 (de) | Verfahren zur Herstellung eines Kontaktes in einem Flash-Speicher | |
DE102005053509A1 (de) | Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt | |
EP1518277B1 (de) | Verfahren zur herstellung eines nrom-speicherzellenfeldes | |
EP1514304B1 (de) | Verfahren zur herstellung einer nrom-speicherzellenanordnung | |
DE102005037029B4 (de) | Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt | |
DE102006008503A1 (de) | Verfahren zur Herstellung von nichtflüchtigen Speicherzellen | |
DE102006017795B4 (de) | Halbleiterspeicherbauelement und Verfahren zur Herstellung eines Halbleiterspeicherbauelements | |
DE102006019122B4 (de) | Verfahren zur Herstellung einer integrierten Speichervorrichtung mit vergrabenen Bitleitungen und integrierte Speichervorrichtung mit vergrabenen Bitleitungen | |
DE10353771A1 (de) | Halbleiterbauelement mit Tiefgrabenisolierung und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H01L0027115000 Ipc: H01L0027115630 |