DE102006017947A1 - Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren - Google Patents
Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren Download PDFInfo
- Publication number
- DE102006017947A1 DE102006017947A1 DE102006017947A DE102006017947A DE102006017947A1 DE 102006017947 A1 DE102006017947 A1 DE 102006017947A1 DE 102006017947 A DE102006017947 A DE 102006017947A DE 102006017947 A DE102006017947 A DE 102006017947A DE 102006017947 A1 DE102006017947 A1 DE 102006017947A1
- Authority
- DE
- Germany
- Prior art keywords
- memory
- memory module
- chips
- memory chips
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
Ein Speicherbaustein (1) wird bereitgestellt, welcher mehrere Speicherchips (4) zum Speichern von Daten und mehrere Anschlüsse (8), um Steuersignale und Daten zu den Speicherchips (4) zu senden sowie um Daten von den Speicherchips (4) zu empfangen und weiterzuleiten, umfasst. Dabei werden die Speicherchips (4) über die Anschlüsse (8) auch mit Energie versorgt. Die Speicherchips (4) sind in einem oder mehreren Stapeln (9) angeordnet. Des Weiteren besitzt der Speicherbaustein (1) ein eigenes Gehäuse (17) und weist insbesondere die Funktionalität eines handelsüblichen Speichermoduls, z. B. eines DIMMs, auf. Darüber hinaus wird auch eine Speicherbaugruppe (21) bereitgestellt, welche auf einer kleinen Leiterplatte (12) mindestens einen erfindungsgemäßen Speicherbaustein (1) und eine Steuerung (10) dafür umfasst. Schließlich wird ein Herstellungsverfahren zur Herstellung eines erfindungsgemäßen Speicherbausteins (1) beschrieben.
Description
- Die vorliegende Erfindung betrifft einen Speicherbaustein, insbesondere einen der die Funktionalität eines Speichermoduls aufweist, eine mit einem solchen Speicherbaustein ausgestaltete Baugruppe sowie ein Herstellungsverfahren, um diesen Speicherbaustein zu fertigen.
- Nach dem Stand der Technik ist ein Speichermodul eine kleine Leiterplatte, auf welcher Speicherchips (DRAMs) aufgebracht sind. Speichermodule bilden oder erweitern beispielsweise den Arbeitsspeicher elektronischer Geräte, wie Computern oder Druckern. Eine spezielle Art eines Speichermoduls ist ein DIMM (Dual Inline Memory Module), welches zwei Reihen von Kontaktpins, jeweils eine auf der Vorderseite und eine auf der Rückseite der Leiterplatte, aufweist.
- Ein oder mehrere Speichermodule werden von einer Speichersteuerung gesteuert. Zur Auslegung dieser Speichersteuerung ist die Kenntnis der längsten Entfernung einer Leitung (so genannter Trace) zwischen der Speichersteuerung und eines von der Speichersteuerung zu steuernden Speicherchips, welcher meist innerhalb eines Speichermoduls liegt, aufgrund der von der Speichersteuerung zu berücksichtigenden Laufzeit von großem Interesse. Nach dem Stand der Technik unterscheidet man:
- • Eine kurze Leitung von ungefähr 5cm, beispielsweise für Grafikanwendungen.
- • Eine mittel lange Leitung von ungefähr 20cm, beispielsweise für PCs.
- • Eine lange Leitung von über 30cm, beispielsweise für Verbindungen in der so genannten Backplane.
- Da die Wiederverwendung von Komponenten beim heutigen Halbleitergeschäft eine große Rolle spielt, sind heutzutage die meisten Speichersteuerungen für einen mittlere Leitungslänge ausgelegt, obwohl Baugruppen, welche aufgrund ihrer Beschaffenheit mit einer für eine kurze Leitungslänge ausgelegte Speichersteuerung arbeiten könnten, aufgrund der geringeren Laufzeit und damit höheren Taktfrequenz der Speichersteuerung gegenüber einer Speichersteuerung für einen mittleren Leitung vorteilhaft wären.
- Allerdings wird die Länge der Leitung insbesondere von den Ausmaßen und Auslegungen der heute eingesetzten Speichermodule bestimmt. In
1 ist ein Speichermodul1 nach dem Stand der Technik dargestellt, welches acht Speicherchips4 aufweist, welche nebeneinander auf eine Leiterplatte gelötet sind. Das in1 dargestellte Speichermodul1 ist derart ausgelegt, dass es 64 Bit breite Worte lesen oder schreiben kann. Dazu werden bei einem Lesezyklus gleichzeitig von allen acht Speicherchips4 jeweils acht Bit gelesen, welche über die DQ-Leitungen3 abgreifbar sind. In ähnlicher Weise werden bei einem Schreibzyklus gleichzeitig 64 Bit, nämlich acht Bit in jeden Speicherchip4 geschrieben. Zur Ansteuerung der acht Speicherchips4 wird der CA-Bus2 über alle acht Speicherchips4 geschleift. Um bestimmte Arten von Reflexionen zu vermeiden, verläuft der CA-Bus2 derart, dass er in Form einer Daisy Chain (serielle Verkettung) die acht Speicherchips4 verbindet. Daher ist die von der Speichersteuerung des Speichermoduls1 zu berücksichtigende Leitung länger als der Abstand von dem in der1 dargestellten Speicherchip4 ganz links zu dem Speicherchip4 ganz rechts. - Das in
1 dargestellte Speichermodul1 umfasst auch einen SPD-Baustein (Serial Presence Detect), welcher ein EEPROM mit ca. 2kB Speicherkapazität ist, in welchem Informationen über das Speichermodul11 gespeichert sind, welche für die Speichersteuerung des Speichermoduls1 interessant sind. Diese Informationen umfassen beispielsweise die maximale Frequenz, mit welcher das Speichermodul1 betrieben werden kann, sowie Set Up-Zeiten und Hold-Zeiten. - Wie durch
1 gezeigt ist, besitzt ein herkömmliches Speichermodul1 nach dem Stand der Technik relativ große Abmessungen, wodurch die für die Speichersteuerung relevante Länge der Leitung verhältnismäßig groß ist, wodurch die mögliche Signalisierungsgeschwindigkeit zwischen der Speichersteuerung, z.B. einem Mikroprozessor, und dem Speichermodul oder den Speichermodulen negativer Weise nach oben begrenzt ist. - Dieses Problem kann nach dem Stand der Technik nur wie folgt gelöst werden:
- • Mittels speziellen SO-DIMMs (SO steht für Small Outline), welche aber nach wie vor eine Topologie für den CA-Bus aufweisen, die zu Begrenzungen der Signalisierungsgeschwindigkeit zwischen der Speichersteuerung und dem Speichermodul führen.
- • Direktes Auflöten auf das Motherboard von beispielsweise vier oder acht DRAMs, wodurch allerdings nachteiliger Weise relativ viel Platz um den Controller herum verbraucht wird.
- • Verringerung der Anzahl der DRAMs, was allerdings negativer Weise bedeutet, dass u.U. keine standardisierte Speichersteuerung, welche mit einem 64 Bit breiten Bus arbeitet, verwendet werden kann. Bei einer solchen Lösung müssten also speziell entworfene und dadurch teure Speichersteuerungen eingesetzt werden. Eine weitere Möglichkeit besteht darin, eine standardisierte Speichersteuerung und mit 32 Bit breiten Worten arbeitende DRAMs einzusetzen. Bei beiden Varianten wird nachteiliger Weise die Speicherkapazität verringert.
- • Im Normalfall wird die Speichersteuerung auf der Hauptplatine (Mother Board) angeordnet. Aber auch bei dieser Variante weist eine Leitung auf der Platine eine mittlere Leitungslänge von 20cm auf, mit entsprechenden Einschränkungen für die Signalisierungsgeschwindigkeit.
- Daher ist es eine Aufgabe der vorliegenden Erfindung, die Speicherkapazität eines Speichermoduls derart zur Verfügung zu stellen, dass eine zugehörige Speichersteuerung eine geringere Leitungslänge berücksichtigen muss, als dies nach dem Stand der Technik bei einem Speichermodul mit ähnlicher Speicherkapazität der Fall ist.
- Erfindungsgemäß wird diese Aufgabe durch einen Speicherbaustein nach Anspruch 1, eine Speicherbaugruppe nach Anspruch 16 sowie durch ein Herstellungsverfahren zur Herstellung eines Speicherbausteins nach Anspruch 20 gelöst. Die abhängigen Ansprüche definieren bevorzugte und vorteilhafte Ausführungsformen der Erfindung.
- Im Rahmen der vorliegenden Erfindung wird ein Speicherbaustein bereitgestellt, welcher mehrere Speicherchips, z.B. DRAMs, zum Speichern von Daten und mehrere Anschlüsse, um Steuersignale und Daten zu den Speicherchips zu senden sowie um Daten von den Speicherchips zu empfangen und weiterzuleiten, umfasst. Dabei werden die Speicherchips über die Anschlüsse auch mit Energie versorgt. Die Speicherchips des Speicherbausteins sind in einem oder mehreren Stapeln übereinander angeordnet. Darüber hinaus besitzt der Speicherbaustein ein eigenes Gehäuse. Dabei weist der Speicherbaustein insbesondere die Funktionalität eines Speichermoduls, z.B. eines DIMMs, auf.
- Indem die Speicherchips des Speicherbausteins in einem oder in mehreren Stapeln übereinander angeordnet sind, sind die Abstände zwischen zwei in einem Stapel befindlichen Speicherchips kürzer als dies beim Stand der Technik der Fall ist, wobei die Speicherchips nebeneinander angeordnet sind, wie dies in
1 dargestellt ist. Damit muss eine für den erfindungsgemäßen Speicherbaustein ausgelegte Speichersteuerung eine geringere Leitungslänge berücksichtigen als dies nach dem Stand der Technik der Fall ist. Darüber hinaus weist der erfindungsgemäße Speicherbaustein eine einfachere Topologie auf, als dies z.B. bei heutigen DIMMs der Fall ist. Schließlich sind Unterschiede zwischen Leitungslängen für Verbindungsleitungen zwischen Speichersteuerung und Speicherchips erfindungsgemäß geringer als bei momentan eingesetzten DIMMs. - Darüber hinaus sind die Abmessungen in Längen- oder Breitenrichtung aufgrund der übereinander angeordneten Speicherchips geringer als bei einem Speichermodul nach dem Stand der Technik. Dadurch kann der erfindungsgemäße Speicherbaustein besser in Vorrichtungen eingebaut werden, bei welchen der Platzbedarf eine entscheidende Rolle spielt, wie z.B. bei mobilen Geräten (Handys).
- Vorteilhafter Weise können die Speicherchips in dem Speicherbaustein derart angeordnet sein, dass die längste Verbindungsleitung von einem der Anschlüsse des Speicherbausteins zu einem Anschluss eines der Speicherchips nicht länger als die Summe der längsten Kantenlänge eines der Speicherchips und der Höhe des Speicherbausteins ist.
- Wenn die im Speicherbaustein verwendeten Speicherchips baugleich sind, ist die Länge der längsten Verbindungsleitung von einem Anschluss des Speicherbausteins zu einem Anschluss eines Speicherchips maximal gleich der Summe aus der Längskante (vorausgesetzt, die Längskante ist nicht kürzer als die Kante in Breitenrichtung) eines Speicherchips und der Höhe des Speicherbausteins.
- Während nach dem Stand der Technik die längste Verbindung von einem Anschluss eines Speichermoduls zu einem Anschluss eines Speicherchips innerhalb der Speichermoduls größer als das Produkt aus der Anzahl der Speicherchips in dem Speichermodul und der Kantenlänge eines Speicherchips ist, ist die längste Verbindung erfindungsgemäß nicht länger als die Summe aus der Längskante eines Speicherchips und der Höhe des Speicherbausteins. Da die Höhe des Speicherbausteins in aller Regel geringer als die Kantenlänge eines Speicherbausteins ist, ist die längste Verbindung bei einem erfindungsgemäßen Speicherbaustein um einen Faktor geringer als bei einem Speichermodul nach dem Stand der Technik, wobei dieser Faktor umso größer ist, je größer die Anzahl der Speicherchips in einem Speicherbaustein ist.
- Bei einer vorteilhaften Ausführungsform des Speicherbausteins beträgt die maximale Länge zwischen einem Anschluss des Speicherbausteins und einem Anschluss eines Speicherchips 2cm.
- Wenn die maximale Länge nur 2cm beträgt, kann eine Speichersteuerung für den erfindungsgemäßen Speicherbaustein vorteilhafter Weise auf eine kurze Leitungslänge (ca. 5cm) ausgelegt werden.
- Der erfindungsgemäße Speicherbaustein kann auch einen SPD bzw. Speicher zum Speichern von Steuerinformationen zum Steuern des Speicherbausteins umfassen.
- Wenn der erfindungsgemäße Speicherbaustein einen SPD aufweist, kann sich eine den erfindungsgemäßen Speicherbaustein steuernde Steuervorrichtung, beispielsweise ein Mikroprozessor, auf die Eigenschaften (z.B. maximale Taktfrequenz) des Speicherbausteins einstellen und somit den erfindungsgemäßen Speicherbaustein in optimaler Weise betreiben. Indem der SPD Bestandteil des Speicherbausteins ist, wird vorteilhafter Weise weniger Platz benötigt, als für eine Variante, bei welcher der SPD als eigener Baustein neben dem erfindungsgemäßen Speicherbaustein angeordnet ist.
- Die Anschlüsse des Speicherbausteins sind insbesondere Lötpunkte bzw. so genannte Balls, welche meist auf der Unterseite des Speicherbausteins angeordnet sind. Die Lötpunkte bzw. Balls können beispielsweise in 15 Reihen von jeweils 20 Lötpunkten bzw. Balls angeordnet werden. Somit kann der erfindungsgemäße Speicherbaustein äußerst Platz sparend mittels der Lötpunkte bzw. Balls auf einer Leiterplatte platziert werden.
- Insbesondere wird ein CA-Signal ausgehend von einem einzigen Punkt sternförmig an einen bestimmten Anschluss jedes Speicherchips verteilt. Dies gilt vorteilhafter Weise für alle CA-Signale.
- Indem die CA-Signale sternförmig an die Speicherchips verteilt werden, ist die Laufzeit der CA-Signale nicht nur aufgrund der geringeren Abstände zwischen den Speicherchips (da sie zumindest teilweise übereinander angeordnet sind) im Vergleich zum Stand der Technik geringer, sondern auch aufgrund der gewählten sternförmigen Topologie für eine Signalführung der CA-Signale im Vergleich zu der Daisy-Chain-Topologie nach dem Stand der Technik (siehe
1 ). - Es ist aber auch möglich die Speicherchips mit Vias zu verbinden, wobei ein Via durch alle Speicherchips eines Stapels verläuft. Diese Verbindungstechnik ist auch unter dem Begriff „Through Silicon Via" bekannt. Dabei sind die Speicherchips über Vias in einer Daisy-Chain-Topologie verbunden. Da allerdings die Länge der Vias geringer als die Höhe eines Stapels ist, ist die Länge der Vias wesentlich kleiner als Leitungen, welche bei einem heutigen DIMM die einzelnen nebeneinander angeordneten Speicherchips miteinander verbinden, so dass auch bei dieser erfindungsgemäßen Variante die Laufzeit der CA-Signale geringer als bei den heutigen DIMMs ist.
- Im Rahmen der vorliegenden Erfindung wird auch eine Speicherbaugruppe bereitgestellt, welche mindestens einen erfindungsgemäßen Speicherbaustein und eine Steuerung für diesen mindestens einen Speicherbaustein umfasst.
- Damit kann erfindungsgemäß ein oder mehrere Speicherbausteine, welche die Funktionalität von Speichermodulen aufweisen, zusammen mit der zugehörigen Steuerung eine Baugruppe bilden, welche geringere Abmessungen als ein Speichermodul nach dem Stand der Technik aufweist. Anders ausgedrückt umfasst eine solche erfindungsgemäße Speicherbaugruppe bei geringerem Platzbedarf nicht nur eine größere Speicherkapazität (wenn die Speicherbaugruppe mehr als einen Speicherbaustein umfasst), sondern beinhaltet zusätzlich noch die notwendige Steuerung, welche nach dem Stand der Technik außerhalb des Speichermoduls auf einer eigenen Leiterplatte angeordnet ist.
- Die auf der Leiterplatte angeordnete Steuerung kann im Vergleich zu einer Speichersteuerung nach dem Stand der Technik, welche auf der Hauptplatine angeordnet ist und daher mit langen und komplexen Verbindungen zu ihren Speichermodulen zurecht kommen muss, relativ einfach ausgelegt werden, da sie nur die auf derselben Leiterplatte befindlichen Verbindungen zu ihrem Speicherbaustein bzw. ihren Speicherbausteinen sowie die Verbindung zur CPU abwickeln muss. Dies gilt insbesondere dann, wenn nur ein erfindungsgemäßer Speicherbaustein mit der Steuerung verbunden ist, die Speicherbaugruppe also nur einen Speicherbaustein umfasst.
- Bei einer bevorzugten erfindungsgemäßen Ausführungsform ist der Abstand zwischen der Steuerung der Speicherbaugruppe und dem Speicherbaustein oder jedem Speicherbaustein kleiner als 4cm.
- Dadurch ist es vorteilhafter Weise möglich, die Steuerung für die Speicherbaugruppe auf eine Leitungslänge von ungefähr 5cm auszulegen. Das bedeutet, dass die Steuerung voraussetzt, dass eine maximale Leitungslänge für Leitungen zwischen der Steuerung und den einzelnen Speicherchips, welche in dem oder in den Speicherbausteinen angeordnet sind, ca. 5cm beträgt. Dadurch kann die Speicherbaugruppe mit einer höheren Taktfrequenz betrieben werden, als wenn die Steuerung für eine längere Leitungslänge ausgelegt wäre.
- Damit kann dieselbe Speichersteuerung, welche auf eine Leitungslänge von 5cm ausgelegt ist und nach dem Stand der Technik nur für bestimmte Anwendungen (z.B. Grafikanwendungen) anwendbar ist, nunmehr auch in einem Anwendungsbereich (z.B. PC-Bereich) eingesetzt werden, welcher bisher nur Speichersteuerungen, die auf eine Leitungslänge von ca. 20cm auslegt waren, vorbehalten war, sofern der erfindungsgemäße Speicherbaustein oder die erfindungsgemäße Speicherbaugruppe eingesetzt wird.
- Im Rahmen der vorliegenden Erfindung wird auch ein Herstellungsverfahren zur Herstellung eines Speicherbausteins beschrieben. Dieser Speicherbaustein umfasst mehrere Speicherchips, welche Daten speichern, und mehrere Anschlüsse über welche Steuersignale und Daten empfangen und zu den Speicherchips gesendet werden und über welche Daten von den Speicherchips entgegengenommen werden und weitergeleitet werden. Darüber hinaus versorgen diese Anschlüsse den Speicherbaustein und damit die darin enthaltenen Speicherchips mit Energie. Bei der Herstellung des Speicherbausteins werden die Speicherchips dabei in einem oder in mehreren Stapeln innerhalb eines Gehäuses des Speicherbausteins angeordnet.
- Die Vorteile dieses Herstellungsverfahrens und damit des durch dieses Herstellungsverfahren erzeugten Speicherbausteins entsprechen den vorab beschriebenen Vorteilen, weshalb sie hier nicht wiederholt werden.
- Die vorliegende Erfindung eignet sich vorzugsweise zum Einsatz bei mobilen Geräten, wie z.B. Handys oder Laptops. Selbstverständlich ist die vorliegende Erfindung jedoch nicht auf diesen bevorzugten Anwendungsbereich beschränkt, sondern kann beispielsweise auch in normalen PCs eingesetzt werden, um unter anderem die Taktrate, mit welcher der Arbeitsspeicher des PCs betrieben wird, zu erhöhen.
- Die vorliegende Erfindung wird nun anhand bevorzugter Ausführungsformen, die in der beigefügten Zeichnung dargestellt sind, genauer beschrieben.
-
1 stellt ein Speichermodul nach dem Stand der Technik dar. -
2 stellt eine erste Ausführungsform eines erfindungsgemäßen Speicherbausteins, bei welchem die Speicherchips in einem Stapel angeordnet sind, dar. -
3 stellt eine zweite Ausführungsform eines erfindungsgemäßen Speicherbausteins, bei welchem die Speicherchips in zwei nebeneinander liegenden Stapeln angeordnet sind, dar. -
4 stellt eine erfindungsgemäße Speicherbaugruppe bestehend aus einer Steuerung und einem erfindungsgemäßen Speicherbaustein dar. - In
2 ist eine erste erfindungsgemäße Ausführungsform eines Speicherbausteins1 dargestellt. Dabei zeigt die2a eine Draufsicht auf den Speicherbaustein1 und2b einen Querschnitt durch den Speicherbaustein1 . Bei dieser Ausführungsform umfasst der Speicherbaustein1 genau vier Speicherchips4 , welche in einem Stapel9 übereinander auf einem Substrat14 angeordnet sind. Dabei wird der unterste Speicherchip4 direkt auf dem Substrat14 aufgebracht, während die drei darüber angeordneten Speicherchips4 jeweils auf einer Harzschicht18 platziert werden, welche auf die Oberseite des jeweils darunter angeordneten Speicherchip4 aufgebracht wird. Anders ausgedrückt befindet sich jeweils eine Harzschicht18 zwischen zwei übereinander angeordneten Speicherchips4 . - Auf der Unterseite des Substrats
14 befinden sich als Anschlüsse des Speicherbausteins1 Lötpunkte bzw. Balls8 , welche in 15 Reihen mit jeweils 20 Balls8 angeordnet sind. Dabei beträgt der Abstand zwischen einem Mittelpunkt eines Balls8 und einem Mittelpunkt eines mit diesem benachbarten Balls8 0,8cm, wodurch sich eine Fläche für die Balls8 von ungefähr 16mm × 12mm ergibt. Von jedem Ball8 führt eine Leiterbahn7 durch das Substrat14 zu einem Kontakt19 ,20 auf der Oberseite des Substrats14 . Dabei sind die Kontakte20 , welche zu den DQ-Leitungen bzw. zu dem DQ-Bereich3 gehören, quadratisch, während die Kontakte19 , welche zu dem CA-Bus bzw. zu dem CA-Bereich2 gehören rechteckig ausgebildet sind. Der Grund dafür ist, dass die Kontakte20 des DQ-Bereichs3 jeweils nur mit einem Bond-Draht6 verbunden sind, während die rechteckigen Kontakte19 des CA-Bereichs2 mit jeweils vier Bond-Drähten6 verbunden sind, weshalb die Länge der rechteckigen Kontakte19 auch um mehr als den Faktor4 länger als die Breite ist. Der Grund dafür ist wiederum, dass die quadratischen Kontakte20 des DQ-Bereichs3 mit jeweils nur einem Anschluss eines Speicherchips4 verbunden sind, während die rechteckigen Kontakte19 des CA-Bereichs2 mit allen vier Speicherchips4 verbunden werden müssen. Während nämlich die CA-Signale (CA steht für Command Adress) an alle Speicherchips4 geführt werden müssen, betreffen die DQ-Signale (DQ steht für Data Query) nur jeweils einen Speicherchip4 . - Dabei speichert jeder Speicherchip
4 16 Bit eines 64 Bit langen Wortes. Daher sind die beiden inneren Reihen mit jeweils acht Kontakten20 mit 16 DQ-Signalen beaufschlagt, welche mit dem untersten Speicherchip4 verbunden sind und diesen mit 16 Datenbit versorgen beziehungsweise 16 Datenbit aus dem Speicherchip4 lesen. Die beiden zweitinnersten Reihen mit ebenfalls jeweils acht Kontakten20 versorgen den zweituntersten Speicherchip mit 16 Datenbit beziehungsweise lesen 16 Datenbit aus diesem Speicherchip4 . Genauso sind die beiden äußeren Reihen mit jeweils acht Kontakten20 mit dem obersten Speicherchip4 verbunden und die beiden zweitäußersten Reihen mit dem zweitobersten Speicherchip4 verbunden und versorgen diese beiden Speicherchips4 mit jeweils 16 DQ-Signalen, um jeweils 16 Bit in diese beiden oberen Speicherchips4 zu schreiben und/oder von ihnen zu lesen. - Der Stapel
9 zusammen mit den Bond-Drähten6 wird von einem Gehäuse17 des Speicherbausteins1 umschlossen, welches auf dem Substrat14 angeordnet ist. Zusammen mit den Balls8 und dem Gehäuse17 weist der Speicherbaustein1 eine Höhe H auf. - Es sei darauf hingewiesen, dass bei der in
2 dargestellten Ausführungsform jeder Ball8 über eine Leiterbahn7 und einen Bonddraht mit mindestens einem Anschluss eines der vier Speicherchips4 verbunden ist (wie oben ausgeführt ist, ist ein ein CA-Signal tragender Ball8 mit vier Anschlüssen, jeweils einem auf jedem Speicherchip4 verbunden). Umgekehrt ist jeder Anschluss eines der vier Speicherchips4 über einen Bonddraht6 und eine Leiterbahn7 mit einem Ball8 verbunden. - Während bei der in
2 dargestellten Ausführungsform die Kontakte19 ,20 nur rechts und links in2a neben dem Stapel9 angeordnet sind, können die Kontakte19 ,20 natürlich auch nur auf einer Seite des Stapels9 oder auf allen vier Seiten des Stapels9 angeordnet sein. - Da die Speicherchips
4 erfindungsgemäß übereinander angeordnet sind, ist eine erforderliche Leitungslänge, um alle vier Speicherchips4 mit demselben CA-Signal zu versorgen, wesentlich kürzer als dies nach dem Stand der Technik der Fall ist, wobei die Speicherchips nebeneinander angeordnet sind (siehe1 ). Aus diesem Grund sind Störungen aufgrund von Reflexionen gerade hinsichtlich der CA-Signale im Vergleich zum Stand der Technik wesentlich weniger störend, weshalb die entsprechenden CA-Anschlüsse auf den vier Speicherchips sternförmig, ausgehend von jeweils einem Kontakt19 im CA-Bereich2 versorgt werden können, während die CA-Anschlüsse der Speicherchips beim Stand der Technik in der Form einer Daisy Chain angeschlossen sind. Dies gilt auch, wenn die Speicherchips4 in mehreren Stapeln angeordnet sind (siehe3 ). - In
3 ist eine zweite erfindungsgemäße Ausführungsform eines Speicherbausteins1 schematisch dargestellt. Bei dieser Ausführungsform sind vier Speicherchips4 in zwei nebeneinander liegenden Stapeln9 von jeweils zwei Speicherchips4 angeordnet. Da die zweite Ausführungsform in wesentlichen Teilen der ersten Ausführungsform entspricht, werden im Folgenden nur die Unterschiede beschrieben. - Man erkennt in
3a , dass der CA-Bereich2 , welcher die rechteckigen Kontakte19 (in3a nicht dargestellt) aufweist, nur in dem oberen Bereich zwischen den beiden Stapeln9 angeordnet ist. Dies hat den Vorteil, dass von einem Kontakt19 alle vier Speicherchips in beiden Stapeln9 über vier Bond-Drähte6 mit CA-Signalen versorgt werden. Die Kontakte20 (in3a nicht dargestellt) des DQ-Bereichs3 sind zum einen im unteren Bereich zwischen den beiden Stapeln9 wie auch rechts neben dem rechten Stapel9 und links neben dem linken Stapel (in3a ) angeordnet. - In
3a ist auch der Spine13 , welcher in jedem Speicherchip4 enthalten ist, schematisch dargestellt, welcher aus Vereinfachungsgründen bei den Speicherchips4 der2 nicht abgebildet ist. Darüber hinaus ist in3a auch der RDL15 dargestellt. Mit dem RDL15 werden Anschlüsse des Speicherchips4 an den Rand verlagert, damit diese Anschlüsse mittels der Bond-Drähte6 auch bei denjenigen Speicherchips4 verbunden werden können, bei welchen ein weiterer Speicherchip4 darüber angeordnet ist. Je weiter entfernt vom Rand des Speicherchips ein Anschluss eines Speicherchips4 angeordnet ist, desto schwieriger ist es diesen Anschluss mit einem Bond-Draht6 zu kontaktieren, wenn sich über diesem Speicherchip4 noch ein weiterer Speicherchip4 befindet. - Im Vergleich zur ersten in
2 dargestellten Ausführungsform weist die in3 dargestellte Ausführungsform eines Speicherbausteins1 eine geringere Höhe H auf, besitzt aber dafür nahezu die doppelte Breite. Hinsichtlich einer Leitungslänge zwischen einem Ball8 und einem Anschluss des obersten Speicherchips4 besitzt die zweite Ausführungsform in3 aufgrund der geringeren Höhe H Vorteile gegenüber der ersten Ausführungsform in2 . Ein weiterer Vorteil der zweiten Ausführungsform ist, dass der Speicherbaustein im Vergleich zur ersten Ausführungsform mehr Platz für die Balls8 auf der Unterseite des Substrats14 unterhalb der beiden Stapel9 aufweist, so dass bei der zweiten Ausführungsform einfacher alle Balls8 in einer Fläche angeordnet werden können, die gleich der Grundfläche der beiden Stapel einschließlich der von den Kontakten19 ,20 benötigten Fläche ist. - Es ist technisch ohne größere Probleme möglich, vier oder sogar acht Speicherchips
4 übereinander anzuordnen und mittels Bond-Drähten zu verbinden, wie es in2 oder3 dargestellt ist. Daher könnte die erste Ausführungsform auch acht Speicherchips4 (dann würde jeder Speicherchip acht Bit eines 64 Bit breiten Wortes speichern) und die zweite Ausführungsform 16 Speicherchips4 (zwei Stapel mit jeweils acht Speicherchips) umfassen. - Des Weiteren ist es möglich, dass ein erfindungsgemäßer Speicherbaustein mehr als zwei Stapel, beispielsweise vier Stapel aufweist. Wenn jeder dieser vier Stapel acht Speicherchips umfasst, weist der gesamte Speicherbaustein dann 32 Speicherchips auf. Bei einem Speicherbaustein mit mehr als zwei Stapeln ist es wichtig, dass die Stapel punktsymmetrisch angeordnet werden, so dass im Zentrum dieser Anordnung die Kontakte
19 , von welchen die CA-Signale an alle Speicherchips in allen Stapeln verteilt werden, angeordnet werden kann. - In
4 ist eine Ausführungsform einer erfindungsgemäßen Speicherbaugruppe21 dargestellt, welche einen Speicherbaustein1 und eine Steuerung10 für den Speicherbaustein1 umfasst, welche beide auf einer Leiterplatte12 angeordnet sind. Die Steuerung10 ist bei dieser Ausführungsform über einen Front-Side-Bus16 mit einer CPU verbunden. Die Steuerung10 ist über 32 CA-Leitungen2 und über 88 DQ-Leitungen3 mit dem Speicherbaustein1 verbunden. Dabei sendet die Steuerung10 über die 32 CA-Leitungen2 Steuerbefehle und Adressen an den Speicherbaustein1 , während über die 88 DQ-Leitungen hauptsächlich Daten von der Steuerung10 an den Speicherbaustein1 gesendet oder über die Steuerung10 von dem Speicherbaustein1 ausgelesen werden, um sie dann über den Front-Side-Bus16 an die CPU weiterzuleiten.
Claims (25)
- Speicherbaustein, welcher mehrere Speicherchips (
4 ) zum Speichern von Daten und mehrere Anschlüsse (8 ) zum Empfangen und Senden von Steuersignalen und Daten zu und von den Speicherchips (4 ) sowie zur Energieversorgung des Speicherbausteins (1 ) umfasst, dadurch gekennzeichnet, dass die mehreren Speicherchips (4 ) in mindestens einem Stapel (9 ) angeordnet sind, und dass der Speicherbaustein (1 ) ein Gehäuse (17 ) aufweist, in welchem der Speicherbaustein (1 ) untergebracht ist. - Speicherbaustein nach Anspruch 1, dadurch gekennzeichnet, dass der Speicherbaustein (
1 ) derart ausgestaltet ist, dass er die Funktionalität eines Speichermoduls aufweist. - Speicherbaustein nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass der Speicherbaustein (
1 ) derart ausgestaltet ist, dass er die Funktionalität eines DIMMs aufweist - Speicherbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die mehreren Speicherchips (
4 ) derart angeordnet sind, dass eine Länge irgendeiner Verbindungsleitung von einem der Anschlüsse (8 ) des Speicherbausteins (1 ) zu einem Anschluss eines der Speicherchips (4 ) nicht länger als die Summe einer längsten Kantenlänge eines der Speicherchips (4 ) und einer Höhe (H) des Speicherbausteins (1 ) ist. - Speicherbaustein nach Anspruch 4, dadurch gekennzeichnet, dass die Länge nicht länger als 2cm ist.
- Speicherbaustein nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass die Speicherchips (
4 ) in genau einem Stapel (9 ) angeordnet sind. - Speicherbaustein nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass die Speicherchips (
4 ) in genau zwei Stapeln (9 ) nebeneinander angeordnet sind. - Speicherbaustein nach einem der Ansprüche 1–5, dadurch gekennzeichnet, dass die Speicherchips (
4 ) in mehr als zwei Stapeln (9 ) angeordnet sind. - Speicherbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass in dem mindestens einen Stapel (
9 ) vier oder acht Speicherchips (4 ) übereinander angeordnet sind. - Speicherbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbaustein (
1 ) einen Speicher (5 ) zum Speichern von Steuerinformationen zum Steuern des Speicherbausteins (1 ) umfasst. - Speicherbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jeder Anschluss des Speicherbausteins (
1 ) ein Lötpunkt (8 ) ist. - Speicherbaustein nach Anspruch 11, dadurch gekennzeichnet, dass jeder Lötpunkt (
8 ) auf der Unterseite des Speicherbausteins (1 ) angeordnet ist. - Speicherbaustein nach Anspruch 11, dadurch gekennzeichnet, dass der Speicherbaustein (
1 ) ein Substrat (14 ) umfasst, auf dessen Unterseite die Lötpunkte (8 ) aufgebracht sind, dass jeder Lötpunkt (8 ) über eine Leiterbahn (7 ) des Substrats (14 ) mit mindestens einem Bond-Draht (6 ) verbunden ist, und dass jeder Bond-Draht (6 ) mit einem Anschluss eines der Speicherchips (4 ) verbunden ist. - Speicherbaustein nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Speicherbaustein (
1 ) derart ausgestaltet ist, dass ein CA-Signal, welches einem bestimmten Anschluss jedes Speicherchips (4 ) zuzuführen ist, ausgehend von einem Kontakt (19 ) des Speicherbausteins (1 ) sternförmig mit den bestimmten Anschlüssen aller Speicherchips (4 ) verbunden ist. - Speicherbaustein nach einem der Ansprüche 1–13, dadurch gekennzeichnet, dass der Speicherbaustein derart ausgestaltet ist, dass ein CA-Signal, welches einem bestimmten Anschluss jedes Speicherchips zuzuführen ist, ausgehend von einem Kontakt des Speicherbausteins über eine Through Silicon Via-Technik an die bestimmten Anschlüsse aller Speicherchips geführt ist.
- Speicherbaugruppe umfassend mindestens einen Speicherbaustein (
1 ) nach einem der vorhergehenden Ansprüche, und eine Steuerung (10 ) für den mindestens einen Speicherbaustein. - Speicherbaugruppe nach Anspruch 16, dadurch gekennzeichnet, dass der Abstand zwischen der Steuerung (
10 ) und dem mindestens einen Speicherbaustein (1 ) kleiner als 4cm ist. - Speicherbaugruppe nach Anspruch 16 oder 17, dadurch gekennzeichnet, dass die Steuerung ein Mikroprozessor (
10 ) ist. - Speicherbaugruppe nach einem der Ansprüche 16–18, dadurch gekennzeichnet, dass die Steuerung (
10 ) auf eine maximale Leitungslänge für Leitungen zwischen der Steuerung (10 ) und den Speicherchips (4 ) des mindestens einen Speicherbausteins (1 ) von 5cm ausgelegt ist. - Herstellungsverfahren zur Herstellung eines Speicherbausteins, welcher mehrere Speicherchips (
4 ) zum Speichern von Daten und mehrere Anschlüsse (8 ) zum Empfangen und Senden von Steuersignalen und Daten zu und von den Speicherchips (4 ) sowie zur Energieversorgung des Speicherbausteins (1 ) umfasst, dadurch gekennzeichnet, dass die mehreren Speicherchips (4 ) in mindestens einem Stapel (9 ) auf einem Substrat (14 ) angeordnet werden, und dass über den Speicherchips (4 ) ein Gehäuse (17 ) auf dem Substrat (14 ) angeordnet wird. - Herstellungsverfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Speicherchips (
4 ) in genau einem Stapel (9 ) angeordnet werden. - Herstellungsverfahren nach Anspruch 20, dadurch gekennzeichnet, dass die Speicherchips (
4 ) in genau zwei Stapeln (9 ) nebeneinander angeordnet werden. - Herstellungsverfahren nach einem der Ansprüche 20–22, dadurch gekennzeichnet, dass der unterste Speicherchip (
4 ) als erster unterer Speicherchip (4 ) des mindestens einen Stapels (9 ) auf dem Substrat (14 ) angeordnet wird, dass abwechselnd bis zum obersten Speicherchip (4 ) des mindestens einen Stapels (9 ) Harz (18 ) auf den jeweils unteren Speicherchip (4 ) aufgetragen wird und auf dieses Harz (18 ) ein weiterer Speicherchip (4 ) des mindestens einen Stapels (9 ) angeordnet wird. - Herstellungsverfahren nach einem der Ansprüche 20–23, dadurch gekennzeichnet, dass auf der Unterseite des Substrats (
14 ) Lötpunkte (8 ) aufgebracht werden, dass für jeden Lötpunkt (8 ) eine Leiterbahn (7 ) von der Unterseite des Substrats (14 ) zu der Oberseite des Substrats (14 ) hergestellt wird, dass jede Leiterbahn (7 ) an der Oberseite des Substrats (7 ) mit einem Ende mindestens eines Bond-Drahts (6 ) verbunden wird, und dass ein anderes Ende jedes Bond-Drahtes (6 ) mit einem Anschluss eines der Speicherchips (4 ) verbunden wird. - Herstellungsverfahren nach einem der Ansprüche 20–24, dadurch gekennzeichnet, dass das Herstellungsverfahren derart ausgestaltet wird, dass mit dem Herstellungsverfahren ein Speicherbaustein (
1 ) nach einem der Ansprüche 1–15 hergestellt wird.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006017947A DE102006017947B4 (de) | 2006-04-18 | 2006-04-18 | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren |
US11/737,108 US8183676B2 (en) | 2006-04-18 | 2007-04-18 | Memory circuit having memory chips parallel connected to ports and corresponding production method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006017947A DE102006017947B4 (de) | 2006-04-18 | 2006-04-18 | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006017947A1 true DE102006017947A1 (de) | 2007-10-25 |
DE102006017947B4 DE102006017947B4 (de) | 2008-02-21 |
Family
ID=38536609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006017947A Expired - Fee Related DE102006017947B4 (de) | 2006-04-18 | 2006-04-18 | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren |
Country Status (2)
Country | Link |
---|---|
US (1) | US8183676B2 (de) |
DE (1) | DE102006017947B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8334599B2 (en) | 2008-08-21 | 2012-12-18 | Qimonda Ag | Electronic device having a chip stack |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8006062B1 (en) * | 2007-05-10 | 2011-08-23 | Nvidia Corporation | Apparatus, system, and method for extended serial presence detect for memory performance optimization |
US8399973B2 (en) * | 2007-12-20 | 2013-03-19 | Mosaid Technologies Incorporated | Data storage and stackable configurations |
US7791175B2 (en) * | 2007-12-20 | 2010-09-07 | Mosaid Technologies Incorporated | Method for stacking serially-connected integrated circuits and multi-chip device made from same |
JP5253901B2 (ja) * | 2008-06-20 | 2013-07-31 | 株式会社東芝 | メモリシステム |
WO2010138480A2 (en) | 2009-05-26 | 2010-12-02 | Rambus Inc. | Stacked semiconductor device assembly |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
US20040164393A1 (en) * | 2001-02-22 | 2004-08-26 | Rambus, Inc. | Stacked semiconductor module |
DE102005010156A1 (de) * | 2004-03-02 | 2005-10-06 | Infineon Technologies Ag | Integrierte Schaltung mit Umlenkungsschicht und Anordnung aus gestapelten Einzelschaltkreisen |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4851834A (en) * | 1984-01-19 | 1989-07-25 | Digital Equipment Corp. | Multiport memory and source arrangement for pixel information |
-
2006
- 2006-04-18 DE DE102006017947A patent/DE102006017947B4/de not_active Expired - Fee Related
-
2007
- 2007-04-18 US US11/737,108 patent/US8183676B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6376904B1 (en) * | 1999-12-23 | 2002-04-23 | Rambus Inc. | Redistributed bond pads in stacked integrated circuit die package |
US20040164393A1 (en) * | 2001-02-22 | 2004-08-26 | Rambus, Inc. | Stacked semiconductor module |
DE102005010156A1 (de) * | 2004-03-02 | 2005-10-06 | Infineon Technologies Ag | Integrierte Schaltung mit Umlenkungsschicht und Anordnung aus gestapelten Einzelschaltkreisen |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8334599B2 (en) | 2008-08-21 | 2012-12-18 | Qimonda Ag | Electronic device having a chip stack |
Also Published As
Publication number | Publication date |
---|---|
DE102006017947B4 (de) | 2008-02-21 |
US20070246257A1 (en) | 2007-10-25 |
US8183676B2 (en) | 2012-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102011052959B4 (de) | Halbleiterspeichervorrichtung | |
DE102009030524B4 (de) | Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chips | |
DE112005003106B4 (de) | Pufferchip zum Treiben an einem Vielfachrang-Doppelreihenspeichermodul angelegter externer Eingangssignale und System mit einem Pufferchip | |
DE102005058214B4 (de) | DRAM-Speicherbaustein für ein Doppelreihen-Speichermodul (DIMM) | |
DE60308183T2 (de) | Pufferanordnung für speicher | |
DE102005055185B4 (de) | Halbleiterspeichermodul | |
DE19721967C2 (de) | Speicherbaustein | |
DE102006051514B4 (de) | Speichermodul und Verfahren zum Betreiben eines Speichermoduls | |
DE102004062194A1 (de) | Integrierte Halbleiterschaltungs-Vorrichtung | |
DE102005060081B4 (de) | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren | |
DE102007019117B4 (de) | Speichermodul | |
DE102005051998B3 (de) | Halbleiterspeichermodul | |
DE10229120B4 (de) | Verfahren, Adapterkarte und Anordnung zum Einbau von Speichermodulen | |
DE10330812A1 (de) | Halbleiterspeichermodul | |
DE202010018501U1 (de) | System, das verteilte byteweise Puffer auf einem Speichermodul verwendet | |
DE102004020038A1 (de) | Speichermodul und Speichersystem | |
DE102005032061A1 (de) | Speichermodul, Speicher-Erweiterungs-Speichermodul, Speichermodul-System, und Verfahren zur Herstellung eines Speichermoduls | |
DE102006017947B4 (de) | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren | |
DE102005025947A1 (de) | Hierarchisches Modul | |
DE102007035180B4 (de) | Speichermodul | |
DE10138958A1 (de) | Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren | |
DE102006003377B3 (de) | Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil | |
DE102006050882A1 (de) | Platine, insbesondere für ein Speichermodul, Speichermodul, Speichermodul-System, und Verfahren zur Herstellung einer Platine, insbesondere für ein Speichermodul | |
DE102008048845A1 (de) | Eine Struktur zur gemeinschaftlichen Nutzung intern erzeugter Spannungen durch Chips bei Mehrchipgehäusen | |
DE10250156A1 (de) | Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |