DE102006005271B4 - Halbleitervorrichtung unter Verwendung einer Lötlegierung und Verfahren zum Herstellen einer Halbleitervorrichtung - Google Patents

Halbleitervorrichtung unter Verwendung einer Lötlegierung und Verfahren zum Herstellen einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102006005271B4
DE102006005271B4 DE102006005271A DE102006005271A DE102006005271B4 DE 102006005271 B4 DE102006005271 B4 DE 102006005271B4 DE 102006005271 A DE102006005271 A DE 102006005271A DE 102006005271 A DE102006005271 A DE 102006005271A DE 102006005271 B4 DE102006005271 B4 DE 102006005271B4
Authority
DE
Germany
Prior art keywords
insulating substrate
range
solder alloy
conductor pattern
germanium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102006005271A
Other languages
English (en)
Other versions
DE102006005271A1 (de
Inventor
Akira Morozumi
Shin Soyano
Yoshikau Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102006005271A1 publication Critical patent/DE102006005271A1/de
Application granted granted Critical
Publication of DE102006005271B4 publication Critical patent/DE102006005271B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C22METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
    • C22CALLOYS
    • C22C13/00Alloys based on tin
    • C22C13/02Alloys based on tin with antimony or bismuth as the next major constituent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/22Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by the composition or nature of the material
    • B23K35/24Selection of soldering or welding materials proper
    • B23K35/26Selection of soldering or welding materials proper with the principal constituent melting at less than 400 degrees C
    • B23K35/262Sn as the principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Halbleitervorrichtung unter Verwendung einer Lötlegierung, wobei die Vorrichtung aufweist: ein isolierendes Substrat (1) mit Leitermustern (2, 3) auf seinen beiden Flächen, einen Halbleiterchip (4), der mit dem Leitermuster (2) auf einer Frontseite des isolierenden Substrats (1) verbunden ist, und ein Wärmeabstrahlblech (8), das mit dem Leitermuster (3) auf einer Rückseite des isolierenden Substrats (1) verbunden ist, dadurch gekennzeichnet, dass das Leitermuster (3) auf der Rückseite des isolierenden Substrats (1) und das Wärmeabstrahlblech (8) mit einer Lötlegierung (9) gelötet sind, die aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht.

Description

  • Diese Patentanmeldung beruht auf und beansprucht die Priorität der japanischen Patentanmeldung Nr. 2005-148730 , Anmeldetag 20. Mai 2005, auf deren Inhalt hiermit Bezug genommen wird.
  • HINTERGRUND DER ERFINDUNG
  • 1. Gebiet der Erfindung
  • Die Erfindung betrifft eine Halbleitervorrichtung unter Verwendung einer bleifreien Lötlegierung und ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • 2. Beschreibung des Standes der Technik
  • Eine Lötlegierung muß allgemein genügende Bindungskraft und Korrosionsbeständigkeit aufweisen. In Energie-Halbleitervorrichtungen für Anwendung in Energiewandlern wird eine Lötlegierung verwendet, um die rückseitige Fläche eines Halbleiterchips mit einem Leitermuster zu verbinden, das auf einer Hauptfläche (Frontfläche) eines isolierenden Substrats angeordnet ist, welches ein keramisches Substrat mit Leitermustern auf seinen Oberflächen ist. Eine solche Lötlegierung muß hohe Festigkeit gegen Wärmeermüdung aufweisen, da sich im Lötbereich große Wärmespannung entwickelt. Die Rückseite des Halbleiterchips ist in Form einer Flächenverbindung mit dem Leitermuster auf der Oberfläche des isolierenden Substrats verbunden, und die Wärmeausdehnungskoeffizienten sind verschieden in einem Halbleiterchip und in einem Leitermuster. Außerdem erzeugt der Halbleiterchip während der Leitungsperiode Wärme. Daher leidet der Lötabschnitt unter großer Wärmespannung.
  • In Leistungs-Halbleitervorrichtungen, die in einem Leistungswandler für Leistungswandlung in elektrischen Fahrzeugen installiert sind, ist das auf der anderen Hauptfläche (einer rückseitigen Fläche) eines isolierenden Substrats angeordnete Leitermuster mit einem Kühl- oder Abstrahlblech aus Metall verbunden. Da der Lötbereich sehr breit ist, muß die für diese Verbindung verwendete Lötlegierung ausgezeichnete Benetzungsfähigkeit zeigen. Außerdem entwickelt sich im Verbindungsbereich zwischen dem Abstrahlblech und dem Leitermuster auf der Rückseite des isolierenden Substrats eine große Wärmespannung wegen des Unterschieds in dem Wärmeausdehnungskoeffizienten des isolierenden Substrats (eines keramischen Substrats) und des Kühlblechs. Da die Lötfläche in der Verbindung zwischen dem Kühlblech und dem Leitermuster auf der Rückseite des isolierenden Substrats groß ist, ist die in der Lötfläche erzeugte Spannung größer als die Spannung, die sich in der Verbindung zwischen dem Halbleiterchip und dem Leitermuster auf der Frontseite des isolierenden Substrats entwickelt, wie oben erwähnt.
  • Neuerdings wird aus Gründen der Umweltverträglichkeit eine Lötlegierung verlangt, die kein Blei (Pb) enthält. Eine der bekannten derartigen Lötlegierungen ist eine Zinn(Sn)-Antimon(Sb)-Legierung. Eine bekannte Lötlegierung dieser Art (s. beispielsweise Patentdokument 1 = JP H11-58066A ) enthält Zinn (Sn) als einen Hauptbestandteil und nicht mehr als 3,0 Gew.-% Antimon (Sb), nicht mehr als 2,5 Gew.-% Silber (Ag), nicht mehr als 0,1 Gew.-% Germanium (Ge) und außerdem nicht mehr als 1,0 Gew.-% Kupfer oder nicht mehr als 1,0 Gew.-% Nickel oder die beiden Elemente. Eine andere bekannte Lötlegierung (s. z. B. Patentdokument 2 = JP 2003-94194A ) enthält Germanium (Ge) im Bereich von 0,01 bis 10 Gew.-%, Antimon im Bereich von 5 bis 30 Gew.-% und Zinn (Sn) im Bereich von 65 bis 90 Gew.-%.
  • Eine Sn-Sb-Legierung mit einem peritektischen Punkt bei 8,5 Gew.-% Antimon (Sb) und einer Temperatur von 245°C wird im allgemeinen verwendet mit einer Zusammensetzung die Antimon innerhalb 8 Gew.-% enthält. Das Schmelzen der Sn-Sb-Legierung tritt bei Temperaturen zwischen 232°C, dem Schmelzpunkt von Zinn (Sn), und 245°C, dem peritektischen Punkt auf. Der Flüssig-Fest-Koexistenz-Bereich ist eng, die Wärmebeständigkeit ist günstig und mechanisch bessere Eigenschaften können durch Erhöhung des Antimon-Gehalts erreicht werden. Jedoch führt ein hoher Gehalt an Antimon zu einem Problem geringer Benetzungsfähigkeit beim Löten der Legierung. Die Oxidation einer Lötkomponente wie Zinn führt zu einem anderen Problem, der verschlechterten Haftfestigkeit.
  • Aus der Druckschrift DE 19 816 671 A1 ist eine Lötmittel-Legierung bekannt, die umfasst: 0 < Sb ≤ 3,5 (Gew.-%); 0 ≤ Ag ≤ 3,0 (Gew.-%) und eine vorbestimmte Menge wenigstens eines Zusatzstoffes aus der Gruppe erster Zusatzstoff und zweiter Zusatzstoff zur Verbesserung der charakteristischen Lötmittel-Eigenschaften, zusätzlich zu Sn als Haupt-Komponente. Die Erfindung umfaßt auch eine Lötmittel-Legierung, die umfasst: 0 < Ag ≤ 4,0 (Gew.-%); und wenigstens eines der Elemente 0 < Cu ≤ 2,0 (Gew.-%) und 0 < Ni ≤ 1,0 (Gew.-%), zusätzlich zu Sn als Haupt-Komponente.
  • Aus der GB 2 319 039 A ist eine weitere Lötmittel-Legierung, welche 50 bis 80 Gew.-% Zinn, 0,05 bis 10 Gew.-% Antimon, 0,0001 bis 5 Gew.-% eines Metalls oder Metallähnlichen Stoffs, welcher dazu beiträgt, die Stärke der Legierung zu erhöhen, 0,0001 bis 0,5 Gew.-% Phosphor und einen Rest Blei umfasst.
  • Aus der JP 2003-094194 A ist eine weitere Lötmittel-Legierung bekannt, welche insbesondere in elektronischen Bauteilen Verwendung findet.
  • Schließlich ist aus der US 6,353,258 B1 ein Halbleitermodul bekannt, worin beispielsweise Sb-Sn-Legierungen verwendet werden.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Aufgabe der Erfindung ist es, eine Halbleitervorrichtung zu schaffen, die eine Lötlegierung eines Sn-Sb-Systems mit ausgezeichneter Benetzungsfähigkeit und befriedigender Haftfähigkeit verwendet, sowie ein Verfahren zum Herstellen einer solchen Halbleitervorrichtung.
  • Zur Überwindung der Probleme und Lösung der Aufgaben dient eine erfindungsgemäße Halbleitervorrichtung nach Anspruch 1. Bevorzugte Ausführungsformen sind in den Unteransprüchen 2 bis 4 angegeben. Ein erfindungsgemäßes Verfahren zur Herstellung einer solchen Halbleitervorrichtung ist in Anspruch 5 angegeben mit bevorzugten Ausführungsformen in den Ansprüchen 6 und 7.
  • Durch Zugabe von Antimon (Sb) zu Zinn (Sn) gemäß der Erfindung angegeben, werden die Wärmebeständigkeit und Festigkeit gegen Wärmeermüdung der Legierung verbessert. Die Schmelztemperatur steigt und die Wärmebeständigkeit der Legierung nimmt zu. Eine Vergröberung der Kristallkörner von Zinn in Folge von Wärmespannungen wird unterdrückt, was die Wärmeermüdungsfestigkeit verbessert. Da nun die Wärmeermüdungsfestigkeit sehr gering (kurz) ist, wenn der Gehalt an Antimon unter 3 Gew.-% beträgt, liegt die Menge des Antimon-Zusatzes vorzugsweise bei wenigstens 3 Gew.-%. Wenn der Antimon-Gehalt mehr als 5 Gew.-% beträgt, verschlechtert sich die Benetzungsfähigkeit des Lots. Demgemäß beträgt die Menge des Antimon-Zusatzes vorzugsweise nicht mehr als 5 Gew.-%.
  • Durch Zugabe einer Spurenmenge von Germanium (Ge) zu der Sn-Sb-Lötlegierung wird ein dünner Oxidfilm gebildet, wenn das Lot schmilzt, wodurch die Oxidation einer Lötkomponente wie Zinn unterdrückt und die Verbindungsqualität verbessert wird. Eine Zusatzmenge von wenigstens 0,01 Gew.-% Germanium wird bevorzugt, um eine genügende Wirkung der Unterdrückung von Oxidation zu erreichen. Andererseits wird bei einem Germaniumgehalt von mehr als 0,2 Gew.-% der Oxidfilm mit dem Germanium zu dick, was die Verbindungsqualität nachteilig beeinflußt. Demgemäß beträgt die Menge an zugesetztem Germanium geeigneterweise nicht mehr als 0,2 Gew.-%. Das in einer Menge im Bereich von 0,01 bis 0,2 Gew.-% zugesetzte Germanium liefert also befriedigende Verbindungsqualität sowie ausgezeichnete Wärmeermüdungsfestigkeit.
  • Erfindungsgemäß wird also eine Sn-Sb-Lötlegierung erhalten, die ausgezeichnete Benetzungsfähigkeit und befriedigende Verbindungsqualität zeigt. Erfindungsgemäß wird auch eine Halbleitervorrichtung erhalten, die eine Lötlegierung des Sn-Sb-Systems verwendet, die ausgezeichnete Benetzungsfähigkeit und befriedigende Verbindungsqualität zeigt.
  • Einige bevorzugte Ausführungsformen einer Lötlegierung und einer die Lötlegierung verwendenden Halbleitervorrichtung gemäß der Erfindung werden im folgenden mit Bezug auf eine beigefügte Zeichnung im einzelnen beschrieben.
  • FIGURENBESCHREIBUNG
  • 1 ist ein Querschnitt eines Beispiels einer erfindungsgemäßen Halbleitervorrichtung, die eine erfindungsgemäße Lötlegierung verwendet.
  • Bezugszeichenliste
  • 1
    keramisches Substrat
    2, 3
    Leitermuster
    4
    Halbleiterchip
    5, 7, 9
    Lötlegierung
    6
    Verdrahtungsleiter
    8
    Wärmeabstrahlblech
    10
    isolierendes Substrat
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Eine Lötlegierung wird hergestellt durch Schmelzen der Rohmaterialien Zinn (Sn), Antimon (Sb) und Germanium (Ge) in einem Elektroofen. Die Reinheit jedes Rohmaterials beträgt 99,99% oder besser. Die Zusammensetzungen sind Antimon 3 bis 5 Gew.-%, Germanium 0,01 bis 0,2 Gew.-% und der Rest Zinn als Hauptbestandteil.
  • Im folgenden wird ein Beispiel einer Halbleitervorrichtung beschrieben, welche die oben beschriebene Lötlegierung verwendet. 1 ist eine Schnittansicht, welche die Struktur der Halbleitervorrichtung zeigt. Mit Bezug auf 1 weist ein isolierendes Substrat 10 ein keramisches Substrat 1 und mit beiden Flächen des keramischen Substrats verbundene Leitermuster 2 und 3 auf. Das keramische Substrat 1 besteht im wesentlichen aus Aluminiumoxid, Aluminiumnitrid oder Siliciumnitrid. Das Leitermuster 2, das auf der Frontseite des keramischen Substrats 1 gebildet ist, ist ein metallisches Leitermuster, das einen elektrischen Kreis bildet. Auf der Rückseite des keramischen Substrats 1 ist ein metallisches Leitermuster 3 ausgebildet. Die Leitermuster 2 und 3 sind vorzugsweise aus Kupfer gebildet, das billig ist und hohe Wärmeleitfähigkeit zeigt. Auf der Rückseite des Halbleiterchips 4 sind Rückseitenelektroden aus Metallfilmen ausgebildet (in der Figur nicht gezeigt). Die Rückseitenelektroden sind mit den Leitermustern 2 auf der Frontseite des isolierenden Substrats 10 mit einer Lötlegierung 5 verbunden, welche die oben beschriebene Zusammensetzung hat.
  • Auf der Frontseite des Halbleiterchips 4 sind Frontseitenelektroden aus Metallfilmen ausgebildet (in der Figur nicht gezeigt). Die Frontseitenelektroden sind mit dem Drahtleiter 6 mit einer Lötlegierung 7 verbunden, welche eine Zusammensetzung wie oben beschrieben hat. Das Leitermuster 3 auf der Rückseite des isolierenden Substrats 10 ist mit dem Wärmeabstrahlblech 8 aus Metall mit einer Lötlegierung 9 mit einer Zusammensetzung wie oben beschrieben verbunden. Das Wärmeabstrahlblech 8 ist ein Wärmeleiter zu äußeren Kühlrippen des Halbleitergehäuses, die in der Figur nicht gezeigt sind. Das Wärmeabstrahlblech 8 ist vorzugsweise aus Kupfer hergestellt, das billig ist und hohe Wärmeleitfähigkeit aufweist.
  • Im Verbindungsbereich zwischen dem Leitermuster 3 auf der Rückseite des isolierenden Substrats 10 und dem Wärmeabstrahlblech 8 entwickelt sich eine große Wärmespannung wegen des Unterschiedes im Wärmeausdehnungskoeffizienten zwischen dem keramischen Substrat 1 des isolierenden Substrats 10 und dem Wärmeabstrahlblech 8. Da besonders Kupfer einen vom Wärmeausdehnungskoeffizienten des keramischen Substrats 1 erheblich abweichenden hohen Wärmeausdehnungskoeffizienten hat, entsteht eine hohe Spannung im Verbindungsbereich zwischen dem Leitermuster 3 auf der Rückseite des isolierenden Substrats 10 und dem Wärmeabstrahlblech 8. Wenn ein Wärmeabstrahlblech 8 aus einem Material mit einem geringeren Wärmeausdehnungskoeffizienten als Kupfer hergestellt würde (beispielsweise Aluminium oder einer Legierung von Kupfer und Molybdän), würde die Entstehung von Spannung wegen des Unterschieds im Wärmeausdehnungskoeffizienten verringert werden. Diese Materialien sind jedoch teuer und zeigen geringe Wärmeleitfähigkeit, was die Kühleigenschaften der Halbleitervorrichtung verschlechtert.
  • Durch Verwendung einer Lötlegierung mit der oben beschriebenen Zusammensetzung zum Verbinden der Leitermuster 3 und des Wärmeabstrahlblechs 8 werden ausgezeichnete Kühleigenschaften und befriedigende Verbindungseigenschaften erhalten, wenn man Kupfer mit seinen geringen Kosten und hoher Wärmeleitfähigkeit verwendet. Ein Lötmaterial, das nicht die gleiche Zusammensetzung wie die Lötlegierung 5, 7, 9 aufweist, kann zum Verbinden der Frontflächenelektroden des Halbleiterchips 4 und des Drahtleiters 6 sowie zum Verbinden der rückseitigen Elektroden des Halbleiterchips 4 und des Leitermusters 2 auf dem isolierenden Substrat 10 verwendet werden.
  • Beispiele
  • Beispiele 1 bis 4
  • Lötlegierungen des Sn-Sb-Systems wurden in den Zusammensetzungen Antimon 5,0 Gew.-%, Germanium vier Gehaltsstufen im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn hergestellt. Der Germaniumgehalt betrug in Beispiel 1 0,01 Gew.-%, in Beispiel 2 0,05 Gew.-%, in Beispiel 3 0,1 Gew.-% und in Beispiel 4 0,2 Gew.-%.
  • Beispiele 5 bis 8
  • Lötlegierungen des Sn-Sb-Systems wurden in den Zusammensetzungen Antimon 3,0 Gew.-%, Germanium vier Gehaltsstufen im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn hergestellt. Der Germaniumgehalt betrug in Beispiel 5 0,01 Gew.-%, in Beispiel 6 0,05 Gew.-%, in Beispiel 7 0,1 Gew.-% und in Beispiel 8 0,2 Gew.-%.
  • Vergleichsbeispiele 1 bis 4
  • Lötlegierungen, die kein Germanium enthielten, wurden zum Vergleich hergestellt. Der Antimongehalt war 6,0 Gew.-% in Vergleichsbeispiel 1, 5,0 Gew.-% in Vergleichsbeispiel 2, 3,0 Gew.-% in Vergleichsbeispiel 3, 2,0 Gew.-% in Vergleichsbeispiel 4; der Rest jeweils Zinn.
  • Bei jeder der so erhaltenen Lötlegierungen wurde die Benetzungsfähigkeit (Benetzungsfestigkeit) unter Verwendung von Lötfluß (RMA-Typ) mittels einer Meniskograph-Methode gemessen. An jeder Lötlegierung wurde das Verhältnis der benetzten Fläche und des Benetzungswinkels gemessen und die Bildung eines Oxidfilms auf der Schmelze beobachtet. Die Wärmeermüdungsfestigkeit wurde auch bei jeder Lötlegierung bewertet. Dazu wurden ein zusammengesetzter Körper (eine Kombination des Wärmeabstrahlblechs 8 und des isolierenden Substrats 10 mit dem Leitermuster 3 mit der Lötlegierung 9 verbunden, wie in 1 gezeigt) hergestellt, indem ein Leitermuster aus Metall auf einem isolierenden Substrat unter Verwendung jeder Lötlegierung mit einem Wärmeabstrahlblech aus Metall verbunden wurde.
  • Jeder dieser zusammengesetzten Körper wurde Belastungstemperaturzyklen durch wiederholte Temperaturwechsel von –40 bis 125°C ausgesetzt. Die Rißlänge wurde nach 1.000 Zyklen gemessen. Die Ergebnisse sind in Tabelle 1 angegeben. In der Spalte ”Oxidfilm” in Tabelle 1 bedeuten die Zeichen x und ⌾, daß die Bildung von Oxidfilm signifikant bzw. sehr gering war. Tabelle 1
    Sb (Gew.-%) Ge (Gew.-%) Sn Benetzungsfestigkeit (mN) Benetzungswinkel (°) Anteil benetzte Fläche (%) Oxidfilm Rißlänge nach 1.000 Zyklen (mm)
    VBsp. 1 6,0 - Rest - - - - 3,0
    VBsp. 2 5,0 - Rest 14,4 9,7 83,6 x 3,0
    Bsp. 1 5,0 0,1 Rest 15,2 3,3 100,0 -
    Bsp. 2 5,0 0,05 Rest 15,1 3,8 100,0 -
    Bsp. 3 5,0 0,1 Rest 15,1 4,2 100,0 -
    Bsp. 4 5,0 0,2 Rest 15,3 4,3 100,0 -
    VBsp. 3 3,0 - Rest 14,5 9,5 84,0 x 3,4
    Bsp. 5 3,0 0,01 Rest 15,2 3,1 100,0 -
    Bsp. 6 3,0 0,05 Rest 15,2 3,4 100,0 -
    Bsp. 7 3,0 0,1 Rest 15,3 3,5 100,0 -
    Bsp. 8 3,0 0,2 Rest 15,3 3,8 100,0 -
    VBsp. 4 2,0 - Rest - - - - 9,1
  • Tabelle 1 zeigt folgendes: Mit dem Anstieg des zugesetzten Antimons (Sb) verbessert sich die Wärmeermüdungsfestigkeit, jedoch führt ein Anstieg über 5,0 Gew.-% zu keiner weiteren Verbesserung derselben. Andererseits verschlechtert ein Antimon-Gehalt von unter 3,0 Gew.-% erheblich die Wärmeermüdungsfestigkeit. Ein Zusatz von 0,01 bis 0,2 Gew.-% Germanium unterdrückt erheblich die Bildung eines Oxidfilms auf dem geschmolzenen Lot und verbessert gleichzeitig die Benetzungsfähigkeit.
  • Der Zusatz von Germanium ist wirksam sowohl für Flußlöten als auch Rückflußlöten. Weiter ist Germanium wirksam sowohl in Lötpaste als auch in Lötblatt. Der Zusatz von Germanium in einer Menge von mehr als 0,01 Gew.-% machte keinen wesentlichen Unterschied in der Benetzungsfähigkeit und der Oxidfilmbildung gegenüber dem Germaniumgehait von 0,1 Gew.-%. Der Zusatz von Germanium, der die Oxidation von Zinn unterdrückt, ist nicht nur im Verfahren des Lötens wirksam sondern auch im Verfahren der Herstellung einer Lötlegierung, um eine Lötlegierung mit geringem Oxidationsfilm und hoher Qualität zu liefern.
  • In einem Verfahren zur Herstellung von Pulver von Lötlegierung für Lötpaste soll beispielsweise jedes Pulverkörnchen eine Kugelform haben. Um das Pulver von kugelförmigen Teilchen zu erhalten, wird es notwendigerweise unter einer Bedingung hergestellt, wo nur die Oberflächenspannung wirksam ist, was erfordert, die Oberflächenoxidation auf ein Mindestmaß zu verringern. Ein Germaniumzusatz ist daher günstig, um die Oberflächenoxidation zu unterdrücken. Die Oxidationsgeschwindigkeit von Germanium ist stabil und bereits eine kleine Menge des Zusatzes hält die Wirkung aufrecht.
  • Wie oben beschrieben, liefert der Zusatz von Germanium in einer Sn-Sb-Legierung eine Lötlegierung mit ausgezeichneter Wärmeermüdungsfestigkeit, hoher Wärmebeständigkeit, hoher Benetzungsfähigkeit und befriedigender Bindungsleistung. Da die Legierung bleifrei ist, erhält man eine Lötlegierung, die keine Umweltverschmutzung bewirkt.
  • Wie beschrieben, wird eine Lötlegierung und eine für die Legierung verwendete Halbleitervorrichtung gemäß der Erfindung mit Vorteil bei einer Mehrzahl verschiedener Apparate mit gelöteten Teilen verwendet und ist besonders geeignet für Halbleitervorrichtungen für Leistungsumwandlung, die in einem Leistungswandlergerät verwendet werden, das in elektrischen Fahrzeugen installiert ist.

Claims (7)

  1. Halbleitervorrichtung unter Verwendung einer Lötlegierung, wobei die Vorrichtung aufweist: ein isolierendes Substrat (1) mit Leitermustern (2, 3) auf seinen beiden Flächen, einen Halbleiterchip (4), der mit dem Leitermuster (2) auf einer Frontseite des isolierenden Substrats (1) verbunden ist, und ein Wärmeabstrahlblech (8), das mit dem Leitermuster (3) auf einer Rückseite des isolierenden Substrats (1) verbunden ist, dadurch gekennzeichnet, dass das Leitermuster (3) auf der Rückseite des isolierenden Substrats (1) und das Wärmeabstrahlblech (8) mit einer Lötlegierung (9) gelötet sind, die aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht.
  2. Halbleitervorrichtung, die eine Lötlegierung verwendet, nach Anspruch 1, worin eine Rückseite des Halbleiterchips (4) und das Leitermuster (2) auf der Frontfläche des isolierenden Substrats (1) mit einer Lötlegierung (5) gelötet sind, die aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht.
  3. Halbleitervorrichtung, die eine Lötlegierung verwendet, nach Anspruch 1 oder 2, worin auf der Oberfläche des Halbleiterchips (4) angeordnete Elektroden und Leiter zum Verdrahten mit einer Lötlegierung (7) gelötet sind, die aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht.
  4. Halbleitervorrichtung, die eine Lötlegierung verwendet, nach einem der Ansprüche 1 bis 3, worin das isolierende Substrat (1) ein keramisches Substrat ist, das im wesentlichen aus Aluminiumoxid, Aluminiumnitrid oder Siliciumnitrid besteht und auf beiden Flächen des Substrats (1) Kupfermuster angeordnet sind und das Wärmeabstrahlungsblech (8) aus Kupfer besteht.
  5. Verfahren zum Herstellen einer Halbleitervorrichtung, welche ein isolierendes Substrat (1) mit Leitermustern (2, 3) auf seinen beiden Flächen, einen Halbleiterchip (4), der mit dem Leitermuster (2) auf einer Frontseite des isolierenden Substrats (1) verbunden ist, und ein Wärmeabstrahlblech (8), das mit dem Leitermuster (3) auf einer Rückseite des isolierenden Substrats (1) verbunden ist, umfasst, gekennzeichnet durch Löten des Leitermusters (3) auf der Rückseite des isolierenden Substrats (1) und des Wärmeabstandstahlblechs (8) mit einer Lötlegierung (9), die aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht.
  6. Verfahren nach Anspruch 5, welches ferner den Schritt des Lötens einer Rückseite des Halbleiterchips (4) und das Leitermuster (2) auf der Frontfläche des isolierenden Substrats (1) mit einer Lötlegierung (5) umfasst, wobei die Lötlegierung aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht.
  7. Verfahren nach Anspruch 6, welches ferner den Schritt des Lötens von auf der Oberfläche des Halbleiterchips (4) angeordnete Elektroden und Leiter zum Verdrahten mit einer Lötlegierung (7), die aus Antimon in einem Bereich von 3 bis 5 Gew.-%, einer Spurenmenge Germanium im Bereich von 0,01 bis 0,2 Gew.-% und Rest Zinn besteht, umfasst.
DE102006005271A 2005-05-20 2006-02-06 Halbleitervorrichtung unter Verwendung einer Lötlegierung und Verfahren zum Herstellen einer Halbleitervorrichtung Active DE102006005271B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005148730A JP4635715B2 (ja) 2005-05-20 2005-05-20 はんだ合金およびそれを用いた半導体装置
JP2005-148730 2005-05-20

Publications (2)

Publication Number Publication Date
DE102006005271A1 DE102006005271A1 (de) 2006-11-23
DE102006005271B4 true DE102006005271B4 (de) 2012-12-06

Family

ID=36061073

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006005271A Active DE102006005271B4 (de) 2005-05-20 2006-02-06 Halbleitervorrichtung unter Verwendung einer Lötlegierung und Verfahren zum Herstellen einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20060263235A1 (de)
JP (1) JP4635715B2 (de)
CN (3) CN1864909B (de)
DE (1) DE102006005271B4 (de)
GB (1) GB2426251B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008221330A (ja) * 2007-03-16 2008-09-25 Fuji Electric Holdings Co Ltd はんだ合金
WO2009104769A1 (ja) * 2008-02-22 2009-08-27 株式会社神戸製鋼所 タッチパネルセンサー
JP2009283741A (ja) * 2008-05-23 2009-12-03 Fuji Electric Device Technology Co Ltd 半導体装置
TWI541488B (zh) * 2011-08-29 2016-07-11 奇鋐科技股份有限公司 散熱裝置及其製造方法
CN102717201B (zh) * 2012-07-04 2015-04-22 深圳市斯特纳新材料有限公司 具有耐腐蚀的高强度高温焊料
US9764430B2 (en) * 2014-02-24 2017-09-19 Koki Company Limited Lead-free solder alloy, solder material and joined structure
CN108428682B (zh) * 2018-04-13 2020-08-18 江西江铃集团新能源汽车有限公司 一种功率模组及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2319039A (en) * 1996-11-05 1998-05-13 Samsung Electronics Co Ltd Solder alloy
DE19816671A1 (de) * 1997-04-16 1998-10-22 Fuji Electric Co Ltd Lötmittel-Legierungen
JPH1158066A (ja) * 1997-08-07 1999-03-02 Fuji Electric Co Ltd はんだ合金
US6353258B1 (en) * 1995-01-17 2002-03-05 Hitachi, Ltd. Semiconductor module
JP2003094194A (ja) * 2001-07-16 2003-04-02 Uchihashi Estec Co Ltd はんだ材及び電子部品における部材の固定方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62230493A (ja) * 1986-03-31 1987-10-09 Taruchin Kk はんだ合金
JPH09330941A (ja) * 1996-06-13 1997-12-22 Toshiba Corp 高熱伝導ペースト半田および半導体デバイス
JP3226213B2 (ja) * 1996-10-17 2001-11-05 松下電器産業株式会社 半田材料及びそれを用いた電子部品
KR19980068127A (ko) * 1997-02-15 1998-10-15 김광호 납땜용 무연 합금
KR20010072364A (ko) * 1999-06-11 2001-07-31 이즈하라 요조 무연 땜납
JP2002232022A (ja) * 2001-01-31 2002-08-16 Aisin Seiki Co Ltd 熱電モジュール及びその製造方法
JP2002321084A (ja) * 2001-04-26 2002-11-05 Sumitomo Metal Mining Co Ltd 電子部品接合用はんだ合金
US20030021718A1 (en) * 2001-06-28 2003-01-30 Osamu Munekata Lead-free solder alloy
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
JP2004017093A (ja) * 2002-06-17 2004-01-22 Toshiba Corp 鉛フリーはんだ合金、及びこれを用いた鉛フリーはんだペースト
CN1230567C (zh) * 2003-07-02 2005-12-07 中国科学院金属研究所 一种抗液态表面氧化的工业纯锡及其应用

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353258B1 (en) * 1995-01-17 2002-03-05 Hitachi, Ltd. Semiconductor module
GB2319039A (en) * 1996-11-05 1998-05-13 Samsung Electronics Co Ltd Solder alloy
DE19816671A1 (de) * 1997-04-16 1998-10-22 Fuji Electric Co Ltd Lötmittel-Legierungen
JPH1158066A (ja) * 1997-08-07 1999-03-02 Fuji Electric Co Ltd はんだ合金
JP2003094194A (ja) * 2001-07-16 2003-04-02 Uchihashi Estec Co Ltd はんだ材及び電子部品における部材の固定方法

Also Published As

Publication number Publication date
JP2006320955A (ja) 2006-11-30
GB2426251B (en) 2007-10-10
DE102006005271A1 (de) 2006-11-23
CN102637662B (zh) 2014-09-24
JP4635715B2 (ja) 2011-02-23
GB0601776D0 (en) 2006-03-08
CN101905388B (zh) 2012-05-30
CN101905388A (zh) 2010-12-08
GB2426251A (en) 2006-11-22
CN1864909A (zh) 2006-11-22
US20060263235A1 (en) 2006-11-23
CN1864909B (zh) 2012-05-30
CN102637662A (zh) 2012-08-15

Similar Documents

Publication Publication Date Title
DE19816671C2 (de) Verwendung von Legierungen als bleifreie Lötmittel-Legierungen
DE3634495C2 (de) Verfahren zur Herstellung einer Kupfer-Zinn-Legierung und deren Verwendung als Leitermaterial
DE102006005271B4 (de) Halbleitervorrichtung unter Verwendung einer Lötlegierung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102006002452B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014002345B4 (de) Halbleitervorrichtung und Herstellungsverfahren für die Halbleitervorrichtung
EP3609647B1 (de) Lötmaterial zum aktivlöten und verfahren zum aktivlöten
DE112017000184T5 (de) Lotverbindung
WO2002101105A1 (de) Bleifreies lötmittel
EP2456589B1 (de) Bleifreie hochtemperaturverbindung
DE3629395A1 (de) Kupferlegierung fuer elektronische bauteile und verfahren zu ihrer herstellung
DE112016000614T5 (de) Lotmaterial für Halbleiterelemente
DE102012104948A1 (de) Lotlegierungen und Anordnungen
DE19904765A1 (de) Lötmittel-Legierungen
WO2016030287A1 (de) Verfahren zur herstellung einer lötverbindung
DE60211235T2 (de) Substratplatte für Halbleiter und für Leistungsmodule
DE112013007179T5 (de) Zn-Basiertes bleifreies Lot und Halbleiterleistungsmodul
DE60212664T2 (de) Verbesserte zusammensetzungen, verfahren und vorrichtungen für ein bleifreies hochtemperaturlot
DE112015003487T5 (de) Keramische Leiterplatte und Verfahren zur Herstellung der selben
DE112011102028B4 (de) Bi-Al-Zn-basierte Pb-freie Lotlegierung
DE10207109B4 (de) Keramische Leiterplatte
DE3530736C2 (de)
DE102012223270B4 (de) Verwendung einer bleifreien Lotzusammensetzung für Glas
DE3613594C2 (de)
DE10392947T5 (de) Bleifreie Lötlegierung und bleifreier Anschluß
EP1647352A1 (de) Lotmaterial

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130307