DE102006004845A1 - Verfahren und Schaltungsstruktur, die eine photoabgebildete Lötmaske verwenden - Google Patents

Verfahren und Schaltungsstruktur, die eine photoabgebildete Lötmaske verwenden Download PDF

Info

Publication number
DE102006004845A1
DE102006004845A1 DE102006004845A DE102006004845A DE102006004845A1 DE 102006004845 A1 DE102006004845 A1 DE 102006004845A1 DE 102006004845 A DE102006004845 A DE 102006004845A DE 102006004845 A DE102006004845 A DE 102006004845A DE 102006004845 A1 DE102006004845 A1 DE 102006004845A1
Authority
DE
Germany
Prior art keywords
solder
procedure
photoimageable material
circuit structure
exposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102006004845A
Other languages
English (en)
Inventor
Ling Loveland Liu
Albert An-Bon Loveland Yeh
Paul Thomas Loveland Carson
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE102006004845A1 publication Critical patent/DE102006004845A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1902—Structure including thick film passive components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17—Post-manufacturing processes
    • H05K2203/171—Tuning, e.g. by trimming of printed components or high frequency circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Bei einem Ausführungsbeispiel wird ein photoabbildbares Material auf eine Schaltungsstruktur aufgebracht. Das photoabbildbare Material wird dann gegenüber einem Strahlungsmuster ausgesetzt, wodurch Abschnitte des photoabbildbaren Materials polymerisieren. Nichtpolymerisierte Abschnitte des photoabbildbaren Materials werden dann entfernt, um eine Lötmaske zu definieren, die Lötaufbringungsbereiche aufweist. Lötmittel wird dann in den Lötaufbringungsbereichen aufgebracht. Eine Schaltungsstruktur, die gemäß diesem Verfahren erzeugt werden könnte, ist ebenso offenbart.

Description

  • Mit Fortschritten in der Kugelrasterarray- (BGA-) Technologie besteht zunehmend Druck, dichtere und leistungsstärkere Bauelemente auf einer Schaltungsplatine anzubringen. Ein weitverbreitetes BGA-Gehäuse oder -Bauelement ist das Keramik-BGA- (CBGA-) Gehäuse, bei dem eine integrierte Schaltung (IC) auf einer Keramikschaltungsplatine befestigt ist, um einen Vorteil aus den elektrischen und thermischen Vorzügen, die durch Keramiksubstrate gegenüber herkömmlichen Kunststoffsubstraten geboten werden, zu erhalten.
  • Ein üblicherweise wesentliches Merkmal eines Aufbauens eines CBGA-Gehäuses ist die präzise Ausrichtung kleiner Lötkugeln, die als Zwischenverbindungen zwischen dem Gehäuse und einer Schaltungsplatine, auf der dasselbe befestigt ist, dienen. Dies bedeutet, dass die Form, Position und Abmessungstoleranzen von sowohl den Lötkugeln als auch den Lötanschlussflächen, die an dem Gehäuse gebildet sind, an denen die Lötkugeln angebracht sind, oft wesentlich bei einem Herstellen eines präzise definierten und ausgerichteten Kugelrasterarrays auf dem Gehäuse sind.
  • Die Mehrzahl von CBGA-Gehäusen wird unter Verwendung einer Technologie einer gleichzeitig eingebrannten Mehrschicht-Keramik (MLCC) gebildet, bei der Lötanschlussflächen auf einem Keramiksubstrat in ihrem „Grün"- (weichen) Zustand aufgebracht werden. Nachfolgend wird das Keramiksubstrat gebrannt und gehärtet. Während des Brennens jedoch besteht nur eingeschränkte Kontrolle über das Schrumpfen des Keramiksubstrats und die Definition und Ausrichtung der Lötanschlussflächen auf der gehärteten Keramik stimmen unter Umständen nicht mit denjenigen der Struktur von Lötanschlussflächen überein, die ursprünglich auf die „Grün"-Keramik aufgebracht wurden. Siehe z. B. die Lötanschluss flächenstrukturen zuvor und danach, die in den 1 und 2 gezeigt sind, wobei die in 2 gezeigte Struktur den Versatz von Lötanschlussflächen (z. B. Anschlussflächen 102, 104, 106) als ein Ergebnis eines Schrumpfens des Keramiksubstrats 100 darstellt.
  • Ein zweiter Vorgang zum Aufbringen von Lötanschlussflächen auf ein Substrat besteht darin, dieselben durch Siebdrucken auf ein gehärtetes Substrat (ob nun keramisch oder anders) aufzubringen. Danach werden nur die Lötanschlussflächen durch einen Aushärt- oder Brennvorgang beeinflusst. Die relative Positionsgenauigkeit und Abmessungssteuerung der Lötanschlussflächen jedoch sind durch Faktoren eingeschränkt, wie z. B. Siebdehnen (führt zu Positionsdrifts) und eine Siebgewebeinterferenz (führt zu ungenauen Lötanschlussflächenformen oder einem Ausbreiten eines dicken Films nach der Aufbringung). Siehe z. B. die in 3 gezeigte Lötanschlussflächenstruktur, bei der die Struktur von Lötanschlussflächen, die in 1 gezeigt ist, als ein Ergebnis eines Siebdehnens während der Aufbringung der Lötanschlussflächen (z. B. Anschlussflächen 302, 304, 306) auf dem Substrat 300 nicht erzielt wurde.
    •
  • Es ist die Aufgabe der vorliegenden Erfindung, ein Verfahren oder eine Schaltungsstruktur mit verbesserten Charakteristika zu schaffen.
  • Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1 oder eine Schaltungsstruktur gemäß Anspruch 16 gelöst.
  • Bei einem Ausführungsbeispiel weist ein Verfahren 1) ein Aufbringen eines photoabbildbaren Materials auf eine Schaltungsstruktur, 2) ein Aussetzen des photoabbildbaren Materials gegenüber einem Strahlungsmuster, wodurch Abschnitte des photoabbildbaren Materials polymerisieren, 3) ein Entfernen nichtpolymerisierter Abschnitte des photoabbildbaren Materials, um eine Lötmaske zu definieren, die Lötaufbrin gungsbereiche aufweist, und 4) ein Aufbringen von Lötmittel in den Lötaufbringungsbereichen auf.
  • Bei einem weiteren Ausführungsbeispiel weist eine Schaltungsstruktur ein Substrat auf, das einen oder mehrere Leiter aufweist, die auf einer Oberfläche desselben freiliegen. Eine photoabgebildete Lötmaske 1) bedeckt zumindest einen Teil der Substratoberfläche, auf der der eine oder die mehreren Leiter freiliegen, und 2) definiert zumindest einen Lötaufbringungsbereich, der einen oder mehrere der freiliegenden Leiter schneidet. Lötmittel wird auf die freiliegenden Leiter in dem einen oder den mehreren Lötaufbringungsbereichen aufgebracht.
    •
  • Weitere Ausführungsbeispiele sind ebenso offenbart.
  • Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beigefügten Zeichnungen näher erläutert. Es zeigen:
  • 1 eine Draufsicht eines exemplarischen Substrats, auf das eine Struktur von Lötanschlussflächen aufgebracht wurde;
  • 2 die Lötanschlussflächen aus 1 nach einem Schrumpfen ihres Trägersubstrats;
  • 3 die Lötanschlussflächen aus 1 als ein Ergebnis eines Siebdehnens während ihrer Aufbringung;
  • 4 ein exemplarisches Verfahren, das eine photoabgebildete Lötmaske verwendet; und
  • 5A bis 5I verschiedene Stufen einer Schaltungsstruktur, die gemäß dem Verfahren aus 4 aufgebaut werden könnte.
  • 4 stellt ein exemplarisches Verfahren 400 dar, das eingesetzt werden könnte, um Lötanschlussflächen auf einer Schaltungsstruktur zu bilden. Beispielhaft könnte die Schaltungsstruktur eine sein, die ein Keramiksubstrat aufweist, wie z. B. ein Substrat einer gleichzeitig eingebrannten Mehrschicht-Keramik (MLCC).
  • Das Verfahren 400 weist 1) ein Aufbringen 402 eines photoabbildbaren Materials auf die Schaltungsstruktur, 2) ein Aussetzen 404 des photoabbildbaren Materials gegenüber einem Strahlungsmuster, wodurch Abschnitte des photoabbildbaren Materials polymerisieren, 3) ein Entfernen 406 nichtpolymerisierter Abschnitte des photoabbildbaren Materials, um eine Lötmaske zu definieren, die Lötaufbringungsbereiche aufweist, und dann 4) ein Aufbringen 408 von Lötmittel in den Lötaufbringungsbereichen auf.
  • Eine exemplarische Anwendung des Verfahrens 400 ist in den 5A–5I dargestellt, die verschiedene Stufen einer Schaltungsstruktur 500 darstellen, die gemäß dem Verfahren 400 aufgebaut werden könnte.
  • 5A stellt eine exemplarische Schaltungsstruktur 500 dar, die ein Substrat 502 aufweist. Beispielhaft ist das Substrat 502 gezeigt, um einen oder mehrere Leiter in demselben (z. B. Durchgangslöcher) oder auf demselben aufzuweisen, wobei zumindest einige derselben auf einer Oberfläche des Substrats 502 vorliegen (d. h. freiliegen). In einigen Fällen könnten die Leiter 504, 506, 508, 510 Teil einer Dickfilmschaltungsschicht 512 sein, die auf dem Substrat 502 gebildet ist. Beispielhaft ist die Dickfilmschaltungsschicht 512 der Struktur 500 gezeigt, um einen Dickfilmwiderstand 514 aufzuweisen, der beispielhaft ein nichtgetrimmter Dickfilmwiderstand ist.
  • Bevor ein photoabbildbares Material 518 auf die Schaltungsstruktur 500 aufgebracht wird, könnte die Struktur 500 oder zumindest ein Bereich (z. B. Oberfläche) der Struktur 500, auf dem das photoabbildbare Material aufgebracht werden soll, gereinigt werden. Bei einem Ausführungsbeispiel wird dies unter Verwendung eines Sauerstoff- (O2-) Plasmas 516 durchgeführt.
  • Bezug nehmend auf 5B könnte ein photoabbildbares Material 518 mittels eines Siebdruckvorgangs (z. B. durch Aufbringen des Materials 518 durch ein Feingewebesieb 520) auf die Schaltungsstruktur 500 aufgebracht werden. Alternativ könnte das Material 518 mittels eines Sprühbeschichtungs- oder Vorhangbeschichtungsvorgangs aufgebracht werden.
  • Nach der Aufbringung könnte das photoabbildbare Material 518 so erscheinen, wie in 5C gezeigt ist. Obwohl es unter Umständen oft vorzuziehen ist, dass das Material 518 die Gesamtheit (oder im Wesentlichen die Gesamtheit) einer Oberfläche der Schaltungsstruktur 500 bedeckt, könnte das Material 518 alternativ derart aufgebracht sein, dass es nur Abschnitte der Schaltungsstruktur 500 bedeckt. Bei einem Ausführungsbeispiel wird das photoabbildbare Material 518 in flüssiger Form aufgebracht und wird dann (z. B. durch Lufttrocknen oder Erwärmen) vor einer Aussetzung gegenüber einer Strahlung zu einer starren Form ausgehärtet. Die Flüssigkeit des Materials 518 könnte abhängig von der Schaltungsstruktur, auf die dasselbe gerade aufgebracht wird, eingestellt werden. Vorzugsweise sollte das Material 518 ausreichend dünn sein, um feinere Hohlräume, die zwischen den Leitern 504–510, Elementen 514 und möglichen Oberflächenvariationen der Schaltungsstruktur 500 gebildet sind, zu durchdringen und abzudecken. Das Material 518 muss jedoch ausreichend dick sein, um dessen Aufbringung in einer erwünschten Dicke zu ermöglichen – die Dicke sollte beibehalten werden können, bis das Material 518 ausgehärtet ist.
  • Nach einer Aufbringung des photoabbildbaren Materials 518 könnte dasselbe dann gegenüber einem Strahlungsmuster aus gesetzt werden, um dadurch Abschnitte 528 des Materials 518 zu polymerisieren. Siehe 5D und 5E. Eine Art und Weise, um das Material 518 gegenüber einer Strahlung auszusetzen, ist durch ein Übertragen von ultraviolettem Licht 522 durch ein Maskenelement 524, das ein Strahlungsmuster definiert (z. B. Durchgangslöcher in dem Maskenelement 524). Andere Arten und Weisen, um das Material 518 gegenüber einer Strahlung auszusetzen, sind in der Technik ebenso bekannt. Manchmal gibt die Natur des photoabbildbaren Materials 518 den Typ Strahlung vor, dem das Material 518 ausgesetzt werden muss.
  • Nach einer Bestrahlung werden die nichtpolymerisierten Abschnitte 530 des Materials 518 entfernt, um eine Lötmaske 532 zu definieren, die Lötaufbringungsbereiche 534 aufweist. Siehe 5F. Nichtpolymerisierte Abschnitte 530 des Materials 518 könnten auch entfernt werden, um zumindest einen Abschnitt des nichtgetrimmten Dickfilmwiderstands 514 freizulegen. Nach einem Entfernen der nichtpolymerisierten Abschnitte 530 könnte die Lötmaske 532 ausgehärtet werden (z. B. über Trocknen oder Erwärmen).
  • Wenn die Lötmaske 532 einen Dickfilmwiderstand 514 freilegt, könnte der Widerstand wie nötig z. B. unter Verwendung eines Lasers 536 getrimmt werden. Siehe 5G.
  • Schließlich könnte Lötmittel 538 (z. B. eine Lötmittelpaste, gemischt mit einem Fluss) in den Lötaufbringungsbereichen 534 aufgebracht werden, um Lötanschlussflächen zu bilden. Siehe 5H. Eine oder mehrere Lötkugeln 540, 542, 544 oder andere Schaltungselemente könnten dann auf den Lötanschlussflächen platziert werden und das Lötmittel 538 könnte aufgeschmolzen werden, um eine feste Anbringung der Lötkugeln 540, 542, 544 an der Schaltungsstruktur 500 zu bewirken. Siehe 5I. Die vollständige Anordnung könnte dann gespült werden, um einen möglichen Flussrückstand zu entfernen.
  • Das Verfahren 400 und die Schaltungsstruktur 500 können dahingehend von Vorteil sein, dass sie es ermöglichen, dass Lötanschlussflächen präziser geformt und positioniert werden können als bei anderen Verfahren. Ferner ist das zur Definition der Lötmaske verwendete Verfahren keiner Maschinenabnutzung oder Verformung unterworfen, wie dies der Fall sein könnte, wenn ein Siebdruckvorgang eingesetzt wird. Außerdem sind die aufgebrachten Lötanschlussflächen keinem Schrumpfen als ein Ergebnis eines „Grün"-Keramik-Brennens oder dergleichen unterworfen.
  • Das Verfahren 400 basiert auf einer Subtraktionstechnologie, bei der Material entfernt und nicht hinzugefügt wird, um die Form einer Lötanschlussfläche zu bilden. Als ein Ergebnis ist die Lötmaske keinem Pastenausbreiten oder keiner Siebgewebeinterferenz unterworfen, wie dies bei standardmäßigen Dickfilmdruckoperationen möglich ist. Lötanschlussflächen könnten deshalb näher an dem Idealzustand definiert werden.

Claims (20)

  1. Verfahren (400) mit folgenden Schritten: Aufbringen (402) eines photoabbildbaren Materials (518) auf eine Schaltungsstruktur (500); Aussetzen (404) des photoabbildbaren Materials (518) gegenüber einem Strahlungsmuster, wodurch Abschnitte (528) des photoabbildbaren Materials (518) polymerisieren; Entfernen (406) nichtpolymerisierter Abschnitte (530) des photoabbildbaren Materials (518), um eine Lötmaske (532) zu definieren, die Lötaufbringungsbereiche (534) aufweist; und Aufbringen (408) von Lötmittel (538) in den Lötaufbringungsbereichen (534).
  2. Verfahren (400) gemäß Anspruch 1, bei dem die Schaltungsstruktur (500), auf die das photoabbildbare Material (518) aufgebracht wird, ein Keramiksubstrat aufweist.
  3. Verfahren (400) gemäß Anspruch 1, bei dem die Schaltungsstruktur (500), auf die das photoabbildbare Material (518) aufgebracht wird, eine Dickfilmschaltungsschicht (512) ist.
  4. Verfahren (400) gemäß Anspruch 3, bei dem die Dickfilmschaltungsschicht (512) zumindest einen nichtgetrimmten Dickfilmwiderstand (514) aufweist.
  5. Verfahren (400) gemäß Anspruch 4, bei dem nichtpolymerisierte Abschnitte (530) des photoabbildbaren Materials (518) ebenso entfernt werden, um zumindest einen Abschnitt des zumindest einen nichtgetrimmten Dickfilmwiderstands (514) freizulegen.
  6. Verfahren (400) gemäß Anspruch 5, das ferner nach dem Entfernen (406) der nichtpolymerisierten Abschnitte (530) des photoabbildbaren Materials (518) und vor dem Aufbringen (408) des Lötmittels (538) ein Aushärten der polymerisierten Abschnitte (528) der Lötmaske (532) und ein Trimmen zumindest eines Dickfilmwiderstands (514), der durch die Lötmaske (532) freigelegt wurde, aufweist.
  7. Verfahren (400) gemäß einem der Ansprüche 1 bis 6, das ferner vor dem Aufbringen (402) des photoabbildbaren Materials (518) ein Verwenden eines Sauerstoffplasmas (516), um zumindest einen Bereich der Schaltungsstruktur (500) zu reinigen, auf den das photoabbildbare Material (518) aufgebracht werden soll, aufweist.
  8. Verfahren (400) gemäß einem der Ansprüche 1 bis 7, bei dem das photoabbildbare Material (518) mittels eines Siebdruckvorgangs aufgebracht wird.
  9. Verfahren (400) gemäß einem der Ansprüche 1 bis 7, bei dem das photoabbildbare Material (518) mittels eines Sprühbeschichtungsvorgangs aufgebracht wird.
  10. Verfahren (400) gemäß einem der Ansprüche 1 bis 7, bei dem das photoabbildbare Material (518) mittels eines Vorhangbeschichtungsvorgangs aufgebracht wird.
  11. Verfahren (400) gemäß einem der Ansprüche 1 bis 10, bei dem das photoabbildbare Material (518) in flüssiger Form aufgebracht und dann vor dessen Strahlungsaussetzung zu einer starren Form ausgehärtet wird.
  12. Verfahren (400) gemäß einem der Ansprüche 1 bis 11, bei dem das photoabbildbare Material (518) durch ein Maskenelement, das das Strahlungsmuster definiert, gegenüber dem Strahlungsmuster ausgesetzt wird.
  13. Verfahren (400) gemäß einem der Ansprüche 1 bis 12, bei dem die Strahlung, der das photoabbildbare Material (518) ausgesetzt wird, ultraviolettes Licht ist.
  14. Verfahren (400) gemäß einem der Ansprüche 1 bis 13, das ferner nach dem Entfernen (406) der nichtpolymerisierten Abschnitte (530) des photoabbildbaren Materials (518) und vor dem Aufbringen (408) des Lötmittels (538) ein Aushärten der polymerisierten Abschnitte (528) der Lötmaske (532) aufweist.
  15. Verfahren (400) gemäß einem der Ansprüche 1 bis 14, das ferner folgende Schritte aufweist: Platzieren von Lötkugeln (540, 542, 544) auf dem Lötmittel (538); und Aufschmelzen des Lötmittels (538).
  16. Schaltungsstruktur mit folgenden Merkmalen: einem Substrat (502), das einen oder mehrere Leiter (504, 506, 508, 510) aufweist, die auf einer Oberfläche desselben freiliegen; einer photoabgebildeten Lötmaske (532), die i) zumindest einen Teil der Substratoberfläche, auf der der eine oder die mehreren Leiter freiliegen, bedeckt und ii) zumindest einen Lötaufbringungsbereich (534) definiert, der einen oder mehrere der freiliegenden Leiter (504, 506, 508, 510) schneidet; und Lötmittel (538), das auf die freiliegenden Leiter in der oder den Lötaufbringungsbereichen (534) aufgebracht ist.
  17. Schaltungsstruktur (500) gemäß Anspruch 16, bei der eine oder mehrere Lötkugeln (540, 542, 544) über das Lötmittel (538) an den freiliegenden Leitern in den Lötaufbringungsbereichen (534) angebracht sind.
  18. Schaltungsstruktur (500) gemäß Anspruch 16 oder 17, bei der das Substrat ein Keramiksubstrat ist.
  19. Schaltungsstruktur (500) gemäß einem der Ansprüche 16 bis 18, bei der die Leiter, die auf der Oberfläche des Substrats freiliegen, Dickfilmleiter sind.
  20. Schaltungsstruktur (500) gemäß einem der Ansprüche 16 bis 19, bei der die photoabgebildete Lötmaske (532) zumindest einen Abschnitt zumindest eines Dickfilmwiderstands (514) auf der Oberfläche des Substrats (502) freilegt.
DE102006004845A 2005-05-24 2006-02-02 Verfahren und Schaltungsstruktur, die eine photoabgebildete Lötmaske verwenden Withdrawn DE102006004845A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/135,967 2005-05-24
US11/135,967 US7326636B2 (en) 2005-05-24 2005-05-24 Method and circuit structure employing a photo-imaged solder mask

Publications (1)

Publication Number Publication Date
DE102006004845A1 true DE102006004845A1 (de) 2006-12-07

Family

ID=37402093

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006004845A Withdrawn DE102006004845A1 (de) 2005-05-24 2006-02-02 Verfahren und Schaltungsstruktur, die eine photoabgebildete Lötmaske verwenden

Country Status (5)

Country Link
US (1) US7326636B2 (de)
JP (1) JP2006332652A (de)
CN (1) CN1870239A (de)
DE (1) DE102006004845A1 (de)
TW (1) TW200642557A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070111500A1 (en) * 2005-11-01 2007-05-17 Cowens Marvin W Method and apparatus for attaching solder balls to substrate
JP5201983B2 (ja) * 2007-12-28 2013-06-05 富士通株式会社 電子部品
CN105309053B (zh) * 2013-06-14 2018-03-09 三菱制纸株式会社 布线基板的制造方法
CN104425291A (zh) * 2013-08-30 2015-03-18 吴勇军 微米级半导体器件的封装方法及形成的封装结构
US9601517B2 (en) * 2014-10-01 2017-03-21 Apple Inc. Hybrid pixel control circuits for light-emitting diode display
KR20240033049A (ko) * 2021-07-20 2024-03-12 엔테그리스, 아이엔씨. 기판에 블랭킷 중합체 코팅을 적용하는 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4971895A (en) * 1981-10-20 1990-11-20 Sullivan Donald F Double exposure method of photoprinting with liquid photopolymers
US4582778A (en) * 1983-10-25 1986-04-15 Sullivan Donald F Multi-function photopolymer for efficiently producing high resolution images on printed wiring boards, and the like
US5587342A (en) * 1995-04-03 1996-12-24 Motorola, Inc. Method of forming an electrical interconnect
US6228678B1 (en) * 1998-04-27 2001-05-08 Fry's Metals, Inc. Flip chip with integrated mask and underfill
US6593220B1 (en) * 2002-01-03 2003-07-15 Taiwan Semiconductor Manufacturing Company Elastomer plating mask sealed wafer level package method
US6780673B2 (en) * 2002-06-12 2004-08-24 Texas Instruments Incorporated Method of forming a semiconductor device package using a plate layer surrounding contact pads
JP2004140313A (ja) * 2002-08-22 2004-05-13 Jsr Corp 二層積層膜を用いた電極パッド上へのバンプ形成方法
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品

Also Published As

Publication number Publication date
US7326636B2 (en) 2008-02-05
CN1870239A (zh) 2006-11-29
US20060270079A1 (en) 2006-11-30
TW200642557A (en) 2006-12-01
JP2006332652A (ja) 2006-12-07

Similar Documents

Publication Publication Date Title
DE69937153T2 (de) Gedruckte leiterplatte und verfahren zu deren herstellung
DE69728234T2 (de) Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen
DE69012444T2 (de) Excimer-induzierte flexible Zusammenschaltungsstruktur.
DE102006004845A1 (de) Verfahren und Schaltungsstruktur, die eine photoabgebildete Lötmaske verwenden
AT513047B1 (de) Verfahren zum Einbetten zumindest eines Bauteils in eine Leiterplatte
DE68915860T2 (de) Verfahren zum Kontrollieren einer Strömung mittels eines durch Strahlung geformten Dammes.
DE2342538A1 (de) Metallmaskenschirm zum siebdruck
DE69826428T2 (de) Druckkopfspannungsentlastung
DE3824008A1 (de) Elektronische schaltung sowie verfahren zu deren herstellung
DE102006043019A1 (de) Gedruckte Leiterplatte mit feinem Muster und Verfahren zur Herstellung derselben
DE19735041A1 (de) Verfahren zum Trennen von Mikrobauelementen integrierter Schaltkreise
EP0239158A2 (de) Leiterplatte für gedruckte Schaltungen und Verfahren zur Herstellung solcher Leiterplatten
DE10240415B4 (de) Halbleiteranordnung mit einem in einem Hohlraum eingebetteten Modul und Verfahren zum Herstellen derselben
DE102004001892A1 (de) FBAR-Vorrichtung vom Wafer-Level-Package-Typ und zugehöriges Herstellungsverfahren
DE60207282T2 (de) Verkapselung des anschlusslots zur aufrechterhaltung der genauigkeit der anschlussposition
DE102005023533B4 (de) Verfahren zur Herstellung einer Siebdruckschablone
EP2421343B1 (de) Anlage und Verfahren zum Bearbeiten von Leiterplatten
DE2926516A1 (de) Verfahren zur herstellung eines metallfolienwiderstandes und metallfolienwiderstand
DE60032521T2 (de) Verfahren zur herstellung von mikroelektromechanische vorrichtungen enthaltenden bauelementen durch verwendung von wenigstens einem uv-härtbaren band
DE19625386A1 (de) Verfahren zur Herstellung einer Leiterplatte
JPH02117195A (ja) 回路基板の半田レジスト層形成方法
DE60005354T2 (de) Leiterplattenherstellung
DE102020111996A1 (de) Verfahren zur Herstellung einer Leiterplatte und Leiterplatte mit mindestens einem eingebetteten elektronischen Bauteil
DE10250911B4 (de) Verfahren zur Herstellung einer Umhüllung und/oder zumindest eines Teiles eines Gehäuses eines optoelektronischen Bauelements
DE102004030588A1 (de) Verbindungsmaterialschablone und Verfahren zur Verwendung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal