DE102005057255B4

DE102005057255B4 - Speicherkondensator und Verfahren zum Herstellen eines solchen Speicherkondensators

Info

Publication number: DE102005057255B4
Application number: DE102005057255A
Authority: DE
Inventors: Henry Bernhardt; Thomas Hecht; Michael Stadtmueller; Yeong Kwan Kim; Christian Kapteyn; Uwe Schröder; Andreas Spitzer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2005-12-01
Filing date: 2005-12-01
Publication date: 2007-09-20
Anticipated expiration: 2025-12-02
Also published as: DE102005057255A1; US20070210367A1

Abstract

Speicherkondensator, insbesondere zur Verwendung in einer Halbleiterspeicherzelle, mit
einer ersten Elektrodenschicht (103),
einer zweiten Elektrodenschicht (104, 105), und
einer zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordneten dielektrischen Zwischenschicht (110), die ein wenigstens zwei Schichten aufweisender Schichtenstapel ist, wobei die eine Schicht (112) ein High-k-Dielektrikum und die andere Schicht (111) eine siliziumhaltige Komponente enthält,
dadurch gekennzeichnet
dass die das High-k-Dielektrikum aufweisende Schicht (112) eine Mischschicht ist, die das High-k-Dielektrikum und eine weitere siliziumhaltige Komponente enthält, wobei der Anteil der weiteren siliziumhaltigen Komponente in der Mischschicht (112) zur Grenzfläche mit der die siliziumhaltige Komponente aufweisenden Schicht (111) hin zunimmt.

Description

Die Erfindung betrifft einen Speicherkondensator und ein Verfahren zum Herstellen eines solchen Speicherkondensators insbesondere zur Verwendung in einer Halbleiterspeicherzelle, die Teil eines Halbleiterspeichers ist. Der Halbleiterspeicher ist dabei vorzugsweise ein dynamischer Schreib-Lesespeicher mit wahlfreiem Zugriff (DRAM).
Halbleiterspeicher, vor allem DRAMs, werden in der Regel als Speicherzellenmatrix auf einer Halbleiterscheibe realisiert. Die Speicherzellen bestehen dabei aus einem Speicherkondensator und einem Auswahltransistor. Bei einem Lese- bzw. Schreibvorgang wird der Speicherkondensator mit einer elektrischen Ladung, die einer Dateneinheit (Bit) entspricht, über den Auswahltransistor be- bzw. entladen. Hierzu wird der Auswahltransistor über eine Bit- bzw. Wortleitung mit Hilfe einer Schalttransistoren aufweisenden peripheren Logik adressiert.
Ein wesentlicher Schwerpunkt bei der Technologieentwicklung der Halbleiterspeicher ist der Speicherkondensator. Um für eine ausreichende Speicherkapazität bei kleiner Querschnittsfläche zu sorgen, werden die Speicherkondensatoren deshalb dreidimensional realisiert. Als wesentliche Ausführungsformen von dreidimensionalen Speicherkondensatoren haben sich dabei Grabenkondensatoren und Stapelkondensatoren durchgesetzt. Bei Grabenkondensatoren wird ein Graben in das Halbleitersubstrat geätzt, der mit einer dielektrischen Zwischenschicht und einer ersten Speicherelektrodenschicht aufgefüllt wird, wobei ein dotierter Bereich des Halbleitersubstrats um den Graben herum als zweite Speicherelektrodenschicht dient. Der Auswahltransistor der Speicherzelle wird üblicherweise auf der Halbleiteroberfläche neben dem Grabenkondensator als planarer Feldeffekttransistor ausgebildet, wobei die eine Transistorelektrode mit der einen Elektrodenschicht des Grabenkondensators verbunden ist.
Stapelkondensatoren dagegen werden auf der Oberfläche des Halbleitersubstrats ausgebildet, wobei eine erste Speicherelektrodenschicht in Form einer Krone ausgeführt ist, die über eine dielektrische Zwischenschicht von einer zweiten Speicherelektrodenschicht getrennt ist. Der Auswahltransistor der Speicherzelle ist dabei unter dem Stapelkondensator in Form eines planaren Feldeffekttransistors vorgesehen, wobei die eine Transistorelektrode mit der kronenförmigen Speicherelektrodenschicht des Stapelkondensators verbunden ist.
Aufgrund der weiterhin zunehmenden Verkleinerung der Halbleiterspeicherzellen wird auch bei dreidimensionalen Speicherkondensatoren nach zusätzlichen Möglichkeiten gesucht, gleichzeitig den Flächenbedarf zu senken und die Kondensatorkapazität zu steigern.
Herkömmlicherweise werden bei Speicherkondensatoren als dielektrische Zwischenschicht Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid eingesetzt. Für Sub-100nm Strukturen wird jedoch darüber nachgedacht, die herkömmlicher Weise eingesetzten Siliziumdioxid- und/oder Siliziumnitridschichten durch Materialien zu ersetzen, die sich durch eine höhere Dielektrizitätskonstante auszeichnen und somit eine Erhöhung der flächenspezifischen Speicherkapazität ermöglichen. Als solche sog. High-k-Dielektrika sind insbesondere binäre Oxide wie Aluminiumoxid, Tantaloxid, Hafniumoxid, Zirkoniumoxid, Oxide der Lanthangruppe, Aluminiumoxidverbindungen und weitere Einzel- und Mischoxide im Gespräch.
Viele der angedachten High-k-Dielektrika lassen sich jedoch nur sehr schwer in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik integrieren und insbesondere nur schwierig als extrem dünne Schichten ausbilden. Ferner ist die Durchschlagfestigkeit vieler angedachter High-k-Dielektrika für den Einsatz in DRAM-Speicherkondensatoren, insbesondere was die Langzeitstabilität betrifft, unzureichend. Weiterhin hat sich gezeigt, dass bei vielen der in Frage gekommenen High-k-Dielektrika gegenüber der herkömmlichen Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid erhöhte Leckströme auftreten, die eine verkürzte Haltezeit der Ladung im Speicherkondensator zur Folge haben.
Beim Einsatz von High-k-Dielektrika im Rahmen der Siliziumplanartechnik hat sich ferner herausgestellt, dass solche Schichten zu hohen Zugspannungen auf der Halbleiteroberfläche führen, was wiederum ein Verbiegen der Halbleiterscheibe nach sich zieht. Beim Einsatz von dreidimensionalen Speicherkondensatoren im Rahmen der DRAM-Herstellung können aufgrund der vergrößerten Oberfläche dabei Verbiegungen von mehreren 100μm auftreten, was die weitere Bearbeitung des Halbleitersubstrats zur Bauelementeausbildung im Rahmen der Siliziumplanartechnik, bei der Schichten nacheinander lagegenau aufgebracht werden müssen, nahezu unmöglich macht. Auch besteht die Gefahr, dass aufgrund der hohen Verspannung die Halbleiterscheibe bricht.
Diese Nachteile gelten insbesondere auch beim Einsatz von Aluminiumoxid (Al₂O₃) als High-k-Dielektrikum in Speicherkondensatoren, dem bevorzugten Kandidat zum Ersatz der herkömmlichen Materialkombinationen aus Siliziumdioxid und/oder Siliziumnitrid. Aluminiumoxid zeichnet sich dadurch aus, dass es relativ einfach in den Standardprozess zur Herstellung von Speicherkondensatoren im Rahmen der Siliziumplanartechnik integriert werden kann. Bei der Herstellung von Speicherkondensatoren mit Aluminiumoxid als dielektrischer Zwischenschicht im Rahmen der Siliziumplanartechnik wird auf eine erste Kondensatorelektrode, die in der Regel eine hochdotierte Siliziumschicht ist, eine Diffusionsbarriere aufgebracht und dann Aluminiumoxid abgeschieden, das zur Verbesserung der Durch schlagfestigkeit, zur Reduzierung des Leckstroms und zur Erhöhung der Dielektrizitätskonstante mit einem Hochtemperaturprozess thermisch verdichtet wird. Anschließend wird auf die Aluminiumoxidschicht eine zweite Kondensatorelektrodenschicht, vorzugsweise eine Metallschicht aufgebracht.
Um eine ausreichende Durchschlagfestigkeit bei gleichzeitig nicht zu hohem Leckstrom zu erreichen, muss die verdichtete Aluminiumoxidschicht eine Dicke von wenigstens 5 nm aufweisen, was zu einer hohen Zugspannung auf der Substratoberfläche führt, die Overlay-Probleme bei der nachfolgenden Prozessierung hervorruft. Beim Einsatz von Aluminiumoxid als High-k-Dielektrikum in Speicherkondensatoren hat sich darüber hinaus gezeigt, dass sich die Durchschlagfestigkeit über die Lebensdauer des Speicherkondensators stark vermindert, d.h. sog. Soft-Breakdowns auftreten.

Aus der US 2004/238872 A1 ist ein Speicherkondensator mit den Merkmalen des Oberbegriffs des Anspruchs 1 und ein Verfahren mit den Merkmalen des Oberbegriffs des Anspruchs 12 bekannt; bei dem die dielektrische Zwischenschicht ein Zwei-Schichtenstapel sein kann, mit einer Mischschicht aus Aluminiumoxid und Siliziumoxid und einer darauf angeordneten Tantal-Pentaoxidschicht. Aus der US 2004/238872 A1 ist weiterhin ein Speicherkondensator und ein Verfahren zu seiner Herstellung bekannt, bei dem eine Barriereschicht aus Siow und eine aus Aluminium-Hafnium-Oxid bestehende dielektrische Zwischenschicht ausgebildet sind.

Aufgabe der Erfindung ist es, einen Speicherkondensator, insbesondere zur Verwendung in einer Halbleiterspeicherzelle, und ein Verfahren zu seiner Herstellung bereitzustellen, die sich durch verbesserte elektrische und mechanische Eigenschaften der dielektrischen Zwischenschicht im Speicherkondensator auszeichnet.

Diese Aufgabe wird mit einen Speicherkondensator gemäß Anspruch 1 und einem Verfahren gemäß Anspruch 12 gelöst. Bevorzugte Weiterbildungen sind in den abhängigen Ansprüchen angegeben.

Erfindungsgemäß besitzt ein Speicherkondensator insbesondere zur Verwendung in einer Halbleiterspeicherzelle mit einer ersten und einer zweiten Elektrodenschicht eine dielektrische Zwischenschicht, die zwischen der ersten und der zweiten Elektrodenschicht angeordnet ist und ein High-k-Dielektrikum und wenigstens eine siliziumhaltige Komponente enthält.

Durch die Ausbildung der dielektrischen Zwischenschicht mit einem High-k-Dielektrikum und einer siliziumhaltigen Komponente besteht gegenüber der herkömmlichen Materialkombination aus Siliziumdioxid und/oder Siliziumnitrid zur Ausbildung der dielektrischen Zwischenschicht bei Speicherkondensatoren die Möglichkeit, die Dielektrizitätskonstante wesentlich zu erhöhen, wodurch sich die Speicherkondensatordimension insbesondere bei DRAM-Anwendungen bei gleichzeitig sicherer Detektion des Ladungsinhaltes verkleinern lässt.

Die zusätzliche Verwendung einer Siliziumkomponente in der dielektrischen Zwischenschicht gegenüber einer ausschließlich aus einem High-k-Dielektrikum bestehenden Zwischenschicht sorgt dabei für verbesserte elektrische Eigenschaften. Der Siliziumzusatz kann einerseits zur weiteren Steigerung der Speicherkapazität beitragen, da die Siliziumkomponente eine kristalline Ausbildung des High-k-Dielektrikums verhindert, was zu einer höheren Dielektrikumskonstante führt. Durch die Siliziumkomponente lässt sich jedoch auch eine vergrößerte Durchschlagfestigkeit gegenüber einem reinen High-k-Dielektrikum erreichen. Ferner kann die Langzeitstabilität des Speicherkondensators durch die Siliziumkomponente in der High-k-Dielektrikumschicht verbessert werden. Durch die Siliziumkomponente kann auch die Verspannung der Halbleiterscheibe aufgrund der durch das High-k-Dielektrikum hervorgerufenen Zugspannung wesentlich vermindert und somit ein Durchbiegen der Halbleiterscheibe verringert werden, wodurch sich die Überlagerungsgenauigkeit bei der Aufbringung weiterer Strukturen auf der Halbleiterscheibe wesentlich verbessern lässt.

Gemäß der Erfindung ist die dielektrische Zwischenschicht ein wenigstens zwei Schichten aufweisender Schichtenstapel, wobei die eine Schicht das High-k-Dielektrikum und die andere Schicht die siliziumhaltige Komponente aufweist. Bevorzugt ist dabei, dass die High-k-Dielektrikumschicht zwischen 2 nm bis 10 nm insbesondere 2,5 nm dick, und die die Siliziumkomponente auf weisende Schicht zwischen 0,5 nm und 5, insbesondere 2,5 nm nm dick auszubilden. Vorteilhaft ist es weiterhin, wenn die siliziumhaltige Komponente SiON ist. Durch die zweischichtige Ausgestaltung der dielektrischen Zwischenschicht kann die Verbiegung der Halbleiterscheibe durch die High-k-Dielektrikumschicht, die insbesondere bei dreidimensionalen Speicherkondensatorstrukturen aufgrund der wesentlich vergrößerten Oberfläche auftritt, weitgehend ausgeglichen werden, da die siliziumhaltige Komponente gegen die Zugbelastung der Dielektrikumschicht eine Druckbelastung erzeugt, was zu einem Spannungsausgleich führt.

Dies gilt insbesondere dann, wenn die siliziumhaltige Komponente SiON ist. Eine SiON-Schicht lässt sich nämlich besonders einfach im Rahmen der Standard-Siliziumplanartechnik ausbilden. Bei Speicherkondensatoren wird auf die erste Kondensatorelektrodenschicht, die in der Regel eine dotierte Siliziumschicht ist, eine Diffusionsbarriere aufgebracht, um eine Diffusion der Dotierstoffe aus dem Siliziumsubstrat in das Dielektrikum und umgekehrt von Bestandteilen aus dem Dielektrikum in das Siliziumsubstrat zu verhindern. Als Diffusionsbarriere wird dabei im Allgemeinen Siliziumnitrid verwendet, das vorzugsweise thermisch erzeugt wird. Durch einfaches thermisches Aufoxidieren kann eine solche Siliziumnitridschicht in einen Siliziumoxynitridschicht umgewandelt werden.

Der Zweischichtenaufbau sorgt ferner auch für eine Verbesserung der elektrischen Eigenschaften, vor allem was die Durchschlagfestigkeit und die Verringerung des Leckstroms betrifft, insbesondere auch dann, wenn eine SiON-Schicht verwendet wird. Weiterhin wird die Lebensdauer der Speicherkondensatoren verbessert, d.h. die Gefahr von Soft-Breakdowns wird signifikant gegenüber einer reinen High-k-Dielektrikum im Speicherkondensator reduziert.

Zusätzlich ist die das High-k- Dieelektrikum aufweisende Schicht als Mischschicht bestehend aus dem High-k-Dielektrikum und einer weiteren siliziumhaltigen Komponente ausgebildet. Der Anteil der siliziumhaltigen Komponente liegt dabei vorzugsweise zwischen 5% und 70% und wiederum bevorzugt bei ca. 30%, wobei die siliziumhaltige Mischkomponente vorzugsweise Siliziumdioxid ist. Außerdem nimmt der Anteil der weiteren siliziumhaltigen Komponente in der Mischschicht zur Grenzfläche mit der die siliziumhaltige Komponente aufweisenden Schicht hin zu.

Der Mischschichtaufbau führt gegenüber einer reinen High-k-Dielektrikumschicht zu verbesserten elektrischen Eigenschaften, insbesondere einer Erhöhung der Durchschlagfestigkeit und einer größeren Langzeitstabilität. Außerdem kann durch den Siliziumzusatz auch eine erhöhte Kapazität erreicht werden, da der Siliziumzusatz ein Rekristiallisieren des High-k-Dielektrikums verhindert. Das im amorphen Zustand vorliegende High-k-Dielektrikum zeichnet sich gegenüber dem kristallinen High-k-Dielektrikum nämlich durch eine größere Dielektrizitätskonstante aus. Der Siliziumzusatz zur High-k-Dielektrikumschicht sorgt ferner für eine Verringerung der Zugspannung auf die Halbleiterscheibe und damit für eine reduzierte Verbiegung der Halbleiterscheibe.

Bei einem Zweischichtenaufbau mit Mischschicht wird durch den Anstieg des Anteil der siliziumhaltigen Komponente in der Mischschicht zur Grenzfläche mit der die weitere siliziumhaltige Komponente aufweisenden Schicht hin eine zusätzliche Verbesserung der mechanischen und elektrischen Eigenschaften erreicht.

Gemäß einer bevorzugten erfindungsgemäßen Ausführungsform hat der Speicherkondensator einen sog. MIS(Metall-Isolator-Silizium)Aufbau, wobei die erste Kondensatorelektrodenschicht Arsen dotiertes Siliziumsubstrat ist, das um einen Graben herum ausgebildet wird, die dielektrische Zwischenschicht auf der Grabenwandung ausgeführt ist und vorzugsweise Aluminiumoxid als High-k-Dielektrikum und Siliziumdioxid als Beimischung enthält und auf einer Siliziumoxynitridschicht ausgeführt ist. Auf der dielektrischen Zwischenschicht wird dann als zweite Kondensatorelektrodenschicht eine Metallschicht vorzugsweise Titannitrid aufgebracht. Ein solcher als Grabenkondensator auf gebildeter Speicherkondensator zeichnet sich durch eine hohe Kapazität bei gleichzeitig hoher Durchschlagsfestigkeit und langer Lebensdauer aus, wobei kaum eine Verbiegung des Halbleitersubstrats auftritt.

Die Erfindung wird anhand der beigefügten Zeichnungen näher erläutert.
Es zeigen:
1 ein Schaltbild einer DRAM-Zelle;
2 einen schematischen Querschnitt durch eine DRAM-Zelle mit einem erfindungsgemäßen Speicherkondensator in Form eines Grabenkondensators; und
3A bis 3E ein Verfahren zum Herstellen eines erfindungsgemäßen Speicherkondensators im Rahmen eines Standard-DRAM-Prozessablaufes.
Die Erfindung wird anhand von Grabenkondensatoren, die im Rahmen der Standardprozessfolge zum Ausbilden von DRAM-Speicherzellen auf Siliziumbasis hergestellt werden, erläutert. Alternativ zu Grabenkondensatoren können jedoch auch andere Speicherkondensatorenformen in der erfindungsgemäßen Weise, insbesondere dreidimensionale Speicherkondensatorformen realisiert werden. Ein solcher dreidimensionaler Speicherkondensator, der in der erfindungsgemäßen Form ausgeführt sein kann, ist z.B. der Stapelkondensator.
Die Ausbildung der erfindungsgemäßen Grabenkondensatoren erfolgt mit Hilfe der Planartechnik, die aus einer Abfolge von jeweils ganzflächig an der Scheibenoberfläche wirkenden Einzelprozessen besteht, wobei durch geeignete Maskierungsschritte gezielt eine lokale Änderung des Substrats durchgeführt wird. Bei der Herstellung von hochintegrierten Schaltungen mit Speicherkondensatoren, insbesondere von DRAMs, werden gleichzeitig eine Vielzahl von Speicherkondensatoren ausgebildet. Im Folgenden wird die Erfindung jedoch nur hinsichtlich der Ausbildung eines einzelnen Speicherkondensators als Grabenkondensator dargestellt.
In DRAM-Speichern werden vorwiegend Ein-Transistorzellen eingesetzt, deren Schaltbild in 1 gezeigt ist. Diese Transistorzellen bestehen aus einem Speicherkondensator 1 und einem Auswahltransistor 2. Der Auswahltransistor 2 ist vorzugsweise als Feldeffekttransistor ausgebildet und weist eine erste Elektrode 21 und eine zweite Elektrode 23 auf, zwischen denen ein aktiver Bereich 22 angeordnet ist, in dem ein stromleitender Kanal zwischen der ersten Elektrode 21 und der zweiten Elektrode 23 ausgebildet werden kann. Über dem aktiven Bereich 22 ist eine Isolatorschicht 24 und einen Gatelektrode 25 ausgebildet, die wie eine Plattenkondensator wirken, mit dem die Ladungsdichte im aktiven Bereich 22 beeinflusst werden kann.
Die zweite Elektrode 23 des Auswahltransistors 2 ist über eine elektrische Verbindung 4 mit einer ersten Elektrode 11 des Speicherkondensators 1 verbunden. Eine zweite Elektrode 12 des Speicherkondensators 1 wiederum ist an eine leitende Verbindung 5 angeschlossen, die vorzugsweise allen Speicherkondensatoren des DRAM-Speichers gemeinsam ist. Die erste Elektrode 21 des Auswahltransistors 3 ist weiterhin mit einer Bitleitung 6 verbunden, um die im Speicherkondensator in Form von Ladungen gespeicherte Information ein- und auslesen zu können. Der Ein- oder Auslesevorgang wird dabei über eine Wortleitung 7 gesteuert, die an die Gateelektrode 25 des Auswahltransistors 2 angeschlossen ist, um durch Anliegen einer Spannung einen stromleitenden Kanal im aktiven Bereich 22 zwischen der ersten Elektrode 21 und der zweiten Elektrode 23 des Auswahltransistors 2 herzustellen.
Als Speicherkondensatoren werden bei dynamischen Speicherzellen in vielen Fällen Grabenkondensatoren eingesetzt, da durch die dreidimensionale Struktur eine wesentliche Verkleinerung der Speicherzellenfläche erreicht werden kann. Mit zunehmender Miniaturisierung der Speicherzellen sind bei einer Skalierungsgröße von unter 100 nm jedoch zusätzliche Maßnahmen erforderlich, um die drei Grundforderungen an eine dynamische Speicherzelle in einem DRAM-Speicher erfüllen zu können, nämlich eine ausreichend große Speicherkapazität von ca. 25 bis 40 fF, die für eine sichere Detektion der im Speicherkondensator eingespeicherten Ladung erforderlich ist, ein packungsdichtes und strukturfreundliches Zellen-Layout, das für eine minimale Chipfläche und damit für reduzierte Kosten sorgt sowie eine hohe elektrische Performance, d.h. eine lange Halte zeit der Ladung im Speicherkondensator, eine große Durchschlagfestigkeit und eine hohe Lebensdauer.
Um bei verkleinertem Speicherkondensatorquerschnitt für eine ausreichende Speicherkapazität zu sorgen, wird erfindungsgemäß die herkömmlicherweise in den Speicherkondensatoren zwischen den beiden Kondensatorelektroden eingesetzte dielektrische Zwischenschicht aus Siliziumdioxid- und/oder Siliziumnitrid durch ein High-k-Dielektrikum mit einer höheren Dielektrizitätskonstante ersetzt. Diese Vorgehensweise ermöglicht es, die Kondensatordimensionen zu verkleinern und gleichzeitig für eine die sichere Detektion der im Speicherkondensator enthaltenen Ladung erforderliche Speicherkapazität zu erreichen.
Bevorzugte Materialien sind dabei binäre Oxide wie z.B. Aluminiumoxid (Al₂O₃), Tantaloxid (Ta₂O₅), Hafniumoxid (HfO₂) sowie Zirkoniumoxid (ZrO₂). Zum Einsatz können auch Lanthanoxid (La₂O₃) sowie Yttriumoxid (Y₂O₃) kommen. Weiterhin kommen als High-k-Dielektrika Aluminiumoxidverbindungen in Frage. Hierfür eigenen sich insbesondere Verbindungen mit Hafnium, Zirkonium und Lanthan beispielsweise Hf-Al-O, Zr-Al-O oder La-Al-O. Ferner können High-k-Dielektrika auch aus Silikatverbindungen wie z.B. Hf-Si-O, Zr-Si-O, La-Si-O oder Y-Si-O hergestellt werden. Als High-k-Dielektrika eignet sich darüber hinaus weitere Einzel- oder Mischoxide, z.B. Nitride der vierten oder fünften Nebengruppe sowie der dritten und vierten Hauptgruppe.
Bei der Standardprozessfolge zum Ausbilden von Speicherkondensatoren mit Hilfe der Siliziumplanartechnik treten jedoch, sowohl was die Integration in die Standardprozessfolge als auch die elektrischen Eigenschaften betrifft, Probleme auf. Dies gilt insbesondere auch für Aluminiumoxid, dem gegenwärtig vielversprechendsten High-k-Dielektrikum-Kandidat zum Ersatz der herkömmlichen dielektrischen Zwischenschichten aus Siliziumdioxid und/oder Siliziumnitrid.
So führt der Einsatz von High-k-Dielektrikumschichten zu einer hohen Zugbelastung auf die Halbleiterscheibe, insbesondere von solchen mit dreidimensionalen Speicherkondensatorenformen, was ein starkes Durchbiegen der Halbleiterscheibe nach sich zieht. Dieses Verbiegen der Halbleiterscheibe macht das weitere Bearbeiten der Scheibe im Rahmen der Planartechnik zum Ausbilden weiterer elektrischer Strukturen nahezu unmöglich, da die Überlagerungsgenauigkeit der aufeinanderfolgenden Schicht nicht mehr gewährleistet werden kann.
Weiterhin treten beim Einsatz von High-k-Dielektrikumsschichten als dielektrische Zwischenschichten bei Speicherkondensatoren Zuverlässigkeitsprobleme auf. Dies gilt insbesondere für die Durchschlagsfestigkeit, die sich bei High-k-Dielektrika über die Lebensdauer der Speicherkondensators oft wesentlich verschlechtert. Gleichzeitig kommt es in Speicherkondensatoren mit High-k-Dielektrika zu hohen Leckströmen, die die Haltezeit der Ladung im Speicherkondensator stark verringern und damit zu kurzen Auffrischzyklen der DRAM-Speicherzellen führen.
Um einen oder mehreren der vorstehenden Nachteile beim Einsatz von High-k-Dielektrika als dielektrische Zwischenschichten in Speicherkondensatoren zu minimieren, weist die erfindungsgemäße dielektrische Zwischenschicht in den Speicherkondensatoren neben dem High-k-Dielektrikum eine siliziumhaltige Komponente auf. Diese siliziumhaltige Komponente sorgt dafür, dass die durch das High-k-Dielektrikum auf die Substratoberfläche ausgeübte Zugspannung verringert und im besten Fall ganz ausgeglichen wird. Dies gilt vorzugsweise dann, wenn die dielektrische Zwischenschicht aus einem wenigstens zwei Schichten aufweisenden Schichtenstapel besteht, wobei die eine Schicht aus dem High-k-Dielektrikum gefertigt ist und die andere Schicht die siliziumhaltige Komponente aufweist. Bei einer Schichtendicke des High-k-Dielektrikums von 2 nm bis 10 nm, vorzugsweise 2,5 nm sollte die Dicke der die siliziumhal tige Komponente aufweisenden Schicht zwischen 0,5 nm und 5 nm vorzugsweise 2,5 nm betragen. Die die siliziumhaltige Komponente aufweisende Schicht erzeugt eine Gegendruckspannung zur vom High-k-Dielektrikum ausgeübten Zugspannung.
Ferner sorgt die zusätzliche siliziumhaltige Schicht für einen verminderten Leckstrom gegenüber einer nur eine High-k-Dielektrikumschicht aufweisende dielektrischen Zwischenschicht. Auch die Durchschlagfestigkeit der dielektrischen Zwischenschicht, insbesondere was deren Langzeitstabilität betrifft, wird durch die zusätzliche siliziumaufweisende Schicht wesentlich vermindert.
Gleichzeitig sorgt die zusätzliche siliziumhaltige Schicht für eine Erhöhung der Kapazität der dielektrischen Zwischenschicht, da die siliziumhaltige Schicht, insbesondere wenn sie aus Siliziumoxydnitrid besteht, selbst dielektrisch wirkt und bei der nachfolgenden Aufbringung des High-k-Dieletrikums verhindert, dass diese sich kristallin ausbildet. Eine amorphe High-k-Dielektrikumschicht weist jedoch gegenüber einer mit einem kristallinen Schichtenaufbau eine höhere Dielektrizitätskonstante auf.
Alternativ oder zusätzlich zur Einbringung einer siliziumhaltigen Komponente in die dielektrische Zwischenschicht als eigenständige Schicht besteht erfindungsgemäß die Möglichkeit eine Mischschicht, bestehend auf dem High-k-Dielektrikum und der siliziumhaltigen Komponente bzw. einer weiteren siliziumhaltigen Komponente auszubilden. Der Anteil der siliziumhaltigen Komponente in der Mischschicht liegt dabei vorzugsweise zwischen 5% und 70%, vorzugsweise bei ca. 30%. Dies gilt insbesondere dann, wenn die siliziumhaltige Komponente Siliziumdioxid ist. Die Beimischung der siliziumhaltigen Komponente zum High-k-Dielektrikum sorgt wiederum für eine hohe Durchschlagfestigkeit, eine verbesserte Langzeitstabilität und eine höhere Kapazität, da ein Kristallisieren des High-k- Dielektrikums beim Aufbringen durch die Beimischung verhindert wird.
Bevorzugt ist außerdem, dass bei einem Zweischichtenaufbau der Anteil der siliziumhaltigen Komponente in der Mischschicht zur Grenzfläche mit der die weitere siliziumhaltige Komponente aufweisenden Schicht hin zunimmt, da hierdurch zusätzlich die elektrischen und mechanischen Eigenschaften verbessert werden.
2 zeigt eine mögliche Ausführungsform eines erfindungsgemäßen Speicherkondensators 1 als Grabenkondensator. Der Grabenkondensator 1 wird dabei in einem vorzugsweise einkristallinen Siliziumsubstrat 100 ausgebildet. Das Siliziumsubstrat 100 ist vorzugsweise schwach p (p–) dotiert z.B. mit Bor (B). Im Siliziumsubstrat 100 ist ein Graben 101 ausgeführt, der sich auf einen schmäleren oberen Grabenbereich und einem breiteren unteren Grabenbereich zusammensetzt. Eine solche Grabenform kann z.B. durch einen zweistufigen Ätzprozess erzeugt werden, wodurch sich die in 2 gezeigte Flaschenform des Graben 101 ergibt. Um einen ersten unteren Abschnittdes Grabens 101 herum ist eine stark n (n⁺) dotierte Schicht 103 ausgebildet, welche beispielsweise mit Arsen dotiert ist. Diese n⁺-dotierte Schicht bildet als vergrabene Platte die äußere Kondensatorelektrode des Grabenkondensators 1.
Auf der Grabenwandung im unteren Bereich ist weiter eine aus zwei Schichten bestehende Dielektrikum-Schicht 110 ausgebildet. Die erste Schicht 111 ist dabei vorzugsweise eine 0,5 nm bis 5 nm dicke Siliziumoxynitridschicht, die zweite Schicht 112 eine 2 nm bis 10 nm dicke Aluminiumoxidschicht, die vorzugsweise eine 30%ige Beimischung von Siliziumdioxid aufweist. Alternativ besteht die Möglichkeit, statt Siliziumoxynitrid als Basisschicht auch eine andere siliziumhaltige Materialkombination, z.B. Siliziumdioxid zu verwenden. Auch als High-k-Dielektrikum kann alternativ zu Aluminiumoxid eines der vorstehend genannten High-k-Dielektrika eingesetzt werden. Als Beimischung zu diesem High-k-Dielektrikum kann anstelle von Siliziumdioxid auch eine andere siliziumhaltige Komponente wie Siliziumnitrid verwendet werden. Auf die Beimischung kann auch ganz verzichtet werden. Auch besteht die Möglichkeit dann, wenn die zweite Schicht 112 eine Mischschicht ist, die erste Schicht 111 ganz wegzulassen. Bevorzugt ist weiterhin, dass bei einem Zweischichtenaufbau der Anteil der siliziumhaltigen Komponente in der Mischschicht 112 zur Grenzfläche mit der die weitere siliziumhaltige Komponente aufweisenden Schicht 111 hin zunimmt.
Auf der dielektrischen Zwischenschicht 110 wiederum ist vorzugsweise als Metallschicht eine innere Kondensatorelektrode 104 aufgebracht. Als Metall wird dabei vorzugsweise Titannitrid verwendet. Der Graben 101 ist dann mit einer n⁺-dotierten Füllschicht 105 vorzugsweise eine Polysiliziumschicht aufgefüllt. Alternativ besteht auch die Möglichkeit, den gesamten inneren Grabenbereich mit der Metallschicht 104 aufzufüllen bzw. diese Schicht über die gesamte Grabenlänge auszubilden. Im zweiten Fall ist es dann nicht mehr erforderlich, dass die Füllschicht 105 leitend ausgebildet wird.
Der Auswahltransistor 2 der DRAM-Zelle in der in 2 gezeigten Ausführungsform weist zwei Diffusionsbereiche 201, 202 auf, die durch Implantieren von Dotieratomen in das Siliziumsubstrat 100 erzeugt und durch einen Kanal 203 getrennt werden. Der erste Diffusionsbereich 201 dient als erste Elektrodenschicht 21 des Auswahltransistors 2 und ist durch eine Kontaktschicht 204 mit einer Bitleitung 6 verbunden. Der zweite Diffusionsbereich 202 ist durch einen Kondensatoranschluss 205 an die n⁺-dotierten Füllschicht 105, die mit der Metallschicht 104 die innere Kondensatorelektrode des Grabenkondensators bildet, angeschlossen. Der Kanal 203 ist weiterhin durch eine dielektrische Schicht 206 von einer Gateelektrodenschicht 207 abgetrennt, die Teil einer Wortleitung 7 ist.
Im oberen Bereich des Grabens ist an die Dielektrikumschicht angrenzend eine Isolatorschicht 106 zwischen der Grabenwandung und der Füllschicht 105 des Grabenkondensators 1 vorgesehen. Diese Isolatorschicht 206 verhindert, dass sich längs des Grabens ein parasitärer Transistor zwischen dem Kondensatoranschluss 205 und der vergrabenen Platte 103 ausbildet. Als Isolatorschicht 106 wird dabei vorzugsweise Siliziumdioxid eingesetzt. In Siliziumsubstrat ist weiterhin eine n⁺-dotierte Wanne 107 vorgesehen, die als Verbindung der vergrabenen Platte 103 mit den vergrabenen Platten der weiteren DRAM-Speicherzellen dient. Zur Isolation der DRAM-Zellen untereinander ist ein Isolationsgraben 108 (STI-Isolation) ausgebildet. Die Gateelektrodenschicht 207 und die Wortleitung 7 ist von der Bitleitung 6 in Kontaktschicht 204 durch eine Oxidschicht 208 isoliert.
Ein Ein- und Auslesevorgang der DRAM-Zelle wird über die Wortleitung 7 gesteuert, die mit der Gateelektrodenschicht 207 des Auswahltransistors verbunden ist, um durch Anlegen einer Spannung einen stromleitenden Kanal 103 zwischen den Diffusionsbereichen 201, 202 herzustellen, so dass Information in Form von Ladung in der Metallschicht 104 im Graben 101 über die Anschlussschicht 205 ein- und ausgelesen werden kann.
Durch die erfindungsgemäße Auslegung der dielektrischen Zwischenschicht aus einen High-k-Dielektrikum mit einer zusätzlichen siliziumhaltigen Komponente lässt sich die elektrische Performance des Grabenkondensators und damit der DRAM-Zelle verbessern und gleichzeitig Oberflächenspannung vermindern.
3A bis 3E zeigen ein Verfahren zum Erzeugen von erfindungsgemäßen Speicherkondensatoren als Grabenkondensator mit einer dielektrischen Zwischenschicht aus einer SiON-Schicht und einer Al₂O₃-Schicht enthaltend eine SiO₂-Beimischung im Rahmen eines Standard-DRAM-Prozesses.
Wie in 3A dargestellt, werden in einem ersten Prozessschritt die Gräben (zwei gezeigt) für die Grabenkondensatoren in einem p^–-dotieren Siliziumsubstrat 301 ausgebildet. Hierzu werden nacheinander eine Oxidschicht 302 und eine Nitridschicht 303 auf der Siliziumoberfläche erzeugt. Anschließend werden mit einer Maskenschicht die Bereiche der Grabenkondensatoren auf der Siliziumoberfläche auf bekannte Weise festgelegt und durch eine erste Ätzung Gräben mit einer Tiefe von bis zu 10 μm geätzt.
In einem nächsten Prozessschritt wird dann eine dünne ätzresistente Schicht 304 abgeschieden, um den oberen Bereich des Grabens abzudecken. Die ätzresistente Schicht 304 dient als Ätzmaske für einen weiteren Ätzschritt, bei dem die Gräben im unteren Grabenbereich ausgeweitet werden. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 3B dargestellt.
In einer weiteren Prozessfolge wird die n⁺-dotierte vergrabene Platte 306 ausgebildet. Hierzu wird das Siliziumsubstrat mit Arsen so dotiert, dass sich um den erweiterten Bereiches des Graben herum die n⁺-dotierte Schicht 306 ergibt. Ein Querschnitt durch diese Siliziumscheibe nach diesem Prozessschritt ist in 3C dargestellt.
In einer weiteren Prozessfolge wird nun eine dielektrische Zwischenschicht in erfindungsgemäßer Weise ausgebildet. Hierzu wird in einem ersten Schritt, vorzugsweise thermisch, eine Siliziumnitridschicht im unteren verbreiterten Abschnitt auf der Grabenwandung aufgewachsen. Diese Siliziumnitridschicht wird dann teilweise, bis vorzugsweise maximal 50% aufoxidiert, um die Siliziumnitridschicht in eine Siliziumoxynitridschicht 307 umzuwandeln. Die Schichtdicke beträgt dabei vorzugsweise zwischen 0,5 nm und 5 nm, insbesondere 2,5 nm. Nach der Erzeugung der Siliziumoxynitridschicht 307 wird dann eine High-k-Dielektrikumschicht 308, in der gezeigten Ausfüh rungsform Aluminiumoxid, aufgebracht. Beim Aufbringen des Aluminiumoxid wird dabei Siliziumdioxid vorzugsweise mit einem Anteil von 30% beigemischt. Die Aluminiumoxidschicht mit der Siliziumdioxid-Beimischung weist dabei vorzugsweise eine Dicke von 2 nm bis 10 nm, insbesondere eine Dicke von 2,5 nm auf. Bevorzugt ist außerdem, dass der Anteil des Siliziumdioxids zur Grenzfläche mit der Siliziumoxynitridschicht 307 hin zunimmt. Anschließend wird zur Verdichtung des High-k-Dielektrikums die dielektrische Schicht einem Hochtemperaturschritt unterworfen. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 3D dargestellt.
In einer weiteren Prozessfolge wird dann die innere Kondensatorelektrode erzeugt, in dem eine dünne Metallschicht 308, vorzugsweise Titannitrid, auf der dielektrischen Zwischenschicht aufgebracht wird. Der Graben wird anschließend mit einer leitenden Füllschicht 310 vorzugsweise n⁺-dotiertem Polysilizium aufgefüllt. Ein Querschnitt durch die Siliziumscheibe nach diesem Prozessschritt ist in 3E dargestellt. Der Speicherkondensator kann dann im Rahmen der bekannten Standardprozessfolge mit einem Auswahltransistor gekoppelt werden, um DRAM-Speicherzellen herzustellen.
Mit der erfindungsgemäßen dielektrischen Zwischenschicht in Speicherkondensatoren, die ein High-k-Dielektrikum und eine siliziumhaltige Komponente aufweist, besteht die Möglichkeit, die elektrischen Eigenschaften des Speicherkondensators was Durchschlagfestigkeit, Langzeitstabilität und Kapazität betrifft, zu verbessern, und gleichzeitig eine verbesserte Integration in die Standardprozessfolgen zum Ausbilden hoch integrierter Schaltungen zu ermöglichen.

Claims

Speicherkondensator, insbesondere zur Verwendung in einer Halbleiterspeicherzelle, mit einer ersten Elektrodenschicht (103), einer zweiten Elektrodenschicht (104, 105), und einer zwischen der ersten Elektrodenschicht und der zweiten Elektrodenschicht angeordneten dielektrischen Zwischenschicht (110), die ein wenigstens zwei Schichten aufweisender Schichtenstapel ist, wobei die eine Schicht (112) ein High-k-Dielektrikum und die andere Schicht (111) eine siliziumhaltige Komponente enthält, dadurch gekennzeichnet dass die das High-k-Dielektrikum aufweisende Schicht (112) eine Mischschicht ist, die das High-k-Dielektrikum und eine weitere siliziumhaltige Komponente enthält, wobei der Anteil der weiteren siliziumhaltigen Komponente in der Mischschicht (112) zur Grenzfläche mit der die siliziumhaltige Komponente aufweisenden Schicht (111) hin zunimmt.
Speicherkondensator gemäß Anspruch 1, dadurch gekennzeichnet, dass die die siliziumhaltige Komponente aufweisende Schicht (111) 0,5 nm bis 5 nm, vorzugsweise 2,5 nm dick ist.
Speicherkondensator gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die siliziumhaltige Komponente in der die siliziumhaltige Komponente aufweisenden Schicht (111) SiON ist.
Speicherkondensator gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die das High-k-Dielektrikum aufweisende Schicht (112) 2 nm bis 10 nm, vorzugsweise 2,5 nm dick ist.
Speicherkondensator gemäß einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Anteil der weiteren siliziumhaltigen Komponente in der das High-k-Dielektrikum aufwei senden Schicht (112) zwischen 5% und 70%, vorzugsweise bei ca. 30% liegt.
Speicherkondensator gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die weitere siliziumhaltige Komponente in der das High-k-Dielektrikum aufweisenden Schicht (112) SiO₂ ist.
Speicherkondensator gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das High-k-Dielektrikum Al₂O₃ ist.
Speicherkondensator gemäß einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass ein Graben (101) in einem Halbleitersubstrat (100) ausgeführt ist, wobei die erste Elektrodenschicht (103) im Halbleitersubstrat um den Graben herum ausgebildet ist, wobei die dielektrischen Zwischenschicht (110) auf der Grabenwandung ausgeführt ist, und wobei die zweite Elektrodenschicht (104, 105) auf der dielektrische Zwischenschicht angeordnet ist.
Speicherkondensator gemäß Anspruch 10, dadurch gekennzeichnet, dass zweite Elektrodenschicht (104) aus TiN besteht.
Speicherkondensator gemäß Anspruch 8 oder 9, dadurch gekennzeichnet, dass das Halbleitersubstrat (100) ein Silizium-Substrat ist und die erste Elektrodenschicht (103) durch eine Arsendotierung des Siliziumsubstrat um den Grabens herum ausgebildet ist.
Verfahren zum Herstellen eines Speicherkondensators, insbesondere zur Verwendung in einer Halbleiterspeicherzelle, mit den Verfahrensschritten: Ausbilden einer ersten Elektrodenschicht, Ausbilden einer dielektrischen Zwischenschicht auf der ersten Elektrodenschicht, und Ausbilden einer zweiten Elektrodenschicht auf der dielektrischen Zwischenschicht, wobei die dielektrischen Zwischenschicht als ein wenigstens zwei Schichten aufweisender Schichtenstapel ausgebildet wird, wobei die eine Schicht ein High-k-Dielektrikum und die andere Schicht eine siliziumhaltige Komponente enthält, dadurch gekennzeichnet dass die das High-k-Dielektrikum aufweisende Schicht als eine Mischschicht bestehend aus dem High-k-Dielektrikum und einer weiteren siliziumhaltigen Komponente ausgebildet wird, wobei der Anteil der weiteren siliziumhaltigen Komponente in der Mischschicht zur Grenzfläche mit der die siliziumhaltige Komponente aufweisenden Schicht hin zunimmt.
Verfahren gemäß Anspruch 12, dadurch gekennzeichnet, dass zum Ausbilden der die siliziumhaltige Komponente aufweisenden Schicht folgende Verfahrensschritte durchgeführt werden: Aufbringen einer SiN-Schicht auf der ersten Elektrodenschicht, und teilweises Oxidieren der SiN-Schicht, um eine SiON-Schicht zu bilden.
Verfahren gemäß Anspruch 12 oder 13, dadurch gekennzeichnet, dass der Anteil der weiteren siliziumhaltigen Komponente in der das High-k-Dielektrikum aufweisenden Schicht zwischen 5% und 70%, vorzugsweise bei ca. 30% liegt.
Verfahren gemäß einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass die weitere siliziumhaltige Komponente in der das High-k-Dielektrikum aufweisenden Schicht SiO₂ ist.
Verfahren gemäß einem der Ansprüche 12 bis 15, dadurch gekennzeichnet, dass das High-k-Dielektrikum Al₂O₃ ist.
Verfahren gemäß einem der Ansprüche 12 bis 16, dadurch gekennzeichnet, dass ein Graben in einem Halbleitersubstrat ausgeführt wird, wobei die erste Elektrodenschicht im Halbleitersubstrat um den Grabens herum ausgebildet wird, wobei die dielektrischen Zwischenschicht auf der Grabenwandung ausgeführt wird, und wobei die zweite Elektrodenschicht auf der dielektrische Zwischenschicht ausgebildet wird.
Verfahren gemäß Anspruch 17, dadurch gekennzeichnet, dass zweite Elektrodenschicht aus TiN ausgebildet wird.
Verfahren gemäß Anspruch 17 oder 18, dadurch gekennzeichnet, dass das Halbleitersubstrat ein Silizium-Substrat ist und die erste Elektrodenschicht durch eine Arsendotierung des Silizium-Substrat um den Graben herum ausgebildet wird.