DE102005018638B4 - Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren - Google Patents

Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren Download PDF

Info

Publication number
DE102005018638B4
DE102005018638B4 DE102005018638.6A DE102005018638A DE102005018638B4 DE 102005018638 B4 DE102005018638 B4 DE 102005018638B4 DE 102005018638 A DE102005018638 A DE 102005018638A DE 102005018638 B4 DE102005018638 B4 DE 102005018638B4
Authority
DE
Germany
Prior art keywords
oxide film
film
trench
silicon oxide
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005018638.6A
Other languages
English (en)
Other versions
DE102005018638A1 (de
Inventor
Takaaki Aoki
Mikimasa Suzuki
Yukio Tsuzuki
Tomofusa Shiga
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102005018638A1 publication Critical patent/DE102005018638A1/de
Application granted granted Critical
Publication of DE102005018638B4 publication Critical patent/DE102005018638B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)
  • Element Separation (AREA)

Abstract

Halbleitervorrichtung, die ein Halbleiterelement aufweist, das eine isolierte Gatestruktur aufweist, bei welcher ein Gateisolationsfilm (6), der einen ONO-Film aufweist, der aus einem ersten Siliziumoxidfilm (6a), einem Siliziumnitridfilm (6b) und einem zweiten Siliziumoxidfilm (6c) besteht, auf der Seitenfläche eines Grabens (5) ausgebildet ist, der auf einer Fläche eines Halbleitersubstrats (1 bis 4) ausgebildet ist, und bei welcher eine Gateelektrode (7) auf der Oberfläche des Gateisolationsfilms (6) in dem Graben (5) ausgebildet ist, wobei der zweite Siliziumoxidfilm (6c) Filme einer zweischichtigen Struktur aufweist, die entweder einen thermischen Oxidfilm, der auf der Oberfläche des Siliziumnitridfilms (6b) ausgebildet ist, und einen CVD-Oxidfilm, der über dem thermischen Oxidfilm ausgebildet ist, oder einen CVD-Film, der auf der Oberfläche des Siliziumnitridfilms (6b) ausgebildet ist, und einen thermischen Oxidfilm, der über dem CVD-Film ausgebildet ist, aufweist, dadurch gekennzeichnet, dass eine Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 4 nm bis 30 nm festgelegt ist; und der Gateisolationsfilm (6) lediglich auf der Seitenfläche des Grabens (5) aus dem ONO-Film besteht, aber in dem oberen Abschnitt und dem unteren Abschnitt des Grabens (5) aus Siliziumoxidfilmen (6d und 6e) besteht, und die Siliziumoxidfilme (6d und 6e), die in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens (5) positioniert sind, dicker als der ONO-Film sind, der auf der Seitenfläche des Grabens (5) positioniert ist.

Description

  • Die Erfindung betrifft eine Halbleitervorrichtung, in welcher einer geschichteter Film auf einer Innenwand eines Grabens ausgebildet ist, der auf einer Fläche eines Halbleitersubstrats ausgebildet ist, und ein Verfahren zum Herstellen der Halbleitervorrichtung.
  • Leistungs-ICs im Stand der Technik, wie zum Beispiel in der JP 2003-224 274 A offenbaren, dass ein ONO-Film, der imstande ist, eine Gate-Lebensdauer zu verbessern, in einem Leistungs-IC als ein Gateisolationsfilm verwendet werden kann. 6 zeigt eine Schnittstruktur eines derartigen Leistungs-IC.
  • In einem IGBT mit einem Grabengate oder einem MOS-Transistor, wie sie in 6 gezeigt sind, wird ein ONO-Film J4 verwendet, welcher aus einem Film einer dreischichtigen Struktur besteht, die aus einem Siliziumoxidfilm J1, einem Siliziumnitridfilm J2 und einem Siliziumoxidfilm J3 besteht. Wenn dieser ONO-Film J4 verwendet wird, kann die elektrolytische Konzentration an den Eckabschnitten in einer Halbleitervorrichtung mit einem Grabengate zum Beispiel durch den elektrolytischen Entspannungseffekt des Siliziumnitridfilms J2 verhindert werden, um dadurch die Gatespannungsfestigkeit zu verbessern.
  • Der elektrolytische Entspannungseffekt in den Grabeneckabschnitten kann durch Ausbilden von dicken Siliziumoxidfilmen J5 und J6 in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens unter Verwendung dieses ONO-Films J4 an den Grabenseitenwandabschnitten in der Halbleitervorrichtung mit einem Grabengate erzielt werden.
  • Dieser ONO-Film J4 wird auf die folgende Weise ausgebildet. Zuerst wird der Siliziumoxidfilm J1, der ein erster oxidierter Film wird, auf der Substratoberfläche durch eine thermische Oxidation derart ausgebildet, dass er eine Dicke von ungefähr 40 nm aufweist. Nachfolgend wird der Siliziumnitridfilm J2 auf der Oberfläche dieses Siliziumoxidfilms J1 durch ein CVD-Verfahren derart ausgebildet, dass er eine Dicke von ungefähr 15 nm aufweist. Danach wird der Siliziumoxidfilm J3, der ein zweiter oxidierter Film wird, auf der Oberfläche des Siliziumnitridfilms J2 durch eine thermische Oxidation ausgebildet. Auf diese Weise ist der ONO-Film J4 ausgebildet.
  • Auf einer Leistungsvorrichtung mit einem Grabengate, die den zuvor erwähnten ONO-Film J4 verwendet, sind Hochtemperatur-Gatevorspannungstests durch Ausüben einer Temperatur von zum Beispiel 150 Grad und Anlegen einer Spannung von +20 V an eine Gateelektrode J7 ausgeführt worden. Diese Tests haben ein derartiges Problem offenbart, dass der Schwellwert mit dem Zeitablauf zu der Minusseite geschwankt ist.
  • 7 zeigt ein Energiebanddiagramm des Falls, in welchem der ONO-Film J4 als der Gateisolationsfilm der Leistungsvorrichtung mit einem Grabengate verwendet wird, und stellt das Energiebanddiagramm an einer Sourcefläche J8 eines n+-Typs, die aus Si besteht, wie sie in 6 gezeigt ist, an dem ONO-Film J4, der aus dem Film einer dreischichtigen Struktur des Siliziumoxidfilms J1, des Siliziumnitridfilms J2 und des Siliziumoxidfilms J3 besteht, und an der Gateelektrode J7 dar, die aus Poly-Si besteht.
  • Als ein Phänomen, das dem ONO-Film inhärent ist, gibt es ein Ladungseinfangphänomen, bei welchem Ladungsträger durch eine Gatevorspannung, die für den Speichereffekt eines EPROM verwendet wird, in dem ONO-Film gespeichert werden, um dadurch eine Schwellwertspannung (die ”Vth” bezeichnet wird) schwanken zu lassen. In dem Fall, in dem der ONO-Film J4 verwendet wird, der die zuvor erwähnte Struktur aufweist, werden Löcher durch Veranschaulichen der +-seitigen Elektrode durch die Gateelektrode J7, die an den zweiten oxidierten Film angrenzt, wie es in 7 gezeigt ist, von der +-Anschlussseite einer +-seitigen Elektrode durch den Siliziumoxidfilm J7 eingefangen. Es ist daher gedacht worden, dass die Plusspannung offensichtlich angelegt wird, um die zuvor erwähnten Probleme zu verursachen.
  • Das Leistungs-IC wendet die Struktur an, in welcher eine Mehrzahl von Zellen parallel geschaltet sind, um einen elektrischen Strom zu erhalten.
  • Deshalb wird, wenn Vth von Teilen der Zellen um die Vth-Schwankung verringert wird, der elektrische Strom an den Zellen mit verringerten Vth konzentriert. Als Ergebnis kann das Element beschädigt werden.
  • In der US 2002/0 121 661 A1 ist eine Halbleitervorrichtung offenbart, die ein Halbleiterelement aufweist, das eine isolierte Gatestruktur aufweist, bei welcher ein Gateisolationsfilm, der einen ONO-Film aufweist, der aus einem ersten Siliziumoxidfilm, einem Siliziumnitridfilm und einem zweiten Siliziumoxidfilm besteht, auf der Seitenfläche eines Grabens ausgebildet ist, der auf einer Fläche eines Halbleitersubstrats ausgebildet ist, und bei welcher eine Gateelektrode auf der Oberfläche des Gateisolationsfilms in dem Graben ausgebildet ist, wobei der zweite Siliziumoxidfilm Filme einer zweischichtigen Struktur aufweist, die entweder einen thermischen Oxidfilm, der auf der Oberfläche des Siliziumnitridfilms ausgebildet ist, und einen CVD-Oxidfilm, der über dem thermischen Oxidfilm ausgebildet ist, oder einen CVD-Film, der auf der Oberfläche des Siliziumnitridfilms ausgebildet ist, und einen thermischen Oxidfilm, der über dem CVD-Film ausgebildet ist, aufweist.
  • Der US 2002/0 024 092 A1 ist eine Speicherzelle und eine Anordnung von Speicherzellen entnehmbar. Jede Speicherzelle ist ein Speichertransistor, welcher auf einer Oberseite eines Halbleiterkörpers angeordnet ist. Der Halbleiterkörper weist eine Gateelektrode auf, welche in einem Graben zwischen einer Sourceregion und einer Drainregion angeordnet ist, welche in dem Halbleitermaterial ausgebildet sind. Die Gateelektrode ist durch dieelektrisches Material von dem Halbleitermaterial getrennt. Zumindest zwischen der Sourceregion und der Gateelektrode und zwischen der Drainregion und der Gateelektrode liegt eine Oxid-Nitrid-Oxid-Schichtfolge, welche zu Zwecken des Einfangens von Ladungsträgern an Source und Drain bereitgestellt ist.
  • Ferner ist aus der JP 2003-224 274 A eine Halbleitereinrichtung und ein Verfahren zu deren Herstellung bekannt, bei der zur Analyse des Mechanismus eines Ladungsfallenphänomens und zur Unterdrückung einer Vth-Schwankung die Dicke eines Siliziumnitridfilms und eines zweiten Siliziumoxidfilms so festgelegt ist, dass eine Anzahl von an dem Übergang zwischen einem ersten Siliziumoxidfilm und dem Siliziumnitridfilm akkumulierten Ladungen größer ist als diejenige von in dem Siliziumnitridfilm akkumulierten Fehlstellen.
  • Außerdem offenbart die US 2002/0 167 046 A1 einen nach dem Graben-Gate-Prinzip angeordneten Transistor, bei dem ein Gateisolationsfilm auf einer inneren Wand eines Grabens ausgeformt ist. Der Gateisolationsfilm beinhaltet einen ersten Abschnitt, der sich auf einer Wand des Grabens befindet, und einen zweiten Abschnitt, der sich auf oberen und unteren Abschnitten des Grabens befindet. Der erste Abschnitt beinhaltet einen ersten Oxidfilm, einen Nitridfilm und einen zweiten Oxidfilm. Der zweite Abschnitt beinhaltet nur einen Oxidfilm und ist dicker als der erste Abschnitt.
  • Der Erfindung liegt als eine Aufgabe zugrunde, eine Halbleitervorrichtung zu schaffen, die imstande ist, die Vth-Schwankung zu verhindern.
  • Diese Aufgabe wird mit den in Anspruch 1, 8 und 9 angegebenen Maßnahmen gelöst.
  • Weitere vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der abhängigen Ansprüche.
  • Die Erfinder haben bestimmt, dass der Siliziumoxidfilm J3 auf der Seite der Gateelektrode 7 in dem ONO-Film J4, das heißt der zweite Oxidfilm als ein Verfahren zum Lösen des zuvor erwähnten Problems der verringerten Vth nützlich ist. 8 stellt die Ergebnisse der Untersuchungen der Beziehungen zwischen der Dicke des zweiten Oxidfilms und der Schwellwertspannungsänderung ΔVth der Schwellwertspannung Vth durch Ändern der Dicke des Siliziumnitridfilms J2 dar. Aus 8 ist es festzustellen, dass die Dicke des zweiten Oxidfilms innerhalb eines Bereichs von keinem praktischen Problem festgelegt werden kann, wenn er auf 4 nm oder mehr festgelegt wird, und dass die Änderung ΔVth im wesentlichen null ist, wenn die Dicke so groß wie 5 nm oder mehr festgelegt wird. Als ein Ergebnis wird es erachtet, dass die Löcher in einem Umfang von keinem praktischen Problem daran gehindert werden können, durch den zweiten Oxidfilm in dem Siliziumnitridfilm J2 eingefangen zu werden, wenn die Dicke des zweiten Oxidfilms auf 4 nm oder mehr festgelegt wird, während die Verringerung von Vth unterdrückt wird. Gleichzeitig kann ein besserer Effekt durch Festlegen der Dicke auf zum Beispiel 5 nm oder mehr festgelegt werden.
  • In dem Fall der Halbleitervorrichtung, in welcher der Abschnitt für den ONO-Film J4 in dem Gateisolationsfilm innerhalb des grabenseitigen Wandabschnitts eingeschränkt ist und in welcher der obere Abschnitt und der untere Abschnitt des Grabens innerhalb der Siliziumoxidfilme J5 und J6 eingeschränkt sind, ist die Dicke eines thermischen Oxidationsfilms, der auf der Oberfläche des Siliziumnitridfilms J2 auszubilden ist, viel kleiner als die eines thermischen Oxidfilms, der auf der Oberfläche des Siliziums auszubilden ist.
  • Unter der Annahme, dass der zweite Oxidfilm durch eine thermische Oxidation auszubilden ist, um eine Dicke von soviel wie 4 nm oder mehr, vorzugsweise 5 nm oder mehr, aufzuweisen, sind deshalb die Beziehungen der Filmdicke auf den Fällen, in welchen der thermische Oxidfilm auf der Oberfläche des Siliziums, wie zum Beispiel des oberen Abschnitts und des unteren Abschnitts des Grabens ausgebildet ist, und in welchen der thermische Oxidfilm auf der Oberfläche des Siliziumnitridfilms J2, wie zum Beispiel den grabenseitigen Wandabschnitten ausgebildet ist, untersucht worden. Die Ergebnisse sind in 9 dargestellt.
  • In dem Fall, in dem der Siliziumoxidfilm durch die thermische Oxidation auf der Oberfläche des Siliziumnitridfilms ausgebildet ist, ist die thermische Oxidation, die zum Festlegen der Dicke des Siliziumoxidfilms auf zum Beispiel 5 nm benötigt wird, ähnlich zu der zum Ausbilden eines Siliziumoxidfilms von ungefähr 260 nm auf der Siliziumoberfläche, wie es in 9 gezeigt ist. Wenn deshalb der Siliziumoxidfilm auf der Oberfläche des Siliziumnitridfilms ausschließlich durch die thermische Oxidation auszubilden ist, wird die Wärmebehandlungszeit verlängert, um eine Vogelschnabellänge A durch den Siliziumoxidfilm J2 zu verlängern, wie es in 6 gezeigt ist.
  • In dem Fall, in dem der Sourcebereich J8 des n+-Typs eine Sperrschichttiefe von zum Beispiel 0,5 Mikrometer aufweist, wird die Kanalkonzentrationsspitze durch Simulationen bei 0,63 Mikrometer geschätzt. Theoretisch beeinträchtigt jedoch die Vogelschnabellänge A Vth, wenn sie diesen Kanalkonzentrationsspitzenwert überschreitet. Die Ergebnisse der Simulationen der Beziehung zwischen der Vogelschnabellänge A und Vth haben bestätigt, dass die Kanalkonzentrationsspitze Vth beeinträchtigt, wie es geschätzt worden ist, wenn sie 0,63 Mikrometer überschreitet.
  • Deshalb sind Untersuchungen bezüglich der Beziehung zwischen der Dicke des Siliziumoxidfilms und der Vogelschnabellänge zu der Zeit durchgeführt worden, zu der der Siliziumoxidfilm durch die thermische Oxidation auf der Oberfläche des Siliziums ausgebildet worden ist. Die Ergebnisse sind in 10 dargestellt, aus welcher es festzustellen ist, dass die Dicke des Siliziumoxidfilms ungefähr 230 nm oder weniger sein muss, um die Vogelschnabellänge A auf 0,63 Mikrometer oder weniger festzulegen. Wenn deshalb der zweite Oxidfilm in dem ONO-Film J4, der an den grabenseitigen Wandabschnitten auszubilden ist, dick gemacht wird, ist es möglich, zu verhindern, dass Vth verringert wird, wenn die Löcher durch den Siliziumnitridfilm J2 eingefangen werden. Wenn jedoch die Dicke des zweiten Oxidfilms lediglich durch die thermische Oxidation vergrößert wird, schwankt Vth aufgrund der Vergrößerung der Vogelschnabellänge A. Daher kann die Vogelschnabellänge A durch Herstellen des zweiten Oxidfilms aus einer zweischichtigen Struktur, die aus einem thermischen Oxidfilm und einem CVD-Oxidfilm besteht, daran gehindert werden, zu einer Länge zum Verursachen der Schwankung von Vth vergrößert zu werden, während die Dicke des zweiten Oxidfilms beibehalten wird. Deshalb ist eine Halbleitervorrichtung gemäß einem ersten Aspekt dadurch gekennzeichnet, dass der zweite Siliziumoxidfilm (6c) aus Filmen einer zweischichtigen Struktur besteht, die einen thermischen Oxidationsfilm, der auf der Oberfläche des Siliziumnitridfilms (6b) ausgebildet ist, und einen CVD-Oxidfilm besteht, der über dem thermischen Oxidationsfilm ausgebildet ist, und dadurch, dass die Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 4 nm bis 30 nm festgelegt ist.
  • Daher besteht der zweite Siliziumoxidfilm aus den Filmen der zweischichtigen Struktur des thermischen Oxidationsfilms und des CVD-Oxidfilms. Weiterhin ist die Gesamtdicke der Filme der zweischichtigen Struktur auf 4 nm oder mehr festgelegt. Es ist deshalb möglich, zu verhindern, dass Vth aufgrund des Ladungseinfangphänomens in einem Umfang von keinem praktischen Problem verringert wird, und zu verhindern, dass Vth aufgrund der Vergrößerung der Vogelschnabellänge durch den zweiten Siliziumoxidfilm schwankt. Es ist deshalb möglich, zu verhindern, dass das Element durch die Konzentration eines elektrischen Stroms an Teilen von Zellen beschädigt wird.
  • Vorzugsweise wird in diesem Fall gemäß einem zweiten Aspekt die Gesamtdicke der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt. Dann kann der vorhergehende Effekt wirksamer erzielt werden.
  • Gemäß einem dritten Aspekt ist die Gesamtdicke der zweischichtigen Struktur auf einen Wert von 4 nm bis 10 nm festgelegt. Durch derartiges Festlegen der Dicke des zweiten Siliziumoxidfilms (6c) auf 10 nm oder weniger ist es möglich, eine Filmausbildungsstreuung des zweiten Siliziumoxidfilms (6c) zu unterdrücken.
  • Gemäß einem vierten Aspekt wird in einem Fall, in dem das Halbleiterelement ein Element mit einem n-Kanal ist, die Gesamtdicke der zweischichtigen Struktur auf einen Wert von 5 nm bis 10 nm festgelegt.
  • Daher kann in einem Fall, in dem das Halbleiterelement das Element mit einem n-Kanal ist, der Effekt, der in dem ersten Aspekt definiert ist, durch Festlegen der Dicke des zweiten Siliziumoxidfilms (6c) auf 5 nm oder mehr besser erzielt werden und kann die Filmausbildungsstreuung des zweiten Siliziumoxidfilms (6c) durch Festlegen der Dicke des zweiten Siliziumoxidfilms (6c) auf 10 nm oder weniger unterdrückt werden.
  • Gemäß einem fünften Aspekt wird in einem Fall, in dem das Halbleiterelement ein Element mit einem p-Kanal ist, die Gesamtdicke der zweischichtigen Struktur auf einen Wert von 4 nm bis 6 nm festgelegt.
  • Daher kann in einem Fall, in dem das Halbleiterelement das Element mit einem p-Kanal ist, durch Festlegen der Dicke des zweiten Siliziumoxidfilms (6c) auf einen Wert von 6 nm oder weniger verhindert werden, dass heiße Elektronen in dem zweiten Siliziumoxidfilm (6c) bleiben. Deshalb ist es möglich, zu verhindern, dass der zweite Siliziumoxidfilm (6c) mit den heißen Elektronen geladen wird, um dadurch zu verhindern, dass Vth schwankt.
  • Gemäß einem sechsten Aspekt wird in dem zweiten Siliziumoxidfilm (6c), der derart aufgebaut ist, in einem Fall, in dem das Halbleiterelement ein IGBT ist, der Oxidfilm auf eine Dicke von 2,5 nm bis 6 nm festgelegt und besteht der Rest aus dem CVD-Oxidfilm, so dass die Filme der zweischichtigen Struktur den thermischen Oxidfilm, von dem eine Dicke auf 2,5 nm bis 6 nm festgelegt ist, aufweisen. Gemäß einem siebten Aspekt wird in einem Fall, in dem das Halbleiterelement ein MOS-Transistor ist, der Oxidfilm auf eine Dicke von 1,5 nm bis 4 nm festgelegt und besteht der Rest aus dem CVD-Oxidfilm, so dass die Filme der zweischichtigen Struktur den thermischen Oxidfilm, von dem eine Dicke auf 1,5 nm bis 6 nm festgelegt ist, aufweisen.
  • Es ist bevorzugt, dass die Halbleitervorrichtung, wie sie in den ersten bis siebten Aspekten dargelegt ist, an einer Halbleitervorrichtung angewendet wird, bei welcher der Gateisolationsfilm (6) aus einem ONO-Film lediglich auf der Seitenfläche eines Grabens (5) besteht, aber in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens aus Siliziumoxidfilmen (6d und 6e) besteht, wie es in dem achten Aspekt definiert ist.
  • Gemäß einem neunten Aspekt ist ein Verfahren zum Ausbilden einer Halbleitervorrichtung dadurch gekennzeichnet, dass der Schritt eines Ausbildens des zweiten Siliziumoxidfilms (6c) den Schritt eines Ausbildens eines thermischen Oxidfilms auf der Oberfläche des Siliziumnitridfilms (6b) und den Schritt eines Ausbildens eines CVD-Oxidfilms über dem thermischen Oxidfilm aufweist, und der zweite Siliziumoxidfilm (6c) aus Filmen einer zweischichtigen Struktur besteht, die den thermischen Oxidfilm und den CVD-Oxidfilm aufweist, und die Dicken des thermischen Oxidfilms und des CVD-Oxidfilms derart hergestellt werden, dass die Gesamtdichte der Filme der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt ist.
  • Gemäß einem zehnten Aspekt ist das Verfahren dadurch gekennzeichnet, dass der Schritt eines Ausbildens des zweiten Siliziumoxidfilms (6c) den Schritt eines Ausbildens eines CVD-Oxidfilms auf der Oberfläche des Siliziumnitridfilms (6b) und den Schritt eines Ausbildens eines thermischen Oxidfilms über dem CVD-Oxidfilm aufweist, der zweite Siliziumoxidfilm (6c) aus Filmen einer zweischichtigen Struktur besteht, die den thermischen Oxidfilm und den CVD-Oxidfilm aufweisen, und die Dicken des thermischen Oxidfilms und des CVD-Oxidfilms derart hergestellt sind, dass die Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt ist.
  • Wie es auf diese Weise definiert ist, kann eine Halbleitervorrichtung erzielt werden, die die Effekte des ersten Aspekts aufweist.
  • Die Erfindung wird nachstehend anhand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert.
  • Es zeigt:
  • 1 eine Darstellung einer Schnittstruktur einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung;
  • 2A bis 2H Darstellungen eines Verfahrens zum Herstellen der Halbleitervorrichtung, die in 1 gezeigt ist;
  • 3 eine Darstellung der Beziehung zwischen der Dicke des zweiten Siliziumoxidfilms 6c und der Änderung ΔVth von Vth in dem Fall eines Elements mit einem p-Kanal;
  • 4 eine Korrelationsdarstellung der Beziehung zwischen dem zweiten Siliziumoxidfilm und der Vth-Schwankung in dem Fall des Elements mit einem p-Kanal.
  • 5A und 5B Energiebanddiagramme der Nachbarschaften des Gateisolationsfilms 6 in dem Fall der Dicke des zweiten Siliziumoxidfilms 6c von 5,5 nm bzw. 8 nm;
  • 6 eine Darstellung einer Schnittstruktur der Halbleitervorrichtung im Stand der Technik;
  • 7 ein Energiebanddiagramm des Falls, in welchem ein ONO-Film als ein Gateisolationsfilm einer Leistungsvorrichtung mit einem Grabengate verwendet wird;
  • 8 ein Korrelationsdiagramm der Beziehung zwischen der Dicke des zweiten Oxidfilms und der Änderung ΔVth von Vth;
  • 9 ein Korrelationsdiagramm der Beziehung zwischen Filmdicken der Fälle, in welchen ein thermischer Oxidfilm auf einer Oberfläche aus Silizium und auf der Oberfläche des Siliziumnitridfilms ausgebildet ist; und
  • 10 ein Korrelationsdiagramm von Verhältnissen zwischen einer Siliziumoxidfilmdicke auf der Oberfläche von Silizium und einer Vogelschnabellänge.
  • Ausführungsbeispiele der Erfindung werden unter Bezugnahme auf die beiliegende Zeichnung beschrieben. Zwischen den folgenden einzelnen Ausführungsbeispielen sind die gegenseitig identischen oder äquivalente Abschnitte mit den gleichen Bezugszeichen bezeichnet.
  • Nachstehend erfolgt die Beschreibung eines ersten Ausführungsbeispiels der Erfindung.
  • 1 zeigt eine Schnittstruktur einer Halbleitervorrichtung gemäß einem Ausführungsbeispiel der Erfindung. Diese Halbleitervorrichtung ist derart hergestellt, dass sie Transistoren, die eine Grabengatestruktur aufweisen, wie zum Beispiel einen Leistungs-MOSFET, IGBT oder dergleichen, beinhaltet. Jedoch wird die Vorrichtung in einem Fall beschrieben, in welchem die Transistoren Elemente mit einem n-Kanal sind.
  • In 1 ist über einem Siliziumsubstrat 1 eines n+-Typs oder eines p+-Typs eine Driftschicht eines n–-Typs ausgebildet, über welcher eine Basisfläche 3 eines p-Typs zum Festlegen eines Kanalbereichs ausgebildet ist. An dem Mittenabschnitt in diesem Basisbereich 3 des p-Typs ist eine Bodyschicht 3a des p-Typs ausgebildet, auf deren Oberflächenabschnitt ein Kontaktbereich 3b eines p+-Typs ausgebildet ist. Weiterhin ist ein Sourcebereich 4 des n+-Typs in dem Oberflächenschichtabschnitt des Basisbereichs 3 des p-Typs ausgebildet und dieses Siliziumsubstrat 1, diese Driftschicht 2 des n–-Typs, dieser Basisbereich 3 des p-Typs und dieser Sourcebereich 4 des n+-Typs bilden das Halbleitersubstrat. In diesem Halbleitersubstrat ist ein Graben 5 ausgebildet, welcher die Driftschicht 2 des n–-Typs über den Sourcebereich 4 des n+-Typs und den Basisbereich 3 des p-Typs erreicht und ist ein Gateisolationsfilm 6 auf der Innenwand des Grabens 5 ausgebildet. Der Gateisolationsfilm 6 weist eine geschichtete Schicht, die auf einem Seitenwandabschnitt des Grabens 5 ausgebildet ist und aus einem Siliziumoxidfilm (oder einem ersten Oxidfilm) 6a besteht, einen Siliziumnitridfilm 6b und einen Siliziumoxidfilm (oder einen zweiten Oxidfilm) 6c besteht, und Siliziumoxidfilme 6b und 6e auf, die in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens 5 ausgebildet sind. Für einen IGBT weist der Siliziumoxidfilm 6a eine Dicke von 50 bis 100 nm, wie z. B. ungefähr 80 nm auf. Für einen MOS-Transistor weist der Siliziumoxidfilm 6a im allgemeinen eine Dicke von 50 bis 70 nm, wie z. B. 60 nm auf.
  • Der Siliziumnitridfilm 6b ist derart festgelegt, dass er in beiden der Fälle des IGBT und des MOS-Transistors eine Dicke von 5 bis 10 nm, wie z. B. 8 nm, aufweist.
  • Der Siliziumoxidfilm 6c ist derart aufgebaut, dass er eine zweischichtige Struktur eines Abschnitts, der aus einem thermischen Oxidfilm ausgebildet ist, und eines Abschnitts aufweist, der aus einem CVD-Oxidfilm ausgebildet ist. In dem Fall des IGBT ist weiterhin die gesamte Filmdicke der zweischichtigen Struktur auf ungefähr 4 bis 30 nm, wie zum Beispiel 7 bis 8 nm durch Geben des thermischen Oxidfilms ungefähr 1,5 bis 4 nm und durch Geben des CVD-Oxidfilms den Rest von 1 bis 29 nm, wie zum Beispiel 5 bis 6 nm, festgelegt. Andererseits ist der Siliziumnitridfilm 6b derart ausgebildet, dass sein oberes Ende über der Grenze zwischen dem Basisbereich des p-Typs und dem Sourcebereich 4 des n+-Typs positioniert ist und sein unteres Ende unter der Grenze zwischen dem Basisbereich 3 des p-Typs und der Driftschicht 2 des n–-Typs positioniert ist und die Siliziumoxidfilme 6d und 6e, die in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens 5 ausgebildet sind, dicker als die geschichtete Filme gemacht sind, die auf dem Seitenwandabschnitt des Grabens 5 ausgebildet sind.
  • Auf der Oberfläche des Gateisolationsfilms 6 in dem Graben 5 ist andererseits eine Gateelektrode 7 ausgebildet, welche aus dotiertem Polysilizium besteht. Über dem Basisbereich des p-Typs und dem Sourcebereich 4 des n+-Typs ist als die Gateelektrode 7 bedeckend ein Zwischenschicht-Isolationsfilm 8 ausgebildet, welcher aus BPSG oder dergleichen besteht. Eine Sourceelektrode 9, die aus Al besteht, ist durch Kontaktlöcher elektrisch mit dem Basisbereich 3 des p-Typs und dem Sourcebereich 4 des n+-Typs verbunden, die in diesem Zwischenschicht-Isolationsfilm 8 ausgebildet sind. Auf der Rückseite des Siliziumsubstrats 1 ist weiterhin eine Rückseiten-Metallelektrode 10 ausgebildet, welche aus Al besteht.
  • Auf diese Weise ist der Transistor aufgebaut, der die Grabengatestruktur aufweist, bei welcher der Abschnitt, der zu dem Basisbereich 3 des p-Typs gehört und auf der Seitenfläche des Grabens 5 positioniert ist, das heißt der Abschnitt, der an den geschichteten Film angrenzt, der auf der Innenwand des Grabens 5 ausgebildet ist, und aus dem Siliziumoxidfilm 6a, dem Siliziumnitridfilm 6b und dem Siliziumoxidfilm 6c besteht, in dem Kanalbereich hergestellt.
  • In dieser Struktur besteht der Abschnitt, der zu dem Gateisolationsfilm 6 gehört und auf der Seitenfläche des Grabens 5 positioniert ist, aus dem geschichteten Film, der aus dem Siliziumoxidfilm 6a, dem Siliziumnitridfilm 6b und dem Siliziumoxidfilm 6c besteht. In dem vorliegenden Ausführungsbeispiel ist jedoch der Siliziumoxidfilm 6c auf 4 nm oder mehr, vorzugsweise 5 nm oder mehr, festgelegt. Innerhalb mindestens des Bereichs von keinem praktischen Problem ist es deshalb durch den Siliziumoxidfilm 6c möglich, zu verhindern, dass die Löcher von dem Siliziumnitridfilm 6b eingefangen werden, um dadurch zu verhindern, dass Vth durch das Ladungseinfangphänomen verringert wird. Weiterhin kann der Effekt des Siliziumoxidfilms 6c durch Festlegen des Siliziumoxidfilms 6c auf 5 nm oder mehr wirksamer erzielt werden.
  • Als Ergebnis wird Vth durch das Ladungseinfangphänomen derart verringert, dass verhindert werden kann, dass das Element durch die Konzentration des elektrischen Stroms in einer Teilzelle beschädigt wird.
  • Als nächstes wird ein Verfahren zum Herstellen der bis hierin beschriebenen Halbleitervorrichtung unter Bezugnahme auf die 2A bis 2H beschrieben.
  • Zuallererst wird in dem Schritt, der in 2A gezeigt ist, ein Siliziumsubstrat 1 des p+-Typs oder des n+-Typs vorbereitet und wird die Driftschicht 2 des n–-Typs durch ein epitaktisches Aufwachsen über diesem Siliziumsubstrat 1 ausgebildet. Als nächstes werden der Basisbereich 3 des p-Typs und der Sourcebereich 4 des n+-Typs durch eine Ionenimplantation und eine thermische Diffusion aufeinanderfolgend auf einem vorbestimmten Bereich der Driftschicht 2 des n–-Typs ausgebildet. Zu diesem Zeitpunkt wird die Tiefe des Basisbereichs 3 des p-Typs für den Fall des IGBT auf 2 bis 3 Mikrometer und für den Fall des MOSFET auf 1 bis 2 Mikrometer festgelegt und wird die Tiefe des Sourcebereichs n+-Typs für sowohl den Fall des IGT als auch den Fall des MOSFET auf 0,5 Mikrometer festgelegt. Als nächstes wird in dem Schritt, der in 2B gezeigt ist, eine Öffnung durch Abscheiden des Siliziumoxidfilms 10 als ein erstes Maskenmaterial durch das CVD-Verfahren und dann Mustern des Siliziumoxidfilms 10 durch Photolithographie und ein Trockenätzverfahren in dem Siliziumoxidfilm 10 ausgebildet. Nachfolgend wird der Graben 5, der die Driftschicht 2 des n–-Typs über den Sourcebereich 4 des n+-Typs und den Basisbereich 3 des p-Typs erreicht, durch ein anisotropes Ätzverfahren unter Verwendung des gemusterten Siliziumoxidfilms 10 als eine Maske ausgebildet. Zu diesem Zeitpunkt wird die Grabentiefe für den Fall des IGBT auf 4 bis 6 Mikrometer und für den Fall des MOSFET auf 1 bis 3 Mikrometer festgelegt.
  • Als nächstes wird in dem Schritt, der in 2C gezeigt ist, das Silizium in dem Graben 5 durch ein chemisches Trockenätzverfahren unter Verwendung von CF4- und O2-Gasen um ungefähr 0,1 Mikrometer isotrop weggeätzt. Dann wird ein Opferoxidfilm von ungefähr 50 bis 100 nm durch eine thermische Oxidation in der Atmosphäre von H2O oder O2 ausgebildet. Danach wird die Ätzbeschädigung entfernt und werden die Eckabschnitte des Grabens 5 durch Entfernen des Opferoxidfilms durch ein Nassätzverfahren unter Verwendung von verdünnter Fluorwasserstoffsäure abgerundet.
  • Zu diesem Zeitpunkt kann ebenso die Ätzzeit auf die festgelegt sein, für welche lediglich der Opferoxidfilm entfernt wird. Wenn jedoch die Ätzzeit auf die festgelegt ist, für welche beide des Opferoxidfilms und des Grabenmaskierungs-Siliziumoxidsfilms 10 entfernt werden, kann der Grabenmaskierungs-Siliziumoxidfilm 10 gleichzeitig weggeätzt werden.
  • Danach wird der Siliziumoxidfilm 6a durch eine thermische Oxidation in der Atmosphäre von H2 oder O2 derart ausgebildet, dass er eine Dicke von 50 bis 100 nm, wie zum Beispiel 80 nm, in dem Fall des IGBT, und eine Dicke von 50 bis 70 Mikrometer, wie zum Beispiel 60 nm, in dem Fall des MOS aufweist.
  • Als nächstes wird in dem Schritt, der in 2D gezeigt ist, der Siliziumnitridfilm 6b von zum Beispiel 10 bis 20 nm durch ein LPCVD-Verfahren ausgebildet. Diese Filmdicke nimmt einen derartigen Wert an, der die Verringerung zu der Zeit berücksichtigt, wenn der Siliziumoxidfilm 6c später ausgebildet wird, und ist derart festgelegt, dass der Siliziumnitridfilm 6b eine Filmdicke von 5 bis 10 nm aufweisen kann, wenn die Halbleitervorrichtung fertiggestellt ist.
  • Als nächstes wird in einem Schritt, der in 2E gezeigt ist, der Siliziumoxidfilm 6a durch ein anisotropes Trockenätzverfahren unter Verwendung von CVF4- und O2-Gassystemen derart teilweise freigelegt, dass die Abschnitte eines Siliziumnitridfilms 7d, wie sie in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens 5 positioniert sind, entfernt werden, während der Abschnitt verbleibt, der auf dem Seitenwandabschnitt des Grabens 5 positioniert ist.
  • Als nächstes wird in dem Schritt, wie er in 2F gezeigt ist, ein Abschnitt des Siliziumoxidfilms 6c durch eine thermische Oxidation in einer H2O- oder O2-Atmosphäre bei 950°C über dem Siliziumnitridfilm 6b ausgebildet. Zu diesem Zeitpunkt werden in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens 5, von welchem der Siliziumnitridfilm 7b entfernt worden ist, die Siliziumoxidfilme 6d und 6e, welche größere Dicken als die über dem Siliziumnitridfilm 7b aufweisen, durch die thermische Oxidation ausgebildet. Damit die Siliziumoxidfilme 6d und 6e nicht übermäßig große Dicken aufweisen, wird deshalb die thermische Oxidationszeit festgelegt, um die Dicke des Siliziumoxidfilms 6c einzustellen.
  • Mittels dieser thermischen Oxidation weist insbesondere der Siliziumoxidfilm 6c eine Dicke von ungefähr 2,5 bis 5 nm in dem Fall des IGBT und von ungefähr 1,5 bis 4 nm in dem Fall des MOS-Transistors auf. Als Ergebnis weisen die Siliziumoxidfilme 6d und 6e Dicken von ungefähr 250 nm in dem Fall des IGBT und von ungefähr 120 bis 140 nm in dem Fall des MOS-Transistors auf.
  • Hierbei müssen in dem Fall, dass die Kanalkonzentrationsspitze 0,6 Mikrometer ist, wie es in 10 gezeigt ist, die Dicken der thermischen Oxidfilme, die auf der Siliziumoberfläche auszubilden sind, ungefähr 230 nm sein, so dass verhindert werden kann, dass eine Vogelschnabellänge übermäßig lang wird, obgleich sie sich in Übereinstimmung mit der Grabentiefe oder Position des Kanalbereichs ändern, die in Übereinstimmung mit der Grabentiefe festgelegt werden. Deshalb werden die Dicken der thermischen Oxidfilme, die auf dem Siliziumsubstrat auszubilden sind, in Übereinstimmung mit der Grabentiefe oder dergleichen geeignet eingestellt.
  • Danach werden die verbleibenden Abschnitte des Siliziumoxidfilms 6c durch Ausbilden des CVD-Oxidfilms auf ungefähr 5 nm unter Verwendung einer CVD-Vorrichtung ausgebildet. Als Ergebnis weist der Siliziumoxidfilm 6c eine Dicke von ungefähr 7 bis 8 nm auf.
  • Zu diesem Zeitpunkt können die zuvor erwähnten Effekte erzielt werden, wenn die Gesamtheit der Dicken des Siliziumoxidfilms 6c innerhalb eines Bereichs von 4 nm bis 30 nm ist, wie es zuvor beschrieben worden ist. Innerhalb dieses Bereichs kann daher die Dicke des Siliziumoxidfilms 6c beliebig geändert werden. Wenn diese Dicke größer wird, wird die Filmausbildungsstreuung (oder die Grobheit der Oberfläche) des Siliziumoxidfilms 6c größer. Deshalb ist es in dem Fall, dass die Filmausbildungsstreuung auf einem vorbestimmten Wert oder weniger zu halten ist, bevorzugt, die Filmdicke entsprechend zu halten. In dem Fall, dass die Filmausbildungsstreuung des Siliziumoxidfilms 6c innerhalb ungefähr zum Beispiel ±1 nm gehalten wird, ist es ratsam, dass die Gesamtheit der Filmdicken des Siliziumoxidfilms 6c 10 nm oder weniger ist.
  • Als nächstes wird in dem Schritt, der in 2G gezeigt ist, ein dotierter Polysiliziumfilm 11 zum Ausbilden der Gateelektrode 7 durch das LPCVD-Verfahren ausgebildet, und dann zu einer vorbestimmten Dicke zurückgeätzt. Hierbei wird der dotierte Polysiliziumfilm 11 abgeschieden, aber kann ebenso mit Störstellen dotiert werden.
  • Als nächstes wird in dem Schritt, der in 2H gezeigt ist, die Gateelektrodenschicht 7 durch Mustern des dotierten Polysiliziumfilms 11 ausgebildet.
  • Obgleich der vorhergehende Herstellungsschritt nicht gezeigt ist, wird eine Bodyschicht des p-Typs durch Durchführen einer Ionenimplantation und einer thermischen Diffusion unter Verwendung einer erwünschten Maske ausgebildet. Kontaktabschnitte des p+-Typs werden ebenso durch ein ähnliches Verfahren ausgebildet. Es wird ferner das Ausbilden des Zwischenschicht-Isolationsfilms 8 durch das CVD-Verfahren, der Kontaktlöcher in dem Zwischenschicht-Isolationsfilm 8 durch die Photolithographie und das anisotrope Ätzverfahren und der Elektroden, wie zum Beispiel der Sourceelektrode 9, durch das Zerstäubungsverfahren durchgeführt. Dann wird die Dicke des Siliziumsubstrats 11 durch Polieren seiner Rückseite verringert und werden Metallelektroden auf der Rückseite ausgebildet, um dadurch die Halbleitervorrichtung fertig zu stellen, welche mit einem Transistor mit einem Grabengate ausgestattet ist, wie es in 1 gezeigt ist.
  • Wie es hier zuvor beschrieben worden ist, wird der Siliziumoxidfilm 6c auf eine Dicke von 5 nm festgelegt und wird derart hergestellt, dass er eine zweischichtige Struktur der thermischen Oxidfilme und des CVD-Oxidfilms aufweist. Es ist deshalb möglich, zu verhindern, dass Vth durch das Ladungseinfangphänomen verringert wird und dass Vth aufgrund der Verlängerung der Vogelschnabellänge durch den Siliziumoxidfilm 6d schwankt. Es ist deshalb möglich, zu verhindern, dass das Element durch die Konzentration des elektrischen Stroms in Teilen von Zellen beschädigt wird.
  • Zum Beweis ist ein Gatevorspannungstest bei einer Testtemperatur von 150°C und einer an das Gate angelegten Spannung von 50 V ohne irgendeinen Abfall von Vth durchgeführt worden. Die zuvor erwähnten Effekte können aus diesem experimentellen Ergebnis bestätigt werden.
  • Nachstehend erfolgt die Beschreibung eines zweiten Ausführungsbeispiels der Erfindung.
  • Das vorhergehende erste Ausführungsbeispiel ist bezüglich des Falls beschrieben worden, in welchem der Transistor mit einem Grabengate das Element mit einem n-Kanal ist, aber das vorliegende Ausführungsbeispiel wird bezüglich des Falls beschrieben, in welchem der Transistor das Element mit einem p-Kanal ist. Hierbei ist die Struktur, in welcher der Transistor ein Element mit einem p-Kanal ist, ähnlich zu dem des Schnitts, der in 1 gezeigt ist, und die Leitfähigkeitstypen der einzelnen Abschnitte sind lediglich umgekehrt, so dass die Beschreibung bezüglich der Struktur weggelassen wird.
  • Wie es zuvor beschrieben worden ist, weisen der Fall, in welchem der Transistor das Element mit einem n-Kanal ist, und der Fall, in welchem der gleiche das Element mit einem p-Kanal ist, grundsätzlich ähnliche Strukturen auf. Deshalb kann eine ähnliche Beschreibung bezüglich der Dicke des Siliziumoxidfilms 6c durchgeführt werden. In dem Fall eines Elements mit einem p-Kanal sind genauer gesagt die Untersuchungsergebnisse der Beziehungen zwischen der Dicke des Siliziumnitridfilms 6c und der Änderung ΔVth von Vth in 3 dargestellt. Deshalb kann die Schwankung von Vth durch Festlegen der Dicke des Siliziumoxidfilms 6c auf 4 nm oder mehr, vorzugsweise 5 nm oder mehr, innerhalb eines Bereichs von keinem praktischen Problem gehalten werden.
  • In dem Fall des Elements mit einem p-Kanal haben jedoch die Untersuchungen der Beziehungen zwischen dem Siliziumnitridfilm 6b und der Schwankung von Vth die Beziehungen bestätigt, die in 4 dargestellt sind. Die Schwankung von Vth ist klein, wie es gezeigt ist, wenn die Dicke des zweiten Siliziumoxidfilms 6c innerhalb eines Bereichs von 6 nm oder weniger ist, aber groß, wenn die gleiche 6 nm überschreitet. Dies wird unter Bezugnahme auf 5 begründet.
  • Die 5A und 5B zeigen Energiebanddiagramme nahe des Gateisolationsfilms 6 von den Fällen, in welchen die Dicke des Siliziumoxidfilms 6c auf 5,5 nm bzw. 8 nm festgelegt ist.
  • Wenn ein Avalanche-Durchbruch auftritt, wenn eine rückwärts gerichtete Vorspannung zwischen der Sourceelektrode 9 und der Rückseiten-Metallelektrode 10 angelegt wird, werden heiße Löcher und heiße Elektronen derart erzeugt, dass die heißen Elektronen in den Siliziumnitridfilm 6b injiziert werden. Dann gehen die heißen Elektronen, die in den Siliziumnitridfilm 6b injiziert worden sind, zu dem Siliziumoxidfilm 6c, wenn dieser Film 6c dünn ist, so dass die heißen Elektronen nicht in dem Siliziumnitridfilm 6b bleiben, um dadurch keine Ladung zu bewirken. In dem Fall, in dem der Siliziumoxidfilm 6c dick ist, kommen die heißen Elektronen, die in den Siliziumnitridfilm 6b geflossen sind, im Gegensatz nicht außerhalb des Siliziumoxidfilms 6c, so dass sie in dem Siliziumnitridfilm 6b bleiben, um dadurch die Ladung zu bewirken. Als Ergebnis schwankt Vth durch diese Ladung.
  • Wenn diese Schwankung von Vth auftritt, können die Charakteristiken des Transistors unerwünscht geändert werden. In dem Fall, dass der Transistor ein Element mit einem p-Kanal ist, ist es deshalb bevorzugt, die Dicke des Siliziumoxidfilms 6c auf 6 nm oder weniger festzulegen.
  • Daher ist es möglich, zu verhindern, dass die heißen Elektronen in dem Siliziumoxidfilm 6c bleiben. Daher kann verhindert werden, dass der Siliziumoxidfilm 6c mit den heißen Elektronen geladen wird, um dadurch zu verhindern, dass Vth schwankt.
  • Nachstehend erfolgt die Beschreibung eines dritten Ausführungsbeispiels der Erfindung.
  • In dem vorhergehenden ersten Ausführungsbeispiel wird der Siliziumoxidfilm 6c in dem Schritt, der in 2F gezeigt ist, durch Durchführen des Schritts eines Ausbildens des CVD-Oxidfilms nach dem Schritt eines Ausbildens des thermischen Oxidfilms auf der Oberfläche des Siliziumnitridfilms 6b ausgebildet. Jedoch können diese Schritte ebenso umgekehrt werden. Genauer gesagt kann der Siliziumoxidfilm 6c durch Durchführen des Schritts eines Ausbildens des thermischen Oxidfilms nach dem Schritt eines Ausbildens des CVD-Oxidfilms auf der Oberfläche des Siliziumnitridfilms 6b ausgebildet werden.
  • In diesem Fall wird die gesamte Form des Siliziumoxidfilms 6c geringfügig unterschiedlich zu der des Falls des ersten Ausführungsbeispiels, aber die grundlegenden Leistungsmerkmale werden von denjenigen des ersten Ausführungsbeispiels nicht geändert.
  • Nachstehend erfolgt die Beschreibung von anderen Ausführungsbeispielen der Erfindung.
  • Das vorhergehende Ausführungsbeispiel hat den Transistor spezifiziert, der eine Grabengatestruktur mit einem n-Kanal aufweist. Jedoch ist es natürlich, dass die Erfindung ebenso an einem Typ mit einem p-Kanal angewendet werden kann, bei welchem die einzelnen strukturellen Komponenten den umgekehrten Leitfähigkeitstyp aufweisen.
  • Weiterhin ist das vorhergehende Ausführungsbeispiel bezüglich der Halbleitervorrichtung beschrieben worden, in welcher der Siliziumnitridfilm 6b in dem ONO-Film durch Durchführen lediglich auf dem Seitenwandabschnitt des Grabens 5 der Ätzbehandlung belassen wird. Jedoch kann die Erfindung ebenso an der Halbleitervorrichtung angewendet werden, bei welcher der Siliziumnitridfilm 6b in dem oberen Abschnitt und dem unteren Abschnitt des Grabens 5 belassen wird. In diesem Fall muss es nicht berücksichtigt werden, dass die Dicken der Siliziumoxidfilme 6d und 6e in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens 5 vergrößert werden. Nichtsdestotrotz können die zuvor erwähnten Effekte durch Halten der Dicken mit dem Siliziumoxidfilm 6c der zweischichtigen Struktur erzielt werden.
  • Wie es zuvor beschrieben worden ist, wird erfindungsgemäß auf der Oberfläche eines Siliziumnitridfilms ein thermischer Oxidfilm ausgebildet, über welchem dann ein CVD-Oxidfilm ausgebildet wird, um einen Siliziumoxidfilm aus Filmen einer zweischichtigen Struktur vorzusehen. Weiterhin wird die Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt. Daher wird der Siliziumoxidfilm zu den Filmen einer zweischichtigen Struktur des thermischen Oxidfilms und des CVD-Oxidsfilms gemacht, um dadurch die Dicke des Siliziumoxidfilms zu erzielen. Als Ergebnis ist es möglich, zu verhindern, dass eine Schwellwertspannung durch ein Ladungseinfangphänomen verringert wird, und zu verhindern, dass die Schwellwertspannung aufgrund der Vergrößerung der Vogelschnabellänge durch den Siliziumoxidfilm schwankt.

Claims (9)

  1. Halbleitervorrichtung, die ein Halbleiterelement aufweist, das eine isolierte Gatestruktur aufweist, bei welcher ein Gateisolationsfilm (6), der einen ONO-Film aufweist, der aus einem ersten Siliziumoxidfilm (6a), einem Siliziumnitridfilm (6b) und einem zweiten Siliziumoxidfilm (6c) besteht, auf der Seitenfläche eines Grabens (5) ausgebildet ist, der auf einer Fläche eines Halbleitersubstrats (1 bis 4) ausgebildet ist, und bei welcher eine Gateelektrode (7) auf der Oberfläche des Gateisolationsfilms (6) in dem Graben (5) ausgebildet ist, wobei der zweite Siliziumoxidfilm (6c) Filme einer zweischichtigen Struktur aufweist, die entweder einen thermischen Oxidfilm, der auf der Oberfläche des Siliziumnitridfilms (6b) ausgebildet ist, und einen CVD-Oxidfilm, der über dem thermischen Oxidfilm ausgebildet ist, oder einen CVD-Film, der auf der Oberfläche des Siliziumnitridfilms (6b) ausgebildet ist, und einen thermischen Oxidfilm, der über dem CVD-Film ausgebildet ist, aufweist, dadurch gekennzeichnet, dass eine Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 4 nm bis 30 nm festgelegt ist; und der Gateisolationsfilm (6) lediglich auf der Seitenfläche des Grabens (5) aus dem ONO-Film besteht, aber in dem oberen Abschnitt und dem unteren Abschnitt des Grabens (5) aus Siliziumoxidfilmen (6d und 6e) besteht, und die Siliziumoxidfilme (6d und 6e), die in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens (5) positioniert sind, dicker als der ONO-Film sind, der auf der Seitenfläche des Grabens (5) positioniert ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Gesamtdicke der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt ist.
  3. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass eine Gesamtdicke der zweischichtigen Struktur auf einen Wert von 4 nm bis 10 nm festgelegt ist.
  4. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass in dem Fall, dass das Halbleiterelement ein Element mit einem n-Kanal ist, eine Gesamtdicke der zweischichtigen Struktur auf einen Wert von 5 nm bis 10 nm festgelegt ist.
  5. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass in dem Fall, dass das Halbleiterelement ein Element mit einem p-Kanal ist, eine Gesamtdicke der zweischichtigen Struktur auf einen Wert von 4 nm bis 6 nm festgelegt ist.
  6. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass in dem Fall, dass das Halbleiterelement ein IGBT ist, die Filme der zweischichtigen Struktur den thermischen Oxidfilm, von dem eine Dicke auf 2,5 nm bis 6 nm festgelegt ist, aufweisen.
  7. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass in dem Fall, dass das Halbleiterelement ein MOS-Transistor ist, die Filme der zweischichtigen Struktur den thermischen Oxidfilm, von dem eine Dicke auf 1,5 nm bis 4 nm festgelegt ist, aufweisen.
  8. Verfahren zum Herstellen einer Halbleitervorrichtung, die ein Halbleiterelement aufweist, das eine isolierte Gatestruktur aufweist, in welcher ein Gateisolationsfilm (6), der einen ONO-Film aufweist, der aus einem ersten Siliziumoxidfilm (6a), einem Siliziumnitridfilm (6b) und einem zweiten Siliziumoxidfilm (6c) besteht, auf der Seitenfläche eines Grabens (5) ausgebildet ist, der auf einer Fläche eines Halbleitersubstrats (1 bis 4) ausgebildet ist, und in welcher eine Gateelektrode (7) auf der Oberfläche des Gateisolationsfilms (6) in dem Graben (5) ausgebildet ist, wobei der Schritt eines Ausbildens des zweiten Siliziumoxidfilms (6c) den Schritt eines Ausbildens eines thermischen Oxidfilms auf der Oberfläche des Siliziumnitridfilms (6b) und den Schritt eines Ausbildens eines CVD-Oxidfilms über dem thermischen Oxidfilm aufweist; und der zweite Siliziumoxidfilm (6c) aus Filmen einer zweischichtigen Struktur besteht, die den thermischen Oxidfilm und den CVD-Oxidfilm aufweisen, dadurch gekennzeichnet, dass die Dicken des thermischen Oxidfilms und des CVD-Oxidfilms derart hergestellt werden, dass die Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt ist; und der Gateisolationsfilm (6) derart hergestellt wird, dass er lediglich auf der Seitenfläche des Grabens (5) aus dem ONO-Film besteht, aber in dem oberen Abschnitt und dem unteren Abschnitt des Grabens (5) aus Siliziumoxidfilmen (6d und 6e) besteht, und derart hergestellt wird, dass die Siliziumoxidfilme (6d und 6e), die in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens (5) positioniert sind, dicker als der ONO-Film gemacht sind, der auf der Seitenfläche des Grabens (5) positioniert ist.
  9. Verfahren zum Herstellen einer Halbleitervorrichtung, die ein Halbleiterelement aufweist, die eine isolierte Gatestruktur aufweist, in welcher ein Gateisolationsfilm (6), der eine ONO-Film aufweist, der aus einem ersten Siliziumoxidfilm (6a), einem Siliziumnitridfilm (6b) und einem zweiten Siliziumoxidfilm (6c) besteht, auf der Seitenfläche eines Grabens (5) ausgebildet ist, der auf einer Fläche eines Halbleitersubstrats (1 bis 4) ausgebildet ist, und in welcher eine Gateelektrode (7) auf der Oberfläche des Gateisolationsfilms (6) in dem Graben (5) ausgebildet ist, wobei der zweite Siliziumoxidfilm (6c) aus Filmen einer zweischichtigen Struktur besteht und einen thermischen Oxidfilm und einen CVD-Oxidfilm aufweist, dadurch gekennzeichnet, dass der Schritt eines Ausbildens des zweiten Siliziumoxidfilms (6c) den Schritt eines Ausbildens des CVD-Oxidfilms auf der Oberfläche des Siliziumnitridfilms (6b) und den Schritt eines Ausbildens des thermischen Oxidfilms über dem CVD-Oxidfilm aufweist; die Dicken des thermischen Oxidfilms und des CVD-Oxidfilms derart hergestellt werden, dass die Gesamtdicke der Filme der zweischichtigen Struktur auf einen Wert von 5 nm bis 30 nm festgelegt ist; und der Gateisolationsfilm (6) derart hergestellt wird, dass er lediglich auf der Seitenfläche des Grabens (5) aus dem ONO-Film besteht, aber in dem oberen Abschnitt und dem unteren Abschnitt des Grabens (5) aus Siliziumoxidfilmen (6d und 6e) besteht, und derart hergestellt wird, dass die Siliziumoxidfilme (6d und 6e), die in dem oberen Abschnitt und in dem unteren Abschnitt des Grabens (5) positioniert sind, dicker als der ONO-Film gemacht sind, der auf der Seitenfläche des Grabens (5) positioniert ist.
DE102005018638.6A 2004-04-21 2005-04-21 Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren Expired - Fee Related DE102005018638B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004125460 2004-04-21
JP2004-125460 2004-04-21
JP2005088759A JP4760081B2 (ja) 2004-04-21 2005-03-25 半導体装置及びその製造方法
JP2005-88759 2005-03-25

Publications (2)

Publication Number Publication Date
DE102005018638A1 DE102005018638A1 (de) 2005-11-10
DE102005018638B4 true DE102005018638B4 (de) 2017-06-08

Family

ID=35135567

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005018638.6A Expired - Fee Related DE102005018638B4 (de) 2004-04-21 2005-04-21 Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren

Country Status (4)

Country Link
US (1) US7622768B2 (de)
JP (1) JP4760081B2 (de)
DE (1) DE102005018638B4 (de)
IT (1) ITMI20050704A1 (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654560B1 (ko) * 2005-12-27 2006-12-05 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그 제조 방법
US8154073B2 (en) 2006-07-14 2012-04-10 Denso Corporation Semiconductor device
JP4543397B2 (ja) * 2006-08-17 2010-09-15 エルピーダメモリ株式会社 半導体装置の製造方法
US7838920B2 (en) * 2006-12-04 2010-11-23 Micron Technology, Inc. Trench memory structures and operation
US8129779B2 (en) 2007-09-03 2012-03-06 Rohm Co., Ltd. Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
JP5385567B2 (ja) * 2007-09-03 2014-01-08 ローム株式会社 半導体装置および半導体装置の製造方法
US7704383B2 (en) * 2007-10-16 2010-04-27 Honeywell Interational Inc. Portable fuel desulfurization unit
KR100940642B1 (ko) * 2007-12-28 2010-02-05 주식회사 동부하이텍 반도체 소자의 제조방법
US8252653B2 (en) 2008-10-21 2012-08-28 Applied Materials, Inc. Method of forming a non-volatile memory having a silicon nitride charge trap layer
US8198671B2 (en) 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
KR101095802B1 (ko) * 2010-01-07 2011-12-21 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법
US8143126B2 (en) 2010-05-10 2012-03-27 Freescale Semiconductor, Inc. Method for forming a vertical MOS transistor
JP5662865B2 (ja) 2010-05-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9438227B2 (en) * 2013-12-02 2016-09-06 The Hong Kong University Of Science And Technology Gate-controlled p-i-n switch with a charge trapping material in the gate dielectric and a self-depleted channel
JP6269819B2 (ja) * 2014-04-08 2018-01-31 日産自動車株式会社 半導体装置及びその製造方法
FR3019937A1 (fr) * 2014-04-11 2015-10-16 St Microelectronics Crolles 2 Procede de formation de tranchees d'isolement
CN106549056B (zh) * 2015-09-22 2019-07-30 大中积体电路股份有限公司 双栅极沟槽式功率晶体管及其制造方法
US10128368B2 (en) * 2016-01-13 2018-11-13 Sinopower Semiconductor, Inc. Double gate trench power transistor and manufacturing method thereof
CN108666361B (zh) * 2017-03-31 2022-04-12 深圳尚阳通科技有限公司 一种通孔免对位的功率器件及其制造方法
JP6929173B2 (ja) * 2017-09-13 2021-09-01 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
JP6956592B2 (ja) * 2017-10-31 2021-11-02 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
JP7151446B2 (ja) * 2018-12-12 2022-10-12 株式会社デンソー 半導体装置の製造方法
CN110739347B (zh) * 2019-10-21 2023-10-20 上海华虹宏力半导体制造有限公司 沟槽栅半导体器件及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020024092A1 (en) * 2000-08-11 2002-02-28 Herbert Palm Memory cell, memory cell arrangement and fabrication method
US20020121661A1 (en) * 1999-09-13 2002-09-05 Katsumi Nakamura Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
US20020167046A1 (en) * 2000-01-14 2002-11-14 Takaaki Aoki Semiconductor device and method for manufacturing the same
JP2003224274A (ja) * 2002-01-28 2003-08-08 Denso Corp 半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855804A (en) * 1987-11-17 1989-08-08 Motorola, Inc. Multilayer trench isolation process and structure
US5189501A (en) * 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
JP3167457B2 (ja) * 1992-10-22 2001-05-21 株式会社東芝 半導体装置
JPH07245400A (ja) * 1994-03-08 1995-09-19 Toshiba Corp 電界効果型トランジスタとその製造方法
JPH08213611A (ja) * 1995-02-07 1996-08-20 Sony Corp 半導体装置の製造方法及び半導体装置
US6897520B2 (en) * 1996-05-29 2005-05-24 Madhukar B. Vora Vertically integrated flash EEPROM for greater density and lower cost
JP3502531B2 (ja) * 1997-08-28 2004-03-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2000196074A (ja) 1998-12-25 2000-07-14 Toshiba Corp 半導体装置およびその製造方法
KR100322531B1 (ko) * 1999-01-11 2002-03-18 윤종용 파임방지막을 이용하는 반도체소자의 트랜치 소자분리방법 및이를 이용한 반도체소자
KR100281192B1 (ko) * 1999-03-04 2001-01-15 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
ITMI20010039A1 (it) * 2000-01-14 2002-07-11 Denso Corp Dispositivo a semiconduttori e metodo per la fabbricazione dello stesso
TW583755B (en) * 2002-11-18 2004-04-11 Nanya Technology Corp Method for fabricating a vertical nitride read-only memory (NROM) cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121661A1 (en) * 1999-09-13 2002-09-05 Katsumi Nakamura Semiconductor device having a stacked gate insulation film and a gate electrode and manufacturing method thereof
US20020167046A1 (en) * 2000-01-14 2002-11-14 Takaaki Aoki Semiconductor device and method for manufacturing the same
US20020024092A1 (en) * 2000-08-11 2002-02-28 Herbert Palm Memory cell, memory cell arrangement and fabrication method
JP2003224274A (ja) * 2002-01-28 2003-08-08 Denso Corp 半導体装置

Also Published As

Publication number Publication date
ITMI20050704A1 (it) 2005-10-22
JP2005333112A (ja) 2005-12-02
US20050236664A1 (en) 2005-10-27
US7622768B2 (en) 2009-11-24
DE102005018638A1 (de) 2005-11-10
JP4760081B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
DE102005018638B4 (de) Halbleitervorrichtung mit an Seitenwänden eines Grabens ausgebildeten ONO-Filmen und deren Herstellungsverfahren
DE4212829C2 (de) Verfahren zur Herstellung von Metall-Oxid-Halbleiter-Feldeffekttransistoren
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112005000704B4 (de) Nicht-planarer Bulk-Transistor mit verspanntem Kanal mit erhöhter Mobilität und Verfahren zur Herstellung
DE60132994T2 (de) Verfahren zur herstellung eines leistungs-mosfets
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE102011086500B4 (de) Siliziumcarbid-Halbleitervorrichtung und deren Herstellungsverfahren
DE60211396T2 (de) Verfahren zur Herstellung von einem Gatter-Dielektrikum mit veränderlicher Dielektrizitätskonstante
DE102014107325A1 (de) Halbleiterbauelement
DE112010002352T5 (de) FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und Verfahren zur Herstellung der FinFET-Strukturen
DE112016005805T5 (de) Variable gate-längen für vertikale transistoren
EP0033003B1 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112017001821T5 (de) Super-Junction-Leistungstransistor und Herstellungsverfahren von diesem
DE102008011648A1 (de) SIC-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102010005625A1 (de) Herstellungsverfahren einer Siliciumcarbid-Halbleitervorrichtung
DE10353387A1 (de) Leistungstransistoranordnung und Verfahren zu deren Herstellung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE102005009019B4 (de) Transistoranordnung mit Gate-Spacerstrukturen und Verfahren zu deren Herstellung
DE10052680C2 (de) Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht
DE19953620A1 (de) Niederspannungs-MOSFET und Verfahren zu seiner Herstellung
DE10341359B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19958234C2 (de) Anordnung eines Gebietes zur elektrischen Isolation erster aktiver Zellen von zweiten aktiven Zellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20110408

R016 Response to examination communication
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630

R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115630

Ipc: H10B0043000000