JP6929173B2 - シリコン酸化膜を形成する方法および装置 - Google Patents

シリコン酸化膜を形成する方法および装置 Download PDF

Info

Publication number
JP6929173B2
JP6929173B2 JP2017175425A JP2017175425A JP6929173B2 JP 6929173 B2 JP6929173 B2 JP 6929173B2 JP 2017175425 A JP2017175425 A JP 2017175425A JP 2017175425 A JP2017175425 A JP 2017175425A JP 6929173 B2 JP6929173 B2 JP 6929173B2
Authority
JP
Japan
Prior art keywords
film
gas
oxide film
silicon oxide
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017175425A
Other languages
English (en)
Other versions
JP2019054032A (ja
Inventor
京碩 高
京碩 高
裕巳 島
裕巳 島
英司 木鎌
英司 木鎌
晋吾 菱屋
晋吾 菱屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2017175425A priority Critical patent/JP6929173B2/ja
Priority to US16/126,195 priority patent/US10553686B2/en
Priority to KR1020180107779A priority patent/KR102313842B1/ko
Priority to CN201811062556.8A priority patent/CN109509698B/zh
Publication of JP2019054032A publication Critical patent/JP2019054032A/ja
Application granted granted Critical
Publication of JP6929173B2 publication Critical patent/JP6929173B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、シリコン酸化膜およびシリコン窒化膜が露出した被処理面上へシリコン酸化膜を形成する方法および装置に関する。
例えば、３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造過程においては、シリコン酸化膜（ＳｉＯ２膜）とシリコン窒化膜（ＳｉＮ膜）を多層積層した積層膜を形成し、積層方向にメモリホール（チャネルホール）を形成し、メモリホール内にＳｉＯ２膜、ＳｉＮ膜、ＳｉＯ２膜をＣＶＤやＡＬＤ等により順に形成し、さらにポリシリコン膜を形成した後、メモリホールの中央部をＳｉＯ２膜で埋めることによりチャネル部を形成する。その後、積層膜の積層方向にトレンチを形成した後、そのトレンチを介してＳｉＮ膜をウエットエッチングにより除去し、ＳｉＮ膜を除去した後のスペースにＴｉＮ膜を介してゲート電極となるタングステン膜を埋め込み、トレンチ内をＳｉＯ２膜等で埋め込む（例えば特許文献１の段落０１９９〜０２１０、図１７参照）。
特開２０１７−１１７９７７号公報
ところで、近時、半導体素子のデザインルールがますます微細化されており、メモリホールが形成されたＳｉＯ２膜とＳｉＮ膜の積層膜の表面に、ＣＶＤやＡＬＤによりＳｉＯ２膜を形成する場合、薄く均一な膜を形成することが求められている。
しかし、ＳｉＯ２膜とＳｉＮ膜の積層膜の表面にＣＶＤやＡＬＤによりＳｉＯ２膜を形成する場合には、積層膜中のＳｉＮ膜のほうがＳｉＯ２膜よりも酸素が拡散しやすく、ＳｉＮ膜にグロウンオキサイドが生成されるため、形成されるＳｉＯ２膜は、積層膜のＳｉＯ２膜部分で厚く、ＳｉＮ膜部分で薄くなり、ＳｉＯ２膜を薄く均一な膜厚で形成することは困難である。
したがって、本発明は、シリコン酸化膜およびシリコン窒化膜が露出した被処理面上へ、薄くかつ均一な膜厚のシリコン酸化膜を形成することができる技術を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、シリコン酸化膜とシリコン窒化膜が露出した被処理面にシリコン酸化膜を形成する方法であって、シリコン酸化膜とシリコン窒化膜が露出した被処理面を有する被処理体を減圧下の処理容器内に配置された状態とする第１工程と、前記シリコン酸化膜と前記シリコン窒化膜が露出した被処理面に犠牲膜となるスペーサシリコン窒化膜を成膜する第２工程と、次いで、前記被処理体に熱エネルギーと酸素ラジカルおよび水素ラジカルを供給し、前記スペーサシリコン窒化膜をシリコン酸化膜に置換する第３工程と、次いで、置換により形成された前記シリコン酸化膜の上に、膜厚調整用シリコン酸化膜を成膜する第４工程とを有する方法を提供する。
前記第３工程は、前記被処理体を８００〜９００℃の範囲の温度に加熱しつつ、酸素ガスおよび水素ガスを供給することにより、酸素ラジカルおよび水素ラジカルを生成し、前記酸素ラジカルおよび前記水素ラジカルにより、前記スペーサシリコン窒化膜を前記シリコン酸化膜に置換するものであってよい。
前記第２工程は、シリコン原料ガスと、窒化ガスとを交互に供給するＡＬＤにより前記シリコン窒化膜を成膜するものであってよく、この成膜は、前記シリコン原料ガスとして塩素含有シラン系ガスを用い、前記窒化ガスとしてアンモニアガスを用いて行うことができる。
前記第４工程は、シリコン原料ガスと酸化種とを交互に供給するＡＬＤにより前記膜厚調整用シリコン酸化膜を成膜してよい。この場合に、前記被処理体を７００〜７５０℃に加熱しつつ、酸素ガスおよび水素ガスを供給することにより生成された酸素ラジカルおよび水素ラジカルを酸化種として用いることができる。また、酸化種としてオゾンガスを用いることもできる。前記第４工程において、シリコン原料ガスとして塩素含有シラン系ガスを用いることができる。
シリコン酸化膜とシリコン窒化膜が露出した被処理面は、前記被処理体としての３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する半導体ウエハにおいて、前記シリコン酸化膜と犠牲膜としての前記シリコン窒化膜の積層膜に積層方向に形成されたメモリホールに露出する前記積層膜の表面であり、前記被処理面に形成されるシリコン酸化膜は、ブロッキングオキサイド膜とすることができる。
本発明の第２の観点は、シリコン酸化膜とシリコン窒化膜が露出した被処理面にシリコン酸化膜を形成する装置であって、前記シリコン酸化膜とシリコン窒化膜が露出した被処理面を有する被処理体を収容する処理容器と、前記処理容器内に所定のガスを供給するガス供給部と、前記処理容器内を加熱する加熱機構と、前記処理容器内を排気して減圧状態とする排気機構と、前記ガス供給部、前記加熱機構、および前記排気機構を制御する制御部とを具備し、前記制御部は、前記被処理体が前記処理容器内に配置された状態で、前記処理容器内を所定の減圧下に保持し、前記シリコン酸化膜と前記シリコン窒化膜が露出した被処理面にシリコン原料ガスと窒化ガスとを用いて犠牲膜となるスペーサシリコン窒化膜を成膜し、次いで、前記被処理体に熱エネルギーと酸素ラジカルおよび水素ラジカルを供給し、前記スペーサシリコン窒化膜をシリコン酸化膜に置換し、次いで、置換により形成された前記シリコン酸化膜の上に、シリコン原料ガスと、酸化種とを交互に供給するＡＬＤにより膜厚調整用シリコン酸化膜を成膜するように、前記ガス供給部、前記加熱機構、および前記排気機構を制御する装置を提供する。
本発明の第３の観点は、コンピュータ上で動作し、シリコン酸化膜とシリコン窒化膜が露出した被処理面にシリコン酸化膜を形成する装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点の方法が行われるように、コンピュータに前記装置を制御させる記憶媒体を提供する。
本発明によれば、シリコン酸化膜とシリコン窒化膜が露出した被処理面に最初にシリコン窒化膜を成膜し、それをシリコン酸化膜に置換するので、グロウンオキサイドの生成が抑制され、薄くかつ均一な膜厚のシリコン酸化膜を形成することができる。
本発明の一実施形態に係るシリコン酸化膜を形成する方法が適用される３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造工程を示す工程断面図である。 本発明の一実施形態に係るシリコン酸化膜を形成する方法が適用される３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造工程を示す工程断面図である。 本発明の一実施形態に係るシリコン酸化膜を形成する方法を示すフローチャートである。 本発明の一実施形態に係るシリコン酸化膜を形成する方法を示す工程断面図である。 本発明の一実施形態に係るシリコン酸化膜を形成する方法の温度フローチャートの例を示す図である。 ＳｉＯ２膜とＳｉＮ膜の表面に、ＡＬＤによりブロッキングオキサイド膜となるＳｉＯ２膜を直接形成した場合の状態を示す断面図である。 本発明に係るシリコン酸化膜を形成する方法を行うことができる処理装置の第１の例を示す縦断面図である。 本発明に係るシリコン酸化膜を形成する方法を行うことができる処理装置の第１の例を示す水平断面図である。 図７の装置の内管に形成される排気口の形状例を示す図である。 本発明に係るシリコン酸化膜を形成する方法を行うことができる処理装置の第２の例を示す縦断面図である。 本発明に係るシリコン酸化膜を形成する方法を行うことができる処理装置の第２の例を示す水平断面図である。
以下、添付図面を参照して本発明の実施形態について説明する。
＜シリコン酸化膜の形成方法の適用例＞
まず、本発明の一実施形態に係るシリコン酸化膜を形成する方法の適用例について説明する。図１は、本発明の一実施形態に係るシリコン酸化膜を形成する方法が適用される３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造工程を示す工程断面図である。
図１（ａ）は、半導体基板（シリコン基板）１０上に絶縁膜であるＳｉＯ２膜１２および犠牲膜であるＳｉＮ膜１４を多層積層して積層体を形成した後、積層方向に半導体基板１０まで貫通するメモリホール２０が形成された状態の被処理体である半導体ウエハＷを示す。
この状態で、メモリホール２０に露出するＳｉＯ２膜１２およびＳｉＮ膜１４の被処理面に、本実施形態のシリコン酸化膜であるブロッキングオキサイド膜２１を形成する（図１（ｂ））。
ブロッキングオキサイド膜２１の形成に引き続き、ＳｉＮ膜からなる電荷蓄積２２、ＳｉＯ２膜からなるトンネル酸化膜２３、ポリシリコンからなるチャネルボディ２４を形成し、メモリホール２０の中央に残存したホール部分にコア絶縁膜２５を埋め込み、メモリ部３０を形成する（図１（ｃ））。
次いで、積層方向にトレンチ４０を形成し、トレンチ４０を介して犠牲膜であるＳｉＮ膜をエッチング除去し（図２（ａ））、次いでＳｉＮ膜をエッチング除去したスペースに、ブロッキングＡｌ２Ｏ３膜およびバリア膜となるＴｉＮ膜（いずれも図示せず）を形成した後、ゲート電極となるタングステン膜４１を埋め込み（図２（ｂ））、トレンチ４０内にシリコン酸化膜４２を埋め込む（図２（ｃ））。
＜ブロッキングオキサイド膜の形成方法＞
次に、上記３Ｄ−ＮＡＮＤ型不揮発性半導体装置の製造工程において実施される、本発明の一実施形態に係るシリコン酸化膜（ブロッキングオキサイド膜）を形成する方法について説明する。ブロッキングオキサイド膜は、犠牲膜であるＳｉＮ膜１４をウエットエッチングにより除去する際に、ＳｉＮ膜からなる電荷蓄積２２がエッチングされることを防止するためのものである。
図３は、本発明の一実施形態に係るシリコン酸化膜（ブロッキングオキサイド膜）を形成する方法を示すフローチャート、図４はその際の工程断面図である。
最初に、図１（ａ）の構造を有するウエハＷを処理容器内に配置する（ステップ１）。処理容器内は減圧状態とされる。
次に、メモリホール２０のＳｉＯ２膜１２とＳｉＮ膜１４の露出面にスペーサＳｉＮ膜（犠牲膜）４３を成膜する（ステップ２、図４（ａ））。
スペーサＳｉＮ膜４３の成膜は、ＡＬＤにより行うことが好ましい。ＡＬＤによる成膜は、真空状態に保持された処理容器内に、Ｓｉ原料ガスと、窒化ガスとを、パージを挟んで交互に供給し、Ｓｉ原料の吸着と窒化処理を繰り返す。パージは処理容器内にＡｒガスのような希ガスやＮ２ガス等の不活性ガスを供給することにより、従前の工程の残留ガスを処理容器から排出する工程である。
Ｓｉ原料としては、ジクロロシラン（ＤＣＳ；ＳｉＨ２Ｃｌ２）、モノクロロシラン（ＭＣＳ；ＳｉＣｌＨ３）、トリクロロシラン（ＴＣＳ；ＳｉＨＣｌ３）、シリコンテトラクロライド（ＳＴＣ；ＳｉＣｌ４）、ヘキサクロロジシラン（ＨＣＤ；Ｓｉ２Ｃｌ６）等の塩素含有シラン系化合物を好適に用いることができる。これらの中ではＨＣＤが好ましい。
また窒化ガスとしては、アンモニア（ＮＨ３）ガス、ヒドラジン（Ｎ２Ｈ４）ガス、その誘導体、例えばモノメチルヒドラジン（ＭＭＨ）ガス等を用いることができる。
このときの温度は、６００〜６８０℃、例えば６３０℃が好ましい。また、圧力は０．５〜１０Ｔｏｒｒ（６６．７〜１３３３Ｐａ）が好ましい。
このスペーサＳｉＮ膜４３の膜厚は、次工程の置換反応が十分行える程度の薄い膜である必要があり、１〜４ｎｍ程度の厚さであることが好ましい。また、ＡＬＤの際の１回あたりのＳｉ原料の供給時間は、０．５〜１０ｍｉｎが好ましく、窒化ガスの供給時間は、１〜１０ｍｉｎが好ましく、上記厚さを得るためのこれらの繰り返し数は、１０〜５０回程度であることが好ましい。
次に、スペーサＳｉＮ膜４３を熱エネルギーならびに酸素ラジカル（Ｏ＊）および水素ラジカル（Ｈ＊）によりＳｉＯ２膜に置換する（ステップ３）。このとき、熱エネルギー、およびＯ＊、Ｈ＊により、以下の（１）式に示す置換反応が生じ、ＳｉＮ膜がＳｉＯ２膜に置換されると考えられる。
Ｓｉ３Ｎ４＋６Ｈ２Ｏ→３ＳｉＯ２＋Ｎ２Ｏ＋４ＮＨ３ ・・・（１）
すなわち、熱エネルギーとＯ＊およびＨ＊を利用して、Ｓｉ−Ｎの結合をＳｉ−Ｏで置換する。具体的には、好ましくは、処理容器内の圧力を０．５〜１０Ｔｏｒｒ（６６．７〜１３３３Ｐａ）にし、ウエハＷを８００〜９００℃という高温に加熱して熱エネルギーを与えつつ、Ｏ２ガスおよびＨ２ガスを供給することにより、低圧ラジカル酸化（ＬＰＲＯ）の原理でＯ＊およびＨ＊を生成させ、図４（ｂ）に示すように、スペーサＳｉＮ膜４３に供給することにより、熱エネルギーとラジカルによってスペーサＳｉＮ膜４３中で上記（１）式に従って、スペーサＳｉＮ膜４３の一部がＳｉＯ２に置換されて置換ＳｉＯ２膜４４が形成されるとともに、Ｎ２ＯガスおよびＮＨ３ガスを生成させ、最終的には、図４（ｃ）のように、スペーサＳｉＮ膜４３の全体が置換ＳｉＯ２膜４４となる（置換ＳｉＯ２膜４４の形成）。このとき、置換ＳｉＯ２膜４４は、スペーサＳｉＮ膜４３よりも多少増膜する。例えば厚さ４ｎｍのスペーサＳｉＮ膜４３は、厚さ５ｎｍ程度の置換ＳｉＯ２膜４４となる。
実際に、厚さ３ｎｍのスペーサＳｉＮ膜を成膜し、上記手法にて置換処理を行った後、ＳＩＭＳにより元素分析を行った結果、ＳｉＮ膜がほぼ完全にＳｉＯ２膜に置換されていることが確認された。
次に、膜厚調整用ＳｉＯ２膜４５を成膜する（ステップ４、図４（ｄ））。膜厚調整用ＳｉＯ２膜４５は、ブロッキングオキサイド膜２１の膜厚を調整するためのものであり、ＡＬＤで成膜することが好ましい。すなわち、スペーサＳｉＮ膜４３は、完全にＳｉＯ２膜に置換させる観点および膜厚調整を可能にする観点から薄く形成し、スペーサＳｉＮ膜４３を置換反応により置換ＳｉＯ２膜４４とした後、不足している膜厚を膜厚調整用ＳｉＯ２膜４５で補って所定厚さのブロッキングオキサイド膜２１を形成する。
ＡＬＤにより膜厚調整用ＳｉＯ２膜４５を成膜する際には、処理容器内に、Ｓｉ原料ガスと、酸化種を含む酸化剤とを、パージを挟んで交互に供給し、Ｓｉ原料の吸着と酸化処理を繰り返す。パージは処理容器内にＡｒガスのような希ガスやＮ２ガス等の不活性ガスを供給することにより、従前の工程の残留ガスを処理容器から排出する工程である。
この際のＡＬＤによる成膜は、以下の２種類の手法を用いることができる。第１の手法としては、低圧ラジカル酸化（ＬＰＲＯ）を用いるものであり、第２の手法としては、酸化剤としてオゾン（Ｏ３）ガスを用いるものである。
第１の手法は、Ｏ２ガスおよびＨ２ガスを７００〜７５０℃の高温でラジカル化して酸素ラジカル（Ｏ＊）および水素ラジカル（Ｈ＊）を生成しこれらを酸化剤として用いるものである。このとき、Ｏ２ガス流量／（Ｏ２ガス＋Ｈ２ガス流量）が５０〜９０％が好ましい。第１の手法では、膜質が良好なＳｉＯ２膜を形成することができ、良好なウエットエッチング耐性を得ることができる。
第２の手法は、酸化剤としてＯ３ガスを用いて６００〜６５０℃でＳｉＯ２膜を形成するものであり、水素を用いないので膜中水素が少ないＳｉＯ２膜を得ることができ、ウエットエッチング耐性は第１の手法によるＳｉＯ２膜よりは劣るものの、ドライエッチング耐性が高く、その後の工程にドライエッチングを含む場合は有利である。
上記第１の手法および第２の手法とも、圧力は１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）が好ましく、膜厚は２０ｎｍ以下が好ましい。また、Ｓｉ原料としては、塩素含有シラン系化合物、シラン系化合物、アミノシラン系化合物を用いることができ、これらの中では塩素含有シラン系化合物が好ましい。塩素含有シラン系化合物としては、ＤＣＳ、ＭＣＳ、ＴＣＳ、ＳＴＣ、ＨＣＤを用いることができる。これらの中では、ＨＣＤが好ましい。
なお、置換ＳｉＯ２膜４４の厚さがブロッキングオキサイド膜２１として十分な厚さの場合には、置換ＳｉＯ２膜４４のみでブロッキングオキサイド膜２１を形成することができ、膜厚調整用ＳｉＯ２膜４５は不要である。
以上のステップ１〜４によりブロッキングオキサイド膜２１が形成されるが、この際のステップ２〜４の温度フローチャートを図５に示す。図５（ａ）はステップ４で第１の手法をとった場合、図５（ｂ）はステップ４で第２の手法をとった場合を示す。ステップ２〜４は温度変化があるが、ｉｎ−ｓｉｔｕで行うことが好ましい。
ＳｉＯ２膜１２とＳｉＮ膜１４の表面に、図６に示すように、ＡＬＤによりブロッキングオキサイド膜となるＳｉＯ２膜５０を直接形成した場合には、ＳｉＮ膜１４のほうがＳｉＯ２膜よりも酸素が拡散しやすく、図６に示すように、ＳｉＮ膜１４にグロウンオキサイド５１が生成されるため、形成されるＳｉＯ２膜は、ＳｉＯ２膜１２部分で厚く、ＳｉＮ膜１４部分で薄くなり、ブロッキングオキサイド膜となるＳｉＯ２膜５０を薄く均一な膜厚で形成することは困難である。
これに対して、本実施形態では、最初に、ＳｉＯ２膜１２とＳｉＮ膜１４の表面にスペーサＳｉＮ膜４３を成膜するので、グロウンオキサイドが生成されることなく、薄く均一な膜形成を行うことができる。そして、このスペーサＳｉＮ膜４３を高温でＯ＊およびＨ＊によるラジカル処理を行って、ＳｉＮからＳｉＯ２への置換反応を生じさせるので、薄く均一な膜厚を保ったまま置換ＳｉＯ２膜４４を形成することができる。この置換ＳｉＯ２膜４４および必要に応じてＡＬＤ等で形成される膜厚調整用ＳｉＯ２膜４５により形成されたブロッキングオキサイド膜２１は、所望の薄い膜厚で均一に形成することができる。
また、膜厚調整用ＳｉＯ２膜４５を用いることにより、スペーサＳｉＮ膜４３を極力薄く形成して確実にＳｉＯ２膜に置換した上で、所望の膜厚のブロッキングオキサイド膜２１を形成することができる。
＜処理装置＞
次に、上記実施形態に係るシリコン酸化膜（ブロッキングオキサイド膜）を形成する方法を実施するための処理装置について説明する。
［処理装置の第１の例］
まず、ステップ４を上記第１の手法により行うことができる処理装置の第１の例について説明する。図７は処理装置の第１の例を示す縦断面図、図８はその水平断面図である。
本例の処理装置１００はホットウォールタイプの成膜装置である加熱炉として構成されており、外管１０１ａおよび内管１０１ｂからなる二重管構造の反応管として構成された有天井をなす処理容器１０１を有している。この処理容器１０１の全体は、例えば石英により形成されている。処理容器１０１の内管１０１ｂの中には、５０〜１５０枚のウエハＷが多段に載置された石英製のウエハボート１０５が配置される。処理容器１０１の外側には、下面側が開口する概略円筒型の本体部１０２が設けられており、本体部１０２の内壁面には、周方向に亘ってヒーターを有する加熱機構１５２が設けられている。本体部１０２はベースプレート１１２に支持されている。
処理容器１０１の外管１０１ａの下端開口部には、例えばステンレススチールにより円筒体状に成形されたマニホールド１０３がＯリング等のシール部材（図示せず）を介して連結されている。
上記マニホールド１０３は処理容器１０１の外管１０１ａを支持しており、このマニホールド１０３の下方から、ウエハボート１０５が、処理容器１０１の内管１０１ｂ内に挿入される。マニホールド１０３の底部は蓋部１０９により閉止されるようになっている。
ウエハボート１０５は、石英製の保温筒１０７に載置されており、保温筒１０７には蓋部１０９を貫通して回転軸１１０が取り付けられており、回転軸１１０はモータ等の回転駆動機構１１３により回転可能となっている。これにより、回転駆動機構１１３により、保温筒１０７を介してウエハボート１０５を回転可能となっている。なお、保温筒１０７を上記蓋部１０９側へ固定して設け、ウエハボート１０５を回転させることなくウエハＷの処理を行うようにしてもよい。
処理装置１００は、各種ガスを供給するガス供給機構１２０を有している。ガス供給機構１２０は、ＨＣＤガスを供給するＨＣＤガス供給源１２１、ＮＨ３ガスを供給するＮＨ３ガス供給源１２２、Ｏ２ガスを供給するＯ２ガス供給源１２３、Ｈ２ガスを供給するＨ２ガス供給源１２４、不活性ガスであるＮ２ガスを供給するＮ２ガス供給源１２５を有している。
ＨＣＤガス供給源１２１には、配管１２６が接続され、配管１２６には、マニホールド１０３および処理容器１０１の内管１０１ｂの側壁を貫通して内管１０１ｂ内で上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１２７が接続されている。ＮＨ３ガス供給源１２２には、配管１２８が接続され、配管１２８には、マニホールド１０３および内管１０１ｂの側壁を貫通して内管１０１ｂ内で上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１２９が接続されている。Ｏ２ガス供給源１２３には、配管１３０が接続され、配管１３０には、マニホールド１０３および内管１０１ｂの側壁を貫通して内管１０１ｂ内で上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１３１が接続されている。Ｈ２ガス供給源１２４には、配管１３２が接続され、配管１３２には、マニホールド１０３および内管１０１ｂの側壁を貫通して内管１０１ｂ内で上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１３３が接続されている。Ｎ２ガス供給源１２５には、配管１３４が接続され、配管１３４には、マニホールド１０３および内管１０１ｂの側壁を貫通して処理容器１０１内に至る直線状をなす石英製のガスノズル１３５が接続されている。
配管１２６には、開閉バルブ１２６ａおよびその上流側にマスフローコントローラのような流量制御器１２６ｂが設けられている。また、配管１２８、１３０、１３２、１３４にも同様に、それぞれ開閉バルブ１２８ａ、１３０ａ、１３２ａ、１３４ａ、および流量制御器１２８ｂ、１３０ｂ、１３２ｂ、１３４ｂが設けられている。
ガス分散ノズル１２７、１２９、１３１、および１３３の垂直部分には、ウエハボート１０５のウエハ支持範囲に対応する上下方向の長さに亘って、各ウエハＷに対応して複数のガス吐出孔１２７ａ、１２９ａ、１３１ａ、および１３３ａが所定の間隔で形成されている（図７ではガス吐出孔１３３ａのみ図示）。これにより、各ガス吐出孔１２７ａ、１２９ａ、１３１ａ、および１３３ａから水平方向に処理容器１０１に向けて略均一にガスを吐出することができる。
処理容器１０１の内管１０１ｂの、ガス分散ノズル１２７、１２９、１３１、１３３の配置位置に対向する部分には、処理容器１０１内を真空排気するための排気口１４７が設けられている。図９（ａ）に示すように、この排気口１４７はウエハボート１０５に対応して上下に細長く形成されている。一方、処理容器１０１の外管１０１ａには、排気口１４７近傍部分に排気ポート１１１が形成されており、排気ポート１１１には、処理容器１０１を排気するための排気管１４９が接続されている。排気管１４９には、処理容器１０１内の圧力を制御する圧力制御バルブ１５０および真空ポンプ等を含む排気装置１５１が接続されており、排気装置１５１により排気管１４９を介して処理容器１０１内が排気される。なお、図９（ａ）の長孔形状の排気口１４７の代わりに、図９（ｂ）のようなスリット形状の排気口１４７ａ、図９（ｃ）のような孔形状の排気口１４７ｂを設けてもよい。
この処理容器１０１およびその内部のウエハＷは、上述した本体部１０２の内側の加熱機構１５２に給電されることにより、所定温度に加熱される。
処理装置１００は制御部１６０を有している。制御部１６０は、処理装置１００の各構成部、例えばバルブ類、流量制御器であるマスフローコントローラ、昇降機構等の駆動機構、加熱機構１５２等を制御する。制御部１６０は、ＣＰＵを有する主制御部と、入力装置、出力装置、表示装置、および記憶装置を有している。記憶装置には、処理装置１００で実行される処理を制御するためのプログラム、すなわち処理レシピが格納された記憶媒体がセットされ、主制御部は、記憶媒体に記憶されている所定の処理レシピを呼び出し、その処理レシピに基づいて処理装置１００に所定の処理を行わせるように制御する。
次に、上記第１の例の処理装置１００を用いた、ＳｉＯ２膜（ブロッキングオキサイド膜）を形成する方法について説明する。
成膜に際しては、制御部１６０において記憶媒体に記憶された処理レシピに基づいて以下のように行われる。
最初に、大気雰囲気において、図１（ａ）に示す構造を有するウエハＷを複数枚、例えば５０〜１５０枚ウエハボート１０５に搭載し、そのウエハボート１０５を処理装置１００内の処理容器１０１内に下方から挿入することにより、複数のウエハＷを処理容器１０１の内管１０１ｂ内に収容する。そして、蓋部１０９でマニホールド１０３の下端開口部を閉じることにより処理容器１０１内の空間を密閉空間とする。
そして、処理容器１０１内を排気装置１５１により排気して圧力を１〜１０Ｔｏｒｒ（１３３〜１３３３Ｐａ）の範囲の所定の圧力に制御しつつ、Ｎ２ガス供給源１２５から処理容器１０１内に不活性ガスであるＮ２ガスを供給し、所定の減圧状態のＮ２ガス雰囲気として、加熱機構１５２によりウエハＷの温度を６００〜６５０℃の範囲の所定の温度、例えば６３０℃に昇温する。
ウエハＷの温度が所定の温度に達した時点で、Ｎ２ガスの供給を継続したまま、ＨＣＤガス供給源１２１から配管１２６、ガス分散ノズル１２７を介して、ガス吐出孔１２７ａからＨＣＤガスをウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いでＨＣＤガスの供給を停止し、Ｎ２ガスにより処理容器１０１内をパージした後、ＮＨ３ガス供給源から配管１２８およびガス分散ノズル１２９を介して、ガス吐出孔１２９ａからＮＨ３ガスをウエハＷの表面に沿って供給してウエハＷに吸着したＳｉを窒化させ、次いで、ＮＨ３ガスの供給を停止し、Ｎ２ガスにより処理容器１０１内をパージする、といった操作を所定回数繰り返して、ＡＬＤによりウエハＷのＳｉＯ２膜およびＳｉＮ膜の表面にスペーサＳｉＮ膜を形成する。
次に、処理容器１０１内にＮ２ガスを供給して処理容器１０１内をパージし、加熱機構１５２によりウエハ温度を８００〜９００℃の範囲の所定温度まで上昇させた後、Ｏ２ガス供給源１２３およびＨ２ガス供給源１２４から、それぞれ配管１３０、ガス分散ノズル１３１、および配管１３２、ガス分散ノズル１３３を介してＯ２ガスおよびＨ２ガスをウエハＷに供給し、８００〜９００℃の高温によりＬＰＲＯの原理でＯ＊およびＨ＊を生成し、熱エネルギーとこれらラジカルにより、スペーサＳｉＮ膜をＳｉＯ２膜（置換ＳｉＯ２膜）に置換する。
次に、処理容器１０１内をＮ２ガスでパージし、処理容器内１０１内にＮ２ガスを供給したままの状態で、ウエハ温度を７００〜７５０℃の範囲の所定温度に制御し、ＨＣＤガス供給源１２１から配管１２６、分散ノズル１２７を介して、ガス吐出孔１２７ａからＨＣＤガスをウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いでＨＣＤガスの供給を停止してＮ２ガスにより処理容器１０１内をパージした後、Ｏ２ガス供給源１２３およびＨ２ガス供給源１２４から、それぞれ配管１３０、ガス分散ノズル１３１、および配管１３２、ガス分散ノズル１３３を介してＯ２ガスおよびＨ２ガスをウエハＷに供給し、Ｏ＊およびＨ＊を生成させて、吸着したＳｉを低圧ラジカル酸化（ＬＰＲＯ）させ、次いでＯ２ガスおよびＨ２ガスを停止してＮ２ガスにより処理容器１０１内をパージする、といった動作を所定回数繰り返して、ＡＬＤにより置換ＳｉＯ２膜の上に、膜厚調整用ＳｉＯ２膜を所定の厚さで形成する。これにより、置換ＳｉＯ２膜と膜厚調整用ＳｉＯ２膜とからなるブロッキングオキサイド膜が形成される。
以上の処理が終了後、処理容器１０１内をＮ２ガスによりパージし、次いで、処理容器１０１内を大気圧に戻して、ウエハボート１０５を下方へ搬出する。
本例の処理装置によれば、上記ステップ２〜４までをｉｎ−ｓｉｔｕで行うことができるので、良質なブロッキングオキサイド膜を生産性良く形成することができる。また、膜厚調整用ＳｉＯ２膜は成膜温度が７００〜７５０℃と高いので、高品質でウエットエッチング耐性の高い膜とすることができる。
［処理装置の第２の例］
次に、ステップ４を上記第２の手法により行うことができる処理装置の第２の例について説明する。図１０は処理装置の第２の例を示す縦断面図、図１１はその水平断面図である。
本例の処理装置１００′は、基本構成は第１の例の処理装置１００と同様に構成されているが、第１の例の処理装置１００のガス供給機構１２０とは異なる構成のガス供給機構１２０′を有している。ガス供給機構１２０′は、ガス供給機構１２０の構成を全て有する他、Ｏ３ガス供給源１７１、Ｏ３ガス供給源１７１に接続される配管１７２、配管１７２に接続され、マニホールド１０３および内管１０１ｂの側壁を貫通して処理容器１０１内で上方向へ屈曲されて垂直に延びる石英製のガス分散ノズル１７３とをさらに有する。ガス分散ノズル１７３の垂直部分には、ウエハボート１０５のウエハ支持範囲に対応する上下方向の長さに亘って、各ウエハＷに対応して複数のガス吐出孔１７３ａが所定の間隔で形成されている。配管１７２には、開閉バルブ１７２ａおよびその上流側にマスフローコントローラのような流量制御器１７２ｂが設けられている。他の構成は処理装置１００と同じであるから説明を省略する。
次に、上記第２の例の処理装置１００′を用いた、ＳｉＯ２膜（ブロッキングオキサイド膜）を形成する方法について説明する。
本例においては、置換ＳｉＯ２膜の形成までは、処理装置１００と全く同様に行われる。
膜厚調整用ＳｉＯ２膜の形成においては、処理容器１０１内をＮ２ガスでパージし、処理容器内１０１内にＮ２ガスを供給したままの状態で、ウエハ温度を６００〜６５０℃の範囲の所定温度に制御し、ＨＣＤガス供給源１２１から配管１２６、分散ノズル１２７を介して、ガス吐出孔１２７ａからＨＣＤガスをウエハＷの表面に沿って供給してウエハＷの表面に吸着させ、次いでＨＣＤガスの供給を停止してＮ２ガスにより処理容器１０１内をパージした後、Ｏ３ガス供給源１７１から配管１７２およびガス分散ノズル１７３を介してＯ３ガスをウエハＷに供給し、吸着したＳｉを酸化させ、次いでＯ３ガスを停止してＮ２ガスにより処理容器１０１内をパージする、といった動作を所定回数繰り返して、ＡＬＤにより置換ＳｉＯ２膜の上に、膜厚調整用ＳｉＯ２膜を所定の厚さで形成する。これにより、置換ＳｉＯ２膜と膜厚調整用ＳｉＯ２膜とからなるブロッキングオキサイド膜が形成される。
以上の処理が終了後、処理容器１０１内をＮ２ガスによりパージし、次いで、処理容器１０１内を大気圧に戻して、ウエハボート１０５を下方へ搬出する。
本例の処理装置によれば、上記ステップ２〜４までをｉｎ−ｓｉｔｕで行うことができるので、良質なブロッキングオキサイド膜を生産性良く形成することができる。また、膜厚調整用ＳｉＯ２膜は、第１の例の場合よりも成膜温度が低いのでウエットエッチング耐性は第１の例の処理装置の場合よりも劣るが、膜中のＨの量を第１の例よりも少なくできるので、ドライエッチング耐性を高くすることができる。
＜他の適用＞
以上、本発明の実施の形態について説明したが、この発明は、上記の実施形態に限定されることはなく、その趣旨を逸脱しない範囲で種々変形可能である。
例えば、上記実施の形態では、３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する際に、ＳｉＯ２膜とＳｉＮ膜の積層膜に形成されたメモリホールのＳｉＯ２膜とＳｉＮ膜の露出面にブロッキングオキサイド膜を形成する場合に本発明を適用した例を示したが、これに限らず、ＳｉＯ２膜とＳｉＮ膜の表面に均一にＳｉＯ２膜を形成する場合であれば適用可能である。
また、上記実施の形態では、スペーサＳｉＮ膜をＡＬＤにより形成した例を示したが、ＡＬＤに限らずＣＶＤ等の他の方法で形成してもよい。また、膜厚調整用ＳｉＯ２膜についてもＡＬＤにより形成した例を示したが、ＡＬＤに限らずＣＶＤ等の他の方法で形成してもよい。
さらに、上記実施の形態では、処理装置として縦型のバッチ式装置を適用した例について示したが、これに限らず、横型のバッチ式装置、枚葉装置、回転テーブルの上に複数枚の被処理体を載せて処理を行うセミバッチ式装置を用いることもできる。
１０；半導体基板
１２；ＳｉＯ２膜
１４；ＳｉＮ膜
２１；ブロッキングオキサイド膜
４３；スペーサＳｉＮ膜（犠牲膜）
４４；置換ＳｉＯ２膜
４５；膜厚調整用ＳｉＯ２膜
１００，１００′；処理装置
１０１；処理容器
１０１ａ；外管
１０１ｂ；内管
１０２；本体部
１２０，１２０′；ガス供給機構
１４７，１４７ａ，１４７ｂ；排気口
１５１；排気装置
１５２；加熱機構
１６０；制御部
Ｗ；半導体ウエハ（被処理体）

Claims (15)

  1. シリコン酸化膜とシリコン窒化膜が露出した被処理面にシリコン酸化膜を形成する方法であって、
    シリコン酸化膜とシリコン窒化膜が露出した被処理面を有する被処理体を減圧下の処理容器内に配置された状態とする第１工程と、
    前記シリコン酸化膜と前記シリコン窒化膜が露出した被処理面に犠牲膜となるスペーサシリコン窒化膜を成膜する第２工程と、
    次いで、前記被処理体に熱エネルギーと酸素ラジカルおよび水素ラジカルを供給し、前記スペーサシリコン窒化膜をシリコン酸化膜に置換する第３工程と、
    次いで、置換により形成された前記シリコン酸化膜の上に、膜厚調整用シリコン酸化膜を成膜する第４工程と
    を有する、方法。
  2. 前記第３工程は、前記被処理体を８００〜９００℃の範囲の温度に加熱しつつ、酸素ガスおよび水素ガスを供給することにより、酸素ラジカルおよび水素ラジカルを生成し、前記酸素ラジカルおよび前記水素ラジカルにより、前記スペーサシリコン窒化膜を前記シリコン酸化膜に置換する、請求項１に記載の方法。
  3. 前記第２工程は、シリコン原料ガスと、窒化ガスとを交互に供給するＡＬＤにより前記シリコン窒化膜を成膜する、請求項１または請求項２に記載の方法。
  4. 前記第２工程は、前記シリコン原料ガスとして塩素含有シラン系ガスを用い、前記窒化ガスとしてアンモニアガスを用いて行われる、請求項３に記載の方法。
  5. 前記第４工程は、シリコン原料ガスと酸化種とを交互に供給するＡＬＤにより前記膜厚調整用シリコン酸化膜を成膜する、請求項１から請求項４のいずれか１項に記載の方法。
  6. 前記第４工程は、前記被処理体を７００〜７５０℃に加熱しつつ、酸素ガスおよび水素ガスを供給することにより生成された酸素ラジカルおよび水素ラジカルを酸化種として用いる、請求項５に記載の方法。
  7. 前記第４工程は、酸化種としてオゾンガスを用いる、請求項５に記載の方法。
  8. 前記第４工程は、シリコン原料ガスとして、塩素含有シラン系ガスを用いる、請求項５から請求項７のいずれか１項に記載の方法。
  9. シリコン酸化膜とシリコン窒化膜が露出した被処理面は、前記被処理体としての３Ｄ−ＮＡＮＤ型不揮発性半導体装置を形成する半導体ウエハにおいて、前記シリコン酸化膜と犠牲膜としての前記シリコン窒化膜の積層膜に積層方向に形成されたメモリホールに露出する前記積層膜の表面であり、前記被処理面に形成されるシリコン酸化膜は、ブロッキングオキサイド膜である、請求項１から請求項８のいずれか１項に記載の方法。
  10. シリコン酸化膜とシリコン窒化膜が露出した被処理面にシリコン酸化膜を形成する装置であって、
    前記シリコン酸化膜とシリコン窒化膜が露出した被処理面を有する被処理体を収容する処理容器と、
    前記処理容器内に所定のガスを供給するガス供給部と、
    前記処理容器内を加熱する加熱機構と、
    前記処理容器内を排気して減圧状態とする排気機構と、
    前記ガス供給部、前記加熱機構、および前記排気機構を制御する制御部と
    を具備し、
    前記制御部は、
    前記被処理体が前記処理容器内に配置された状態で、前記処理容器内を所定の減圧下に保持し、
    前記シリコン酸化膜と前記シリコン窒化膜が露出した被処理面にシリコン原料ガスと窒化ガスとを用いて犠牲膜となるスペーサシリコン窒化膜を成膜し、
    次いで、前記被処理体に熱エネルギーと酸素ラジカルおよび水素ラジカルを供給し、前記スペーサシリコン窒化膜をシリコン酸化膜に置換し、
    次いで、置換により形成された前記シリコン酸化膜の上に、シリコン原料ガスと、酸化種とを交互に供給するＡＬＤにより膜厚調整用シリコン酸化膜を成膜するように、前記ガス供給部、前記加熱機構、および前記排気機構を制御する、装置。
  11. 前記制御部は、前記スペーサシリコン窒化膜をシリコン酸化膜に置換する際に、前記被処理体を８００〜９００℃の範囲の温度に加熱しつつ、酸素ガスおよび水素ガスを供給することにより、酸素ラジカルおよび水素ラジカルを生成し、前記酸素ラジカルおよび前記水素ラジカルにより、前記シリコン窒化膜が前記シリコン酸化膜に置換するように制御する、請求項１０に記載の装置。
  12. 前記制御部は、前記スペーサシリコン窒化膜を成膜する際に、前記シリコン原料ガスとして塩素含有シラン系ガスを用い、前記窒化ガスとしてアンモニアガスを用いて、これらを交互に供給するＡＬＤにより成膜するように制御する、請求項１０または請求項１１に記載の装置。
  13. 前記制御部は、前記膜厚調整用シリコン酸化膜を成膜する際に、前記被処理体を７００〜７５０℃に加熱しつつ、酸素ガスおよび水素ガスを供給することにより酸素ラジカルおよび水素ラジカルを生成させ、前記酸化種として用いるように制御する、請求項１０から請求項１２のいずれか１項に記載の装置。
  14. 前記ガス供給部は、前記膜厚調整用シリコン酸化膜を成膜する際に、前記酸化種としてオゾンガスを供給する、請求項１０から請求項１２のいずれか１項に記載の装置。
  15. コンピュータ上で動作し、シリコン酸化膜とシリコン窒化膜が露出した被処理面にシリコン酸化膜を形成する装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項９のいずれかの方法が行われるように、コンピュータに前記装置を制御させる、記憶媒体。
JP2017175425A 2017-09-13 2017-09-13 シリコン酸化膜を形成する方法および装置 Active JP6929173B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017175425A JP6929173B2 (ja) 2017-09-13 2017-09-13 シリコン酸化膜を形成する方法および装置
US16/126,195 US10553686B2 (en) 2017-09-13 2018-09-10 Method and apparatus for forming silicon oxide film, and storage medium
KR1020180107779A KR102313842B1 (ko) 2017-09-13 2018-09-10 실리콘 산화막을 형성하는 방법 및 장치, 및 기억 매체
CN201811062556.8A CN109509698B (zh) 2017-09-13 2018-09-12 形成氧化硅膜的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017175425A JP6929173B2 (ja) 2017-09-13 2017-09-13 シリコン酸化膜を形成する方法および装置

Publications (2)

Publication Number Publication Date
JP2019054032A JP2019054032A (ja) 2019-04-04
JP6929173B2 true JP6929173B2 (ja) 2021-09-01

Family

ID=65631999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017175425A Active JP6929173B2 (ja) 2017-09-13 2017-09-13 シリコン酸化膜を形成する方法および装置

Country Status (4)

Country Link
US (1) US10553686B2 (ja)
JP (1) JP6929173B2 (ja)
KR (1) KR102313842B1 (ja)
CN (1) CN109509698B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6956592B2 (ja) * 2017-10-31 2021-11-02 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
CN110114879B (zh) * 2019-03-29 2021-01-26 长江存储科技有限责任公司 具有氮氧化硅栅极到栅极电介质层的存储堆叠体及其形成方法
CN110114880B (zh) 2019-03-29 2020-10-30 长江存储科技有限责任公司 具有氮化硅栅极到栅极电介质层的存储堆叠体及其形成方法
KR20210017528A (ko) 2019-08-08 2021-02-17 삼성전자주식회사 집적회로 소자 및 이의 제조 방법
CN112466794B (zh) * 2020-11-24 2021-12-03 长江存储科技有限责任公司 薄膜沉积装置及晶舟组件
CN112838093A (zh) * 2021-01-04 2021-05-25 长江存储科技有限责任公司 半导体器件的制造方法
JP7328293B2 (ja) * 2021-09-27 2023-08-16 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6114258A (en) * 1998-10-19 2000-09-05 Applied Materials, Inc. Method of oxidizing a substrate in the presence of nitride and oxynitride films
JP4760081B2 (ja) * 2004-04-21 2011-08-31 株式会社デンソー 半導体装置及びその製造方法
JP5238332B2 (ja) * 2008-04-17 2013-07-17 株式会社東芝 半導体装置の製造方法
JP4834750B2 (ja) * 2009-03-19 2011-12-14 株式会社東芝 半導体記憶装置
KR101825539B1 (ko) * 2010-10-05 2018-03-22 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
JP6042656B2 (ja) * 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101924862B1 (ko) * 2012-08-31 2018-12-05 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
KR102018614B1 (ko) * 2012-09-26 2019-09-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2013077841A (ja) * 2013-01-16 2013-04-25 Renesas Electronics Corp 半導体装置
JP6199570B2 (ja) * 2013-02-07 2017-09-20 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6120609B2 (ja) * 2013-02-25 2017-04-26 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6125946B2 (ja) * 2013-08-08 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
KR20150062768A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
US9218978B1 (en) * 2015-03-09 2015-12-22 Cypress Semiconductor Corporation Method of ONO stack formation
US9601508B2 (en) * 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
US10269821B2 (en) * 2015-08-26 2019-04-23 Toshiba Memory Corporation Three-dimensional semiconductor memory device and method for manufacturing the same
US20170062456A1 (en) * 2015-08-31 2017-03-02 Cypress Semiconductor Corporation Vertical division of three-dimensional memory device
CN105374757B (zh) * 2015-10-19 2019-05-21 中国科学院微电子研究所 半导体器件及其制造方法
JP6594768B2 (ja) 2015-12-25 2019-10-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
US10032935B2 (en) * 2016-03-16 2018-07-24 Toshiba Memory Corporation Semiconductor memory device with charge-diffusion-less transistors

Also Published As

Publication number Publication date
US10553686B2 (en) 2020-02-04
KR102313842B1 (ko) 2021-10-19
KR20190030169A (ko) 2019-03-21
JP2019054032A (ja) 2019-04-04
CN109509698B (zh) 2023-10-24
US20190080913A1 (en) 2019-03-14
CN109509698A (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
JP6929173B2 (ja) シリコン酸化膜を形成する方法および装置
JP6956592B2 (ja) シリコン酸化膜を形成する方法および装置
US9895727B2 (en) Method of manufacturing semiconductor device, method of cleaning interior of process chamber, substrate processing apparatus, and recording medium
KR102158903B1 (ko) 질화막의 형성 방법 및 형성 장치
JP4595702B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5723427B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理装置
JPWO2019180905A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
JP4694209B2 (ja) 基板処理装置及び半導体装置の製造方法
JP6840051B2 (ja) タングステン膜上へシリコン酸化膜を形成する方法および装置
JPWO2018055700A1 (ja) 基板処理装置、半導体装置の製造方法および電極固定ユニット
KR102309339B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP2007035740A (ja) 成膜方法、成膜装置及び記憶媒体
KR102131487B1 (ko) 질화막의 형성 방법 및 기억 매체
KR102470917B1 (ko) 성막 방법 및 성막 장치
JP5457287B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
JP5051180B2 (ja) 成膜方法
JP5204809B2 (ja) 基板処理装置、基板処理方法及び半導体デバイスの製造方法
WO2022054855A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
WO2021181450A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP4509697B2 (ja) 基板処理装置
CN115917713A (zh) 基板处理装置、半导体装置的制造方法、程序、辅助板以及基板保持件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210810

R150 Certificate of patent or registration of utility model

Ref document number: 6929173

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150