DE102004047719A1 - Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens - Google Patents

Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens Download PDF

Info

Publication number
DE102004047719A1
DE102004047719A1 DE200410047719 DE102004047719A DE102004047719A1 DE 102004047719 A1 DE102004047719 A1 DE 102004047719A1 DE 200410047719 DE200410047719 DE 200410047719 DE 102004047719 A DE102004047719 A DE 102004047719A DE 102004047719 A1 DE102004047719 A1 DE 102004047719A1
Authority
DE
Germany
Prior art keywords
frequency
circuit unit
clock signal
clock
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE200410047719
Other languages
English (en)
Inventor
Michael Schittenhelm
Justus Kuhn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE200410047719 priority Critical patent/DE102004047719A1/de
Publication of DE102004047719A1 publication Critical patent/DE102004047719A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922Timing generation or clock distribution
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012Timing aspects, clock generation, synchronisation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602Interface to device under test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die Erfindung schafft eine Testvorrichtung zum Testen einer zu testenden Schaltungseinheit (101) mit einem Testsystem (100), welches ein Taktsignal (104) bereitstellt, und einer Verbindungseinrichtung (200) zur elektrischen Verbindung des Testsystems (100) mit der zu testenden Schaltungseinheit (101). Die Verbindungseinrichtung (200) umfasst eine Frequenzverdopplungseinheit (201) zur Verdopplung der Taktfrequenz (f) des der Verbindungseinrichtung (200) zugeführten Taktsignals (104) und zur Ausgabe eines frequenzverdoppelten Taktsignals (105) zu der zu testenden Schaltungseinheit (101) und eine Umschalteinrichtung (202, 203) zur Umschaltung der Verbindungseinrichtung (200) zwischen einem normalen Betriebsmodus (1), in welchem das der Verbindungseinrichtung (200) zugeführte Taktsignal (104) an die zu testende Schaltungseinheit (101) weitergeleitet wird, und einem Frequenzverdopplungsmodus (2), in welchem das der Verbindungseinrichtung (200) zugeführte Taktsignal (104) mittels der Frequenzverdopplungseinheit (201) frequenzverdoppelt und als das frequenzverdoppelte Taktsignal (105) zu der zu testenden Schaltungseinheit (101) ausgegeben wird.

Description

  • Die vorliegende Erfindung betrifft allgemein eine Testvorrichtung zum Testen einer zu testenden Schaltungseinheit, und betrifft insbesondere eine Testvorrichtung, die zum Testen einer zu testenden Schaltungseinheit auf der Grundlage einer vorgegebenen Taktfrequenz ausgelegt ist.
  • Spezifisch betrifft die vorliegende Erfindung eine Testvorrichtung zum Testen einer zu testenden Schaltungseinheit mit einem Testsystem, welches ein Taktsignal einer Frequenz f zur Steuerung und Durchführung eines Tests der zu testenden Schaltungseinheit bereitstellt, und einer Verbindungseinrichtung zur elektrischen Verbindung des Testsystems mit der zu testenden Schaltungseinheit, wobei der Verbindungseinrichtung das Taktsignal zur Steuerung und Durchführung des Tests der zu testenden Schaltungseinheit zugeführt wird.
  • Zu testende Schaltungseinheiten, wie beispielsweise ein DDR-DRAM (Double Data Rate (DDR)-DRAM; DRAM= Dynamic Random Access Memory, dynamischer Schreiblesespeicher) werden auf der Grundlage einer vorgegebenen Taktfrequenz f getestet.
  • Üblicherweise wird eine derartige Taktfrequenz f fest durch das Testsystem vorgegeben. Zum Testen der zu testenden Schaltungseinheit (beispielsweise des zu testenden Speichermoduls), wird diese über eine Verbindungseinrichtung, die üblicherweise als HiFix oder Loadboard bezeichnet wird, mit dem Testsystem verbunden. Die Verbindung zwischen dem Testsystem und der zu testenden Schaltungseinheit dient einem Leiten von Solldaten einer vorgegebenen Frequenz zu der zu testenden Schaltungseinheit und einem Auslesen von Istdaten aus der zu testenden Schaltungseinheit, wobei in dem Testsystem an schließend die ausgelesenen Istdaten mit den erwarteten Solldaten verglichen werden.
  • Ein zunehmender Bedarf besteht nach Testsystemen, die zu testende Schaltungseinheiten, wie beispielsweise Speicherbausteine, auf der Basis hoher Taktfrequenzen f testen können. Insbesondere ein funktioneller Geschwindigkeitstest bei einer hohen Zielfrequenz muss bei der zu testenden Schaltungseinheit durchgeführt werden.
  • Es ist daher eine Aufgabe der vorliegenden Erfindung, eine Testvorrichtung bereitzustellen, mit welcher eine zu testende Schaltungseinheit auch bei Frequenzen testbar ist, die die Taktfrequenzen des Testsystems wesentlich überschreiten.
  • Diese Aufgabe wird erfindungsgemäß durch eine Testvorrichtung zum Testen von zu testenden Schaltungseinheiten mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Ferner wird die Aufgabe durch ein im Patentanspruch 8 angegebenes Verfahren gelöst.
  • Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Ein wesentlicher Gedanke der Erfindung besteht darin, eine Verbindungseinrichtung, die zur elektrischen Verbindung zwischen einem Testsystem und einer zu testenden Schaltungseinheit dient, derart auszulegen, dass durch diese wahlweise ursprüngliche Taktsignale ohne Frequenzveränderung zu der zu testenden Schaltungseinheit durchgeleitet werden können, und andererseits Taktsignale, die von dem Testsystem zugeführt werden, in der Verbindungseinrichtung frequenzverdoppelt und zu der zu testenden Schaltungseinheit ausgegeben werden können.
  • Vorzugsweise stellt die Verbindungseinrichtung zwei Betriebsmodi bereit, d.h.
    • (1) einen normalen Betriebsmodus, in welchem das der Verbindungseinrichtung zugeführte Taktsignal an die zu testende Schaltungseinheit unverändert weitergeleitet wird, und
    • (2) einen Frequenzverdopplungsmodus, in welchem das der Verbindungseinrichtung zugeführte Taktsignal mittels einer Frequenzverdopplungseinheit frequenzverdoppelt und als ein frequenzverdoppeltes Taktsignal zu der zu testenden Schaltungseinheit ausgegeben wird.
  • In vorteilhafter Weise enthält die Verbindungseinrichtung eine Frequenzverdopplungseinheit zur Verdopplung der Taktfrequenz f des der Verbindungseinrichtung zugeführten Taktsignals und zur Ausgabe eines entsprechend frequenzverdoppelten Taktsignals zu der zu testenden Schaltungseinheit. Mit dem frequenzverdoppelten Taktsignal wird die zu testende Schaltungseinheit schließlich in einem Hochfrequenzbereich getestet.
  • Gemäß einem allgemeinen Aspekt weist die Testvorrichtung zum Testen einer zu testenden Schaltungseinheit im Wesentlichen auf:
    • a) ein Testsystem, welches ein Taktsignal zur Steuerung und Durchführung eines Tests der zu testenden Schaltungseinheit bereitstellt; und
    • b) eine Verbindungseinrichtung zur elektrischen Verbindung des Testsystems mit der zu testenden Schaltungseinheit, wobei der Verbindungseinrichtung das Taktsignal zur Steuerung und Durchführung des Tests der zu testenden Schaltungseinheit zugeführt wird.
  • Die Verbindungseinrichtung weist eine Frequenzverdopplungseinheit zur Verdopplung der Taktfrequenz des der Verbindungseinrichtung zugeführten Taktsignals und zur Ausgabe eines frequenzverdoppelten Taktsignals zu der zu testenden Schaltungseinheit und eine Umschalteinrichtung zur Umschaltung der Verbindungseinrichtung zwischen einem normalen Betriebsmodus, in welchem das der Verbindungseinrichtung zugeführte Taktsignal an die zu testende Schaltungseinheit weitergeleitet wird, und einem Frequenzverdopplungsmodus, in welchem das der Verbindungseinrichtung zugeführte Taktsignal mittels der Frequenzverdopplungseinheit frequenzverdoppelt und das als das frequenzverdoppelte Taktsignal zu der zu testenden Schaltungseinheit ausgegeben wird.
  • Ferner weist das erfindungsgemäße Verfahren zum Testen einer zu testenden Schaltungseinheit im Wesentlichen die folgenden Schritte auf:
    • a) Bereitstellen, durch ein Testsystem, eines Taktsignals zum Steuern und zum Durchführen eines Tests der zu testenden Schaltungseinheit; und
    • b) Verbinden des Testsystems mit der zu testenden Schaltungseinheit mittels einer Verbindungseinrichtung, wobei der Verbindungseinrichtung das Taktsignal zum Steuern und zum Durchführen des Tests der zu testenden Schaltungseinheit zugeführt wird;
    • c) Umschalten, mittels einer Umschalteinrichtung, der Verbindungseinrichtung zwischen einem normalen Betriebsmodus, in welchem das der Verbindungseinrichtung zugeführte Taktsignal an die zu testende Schaltungseinheit weitergeleitet wird, und einem Frequenzverdopplungsmodus, in welchem das der Verbindungseinrichtung zugeführte Taktsignal mittels einer Frequenzverdopplungseinheit frequenzverdoppelt und als ein frequenzverdoppeltes Taktsignal zu der zu testenden Schaltungseinheit ausgegeben wird; und
    • d) Durchführen von Tests an der zu testenden Schaltungseinheit auf der Grundlage des Taktsignals und/oder des frequenzverdoppelten Taktsignals.
  • In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des jeweiligen Gegenstandes der Erfindung.
  • Gemäß einer bevorzugten Weiterbildung der vorliegenden Erfindung besteht die Umschalteinrichtung zur Umschaltung der Verbindungseinrichtung zu dem normalen Betriebsmodus und dem Frequenzverdopplungsmodus aus einer ersten Umschalteinheit, die der Frequenzverdopplungseinheit vorgeschaltet ist, und einer zweiten Umschalteinheit, die der Frequenzverdopplungseinheit nachgeschaltet ist.
  • Gemäß einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Frequenzverdopplungseinheit, die in der Verbindungseinrichtung mit integrierter Umschalteinrichtung untergebracht ist, zur Verdopplung der Taktfrequenz f des der Verbindungseinrichtung zugeführten Taktsignals ausgelegt und als ein EXCLUSIV-ODER-Gatter (XOR-Gatter) ausgebildet. Weiterhin ist es vorteilhaft, die Frequenzverdopplungseinheit zur Verdopplung der Taktfrequenz f des der Verbindungseinrichtung zugeführten Taktsignals als eine Multiplexiereinheit auszulegen. Allgemein ist die Verbindungseinrichtung, die die Umschalteinrichtung und die Frequenzverdopplungseinrichtung aufweist, als eine standardisierte HiFix- oder Loadboard-Einheit ausgebildet.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist das Taktsignal als eine Kombination aus einem ersten Takteingangssignal und einem zweiten Takteingangssignal bereitgestellt. Eine derartige Kombination wird vorzugsweise durch eine logische Verknüpfung der ersten und zweiten Takteingangssignale bereitgestellt.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist eine Phasenverschiebung zwischen dem ersten Takteingangssignal und dem zweiten Takteingangssignal in einem Bereich zwischen 0° und 180° durch das Testsystem einstellbar. Dies steuert direkt die zeitliche Abfolge der Flanken des frequenzverdoppelten Taktausgangssignales.
  • Gemäß noch einer weiteren bevorzugten Weiterbildung der vorliegenden Erfindung ist die Frequenzver vielfachung mittels mehrfacher Frequenzverdopplungseinheiten, die in der Verbindungseinrichtung bereitgestellt sind, das Taktsignal in der Taktfrequenz f zu vervielfachen.
  • Auf diese Weise ist es möglich, eine zu testende Schaltungseinheit auf der Grundlage eines Taktsignals zu testen, welches eine wesentlich höhere (typischerweise die doppelte) Frequenz als das Taktsignal aufweist, das von dem Testsystem ausgegeben wird. Somit können durch die Verwendung der erfindungsgemäßen Verbindungseinrichtung zu testende Schaltungseinheiten bei hohen Frequenzen mit herkömmlichen Testsystemen getestet werden.
  • Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
  • In den Zeichnungen zeigen:
  • 1 ein Gesamt-Blockbild einer Testvorrichtung mit einem Testsystem und einer über eine Verbindungseinrichtung an das Testsystem angeschlossenen, zu testenden Schaltungseinheit;
  • 2 eine Verbindungseinrichtung mit Frequenzverdopplungseinheit und Umschalteinheiten, die für eine doppelte Übertragungsleitung ausgelegt ist, mit ge trennten Hin- und Rückleitungen für die Signale zwischen Testsystem und zu testender Schaltungseinheit, ein Dual Transmission Line oder Fly-by Konzept, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
  • 3 eine Verbindungseinrichtung mit Frequenzverdopplungseinheit und Umschalteinrichtung, die für eine einzelne Übertragungsleitung ausgelegt ist, mit identischer Signalleitung für Hin- und Rückleitung zwischen Testsystem und zu testender Schaltungseinheit, ein Single Transmission Line Konzept, gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 4(a), (b), und (c) Ablaufdiagramme mit den Zeitverläufen eines der Verbindungseinrichtung zugeführten ersten Takteingangssignals, eines der Verbindungseinrichtung zugeführten zweiten Takteingangssignals und eines Frequenzverdopplereinheit-Ausgangssignals zur Veranschaulichung einer Funktionsweise der erfindungsgemäßen Frequenzverdopplungseinheit.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • In 1 ist ein Blockbild einer erfindungsgemäßen Anordnung einer Testvorrichtung zum Testen einer zu testenden Schaltungseinheit 101 gezeigt. Ein Bezugszeichen 100 bezeichnet ein Testsystem, das alle erforderlichen Testsignale, Testdaten etc. zum Testen der zu testenden Schaltungseinheit 101 bereitstellt. Zur elektrischen Verbindung des Testsystems 100 mit der zu testenden Schaltungseinheit 101 ist eine Verbindungseinrichtung 200 bereitgestellt, die als HiFix bzw. Loadboard ausgebildet sein kann. Die Verbindungseinrichtung 200 ist an das Testsystem 100 über einen Testsystem-Datenbus (veranschaulicht durch einzelne Leitungen) verbunden, während die zu testende Schaltungseinheit 101 mit der Verbindungseinrichtung 200 über einen Verbindungsdatenbus 103 (ebenfalls veranschaulicht durch einzelne Leitungen in der 1) verbunden ist. Ein Bezugszeichen 104 bezeichnet ein Taktsignal, das zum Steuern und Durchführen von Tests an der zu testenden Schaltungseinheit 101 aus dem Testsystem 100 ausgegeben wird.
  • Ein Bezugszeichen 105 bezeichnet ein frequenzverdoppeltes Taktsignal 105, das aus dem von dem Testsystem 100 bereitgestellten Taktsignal 104 mittels einer in der Verbindungseinrichtung 200 bereitgestellten Frequenzverdopplungseinheit 201 (untenstehend unter Bezugnahme auf die 2 und 3 beschrieben) gewonnen wird.
  • Somit ist es durch die erfindungsgemäße Testvorrichtung möglich, ein Taktsignal 104 aus dem Testsystem 100 als Grundlage für Tests an der zu testenden Schaltungseinheit 101 zu gewinnen, und dieses Taktsignal mit Hilfe einer ohnehin notwendigen Verbindungseinrichtung 200 zur Verbindung des Testsystems 100 mit der zu testenden Schaltungseinheit 101 in einem größeren Frequenzbereich bereitzustellen. Auf diese Weise ermöglicht es die erfindungsgemäße Testvorrichtung, dass die zu testende Schaltungseinheit 101 mit einer gegenüber der Taktfrequenz des Testsystems 100 erhöhten (in diesem bevorzugten Ausführungsbeispiel verdoppelten) Taktfrequenz eines frequenzverdoppelten Taktsignals 105 getestet wird.
  • 2 zeigt die Verbindungsvorrichtung 200 gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung in größerem Detail. Hierbei sind getrennte Hin- und Rückleitungen für die Signale zwischen Testsystem und zu testender Schaltungseinheit, d.h. ein Dual Transmission Line oder Flyby Konzept (DTL) vorgesehen.
  • Kernelement ist die mit dem Bezugszeichen 201 bezeichnete Frequenzverdopplungseinheit, die beispielsweise als ein XOR (EXCLUSIV-ODER)-Gatter ausgebildet ist. 2 zeigt eine Doppelübertragungsleitungs-Verdrahtung (DTL, Dual Transmission Line), wobei die Verbindungseinrichtung 200 als ein entsprechendes HiFix ausgelegt ist, während 3 ein weiteres bevorzugtes Ausführungsbeispiel gemäß der vorliegenden Erfindung zeigt, in welcher die Verbindungseinrichtung 200 für eine einzelne Übertragungsleitung (STL, Single Transmission Line) ausgelegt ist.
  • 2 zeigt unter anderem die in dem Testsystem 100 vorhandenen Ausgangs/Eingangskomponenten. Hierbei wird über eine erste Treibereinheit 204 ein erstes Takteingangssignal 212 zu der Verbindungseinrichtung 200 geleitet, während über eine zweite Treibereinheit 205 ein zweites Takteingangssignal 213 zu der Verbindungseinrichtung 200 geleitet wird. Es sei darauf hingewiesen, dass die beiden Takteingangssignale 212, 213 eine gleiche, fest vorgegebene Frequenz f aufweisen, wobei die Phasen der beiden Takteingangssignale 212, 213 gegeneinander mit Hilfe einer in dem Testsystem 100 bereitgestellten Phasenschiebeeinrichtung (nicht gezeigt) oder mittels einer ähnlichen Realisierung gegeneinander verschiebbar sind (siehe auch Beschreibung bezüglich 4 unten).
  • Ferner sind die Eingabekomponenten in das Testsystem 100 gezeigt, d.h. eine erste Komparatoreinheit 206 und eine zweite Komparatoreinheit 207, in welcher Ausgangsignale aus der zu testenden Schaltungseinheit (in 2 nicht gezeigt), die als Istdaten aus der zu testenden Schaltungseinheit 101 ausgegeben werden, mit Solldaten, die in dem Testsystem 100 erzeugt werden, verglichen werden.
  • Ein derartiger Vergleich ist dem Fachmann bekannt und wird aus diesem Grunde hier nicht näher erläutert werden.
  • Die Verbindungseinrichtung 200 weist ferner eine Umschalteinrichtung auf, die in dem in 2 gezeigten Ausführungsbeispiel durch eine erste Umschalteinheit 202 und eine zweite Umschalteinheit 203 ausgebildet ist. In einem bevorzugten Ausführungsbeispiel sind die ersten und zweiten Umschalteinheiten 202, 203 als Umschaltrelais mit jeweils zwei Schaltkontakten ausgebildet.
  • Hierbei wird das erste Takteingangssignal 212 einem ersten Relaiskontakt der ersten Umschalteinheit 202 zugeführt, während das zweite Takteingangssignal 213 einem zweiten Umschaltkontakt der ersten Umschalteinheit 202 zugeführt wird. Ebenso enthält die zweite Umschalteinheit 203 zwei Umschaltkontakte, über welche entweder (Schalterstellung (1)) die ersten bzw. zweiten Takteingangssignale abgegriffen werden können, oder (Schalterstellung (2)) erste und zweite Ausgangsanschlüsse 215, 216 der Frequenzverdopplungseinheit 201 durchgeschaltet werden können, um entsprechende Frequenzverdopplereinheit-Ausgangssignale 300, 300' zu erhalten, welche über eine erste Taktausgangsleitung 208 bzw. eine zweite Taktausgangsleitung 209 als ein erstes Taktausgangssignal 210 bzw. ein zweites Taktausgangssignal 211 zu der zu testenden Schaltungseinheit 101 geführt werden.
  • Es sei darauf hingewiesen, dass die ersten und zweiten Taktausgangssignale 210, 211 die gleiche Frequenz aufweisen und zueinander invertiert sind. Hierbei ist die Frequenz bei dem Einsatz eines EXCLUSIV-ODER-Gatters als Frequenzverdopplungseinheit 201 gegenüber der Eingangsfrequenz der ersten und zweiten Takteingangssignale 212, 213 verdoppelt.
  • Durch die erfindungsgemäße Kombination der Frequenzverdopplungseinheit 201 mit den ersten und zweiten Umschalteinheiten 202 bzw. 203 ist es möglich, in der Verbindungseinrichtung 200 (HiFix) eine Umschaltung zwischen zwei Betriebsmodi (Schalterstellungen) zu erreichen:
    Betriebsmodus (1) (Schalterstellung (1)): Dies ist ein normaler Betriebsmodus, in welchem das der Verbindungseinrichtung 200 zugeführte Taktsignal 104 an die zu testende Schaltungs einheit 101 weitergeleitet wird; d.h. die beiden Takteingangssignale 212, 213 werden direkt als die beiden Taktausgangssignale 210, 211 ausgegeben.
  • Betriebsmodus (2) (Schalterstellung (2)): Dies ist ein Frequenzverdopplungsmodus, in welchem das der Verbindungseinrichtung 200 zugeführte Taktsignal 104 bzw. die ersten und zweiten Takteingangssignale 212, 213 derart verknüpft werden, dass ein frequenzverdoppeltes Taktausgangssignal entsteht. Zu diesem Zweck werden die ersten und zweiten Takteingangssignale 212, 213 den beiden Eingangsanschlüssen der Frequenzverdopplungseinheit 201 zugeführt, woraufhin ein frequenzverdoppeltes Ausgangssignal, d.h. ein Frequenzverdopplereinheit-Ausgangssignal 300 (untenstehend unter Bezugnahme auf 4 beschrieben) erzeugt wird. Somit wird aus der Verdopplungseinheit 201 das frequenzverdoppelte Taktsignal 105 zu der zu testenden Schaltung 101 ausgegeben.
  • In dem normalen Betriebsmodus (1) kann das Testsystem auf übliche Weise kalibriert werden, und die Schnittstellentests können mit der entsprechenden hohen Genauigkeit durchgeführt werden. Ferner ist es möglich, in dem Betriebsmodus (2), d.h. dem Frequenzverdopplungsmodus, die zu testende Schaltungseinheit 101 mit einer hohen, d.h. einer verdoppelten Taktfrequenz zu beaufschlagen. Durch das erfindungsgemäße Verfahren und die erfindungsgemäße Testvorrichtung ergibt sich der Vorteil, dass eine zu testende Schaltungseinheit 101 über die Verbindungseinrichtung 200 lediglich einmal an das Testsystem 100 angeschlossen werden muss, wobei anschließend ein Test bei der "Normalfrequenz" und der verdoppelten Taktfrequenz ermöglicht wird.
  • 3 zeigt eine Verbindungsvorrichtung 200 gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfindung, wobei die in 3 gezeigte Anordnung für eine einzelne Übertragungsleitung (STL) ausgelegt ist. Hierbei ist eine einzelne Signalleitung für Hin- und Rückleitung zwischen Testsystem und zu testender Schaltungseinheit, d.h. ein Single Transmission Line Konzept (STL) bereitgestellt. Gleiche Bezugszeichen wie in 2 bezeichnen gleiche Komponenten und werden, um eine überlappende Beschreibung zu vermeiden, hier nicht näher erläutert.
  • 3 zeigt zwei Treibereinheiten 204, 205, in welche die ersten und zweiten Takteingangssignale 212, 213 eingegeben werden, wobei diese Takteingangssignale anschließend zu der Verbindungseinrichtung 200 getrieben werden. Die Frequenzverdopplungseinheit 201 und die ersten und zweiten Umschalteinheiten 202, 203, die in 3 veranschaulicht sind, entsprechen in ihrer Funktionsweise den entsprechenden, in 2 gezeigten Komponenten.
  • Die in 3 gezeigte Anordnung mit einer einzelnen Übertragungsleitung stellt das erste Taktausgangssignal 210 auf der ersten Taktausgangsleitung 208 bereit, während das zweite Taktausgangssignal 211 auf der zweiten Taktausgangsleitung 209 bereitgestellt wird. Die beiden Taktausgangsleitungen sind mit DQS bzw. bDQS bezeichnet.
  • 4 ist ein Zeitablaufdiagramm, wobei in 4(a) beispielhaft ein Zeitverlauf eines ersten Takteingangssignals 212 und in 4(b) beispielhaft ein Zeitverlauf eines zweiten Takteingangssignals 213 gezeigt ist. 4(c) veranschaulicht das Ausgangssignal eines XOR-Gatters, das die Frequenzverdopplungseinheit 201 bildet. Die beiden Takteingangssignale 212, 213 weisen in dem in 4 gezeigten bevorzugten Ausführungsbeispiel der vorliegenden Erfindung eine gegenseitige Phasenverschiebung von 90° auf.
  • Aus diesem Grunde ergibt sich ein gleichmäßiges Frequenzverdopplereinheit-Ausgangssignal, d.h. die Einzeiten und Auszeiten des Frequenzverdopplereinheit-Ausgangssignals sind jeweils gleich groß. Die Frequenz des Frequenzverdoppler-Ausgangssignals entspricht genau dem Doppelten der Frequenz der jeweiligen Takteingangssignale 212, 213. Veranschaulicht sind erste Taktflanken 301 des ersten Takteingangssignal 212 bzw. zweite Taktflanken 302 des zweiten Takteingangssignals 213 durch gestrichelte Linien.
  • Ein Bezugszeichen t bezeichnet die Zeit. Durch das erfindungsgemäße Verfahren ist es möglich, Schnittstellen-Zeitgebungsparameter bei einer üblichen Taktfrequenz von beispielsweise 533 MHz zu testen (Betriebsmodus 1), während spezielle Eigenschaften der zu testenden Schaltungseinheit 101 in einem verdoppelten Frequenzbereich typischerweise 400-1000 MHz getestet werden können (Betriebsmodus 2).
  • Der besondere Vorteil der vorliegenden Erfindung besteht darin, dass die Verbindungseinrichtung 200 eine Frequenzverdopplungseinheit 201 mit ersten und zweiten Umschalteinheiten 202, 203 kombiniert, derart, dass zwei Betriebsmodi schaltbar sind, d.h. ein normaler Betriebsmodus (1), in dem ein Testen der zu testenden Schaltungseinheit 101 wie im Stand der Technik ermöglicht ist, und ein Frequenzverdopplungsmodus (2), der ein Testen der zu testenden Schaltungseinheit 101 auf der Grundlage einer verdoppelten Taktfrequenz eines Taktsignals 105 zulässt.
  • Eine spezielle HiFix- bzw. Loadboard-Einheit muss hiermit bei einem Testen von zu testenden Schaltungseinheiten nicht bereitgestellt werden, wodurch sich ein erheblicher wirtschaftlicher Vorteil ergibt.
  • Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Weise modifizierbar.
  • Auch ist die Erfindung nicht auf die genannten Anwendungsmöglichkeiten beschränkt.
  • In den Figuren bezeichnen gleiche Bezugszeichen gleiche oder funktionsgleiche Komponenten oder Schritte.
  • 100
    Testsystem
    101
    Zu testende Schaltungseinheit
    102
    Testsystem-Datenbus
    103
    Verbindungsdatenbus
    104
    Taktsignal
    105
    Frequenzverdoppeltes Taktsignal
    200
    Verbindungseinrichtung
    201
    Frequenzverdopplungseinheit
    202
    Erste Umschalteinheit
    203
    Zweite Umschalteinheit
    204
    Erste Treibereinheit
    205
    Zweite Treibereinheit
    206
    Erste Komparatoreinheit
    207
    Zweite Komparatoreinheit
    208
    Erste Taktausgangsleitung
    209
    Zweite Taktausgangsleitung
    210
    Erstes Taktausgangssignal
    211
    Zweites Taktausgangssignal
    212
    Erstes Takteingangssignal
    213
    Zweites Takteingangssignal
    214
    Invertereinheit
    215
    Erster Ausgangsanschluss
    216
    Zweiter Ausgangsanschluss
    300
    Frequenzverdopplereinheit-Ausgangssignal
    301
    Erste Taktflanke
    302
    Zweite Taktflanke
    f
    Taktfrequenz

Claims (12)

  1. Testvorrichtung zum Testen einer zu testenden Schaltungseinheit (101, DUT), mit: a) einem Testsystem (100), welches ein Taktsignal (104) zur Steuerung und Durchführung eines Tests der zu testenden Schaltungseinheit (101) bereitstellt; und b) einer Verbindungseinrichtung (200) zur elektrischen Verbindung des Testsystems (100) mit der zu testenden Schaltungseinheit (101), wobei der Verbindungseinrichtung (200) das Taktsignal (104) zur Steuerung und Durchführung des Tests der zu testenden Schaltungseinheit (101) zugeführt wird, dadurch gekennzeichnet, dass die Verbindungseinrichtung (200) aufweist: c) eine Frequenzverdopplungseinheit (201) zur Verdopplung der Taktfrequenz (f) des der Verbindungseinrichtung (200) zugeführten Taktsignals (104) und zur Ausgabe eines frequenzverdoppelten Taktsignals (105) zu der zu testenden Schaltungseinheit (101); und d) eine Umschalteinrichtung (202, 203) zur Umschaltung der Verbindungseinrichtung (200) zwischen d1) einem normalen Betriebsmodus (1), in welchem das der Verbindungseinrichtung (200) zugeführte Taktsignal (104) an die zu testende Schaltungseinheit (101) weitergeleitet wird, und d2) einem Frequenzverdopplungsmodus (2), in welchem das der Verbindungseinrichtung (200) zugeführte Taktsignal (104) mittels der Frequenzverdopplungseinheit (201) frequenzverdoppelt und als das frequenzverdoppelte Taktsignal (105) zu der zu testenden Schaltungseinheit (101) ausgegeben wird.
  2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Umschalteinrichtung (202, 203) zur Umschaltung der Verbindungseinrichtung (200) zwischen dem normalen Betriebsmodus (1) und dem Frequenzverdopplungsmodus (2) aus einer ersten Umschalteinheit (202), die der Frequenzverdopplungseinheit (201) vorgeschaltet ist, und einer zweiten Umschalteinheit (203), die der Frequenzverdopplungseinheit (201) nachgeschaltet ist, besteht.
  3. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Frequenzverdopplungseinheit (201) zur Verdopplung der Taktfrequenz (f) des der Verbindungseinrichtung (200) zugeführten Taktsignals (104) als ein EXCLUSIV-ODER-Gatter ausgebildet ist.
  4. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Frequenzverdopplungseinheit (201) zur Verdopplung der Taktfrequenz (f) des der Verbindungseinrichtung (200) zugeführten Taktsignals (104) als eine Multiplexiereinheit ausgebildet ist.
  5. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Verbindungseinrichtung (200) als eine HiFix- bzw. Loadboard-Einheit ausgebildet ist.
  6. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass das Taktsignal (104) als eine Kombination aus einem ersten Takteingangssignal (212) und einem zweiten Takteingangssignal (213) bereitgestellt ist.
  7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass eine Phasenverschiebung zwischen dem ersten Takteingangssignal (212) und dem zweiten Takteingangssignal (213) in einem Bereich zwischen 0° und 180° durch das Testsystem (100) einstellbar ist.
  8. Verfahren zum Testen einer zu testenden Schaltungseinheit (101, DUT), mit den folgenden Schritten: a) Bereitstellen, durch ein Testsystem (100), eines Taktsignals (104) zum Steuern und zum Durchführen eines Tests der zu testenden Schaltungseinheit (101); und b) Verbinden des Testsystems (100) mit der zu testenden Schaltungseinheit (101) mittels einer Verbindungseinrichtung (200), wobei der Verbindungseinrichtung (200) das Taktsignal (104) zum Steuern und zum Durchführen des Tests der zu testenden Schaltungseinheit (101) zugeführt wird, dadurch gekennzeichnet, dass die Verbindungseinrichtung (200) aufweist: c) Umschalten, mittels einer Umschalteinrichtung (202, 203), der Verbindungseinrichtung (200) zwischen c1) einem normalen Betriebsmodus (1), in welchem das der Verbindungseinrichtung (200) zugeführte Taktsignal (104) an die zu testende Schaltungseinheit (101) weitergeleitet wird, und c2) einem Frequenzverdopplungsmodus (2), in welchem das der Verbindungseinrichtung (200) zugeführte Taktsignal (104) mittels einer Frequenzverdopplungseinheit (201) frequenzverdoppelt und als ein frequenzverdoppeltes Taktsignal (105) zu der zu testenden Schaltungseinheit (101) ausgegeben wird; und d) Durchführen von Tests an der zu testenden Schaltungseinheit (101) auf der Grundlage des Taktsignals (104) und/oder des frequenzverdoppelten Taktsignals (105).
  9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Taktsignal (104) in der Taktfrequenz (f) vervielfacht wird.
  10. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Umschalteinrichtung (202, 203) zur Umschaltung der Verbindungseinrichtung (200) zwischen dem normalen Betriebsmodus (1) und dem Frequenzverdopplungsmodus (2) aus einer ersten Umschalteinheit (202), die der Frequenzverdopplungseinheit (201) vorgeschaltet wird, und einer zweiten Umschalteinheit (203), die der Frequenzverdopplungseinheit (201) nachgeschaltet wird, bereitgestellt wird.
  11. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das Taktsignal (104) mittels einer logischen Verknüpfung eines ersten Takteingangssignals (212) mit einem zweiten Takteingangssignal (213) erzeugt wird.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine Phasenverschiebung zwischen dem ersten Takteingangssignal (212) und dem zweiten Takteingangssignal (213) in einem Bereich zwischen 0° und 180° eingestellt wird.
DE200410047719 2004-09-30 2004-09-30 Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens Withdrawn DE102004047719A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE200410047719 DE102004047719A1 (de) 2004-09-30 2004-09-30 Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE200410047719 DE102004047719A1 (de) 2004-09-30 2004-09-30 Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE102004047719A1 true DE102004047719A1 (de) 2006-01-26

Family

ID=35511588

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200410047719 Withdrawn DE102004047719A1 (de) 2004-09-30 2004-09-30 Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens

Country Status (1)

Country Link
DE (1) DE102004047719A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051814A1 (de) * 2005-10-28 2007-05-03 Infineon Technologies Ag Elektronische Testvorrichtung mit erhöhter Taktfrequenz und Verfahren zum Erhöhen der Taktfrequenz im Testsystem

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6058056A (en) * 1998-04-30 2000-05-02 Micron Technology, Inc. Data compression circuit and method for testing memory devices
DE19822373C2 (de) * 1998-02-20 2001-05-31 Ind Technology Res Inst Hsinch Frequenzvervielfachungsschaltung und -verfahren
DE10115880A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Testschaltung zum Testen einer synchronen Speicherschaltung
US6470467B2 (en) * 1999-01-12 2002-10-22 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device capable of performing operation test at high speed while reducing burden on tester
DE10121309B4 (de) * 2001-05-02 2004-01-29 Infineon Technologies Ag Testschaltung zum Testen einer zu testenden Schaltung
DE10200898B4 (de) * 2002-01-11 2004-12-09 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb einer integrierten Schaltung

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19822373C2 (de) * 1998-02-20 2001-05-31 Ind Technology Res Inst Hsinch Frequenzvervielfachungsschaltung und -verfahren
US6058056A (en) * 1998-04-30 2000-05-02 Micron Technology, Inc. Data compression circuit and method for testing memory devices
US6470467B2 (en) * 1999-01-12 2002-10-22 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device capable of performing operation test at high speed while reducing burden on tester
DE10115880A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Testschaltung zum Testen einer synchronen Speicherschaltung
DE10121309B4 (de) * 2001-05-02 2004-01-29 Infineon Technologies Ag Testschaltung zum Testen einer zu testenden Schaltung
DE10200898B4 (de) * 2002-01-11 2004-12-09 Infineon Technologies Ag Integrierte Schaltung und Verfahren zum Betrieb einer integrierten Schaltung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005051814A1 (de) * 2005-10-28 2007-05-03 Infineon Technologies Ag Elektronische Testvorrichtung mit erhöhter Taktfrequenz und Verfahren zum Erhöhen der Taktfrequenz im Testsystem

Similar Documents

Publication Publication Date Title
DE19915398B4 (de) Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät
DE10330593B4 (de) Integrierter Taktversorgungsbaustein für ein Speichermodul, Speichermodul, welches den integrierten Taktversorgungsbaustein umfasst, sowie Verfahren zum Betreiben des Speichermoduls unter Testbedingungen
DE2658611A1 (de) Vorrichtung zur erzeugung und zum empfang von digitalwoertern
DE10260184A1 (de) Speichermodul mit einer Testeinrichtung
DE3725821C2 (de)
EP0766092A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
DE10034855B4 (de) System zum Test von schnellen integrierten Digitalschaltungen und BOST-Halbleiterschaltungsbaustein als Testschaltkreis
DE19514814B4 (de) Übertragungsvorrichtung und Übertragungsverfahren für Kalibrierungsdaten eines Halbleiter-Testgeräts
DE3727941A1 (de) Integrierte halbleiter-logikschaltungsanordnung
DE10231419B4 (de) Vorrichtung und Verfahren zur Kalibrierung von Signalen
DE69430304T2 (de) Anordnung zum testen von verbindungen mit pulling-widerständen
DE10135966A1 (de) Verfahren zum On-Chip-Testen von Speicherzellen einer integrierten Speicherschaltung
DE102004047719A1 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit mit erhöhter Taktfrequenz und Testvorrichtung zur Durchführung des Verfahrens
DE10123758B4 (de) Multi-Chip-Modul mit mehreren integrierten Halbleiterschaltungen
DE10112311A1 (de) Verfahren und Einrichtung zum Kalibrieren zur Korrektur von Impulsbreitenzeitfehlern beim Testen integrierter Schaltungen
DE10200898A1 (de) Integrierte Schaltung und Verfahren zum Betrieb einer integrierten Schaltung
EP0459001B1 (de) Integrierter Halbleiterspeicher
DE10145745A1 (de) Integrierte Schaltung und Verfahren zu ihrem Betrieb
DE19939595C1 (de) Anordnung zum Testen einer Vielzahl von Halbleiterschaltungen
DE102004046957B4 (de) Verfahren und Schaltungsanordnungen zum Abgleichen von Signallaufzeiten in einem Speichersystem
DE10338677B3 (de) Verfahren zum Testen einer zu testenden Schaltungseinheit und Testvorrichtung
DE10140986A1 (de) Verfahren und Vorrichtung zum Prüfen von Halbleiterspeichereinrichtungen
DE4406510C1 (de) Integrierter Schaltkreis mit einer mitintegrierten Prüfvorrichtung
DE10228527B3 (de) Verfahren zum Überprüfen der Refresh-Funktion eines Informationsspeichers

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal