DE102004035273A1

DE102004035273A1 - Chip-Ausgangstreiber

Info

Publication number: DE102004035273A1
Application number: DE102004035273A
Authority: DE
Inventors: Gunther Dr. Lehmann; Gerd Dr. Frankowsky; Hartmud Terletzki
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2003-07-31
Filing date: 2004-07-21
Publication date: 2005-03-17
Also published as: US20050024090A1; US6958626B2

Abstract

System und Verfahren zur Steuerung der Impedanz und des Stroms einer Off-Chip-Treiberschaltung, um eine Anpassung an eine durch den Treiber angesteuerte Last zu erzielen und zum Verringern von Rauschen und Nachschwingen in der Off-Chip-Treiberschaltung. Der Treiber umfasst einen Pull-Up-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel, einen Pull-Down-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel, einen an den Pull-Up-Transistor gekoppelten ersten Stromspiegeltransistor zur Steuerung des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet, und einen an den Pull-Down-Transistor gekoppelten zweiten Stromspiegeltransistor zur Steuerung des zu der Last übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet. Zusätzlich kann der Treiber einen ersten Vortreiber enthalten, der ein Gate-Signal mit einer gesteuerten Anstiegsrate für den Pull-Up-Transistor liefert, und einen zweiten Vortreiber, der ein Gate-Signal mit einer gesteuerten Anstiegsrate für den Pull-Down-Transistor liefert.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft eine Chip-Ausgangstreiberschaltung und insbesondere ein System und ein Verfahren zur Steuerung der Impedanz und des Stroms einer Chip-Ausgangstreiberschaltung, um eine Anpassung an die vom Treiber angesteuerte Last zu erzielen. Die vorliegende Erfindung betrifft ferner ein System und ein Verfahren zum Verringern des Rauschens und Nachschwingens in einer Chip-Ausgangstreiberschaltung.

Halbleiterchips, wie zum Beispiel Halbleiterspeicherchips und Halbleiterprozessorschips, erzeugen logische Signale mit hohem Pegel und logische Signale mit niedrigem Pegel, die letztendlich zu einem oder mehreren Bauelementen ("der Last") übertragen werden müssen, die sich außerhalb des Chips befinden. Um diese Ausgangssignale zu der Last zu senden, enthält der Chip eine Chip-Ausgangstreiberschaltung (Off-Chip-Treiberschaltung), die die Ausgangssignale des Chips empfängt und diese Signale zu der Last überträgt. Die Treiberschaltung wird im allgemeinen unter Verwendung von P-Kanal- und N-Kanal-Feldeffekttransistoren (FETs) und insbesondere von Metalloxidhalbleiter-(MOS-) oder Komplementär-Metalloxidhalbleiter-(CMOS-)Transistoren hergestellt. Der P-Kanal-Transistor wirkt als ein Pull-Up-Transistor zum Heraufziehen der Ausgangsspannung zu dem hohen logischen Pegel, und der N-Kanal-Transistor wirkt als ein Pull-Down-Transistor zum Herunterziehen der Ausgangsspannung auf den niedrigen logischen Pegel.

Die Ausgangssignale des Treibers werden vorzugsweise mit einem Treiberstrom und einer Ausgangsimpedanz zu der Last übertragen, die an die Last angepasst sind. Da die Ausgangsimpedanz des Treibers direkt mit dem Treiberstrom des Treibers zusammenhängt, verändert eine Veränderung des Treiberstroms des Treibers auch die Ausgangsimpedanz des Treibers. Durch Verändern des Treiberstroms des Treibers kann die Ausgangsimpedanz des Treibers deshalb so eingestellt werden, dass sie mit der Eingangsimpedanz der Last übereinstimmt. Eine mangelnde Anpassung der Ausgangsimpedanz des Treibers an die Eingangsimpedanz der Last, kann zu unerwünschten Signalreflexionen, Spannungsüberschwingern, Spannungsunterschwingern und Taktsteuerungsproblemen führen.

In der Vergangenheit wurden mehrere Verfahren zum Verändern des Treiberstroms einer Off-Chip-Treiberschaltung verwendet. Wie zum Beispiel in dem US Patent Nr. 5,864,506 gezeigt wird, kann die Off-Chip-Treiberschaltung mehrere identische Elemente enthalten. Jedes Element umfasst einen P-Kanal-Transistor und einen N-Kanal-Transistor, die an ihren Drain-Anschlüssen verbunden sind. Die Drain-Verbindung dient außerdem als ein Anschluss für das Ausgangssignal des Treibers. Der P-Kanal-Transistor jedes Elements wirkt als ein Pull-Up-Transistor für das Ausgangssignal und der N-Kanal-Transistor jedes Element wirkt als ein Pull-Down-Transistor für das Ausgangssignal. Durch Verwendung zusätzlicher Transistoren und eines Steuersignalgenerators wird eine ausgewählte Anzahl dieser Elemente aktiviert. Abhängig von der Anzahl solcher aktivierter Elemente wird der Treiberstrom vergrößert oder verkleinert. Das System aus dem US Patent Nr. 5,955,894 ist ähnlich. Bei diesem System umfasst die Pull-Up-Schaltung mehrere identische Elemente und die Pull-Down-Schaltung um fasst mehrere identische Elemente. Jedes Element der Pull-Up-Schaltung und jedes Element der Pull-Down-Schaltung wird individuell durch Verwendung von Steuerlogik aktiviert.

Ein Problem bei diesen Systemen nach dem Stand der Technik besteht darin, dass die zusätzlichen Schaltungen der mehreren Elemente unerwünschte Kapazität zu der Ausgangsimpedanz hinzufügen. Um schnell zwischen dem hohen logischen Pegel und dem niedrigen logischen Pegel umzuschalten (Steigung < 1V/ns), müssen die Schaltungen in dem Treiber für den Pull-Up- und den Pull-Down-Weg überbemessen sein. Diese Überbemessung erhöht unerwünschterweise die Gleichstrom-Ausgangsimpedanz des Treibers. Außerdem erzeugt das schnelle Schalten Rauschen auf dem Ausgangssignal und Nachschwingen auf den Leistungsbussen.

Kurze Darstellung der Erfindung

Die vorliegende Erfindung stellt eine Off-Chip-Treiberschaltung bereit, die diese Probleme vermeidet und eine hochgenaue Steuerung der Ausgangsimpedanz und ein schnelles Umschalten zwischen dem hohen logischen Pegel und dem niedrigen logischen Pegel ohne Erzeugung von Rauschen und Nachschwingen gewährleistet. Diese Leistungsfähigkeit wird erzielt, indem sowohl an den Pull-Up-Transistor als auch den Pull-Down-Transistor ein zusätzlicher Transistor gekoppelt wird, der als ein Stromspiegeltransistor wirkt, und durch Steuern der Anstiegsrate (slew rate = Änderungsrate der Ausgangsspannung, Nachführungsrate) der die Pull-Up- und Pull-Down-Transistoren ansteuernden Gate-Signale. Der Stromspiegeltransistor des Pull-Up-Transistors steuert den Treiberstrom (und die Ausgangsimpedanz) des Treibers während des hohen logischen Pegels, und der Stromspiegeltransistor des Pull-Down- Transistors steuert den Treiberstrom (und die Ausgangsimpedanz) des Treibers während des niedrigen logischen Pegels. Durch Steuern des Stroms, den die Stromspiegeltransistoren spiegeln, wird auch der Treiberstrom (und die Ausgangsimpedanz) des Treibers gesteuert. Durch Steuern der Anstiegsrate der die Pull-Up- und Pull-Down-Transistoren ansteuernden Gate-Signale wird Rauschen und Nachschwingen während des Umschaltens zwischen dem hohen logischen Pegel und dem niedrigen logischen Pegel beträchtlich vermindert.

Bei einer ersten Ausführungsform stellt die vorliegende Erfindung einen Treiber bereit, der einen Pull-Up-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel, einen Pull-Down-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel, einen an den Pull-Up-Transistor gekoppelten ersten Stromspiegeltransistor zur Steuerung des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit hohem Pegel befindet, und einen an den Pull-Down-Transistor gekoppelten zweiten Stromspiegeltransistor zur Steuerung des zu der Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit niedrigem Pegel befindet, aufweist.

In einer zweiten Ausführungsform stellt die vorliegende Erfindung einen Treiber bereit, der einen Pull-Up-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel und einen Pull-Down-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel aufweist. Ferner enthält der Treiber einen ersten Vortreiber, wobei der erste Vortreiber einen oder mehrere Schalttransistoren zum Schalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms umfasst. Der Ausgang des ersten Vortreibers liefert ein Gate-Signal mit einer gesteuerten Anstiegsrate für den Pull-Up-Transistor. Zusätzlich enthält der Treiber einen zweiten Vortreiber, wobei der zweite Vortreiber einen oder mehrere Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des zweiten Vortreibers übertragenen Stroms umfasst. Der Ausgang des zweiten Vortreibers liefert ein Gate-Signal mit einer gesteuerten Anstiegsrate für den Pull-Down-Transistor.

Die vorliegende Erfindung stellt ferner ein Verfahren zur Steuerung eines Treibers bereit, das die folgenden Schritte aufweist: Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel unter Verwendung eines Pull-Up-Transistors, zum Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel unter Verwendung eines Pull-Down-Transistors, Steuern des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit hohem Pegel befindet, unter Verwendung eines an den Pull-Up-Transistor gekoppelten ersten Stromspiegeltransistors und Steuern des zu der Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit niedrigem Pegel befindet, unter Verwendung eines an den Pull-Down-Transistor gekoppelten zweiten Stromspiegeltransistors.

Die vorliegende Erfindung stellt außerdem ein weiteres Verfahren zur Steuerung eines Treibers bereit, das die folgenden Schritte aufweist: Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel unter Verwendung eines Pull-Up-Transistors und Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel unter Verwendung eines Pull-Down-Transistors. Das Verfahren umfasst außerdem den Schritt des Bereitstellens eines Gate-Signals mit einer gesteuerten Anstiegsrate für den Pull-Up-Transistor unter Verwendung eines ersten Vortreibers mit einem oder mehreren Schalttransistoren zum Umschalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms, und Bereitstellen eines Gate-Signals mit einer gesteuerten Anstiegsrate für den Pull-Down-Transistor unter Verwendung eines zweiten Vortreibers mit einem oder mehreren Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des durch den Ausgang des zweiten Vortreibers übertragenen Stroms.

Kurze Beschreibung der Zeichnungen
1 ist ein Schaltbild einer Off-Chip-Treiberschaltung, die Stromspiegeltransistoren verwendet, gemäß einer Ausführungsform der vorliegenden Erfindung.
2 ist ein Schaltbild einer Modifikation der Ausführungsform von 1 mit zusätzlichen Schaltungen zum Verändern des durch die Stromspiegeltransistoren übertragenen Stroms.
3 ist ein Schaltbild einer Modifikation der Ausführungsform von 2 mit weiteren Schaltungen zum Verändern des Endtreiberstroms der Off-Chip-Treiberschaltung.
4 ist ein Schaltbild einer Steuerschaltung zur Steuerung der Schaltungen in der Ausführungsform von 3 zum Verändern des Endtreiberstroms.
5 ist ein Schaltbild einer Modifikation der Ausführungsform von 3 mit zusätzlichen Schaltungen zur Erhöhung der Geschwindigkeit des Umschaltens des Ausgangssignals des Treibers.
6 ist ein Schaltbild einer Off-Chip-Treiberschaltung, die Gate-Signale mit einer gesteuerten Anstiegsrate aufweist zum Verringern des Rauschens und Nachschwingens während des Schaltens des Pull-Up- und des Pull-Down-Transistors des Off-Chip-Treibers.
7 ist ein Graph der Anstiegsrate des Ausgangssignals der Off-Chip-Treiberschaltung von 6 als Funktion der Ausgangsspannung bei verschiedenen Lasten.
8 ist ein Graph der Gesamtausbreitungsverzögerung der Off-Chip-Treiberschaltung von 6 als Funktion der Ausgangsspannung bei verschiedenen Lasten.
Beschreibung der bevorzugten Ausführungsformen
1 zeigt einen Chip-Ausgangstreiber (Off-Chip-Treiber) 101 gemäß der vorliegenden Erfindung. Das Ausgangssignal am Anschluss DQ des Treibers 101 steuert die Chip-Ausgangslast (Off-Chip-Last) 103 an. Die Last 103 ist eine Last der Klasse 2 des Typs SSTL2 (Stub Series Terminated Logic) mit einem Reihenwiderstand 125 von 25 Ohm, einem Abschlusswiderstand 127 von 25 Ohm zu VTT und einem Kondensator 129 von 30 Pikofarad zu Masse.
Der Off-Chip-Treiber 101 enthält Stromquellen 107 und 109, einen Pull-Up-Transistor 119, einen Pull-Down-Transistor 121 und Stromspiegeltransistoren 105, 117, 111 und 123. Diese Elemente sind wie in 1 gezeigt verbunden. Der Pull-Up-Transistor 119 ist ein P-Kanal-CMOS-Transistor, und der Pull-Down-Transistor 121 ist ein N-Kanal-CMOS-Transistor. Die Stromspiegeltransistoren 105 und 117 sind P-Kanal-CMOS-Transistoren (auch mit der Bezeichnung P₁ und P₂ in 1) und die Stromspiegeltransistoren 111 und 123 sind N-Kanal-CMOS-Transistoren (auch mit der Bezeichnung N₁ und N₂ in 1). Die Kondensatoren 113 und 115 liefern Spannungsstabilität zwischen den Gates und Source-Anschlüssen der Stromspiegeltransistoren.
Wie in 1 gezeigt, sind die Source-Anschlüsse der Stromspiegeltransistoren 105 und 117 verbunden, und die Source-Anschlüsse der Stromspiegeltransistoren 111 und 123 sind verbunden. Außerdem sind die Gates der Stromspiegeltransistoren 105 und 117 miteinander und mit dem Drain-Anschluss des Transistors 105 verbunden. Ähnlich sind die Gates der Stromspiegeltransistoren 111 und 123 miteinander und mit dem Drain-Anschluss des Transistors 111 verbunden. Wenn die Breiten der Gates (W) der Stromspiegeltransistoren 105 und 117 gleich sind und die Breiten der Gates (W) der Stromspiegeltransistoren 111 und 123 gleich sind, ist folglich der Strom I_P2 in dem Drain-Bereich des Transistors 117 derselbe wie der Strom I_P1 in dem Drain-Bereich des Transistors 105, und der Strom I_N2 in dem Drain-Bereich des Transistors 123 ist derselbe wie der Strom I_N1 in dem Drain-Bereich des Transistors 111. Wenn die Breiten der Gates der Stromspiegeltransistoren 105 und 117 jedoch verschieden sind, dann gilt für den Strom I_P2 = (W_P2/W_P1)I_P1, wobei W_P1 die Breite des Gates des Transistors 105 (P₁) und W_P2 die Breite des Gates des Transistors 117 (P₂) ist. Ähnlich gilt, wenn die Breiten der Gates der Stromspiegeltransistoren 111 und 123 verschieden sind, für den Strom I_N2 = (W_N2/W_N1)I_N1, wobei W_N1 die Breite des Gates des Transistors 111 (N₁) und W_N2 die Breite des Gates des Transistors 123 (N₂) ist.
Der Pull-Up-Transistor 119 und der Pull-Down-Transistor 121 werden jeweils durch die Eingangssignale an den Anschlüssen P und N, die mit den Gates dieser Transistoren verbunden sind, gesteuert. Wenn die Eingangssignale an den Anschlüssen P und N niedrigen Pegel aufweisen, wird der Pull-Up-Transistor 119 eingeschaltet und der Pull-Down-Transistor 121 ausgeschaltet. Folglich ist das Ausgangssignal an dem Ausgangsanschluss DQ auf hohem Pegel und der Ausgangsstrom an diesem Anschluss ist der Strom I_P2, der durch die Stromquelle 107 und die Stromspiegeltransistoren 117 und 105 gesteuert ist. Wenn dagegen die Eingangssignale an den Anschlüssen P und N hohen Pegel aufweist sind, wird der Pull-Up-Transistor 119 ausgeschaltet und der Pull-Down-Transistor 121 eingeschaltet. Folglich ist das Ausgangssignal an dem Ausgangsanschluss DQ auf niedrigem Pegel und der Ausgangsstrom an diesem Anschluss ist der Strom I_N2, der durch die Stromquelle 109 und die Stromspiegeltransistoren 123 und 111 gesteuert ist.
Mit den Spiegeltransistoren kann die Ausgangsimpedanz des Treibers 101 verändert werden, um eine Übereinstimmung mit der Eingangsimpedanz jeder beliebigen Last zu erzielen. Wenn zum Beispiel der minimale Ausgangsspannungshub aus VTT an dem Knoten A der Last 103 zwischen den Spannungszuständen mit hohem und niedrigem Pegel plus oder minus 380 mV beträgt, sollte der Ausgangsgleichstrom an dem Anschluss DQ 15,2 mA (380 mV/25 Ohm) betragen. Für den Fall W_P2 = W_P1 und W_N1 = W_N2 wird deshalb durch Einstellen des durch die Stromquellen 107 und 109 erzeugten Stroms auf 15,2 mA die Ausgangsimpedanz des Treibers 101 mit der Eingangsimpedanz der Last 103 übereinstimmen. Wenn dagegen die von den Stromquellen 107 und 109 erzeugten Ströme auf einem spezifizierten Betrag festliegen, wie zum Beispiel 100 μA, dann kann der gewünschte Ausgangsstrom von 15,2 mA durch Einstellen der Werte von W_P2/W_P1 und W_N2/W_N1 erzielt werden. Zum Beispiel erzielt man einen Ausgangsstrom von 15,2 mA, wenn diese Stromquellen auf 100 μA eingestellt werden, wenn die Werte von W_P2/W_P1 und W_N2/W_N1 gleich 152 (15,2 mA/100 μA) betragen.
Die Gate-Breiten W_P1, W_P2, W_N1 und W_N2 können zum Zeitpunkt der Herstellung des Treibers 101 so eingestellt werden, dass I_P2 und I_N2 mit der Eingangsimpedanz einer vorher festgelegten Last übereinstimmen. I_P2 und I_N2 können dagegen variabel gelassen werden, um die Eingangsimpedanz an vielfältige Lasten anzupassen, indem die Transistoren 117 und 123 selektiv an einen von vielen Stromspiegeltransistoren gekoppelt werden. Eine solche Off-Chip-Treiberschaltung ist in 2 gezeigt.
Die Off-Chip-Treiberschaltung 201 von 2 enthält Stromquellen 221 und 223, einen Pull-Up-Transistor 235, einen Pull-Down-Transistor 237, Stromspiegeltransistoren 209, 217, 233, 215, 227 und 239 und Schalttransistoren 211, 219, 213 und 225. Diese Elemente sind wie in 2 gezeigt verbunden. Wie bei der Ausführungsform von 1 liefern die Kondensatoren 229 und 231 Spannungsstabilität zwischen den Gates und Source-Anschlüssen der Stromspiegeltransistoren.
Die Schalttransistoren 211, 219, 213 und 225 werden durch die an den Anschlüssen 10 und 11 übertragenen Signale ein- und ausgeschaltet, und diese Schalttransistoren steuern ihrerseits die Aktivierung der Spiegeltransistoren 209, 217, 215 bzw. 227. Die Signale an den Anschlüssen 10 und 11 werden jeweils durch Inverter 205 und 207 invertiert, um Signale 10n und 11n zu liefern. Wenn das Signal an den Anschlüssen 10 einen hohen Pegel und das Signal an dem Anschluss 11 einen niedrigen Pegel aufweist, dann empfängt der P-Kanal-Schalttransistor 219 ein Eingangssignal mit einem niedrigen Pegel an seinem Gate und der N-Kanal-Schalttransistor 225 empfängt ein Eingangssignal mit hohem Pegel an seinem Gate. Folglich werden die Schalttransistoren 219 und 225 eingeschaltet und die Spiegeltransistoren 217 und 227 aktiviert. Mit solchen Signalen an den Anschlüssen 10 und 11 empfängt der P-Kanal-Schalttransistor 211 jedoch ein Eingangssignal mit hohem Pegel an seinem Gate, und der N-Kanal-Schalttransistor 213 empfängt ein Eingangssignal mit einem niedrigen Pegel an seinem Gate. Folglich werden die Schalttransistoren 211 und 213 ausgeschaltet und die Spiegeltransistoren 209 und 215 werden nicht aktiviert. Der Strom I_P2 ist deshalb durch den Spiegeltransistor 217 und das Verhältnis der Breiten der Gates der Spiegeltransistoren 233 und 217 gesteuert, und der Strom I_N2 ist durch den Spiegeltransistor 227 und das Verhältnis der Breiten der Gates der Spiegeltransistoren 239 und 227 gesteuert. Wenn die Breiten der Gates der Spiegeltransistoren 233 und 217 gleich sind und die Breiten der Gates der Spiegeltransistoren 239 und 227 gleich sind, gilt I_P2 = IP_1b und I_N2 = I_N1b.
Wenn dagegen das Signal an den Anschlüssen 10 einen niedrigen Pegel und das Signal an dem Anschluss 11 einen hohen Pegel aufweist, empfängt der P-Kanal-Schalttransistor 211 ein Eingangssignal mit einem niedrigen Pegel an seinem Gate und der N-Kanal-Schalttransistor 213 empfängt ein Eingangssignal mit hohem Pegel an seinem Gate. Folglich werden die Schalttransistoren 211 und 213 eingeschaltet und die Spiegeltransistoren 209 und 215 aktiviert. Mit solchen Signalen an den Anschlüssen 10 und 11 empfängt der P-Kanal-Schalttransistor 219 ein Eingangssignal mit hohem Pegel an seinem Gate und der N-Kanal-Schalttransistor 225 empfängt ein Eingangssignal mit einem niedrigen Pegel an seinem Gate. Folglich werden die Schalttransistoren 219 und 225 ausgeschaltet und die Spiegeltransistoren 217 und 227 werden nicht aktiviert. Deshalb wird der Strom I_P2 durch den Spiegeltransistor 209 und das Verhältnis der Breiten der Gates der Spiegeltransistoren 233 und 209 gesteuert und der Strom I_N2 durch den Spiegeltransistor 215 und das Verhältnis der Breiten der Gates der Spiegeltransistoren 239 und 215. Wenn die Breiten der Gates der Spiegeltransistoren 233 und 209 gleich sind und die Breiten der Gates der Spiegeltransistoren 239 und 215 gleich sind, gilt I_P2 = I_P1a und I_N2 = I_N1a
Wie in 2 gezeigt, steuert die Off-Chip-Treiberschaltung 201 die Last 203 an. Die Last 203 ist eine Last der Klasse 1 des Typs SSTL2 mit einem Reihenwiderstand 241 von 25 Ohm, einem Abschlusswiderstand 243 von 50 Ohm zu VTT und einem Kondensator 245 von 30 Pikofarad zu Masse. Wenn wieder angenommen wird, dass ein minimaler Ausgangsspannungshub von VTT an dem Knoten A der Last 203 zwischen den Spannungszuständen mit hohem und niedrigem Pegel plus oder minus 380 mV beträgt, sollte der Ausgangsgleichstrom an dem Anschluss DQ 7,6 mA (380 mV/50 Ohm) betragen. Wenn die von den Stromquellen 221 und 223 erzeugten Ströme auf 100 μA festliegen, dann kann deshalb der gewünschte Ausgangsstrom von 7,6 mA durch Aktivieren der Spiegeltransistoren 209 und 215 und Setzen der Werte von W_P2/W_P1a und W_N2/W_N1a auf 76 (7,6 mA/100 μA) erreicht werden, wobei W_P2 die Breite des Gates des Spiegeltransistors 233, W_P1a die Breite des Gates des Spiegeltransistors 209, W_N2 die Breite des Gates des Spiegeltransistors 239 und W_N1a die Breite des Gates des Spiegeltransistors 215 ist. Wenn die Off-Chip-Treiberschaltung 201 dagegen die in 1 gezeigte Last 123 ansteuert, und eine Last der Klasse 2 des Typs SSTL2 einen Ausgangsgleichstrom an dem Anschluss DQ von 15,2 mA erfordert, kann dieser gewünschte Ausgangsstrom durch Aktivieren der Spiegeltransistoren 217 und 227 und Setzen der Werte von W_P2/W_P1b und W_N2/W_N1b auf 152 (15, 2 mA/100 μA) erzielt werden, wobei W_P1b die Breite des Gates des Spiegeltransistors 217 und W_N1b die Breite des Gates des Spiegeltransistors 227 ist.
Obwohl die Ausführungsform von 2 nur mit zwei auswählbaren Ausgangsimpedanzen arbeitet, können zusätzliche auswählbare Ausgangsimpedanzen bereitgestellt werden, indem man weitere Schalttransistor-/Spiegeltransistorkombinationen mit verschiedenen Verhältnissen von Gate-Breiten hinzufügt. Die Auswahl des entsprechenden Spiegeltransistor-/Schalttransistorpaars könnte unter Verwendung eines binären Eingangs bewirkt werden, der mit Schmelzelementen, einem Modusregister, Maskierung oder ähnlichen Mitteln ausgewählt wird.
Der in 3 gezeigte Off-Chip-Treiber 301 ist eine Modifikation der Ausführungsform von 2 mit weiteren Schaltungen zum Verändern des Ausgangstreiberstroms der Off-Chip- Treiberschaltung zur Kompensation von Herstellungstoleranzen, Temperaturschwankungen und anderen Ursachen von Stromfluktuationen und zur anderweitigen Feinabstimmung des Ausgangstreiberstroms. Der Off-Chip-Treiber 301 ist mit der Ausführungsform von 2 identisch, mit der Ausnahme der P-Kanal-Transistoren 303, 305, 307 und 309 und der N-Kanal-Transistoren 311, 313, 315 und 317. Die Source-Anschlüsse der Transistoren 303, 305, 307 und 309 sind miteinander und mit dem Source-Anschluss des Spiegeltransistors 233 verbunden, und die Drain-Anschlüsse der Transistoren 303, 305, 307 und 309 sind miteinander und mit dem Drain-Anschluss des Spiegeltransistors 233 verbunden. Ähnlich sind die Source-Anschlüsse der Transistoren 311, 313, 315 und 317 miteinander und mit dem Source-Anschluss des Spiegeltransistors 239 verbunden, und die Drain-Anschlüsse der Transistoren 311, 313, 315 und 317 sind miteinander und mit dem Drain-Anschluss des Spiegeltransistors 239 verbunden. Die Transistoren 303, 305, 307, 309, 311, 313, 315 und 317 werden als Reaktion auf die Signale A, B, C, D, E, F, G, H, die zu ihren jeweiligen Gates übertragen werden, selektiv aktiviert. Diese Signale werden als Reaktion auf binäre Steuerlogik erzeugt. Durch Aktivieren eines oder mehrerer der Transistoren 303, 305, 307, 309, 311, 313, 315 und 317 wird der Ausgangstreiberstrom, der an dem Anschluss DQ übertragen wird, stufenweise erhöht.
Das Steuersystem 401 zum selektiven Erzeugen der Signale A, B, C, D, E, F, G, H als Reaktion auf eine binäre Eingabe ist in 4 gezeigt. Das Steuersystem 401 überträgt selektiv die Vorspannung vBIASP zu den Gate-Anschlüssen A, B, C, und D der Transistoren 303, 305, 307 bzw. 309 als Reaktion auf die binären Signale, die an den Anschlüssen Y₁, Y₂, Y₃ und Y₄ erscheinen, und überträgt selektiv die Vorspannung vBIASN zu den Gate-Anschlüssen E, F, G und H der Transistoren 311, 313, 315 bzw. 317 als Reaktion auf die binären Signale, die an den Anschlüssen X₁, X₂, X₃ bzw. X₄ erscheinen. Die binären Signale an den Anschlüssen Y₁, Y₂, Y₃ und Y₄ werden direkt zu dem N-Kanal-Transistor der Transfergatter 435, 437, 439 bzw. 444 übertragen, und binäre Signale an den Anschlüssen X₁, X₂, X₃ und X₄ werden direkt zu dem N-Kanal-Transistor der Transfergatter 411, 413, 415 bzw. 417 übertragen. Die binären Signale an den Anschlüssen Y₁, Y₂, Y₃ und Y₄ werden auch durch Inverter 443, 445, 447 und 449 zu dem P-Kanal-Transistor der Transfergatter 435, 437, 439 und 444 übertragen und binäre Signale an den Anschlüssen X₁, X₂, X₃ und X₄ werden auch durch Inverter 403, 405, 407 und 409 zu dem P-Kanal-Transistor der Transfergatter 411, 413, 415 bzw. 417 übertragen. Die Eingänge der Transfergatter 435, 437, 439 und 444 sind mit vBIASP verbunden, und die Ausgänge dieser Transfergatter jeweils mit den Gate-Anschlüssen A, B, C und D. Die Eingänge der Transfergatter 411, 413, 415 und 417 sind mit vBIASN verbunden, und die Ausgänge dieser Transfergatter sind jeweils mit den Gate-Anschlüssen E, F, G und H verbunden. Die Gate-Anschlüsse A, B, C und D sind außerdem mit den Source-Anschlüssen der P-Kanal-Transistoren 427, 429, 431 bzw. 433 verbunden, und die Gate-Anschlüsse E, F, G und H sind außerdem mit den Source-Anschlüssen der N-Kanal-Transistoren 419, 421, 423 bzw. 425 verbunden. Die Drain-Anschlüsse der Transistoren 427, 429, 431 und 433 sind mit VDDQ verbunden und die Drain-Anschlüsse der Transistoren 419, 421, 423 und 425 mit VSSQ. Die Transistoren 427, 429, 431 und 433 klemmen die Gate-Anschlüsse A, B, C bzw. D auf VDDQ, wenn sich die Transfergatter 435, 437, 439 bzw. 444 im Aus-Zustand befinden und keine Vorspannung zu ihren Ausgängen übertragen wird, und geben diese Gate-Anschlüsse frei, damit sie durch die Ausgänge der Transfergatter gesteuert werden, wenn die Transfergatter im Ein-Zustand vBIASP übertragen. Auf ähnliche Weise klemmen die Transistoren 419, 421, 423 und 425 die Gate-Anschlüsse E, F, G bzw. H auf VSSQ, wenn sich die Transfergatter 411, 413, 415 bzw. 417 im Aus-Zustand befinden und keine Vorspannung zu ihren Ausgängen übertragen wird, und geben diese Gate-Anschlüsse frei, damit sie durch die Ausgänge der Transfergatter gesteuert werden, wenn die Transfergatter im Ein-Zustand vBIASN übertragen.
Der in 5 gezeigte Off-Chip-Treiber 501 ist eine Modifikation der Ausführungsform von 3 mit zusätzlichen Schaltungen zur Vergrößerung der Schaltgeschwindigkeit des Ausgangssignals des Treibers und zum Verringern des Rauschens auf diesem Signal während des Schaltens. Der Off-Chip-Treiber 501 ist mit der Ausführungsform von 3 identisch, mit Ausnahme des P-Kanal-Transistors 503, des N-Kanal-Transistors 509, der Kondensatoren 505 und 507 und der Inverter 511 und 513. Der Wert der Kondensatoren 505 und 507 ist variabel und wird im allgemeinen auf den Wert der Kapazität der externen Last, nämlich auf ungefähr 30 Pikofarad, eingestellt.
Der Kondensator 505 wird während den Zeiten, in denen der Pull-Up-Transistor 235 ausgeschaltet ist, durch den Spiegeltransistor 233 geladen, und der Kondensator 507 wird während der Zeiten, in denen der Pull-Down-Transistor 237 ausgeschaltet ist, durch den Spiegeltransistor 239 geladen. Wenn der Pull-Up-Transistor 235 ausgeschaltet ist, wird der Knoten PP deshalb auf eine hohe Spannung gebracht und von VSSQ entkoppelt, und wenn der Pull-Down-Transistor 237 ausgeschaltet ist, wird der Knoten NN auf eine niedrige Spannung gebracht und wird von VDDQ entkoppelt. Wenn der Pull-Up-Transistor 235 eingeschaltet ist, bewirkt die hohe Spannung an dem Knoten PP, dass die Spannung an den Ausgangsanschluss DQ schnell zu dem Spannungszustand mit hohem Pegel wechselt, und der Kondensator 505 entlädt sich, um der externen Last Strom zuzuführen. Wenn der Pull-Down-Transistor 237 eingeschaltet ist, bewirkt ähnlich die niedrige Spannung an dem Knoten NN, dass die Spannung an dem Ausgangsanschluss DQ schnell zu der Spannungszustand mit niedrigem Pegel wechselt, und der Kondensator 507 entlädt sich, um der externen Last Strom zuzuführen. Folglich wird ein schnelles Umschalten zwischen den Spannungszuständen mit hohem und niedrigem Pegel ermöglicht und das sich aus parasitären und anderen Quellen ergebende Rauschen wird vermindert.
Wenn die Signale an den Anschlüssen P und Q des Pull-Up-Transistors 235 bzw. des Pull-Down-Transistors 237 bewirkt haben, dass diese Transistoren schnell zwischen den Spannungszuständen mit hohem und niedrigem Pegel wechseln, reicht der Strom aus den Spiegeltransistoren 233 und 239 während der inaktiven Zustände möglicherweise nicht aus, um die Kondensatoren 505 bzw. 507 vollständig zu laden. Wegen dieser Möglichkeit sind die Transistoren 503 und 509 vorgesehen, um während der inaktiven Zustände des Pull-Up-Transistors 235 bzw. des Pull-Down-Transistors 237 zusätzlichen Strom zum Laden der Kondensatoren 505 und 507 bereitzustellen. Wenn die Signale an den Anschlüssen N und P hohen Pegel aufweisen, um den Pull-Down-Transistor 237 ein- und den Pull-Up-Transistor 235 auszuschalten, ist das Ausgangssignal des Inverters 511 auf niedrigem Pegel, um den Transistor 503 einzuschalten. Folglich wird dem Kondensator 505 Strom zugeführt, um diesen Kondensator während des inaktiven Zustands des Pull-Up-Transistors 235 zu laden. Ähnlich ist, wenn die Signale an dem Anschluss P und N einen niedrigen Pegel aufweisen, um den Pull-Up-Transistor 235 ein- und den Pull-Down-Transistor 237 auszuschalten, das Ausgangssignal des Inverters 513 auf hohem Pegel, um den Transistor 509 einzuschalten, um während des inaktiven Zustands des Pull-Down-Transistors 237 den Kondensator 507 zu laden.
6 ist ein Schaltbild einer Off-Chip-Treiberschaltung 601 mit Gate-Signalen mit einer gesteuerten Anstiegsrate (gesteuerte Änderungsrate der Ausgangsspannung) zum Verringern von Rauschen und Nachschwingen während des Schaltens der Pull-Up- und Pull-Down-Transistoren des Off-Chip-Treibers. Die Treiberschaltung 601 enthält eine erste Stufe, die die Inverter 603 und 605, den Pegelumsetzer 607 vom NAND-Gatter-Typ und den Pegelumsetzer 609 vom NOR-Gatter-Typ umfasst. Die Inverter 603 und 605 erzeugen eine Zwei-Gatter-Verzögerung für ein Eingangssignal QRD, um das verzögerte Eingangssignal QRDx bereitzustellen. Das Eingangssignal QRD und das verzögerte Eingangssignal QRDx werden sowohl zu dem Pegelumsetzer 607 vom NAND-Gatter-Typ als auch zu dem Pegelumsetzer 609 vom NOR-Gatter-Typ übertragen, deren Ausgänge die Signale AP bzw. AN sind. Eine zweite Stufe der Treiberschaltung 601 umfasst das NOR-Gatter 611 und das NAND-Gatter 613, die die Signale AP bzw. AN empfangen und Ausgangssignale APX bzw. ANX erzeugen. Das NOR-Gatter 611 empfängt außerdem ein Einschaltsignal (PWRONp) und ein Freigabesignal (ENABLEp), und das NAND-Gatter 613 empfängt außerdem ein Einschaltsignal (PWRONn) und ein Freigabesignal (ENABLEn). Das NOR-Gatter 611 und das NAND-Gatter 613 verschieben den Spannungspegel der Ausgangssignale AP und AN in bezug auf den der Eingangssignale QRD und QRDx.
Die Treiberschaltung 601 enthält ferner eine dritte Stufe, die die Vortreiber 639 und 641 umfasst, deren Ausgänge die Gate-Signale für den Ausgangstreiber 643 liefern. Der Vortreiber 639 umfasst die P-Kanal-Transistoren 615 und 617 und die N-Kanal-Transistoren 619 und 621, und der Vortreiber 641 umfasst die P-Kanal-Transistoren 623 und 625 und die N-Kanal-Transistoren 627 und 629. Der Vortreiber 639 liefert das Gate-Signal N für den N-Kanal-Pull-Down-Transistor 635 des Ausgangstreibers 643, und der Vortreiber 641 liefert das Gate-Signal P für den P-Kanal-Pull-Up-Transistor 633 des Ausgangstreibers 643. Die P-Kanal-Transistoren 617 und 625 wirken als Pull-Up-Transistoren für die von den Vortreibern 639 bzw. 641 erzeugten Gate-Signale, und die N-Kanal-Transistoren 619 und 627 wirken als Pull-Down-Transistoren für die von den Vortreibern 639 bzw. 641 erzeugten Gate-Signale. Das Ausgangssignal APX des NOR-Gatters 611 liefert die Gate-Signale für den P-Kanal-Pull-Up-Transistor 625 und den N-Kanal-Pull-Down-Transistor 627 des Vortreibers 641, und das Ausgangssignal ANX des NAND-Gatters 613 liefert die Gate-Signale für den P-Kanal-Pull-Up-Transistor 617 und den N-Kanal-Pull-Down-Transistor 619 des Vortreibers 639. Die P-Kanal-Transistoren 615 und 623 stellen eine Stromsteuerung für die Vortreiber 639 bzw. 641 bereit, wenn die P-Kanal-Pull-Up-Transistoren 617 bzw. 625 aktiv sind, und die N-Kanal-Transistoren 621 und 629 stellen eine Stromsteuerung für die Vortreiber 639 bzw. 641 bereit, wenn die N-Kanal-Pull-Down-Transistoren 619 bzw. 627 aktiv sind. Der P-Kanal-Transistor 631 stellt eine Stromsteuerung für den Ausgangstreiber 643 bereit, wenn der P-Kanal-Pull-Up-Transistor 633 aktiv ist, und der N-Kanal-Transistor 637 stellt eine Stromsteuerung für den Ausgangstreiber 643 bereit, wenn der N-Kanal-Pull-Down-Transistor 635 aktiv ist. Die Transistoren 631 und 637 des Ausgangstreibers 643 können Stromspiegeltransistoren wie die in den Ausführungsformen von 1, 2, 3 und 5 gezeigten sein. Die Transistoren 615 und 621 des Vortreibers 639 und die Transistoren 623 und 629 des Vortreibers 641 können auch Stromspiegeltransistoren wie die in diesen Ausführungsformen gezeigten sein. Die Signale BIASP1, BIASP2, BIASP3, BIASN1, BIASN2 und BIASN3 liefern Gate-Signale für die Transistoren 615, 623, 631, 621, 629 bzw. 637. Der Wert dieser Gate-Signale kann derselbe sein oder separat eingestellt werden.
Wenn das Eingangssignal QRD zu hohem Pegel übergeht, gehen die Signale AP und AN zu niedrigem Pegel über. Im eingeschalteten und im freigegebenen Zustand sind die Signale PWRONp und ENABLEp auf niedrigem Pegel und die Signale ENABLEn und PWRONn auf hohem Pegel. Folglich gehen die Gate-Signale APX und ANX zu hohem Pegel über, so dass sich der Pull-Down-Transistor 619 des Vortreibers 639 einschaltet, die Pull-Up-Transistoren 617 des Vortreibers 639 ausschalten, der Pull-Down-Transistor 627 des Vortreibers 641 einschaltet und der Pull-Up-Transistor 625 des Vortreibers 641 ausschaltet. Deshalb gehen die Gate-Signale N und P zu niedrigem Pegel über, so dass sich der Pull-Up-Transistor 633 des Ausgangstreibers 643 einschaltet und der Pull-Down-Transistor 635 des Ausgangstreibers 643 ausschaltet. Folglich geht das Ausgangssignal DQ zu hohem Pegel über, und der Strom dieses Signals wird durch den Stromsteuertransistor 631 gesteuert. Außerdem wird in diesem Zustand der Strom des Gate-Signals N des Vortreibers 639 durch den Stromsteuertransistor 621 gesteuert, und der Strom des Gate-Signals P des Vortreibers 641 wird durch den Stromsteuertransistor 629 gesteuert.
Wenn das Eingangssignal aus QRD zu niedrigem Pegel übergeht, gehen die Signale AP und AN zu hohem Pegel über. Folglich gehen die Gate-Signale APX und ANX zu niedrigem Pegel über, so dass sich der Pull-Down-Transistor 619 des Vortreibers 639 ausschaltet, die Pull-Up-Transistoren 617 des Vortreibers 639 einschalten, der Pull-Down-Transistor 627 des Vortreibers 641 ausschaltet und der Pull-Up-Transistor 625 des Vortreibers 641 einschaltet. Deshalb gehen die Gate-Signale N und P zu hohem Pegel über, so dass sich der Pull-Up-Transistor 633 des Ausgangstreibers 643 ausschaltet und der Pull-Down-Transistor 635 des Ausgangstreibers 643 einschaltet. Folglich geht das Ausgangssignal DQ zu niedrigem Pegel über, und der Strom dieses Signals wird durch den Stromsteuertransistor 637 gesteuert. Außerdem wird in diesem Zustand der Strom des Gate-Signals N des Vortreibers 639 durch den Stromsteuertransistor 615 gesteuert, und der Strom des Gate-Signals P des Vortreibers 641 wird durch den Stromsteuertransistor 623 gesteuert.
Die Anstiegsrate des Gate-Signals N wird durch den Vortreiber 639 gesteuert, und die Anstiegsrate des Gate-Signals P wird durch den Vortreiber 639 gesteuert. Folglich werden der Pull-Up-Transistor 633 und der Pull-Down-Transistor 635 des Ausgangstreibers 643 auf gesteuerte Weise aktiviert und deaktiviert. Da die Lasten an den Knoten N und P der Transistoren 633 bzw. 635 hauptsächlich kapazitiv sind und der Strom der Gate-Signale N und P der Vortreiber 639 bzw. 641 relativ konstante Werte sind, die gesteuert sind, sind die Anstiegsrateen an den Knoten N und P der Transistoren 633 und 635 ebenfalls relativ konstante Werte, die gesteuert sind. Die Werte der Transistoren, aus denen die Vortreiber bestehen, und die Eingangssignale der Vortreiber werden so gewählt, dass eine vorher festgelegte Anstiegsrate bereitgestellt wird, zum Beispiel mit einer Durchführung eines Anstiegs oder Abfalls von 20 Prozent auf 80 Prozent der Spannung in 80 Pikosekunden. Da außerdem eine direkte Beziehung zwischen den Anstiegsrateen an den Knoten N und P und der Anstiegsrate des Ausgangssignals DQ besteht, können die Werte dieser Transistoren und der Eingangssignale der Vortreiber auch so ausgewählt werden, dass eine vorher festgelegte Anstiegsrate für das Ausgangssignal DQ bereitgestellt wird. Dieses gesteuerte Schalten führt zu verringertem Rauschen auf dem Ausgangssignal DQ und verringertem Nachschwingen auf den Versorgungsbussen für VDDQ und VSSQ.
7 ist ein Graph der Anstiegsrate der Ausgangsspannung DQ der Off-Chip-Treiberschaltung von 6 als Funktion der Ausgangsspannung bei verschiedenen kapazitiven SSTL2-Lasten. Die Kurven 703, 707 und 711 zeigen die Anstiegsrate für eine ansteigende Spannung mit der SSTL2-Last, die eine Kapazität von 30 Pikofarad, 20 Pikofarad bzw. 10 Pikofarad aufweist, und die Kurven 701, 705 und 709 zeigen die Anstiegsrate für eine fallende Spannung mit der SSTL2-Last, die eine Kapazität von 30 Pikofarad, 20 Pikofarad bzw. 10 Pikofarad aufweist. Die Kurve 713 zeigt die Anstiegsrate der Ausgangsspannung einer Off-Chip-Treiberschaltung ohne Steuerung der Anstiegsrate und bei Ansteuerung einer SSTL2-Last ohne Kapazität. Wie aus diesem Graph hervorgeht, liefert die Off-Chip-Treiberschaltung von 6 eine Ausgangsspannung mit einer relativ konstanten Anstiegsrate über einen Bereich von kapazitiven Lasten und Ausgangsspannungen. Die Steuerung der Anstiegsrate beginnt bei ungefähr 2,3 Volt. Wie aus der Kurve 713 hervorgeht, variiert die Anstiegsrate der Ausgangsspannung für eine Off-Chip-Treiberschaltung ohne Steuerung der Anstiegsrate beträchtlich als Funktion der Ausgangsspannung.
8 ist ein Graph der Gesamtsignalverzögerung (TPD = total propagation delay) der Off-Chip-Treiberschaltung von 6 mit verschiedenen kapazitiven SSTL2-Lasten als Funktion der Ausgangsspannung DQ. Die Kurven 801, 805 und 809 zeigen die Gesamtausbreitungsverzögerung der Off-Chip-Trei berschaltung für eine ansteigende Spannung mit der SSTL2-Last, die eine Kapazität von 30 Pikofarad, 20 Pikofarad bzw. 10 Pikofarad aufweist, und die Kurven 803, 807 und 811 zeigen die Gesamtausbreitungsverzögerung der Off-Chip-Treiberschaltung für eine fallende Spannung mit der SSTL2-Last, die eine Kapazität von 30 Pikofarad, 20 Pikofarad bzw. 10 Pikofarad aufweist. Die Kurve 813 zeigt die Gesamtausbreitungsverzögerung einer Off-Chip-Treiberschaltung ohne Steuerung der Anstiegsrate und bei Ansteuerung einer SSTL2-Last ohne Kapazität. Wie aus diesem Graph hervorgeht, weist die Off-Chip-Treiberschaltung von 6 eine Gesamtausbreitungsverzögerung auf, die über einen Bereich von kapazitiven Lasten und Ausgangsspannungen relativ konstant ist. Wie aus der Kurve 813 hervorgeht, variiert die Gesamtausbreitungsverzögerung für eine Off-Chip-Treiberschaltung ohne Steuerung der Abstiegsrate beträchtlich als Funktion der Ausgangsspannung.
Obwohl bestimmte Ausführungsformen der vorliegenden Erfindung gezeigt und beschrieben wurden, können Fachleute viele verschiedene Ausführungsformen konstruieren, die die Lehren der vorliegenden Erfindung enthalten. Zum Beispiel können die oben beschriebenen Schaltungen auch allgemein in Treibern, nicht nur in Off-Chip-Treibern, verwendet werden. Außerdem eignen sich diese Schaltungen besonders für das Laden und Entladen großer Lasten allgemein und für jede beliebige Umgebung, in der Rauscharmut erforderlich ist. Die Schaltungen können zum Beispiel in Leseverstärkerschaltungen eingesetzt werden, die in handelsüblichen DRAMs verwendet werden. Außerdem können diese Schaltungen mit anderer Technologie als MOS oder CMOS konstruiert werden, wie zum Beispiel unter Verwendung von Sperrschicht-Feldeffekttransistoren (JFETs) oder Bipolartransistoren.

Claims

Treiber, umfassend: einen Pull-Up-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel; einen Pull-Down-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel; einen an den Pull-Up-Transistor gekoppelten ersten Stromspiegeltransistor zur Steuerung des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit hohem Pegel befindet; und einen an den Pull-Down-Transistor gekoppelten zweiten Stromspiegeltransistor zur Steuerung des zu der Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit niedrigem Pegel befindet.
Treiber nach Anspruch 1, weiterhin umfassend: mehrere an den ersten Stromspiegeltransistor gekoppelte dritte Stromspiegeltransistoren, wobei die dritten Stromspiegeltransistoren den durch den ersten Stromspiegeltransistor übertragenen Strom steuern und jeder der dritten Stromspiegeltransistoren an einen Schalttransistor zum Aktivieren und Deaktivieren des dritten Stromspiegeltransistors gekoppelt ist; und mehrere an den zweiten Stromspiegeltransistor gekoppelte vierte Stromspiegeltransistoren, wobei die vierten Stromspiegeltransistoren den durch den zweiten Stromspiegeltransistor übertragenen Strom steuern und jeder der vierten Stromspiegeltransistoren an einen Schalttransistor zum Aktivieren und Deaktivieren des vierten Stromspiegeltransistors gekoppelt ist.
Treiber nach Anspruch 1 oder 2, weiterhin umfassend: mehrere erste zusätzliche Transistoren, wobei jeder der ersten zusätzlichen Transistoren an den ersten Stromspiegeltransistor gekoppelt ist, um den durch den ersten Stromspiegeltransistor übertragenen Strom zu vergrößern, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet; und mehrere zweite zusätzliche Transistoren, wobei jeder der zweiten zusätzlichen Transistoren an den zweiten Stromspiegeltransistor gekoppelt ist, um den durch den zweiten Stromspiegeltransistor übertragenen Strom zu vergrößern, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet.
Treiber nach Anspruch 3, weiterhin umfassend eine Schaltung zum Empfangen eines binären Eingangssignals und zum Übertragen von Ausgangssignalen zur selektiven Aktivierung der ersten zusätzlichen Transistoren und der zweiten zusätzlichen Transistoren.
Treiber nach einem der Ansprüche 1 bis 4, weiterhin umfassend: einen an den ersten Stromspiegeltransistor gekoppelten ersten Kondensator, wobei der erste Kondensator durch den ersten Stromspiegeltransistor geladen wird, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet und in die Last entladen wird, wenn sich der Ausgang auf der Spannung mit hohem Pegel befindet; und einen an den zweiten Stromspiegeltransistor gekoppelten zweiten Kondensator, wobei der zweite Kondensator durch den zweiten Stromspiegeltransistor geladen wird, wenn sich der Aufgang des Treibers auf der Spannung mit hohem Pegel befindet und in die Last entladen wird, wenn sich der Ausgang auf der Spannung mit niedrigem Pegel befindet.
Treiber nach Anspruch 5, weiterhin umfassend: einen an den ersten Kondensator gekoppelten Transistor zum Vergrößern des Ladens des ersten Kondensators, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet; und einen an den zweiten Kondensator gekoppelten Transistor zum Vergrößern des Ladens des zweiten Kondensators, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet.
Treiber nach einem der Ansprüche 1 bis 6, weiterhin umfassend: einen ersten Vortreiber, wobei der erste Vortreiber einen oder mehrere Schalttransistoren zum Umschalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms umfasst, wobei der Ausgang des ersten Vortreibers ein Gate-Signal für den Pull-Up-Transistor mit einer gesteuerten Anstiegsrate liefert; und einen zweiten Vortreiber, wobei der zweite Vortreiber einen oder mehrere Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des durch den Ausgang des zweiten Vortreibers übertragenen Stroms umfasst, wobei der Ausgang des zweiten Vortreibers ein Gate-Signal für den Pull-Down-Transistor mit einer gesteuerten Anstiegsrate liefert.
Treiber nach einem der Ansprüche 1 bis 7, wobei der Pull-Up-Transistor ein in komplementärer P-Kanal-CMOS-Transistor und der Pull-Down-Transistor ein in komplementärer N-Kanal-CMOS-Transistor ist.
Treiber nach Anspruch 8, wobei der erste Stromspiegeltransistor ein P-Kanal-Transistor mit einem an den Source-Anschluss des Pull-Up-Transistors gekoppelten Drain-Anschluss ist und der zweite Stromspiegeltransistor ein N-Kanal-Transistor mit einem an den Source-Anschluss des Pull-Down-Transistors gekoppelten Drain-Anschluss ist.
Treiber nach Anspruch 1, weiterhin umfassend einen dritten Stromspiegeltransistor mit einem mit dem Gate des ersten Stromspiegeltransistors verbundenen Gate, einem mit dem Source-Anschluss des ersten Stromspiegeltransistors verbundenen Source-Anschluss und einem mit den Gates des ersten und des dritten Spiegeltransistors verbundenen Drain-Anschluss, wobei der dritte Stromspiegeltransistor den durch den ersten Stromspiegeltransistor übertragenen Strom steuert.
Treiber nach Anspruch 10, weiterhin umfassend einen vierten Stromspiegeltransistor mit einem mit dem Gate des zweiten Stromspiegeltransistors verbundenen Gate, einem mit dem Source-Anschluss des zweiten Stromspiegeltransistors verbundenen Source-Anschluss und einem mit den Gates des zweiten und des vierten Stromspiegeltransistors verbundenen Drain-Anschluss, wobei der vierte Stromspiegeltransistor den durch den zweiten Stromspiegeltransistor übertragenen Strom steuert.
Treiber nach Anspruch 10 oder 11, wobei der dritte Stromspiegeltransistor ein P-Kanal-CMOS-Transistor ist.
Treiber nach einem der Ansprüche 10 bis 12, wobei der vierte Stromspiegeltransistor ein N-Kanal-CMOS-Transistor ist.
Treiber nach einem der Ansprüche 1 bis 13, wobei der Treiber auf einem integrierten Schaltungschip hergestellt ist und so ausgelegt ist, dass er eine außerhalb des Chips angeordnete Last ansteuert.
Verfahren zur Steuerung eines Treibers umfassend die Schritte: Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel unter Verwendung eines Pull-Up-Transistors; Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel unter Verwendung eines Pull-Down-Transistors; Steuern des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit hohem Pegel befindet, unter Verwendung eines an den Pull-Up-Transistor gekoppelten ersten Stromspiegeltransistors; und Steuern des zu der Last übertragenen Stroms, wenn sich der Ausgang auf der Spannung mit niedrigem Pegel befindet, unter Verwendung eines an den Pull-Down-Transistor gekoppelten zweiten Stromspiegeltransistors.
Verfahren nach Anspruch 15, weiterhin umfassend die Schritte: Steuern des durch den ersten Stromspiegeltransistor übertragenen Stroms durch Aktivieren eines ausgewählten von mehreren dritten Stromspiegeltransistoren, die an den ersten Stromspiegeltransistor gekoppelt sind, und Aktivieren und Deaktivieren jedes der dritten Stromspiegeltransistoren unter Verwendung eines an den dritten Stromspiegeltransistor gekoppelten Schalttransistors; und Steuern des durch den zweiten Stromspiegeltransistor übertragenen Stroms durch Aktivieren eines ausgewählten von mehreren vierten Stromspiegeltransistoren, die an den zweiten Stromspiegeltransistor gekoppelt sind, und Aktivieren und Deaktivieren jedes der vierten Stromspiegeltransistoren unter Verwendung eines an den vierten Stromspiegeltransistor gekoppelten Schalttransistors.
Verfahren nach Anspruch 15 oder 16, weiterhin mit den folgenden Schritten: Vergrößern des durch den ersten Stromspiegeltransistor übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet, unter Verwendung mehrerer erster zusätzlicher Transistoren, die an den ersten Stromspiegeltransistor gekoppelt sind; und Vergrößern des durch den zweiten Stromspiegeltransistor übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet, unter Verwendung mehrerer zweiter zusätzlicher Transistoren, die an den zweiten Stromspiegeltransistor gekoppelt sind.
Verfahren nach Anspruch 17, weiterhin umfassend einen Schritt des selektiven Aktivierens der ersten zusätzlichen Transistoren und der zweiten zusätzlichen Transistoren durch Übertragen eines binären Eingangssignals zu einer Schaltung, die als Reaktion entsprechende Gate-Signale zu den ersten zusätzlichen Transistoren und zweiten zusätzlichen Transistoren überträgt.
Verfahren nach einem der Ansprüche 15 bis 18, weiterhin umfassend die Schritte: Laden eines an den ersten Stromspiegeltransistor gekoppelten ersten Kondensators unter Verwendung eines ersten Stromspiegeltransistors, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet, und Entladen des ersten Kondensators in die Last, wenn sich der Ausgang auf der Spannung mit hohem Pegel befindet; und Laden eines an den zweiten Stromspiegeltransistor gekoppelten zweiten Kondensators unter Verwendung des zweiten Stromspiegeltransistors, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet, und Entladen des zweiten Kondensators in die Last, wenn sich der Ausgang auf der Spannung mit niedrigem Pegel befindet.
Verfahren nach Anspruch 19, weiterhin umfassend die Schritte: Vergrößern des Ladens des ersten Kondensators, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet, unter Verwendung eines an den ersten Kondensator gekoppelten Transistors; und Vergrößern des Ladens des zweiten Kondensators, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet, unter Verwendung eines an den zweiten Kondensator gekoppelten Transistors.
Verfahren nach einem der Ansprüche 15 bis 20, weiterhin umfassend die Schritte: Bereitstellen eines Gate-Signals für den Pull-Up-Transistor mit einer gesteuerten Anstiegsrate unter Verwendung eines ersten Vortreibers mit einem oder mehreren Schalttransistoren zum Umschalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms; und Bereitstellen eines Gate-Signals für den Pull-Down-Transistor mit einer gesteuerten Anstiegsrate unter Verwendung eines zweiten Vortreibers mit einem oder mehreren Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des durch den Ausgang des zweiten Vortreibers übertragenen Stroms.
Verfahren nach einem der Ansprüche 15 bis 21, wobei der Pull-Up-Transistor ein P-Kanal-CMOS-Transistor und der Pull-Down-Transistor ein N-Kanal-CMOS-Transistor ist.
Verfahren nach Anspruch 22, wobei der erste Stromspiegeltransistor ein P-Kanal-Transistor mit einem an den Source-Anschluss des Pull-Up-Transistors gekoppelten Drain-Anschluss ist und der zweite Stromspiegeltransistor ein N-Kanal-Transistor mit einem an den Source-Anschluss des Pull-Down-Transistors gekoppelten Drain-Anschluss ist.
Verfahren nach Anspruch 15, weiterhin umfassend einen Schritt des Steuerns des durch den ersten Stromspiegeltransistor übertragenen Stroms unter Verwendung eines dritten Stromspiegeltransistors mit einem mit dem Gate des ersten Stromspiegeltransistors verbundenen Gate, einem mit dem Source-Anschluss des ersten Stromspiegeltransistors verbundenen Source-Anschluss und einem mit den Gates des ersten und des dritten Stromspiegeltransistors verbundenen Drain-Anschluss.
Verfahren nach Anspruch 24, weiterhin mit dem Schritt des Steuerns des durch den zweiten Stromspiegeltransistor übertragenen Stroms unter Verwendung eines vierten Stromspiegeltransistors mit einem mit dem Gate des zweiten Stromspiegeltransistors verbundenen Gate, einem mit dem Source-Anschluss des zweiten Stromspiegeltransistors verbundenen Source-Anschluss und einem mit den Gates des zweiten und des vierten Stromspiegeltransistors verbundenen Drain-Anschluss.
Verfahren nach Anspruch 24 oder 25, wobei der dritte Stromspiegeltransistor ein P-Kanal-CMOS-Transistor ist.
Verfahren nach einem der Ansprüche 24 bis 26, wobei der vierte Stromspiegeltransistor ein N-Kanal-CMOS-Transistor ist.
Verfahren nach einem der Ansprüche 15 bis 27, wobei der Treiber auf einem integrierten Schaltungschip hergestellt ist und so ausgelegt ist, dass er eine außerhalb des Chips angeordnete Last ansteuert.
Treiber, umfassend: einen Pull-Up-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel; einen Pull-Down-Transistor zum Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel; einen ersten Vortreiber, wobei der erste Vortreiber einen oder mehrere Schalttransistoren zum Schalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms umfasst, wobei der Ausgang des ersten Vortreibers ein Gate-Signal mit einer gesteuerten Anstiegsrate für den Pull-Up-Transistor liefert; und einen zweiten Vortreiber, wobei der zweite Vortreiber einen oder mehrere Schalttransistoren zum Schalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des durch den Ausgang des zweiten Vortreibers übertragenen Stroms umfasst, wobei der Ausgang des zweiten Vortreibers ein Gate-Signal mit einer gesteuerten Anstiegsrate für den Pull-Down-Transistor liefert.
Treiber nach Anspruch 29, wobei der eine bzw. die mehreren Schalttransistoren zum Schalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel einen Pull-Up-Transistor zum Schalten des Ausgangs des ersten Vortreibers auf eine Spannung mit hohem Pegel und einen Pull-Down-Transistor zum Schalten des Ausgangs des ersten Vortreibers auf eine Spannung mit niedrigem Pegel umfassen und der eine bzw. die mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms einen an den Pull-Up-Transistor gekoppelten ersten Transistor zur Steuerung des von dem ersten Vortreiber übertragenen Stroms, wenn sich der Ausgang des ersten Vortreibers auf der Spannung mit hohem Pegel befindet, und einem an den Pull-Down-Transistor gekoppelten zweiten Transistor zur Steuerung des von dem ersten Vortreiber übertragenen Stroms, wenn sich der Ausgang des ersten Vortreibers auf der Spannung mit niedrigem Pegel befindet, umfassen; und der eine bzw. die mehreren Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel einen Pull-Up-Transistor zum Umschalten des Ausgangs des zweiten Vortreibers auf eine Spannung mit hohem Pegel und einen Pull-Down-Transistor zum Umschalten des Ausgangs des zweiten Vortreibers auf eine Spannung mit niedrigem Pegel umfassen und der eine bzw. die mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des zweiten Vortreibers übertragenen Stroms einen an den Pull-Up-Transistor gekoppelten ersten Transistor zur Steuerung des von dem zweiten Vortreiber übertragenen Stroms, wenn sich der Ausgang des zweiten Vortreibers auf der Spannung mit hohem Pegel befindet, und einem an den Pull-Down-Transistor gekoppelten zweiten Transistor zur Steuerung des von dem zweiten Vortreiber übertragenen Stroms, wenn sich der Ausgang des zweiten Vortreibers auf der Spannung mit niedrigem Pegel befindet, umfassen.
Treiber nach Anspruch 30, wobei die Pull-Up-Transistoren P-Kanal-CMOS-Transistoren umfassen, die Pull-Down-Transistoren N-Kanal-CMOS-Transistoren umfassen, die ersten Transistoren P-Kanal-CMOS-Transistoren umfassen und die zweiten Transistoren N-Kanal-CMOS-Transistoren umfassen.
Treiber nach Anspruch 29, weiterhin umfassend eine an den Pull-Up-Transistor gekoppelten ersten Transistor zur Steuerung des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet, und eine an den Pull-Down-Transistor gekoppelten zweiten Transistor zur Steuerung des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet.
Treiber nach Anspruch 32, wobei der erste Transistor ein Stromspiegeltransistor und der zweite Transistor ein Stromspiegeltransistor ist.
Treiber nach Anspruch 32 oder 33, wobei der erste Transistor ein P-Kanal-CMOS-Transistor und der zweite Transistor ein in N-Kanal-CMOS-Transistor ist.
Treiber nach einem der Ansprüche 29 bis 34, wobei der Treiber auf einem integrierten Schaltungschip hergestellt ist und so ausgelegt ist, dass er eine außerhalb des Chips angeordnete Last ansteuert.
Verfahren zur Steuerung eines Treibers, umfassend die Schritte: Schalten des Ausgangs des Treibers auf eine Spannung mit hohem Pegel unter Verwendung eines Pull-Up-Transistors; Schalten des Ausgangs des Treibers auf eine Spannung mit niedrigem Pegel unter Verwendung eines Pull-Down-Transistors; Bereitstellen eines Gate-Signals mit gesteuerter Anstiegsrate für den Pull-Up-Transistor unter Verwendung eines ersten Vortreibers mit einem oder mehreren Schalttransistoren zum Umschalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms; und Bereitstellen eines Gate-Signals mit gesteuerter Anstiegsrate für den Pull-Down-Transistor unter Verwendung eines zweiten Vortreibers mit einem oder mehreren Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel und einem oder mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des zweiten Vortreibers übertragenen Stroms.
Verfahren nach Anspruch 36, wobei der eine bzw. die mehreren Schalttransistoren zum Umschalten des Ausgangs des ersten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel einen Pull-Up-Transistor zum Schalten des Ausgangs des ersten Vortreibers auf eine Spannung mit hohem Pegel und einen Pull-Down-Transistor zum Schalten des Ausgangs des ersten Vortreibers auf eine Spannung mit niedrigem Pegel umfassen und der eine bzw. die mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des ersten Vortreibers übertragenen Stroms einen an den Pull-Up-Transistor gekoppelten ersten Transistor zur Steuerung des von dem ersten Vortreiber übertragenen Stroms, wenn sich der Ausgang des ersten Vortreibers auf der Spannung mit hohem Pegel befindet, und einem an den Pull-Down-Transistor gekoppelten zweiten Transistor zur Steuerung des von dem ersten Vortreiber übertragenen Stroms, wenn sich der Ausgang des ersten Vortreibers auf der Spannung mit niedrigem Pegel befindet, umfassen; und der eine bzw. die mehreren Schalttransistoren zum Umschalten des Ausgangs des zweiten Vortreibers zwischen einer Spannung mit hohem Pegel und einer Spannung mit niedrigem Pegel einen Pull-Up-Transistor zum Schalten des Ausgangs des zweiten Vortreibers auf eine Spannung mit hohem Pegel und einen Pull-Down-Transistor zum Schalten des Ausgangs des zweiten Vortreibers auf eine Spannung mit niedrigem Pegel umfassen und der eine bzw. die mehreren zusätzlichen Transistoren zur Steuerung des zu dem Ausgang des zweiten Vortreibers übertragenen Stroms einen an den Pull-Up-Transistor gekoppelten ersten Transistor zur Steuerung des von dem zweiten Vortreiber übertragenen Stroms, wenn sich der Ausgang des zweiten Vortreibers auf der Spannung mit hohem Pegel befindet, und einem an den Pull-Down-Transistor gekoppelten zweiten Transistor zur Steuerung des von dem zweiten Vortreiber übertragenen Stroms, wenn sich der Ausgang des zweiten Vortreibers auf der Spannung mit niedrigem Pegel befindet, umfassen.
Verfahren nach Anspruch 37, wobei die Pull-Up-Transistoren P-Kanal-CMOS-Transistoren umfassen, die Pull-Down-Transistoren N-Kanal-CMOS-Transistoren umfassen, die ersten Transistoren P-Kanal-CMOS-Transistoren umfassen und die zweiten Transistoren N-Kanal-CMOS-Transistoren umfassen.
Verfahren nach Anspruch 36 oder 37, weiterhin umfassend einen Schritt des Steuerns des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit hohem Pegel befindet, und durch Verwendung eines an den Pull-Up-Transistor gekoppelten ersten Transistors und Steuern des zu einer mit dem Treiber verbundenen Last übertragenen Stroms, wenn sich der Ausgang des Treibers auf der Spannung mit niedrigem Pegel befindet, durch Verwendung eines an den Pull-Down-Transistor gekoppelten zweiten Transistors.
Verfahren nach Anspruch 39, wobei der erste Transistor ein Stromspiegeltransistor und der zweite Transistor ein Stromspiegeltransistor ist.
Verfahren nach Anspruch 39 oder 40, wobei der erste Transistor ein P-Kanal-CMOS-Transistor und der zweite Transistor ein N-Kanal-CMOS-Transistor ist.
Verfahren nach einem der Ansprüche 36 bis 41, wobei der Treiber auf einem integrierten Schaltungschip hergestellt ist und so ausgelegt ist, dass er eine außerhalb des Chips angeordnete Last ansteuert.