HINTERGRUND
DER ERFINDUNGBACKGROUND
THE INVENTION
Diese
Anmeldung beansprucht die Priorität der koreanische Patentanmeldung
Nr. 2003-33844, angemeldet am 27. Mai 2003, deren Inhalt hiermit vollumfänglich durch
Bezugnahme mit eingefügt wird.These
Application claims the priority of the Korean patent application
No. 2003-33844, filed on May 27, 2003, the entire contents of which are hereby incorporated by reference
Reference is inserted with.
Ein
Wafer-Randätzen
wird zum Entfernen von dünnen
Schichten auf einem Peripheriebereich eines Wafers durchgeführt. Der
Peripheriebereich des Wafers wird oft als Randleiste bezeichnet.
Die Randleiste eines Wafers wird geätzt, da die dünnen Schichten
auf dem Rand Defekte auf den Chips während des Herstellungsverfahrens
verursachen können
und die Ausbeute verringern können.
Dünne Schichten
können
von dem Rand entweder durch Naß-
oder Trockenätzverfahren
entfernt werden. Aufgrund der Verringerung des Chipgröße, ist
die Notwendigkeit zum Ätzen
des Randes beträchtlich
gestiegen.One
Wafer Randätzen
is used to remove thin
Layers on a peripheral area of a wafer performed. Of the
Peripheral area of the wafer is often referred to as a sidebar.
The sidebar of a wafer is etched because of the thin layers
on the edge defects on the chips during the manufacturing process
can cause
and can reduce the yield.
Thin layers
can
from the edge either by wet
or dry etching
be removed. Due to the reduction in chip size, is
the need for etching
of the edge considerably
gone up.
Es
bestehen herkömmliche
Vorrichtungen zum Ätzen
der dünnen
Schichten an der Randleiste. Jedoch ist das bei den herkömmlichen
Vorrichtungen erzeugte Plasma zu schwach, um die dünnen Schichten
an der Randleiste zu ätzen.
Eine Lösung für dieses
Problem ist die Erhöhung
der Leistung. Eine erhöhte
Leistung kann jedoch den Wafer verformen.It
exist conventional
Devices for etching
the thin one
Layers on the sidebar. However, this is the case with the conventional ones
Devices generated plasma too weak to the thin layers
to etch on the sidebar.
A solution for this
Problem is the increase
performance. An increased
However, power can deform the wafer.
ZUSAMMENFASSUNG
DER ERFINDUNGSUMMARY
THE INVENTION
In
beispielhaften Ausführungsformen
ist die vorliegende Erfindung auf eine Vorrichtung zum Ätzen eines
Randes eines Halbleiterwafers gerichtet, welche eine Bo denelektrode
enthält,
die unterhalb des Halbleiterwafers angeordnet ist und als eine Plattform
zum Halten des Halbleiterwafers dient.In
exemplary embodiments
the present invention is directed to an apparatus for etching a
Edge of a semiconductor wafer directed, den den electrode a Bo
contains
which is disposed below the semiconductor wafer and as a platform
serves to hold the semiconductor wafer.
In
beispielhaften Ausführungsformen
ist die vorliegende Erfindung auf ein Verfahren zum Ätzen eines
Halbleiterwafers gerichtet, welches ein Einfügen eines Halbleiterwafers
in eine Kammer, ein Erhöhen
eines Drucks in der Kammer, eines Zuführens von zumindest einem Ätzgas in
die Kammer während des
Erhöhens
des Drucks, eines Zuführens
von Leistung zu der Kammer und einem Ätzen des Halbleiterwafers an
der Randleiste oder der Rückseite
des Halbleiterwafers, ein Unterbrechen der Zufuhr von Leistung und Ätzgas, ein
Entlüftung
der Kammer mit einem Entlüftungsgas
und ein Reinigen des Entlüftungsgas
aus der Kammer enthält.In
exemplary embodiments
the present invention is directed to a method of etching a
Semiconductor wafer, which is an insertion of a semiconductor wafer
into a chamber, an elevation
a pressure in the chamber, supplying at least one etching gas in
the chamber during the
raising
the pressure, a feeding
power to the chamber and etching of the semiconductor wafer
the sidebar or the back
of the semiconductor wafer, interrupting the supply of power and etching gas
vent
the chamber with a vent gas
and cleaning the vent gas
from the chamber.
In
beispielhaften Ausführungsformen
ist die vorliegende Erfindung auf ein Verfahren zum Ätzen eines
Halbleiterwafers gerichtet, welches ein Anordnen einer Bodenelektrode
unterhalb des Halbleiterwafers, die als eine Plattform zum Halten
des Halbleiterwafers dient, ein Ätzen
des Halbleiterwafers an der Randleiste oder der Rückseite
des Halbleiterwafers und ein Aufrechterhalten eines Spalts zwischen
dem Halbleiterwafer und einer Isolationsplatte von 0,2 bis ungefähr 1,0 mm
enthält.In
exemplary embodiments
the present invention is directed to a method of etching a
Semiconductor wafer directed, which arranges a bottom electrode
below the semiconductor wafer acting as a platform to hold
of the semiconductor wafer, an etching
the semiconductor wafer on the sidebar or the back
of the semiconductor wafer and maintaining a gap between
the semiconductor wafer and an insulating plate of 0.2 to about 1.0 mm
contains.
In
beispielhaften Ausführungsformen
ist die vorliegende Erfindung auf ein Verfahren zum Ätzen eines
Halbleiterwafers gerichtet, welches ein Anordnen einer Isolationsplatte
mit einem Vorsprung über dem
Halbleiterwafer, ein Ätzen
des Halbleiterwafers an der Randleiste oder der Rückseite
des Halbleiterwafers und ein Aufrechterhalten eines Spalts zwischen
dem Halbleiterwafer und der Isolationsplatte von 0,2 bis ungefähr 1,0 mm
enthält.In
exemplary embodiments
the present invention is directed to a method of etching a
Semiconductor wafer directed, which arranges an insulation plate
with a lead over the
Semiconductor wafer, an etching
the semiconductor wafer on the sidebar or the back
of the semiconductor wafer and maintaining a gap between
the semiconductor wafer and the insulation board from 0.2 to about 1.0 mm
contains.
In
beispielhaften Ausführungsformen
ist die vorliegende Erfindung auf ein Verfahren zum Ätzen eines
Halbleiterwafers gerichtet, welches ein Anordnen der Bodenelektrode
unterhalb des Halbleiterwafers enthält, wobei die Bodenelektrode
eine Vielzahl von geöffneten
Nuten enthält,
sowie ein Ätzen
des Halbleiterwafers an der Randleiste oder der Rückseite
des Halbleiterwafers enthält.In
exemplary embodiments
the present invention is directed to a method of etching a
Semiconductor wafer directed, which arranging the bottom electrode
below the semiconductor wafer, the bottom electrode
a variety of open
Contains grooves,
as well as an etching
the semiconductor wafer on the sidebar or the back
of the semiconductor wafer.
In
beispielhaften Ausführungsformen
ist die vorliegende Erfindung auf eine Isolationsplatte gerichtet,
welche einen Körper
enthält,
der aus einem Isolationsmaterial ausgebildet ist, sowie einen Vorsprung,
der eine geneigte Oberfläche
und eine Klippenoberfläche
enthält.In
exemplary embodiments
the present invention is directed to an insulation panel,
which a body
contains
which is formed from an insulating material, as well as a projection,
the one inclined surface
and a cliff surface
contains.
KURZE BESCHREIBUNG DER
ZEICHNUNGBRIEF DESCRIPTION OF THE
DRAWING
1 stellt eine Vorrichtung 100 in Übereinstimmung
mit einer beispielhaften Ausführungsform der
vorliegenden Erfindung dar. 1 represents a device 100 in accordance with an exemplary embodiment of the present invention.
2 stellt einen exemplarischen
Abschnitt der Vorrichtung der 1 detaillierter
dar. 2 illustrates an exemplary portion of the device of 1 in more detail.
3 stellt einen beispielhaften
Vorsprung der 2 detaillierter
dar. 3 represents an exemplary advantage of 2 in more detail.
4A stellt die plattformartige
Bodenelektrode der 1 in
einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 4A represents the platform-like bottom electrode of the 1 in an exemplary embodiment of the present invention.
4B stellt eine schematische
Ansicht einer oberen Elektrode und einer Isolationsplatte in einer
beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 4B FIG. 12 illustrates a schematic view of an upper electrode and an insulation plate in an exemplary embodiment of the present invention. FIG.
4C stellt eine Draufsicht
einer plattformartigen Bodenelektrode sowie einer Randelektrode bei
einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 4C FIG. 12 illustrates a plan view of a platform-type bottom electrode and a rim electrode in an exemplary embodiment of the present invention. FIG.
5 stellt eine beispielhafte
Beziehung zwischen einer plattformartigen Bodenelektrode, einem
Isolator und/oder Isolator, einem Wafer und einer Randelektrode
bei einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 5 FIG. 10 illustrates an exemplary relationship between a platform-type bottom electrode, an insulator and / or insulator, a wafer, and a rim electrode in an exemplary embodiment of the present invention.
6 stellt eine Vorrichtung
in Übereinstimmung
mit einer anderen beispielhaften Ausführungsform der vorliegenden
Erfindung dar. 6 Fig. 10 illustrates an apparatus in accordance with another exemplary embodiment of the present invention.
7 stellt eine Vorrichtung
in Übereinstimmung
mit einer anderen beispielhaften Ausführungsform der vorliegenden
Erfindung dar. 7 Fig. 10 illustrates an apparatus in accordance with another exemplary embodiment of the present invention.
8 stellt ein Verfahren in Übereinstimmung
mit einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 8th FIG. 3 illustrates a method in accordance with an exemplary embodiment of the present invention. FIG.
9 stellt einen vergrößerten beispielhaften
Wafer nach einem Ätzverfahren,
wie dem beispielhaften Verfahren der 8,
dar. 9 FIG. 12 illustrates an enlarged exemplary wafer after an etching process, such as the exemplary process of FIG 8th , dar.
10A und 10B stellen einen Zellbereich bzw. Randbereich
eines resultierenden Wafers in Übereinstimmung
mit einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 10A and 10B illustrate a cell area of a resulting wafer in accordance with an exemplary embodiment of the present invention.
11 stellt beispielhafte
Verfahrensbedingungen dar, welche zum Ätzen des Wafers 1 in Übereinstimmung
mit beispielhaften Ausführungsformen der
vorliegenden Erfindung verwendet werden können. 11 illustrates exemplary process conditions used to etch the wafer 1 can be used in accordance with exemplary embodiments of the present invention.
12A bis 12C stellen experimentelle Ergebnisse
dar, die die Beziehung zwischen Ätzraten von
verschiedenen Oxiden auf dem Wafer in Übereinstimmung mit beispielhaften
Ausführungsformen der
vorliegenden Erfindung darstellen. 12A to 12C illustrate experimental results illustrating the relationship between etch rates of various oxides on the wafer in accordance with exemplary embodiments of the present invention.
13 stellt einen Graphen
dar, bei dem die Länge
von dem Endpunkt eines Wafers gegenüber dem Spalt zwischen der
Isolationsplatte und der oberen Elektrode bei beispielhaften Ausführungsformen der
vorliegenden Erfindung gezeigt ist. 13 FIG. 12 illustrates a graph in which the length from the endpoint of a wafer to the gap between the isolation plate and the top electrode is shown in exemplary embodiments of the present invention.
14 stellt variierende Spalte
in Übereinstimmung
mit beispielhaften Ausführungsformen
der vorliegenden Erfindung dar. 14 illustrates varying gaps in accordance with exemplary embodiments of the present invention.
15 stellt eine Querschnittsansicht
einer Plasmaverarbeitungsvorrichtung zum Verarbeiten des Wafer-Randes
in Übereinstimmung
mit einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 15 FIG. 12 illustrates a cross-sectional view of a plasma processing apparatus for processing the wafer edge in accordance with an exemplary embodiment of the present invention. FIG.
DETAILLIERTE
BESCHREIBUNG DER BEISPIELHAFTEN AUSFÜHRUNGSFORMENDETAILED
DESCRIPTION OF THE EXEMPLARY EMBODIMENTS
Die
vorliegende Erfindung wird aus der folgenden detaillierten Beschreibung
und der begleitenden Zeichnung, welche lediglich zu Zwecken der
Anschaulichkeit und nicht der Beschränkung der Erfindung vorgesehen
sind, vollständig
ersichtlich.The
The present invention will become apparent from the following detailed description
and the accompanying drawings, which are for the sole purpose of
Clarity and not the limitation of the invention
are, completely
seen.
1 stellt eine Vorrichtung 100 in Übereinstimmung
mit einer beispielhaften Ausführungsform der
vorliegenden Erfindung dar. Die Vorrichtung 100 enthält eine
obere Elektrode 10, eine plattformartige Bodenelektrode 20,
eine Randelektrode 30, eine Isolationsplatte 40,
eine HF-Leistungsversorgung 50, einen Isolator und/oder
eine Isolation 60, eine Mitteldüse 70 und eine Prozeßdüse 80.
Bei der Vorrichtung 100, wie sie in 1 gezeigt ist, sind die obere Elektrode 10 und
die Randelektrode 30 Anoden und die Bodenelektrode 20 ist
eine Kathode. Jedoch kann dies bei anderen beispielhaften Ausführungsformen der
vorliegenden Erfindung umgekehrt sein. Wie in 1 gezeigt, trägt die Bodenelektrode 20 den
Wafer 1 während
die obere Elektrode 10 und die Randelektrode 30 wechselseitige
bzw. abwechselnd Plasma an dem Rand und/oder der Rückseite
des Wafers 1 erzeugen. Ein Ätzabschnitt A an dem Rand des Wafers 1 bezeichnet
die Stelle, an der die beabsichtigte Ätzung stattfinden soll. Da
HF-Leistung von der HF-Leistungsleitung 50 über den
Wafer 1 zugeführt wird,
erzeugt eine geringere Leistung ein ausreichend gutes Plasma, um
die dünnen
Schichten auf dem Wafer 1 zu ätzen. Ein Beispiel für eine niedrige Leistung
ist 500 Watt. Falls die HF-Leistung hoch ist, so wie sie im allgemeinen
bei einer herkömmlichen Halbleiterätzvorrichtung
verwendet wird, können
an der Randleiste Lichtbögen
entstehen. 1 represents a device 100 in accordance with an exemplary embodiment of the present invention. The device 100 contains an upper electrode 10 , a platform-like bottom electrode 20 , an edge electrode 30 , an insulation plate 40 , an RF power supply 50 , an insulator and / or an insulation 60 , a central nozzle 70 and a process nozzle 80 , In the device 100 as they are in 1 are shown are the upper electrode 10 and the edge electrode 30 Anodes and the bottom electrode 20 is a cathode. However, this can be reversed in other exemplary embodiments of the present invention. As in 1 shown, carries the bottom electrode 20 the wafer 1 while the upper electrode 10 and the edge electrode 30 alternating or alternating plasma at the edge and / or the back of the wafer 1 produce. An etching section A at the edge of the wafer 1 indicates the location where the intended etching should take place. Because RF power from the RF power line 50 over the wafer 1 a lower power produces a sufficiently good plasma to the thin layers on the wafer 1 to etch. An example of low power is 500 watts. If the RF power is high, as is commonly used in a conventional semiconductor etcher, arcs may occur at the sidebar.
2 stellt einen beispielhaften
Abschnitt der Vorrichtung 100 der 1 detaillierter dar. Insbesondere stellt 2 die obere Elektrode 10,
die Bodenelektrode 20, die Randelektrode 30, die
Isolationsplatte 40 und den Wafer 1 detaillierter
dar. Wie in 2 dargestellt,
sind die Isolationsplatte 40 und der Wafer 1 durch
einen variablen Abstand H getrennt. Wie in 2 dargestellt, kann die Isolationsplatte 40 einen
Vorsprung 41 enthalten. Bei einer beispielhaften Ausführungsform
weist der Vorsprung 41 eine Neigung oder eine andere Kontur
auf, welche das Prozeßgas
führt,
wodurch verhindert wird im wesentlichen verhindert wird, daß das Prozeßgas in
den Mittelbereich des Wafers während
des Ätzverfahrens strömt. Obwohl
der Vorsprung 41 der 2 eine
bestimmte Form aufweist, wird darauf hingewiesen, daß diese
Form exemplarisch ist und ebenso andere Formen, welche das Prozeßgas in
geeigneter Weise an dem Mittelbereich des Wafers 1 währen des Ätzverfahrens
wegführen,
verwendet werden können. 2 illustrates an exemplary portion of the device 100 of the 1 In particular 2 the upper electrode 10 , the bottom electrode 20 , the edge electrode 30 , the insulation plate 40 and the wafer 1 in more detail. As in 2 shown are the insulation plate 40 and the wafer 1 separated by a variable distance H. As in 2 shown, the insulation plate 40 a lead 41 contain. In an exemplary embodiment, the projection 41 an inclination or other contour which guides the process gas, thereby preventing substantially the process gas from flowing into the central region of the wafer during the etching process. Although the lead 41 of the 2 has a certain shape, it should be noted that this shape is exemplary and also other shapes which suitably attach the process gas to the central portion of the wafer 1 during the etching process, can be used.
3 stellt einen beispielhaften
Vorsprung 41 der 2 detaillierter
dar. Wie gezeigt, enthält
der Vorsprung 41 einen geneigten Abschnitt 43 und
eine Klippe 45. Die Klippe 45 bildet einen Spalt 44 mit
der oberen Elektrode 10 aus. Der Spalt 44 zwischen
dem Vorsprung 41 und der oberen Elektrode 10 kann
gesteuert werden, um den Ätzbereich
des Wafers 1 zu steuern. Bei einer beispielhaften Ausführungsform
ist der Spalt 44 gleichmäßig oder im wesentlichen gleichmäßig, obwohl
dies nicht der Fall sein muß.
Bei anderen beispielhaften Ausführungsformen
kann die Form der Klippe 45 so entwor fen sein, daß die Lebensdauer
der Klippe 45 und/oder der Isolationsplatte 40 verbessert
ist. 3 represents an exemplary advantage 41 of the 2 In more detail. As shown, the lead contains 41 a sloping section 43 and a cliff 45 , The cliff 45 forms a gap 44 with the upper electrode 10 out. The gap 44 between the projection 41 and the upper electrode 10 can be controlled to the etch area of the wafer 1 to control. In an exemplary embodiment, the gap is 44 evenly or substantially evenly, although this need not be the case. In other exemplary embodiments, the shape of the cliff 45 designed so that the life of the cliff 45 and / or the insulation board 40 is improved.
4A stellt die plattformartige
Bodenelektrode 20 der 1 in
einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. Wie in 4A gezeigt, enthält die Bodenelektrode 20 eine oder
mehrere Nuten 31. Die eine oder mehrere Nuten 31 verringern
die Wahrscheinlichkeit bzw. verhindern, daß der Wafer 1 von
der plattformartigen Bodenelektrode 20 abrutscht. Wie in 4A gezeigt, sind die eine
oder mehreren Nuten 31 als gerade Linien dargestellt, die
sich von der Mitte der Bodenelektrode 20 aus radial erstrecken.
Bei anderen beispielhaften Ausführungsformen
können
die Nuten 31 auch gekrümmte
Linien sein. Bei anderen beispielhaften Ausführungsformen der vorliegenden
Erfindung können
sie sich auch von einer anderen Stelle als der Mitte der Bodenelektrode 20 aus
erstrecken. Bei beispielhaften Ausführungsformen der vorliegenden
Erfindung sind eine oder mehrere Bolzenöffnungen 33 und/oder
eine oder mehrere Hebestiftöffnungen 35 enthalten. 4A represents the platform-like bottom electrode 20 of the 1 in an exemplary embodiment of the present invention 4A shown, contains the bottom electrode 20 one or more grooves 31 , The one or more grooves 31 reduce the probability or prevent the wafer 1 from the platform-like bottom electrode 20 slip. As in 4A shown are the one or more grooves 31 shown as straight lines extending from the center of the bottom electrode 20 extend radially. In other exemplary embodiments, the grooves 31 also be curved lines. In other exemplary embodiments of the present invention, they may also be from a location other than the center of the bottom electrode 20 extend out. In exemplary embodiments of the present invention, one or more bolt openings 33 and / or one or more lift pin openings 35 contain.
4B stellt eine schematische
Ansicht der oberen Elektrode 10 und der Isolationsplatte 40 bei einer
beispielhaften Ausführungsform
der vorliegenden Erfindung dar und 4C stellt
eine Draufsicht der plattformartigen Bodenelektrode 20 und
der Randelektrode 30 in einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 4B represents a schematic view of the upper electrode 10 and the insulation board 40 in an exemplary embodiment of the present invention and 4C Fig. 10 is a plan view of the platform-type bottom electrode 20 and the edge electrode 30 in an exemplary embodiment of the present invention.
4B stellt einen oberen Abschnitt
dar, bei dem Prozeßgas(e)
und/oder Inertgas(e) verteilt werden. Wie in 4B gezeigt, kann die obere Elektrode 10 eine
oder mehrere Prozeßgasquellen 75 und
eine oder mehrere Inertgasquellen 76 enthalten und von einer
oberen Elektrodenhalterung 74a begleitet sein. Wie ebenso
in 4B gezeigt, kann
die Isolationsplatte 40 eine oder mehrere Zusatzisolationsplatten 79d enthalten. 4B represents an upper section in which process gas (s) and / or inert gas (s) are distributed. As in 4B shown, the upper electrode 10 one or more sources of process gas 75 and one or more inert gas sources 76 included and from an upper electrode holder 74a be accompanied. Likewise in 4B shown, the insulation plate 40 one or more additional insulation panels 79d contain.
Bei
beispielhaften Ausführungsformen
der vorliegenden Erfindung enthält
die obere Elektrode 10 eine oder mehrere Bolzenöffnungen 74c, 79b,
um die Isolationsplatte 40 mit der oberen Elektrode 10 zu verbinden.
Bei anderen beispielhaften Ausfüh rungsformen
der vorliegenden Erfindung enthält
die Isolationsplatte 40 eine oder mehrere Bolzenöffnungen 79a,
um die Isolationsplatte 40 mit der einen oder den mehreren
Zusatzisolationsplatten 79d zu verbinden.In exemplary embodiments of the present invention, the upper electrode includes 10 one or more bolt openings 74c . 79b to the insulation board 40 with the upper electrode 10 connect to. In other exemplary embodiments of the present invention, the isolation plate includes 40 one or more bolt openings 79a to the insulation board 40 with the one or more additional insulation panels 79d connect to.
4C stellt einen unteren
Abschnitt dar, auf den der Wafer 1 geladen wird. Wie in 4C gezeigt, kann der erste
Isolator 84 (welcher in Form eines Rings ausgebildet sein
kann) und ein zweiter Isolator 85 (welcher in Form einer
zylindrischen Platte ausgebildet sein kann) zwischen der Bodenelektrode 20 und
der Randelektrode 30 verwendet werden. 4C represents a lower portion to which the wafer 1 is loaded. As in 4C shown, the first insulator 84 (which may be in the form of a ring) and a second insulator 85 (which may be in the form of a cylindrical plate) between the bottom electrode 20 and the edge electrode 30 be used.
5 stellt die Beziehung zwischen
der plattformartigen Bodenelektrode 20, dem Isolator und/oder
der Isolation 60, dem Wafer 1 und der Randelektrode 30 bei
einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. 5 represents the relationship between the platform-type bottom electrode 20 , the insulator and / or the insulation 60 , the wafer 1 and the edge electrode 30 in an exemplary embodiment of the present invention.
6 stellt eine Vorrichtung 200 in Übereinstimmung
mit einer anderen beispielhaften Ausführungsform der vorliegenden
Erfindung dar. Wie in 6 dargestellt,
enthält
die Vorrichtung 200 eine obere Elektrode 110 und
eine plattformartige Bodenelektrode 120, sowie eine erste
Randelektrode 130, eine zweite Randelektrode 140,
einen Isolator 150, eine HF-Leistungsversorgung 160 und
einen Masseanschluß 170.
Wie in 6 gezeigt, hält die platformartige
Bodenelektrode 120 den Wafer 1 während die
obere Elektrode 110, die erste Randelektrode 130 und
die zweite Randelektrode 140 wechselseitig Plasma an der
Randleiste und/oder der Rückseite des
Wafers 1 erzeugen. Wie vorhergehend im Zusammenhang mit
der Ausführungsform,
die in 1 dargestellt
ist, beschrieben, können
die obere Elektrode 110, die plattformartige Bodenelektrode 120, die
erste Elektrode 130 und die zweite Elektrode 140 entweder
Anode oder Kathode sein. 6 represents a device 200 in accordance with another exemplary embodiment of the present invention 6 shown, contains the device 200 an upper electrode 110 and a platform-like bottom electrode 120 , as well as a first edge electrode 130 , a second edge electrode 140 , an insulator 150 , an RF power supply 160 and a ground connection 170 , As in 6 shown holds the platform-like bottom electrode 120 the wafer 1 while the upper electrode 110 , the first edge electrode 130 and the second edge electrode 140 alternately plasma on the sidebar and / or the back of the wafer 1 produce. As previously described in connection with the embodiment described in 1 , the upper electrode can be described 110 , the platform-like bottom electrode 120 , the first electrode 130 and the second electrode 140 either anode or cathode.
Bei
beispielhaften Ausführungsformen
weisen die erste Randelektrode 130 und/oder die zweite Randelektrode 140 eine
Ringform (Doughnut-Form) auf, welche das Plasma an der Randleiste
und/oder der Rückseite
des Wafers 1 fokussiert.In exemplary embodiments, the first edge electrode 130 and / or the second edge electrode 140 an annular shape (donut shape) on which the plasma on the sidebar and / or the back of the wafer 1 focused.
Bei
der in 6 dargestellten
beispielhaften Ausführungsform
kann eine niedrige Leistung zum Erzeugen eines Plasmas, das ausreicht,
dünne Schichten
auf dem Wafer 1 zu ätzen,
erzeugt werden, da die HF-Leistung durch bzw. über den Wafer 1 zugeführt wird.
Ein Beispiel für
eine niedrige Leistung sind 500 Watt. Wie vorangehend beschrieben,
kann eine herkömmliche
HF-Leistung von 2000 Watt Lichtbögen
an der Randleiste erzeugen.At the in 6 As shown in the exemplary embodiment, low power for generating a plasma that is sufficient may be thin layers on the wafer 1 to be etched, since the RF power through or over the wafer 1 is supplied. An example of low power is 500 watts. As previously described, a conventional RF power of 2000 watts can generate arcs on the sidebar.
Es
ist festzuhalten, daß verschiedene
beispielhafte Ausführungsformen
der Isolationsplatte, die in 2 und 4 gezeigt sind, und/oder
die verschiedenen beispielhaften Ausführungsformen der Bodenelektrode 20,
die in den 4 und 5 dargestellt sind, ebenso
bei der beispielhaften Ausführungsform
benutzt werden können,
die in 6 dargestellt
ist.It should be noted that various exemplary embodiments of the insulation board used in 2 and 4 and / or the various exemplary embodiments of the bottom electrode 20 that in the 4 and 5 can also be used in the exemplary embodiment, which in 6 is is placed.
7 stellt eine Vorrichtung 300 in Übereinstimmung
mit einer anderen beispielhaften Ausführungsform der vorliegenden
Erfindung dar. Die dargestellte Vorrichtung 300 enthält eine
plattformartige Bodenelektrode 220, eine Randelektrode 240,
einen Isolator 250 und eine HF-Leistungsversorgung 280. Wie
in 7 dargestellt, hält die plattformartige
Bodenelektrode 220 den Wafer 1. Wie ebenso in 7 dargestellt, ist die Randelektrode 240 eine
ringförmige
Randelektrode, welche abwechselnd Plasma an der Randleiste und/oder
der Rückseite
des Wafers 1 erzeugt. 7 represents a device 300 in accordance with another exemplary embodiment of the present invention. The illustrated apparatus 300 contains a platform-like bottom electrode 220 , an edge electrode 240 , an insulator 250 and an RF power supply 280 , As in 7 shown holds the platform-like bottom electrode 220 the wafer 1 , Likewise in 7 shown, is the edge electrode 240 an annular edge electrode, which alternately plasma on the edge strip and / or the back of the wafer 1 generated.
Es
ist festzuhalten, daß verschiedene
beispielhafte Ausführungsformen
der Isolationsplatte, die in den 2 und 3 dargestellt sind, und die
verschiedenen beispielhaften Ausführungsformen der Bodenelektrode 20,
die in den 4 und 5 dargestellt sind, ebenso
in Zusammenhang mit der beispielhaften Ausführungsform verwendet werden
können,
die in 7 dargestellt
ist.It should be noted that various exemplary embodiments of the insulation board included in the 2 and 3 and the various exemplary embodiments of the bottom electrode 20 that in the 4 and 5 can also be used in conjunction with the exemplary embodiment, which in 7 is shown.
8 stellt ein beispielhaftes
Verfahren in Übereinstimmung
mit der vorliegenden Erfindung dar. Im Schritt S10 wird der Wafer 1 in
eine Kammer geladen. Im Schritt S20 wird der Druck in der Kammer
verringert. Beim Schritt S30 wird zumindest ein Ätzgas in die Kammer eingeführt, während der
Druck erhöht
wird. Bei Schritt S30 wird ebenso die Leistung in die Kammer zugeführt, um
den Halbleiterwafer an der Randleiste oder der Rückseite des Halbleiterwafers
zu ätzen.
Nach Schritt S30 wird die Zufuhr von dem zumindest einem Ätzgas und
der Endleistung abgebrochen und beim Schritt S40 ein Abgas der Kammer
zugeführt.
Bei Schritt S50 wird das Abgas aus der Kammer gereinigt und bei
Schritt S60 wird der Wafer aus der Kammer entnommen. 8th FIG. 10 illustrates an example method in accordance with the present invention. In step S10, the wafer becomes 1 loaded in a chamber. In step S20, the pressure in the chamber is reduced. At step S30, at least one etching gas is introduced into the chamber while the pressure is increased. At step S30, power is also supplied into the chamber to etch the semiconductor wafer at the skirt or the backside of the semiconductor wafer. After step S30, the supply of the at least one etching gas and the end power is stopped and an exhaust gas is supplied to the chamber in step S40. At step S50, the exhaust gas is purged from the chamber, and at step S60, the wafer is removed from the chamber.
9 stellt ein vergrößertes Beispiel
für einen
Wafer 1 nach einem Ätzverfahren
dar, wie etwa dem beispielhaften Verfahren der 8. 10A und 10B stellen den Zellbereich
bzw. Randbereich des resultierenden Wafers in Übereinstimmung mit einer beispielhaften
Ausführungsform
der vorliegenden Erfindung dar. Wie in 10A dargestellt, enthält der Wafer 1 ein
Siliciumsubstrat 310, eine Shallow-Trench-Isolationsschicht
(STI-Schicht) 320, eine Isolationsschicht 330,
eine Wolframschicht (W-Schicht) 340, eine erste/zweite
Nitridschicht 350 und eine Oxidschicht 360. Wie
gezeigt, stellt 10A den
Zellbereich eines Wafers 1 einschließlich des Siliciumsubstrats 310 mit
aktiven Bereichen 311 und passiven Bereichen 312 dar.
Der Zellbereich enthält ebenso
Gräben,
die durch die Shallow-Trench-Isolation (STI) 320 ausgebildet
sind. Der Zellbereich enthält
ferner eine Polysiliciumschicht 325. 9 Fig. 4 illustrates an enlarged example of a wafer 1 according to an etching method, such as the exemplary method of 8th , 10A and 10B illustrate the cell area of the resulting wafer in accordance with an exemplary embodiment of the present invention 10A shown, contains the wafer 1 a silicon substrate 310 , a shallow-trench isolation layer (STI layer) 320 , an insulation layer 330 , a tungsten layer (W-layer) 340 , a first / second nitride layer 350 and an oxide layer 360 , As shown, presents 10A the cell area of a wafer 1 including the silicon substrate 310 with active areas 311 and passive areas 312 The cell area also contains trenches created by shallow trench isolation (STI). 320 are formed. The cell region also contains a polysilicon layer 325 ,
Die
Isolationsschicht 330 kann bordotiertes Phosphorsilikatglas
(BTSG) oder Tetraethylorthosilikat (TEOS) mit einer Dicke von 3000
bis 8000 Å sein. Die
Wolframschicht 340 kann unter Verwendung von WF6-Gas ausgebildet sein und kann eine Dicke
von 300 bis 1000 Å aufweisen.
Die ersten und zweiten Nitridschichten 330, 350 können eine
Dicke von 1500 bis 3500 Å bzw.
150 bis 750 Å aufweisen
und unter Verwendung von SiH4 + NH3-Gas ausgebildet werden. Die Oxidschicht 360 kann
unter Verwendung von SiH4 + O2-Gas
ausgebildet werden und zwar bis zu einer Dicke von 1000 bis 5000 Å.The insulation layer 330 may be boron-doped phosphosilicate glass (BTSG) or tetraethyl orthosilicate (TEOS) having a thickness of 3000 to 8000 Å. The tungsten layer 340 may be formed using WF 6 gas and may have a thickness of 300 to 1000 Å. The first and second nitride layers 330 . 350 may have a thickness of 1500 to 3500 Å and 150 to 750 Å, respectively, and be formed using SiH 4 + NH 3 gas. The oxide layer 360 can be formed using SiH 4 + O 2 gas to a thickness of 1000 to 5000 Å.
Es
ist festzuhalten, daß die
voranstehenden Dicken und Materialien beispielhaft sind und daß ebenso
andere Dicken und Materialien, wie sie einem Durchschnittsfachmann
bekannt sind, verwendet werden können.It
It should be noted that the
The foregoing thicknesses and materials are exemplary and that as well
other thicknesses and materials, as one of ordinary skill in the art
are known, can be used.
11 stellt beispielhafte
Prozeßbedingungen
dar, welche zum Ätzen
eines Wafers in Übereinstimmung
mit beispielhaften Ausführungsformen
der vorliegenden Erfindung verwendet werden können. Wie in 11 dargestellt, kann das Vorbereiten
einer Kammer zum Ätzen
in einem zweistufigen Verfahren erzielt werden. Bei der ersten Stufe
wird der Druck erhöht,
wobei bei der zweiten Vorbereitungsstufe der Druck weiter erhöht wird
und eines oder mehrere Ätzgase
zugeführt
werden. Während
des Ätzschritts wird
der Druck und die Zufuhr von dem Ätzgas bzw. den Ätzgasen
aufrechterhalten und die HF-Leistung zugeführt. Bei der ersten Vorbereitungsstufe
kann der Druck auf 1 Torr erhöht
werden. Bei der zweiten Vorbereitungsstufe kann der Druck auf 1,5
Torr erhöht
werden und die Ätzgase
können
Argongas und/oder CF4-Gas enthalten, das
in einem Bereich von beispielsweise 20 bis 200 sccm für Argongas
und 100 bis 250 sccm für
CF4-Gas zugeführt wird. Bei einer beispielhaften
Ausführungsform
wird während des Ätzschrittes
die HF-Leistung auf 500 Watt angehoben, der Druck auf 1,5 Torr aufrechterhalten
und die Ströme
des Ätzgases
bzw. der Ätzgase
werden zu der der zweiten Vorbereitungsstufe konstant aufrechterhalten. 11 illustrates exemplary process conditions that may be used to etch a wafer in accordance with exemplary embodiments of the present invention. As in 11 As shown, preparing a chamber for etching can be accomplished in a two-step process. In the first stage, the pressure is increased, wherein in the second preparation stage, the pressure is further increased and one or more etching gases are supplied. During the etching step, the pressure and the supply of the etching gas (s) are maintained and the RF power is supplied. At the first stage of preparation, the pressure can be increased to 1 Torr. In the second preparation stage, the pressure may be increased to 1.5 Torr, and the etching gases may include argon gas and / or CF 4 gas ranging from, for example, 20 to 200 sccm for argon gas and 100 to 250 sccm for CF 4 gas is supplied. In an exemplary embodiment, during the etching step, the RF power is increased to 500 watts, the pressure is maintained at 1.5 Torr, and the currents of the etch gas (s) are constantly maintained at that of the second preparation stage.
Sobald
der Wafer 1 geätzt
ist, kann die Kammer entlüftet
werden, was ebenso in einem zweistufigen Verfahren geschehen kann.
Bei der ersten Stufe wird die Leistungszufuhr unterbrochen, der
Druck kehrt zu dem Normalzustand zurück, und ein Entlüftungsgas,
wie etwa N2-Gas, wird zugeführt. Bei
einer beispielhaften Ausführungsform
kann der Strom des Reinigungsgases 10 bis 200 sccm betragen.
Bei dem zweiten Entlüftungsschritt,
wird weiterhin Entlüftungsgas
zugeführt
und ebenso ein Reinigungsgas zugeführt. Bei einer beispielhaften
Ausführungsform ist
das Reinigungsgas ein Inertgas und wird beispielsweise mit einer
Rate von 1200 sccm zugeführt. Bei
einer beispielhaften Ausführungsform
ist festzuhalten, daß das
Gas, wie etwa das Inertgas, nicht durch die Mitteldüse 70,
die in 1 gezeigt ist,
während
des Randätzverfahrens
strömt,
da ein solches Gas einen Lichtbogen in den Mittelabschnitt des Wafers 1 verursachen
würde.As soon as the wafer 1 is etched, the chamber can be vented, which can also be done in a two-step process. In the first stage, the power supply is interrupted, the pressure returns to the normal state, and a purge gas such as N 2 gas is supplied. In an exemplary embodiment, the flow of purge gas 10 to 200 sccm. In the second deaeration step, deaerating gas is further supplied and also a cleaning gas is supplied. In an exemplary embodiment, the purge gas is an inert gas and is supplied, for example, at a rate of 1200 sccm. In an exemplary embodiment, it should be noted that the gas, such as the inert gas, is not through the center nozzle 70 , in the 1 is shown, During the edge etching process, since such a gas forms an arc in the central portion of the wafer 1 would cause.
Es
ist festzuhalten, daß die
vorangehenden Leistungen, Gase, Drücke und Strömungsraten beispielhaft sind
und das ebenso andere, dem Fachmann bekannte, verwen det werden können. Ebenso ist
festzuhalten, daß die
vorangehenden Vorbereitungs-, Ätzungs-
und Entlüftungsschritte
beispielhaft sind und mit mehr oder weniger, dem Fachmann bekannten
Schritten, ausgebildet sein können.It
It should be noted that the
previous performances, gases, pressures and flow rates are exemplary
and the other well known in the art, verwen can be used. Likewise is
to note that the
previous preparation, etching
and deaeration steps
by way of example and with more or less known to those skilled in the art
Steps that can be trained.
Ebenso
ist festzuhalten, daß bei
beispielhaften Ausführungsformen
der vorliegenden Erfindung Gase, wie das Inertgas, nicht durch die
Mitteldüse 70 während des
Randätzverfahrens
strömen,
da die Gase ansonsten einen Lichtbogen in den Mittelabschnitt des
Substrats verursachen würden.It should also be noted that in exemplary embodiments of the present invention, gases, such as the inert gas, do not pass through the center nozzle 70 during the edge etching process, otherwise the gases would cause an arc in the central portion of the substrate.
12A bis C stellen experimentelle
Ergebnisse dar, die die Beziehung zwischen den Ätzraten von verschiedenen Oxiden
auf einem Wafer zeigen, welche zeigen, daß lediglich ein Randabschnitt
des Wafers geätzt
worden ist und ein Mittelabschnitt des Wafers nicht geätzt worden
ist. Die Bedingungen, unter welchen die Ergebnisse der 12A bis C erzielt worden
sind, enthalten eine HF-Leistung von 500 Watt, einen Druck von 1,5
Torr, ein Prozeßgas
aus Argongas und CF4-Gas, wobei das Argongas
mit 70 sccm zugeführt
worden ist, und das CF4-Gas mit 150 sccm
zugeführt
worden ist, sowie einen Spalt von 1,5 mm. 12A bis C stellen dar, daß verschiedene Materialschichten
bei gleichen oder ähnlichen
Prozeßbedingungen
gleiche oder ähnliche Ätzraten
aufweisen. Folglich können
unterschiedliche Materialschichten in einem Verarbeitungsschritt
ohne einem Verändern
oder im Wesentlichen Verändern
der Prozeßbedingungen
entfernt werden. Dies ist ein Vorteil gegenüber dem herkömmlichen
Naßätzverfahren, die
Chemikalien verwenden, wobei zum Entfernen von unterschiedlichen
Materialschichten unterschiedliche Chemikalien verwendet werden. 12A to C represent experimental results showing the relationship between the etching rates of various oxides on a wafer, showing that only one edge portion of the wafer has been etched and a central portion of the wafer has not been etched. The conditions under which the results of the 12A to C are obtained, contain an RF power of 500 watts, a pressure of 1.5 Torr, a process gas of argon gas and CF 4 gas, wherein the argon gas has been supplied at 70 sccm, and the CF 4 gas with 150 sccm has been supplied, and a gap of 1.5 mm. 12A to C represent that different material layers have the same or similar etching rates under the same or similar process conditions. Thus, different layers of material may be removed in one processing step without changing or substantially altering the process conditions. This is an advantage over the conventional wet etching process using chemicals where different chemicals are used to remove different layers of material.
13 stellt einen Graph eines
Spalts 44 zwischen der Isolierplatte und der oberen Elektrode (der
X-Achse) gegenüber
der Länge
von einer Mitte eines Wafers zu einem Endpunkt des Wafers (der Y-Achse)
bei beispielhaften Ausführungsformen
der vorliegenden Erfindung dar. Wie in 13 gezeigt, ergibt L + A den Radius des
Wafers 1. Beispielsweise zeigt der erste Punkt in 13, daß ein Ätzabschnitt A von 2,4 mm unter
Verwendung eines 200 mm-Durchmesser-Wafers (100 mm Waferradius) und einem
Spalt 44 von 1,0 mm erzeugt worden ist. Wie aus 13 ersichtlich, verringert
sich L mit zunehmendem Spalt 44 (und entsprechend erhöht sich A). 13 represents a graph of a gap 44 between the insulating plate and the upper electrode (the X-axis) versus the length from a center of a wafer to an end point of the wafer (the Y-axis) in exemplary embodiments of the present invention 13 shown, L + A gives the radius of the wafer 1 , For example, the first point in 13 in that an etching section A of 2.4 mm using a 200 mm diameter wafer (100 mm wafer radius) and a gap 44 of 1.0 mm has been generated. How out 13 As can be seen, L decreases as the gap increases 44 (and A increases accordingly).
14 ist ein Plot, bei dem
die Länge
des Halbleitersubstrats (die X-Achse) gegenüber der Ätzrate (die Y-Achse) für eine Reihe
von unterschiedlichen Werten von H dargestellt ist (wie gezeigt
zwischen 0,3 und 10,0). Wie gezeigt, gibt es eine positive Korrelation
zwischen dem Abstand H zwischen der Isolationsplatte 40 und
dem Wafer 1 und dem Spalt 44 zwischen der Klippe 45 der
Isolationsplatte 40 und der oberen Elektrode 10.
Bei dem beispielhaften Graph der 14 ist
ein Spalt von 1,6 mm verwendet worden und die zu ätzende Schicht
war ein Oxid. 14 FIG. 12 is a plot in which the length of the semiconductor substrate (the X-axis) versus the etch rate (the Y-axis) is plotted for a number of different values of H (as shown between 0.3 and 10.0). As shown, there is a positive correlation between the distance H between the insulation plate 40 and the wafer 1 and the gap 44 between the cliff 45 the insulation plate 40 and the upper electrode 10 , In the exemplary graph of 14 A gap of 1.6 mm was used and the layer to be etched was an oxide.
14 stellt die Daten für zahlreiche
unterschiedliche Werte von H dar, von denen einige eine bessere
Performance zeigen (beispielsweise 0,3; 0,4; 0,5; 0,7 und 1,0 mm),
obwohl die Abstände
von H von 0,3 mm bis 10,0 mm ebenso praktikabel in Übereinstimmung
mit anderen beispielhaften Ausführungsformen
der vorliegenden Erfindung sind. 14 represents the data for many different values of H, some of which show better performance (e.g., 0.3, 0.4, 0.5, 0.7, and 1.0 mm), although the distances of H from 0, 3 mm to 10.0 mm are also practicable in accordance with other exemplary embodiments of the present invention.
15 stellt eine Querschnittsansicht
einer Plasmaverarbeitungsvorrichtung zum Verarbeiten des Randes
eines Wafers in Übereinstimmung
mit einer beispielhaften Ausführungsform
der vorliegenden Erfindung dar. Wie gezeigt, kann die Plasmaverarbeitungsvorrichtung
eine Kammer 70, eine Kammerwand 71, ein elastisches
Teil 71a, einen Wafereinlaß/auslaß 72, einen Reinigungsgaseinlaß, eine
obere Elektrode 10, eine Halterung 74a für die obere Elektrode 10,
einen Schaft 74b, eine Prozeßgasquelle 75, eine
Prozeßgasleitung 75a,
eine Inertgasquelle 76, eine Inertgasleitung 76b,
eine Platte 77 für
die obere Elektrode 10, welche sich nach oben und unten
bewegen kann, eine Halterung 77a für die Platte 77 der
oberen Elektrode 10, einen Treiber 78 für die Platte 77 der
oberen Elektrode 10, eine Isolationsplatte 40,
eine Zusatzisolationsplatte 40a, einen Zusatzgasauslaß 79c,
einen Wafer 1, eine plattformartige Bodenelektrode 20,
einen ersten Isolator 84, einen zweiten Isolator 85,
eine Randelektrode 30, einen Hebestift 88 (zum
Aufnehmen und Laden des Wafers 1 auf der plattformartigen
Bodenelektrode 20), eine Prallplatte 90 (um das
Prozeßgas
oder Inertgas gleichförmig
abzuführen), einen
Sensor 91, eine Kühlmittelleitung 92,
eine Kühlmittelquelle 94, eine
HF-Leistungsquelle 96, eine Hebestiftplatte 97, einen
Treiber 98 für
die Hebestiftplatte 97 und eine Abgaspumpe 99 enthalten. 15 FIG. 12 illustrates a cross-sectional view of a plasma processing apparatus for processing the edge of a wafer in accordance with an exemplary embodiment of the present invention. As shown, the plasma processing apparatus may include a chamber 70 , a chamber wall 71 , an elastic part 71a , a wafer inlet / outlet 72 , a purge gas inlet, an upper electrode 10 , a holder 74a for the upper electrode 10 a shaft 74b , a process gas source 75 , a process gas line 75a , an inert gas source 76 , an inert gas line 76b , a plate 77 for the upper electrode 10 which can move up and down, a bracket 77a for the plate 77 the upper electrode 10 , a driver 78 for the plate 77 the upper electrode 10 , an insulation plate 40 , an additional insulation board 40a , an additional gas outlet 79c , a wafer 1 , a platform-like bottom electrode 20 , a first insulator 84 , a second insulator 85 , an edge electrode 30 , a lifting pin 88 (to record and load the wafer 1 on the platform-like bottom electrode 20 ), a baffle plate 90 (to uniformly remove the process gas or inert gas), a sensor 91 , a coolant line 92 , a coolant source 94 , an RF power source 96 , a lift pin plate 97 , a driver 98 for the lift pin plate 97 and an exhaust pump 99 contain.
Bei
einer beispielhaften Ausführungsform kann
die Verarbeitungseinrichtung eine oder mehrere Kammern enthalten.
Bei einer beispielhaften Ausführungsform
kann die Vorrichtung eine oder mehrere Vorbereitungsstationen, eine
oder mehrere Prozeßkammern
und eine oder mehrere Reinigungskammern und zumindest eine Transferkammer
enthalten. Auf diese Weise kann ein Wafer geladen werden, während ein
anderer Wafer transferiert wird und ein wiederum anderer Wafer verarbeitet
wird.at
an exemplary embodiment
the processing device contain one or more chambers.
In an exemplary embodiment
The device may have one or more preparation stations, one
or more process chambers
and one or more cleaning chambers and at least one transfer chamber
contain. In this way, a wafer can be loaded while a
another wafer is transferred and processed another turn wafer
becomes.
Wie
vorangehend dargestellt, wird bei beispielhaften Ausführungsformen
Leistung, wie etwa eine HF-Leistung, durch bzw. über den Wafer zugeführt und
erzeugt eine ausreichende Leistung, um das Plasma zum Ätzen der
dünnen
Schichten herzustellen. Es ist festzuhalten, daß die Leistung durch eine andere
Schicht anstelle oder zusätzlich
zu dem Wafer zugeführt
werden kann, wie dem Fachmann bekannt ist. Es ist ferner festzuhalten,
daß die
Leistung geringer sein kann als die herkömmliche Leistung von 2000 Watt,
beispielsweise 500 Watt, wie im Zusammenhang mit einer oder mehreren
beispielhaften Ausführungsformen
der vorliegenden Erfindung beschrieben.As
previously illustrated, in exemplary embodiments
Power, such as RF power, supplied through and across the wafer and
generates sufficient power to allow the plasma to etch
thin
To produce layers. It should be noted that the performance by another
Layer instead or in addition
supplied to the wafer
can be, as is known in the art. It should also be noted
that the
Power can be lower than the conventional power of 2000 watts,
for example 500 watts, as associated with one or more
exemplary embodiments
of the present invention.
Bei
einer beispielhaften Ausführungsform kann
die obere Elektrode 10 eine Massivplattenelektrode (solid
plate electrode) sein.In an exemplary embodiment, the upper electrode 10 a solid plate electrode.
Bei
beispielhaften Ausführungsformen
der vorliegenden Erfindung wird der Spalt zum Steuern der Größe und der
geätzten
Fläche
des Halbleiterwafers verwendet. Bei anderen beispielhaften Ausführungsformen
können
zusätzliche
dazwischen schiebbare bzw. austauschbare Isolationsplatten verwendet werden,
die jeweils benachbart zu der festen bzw. massiven oberen Elektrode
anordenbar sind und die jeweils eine unterschiedliche Spaltgröße dazwischen aufweisen.
Bei beispielhaften Ausführungsformen beträgt der Spalt
zwischen dem Halbleiterwafer und der Isolationsplatte zwischen 0,2
und ungefähr
1,0 mm.at
exemplary embodiments
According to the present invention, the gap for controlling the size and the
etched
area
of the semiconductor wafer used. In other example embodiments
can
additional
between sliding or exchangeable insulation plates are used,
each adjacent to the solid or solid upper electrode
can be arranged and each having a different gap size in between.
In exemplary embodiments, the gap is
between the semiconductor wafer and the insulating plate between 0.2
and about
1.0 mm.
Bei
einer beispielhaften Ausführungsform werden
O2 und SF6 als Ätzgase verwendet,
entweder allein oder in Kombination mit Argongas und/oder CF4-Gas. Bei einer beispielhaften Ausführungsform ätzt das Ätzgas alle
gewünschten
Schichten auf dem Halbleiterwafer.In an exemplary embodiment, O 2 and SF 6 are used as etching gases, either alone or in combination with argon gas and / or CF 4 gas. In an exemplary embodiment, the etching gas etches all desired layers on the semiconductor wafer.
Bei
einer beispielhaften Ausführungsform
ist die Isolationsplatte aus einem isolierenden Material wie etwa
Keramik und/oder Quarz hergestellt.at
an exemplary embodiment
is the insulation plate made of an insulating material such as
Ceramic and / or quartz produced.
Bei
der so beschriebenen Erfindung ist es offensichtlich, daß diese
auf zahlreiche Arten abgewandelt werden kann. Derartige Abwandlungen
weichen dabei aber nicht von dem gedanklichen Grundkonzept und dem
Umfang der Erfindung ab und alle derartigen Modifikationen, die
dem Fachmann offensichtlich sind, sind als innerhalb des Umfangs
der folgenden Ansprüche
liegend aufzufassen.at
It is obvious from the invention thus described that these
can be modified in many ways. Such modifications
But do not deviate from the basic concept of thought and the
Scope of the invention and all such modifications, the
those skilled in the art are than within the scope
the following claims
lying down.