DE102004015831B4

DE102004015831B4 - Integrierte Schaltung und Verfahren

Info

Publication number: DE102004015831B4
Application number: DE102004015831A
Authority: DE
Inventors: Aurel Von Dr. Campenhausen; Ralf Schneider; Marcin Gnat; Joerg Dr. Vollrath
Original assignee: Infineon Technologies AG
Current assignee: Qimonda AG
Priority date: 2004-03-31
Filing date: 2004-03-31
Publication date: 2007-07-12
Anticipated expiration: 2024-04-01
Also published as: DE102004015831A1; US7196537B2; US20050218960A1

Abstract

Integrierte Schaltung
– mit einem Ausgangsanschluss (VOUT),
– mit einem Speicherzellenfeld (40) mit Speicherzellen (SZ),
– bei dem die Speicherzellen (SZ) jeweils einen Auswahltransistor (AT) zur Auswahl einer der jeweiligen Speicherzellen umfassen,
– bei der der Auswahltransistor (AT) als ein Transistor mit einem spezifischen Leitfähigkeitstyp (NA), einem spezifischen Dotierungsprofil (npn) und einem spezifischen Kanalweiten- zu Kanallängenverhältnis (LK, WK) ausgebildet ist,
– mit einer Schaltungskomponente (T) mit einem Eingangsanschluss (D), einem Steueranschluss (G) und einem Ausgangsanschluss (S),
– mit einer ersten Steuerschaltung (10) zur Erzeugung eines Steuersignals (U_G),
– mit einem schaltbaren Widerstandsnetzwerk (20) mit einer Eingangsseite (E20) und einer Ausgangsseite (A20) umfassend einen ersten und einen zweiten Widerstand (R_3a, R_3b),
– bei der der Schaltungskomponente (T) eingangsseitig (D) eine Eingangsspannung (VDD) zuführbar ist,
– bei der die Schaltungskomponente (T) ausgangsseitig (S) über das schaltbare Widerstandsnetzwerk (20) mit dem Ausgangsanschluss (VOUT) der...

Description

Die Erfindung betrifft eine integrierte Schaltung, mit der sich Kennlinien von Schaltungskomponenten einer integrierten Schaltung ermitteln lassen, und ein Verfahren zur Ermittlung einer Strom-/Spannungskennlinie
Integrierte Schaltkreise umfassen vielfach eine große Anzahl von Transistoren. Das Speicherzellenfeld eines integrierten Halbleiterspeichers, beispielsweise eines DRAM-(= Dynamic Random Access Memory)-Halbleiterspeichers, umfasst eine Vielzahl von Speicherzellen, die aus jeweils einem Auswahltransistor und einem Speicherkondensator aufgebaut sind. Die Speicherzellen sind zwischen Wort- und Bitleitungen matrixförmig angeordnet. Ein Steueranschluss eines jeweiligen Auswahltransistors einer DRAM-Speicherzelle ist mit einer der Wortleitungen verbunden. Für einen Lese- bzw. Schreibzugriff auf die DRAM-Speicherzelle wird der Auswahltransistor durch Ansteuerung mit einem entsprechenden Steuersignal auf der Wortleitung leitend gesteuert, sodass der Speicherkondensator über die leitend gesteuerte Strecke des Auswahltransistors mit der angeschlossenen Bitleitung verbunden ist. Bei einem Lesezugriff kommt es durch die auf den Elektroden des Speicherkondensators abgespeicherte Ladung über die leitend gesteuerte Strecke des Auswahltransistors zu einer Potentialänderung auf der angeschlossenen Bitleitung. Bei einem Schreibzugriff wird über die leitend gesteuerte Strecke des Auswahltransistors eine Information in der Speicherzelle abgespeichert, indem die Elektroden des Speicherkondensators auf einen hohen bzw. niedrigen Spannungspegel aufgeladen werden. Das Verhalten der Auswahltransistoren ist daher sowohl für Lese- als auch für Schreiboperationen des integrierten Halbleiterspeichers von entscheidender Bedeutung.

Das Verhalten der Transistoren lässt sich am einfachsten anhand eines Kennlinienfeldes, beispielsweise eines I_DS/U_DS-Kennlinienfelds bzw. eines I_DS/U_G-Kennlinienfelds ermitteln. Solche Kennlinienfelder von Transistoren innerhalb einer integrierten Schaltung lassen sich derzeit nur auf Scheibenebene (Waferebene) ermitteln. Bei einem integrierten Halbleiterspeicher beispielsweise sind dazu innerhalb des Sägerahmens, des so genannten Ritzrahmens, spezielle Teststrukturen von Transistoren angeordnet. Die Gate-, Source- und Drain-Anschlüsse dieser Transistoren lassen sich über speziell dafür vorgesehene Anschlusspads mit Tastköpfen eines Testsystems kontaktieren. Durch Ansteuerung der Gate-, Source- und Drain-Anschlüsse mit Steuerspannungen, die von dem Testsystem generiert werden, lassen sich Kennlinienfelder der Testtransistoren ermitteln. Wenn die einzelnen Halbleiterchips aus dem Wafer herausgesägt werden, gehen die Teststrukturen jedoch verloren. Es besteht daher keine Möglichkeit mehr, Kennlinienfelder von Transistoren einer integrierten Schaltung aufzunehmen, die sich bereits in einem fertig gehäusten Bauteil befindet.

Es zeigt sich bei einer integrierten Schaltung, dass viele Schaltungskomponenten, insbesondere Transistoren, bereits nach kurzer Betriebsdauer ausfallen. Es ist daher von besonderem Interesse, Kennlinienfelder von Transistoren zu Beginn ihres Lebenszyklus und nach einer gewissen Betriebsdauer aufzunehmen und zu vergleichen, um eine zuverlässige Aussage über die Ausfallwahrscheinlichkeit der Transistoren treffen zu können. Da man jedoch an einer möglichst kurzen Testphase von integrierten Schaltkreisen interessiert ist, werden die Schaltungskomponenten im Rahmen eines so genannten Burn-In-Tests künstlich gealtert. Die Schaltungskomponenten der integrierten Schaltung werden dazu für die Dauer des Burn-In-Tests einer höheren Betriebsspannung und einer erhöhten Temperatur ausgesetzt. Je nach Höhe der Spannung, mit der die Bauteile betrieben werden, und der Temperatur, der die Schaltungskomponenten ausgesetzt sind, lassen sich somit längere Betriebszeiten, als der Test tatsächlich andauert, künstlich erzeugen. Um eine Aussage über die Ausfallwahrscheinlichkeit eines Transistors machen zu können, ist es wünschenswert, das Kennlinienfeld eines Transistors vor bzw. nach Abschluss eines Burn-In-Tests aufzunehmen und zu vergleichen. Da der Burn-In-Test jedoch am fertig gehäusten Bauteil durchgeführt wird, besteht derzeit noch keine Möglichkeit, Kennlinienfelder von Transistoren im Rahmen eines Burn-In-Tests zu ermitteln.

Aus dem Artikel „WPW/PWP-Kennlinienschreiber", Elektor, 04/1998, Seiten 56-60, ist eine Schaltung zur Ermittlung der Strom-Spannungskennlinien eines Transistors bekannt.

Aus der US 6535015 B1 ist eine integrierte Testschaltung, und aus der US 6489799 B1 ist eine integrierte Schaltung zur Ermittlung von Prozessparametern bekannt.

Die Aufgabe der vorliegenden Erfindung ist es daher, eine integrierte Schaltung anzugeben, mit der sich Kennlinienfelder von Schaltungskomponenten einer integrierten Schaltung, insbesondere von Transistoren, auf Komponentenebene ermitteln lassen und ein Verfahren anzugeben, das es ermöglicht, Kennlinienfelder von Schaltungskomponenten einer integrierten Schaltung, insbesondere Strom-/Spannungskennlinien von Transistoren, zu ermitteln.

Diese Aufgabe wird mit dem Gegenstand des Anspruchs 1 bzw. Anspruchs 15 gelöst. Die Unteransprüche sind besondere Ausführungsarten der Erfindung.

Dabei wird eine integrierte Schaltung angegeben, mit einem Ausgangsanschluss, mit einer Schaltungskomponente mit einem Eingangsanschluss, einem Steueranschluss und einem Ausgangsanschluss, mit einer ersten Steuerschaltung zur Erzeugung eines Steuersignals, mit einem schaltbaren Widerstandsnetzwerk mit einer Eingangsseite und einer Ausgangsseite umfassend einen ersten und einen zweiten Widerstand. Der Schaltungskomponente ist eingangsseitig eine Eingangsspannung zuführbar. Ferner ist die Schaltungskomponente ausgangsseitig über das schaltbare Widerstandsnetzwerk mit dem Ausgangsanschluss der integrierten Schaltung verbunden. Dem Steueranschluss der Schaltungskomponente ist das Steuersignal zuführbar. Das schaltbare Widerstandsnetzwerk ist schließlich derart ausgebildet, dass sich wahlweise entweder der erste Widerstand oder der zweite Widerstand zwischen die Eingangsseite und die Ausgangsseite des schaltbaren Widerstandsnetzwerkes schalten lässt. Die Schaltungskomponente ist derart ausgebildet, dass sich in Abhängigkeit von dem Steuersignal und dem zwischen die Eingangsseite und die Ausgangsseite des schaltbaren Widerstandsnetzwerkes geschalteten Widerstand ein Strom am Ausgangsanschluss der Schaltungskomponente erzeugen lässt.

Mit der integrierten Schaltung lassen sich somit Kennlinien von jegliche Schaltungskomponenten aufnehmen, bei denen ein Ausgangsstrom in Abhängigkeit von einer zwischen den Eingangs- und Ausgangsanschluss geschalteten Spannung variiert und zusätzlich der Verlauf des Ausgangsstroms je nach einer angelegten Steuerspannung jeweils einen anderen Kurvenverlauf in Abhängigkeit von der zwischen den Ein- und Ausgangsanschluss geschalteten Spannung aufweist. Zu jeweils einer Steuerspannung lassen sich dadurch unterschiedliche Strom-/Spannungskennlinien der Schaltungskomponente aufnehmen.

Nach einer erfindungsgemäßen Weiterbildung der integrierten Schaltung weist die erste Steuerschaltung Schaltanschlüsse zur Ansteuerung mit ersten Schaltsignalen auf. Die erste Steuerschaltung ist dabei derart ausgebildet, dass sich in Abhängigkeit von der Ansteuerung mit den ersten Schaltsignalen verschiedene Steuersignale erzeugen lassen.

Nach einem weiteren Merkmal der integrierten Schaltung umfasst die erste Steuerschaltung einen Eingangsanschluss zum Anlegen eines ersten Spannungspotentials und einen Ausgangsanschluss zum Anlegen eines zweiten Spannungspotentials. Die erste Steuerschaltung umfasst einen ersten Spannungsteiler und einen zweiten Spannungsteiler. Darüber hinaus ist die erste Steuerschaltung derart ausgebildet, dass sich in Abhängigkeit von der Ansteuerung der Schaltanschlüsse mit den ersten Schaltsignalen wahlweise entweder der erste Spannungsteiler oder der zweite Spannungsteiler zwischen den Eingangsanschluss und den Ausgangsanschluss der ersten Steuerschaltung schalten lässt.

In einer weiteren Ausgestaltungsform der integrierten Schaltung umfasst der erste und zweite Spannungsteiler der ersten Steuerschaltung jeweils einen gemeinsamen ersten Widerstand und einen jeweilig verschiedenen zweiten Widerstand. Der gemeinsame erste Widerstand der ersten Steuerschaltung ist dabei zwischen den Eingangsanschluss und einen Steuerausgang der ersten Steuerschaltung geschaltet. Die jeweilig verschiedenen zweiten Widerstände des ersten und zweiten Spannungsteilers der ersten Steuerschaltung sind zwischen den Steuerausgang und den Ausgangsanschluss der ersten Steuerschaltung geschaltet. Der Steueranschluss der Schaltungskomponente ist mit dem Steuerausgang der ersten Steuerschaltung verbunden.

Nach einem weiteren Konzept der integrierten Schaltung umfasst die erste Steuerschaltung einen ersten steuerbaren Schalter mit einem Steueranschluss und zweite steuerbare Schalter mit jeweiligen Steueranschlüssen. Der erste steuer bare Schalter der ersten Steuerschaltung ist zwischen den ersten gemeinsamen Widerstand und den Steueranschluss der ersten Steuerschaltung geschaltet. Weiter ist jeweils einer der zweiten steuerbaren Schalter der ersten Steuerschaltung zwischen einen der zweiten Widerstände und den Steueranschluss der ersten Steuerschaltung geschaltet. Dem Steueranschluss des ersten steuerbaren Schalters ist ein Aktivierungssignal zuführbar. Jeweils einem der Steueranschlüsse der steuerbaren Schalter der ersten Steuerschaltung ist jeweils eines der ersten Schaltsignale zuführbar.

In einer anderen Ausführungsvariante der integrierten Schaltung ist der Eingangsanschluss der ersten Steuerschaltung als Anschluss zum Anlegen eines Versorgungspotentials ausgebildet. Bei dieser Ausführungsvariante ist die erste Steuerschaltung eingangsseitig mit einem Eingangsanschluss der integrierten Schaltung zum Anlegen des Versorgungspotentials verbunden.

Der Ausgangsanschluss der ersten Steuerschaltung kann als Anschluss zum Anlegen eines Bezugspotentials ausgebildet sein. Die erste Steuerschaltung ist in dieser Ausführungsform ausgangsseitig mit einem Ausgangsanschluss der integrierten Schaltung zum Anlegen des Bezugspotentials verbunden.

In einer weiteren Implementierung der integrierten Schaltung ist der erste steuerbare Schalter der ersten Steuerschaltung als ein Schalttransistor ausgebildet. Die zweiten steuerbaren Schalter der ersten Steuerschaltung sind jeweils als ein Schalttransistor ausgebildet.

In einer Weiterbildung der integrierten Schaltung umfasst das schaltbare Widerstandsnetzwerk Schaltanschlüsse zur Ansteue rung mit zweiten Schaltsignalen. Bei dieser Ausführung ist das schaltbare Widerstandsnetzwerk derart ausgebildet, dass sich in Abhängigkeit von der Ansteuerung des schaltbaren Widerstandsnetzwerkes über die zweiten Schaltsignale wahlweise entweder der erste Widerstand oder der zweite Widerstand des schaltbaren Widerstandsnetzwerkes zwischen die Eingangsseite und die Ausgangsseite des schaltbaren Widerstandsnetzwerkes schalten lässt.

Gemäß einem anderen Merkmal der integrierten Schaltung umfasst das schaltbare Widerstandsnetzwerk steuerbare Schalter mit jeweils einem Steueranschluss. Jeweils einer der steuerbaren Schalter des schaltbaren Widerstandsnetzwerkes ist zwischen den Eingangsanschluss des schaltbaren Widerstandsnetzwerkes und jeweils einen der ersten und zweiten Widerstände des schaltbaren Widerstandsnetzwerkes geschaltet. Darüber hinaus sind jeweils einem der Steueranschlüsse der steuerbaren Schalter des schaltbaren Widerstandsnetzwerkes jeweils eines der Schaltsignale zuführbar.

Die steuerbaren Schalter des schaltbaren Widerstandsnetzwerkes können dabei jeweils als ein Schalttransistor ausgebildet sein.

Nach einer anderen Ausführungsform umfasst die erfindungsgemäße integrierte Schaltung Steueranschlüsse zum Anlegen von Steuersignalen. Sie weist ferner eine zweite Steuerschaltung zur Erzeugung des Aktivierungssignals, der ersten Schaltsignale und der zweiten Schaltsignale auf. Die zweite Steuerschaltung ist eingangsseitig mit den Steueranschlüssen der integrierten Schaltung verbunden. Die zweite Steuerschaltung ist in dieser Ausführungsform derart ausgebildet, dass sie in Abhängigkeit von den Steuersignalen ausgangsseitig jeweils eines der ersten Schaltsignale und nachfolgend nacheinander die zweiten Schaltsignale erzeugt.

Nach einem weiteren Schaltungsdesign der integrierten Schaltung ist der Eingangsanschluss der Schaltungskomponente mit dem Eingangsanschluss der integrierten Schaltung zum Anlegen des Versorgungspotentials verbunden.

Die Schaltungskomponente ist vorzugsweise als ein Feldeffekttransistor ausgebildet, bei dem sich in Abhängigkeit von einer Gate-Spannung ein Drain-Source-Strom an einem Source-Anschluss des Feldeffekttransistors erzeugen lässt.

In einer bevorzugten Ausführung ist die integrierten Schaltung als ein integrierter Halbleiterspeicher ausgebildet. Sie umfasst ein Speicherzellenfeld mit Speicherzellen. Die Speicherzellen umfassen jeweils einen Auswahltransistor zur Auswahl einer der jeweiligen Speicherzellen. Der Auswahltransistor ist dabei als ein Transistor mit einem spezifischen Leitfähigkeitstyp, einem spezifischen Dotierungsprofil und einem spezifischen Kanalweiten- zu Kanallängenverhältnis ausgebildet. Die Schaltungskomponente ist als ein Transistor mit dem gleichen spezifischen Leitfähigkeitstyp, dem gleichen spezifischen Dotierungsprofil und dem gleichen spezifischen Kanalweiten- zu Kanallängenverhältnis ausgebildet. Dazu wird die Schaltungskomponente vorzugsweise im gleichen Fertigungsschritt wie die Auswahltransistoren des Speicherzellenfeldes hergestellt. Es lassen sich bei dieser Ausführung der integrierten Schaltung somit Kennlinienfelder von Transistoren aufnehmen, die weitestgehend den Kennlinienfeldern der Auswahltransistoren entsprechen.

Im Folgenden wird ein Verfahren zur Ermittlung einer Strom-/Spannungskennlinie einer Schaltungskomponente einer integrierten Schaltung angegeben. An einem Steueranschluss einer Schaltungskomponente wird durch Ansteuerung einer ersten Steuerschaltung mit einem Schaltsignal ein Steuersignal erzeugt. Nachfolgend wird ein erster Widerstand eines schaltbaren Widerstandsnetzwerkes an einen Ausgangsanschluss der Schaltungskomponente geschaltet. An einem Ausgangsanschluss der integrierten Schaltung, der mit dem ersten Widerstand des schaltbaren Widerstandsnetzwerkes verbunden ist, wird anschließend eine Stromstärke eines ersten Stroms ermittelt. Danach wird eine erste Spannung zwischen einem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponente ermittelt. Nachfolgend wird ein zweiter Widerstand des schaltbaren Widerstandsnetzwerkes an den Ausgangsanschluss der Schaltungskomponente geschaltet. Anschließend wird eine Stromstärke eines zweiten Stroms an dem Ausgangsanschluss der integrierten Schaltung, der mit dem zweiten Widerstand des schaltbaren Widerstandsnetzwerkes verbunden ist, ermittelt. Danach wird eine zweite Spannung zwischen dem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponente ermittelt.

Nach einer Weiterbildung des Verfahrens zur Ermittlung einer Strom-/Spannungskennlinie einer Schaltungskomponente einer integrierten Schaltung wird ein erster steuerbarer Schalter und ein zweiter steuerbarer Schalter der ersten Steuerschaltung leitend gesteuert, sodass ein erster Widerstand mit einem zweiten Widerstand der ersten Steuerschaltung leitend verbunden ist. Danach wird der Steueranschluss der Schaltungskomponente mit der über dem zweiten Widerstand der ersten Steuerschaltung abfallenden Steuerspannung angesteuert. Nachfolgend wird ein erster steuerbarer Schalter des schalt baren Widerstandsnetzwerkes leitend gesteuert, sodass der erste Widerstand des schaltbaren Widerstandsnetzwerkes mit dem Ausgangsanschluss der Schaltungskomponente verbunden ist und dem Ausgangsanschluss der integrierten Schaltung der erste Strom zugeführt wird. Daran anschließend wird ein zweiter steuerbarer Schalter des schaltbaren Widerstandsnetzwerkes leitend gesteuert, sodass der zweite Widerstand des schaltbaren Widerstandsnetzwerkes mit dem Ausgangsanschluss der Schaltungskomponente verbunden ist und dem Ausgangsanschluss der integrierten Schaltung der zweite Strom zugeführt wird.

Nach dem leitend Steuern des ersten steuerbaren Schalters und des zweiten steuerbaren Schalters der ersten Steuerschaltung fließt ein Strom von einem Eingangsanschluss der ersten Steuerschaltung zu einem Ausgangsanschluss der ersten Steuerschaltung. Der Stromfluss kommt dadurch zustande, weil der Eingangsanschluss der ersten Steuerschaltung über eine Leiterbahn mit einem Eingangsanschluss der integrierten Schaltung zum Anlegen eines Versorgungspotentials verbunden ist. Dieser Strom der Steuerschaltung lässt sich an dem Ausgangsanschluss der integrierten Schaltung, der mit dem Ausgangsanschluss der ersten Steuerschaltung verbunden ist, ermitteln. Durch Bildung eines Produkts aus dem zweiten Widerstand der ersten Steuerschaltung und dem Strom der ersten Steuerschaltung lässt sich die über dem zweiten Widerstand der ersten Steuerschaltung abfallenden Spannung, die die Steuerspannung der Schaltungskomponente darstellt, ermitteln. Anschließend lässt sich durch Bildung einer Differenz aus der am Eingangsanschluss der Schaltungskomponente anliegenden Versorgungsspannung und einem Produkt aus der Stromstärke des ersten Stroms an dem Ausgangsanschluss der integrierten Schaltung und dem ersten Widerstand des schaltbaren Widerstandsnetzwerkes die erste Spannung zwischen dem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponente ermitteln. Die zweite Spannung zwischen dem Eingangsanschluss und dem Ausgangsanschluss der Schaltungskomponente lässt sich durch Bildung einer Differenz aus der am Eingangsanschluss der Schaltungskomponente anliegenden Versorgungsspannung und einem Produkt aus der Stromstärke des zweiten Stroms an dem Ausgangsanschluss der integrierten Schaltung und dem zweiten Widerstand des schaltbaren Widerstandsnetzwerkes ermitteln.

Im Folgenden wird die Erfindung anhand der Figuren, die Ausführungsbeispiele der Erfindung darstellen, näher erläutert. Es zeigen:

1 einen integrierten Halbleiterspeicher mit einer Ausführungsform einer integrierten Schaltung zur Ermittlung von Kennlinienfeldern von Transistoren gemäß der Erfindung,

2A ein Beispiel eines I_DS/U_G-Kennlinienfelds eines Transistors, das sich mit der erfindungsgemäßen integrierten Schaltung ermitteln lässt,

2B ein Beispiel eines I_DS/U_DS-Kennlinienfelds eines Transistors, das sich mit der erfindungsgemäßen integrierten Schaltung ermitteln lässt,

3A einen Querschnitt durch eine Transistor-Struktur,

3B eine Draufsicht auf eine Transistor-Struktur.

1 zeigt einen integrierten Halbleiterspeicher 100 mit einer integrierten Schaltung zur Ermittlung von Kennlinienfeldern eines Transistors T, die eine erste Steuerschaltung 10 und ein schaltbares Widerstandsnetzwerk 20 umfasst. Der integrierte Halbleiterspeicher umfasst ferner eine zweite Steuerschaltung 30, ein Speicherzellenfeld 40 und weitere Schaltungskomponenten, die in 1 der Einfachheit halber durch eine Schaltungskomponente 50 dargestellt sind.
Bei den Speicherzellen des Speicherzellenfelds 40 handelt es sich um DRAM-Speicherzellen, die einen Speicherkondensator SC und einen Auswahltransistor AT umfassen. Der Einfachheit halber ist im Speicherzellenfeld 40 nur eine Speicherzelle aus einem Speicherkondensator SC und einem Auswahltransistor AT dargestellt. Ein Steueranschluss des Auswahltransistors AT ist mit einer Wortleitung WL verbunden. Über die steuerbare Strecke des Auswahltransistors ist der Speicherkondensator SC, der mit einem Anschluss M zum Anlegen eines Bezugspotentials verbunden ist, an eine Bitleitung BL angeschlossen.
Da der Auswahltransistor AT sowohl für Schreib- als auch für Lesevorgänge auf die DRAM-Speicherzelle von entscheidender Bedeutung ist, ist man insbesondere an der Aufnahme eines Kennlinienfelds dieses Transistors interessiert. Im Rahmen des Herstellungsprozesses der Auswahltransistoren des Speicherzellenfelds wurde daher ein baugleicher Transistor T in der integrierten Schaltung außerhalb des Speicherzellenfelds implementiert. Ein Eingangsanschluss D dieses Transistors ist über eine Leiterbahn L mit einem Eingangsanschluss VIN des integrierten Halbleiterspeichers zum Anlegen einer externen Versorgungsspannung VDD verbunden. Ein Ausgangsanschluss S des Transistors T ist mit einem Eingangsanschluss E20 des schaltbaren Widerstandsnetzwerkes 20 verbunden. Die Leiterbahn L verbindet darüber hinaus den Eingangsanschluss VIN des integrierten Halbleiterspeichers über die weiteren Schaltungskomponenten 50, die der Einfachheit halber als ein ohmscher Widerstand RCC dargestellt sind, mit einem Ausgangsan schluss VOUT des integrierten Halbleiterspeichers zum Anlegen eines Masse-Bezugspotentials GND.
Die erste Steuerschaltung 10 der erfindungsgemäßen integrierten Schaltung dient zur Einstellung dreier verschiedener Gate-Spannungen U_G1, U_G2 und U_G3 des Transistors T. Die erste Steuerschaltung 10 ist über einen Eingangsanschluss E10 der ersten Steuerschaltung mit der Leiterbahn L verbunden. Ein Gate-Anschluss G des Transistors T ist über die steuerbare Strecke eines ersten Schalttransistors T1 und einen ersten Widerstand R₁ mit dem Eingangsanschluss E10 verbunden. Der Gate-Anschluss G des Transistors T kann wahlweise über die steuerbare Strecke eines zweiten Schalttransistors T2a und einen nachgeschalteten zweiten Widerstand R_2a oder über die steuerbare Strecke eines weiteren zweiten Schalttransistors T2b und einen weiteren nachgeschalteten zweiten Widerstand R_2b oder über die steuerbare Strecke eines weiteren zweiten Schalttransistors T2c und einen weiteren nachgeschalteten zweiten Widerstand R_2c mit dem Ausgangsanschluss VOUT des integrierten Halbleiterspeichers verbunden werden. Jeweilige Steueranschlüsse ST1, ST2a, ST2b und ST2c der Schalttransistoren T1, T2a, T2b und T2c sind mit der zweiten Steuerschaltung 30 verbunden.
Das schaltbare Widerstandsnetzwerk 20 der erfindungsgemäßen integrierten Schaltung dient zur Einstellung von drei unterschiedlichen Drain-Source-Spannungen U_DS1, U_DS2 und U_DS3 des Transistors T. Ein Source-Anschluss S des Transistors T kann wahlweise über einen Schalttransistor T3a und einen nachgeschalteten ersten Serienwiderstand R_3a oder über einen Schalttransistor T3b und einen nachgeschalteten zweiten Serienwiderstand R_3b oder aber über einen Schalttransistor T3c und einen nachgeschalteten dritten Serienwiderstand R_3c mit dem Ausgangsanschluss VOUT des integrierten Halbleiterspeichers verbunden werden. Jeweilige Steueranschlüsse ST3a, ST3b und ST3c der Schalttransistoren T3a, T3b und T3c sind jeweils mit der zweiten Steuerschaltung 30 verbunden.
Die zweite Steuerschaltung 30 lässt sich über einen Steuertakt CLK an einem Steueranschluss S30a und über weitere Steuersignale S1, ..., Sn an Steueranschlüssen S30b, ..., S30n des integrierten Halbleiterspeichers ansteuern. Die zweite Steuerschaltung 30 steuert den ersten steuerbaren Schalter T1 der ersten Steuerschaltung 10 über einen Anschluss AS zur Aktivierung der ersten Steuerschaltung 10 mit einem Aktivierungssignal AS an. Die zweiten steuerbaren Schalter T2a, T2b und T2c werden von der zweiten Steuerschaltung 30 jeweils über einen ersten Schaltanschluss P10a, P10b und P10c mit jeweils einem ersten Schaltsignal PS1a, PS1b und PS1c angesteuert. Ferner ist die zweite Steuerschaltung 30 über zweite Schaltanschlüsse P20a, P20b und P20c zur Ansteuerung des schaltbaren Widerstandsnetzwerkes 20 mit zweiten Schaltsignalen PS2a, PS2b und PS2c verbunden.
2 zeigt die zwei Kennlinienfelder eines Transistors, beispielsweise des Transistors T des integrierten Halbleiterspeichers 100 aus 1. 2A zeigt das I_DS/U_G-Kennlinienfeld (Steuerkennlinienfeld) und 2B zeigt das I_DS/U_DS-Kennlinienfeld (Ausgangskennlinienfeld) des Transistors T der integrierten Schaltung. Der Transistor T ist im Ausführungsbeispiel der Kennlinienfelder der 2A und 2B als ein selbstsperrender MOS-FET-Transistor vom n-Kanal-Typ ausgebildet.
Zur Aufnahme eines Ausgangskennlinienfelds wird, wie in 2A dargestellt, die Spannung U_DS bei konstant gehaltener Spannung U_G variiert und der Strom I_DS gemessen. Zu Beginn eines Testbetriebszustands der integrierten Schaltung fließt auf der Leiterbahn L lediglich ein erster Ruhestrom I_CC mit – einer Stromstärke, die im Wesentlichen von dem ohmschen Widerstand RCC der Schaltungskomponenten 50 abhängt.
In einem ersten Testzyklus des Testbetriebszustands werden die Schalttransistoren T3a, T3b und T3c gesperrt betrieben. Der Schalttransistor T1 wird durch die zweite Steuerschaltung 30 leitend gesteuert. Der Steueranschluss ST1 des Schalttransistors T1 wird dazu von der zweiten Steuerschaltung 30 mit dem Steuersignal AS angesteuert. Im dargestellten Ausführungsbeispiel der ersten Steuerschaltung 10 lassen sich drei unterschiedliche Gate-Spannungen U_G1, U_G2 und U_G3 am Gate-Anschluss G des Transistors T einstellen. Zur Erzeugung einer ersten Gate-Steuerspannung U_G1 schaltet die zweite Steuerschaltung 30 in einem ersten Testzyklus des Testbetriebszustands den Schalttransistor T2a leitend. Dazu wird der Steueranschluss ST2a des Schalttransistors T2a mit dem Steuersignal PS1a der zweiten Steuerschaltung 30 angesteuert. Somit fließt über den ersten Widerstand R₁, den Schalttransistor T1, den Schalttransistor T2a und den zweiten Widerstand R_2a ein Strom I2a. Der erste Widerstand R₁ bildet mit dem in Serie nachgeschalteten zweiten Widerstand R_2a einen ersten Spannungsteiler der ersten Steuerschaltung. Über einen Steuerausgang SE, kann die an dem zweiten Widerstand des ersten Spannungsteilers abfallende erste Gate-Steuerspannung U_G1 abgegriffen werden und dem Steueranschluss G des Transistors T zugeführt werden. Der erste und zweite Widerstand der ersten Steuerschaltung 10 werden im Allgemeinen so bemessen sein, dass der Transistor T leitend gesteuert wird.
Der auf der Leiterbahn L fließende Ruhestrom I_CC wird im ersten Testzyklus um den Stromanteil I2a der ersten Steuerschaltung 10 erhöht. Ein am Eingangsanschluss VIN angeschlossener Spannungsgenerator 200 zur Erzeugung der externen Versorgungsspannung VDD speist in diesem Fall einen Strom I1 = I_CC + I2a auf die Leiterbahn L ein. Unter der Voraussetzung, dass der auf der Leiterbahn L vom Spannungsgenerator eingespeiste Strom bestimmt werden kann, beispielsweise durch einen an den externen Spannungsgenerator angeschlossenen Strommesser 300, lässt sich somit aus dem bekannten Ruhestrom I_CC und dem im ersten Testzyklus auf der Leiterbahn L fließenden Strom I1 die Stromkomponente I2a der ersten Steuerschaltung 30 ermitteln.
Über die von dem externen Spannungsgenerator 200 erzeugte externe Versorgungsspannung VDD und den Stromanteil I2a der aktivierten ersten Steuerschaltung 10 lässt sich darüber hinaus ein ohmscher Widerstand R₁₀ der ersten Steuerschaltung 10, der sich aus den Widerstandsanteilen der gesteuerten Strecken der Schalttransistoren T1 und T2a sowie dem ersten und zweiten Widerstand R₁ und R_2a zusammensetzt, zwischen dem Eingangsanschluss E10 und dem Ausgangsanschluss A10 der ersten Steuerschaltung ermitteln zu R₁₀ = VDD/I2a. Die am Gate-Anschluss G anliegende erste Gate-Steuerspannung U_G1 lässt sich somit ermitteln zu U_G1 = VDD/R₁₀·R_2a bzw. U_G1 = I2a·R_2a.
Zur Variation der Drain-Source-Spannungen erzeugt die zweite Steuerschaltung 30 in einem zweiten Testzyklus das zweite Schaltsignal PS2a, mit dem der Schalttransistor T3a leitend gesteuert wird. Anschließend erzeugt sie das zweite Schaltsignal PS2b, mit dem der Schalttransistor T3b leitend gesteuert wird, und nachfolgend das zweite Schaltsignal PS2c, mit dem der Schalttransistor T3c leitend gesteuert wird. Über die im ersten Testzyklus leitend gesteuerte Strecke des Transistors T fließt somit im zweiten Testzyklus ein erster Drain-Source-Strom I_DS1.
Auf der Leiterbahn L kommt es daher zu einer Stromerhöhung um die Stromkomponente I_DS1. Somit fließt im zweiten Testzyklus des Testbetriebszustands auf der Leiterbahn L ein Strom I2 = I_CC + I2a + I_DS1. Da der Strom I_CC + I2a aus dem ersten Testzyklus des Testbetriebszustands bekannt ist, kann über die messbare Stromerhöhung am Ausgangsanschluss VOUT der integrierten Schaltung im zweiten Testzyklus der erste Drain-Source-Strom I_DS1 ermittelt werden.
Die Spannung U_DS1 lässt sich aus der am Eingangsanschluss D der Schaltungskomponente T anliegenden Versorgungsspannung VDD, aus der Stromzunahme auf der Leiterbahn L um den Strom I_DS1 und aus dem Widerstandswert des Serienwiderstands R_3a, der aus dem Schaltungsdesign bekannt ist, ermitteln zu U_DS1 = VDD – I_DS1·R_3a. Somit ist der erste charakteristische Kennlinienpunkt U_DS1/I_DS1 des Ausgangskennlinienfeldes der 2A bekannt.
Durch das sequenzielle leitend Steuern der weiteren Schalttransistoren T3b und T3c im zweiten Testzyklus lassen sich zu der am Steueranschluss G angelegten ersten Gate-Steuerspannung U_G1 jeweils weitere Drain-Source-Spannungen U_DS2 und U_DS3 und ihre zugehörigen Drain-Source-Ströme I_DS1 und I_DS2 ermitteln. Aus den drei ermittelten Strom-/Spannungswerten kann die zur Steuerspannung U_G1 gehörige erste Kennlinie des Ausgangskennlinienfeldes durch Interpolation ermittelt werden.
Zur Ermittlung weiterer Kennlinien des Ausgangskennlinienfelds, beispielsweise der zu den Gate-Steuerspannungen U_G2 und U_G3 gehörenden Kennlinien der 2B, betreibt die zweite Steuerschaltung 30 die integrierte Schaltung wieder im ersten Testbetriebszustand. Im ersten Testbetriebszustand werden die Schalttransistoren T3a, T3b und T3c des schaltbaren Widerstandsnetzwerkes 20 wieder gesperrt betrieben. Der Schalttransistor T2a der ersten Steuerschaltung 10 wird nun gesperrt betrieben und stattdessen der Schalttransistor T2b leitend gesteuert. Somit stellt sich am Gate-Anschluss G des Transistors T die zweite Gate-Steuerspannung U_G2 ein. Über die messbare Stromzunahme auf der Leiterbahn L um die Stromkomponente I2b lässt sich wieder die am Gate-Anschluss anliegende Gate-Spannung U_G2 ermitteln. Im zweiten Testzyklus werden die Schalttransistoren T3a, T3b und T3c wieder nacheinander leitend gesteuert. Dadurch lassen sich wieder drei unterschiedliche Drain-Source-Spannungen U_DS1, U_DS2 und U_DS3 des Transistors T erzeugen. Über die jeweilige Stromzunahme bei den drei verschiedenen Drain-Source-Spannungen auf der Leiterbahn L lässt sich der jeweilige Drain-Source-Strom I_DS1, I_DS2 und I_DS3 ermitteln. Somit kann eine weitere Kennlinie, beispielsweise die zu U_G2 gehörige Kennlinie, im Ausgangskennlinienfeld der 2B gewonnen werden.
Zur Ermittlung einer dritten Kennlinie des Ausgangskennlinienfelds betreibt die zweite Steuerschaltung 30 die integrierte Schaltung nun wieder im ersten Testzyklus. Dazu werden die Schalttransistoren T3a, T3b und T3c wieder gesperrt. Ebenso wird der Schalttransistor T2b der ersten Steuerschaltung 10 in den sperrenden Zustand geschaltet. Durch Ansteuerung des Steueranschlusses ST2c mit dem Steuersignal PS2c wird der Schalttransistor T2c leitend gesteuert und erzeugt somit eine weitere Gate-Spannung U_G3 am Gate-Anschluss G. Bei dieser Gate-Spannung werden nun im zweiten Testzyklus des Testbetriebszustands wieder die Schalttransistoren T3a, T3b und T3c nacheinander leitend gesteuert. Somit lassen sich zwischen dem Anschluss D und dem Anschluss S des Transistors T wieder drei unterschiedliche Drain-Source-Spannungen U_DS1, U_DS2 und U_DS3 sowie ihre zugehörigen Drain-Source-Ströme I_DS1, I_DS2 und I_DS3 der dritten Kennlinie des Ausgangskennlinienfelds der 2B ermitteln.
Das Steuerkennlinienfeld des Transistors T kann aus dem Ausgangskennlinienfeld durch Extrapolation ermittelt werden. Die gestrichelte Linie zwischen den Kurven der 2A und 2B veranschaulichen das Verfahren. Zu einer Kennlinie mit U_G1 = const. lassen sich drei U_G/I_DS-Kennlinienpunkte im Steuerkennlinienfeld bestimmen, die jeweils auf drei unterschiedlichen Kennlinien mit U_DS = const. liegen.
Der zu Beginn des Testbetriebszustands auf der Leiterbahn L fließende Ruhestrom I_CC bzw. der im ersten Testzyklus des Testbetriebszustands auf der Leiterbahn L fließende Strom I_CC + I2a liegt in der Größenordnung von ca. 600 μA bis 1,2 mA. Da die zusätzliche Stromaufnahme durch den Transistor T im zweiten Testzyklus des Testbetriebszustands lediglich in einer Größenordnung von 2,3 μA liegt, ist die Stromerhöhung auf der Leiterbahn L nur sehr schwer zu detektieren. Es ist daher empfehlenswert, nicht nur einen Transistor T, sondern eine Vielzahl von gleich ausgebildeten Transistoren T zwischen die Anschlüsse D, G und S zu schalten. Somit lässt sich die Stromzunahme im zweiten Testzyklus wesentlich erhöhen und somit leichter detektieren.
Die Schaltungskomponente T wird vorzugsweise als eine Schaltungskomponente ausgebildet sein, die zur korrekten Funktionsweise der integrierten Schaltung von wichtiger Bedeutung ist. Bei einem integrierten Halbleiterspeicher ist das vorge schlagene Schaltungskonzept insbesondere zur Aufnahme von Kennlinien der Auswahltransistoren von DRAM-Speicherzellen geeignet. Die 3A und 3B zeigen wichtige charakteristische Designgrößen des Transistors. 3A zeigt einen Querschnitt durch einen Transistor. Der aktive Teil des Transistors umfasst einen leitenden Kristall, das sogenannte Substrat SU, das entweder n- oder p-dotiert sein kann. Unterhalb eines Source-Anschlusses S bzw. eines Drain-Anschlusses D sind innerhalb des Substrates zwei leitend dotierte Inselgebiete G1 bzw. G2 eindotiert. Die Gebiete sind entgegengesetzt zur Dotierung des Substrates n- oder p-dotiert. In 3A sind die Inselgebiete G1 und G2 jeweils n-dotiert und das Substrat p-dotiert. Der Transistor weist somit ein npn-Dotierungsprofil auf. Ein Gate-Anschluss G, der als metallischer Kontakt MK ausgebildet ist, ist über einen Isolator I mit der Halbleiteroberfläche verbunden. Unterhalb des Isolators kann sich ein leitender Kanal K der Kanallänge LK, der die Source- und Drain-Gebiete verbindet, ausbilden. Im Falle eines npn-Dotierungsprofils bildet sich beispielsweise ein n-leitender Kanal aus. Wenn zur Bildung des n-leitenden Kanals, wie in 3A dargestellt ist, an den Gate-Anschluss G eine Spannung angelegt werden muss, sodass zwischen dem Gate-Anschluss und dem Source-Anschluss ein Spannungspotential U_GS auftritt, handelt es sich um einen Transistor vom Leitfähigkeitstyp eines n-Kanal-Anreicherungstyps NA. Wenn hingegen bei der Herstellung des Transistors ein leitender Kanal durch schwache n-Dotierung erzeugt wurde, sodass zwischen den Source- und Draingebieten bereits ohne Anlegen einer Gate-Spannung eine leitende Brücke ausgebildet ist, handelt es sich um einen Transistor vom Leitfähigkeitstyp eines selbstleitenden Transistors bzw. eines Verarmungstyps.
3B zeigt in einer vereinfachten Draufsicht auf die Transistorstruktur die mit dem Source-Anschluss S und dem Drain-Anschluss D verbundenen Gebiete G1 und G2, die über einen Kanal K der Kanalweite WK untereinander verbunden sind. Der zwischen Drain- und Source-Anschluss in Abhängigkeit von einer Spannung U_DS fließende Strom ist vom Verhältnis der Kanallänge LK zur der Kanalweite WK abhängig.
Wenn der in 1 dargestellte Transistor T zusammen mit den Auswahltransistoren des Speicherzellenfeldes in einem Herstellungsschritt hergestellt wird, so lässt sich der Transistor T ohne zusätzlichen Aufwand mit dem gleichen spezifischen Leitfähigkeitstyp, dem gleichen spezifischen Dotierungsprofil sowie dem gleichen spezifischen Kanalweiten zu Kanallängenverhältnis herstellen. Von den aufgenommenen Kennlinien des Transistors T kann daher leicht auf das Verhalten der interessierenden Auswahltransistoren geschlossen werden.

10: erste Steuerschaltung
20: schaltbares Widerstandsnetzwerk
30: zweite Steuerschaltung
40: Speicherzellenfeld
50: Schaltungskomponente
100: integrierter Halbleiterspeicher
200: externer Spannungsgenerator
300: externer Strommesser
VDD: Versorgungspotential
VIN: Eingangsanschluss der integrierten Schaltung
VOUT: Ausgangsanschluss der integrierten Schaltung
I_CC: Ruhestrom
I1,I2: erster Strom, zweiter Strom
I2a,...,c: Ströme der ersten Steuerschaltung
L: Leiterbahn
E: Eingangsanschluss
A: Ausgangsanschluss
R: Widerstand
T: Transistor
SE: Steuerausgang
ST: Steueranschluss
D: Drain-Eingangsanschluss
S: Source-Ausgangsanschluss
G: Gate-Steueranschluss
AS: Aktivierungssignal
PS: Schaltsignal
P: Schaltanschluss
S30: Steueranschluss der integrierten Schaltung
CLK: Steuertakt
S1, ..., Sn: Steuersignale der Steuerschaltung
U_G: Gate-Spannung
U_DS: Drain-Source-Spannung
I_DS: Drain-Source-Strom
WL: Wortleitung
BL: Bitleitung
SC: Speicherkondensator
AT: Auswahltransistor
SZ: Speicherzelle
GND: Bezugspotential

Claims

Integrierte Schaltung – mit einem Ausgangsanschluss (VOUT), – mit einem Speicherzellenfeld (40) mit Speicherzellen (SZ), – bei dem die Speicherzellen (SZ) jeweils einen Auswahltransistor (AT) zur Auswahl einer der jeweiligen Speicherzellen umfassen, – bei der der Auswahltransistor (AT) als ein Transistor mit einem spezifischen Leitfähigkeitstyp (NA), einem spezifischen Dotierungsprofil (npn) und einem spezifischen Kanalweiten- zu Kanallängenverhältnis (LK, WK) ausgebildet ist, – mit einer Schaltungskomponente (T) mit einem Eingangsanschluss (D), einem Steueranschluss (G) und einem Ausgangsanschluss (S), – mit einer ersten Steuerschaltung (10) zur Erzeugung eines Steuersignals (U_G), – mit einem schaltbaren Widerstandsnetzwerk (20) mit einer Eingangsseite (E20) und einer Ausgangsseite (A20) umfassend einen ersten und einen zweiten Widerstand (R_3a, R_3b), – bei der der Schaltungskomponente (T) eingangsseitig (D) eine Eingangsspannung (VDD) zuführbar ist, – bei der die Schaltungskomponente (T) ausgangsseitig (S) über das schaltbare Widerstandsnetzwerk (20) mit dem Ausgangsanschluss (VOUT) der integrierten Schaltung verbunden ist, – bei der dem Steueranschluss (G) der Schaltungskomponente (T) das Steuersignal (U_G) zuführbar ist, – bei der das schaltbare Widerstandsnetzwerk derart ausgebildet ist, dass sich wahlweise entweder der erste Wi derstand (R_3a) oder der zweite Widerstand (R_3b) zwischen die Eingangsseite (E20) und die Ausgangsseite (A20) des schaltbaren Widerstandsnetzwerkes schalten lässt, – bei der die Schaltungskomponente (T) derart ausgebildet ist, dass sich in Abhängigkeit von dem Steuersignal (U_G) und dem zwischen die Eingangsseite (E20) und die Ausgangsseite (A20) des schaltbaren Widerstandsnetzwerkes geschalteten Widerstand (R3a) ein Strom (I_DS1) am Ausgangsanschluss (S) der Schaltungskomponente (T) erzeugen lässt, – bei der die Schaltungskomponente (T) als ein Transistor mit dem gleichen spezifischen Leitfähigkeitstyp, dem gleichen spezifischen Dotierungsprofil und dem gleichen spezifischen Kanalweiten- zu Kanallängenverhältnis wie der Auswahltransistor (AT) einer jeden der Speicherzellen (SZ) ausgebildet ist.
Verfahren zur Ermittlung einer Strom-/Spannungskennlinie einer Schaltungskomponente einer integrierten Schaltung, umfassend die folgenden Schritte: – Vorsehen eines integrierten Halbleiterspeichers mit einem Speicherzellenfeld (40) mit Speicherzellen (SZ), die jeweils einen Auswahltransistor (AT) zur Auswahl einer der jeweiligen Speicherzellen umfassen, wobei der Auswahltransistor (AT) als ein Transistor mit einem spezifischen Leitfähigkeitstyp (NA), einem spezifischen Dotierungsprofil (npn) und einem spezifischen Kanalweiten- zu Kanallängenverhältnis (LK, WK) ausgebildet ist, – Vorsehen einer Schaltungskomponente (T), die als ein Transistor mit dem gleichen spezifischen Leitfähigkeitstyp, dem gleichen spezifischen Dotierungsprofil und dem gleichen spezifischen Kanalweiten- zu Kanallängenver hältnis wie der Auswahltransistor (AT) einer jeden der Speicherzellen (SZ) ausgebildet ist, – Erzeugen eines Steuersignals (U_G1) an einem Steueranschluss (G) einer Schaltungskomponente (T) durch Ansteuerung einer ersten Steuerschaltung (10) mit einem Schaltsignal (PS1a, PS1b), – Nachfolgend Schalten eines ersten Widerstandes (R_3a) eines schaltbaren Widerstandsnetzwerkes (20) an einen Ausgangsanschluss (S) der Schaltungskomponente (T), – Ermitteln einer Stromstärke eines ersten Stroms (I_DS1) an einem Ausgangsanschluss (VOUT) der integrierten Schaltung, der mit dem ersten Widerstand des schaltbaren Widerstandsnetzwerkes verbunden ist, – Ermitteln einer ersten Spannung (U_DS1) zwischen einem Eingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T), – Nachfolgend Schalten eines zweiten Widerstandes (R_3b) des schaltbaren Widerstandsnetzwerkes (20) an den Ausgangsanschluss (S) der Schaltungskomponente (T), – Ermitteln einer Stromstärke eines zweiten Stroms (I_DS2) an dem Ausgangsanschluss (VOUT) der integrierten Schaltung, der mit dem zweiten Widerstand des schaltbaren Widerstandsnetzwerkes verbunden ist, – Ermitteln einer zweiten Spannung (U_DS2) zwischen dem Eingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T).
Verfahren zur Ermittlung einer Strom-/Spannungskennlinie einer Schaltungskomponente einer integrierten Schaltung nach Anspruch 15, weiter umfassend die folgenden Schritte: – Leitend Steuern eines ersten steuerbaren Schalters (T1) und eines zweiten steuerbaren Schalters (T2a) der ersten Steuerschaltung (10), sodass ein erster Widerstand (R₁) mit einem zweiten Widerstand (R_2a) der ersten Steuerschaltung leitend verbunden ist, – Ansteuern des Steueranschlusses (G) der Schaltungskomponente (T) mit der über dem zweiten Widerstand (R_2a) der ersten Steuerschaltung abfallenden Steuerspannung (U_G1), – Nachfolgend leitend Steuern eines ersten steuerbaren Schalters (T3a) des schaltbaren Widerstandsnetzwerkes (20), sodass der erste Widerstand (R_3a) des schaltbaren Widerstandsnetzwerkes (20) mit dem Ausgangsanschluss (S) der Schaltungskomponente (T) verbunden ist und dem Ausgangsanschluss (VOUT) der integrierten Schaltung der erste Strom (I_DS1) zugeführt wird, – Nachfolgend leitend Steuern eines zweiten steuerbaren Schalters (T3b) des schaltbaren Widerstandsnetzwerkes (20), sodass der zweite Widerstand (R_3b) des schaltbaren Widerstandsnetzwerkes (20) mit dem Ausgangsanschluss (S) der Schaltungskomponente (T) verbunden ist und dem Ausgangsanschluss (VOUT) der integrierten Schaltung der zweite Strom (I_DS2) zugeführt wird.
Verfahren zur Ermittlung einer Strom-/Spannungskennlinie einer Schaltungskomponente einer integrierten Schaltung nach Anspruch 16, weiter umfassend die folgenden Schritte: – Ermitteln eines Stromes (I2a) der ersten Steuerschaltung, der nach dem leitend Steuern des ersten steuerbaren Schalters (T1) und des zweiten steuerbaren Schalters (T2a) der ersten Steuerschaltung (10) von einem Eingangsanschluss (E10) zu einem Ausgangsanschluss (A10) der ersten Steuerschaltung abfließt, wobei der Eingangsanschluss (E10) der ersten Steuerschaltung über eine Leiterbahn (L) mit einem Eingangsanschluss (VIN) der integrierten Schaltung zum Anlegen eines Versorgungspotentials (VDD) verbunden ist und der Ausgangsanschluss (A10) der ersten Steuerschaltung mit einem Ausgangsanschluss (VOUT) der integrierten Schaltung zum Anlegen eines Bezugspotentials (GND) verbunden ist, – Ermitteln der über dem zweiten Widerstand (R_2a) der ersten Steuerschaltung (10) abfallenden Spannung (U_G1) durch Bildung eines Produkts aus dem zweiten Widerstand (R_2a) der ersten Steuerschaltung und des Stroms (I2a) der ersten Steuerschaltung, – Ermitteln der ersten Spannung (U_DS1) zwischen dem Eingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T) durch Bildung einer Differenz aus der am Eingangsanschluss (D) der Schaltungskomponente (T) anliegenden Versorgungsspannung (VDD) und einem Produkt aus der Stromstärke des ersten Stroms (I_DS1) an dem Ausgangsanschluss (VOUT) der integrierten Schaltung und dem ersten Widerstand (R_3a) des schaltbaren Widerstandsnetzwerkes (20), – Ermitteln der zweiten Spannung (U_DS2) zwischen dem Eingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T) durch Bildung einer Differenz aus der am Eingangsanschluss (D) der Schaltungskomponente (T) anliegenden Versorgungsspannung (VDD) und einem Produkt aus der Stromstärke des zweiten Stroms (I_DS2) an dem Ausgangsanschluss (VOUT) der integrierten Schaltung und dem zweiten Widerstand (R_3b) des schaltbaren Widerstandsnetzwerkes (20).
Integrierte Schaltung nach Anspruch 1, – bei der die erste Steuerschaltung (10) Schaltanschlüsse (P10a, P10b) zur Ansteuerung mit ersten Schaltsignalen (PS1a, PS1b) umfasst, – bei der die erste Steuerschaltung (10) derart ausgebildet ist, dass sich in Abhängigkeit von der Ansteuerung mit den ersten Schaltsignalen (PS1a, PS1b) verschiedene Steuersignale (U_G1, U_G2) erzeugen lassen.
Integrierte Schaltung nach Anspruch 1 oder 2, – bei der die erste Steuerschaltung einen Eingangsanschluss (E10) zum Anlegen eines ersten Spannungspotentials (VDD) und einen Ausgangsanschluss (A10) zum Anlegen eines zweiten Spannungspotentials (GND) umfasst, – bei der die erste Steuerschaltung einen ersten Spannungsteiler (R₁, R_2a) und einen zweiten Spannungsteiler (R₁, R_2b) umfasst, – bei der die erste Steuerschaltung (10) derart ausgebildet ist, dass sich in Abhängigkeit von der Ansteuerung der Schaltanschlüsse (PS1a, PS1b) mit den ersten Schaltsignalen (U_G1) wahlweise entweder der ersten Spannungsteiler (R₁, R_2a) oder der zweite Spannungsteiler (R₁, R_2b) zwischen den Eingangsanschluss (E10) und den Ausgangsanschluss (A10) der ersten Steuerschaltung schalten lässt.
Integrierte Schaltung nach Anspruch 3, – bei der der erste und zweite Spannungsteiler der ersten Steuerschaltung (10) jeweils einen gemeinsamen ersten Widerstand (R₁) und einen jeweilig verschiedenen zweiten Widerstand (R_2a, R_2b) umfassen, – bei der der gemeinsame erste Widerstand (R₁) der ersten Steuerschaltung (10) zwischen den Eingangsanschluss (E10) und einen Steuerausgang (SE) der erste Steuerschaltung geschaltet ist, – bei der die jeweilig verschiedenen zweiten Widerstände (R_2a, R_2b) des ersten und zweiten Spannungsteilers der ersten Steuerschaltung (10) zwischen den Steuerausgang (SE) und den Ausgangsanschluss (A10) der ersten Steuerschaltung geschaltet sind, – bei der der Steueranschluss (G) der Schaltungskomponente (T) mit dem Steuerausgang (SE) der ersten Steuerschaltung (10) verbunden ist.
Integrierte Schaltung nach Anspruch 4, – bei der die erste Steuerschaltung (10) einen ersten steuerbaren Schalter (T1) mit einem Steueranschluss (ST1) und zweite steuerbare Schalter (T2a, T2b) mit jeweiligen Steueranschlüssen (ST2a, ST2b) umfasst, – bei der der erste steuerbare Schalter (T1) der ersten Steuerschaltung zwischen den ersten gemeinsamen Widerstand (R₁) und den Steueranschluss (SE) der ersten Steuerschaltung geschaltet ist, – bei der jeweils einer der zweiten steuerbaren Schalter (T2a) der ersten Steuerschaltung zwischen einen der zweiten Widerstände (R_2a) und den Steueranschluss (SE) der ersten Steuerschaltung (10) geschaltet ist, – bei der dem Steueranschluss (ST1) des ersten steuerbaren Schalters (T1) ein Aktivierungssignal (AS) zuführbar ist, – bei der jeweils einem der Steueranschlüsse (ST2a) der steuerbaren Schalter (T2a, T2b) der ersten Steuerschaltung (10) jeweils eines der ersten Schaltsignale (PS1a) zuführbar ist.
Integrierte Schaltung nach einem der Ansprüche 3 bis 5, – bei der der Eingangsanschluss (E10) der ersten Steuerschaltung (10) als Anschluss zum Anlegen eines Versorgungspotentials (VDD) ausgebildet ist, – bei der die erste Steuerschaltung (10) eingangsseitig (E10) mit einem Eingangsanschluss (VIN) der integrierten Schaltung zum Anlegen des Versorgungspotentials (VDD) verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 3 bis 6, – bei der der Ausgangsanschluss (A10) der ersten Steuerschaltung (10) als Anschluss zum Anlegen eines Bezugspotentials (GND) ausgebildet ist, – bei der die erste Steuerschaltung (10) ausgangsseitig (A10) mit einem Ausgangsanschluss (VOUT) der integrierten Schaltung zum Anlegen des Bezugspotentials (GND) verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 5 bis 7, – bei der der erste steuerbare Schalter der ersten Steuerschaltung (10) als ein Schalttransistor (T1) ausgebildet ist, – bei der die zweiten steuerbaren Schalter der ersten Steuerschaltung (10) jeweils als ein Schalttransistor (T2a, T2b) ausgebildet sind.
Integrierte Schaltung nach einem der Ansprüche 1 bis 8, – bei der das schaltbare Widerstandsnetzwerk (20) Schaltanschlüsse (P20a, P20b) zur Ansteuerung mit zweiten Schaltsignalen (PS2a, PS2b) umfasst, – bei der das schaltbare Widerstandsnetzwerk (20) derart ausgebildet ist, dass sich in Abhängigkeit von der Ansteuerung des schaltbaren Widerstandsnetzwerkes über die zweiten Schaltsignale wahlweise entweder der erste Widerstand (R_3a) oder der zweite Widerstand (R_3b) des schaltbaren Widerstandsnetzwerkes zwischen die Eingangsseite (E20) und die Ausgangsseite (A20) des schaltbaren Widerstandsnetzwerkes schalten lässt.
Integrierte Schaltung nach Anspruch 9, – bei der das schaltbare Widerstandsnetzwerk (20) steuerbare Schalter (T3a, T3b) mit jeweils einem Steueranschluss (ST3a, ST3b) umfasst, – bei der jeweils einer der steuerbaren Schalter (T3a) des schaltbaren Widerstandsnetzwerkes zwischen den Eingangsanschluss (E20) des schaltbaren Widerstandsnetzwerkes und jeweils einen der ersten und zweiten Widerstände (R_3a) des schaltbaren Widerstandsnetzwerkes geschaltet ist, – bei der jeweils einem der Steueranschlüsse (ST3a) der steuerbaren Schalter (T3a, T3b) des schaltbaren Widerstandsnetzwerkes jeweils eines der Schaltsignale (PS2a) zuführbar ist.
Integrierte Schaltung nach Anspruch 10, – bei der die steuerbaren Schalter des schaltbaren Widerstandsnetzwerkes jeweils als ein Schalttransistor (T3a, T3b) ausgebildet sind.
Integrierte Schaltung nach dem Anspruch 2 oder 5 oder 9, – mit Steueranschlüssen (S30a, S30b, ..., S30n) zum Anlegen von Steuersignalen (CLK, S1, ..., Sn), – mit einer zweiten Steuerschaltung (30) zur Erzeugung des Aktivierungssignals (AS), der ersten Schaltsignale (PS1a, PS1b) und der zweiten Schaltsignale (P2a, P2b), – bei der die zweite Steuerschaltung (30) eingangsseitig mit den Steueranschlüssen (S30a, S30b, ..., S30n) der integrierten Schaltung verbunden ist, – bei der die zweite Steuerschaltung (30) derart ausgebildet ist, dass sie in Abhängigkeit von den Steuersignalen ausgangsseitig jeweils eines der ersten Schaltsignale (PS1a) und nachfolgend nacheinander die zweiten Schaltsignale (PS2a, PS2b) erzeugt.
Integrierte Schaltung nach einem der Ansprüche 1 bis 12, bei der der Eingangsanschluss (D) der Schaltungskomponente (T) mit dem Eingangsanschluss (VIN) der integrierten Schaltung zum Anlegen des Versorgungspotentials (VDD) verbunden ist.
Integrierte Schaltung nach einem der Ansprüche 1 bis 13, bei der die Schaltungskomponente als ein Feldeffekt-Transistor (T) ausgebildet ist und sich in Abhängigkeit von einer Gate-Spannung (U_G1, U_G2) ein Drain-Source-Strom (I_DS1, I_DS2) an einem Source-Anschluss (S) des Feldeffekt-Transistors (T) erzeugen lässt.
Verfahren zur Ermittlung einer Strom-/Spannungskennlinie einer Schaltungskomponente einer integrierten Schaltung nach Anspruch 17, weiter umfassend die folgenden Schritte: – Ermitteln eines Stromes (I2a) der ersten Steuerschaltung, der nach dem leitend Steuern des ersten steuerbaren Schalters (T1) und des zweiten steuerbaren Schalters (T2a) der ersten Steuerschaltung (10) von einem Eingangsanschluss (E10) zu einem Ausgangsanschluss (A10) der ersten Steuerschaltung abfließt, wobei der Eingangsanschluss (E10) der ersten Steuerschaltung über eine Leiterbahn (L) mit einem Eingangsanschluss (VIN) der integrierten Schaltung zum Anlegen eines Versorgungspotentials (VDD) verbunden ist und der Ausgangsanschluss (A10) der ersten Steuerschaltung mit einem Ausgangsanschluss (VOUT) der integrierten Schaltung zum Anlegen eines Bezugspotentials (GND) verbunden ist, – Ermitteln der über dem zweiten Widerstand (R_2a) der ersten Steuerschaltung (10) abfallenden Spannung (U_G1) durch Bildung eines Produkts aus dem zweiten Widerstand (R_2a) der ersten Steuerschaltung und des Stroms (I2a) der ersten Steuerschaltung, – Ermitteln der ersten Spannung (U_DS1) zwischen dem Eingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T) durch Bildung einer Differenz aus der am Eingangsanschluss (D) der Schaltungskomponente (T) anliegenden Versorgungsspannung (VDD) und einem Produkt aus der Stromstärke des ersten Stroms (I_DS1) an dem Ausgangsanschluss (VOUT) der integrierten Schaltung und dem ersten Widerstand (R_3a) des schaltbaren Widerstandsnetzwerkes (20), – Ermitteln der zweiten Spannung (U_DS2) zwischen dem Eingangsanschluss (D) und dem Ausgangsanschluss (S) der Schaltungskomponente (T) durch Bildung einer Differenz aus der am Eingangsanschluss (D) der Schaltungskomponente (T) anliegenden Versorgungsspannung (VDD) und einem Produkt aus der Stromstärke des zweiten Stroms (I_DS2) an dem Ausgangsanschluss (VOUT) der integrierten Schaltung und dem zweiten Widerstand (R_3b) des schaltbaren Widerstandsnetzwerkes (20).