DE10160604A1

DE10160604A1 - Production of a cooling recess in a semiconductor product comprises preparing a semiconductor substrate, forming a mask on the rear side of the substrate, wet chemical etching the rear side, removing the mask

Info

Publication number: DE10160604A1
Application number: DE2001160604
Authority: DE
Inventors: Wolfgang Keller
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2001-12-10
Filing date: 2001-12-10
Publication date: 2003-06-26

Abstract

Production of a cooling recess in a semiconductor product comprises preparing a semiconductor substrate (10) with a heat generating component (12) on its front side; forming a mask on the rear side of the substrate; wet chemical etching the rear side of the substrate; removing the mask; and depositing a heat conducting layer on the structured rear side of the substrate. The mask has a first opening and a second opening for structuring a first recess (20) and a second recess (22). The second opening is positioned below the heat generating component. Preferred Features: The heat generating component is a power transistor, preferably an HBT or HEMT transistor. The second opening in the mask has a smaller diameter than the first opening. The substrate is a GaAs substrate. The heat conducting layer is a gold layer.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt, insbesondere einem Halbleiterprodukt umfassend einen Leistungstransistor. The present invention relates to a method for Production of a cooling recess in a semiconductor product, in particular a semiconductor product comprising one Power transistor.

Die immer weiter fortschreitende Miniaturisierung in der Halbleitertechnik bedingt die Entwicklung von Halbleiterprodukten, in denen die integrierten Schaltungen auf immer kleineren Flächen untergebracht werden. Dies hat z. B. dazu geführt, dass Transistoren mit immer kleineren Abmessungen entwickelt werden, die je nach Typ und Anwendung dennoch bei relativ hohen Leistungen betrieben werden. Solche Transistoren sind beispielsweise HBT-(Hetero-Junction Bipolar Transistor) oder HEMT-Transistoren (High Electron Mobility Transistor). The advancing miniaturization in the Semiconductor technology requires the development of Semiconductor products in which the integrated circuits be accommodated in ever smaller areas. this has z. B. led to transistors with ever smaller Dimensions are developed depending on the type and application nevertheless operate at relatively high outputs. Such Transistors are, for example, HBT (hetero junction bipolar Transistor) or HEMT transistors (high electron mobility Transistor).

Während des Betriebs entwickeln diese Transistoren erhebliche Wärmemengen, so dass die Wärmeableitung von den Transistoren eine zunehmend wichtigere Rolle spielt. Bei einer ungenügenden Wärmeableitung treten in den Transistoren beträchtliche lokale Überhitzungen auf, wodurch die Leistungsfähigkeit und die Lebensdauer der Transistoren herabgesetzt wird. These transistors develop during operation significant amounts of heat so that the heat dissipation from the Transistors play an increasingly important role. at insufficient heat dissipation occurs in the transistors considerable local overheating, causing the Performance and life of the transistors is reduced.

Um eine ausreichende Wärmeableitung von den Transistoren zu erreichen, wird in Regel das Halbleitersubstrat, auf dem der Transistor aufgebracht ist, dünngeschliffen. Dabei ist aber - bedingt durch die begrenzte mechanische Bruchfestigkeit des Halbleitersubstrats - bei einer Schichtdicke von derzeit ca. 75 µm eine Grenze gesetzt. Weiterhin ist es bekannt, ein Halbleitersubstrat, welches bei HBT- oder HEMT-Transitoren meist GaAs ist, durch einen sogenannten "bathtub etch" lokal dünner zu ätzen und den dünner geätzten Bereich mit einem gut wärmeleitfähigen Material auszufüllen, um so eine effektive Wärmeableitung zu erreichen. To ensure adequate heat dissipation from the transistors to achieve, is usually the semiconductor substrate on which the transistor is applied, thinly ground. It is but - due to the limited mechanical Breaking strength of the semiconductor substrate - at one Layer thickness of currently approx. 75 µm sets a limit. Furthermore, it is known to use a semiconductor substrate HBT or HEMT transistors is mostly GaAs, by one so-called "bathtub etch" to etch locally and thinner thinner etched area with a good thermal conductivity Fill in material to ensure effective heat dissipation to reach.

Halbleiterprodukte mit solchen lokalen Dünnerätzungen sind beispielsweise in den Patentschriften US 5,485,025, US 5,512,496 und US 5,683,919 beschrieben. In der Patentschrift US 5,485,025 wird beispielsweise beschrieben, dass ein Halbleitersubstrat dünngeschliffen und anschließend auf der Rückseite des Substrats lokal eine Vertiefung geätzt wird. Die geschieht mittels Reaktivem Ionenätzen (RIE), wobei eine Ätzstoppschicht vorgesehen sein kann, um die Tiefe der Ätzung zu kontrollieren. Alternativ kann die Ätztiefe auch allein durch die Dauer der Ätzung kontrolliert werden. Im weiteren Strukturierungsverfahren gemäß der Patentschrift US 5,485,025 ist es vorgesehen, dass in der zuvor geätzten Vertiefung, dem sogenannten "bathtub recess" selektiv eine Wärmesenke aus Gold plattiert wird. Semiconductor products with such local thin etchings are, for example, in the patents US 5,485,025, US 5,512,496 and US 5,683,919. In the patent No. 5,485,025 describes, for example, that a Semiconductor substrate thinly ground and then on the A recess is locally etched on the back of the substrate. This is done by means of reactive ion etching (RIE), whereby one Etch stop layer can be provided to the depth of the etch to control. Alternatively, the etching depth can also be used alone controlled by the duration of the etching. In the further Structuring method according to US Pat. No. 5,485,025 it is envisaged that in the previously etched recess, the so-called "bathtub recess" selectively from a heat sink Gold is plated.

Allgemein bedingt das Bereitstellen einer ausreichenden Wärmeableitung von einem wärmeentwickelnden Bauelement somit zusätzliche, aufwendige Prozessschritte, welche die Kosten der so strukturierten Halbleiterprodukte erhöhen. In general, the provision of a sufficient Heat dissipation from a heat-generating component additional, complex process steps, which reduce the costs of semiconductor products structured in this way.

Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt bereitzustellen, mit dem die oben beschriebenen Nachteile vermieden oder zumindest weitgehend verringert werden können. The present invention is therefore the object is based on a method for producing a cooling recess to provide in a semiconductor product with which the above described disadvantages avoided or at least largely can be reduced.

Diese Aufgabe wird gelöst durch das erfindungsgemäße Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt gemäß dem unabhängigen Patentanspruch 1. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen. This object is achieved by the invention Process for making a cooling cavity in one Semiconductor product according to independent claim 1. Further advantageous embodiments, refinements and Aspects of the present invention result from the dependent claims, the description and the enclosed drawings.

Erfindungsgemäß wird ein Verfahren zur Herstellung einer Kühlungsvertiefung in einem Halbleiterprodukt bereitgestellt, welches die folgenden Schritte umfasst:

a) ein Halbleitersubstrat, auf dessen Vorderseite zumindest ein wärmeentwickelndes Bauelement aufgebracht ist, wird bereitgestellt,
b) eine Maske wird auf der Rückseite des Halbleitersubstrats erzeugt, wobei die Maske zumindest eine erste und eine zweite Öffnung zur Strukturierung zumindest einer ersten und einer zweiten Vertiefung aufweist und die zweite Öffnung unterhalb des wärmeentwickelnden Bauelements angeordnet ist,
c) die Rückseite des Halbleitersubstrats wird einer naßchemischen Ätzung ausgesetzt,
d) die Maske wird entfernt, und
e) auf der strukturierten Rückseite des Halbleitersubstrats wird zumindest eine wärmeleitfähige Schicht abgeschieden.

According to the invention, a method for producing a cooling recess in a semiconductor product is provided, which comprises the following steps:

a) a semiconductor substrate is provided, on the front side of which at least one heat-developing component is applied,
b) a mask is produced on the rear side of the semiconductor substrate, the mask having at least a first and a second opening for structuring at least a first and a second depression and the second opening being arranged below the heat-generating component,
c) the back of the semiconductor substrate is exposed to wet chemical etching,
d) the mask is removed, and
e) at least one thermally conductive layer is deposited on the structured back of the semiconductor substrate.

Durch die erfindungsgemäße Verfahrensführung ist es ermöglicht, gleichzeitig mit der Ätzung einer ersten Vertiefung, die in einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens eine Kontaktöffnung sein kann, eine zweite, unterhalb des wärmeentwickelnden Bauelements positionierte Vertiefung, die als Kühlvertiefung dient, in das Halbleitersubstrat zu ätzen. Somit kann die Kühlvertiefung zusammen mit der ersten Vertiefung ohne einen zusätzlichen Prozessschritt geätzt werden. Das erfindungsgemäße Verfahren ist besonders vorteilhaft in bereits bestehende Prozesse zu integrieren, in denen ohnehin eine Rückseitenmetallisierung vorhergesehen ist. It is due to the procedure according to the invention allows simultaneous with the etching of a first Well, which in a preferred embodiment of the method according to the invention can be a contact opening, a second, below the heat-generating component positioned depression, which serves as a cooling depression, in to etch the semiconductor substrate. Thus, the Cooling well together with the first well without one additional process step can be etched. The The method according to the invention is particularly advantageous in to integrate existing processes in which anyway backside metallization is anticipated.

Das erfindungsgemäße Verfahren hat darüber hinaus den Vorteil, dass naßchemische Ätzungen sehr selektiv gestaltet werden können und nur eine sehr geringe Kontamination und Schädigung der geätzten Oberfläche verursachen. Weiterhin verlaufen naßchemische Ätzverfahren sehr gleichmäßig und gut reproduzierbar ab. Zusätzlich ist es möglich, über die Zusammensetzung der Ätzlösung die Ätzrate einzustellen. The method according to the invention also has the The advantage that wet chemical etching is very selective can be and very little contamination and Cause damage to the etched surface. Farther wet chemical etching processes run very evenly and well reproducible from. In addition, it is possible to use the Composition of the etching solution to set the etching rate.

In einer besonders bevorzugten Variante des erfindungsgemäßen Verfahrens ist das wärmeentwickelnde Bauelement ein Leistungstransistor, vorzugsweise ein HBT- oder HEMT-Transistor. Da die Leistung, bei der ein Transistor betrieben werden kann, unter anderem durch die beim Betrieb auftretende Wärmeentwicklung begrenzt wird, ist die Gewährleistung einer ausreichenden Wärmeableitung besonders wichtig um die Transistoren bei hohen Leistungen betreiben zu können. In a particularly preferred variant of the The inventive method is the heat-generating Component a power transistor, preferably an HBT or HEMT transistor. Because the power at which a transistor can be operated, among other things, by the operation heat development is limited, is Ensuring adequate heat dissipation especially important to operate the transistors at high power can.

In einer bevorzugten Ausführungsform der vorliegenden Erfindung hat die zweite Öffnung in der Maske einen geringeren Durchmesser als die erste Öffnung. Durch die jeweilige Größe der Öffnungen in der Maske kann die jeweilige Ätztiefe der naßchemischen Ätzung in den Bereichen der jeweiligen Maskenöffnungen gesteuert werden. In a preferred embodiment of the present Invention has the second opening in the mask one smaller diameter than the first opening. Through the respective size of the openings in the mask can be the respective Etching depth of the wet chemical etching in the areas of respective mask openings can be controlled.

In einer weiteren besonders bevorzugten Variante des erfindungsgemäßen Verfahrens beträgt der Durchmesser der zweiten Öffnung in der Maske höchstens 50%, vorzugsweise höchstens 20%, insbesondere vorzugsweise höchstens 10%, des Durchmessers der ersten Öffnung. Besonders bevorzugt ist es dabei, dass die erste Öffnung in der Maske einen Durchmesser von zwischen 40 bis 60 µm, vorzugsweise von etwa 50 µm, und die zweite Öffnung in der Maske einen Durchmesser von 4 bis 12 µm, vorzugsweise 5 µm, aufweist. Diese Abmessungen sind besonders geeignet, wenn die erste Vertiefung eine Kontaktöffnung darstellt, die sich durch die gesamte Dicke des Halbleitersubstrats oder zumindest in die unmittelbare Nähe der Oberseite des Halbleitersubstrats erstreckt. Dadurch, dass die zweite Öffnung in der Maske kleiner als die erste Öffnung dimensioniert ist, wird ein Durchätzen des Halbleitersubstrats im Bereich der zweiten Öffnung während der naßchemischen Ätzung verhindert. In a further particularly preferred variant of the inventive method is the diameter of the second opening in the mask at most 50%, preferably at most 20%, particularly preferably at most 10%, of Diameter of the first opening. It is particularly preferred making sure that the first opening in the mask has a diameter from between 40 to 60 microns, preferably from about 50 microns, and the second opening in the mask has a diameter of 4 to 12 microns, preferably 5 microns. These dimensions are particularly suitable if the first depression is a Contact opening represents through the entire thickness of the semiconductor substrate or at least in the immediate Extends near the top of the semiconductor substrate. Because the second opening in the mask is smaller than that first opening is dimensioned, an etching through of the Semiconductor substrate in the region of the second opening during prevented the wet chemical etching.

In einer weiteren besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist die naßchemische Ätzung in Schritt c.) eine weitgehend isotrope Ätzung. Eine isotrope, naßchemische Ätzung ist hier von besonderem Vorteil, da die so erhaltene Kühlvertiefung im Vergleich zu den sonst üblichen "bathtub"-Vertiefungen flachere Seitenwände aufweist und somit eine bessere Kantenbedeckung bei der anschließenden Abscheidung der wärmeleitfähigen Schicht ermöglicht. Dadurch wird die Wärmeableitung in der wärmeleitfähigen Schicht weiter verbessert. Geeignete Ätzlösungen für das naßchemische Ätzen der entsprechenden Halbleitersubstrate sind dem Fachmann geläufig und brauchen hier nicht im Detail erläutert werden. Für GaAs-Substrate kann z. B. eine NH₄OH/H₂O₂ Lösung oder Phosphorsäure/H₂O₂ Lösung verwendet werden. In a further particularly preferred embodiment of the method according to the invention, the wet chemical etching in step c.) Is a largely isotropic etching. An isotropic, wet chemical etching is of particular advantage here, since the cooling recess obtained in this way has flatter side walls in comparison to the otherwise usual "bathtub" recesses and thus enables better edge coverage during the subsequent deposition of the thermally conductive layer. This further improves the heat dissipation in the thermally conductive layer. Suitable etching solutions for the wet chemical etching of the corresponding semiconductor substrates are known to the person skilled in the art and need not be explained in detail here. For GaAs substrates z. B. an NH ₄ OH / H ₂ O ₂ solution or phosphoric acid / H ₂ O ₂ solution can be used.

In einer weiteren besonders bevorzugten Variante des erfindungsgemäßen Verfahrens ist die Maske eine photolithographische Maske. Dabei kann jede für die naßchemische Ätzung geeignete photolithographische Maske verwendet werden. Als Photoresists können sowohl herkömmliche Positiv- oder Negativresists verwendet werden. In a further particularly preferred variant of the The method according to the invention is a mask photolithographic mask. Anyone can do that Wet-chemical etching suitable photolithographic mask be used. Both conventional and conventional Positive or negative resists can be used.

Weiterhin ist es in dem erfindungsgemäßen Verfahren bevorzugt, dass das Halbleitersubstrat ein GaAs-Substrat ist. Diese Substrate werden besonders in Halbleiterprodukten verwendet, die HBT- oder HEMT-Transistoren umfassen. Es können aber auch andere Substratmaterialien verwendet werden, wobei die Zweckmäßigkeit der Verwendung des jeweiligen Substratmaterials im Wesentlichen von der Art des wärmeentwickelnden Bauelements bestimmt wird. Furthermore, it is in the method according to the invention preferred that the semiconductor substrate is a GaAs substrate. These substrates are particularly common in semiconductor products used, which include HBT or HEMT transistors. It other substrate materials can also be used, the convenience of using each Substrate material essentially of the type of heat-developing component is determined.

Weiterhin ist es im Rahmen der vorliegenden Erfindung bevorzugt, dass die wärmeleitfähige Schicht eine Metallschicht ist. Besonders geeignet ist hier die Verwendung von Gold, das neben einer hohen Wärmeleitfähigkeit auch eine hohe elektrische Leitfähigkeit aufweist. Neben Gold können aber auch andere Metalle wie Kupfer, Aluminium, Titan oder Platin bzw. Mehrschichtsysteme verwendet werden. Dadurch kann mit der Abscheidung der wärmeleitfähigen Schicht gleichzeitig die Kontaktierung eines Bauelements, vorzugsweise des wärmeentwickelnden Bauelements, über die erste Vertiefung erreicht werden. Die Bereitstellung der wärmeableitenden Schicht und die Kontaktierung kann somit in einem Schritt während einer standardmäßig ausgeführten Rückseitenmetallisierung durchgeführt werden. Furthermore, it is within the scope of the present invention preferred that the thermally conductive layer a Is metal layer. The use is particularly suitable here of gold, which in addition to a high thermal conductivity also a has high electrical conductivity. In addition to gold can but also other metals such as copper, aluminum, titanium or Platinum or multilayer systems can be used. This can with the deposition of the thermally conductive layer at the same time the contacting of a component, preferably the heat-generating component, over the first recess can be achieved. The provision of heat dissipation Layer and contacting can thus be done in one step during a run by default Backside metallization can be performed.

Damit ermöglicht das erfindungsgemäße Verfahren die Bereitstellung der Wärmeableitung an einem Halbleiterprodukt ohne das zusätzliche Prozessschritte nötig werden. Bestehende Verfahren, in denen eine Kontaktierung mittels Rückseitenmetallisierung vorgesehen ist, können somit durch eine einfache Modifikation der Photomasken an die Strukturierung der zusätzlichen Kühlvertiefung angepasst werden. The method according to the invention thus enables Provision of heat dissipation on a semiconductor product without the need for additional process steps. existing Procedures in which contacting by means of Rear-side metallization is provided by a simple modification of the photomasks to the Structuring of the additional cooling recess adjusted become.

Die Erfindung wird nachfolgend anhand der Fig. 1a bis 1c. Es zeigen: The invention is described below with reference to FIGS. 1a to 1c. Show it:

Fig. 1a-c: eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens. Fig. 1a-c show a preferred embodiment of the method according to the invention.

Fig. 1a zeigt ein GaAs-Halbleitersubstrat 10 auf dessen Vorderseite ein HBT-Transistor 12 sowie eine Leiterbahn 11strukturiert wurde. Sowohl der Aufbau als auch die Verfahren zur Herstellung eines HBT-Transistors sowie entsprechende Verfahren zur Herstellung von Leiterbahnen sind dem Fachmann bekannt und müssen hier nicht im Detail erläutert werden. Auf der Rückseite des Halbleitersubstrats wurde eine Photoresistschicht abgeschieden und mittels einer herkömmlichen Photolithographie-Technik die Maske 14 strukturiert. FIG. 1a shows a GaAs semiconductor substrate 10 on the front of which an HBT transistor 12 and a conductor track 11 have been structured. Both the structure and the methods for producing an HBT transistor and corresponding methods for producing conductor tracks are known to the person skilled in the art and need not be explained in detail here. A photoresist layer was deposited on the back of the semiconductor substrate and the mask 14 was structured using a conventional photolithography technique.

Die Maske weist eine erste Öffnung 16 und eine zweite Öffnung 18 auf, wobei der maximale Durchmesser der ersten Öffnung 16 wesentlich größer ist als der der zweiten Öffnung 18. Im vorliegenden Fall beträgt der Durchmesser der ersten Öffnung 16 ca. 50 µm, der der zweiten Öffnung zwischen 5 und 10 µm. Durch den wesentlich kleineren Durchmesser der zweiten Öffnung 18 wird verhindert, dass es in der anschließenden Ätzung zu einem Durchätzen des Halbleitersubstrats 10 im Bereich der zweiten Öffnung kommt. The mask has a first opening 16 and a second opening 18 , the maximum diameter of the first opening 16 being substantially larger than that of the second opening 18 . In the present case, the diameter of the first opening 16 is approximately 50 μm, that of the second opening between 5 and 10 μm. The substantially smaller diameter of the second opening 18 prevents the semiconductor substrate 10 from being etched through in the region of the second opening in the subsequent etching.

Anschließend wird das Halbleitersubstrat 10 einer naßchemischen Ätzung auf der Rückseite des Substrats ausgesetzt. Dies ist in Fig. 1b gezeigt. Die naßchemische Ätzung kann beispielsweise mit einer NH₄OH/H₂O₂ Lösung oder Phosphorsäure/H₂O₂ Lösung erfolgen. Dabei wird die Ätzdauer so gewählt, dass das Substrat im Bereich der ersten Öffnung 16 durchgeätzt wird und die Ätzung an der Leiterbahn 11 stoppt, damit die so erhaltene erste Vertiefung 20 als Kontaktöffnung geeignet ist. Im Bereich der zweiten Öffnung wird hingegen eine nicht durchgehende und in diesem Sinne unvollständige, zweite Vertiefung 22 geätzt. The semiconductor substrate 10 is then subjected to a wet chemical etching on the back of the substrate. This is shown in Fig. 1b. The wet chemical etching can be carried out, for example, with an NH ₄ OH / H ₂ O ₂ solution or phosphoric acid / H ₂ O ₂ solution. The etching time is selected such that the substrate is etched through in the region of the first opening 16 and the etching on the conductor track 11 stops so that the first depression 20 obtained in this way is suitable as a contact opening. In the area of the second opening, on the other hand, a non-continuous and in this sense incomplete second recess 22 is etched.

Nach der naßchemischen Ätzung wird die Photomaske 14 entfernt und auf der Rückseite des Halbleitersubstrats 10 eine Metallschicht 24, vorzugsweise eine Goldschicht, abgeschieden. Dies ist in Fig. 1c dargestellt. Die Metallabscheidung kann hier durch gängige Metallabscheidungsverfahren wie CVD-Verfahren, Sputtern oder Elektroplattierung erfolgen. Durch die Metallschicht 24 wird zum einen eine Kontaktierung des auf der Vorderseite des Halbleitersubstrat aufgebrachten Bauelements erreicht (nicht dargestellt). Zum anderen wird gleichzeitig auch eine Wärmeableitung von dem wärmeentwickelnden Bauelement 12 erreicht. Die zweite Vertiefung 22 dient somit als Kühlungsvertiefung, die erste Vertiefung 20 hingegen als Kontaktöffnung. Da für Halbleiterprodukte, die einen HBT- Transistor umfassen, eine Rückseitenmetallisierung standardmäßig erfolgt, bietet das vorliegende Verfahren eine einfache, kostengünstige Möglichkeit eine Wärmeableitung für diesen HBT-Transistor bereitzustellen. After the wet chemical etching, the photomask 14 is removed and a metal layer 24 , preferably a gold layer, is deposited on the back of the semiconductor substrate 10 . This is shown in Fig. 1c. Metal deposition can be carried out here using conventional metal deposition processes such as CVD processes, sputtering or electroplating. The metal layer 24 firstly makes contact with the component applied to the front side of the semiconductor substrate (not shown). On the other hand, heat dissipation from the heat-generating component 12 is also achieved at the same time. The second recess 22 thus serves as a cooling recess, the first recess 20, however, as a contact opening. Since rear-side metallization takes place as standard for semiconductor products which comprise an HBT transistor, the present method offers a simple, inexpensive possibility of providing heat dissipation for this HBT transistor.

Claims

1. Verfahren zur Herstellung einer Kühlungsvertiefung in einem Halbleiterprodukt umfassend die Schritte:

1. a.) ein Halbleitersubstrat (10), auf dessen Vorderseite ein wärmeentwickelndes Bauelement (12) aufgebracht ist, wird bereitgestellt,

2. b.) eine Maske (14) wird auf der Rückseite des Halbleitersubstrats (10) erzeugt, wobei die Maske (14) zumindest eine erste (16) und eine zweite Öffnung (18) zur Strukturierung zumindest einer ersten (20) und einer zweiten Vertiefung (22) aufweist und die zweite Öffnung (18) unterhalb des wärmeentwickelnden Bauelements (12) positioniert ist,

3. c.) die Rückseite des Halbleitersubstrats (10) wird einer naßchemischen Ätzung ausgesetzt,

4. d.) die Maske (14) wird entfernt, und

5. e.) auf der strukturierten Rückseite des Halbleitersubstrats (10) wird zumindest eine wärmeleitfähige Schicht (14) abgeschieden.

1. A method for producing a cooling recess in a semiconductor product comprising the steps:

1. a.) A semiconductor substrate ( 10 ) is provided, on the front side of which a heat-developing component ( 12 ) is applied,

2. b.) A mask ( 14 ) is produced on the back of the semiconductor substrate ( 10 ), the mask ( 14 ) having at least a first ( 16 ) and a second opening ( 18 ) for structuring at least a first ( 20 ) and one has a second recess ( 22 ) and the second opening ( 18 ) is positioned below the heat-generating component ( 12 ),

3. c.) The back of the semiconductor substrate ( 10 ) is exposed to wet chemical etching,

4. d.) The mask ( 14 ) is removed, and

5. e.) At least one thermally conductive layer ( 14 ) is deposited on the structured rear side of the semiconductor substrate ( 10 ).

2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, dass das wärmeentwickelnde Bauelement (12) ein Leistungstransistor, vorzugsweise ein HBT- oder HEMT- Transistor, ist. 2. The method according to claim 1, characterized in that the heat-developing component ( 12 ) is a power transistor, preferably an HBT or HEMT transistor.

3. Verfahren gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die zweite Öffnung (18) in der Maske einen geringeren Durchmesser aufweist als die erste Öffnung (16). 3. The method according to claim 1 or 2, characterized in that the second opening ( 18 ) in the mask has a smaller diameter than the first opening ( 16 ).

4. Verfahren gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass der Durchmesser der zweiten Öffnung (18) in der Maske höchstens 50%, vorzugsweise höchstens 20%, insbesondere vorzugsweise höchstens 10% des Durchmessers der ersten Öffnung (16) aufweist. 4. The method according to any one of claims 1 to 3, characterized in that the diameter of the second opening ( 18 ) in the mask has at most 50%, preferably at most 20%, particularly preferably at most 10% of the diameter of the first opening ( 16 ).

5. Verfahren gemäß einem der Ansprüche 1 bis 4 dadurch gekennzeichnet, dass das die erste Öffnung (16) in der Maske einen Durchmesser von zwischen 40 bis 60 µm, vorzugsweise von etwa 50 µm und die zweite Öffnung (18) in der Maske einen Durchmesser von 4 bis 12 µm, vorzugsweise 5 µm, aufweist. 5. The method according to any one of claims 1 to 4, characterized in that the first opening ( 16 ) in the mask has a diameter of between 40 to 60 µm, preferably of about 50 µm and the second opening ( 18 ) in the mask has a diameter from 4 to 12 µm, preferably 5 µm.

6. Verfahren gemäß einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass durch die naßchemische Ätzung in Schritt c) mittels der ersten Öffnung (16) in der Maske eine Kontaktöffnung in dem Halbleitersubstrat (10) strukturiert wird. 6. The method according to any one of the preceding claims, characterized in that a contact opening in the semiconductor substrate ( 10 ) is structured by the wet chemical etching in step c) by means of the first opening ( 16 ) in the mask.

7. Verfahren gemäß einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass die naßchemische Ätzung in Schritt c.) eine isotrope Ätzung ist. 7. The method according to any one of the preceding claims, characterized in that the wet chemical etching in step c.) isotropic etching is.

8. Verfahren gemäß einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass die Maske (14) eine photolithographische Maske ist. 8. The method according to any one of the preceding claims, characterized in that the mask ( 14 ) is a photolithographic mask.

9. Verfahren gemäß einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass das Halbleitersubstrat (10) ein GaAs-Substrat ist. 9. The method according to any one of the preceding claims, characterized in that the semiconductor substrate ( 10 ) is a GaAs substrate.

10. Verfahren gemäß einem der vorgehenden Ansprüche, dadurch gekennzeichnet, dass die wärmeleitfähige Schicht (24) eine Metallschicht, vorzugsweise eine Goldschicht, ist. 10. The method according to any one of the preceding claims, characterized in that the thermally conductive layer ( 24 ) is a metal layer, preferably a gold layer.