DE10160604A1 - Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt - Google Patents
Verfahren zur Herstellung einer Kühlvertiefung in einem HalbleiterproduktInfo
- Publication number
- DE10160604A1 DE10160604A1 DE2001160604 DE10160604A DE10160604A1 DE 10160604 A1 DE10160604 A1 DE 10160604A1 DE 2001160604 DE2001160604 DE 2001160604 DE 10160604 A DE10160604 A DE 10160604A DE 10160604 A1 DE10160604 A1 DE 10160604A1
- Authority
- DE
- Germany
- Prior art keywords
- mask
- opening
- substrate
- semiconductor substrate
- rear side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Erfindungsgemäß wird ein Verfahren zur Herstellung einer Kühlungsvertiefung in einem Halbleiterprodukt bereitgestellt, dass die folgenden Schritte umfasst: DOLLAR A Ein Halbleitersubstrat, auf dessen Vorderseite ein wärmeentwickelndes Bauelement aufgebracht ist, wird bereitgestellt. Eine Maske wird auf der Rückseite des Halbleitersubstrats erzeugt, wobei die Maske zumindest eine erste und eine zweite Öffnung zur Strukturierung zumindest einer ersten und einer zweiten Vertiefung aufweist und die zweite Öffnung unterhalb des wärmeentwickelnden Bauelements positioniert ist. Anschließend wird die Rückseite des Halbleitersubstrats einer naßchemischen Ätzung ausgesetzt, die Maske entfernt und auf der strukturierten Rückseite des Halbleitersubstrats eine wärmeleitfähige Schicht abgeschieden. Das erfindungsgemäße Verfahren ermöglicht es auf einfache, kostengünstige Weise eine Wärmeableitung in einem Halbleiterprodukt, das insbesondere einen HBT-Transistor umfasst, bereitzustellen.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt, insbesondere einem Halbleiterprodukt umfassend einen Leistungstransistor.
- Die immer weiter fortschreitende Miniaturisierung in der Halbleitertechnik bedingt die Entwicklung von Halbleiterprodukten, in denen die integrierten Schaltungen auf immer kleineren Flächen untergebracht werden. Dies hat z. B. dazu geführt, dass Transistoren mit immer kleineren Abmessungen entwickelt werden, die je nach Typ und Anwendung dennoch bei relativ hohen Leistungen betrieben werden. Solche Transistoren sind beispielsweise HBT-(Hetero-Junction Bipolar Transistor) oder HEMT-Transistoren (High Electron Mobility Transistor).
- Während des Betriebs entwickeln diese Transistoren erhebliche Wärmemengen, so dass die Wärmeableitung von den Transistoren eine zunehmend wichtigere Rolle spielt. Bei einer ungenügenden Wärmeableitung treten in den Transistoren beträchtliche lokale Überhitzungen auf, wodurch die Leistungsfähigkeit und die Lebensdauer der Transistoren herabgesetzt wird.
- Um eine ausreichende Wärmeableitung von den Transistoren zu erreichen, wird in Regel das Halbleitersubstrat, auf dem der Transistor aufgebracht ist, dünngeschliffen. Dabei ist aber - bedingt durch die begrenzte mechanische Bruchfestigkeit des Halbleitersubstrats - bei einer Schichtdicke von derzeit ca. 75 µm eine Grenze gesetzt. Weiterhin ist es bekannt, ein Halbleitersubstrat, welches bei HBT- oder HEMT-Transitoren meist GaAs ist, durch einen sogenannten "bathtub etch" lokal dünner zu ätzen und den dünner geätzten Bereich mit einem gut wärmeleitfähigen Material auszufüllen, um so eine effektive Wärmeableitung zu erreichen.
- Halbleiterprodukte mit solchen lokalen Dünnerätzungen sind beispielsweise in den Patentschriften US 5,485,025, US 5,512,496 und US 5,683,919 beschrieben. In der Patentschrift US 5,485,025 wird beispielsweise beschrieben, dass ein Halbleitersubstrat dünngeschliffen und anschließend auf der Rückseite des Substrats lokal eine Vertiefung geätzt wird. Die geschieht mittels Reaktivem Ionenätzen (RIE), wobei eine Ätzstoppschicht vorgesehen sein kann, um die Tiefe der Ätzung zu kontrollieren. Alternativ kann die Ätztiefe auch allein durch die Dauer der Ätzung kontrolliert werden. Im weiteren Strukturierungsverfahren gemäß der Patentschrift US 5,485,025 ist es vorgesehen, dass in der zuvor geätzten Vertiefung, dem sogenannten "bathtub recess" selektiv eine Wärmesenke aus Gold plattiert wird.
- Allgemein bedingt das Bereitstellen einer ausreichenden Wärmeableitung von einem wärmeentwickelnden Bauelement somit zusätzliche, aufwendige Prozessschritte, welche die Kosten der so strukturierten Halbleiterprodukte erhöhen.
- Der vorliegenden Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt bereitzustellen, mit dem die oben beschriebenen Nachteile vermieden oder zumindest weitgehend verringert werden können.
- Diese Aufgabe wird gelöst durch das erfindungsgemäße Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt gemäß dem unabhängigen Patentanspruch 1. Weitere vorteilhafte Ausführungsformen, Ausgestaltungen und Aspekte der vorliegenden Erfindung ergeben sich aus den abhängigen Patentansprüchen, der Beschreibung und den beiliegenden Zeichnungen.
- Erfindungsgemäß wird ein Verfahren zur Herstellung einer Kühlungsvertiefung in einem Halbleiterprodukt bereitgestellt, welches die folgenden Schritte umfasst:
- a) ein Halbleitersubstrat, auf dessen Vorderseite zumindest ein wärmeentwickelndes Bauelement aufgebracht ist, wird bereitgestellt,
- b) eine Maske wird auf der Rückseite des Halbleitersubstrats erzeugt, wobei die Maske zumindest eine erste und eine zweite Öffnung zur Strukturierung zumindest einer ersten und einer zweiten Vertiefung aufweist und die zweite Öffnung unterhalb des wärmeentwickelnden Bauelements angeordnet ist,
- c) die Rückseite des Halbleitersubstrats wird einer naßchemischen Ätzung ausgesetzt,
- d) die Maske wird entfernt, und
- e) auf der strukturierten Rückseite des Halbleitersubstrats wird zumindest eine wärmeleitfähige Schicht abgeschieden.
- Durch die erfindungsgemäße Verfahrensführung ist es ermöglicht, gleichzeitig mit der Ätzung einer ersten Vertiefung, die in einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens eine Kontaktöffnung sein kann, eine zweite, unterhalb des wärmeentwickelnden Bauelements positionierte Vertiefung, die als Kühlvertiefung dient, in das Halbleitersubstrat zu ätzen. Somit kann die Kühlvertiefung zusammen mit der ersten Vertiefung ohne einen zusätzlichen Prozessschritt geätzt werden. Das erfindungsgemäße Verfahren ist besonders vorteilhaft in bereits bestehende Prozesse zu integrieren, in denen ohnehin eine Rückseitenmetallisierung vorhergesehen ist.
- Das erfindungsgemäße Verfahren hat darüber hinaus den Vorteil, dass naßchemische Ätzungen sehr selektiv gestaltet werden können und nur eine sehr geringe Kontamination und Schädigung der geätzten Oberfläche verursachen. Weiterhin verlaufen naßchemische Ätzverfahren sehr gleichmäßig und gut reproduzierbar ab. Zusätzlich ist es möglich, über die Zusammensetzung der Ätzlösung die Ätzrate einzustellen.
- In einer besonders bevorzugten Variante des erfindungsgemäßen Verfahrens ist das wärmeentwickelnde Bauelement ein Leistungstransistor, vorzugsweise ein HBT- oder HEMT-Transistor. Da die Leistung, bei der ein Transistor betrieben werden kann, unter anderem durch die beim Betrieb auftretende Wärmeentwicklung begrenzt wird, ist die Gewährleistung einer ausreichenden Wärmeableitung besonders wichtig um die Transistoren bei hohen Leistungen betreiben zu können.
- In einer bevorzugten Ausführungsform der vorliegenden Erfindung hat die zweite Öffnung in der Maske einen geringeren Durchmesser als die erste Öffnung. Durch die jeweilige Größe der Öffnungen in der Maske kann die jeweilige Ätztiefe der naßchemischen Ätzung in den Bereichen der jeweiligen Maskenöffnungen gesteuert werden.
- In einer weiteren besonders bevorzugten Variante des erfindungsgemäßen Verfahrens beträgt der Durchmesser der zweiten Öffnung in der Maske höchstens 50%, vorzugsweise höchstens 20%, insbesondere vorzugsweise höchstens 10%, des Durchmessers der ersten Öffnung. Besonders bevorzugt ist es dabei, dass die erste Öffnung in der Maske einen Durchmesser von zwischen 40 bis 60 µm, vorzugsweise von etwa 50 µm, und die zweite Öffnung in der Maske einen Durchmesser von 4 bis 12 µm, vorzugsweise 5 µm, aufweist. Diese Abmessungen sind besonders geeignet, wenn die erste Vertiefung eine Kontaktöffnung darstellt, die sich durch die gesamte Dicke des Halbleitersubstrats oder zumindest in die unmittelbare Nähe der Oberseite des Halbleitersubstrats erstreckt. Dadurch, dass die zweite Öffnung in der Maske kleiner als die erste Öffnung dimensioniert ist, wird ein Durchätzen des Halbleitersubstrats im Bereich der zweiten Öffnung während der naßchemischen Ätzung verhindert.
- In einer weiteren besonders bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens ist die naßchemische Ätzung in Schritt c.) eine weitgehend isotrope Ätzung. Eine isotrope, naßchemische Ätzung ist hier von besonderem Vorteil, da die so erhaltene Kühlvertiefung im Vergleich zu den sonst üblichen "bathtub"-Vertiefungen flachere Seitenwände aufweist und somit eine bessere Kantenbedeckung bei der anschließenden Abscheidung der wärmeleitfähigen Schicht ermöglicht. Dadurch wird die Wärmeableitung in der wärmeleitfähigen Schicht weiter verbessert. Geeignete Ätzlösungen für das naßchemische Ätzen der entsprechenden Halbleitersubstrate sind dem Fachmann geläufig und brauchen hier nicht im Detail erläutert werden. Für GaAs-Substrate kann z. B. eine NH4OH/H2O2 Lösung oder Phosphorsäure/H2O2 Lösung verwendet werden.
- In einer weiteren besonders bevorzugten Variante des erfindungsgemäßen Verfahrens ist die Maske eine photolithographische Maske. Dabei kann jede für die naßchemische Ätzung geeignete photolithographische Maske verwendet werden. Als Photoresists können sowohl herkömmliche Positiv- oder Negativresists verwendet werden.
- Weiterhin ist es in dem erfindungsgemäßen Verfahren bevorzugt, dass das Halbleitersubstrat ein GaAs-Substrat ist. Diese Substrate werden besonders in Halbleiterprodukten verwendet, die HBT- oder HEMT-Transistoren umfassen. Es können aber auch andere Substratmaterialien verwendet werden, wobei die Zweckmäßigkeit der Verwendung des jeweiligen Substratmaterials im Wesentlichen von der Art des wärmeentwickelnden Bauelements bestimmt wird.
- Weiterhin ist es im Rahmen der vorliegenden Erfindung bevorzugt, dass die wärmeleitfähige Schicht eine Metallschicht ist. Besonders geeignet ist hier die Verwendung von Gold, das neben einer hohen Wärmeleitfähigkeit auch eine hohe elektrische Leitfähigkeit aufweist. Neben Gold können aber auch andere Metalle wie Kupfer, Aluminium, Titan oder Platin bzw. Mehrschichtsysteme verwendet werden. Dadurch kann mit der Abscheidung der wärmeleitfähigen Schicht gleichzeitig die Kontaktierung eines Bauelements, vorzugsweise des wärmeentwickelnden Bauelements, über die erste Vertiefung erreicht werden. Die Bereitstellung der wärmeableitenden Schicht und die Kontaktierung kann somit in einem Schritt während einer standardmäßig ausgeführten Rückseitenmetallisierung durchgeführt werden.
- Damit ermöglicht das erfindungsgemäße Verfahren die Bereitstellung der Wärmeableitung an einem Halbleiterprodukt ohne das zusätzliche Prozessschritte nötig werden. Bestehende Verfahren, in denen eine Kontaktierung mittels Rückseitenmetallisierung vorgesehen ist, können somit durch eine einfache Modifikation der Photomasken an die Strukturierung der zusätzlichen Kühlvertiefung angepasst werden.
- Die Erfindung wird nachfolgend anhand der Fig. 1a bis 1c. Es zeigen:
- Fig. 1a-c: eine bevorzugte Ausführungsform des erfindungsgemäßen Verfahrens.
- Fig. 1a zeigt ein GaAs-Halbleitersubstrat 10 auf dessen Vorderseite ein HBT-Transistor 12 sowie eine Leiterbahn 11strukturiert wurde. Sowohl der Aufbau als auch die Verfahren zur Herstellung eines HBT-Transistors sowie entsprechende Verfahren zur Herstellung von Leiterbahnen sind dem Fachmann bekannt und müssen hier nicht im Detail erläutert werden. Auf der Rückseite des Halbleitersubstrats wurde eine Photoresistschicht abgeschieden und mittels einer herkömmlichen Photolithographie-Technik die Maske 14 strukturiert.
- Die Maske weist eine erste Öffnung 16 und eine zweite Öffnung 18 auf, wobei der maximale Durchmesser der ersten Öffnung 16 wesentlich größer ist als der der zweiten Öffnung 18. Im vorliegenden Fall beträgt der Durchmesser der ersten Öffnung 16 ca. 50 µm, der der zweiten Öffnung zwischen 5 und 10 µm. Durch den wesentlich kleineren Durchmesser der zweiten Öffnung 18 wird verhindert, dass es in der anschließenden Ätzung zu einem Durchätzen des Halbleitersubstrats 10 im Bereich der zweiten Öffnung kommt.
- Anschließend wird das Halbleitersubstrat 10 einer naßchemischen Ätzung auf der Rückseite des Substrats ausgesetzt. Dies ist in Fig. 1b gezeigt. Die naßchemische Ätzung kann beispielsweise mit einer NH4OH/H2O2 Lösung oder Phosphorsäure/H2O2 Lösung erfolgen. Dabei wird die Ätzdauer so gewählt, dass das Substrat im Bereich der ersten Öffnung 16 durchgeätzt wird und die Ätzung an der Leiterbahn 11 stoppt, damit die so erhaltene erste Vertiefung 20 als Kontaktöffnung geeignet ist. Im Bereich der zweiten Öffnung wird hingegen eine nicht durchgehende und in diesem Sinne unvollständige, zweite Vertiefung 22 geätzt.
- Nach der naßchemischen Ätzung wird die Photomaske 14 entfernt und auf der Rückseite des Halbleitersubstrats 10 eine Metallschicht 24, vorzugsweise eine Goldschicht, abgeschieden. Dies ist in Fig. 1c dargestellt. Die Metallabscheidung kann hier durch gängige Metallabscheidungsverfahren wie CVD-Verfahren, Sputtern oder Elektroplattierung erfolgen. Durch die Metallschicht 24 wird zum einen eine Kontaktierung des auf der Vorderseite des Halbleitersubstrat aufgebrachten Bauelements erreicht (nicht dargestellt). Zum anderen wird gleichzeitig auch eine Wärmeableitung von dem wärmeentwickelnden Bauelement 12 erreicht. Die zweite Vertiefung 22 dient somit als Kühlungsvertiefung, die erste Vertiefung 20 hingegen als Kontaktöffnung. Da für Halbleiterprodukte, die einen HBT- Transistor umfassen, eine Rückseitenmetallisierung standardmäßig erfolgt, bietet das vorliegende Verfahren eine einfache, kostengünstige Möglichkeit eine Wärmeableitung für diesen HBT-Transistor bereitzustellen.
Claims (10)
1. Verfahren zur Herstellung einer Kühlungsvertiefung in
einem Halbleiterprodukt umfassend die Schritte:
1. a.) ein Halbleitersubstrat (10), auf dessen Vorderseite
ein wärmeentwickelndes Bauelement (12) aufgebracht
ist, wird bereitgestellt,
2. b.) eine Maske (14) wird auf der Rückseite des
Halbleitersubstrats (10) erzeugt, wobei die Maske
(14) zumindest eine erste (16) und eine zweite
Öffnung (18) zur Strukturierung zumindest einer
ersten (20) und einer zweiten Vertiefung (22)
aufweist und die zweite Öffnung (18) unterhalb des
wärmeentwickelnden Bauelements (12) positioniert ist,
3. c.) die Rückseite des Halbleitersubstrats (10) wird einer
naßchemischen Ätzung ausgesetzt,
4. d.) die Maske (14) wird entfernt, und
5. e.) auf der strukturierten Rückseite des
Halbleitersubstrats (10) wird zumindest eine
wärmeleitfähige Schicht (14) abgeschieden.
2. Verfahren gemäß Anspruch 1,
dadurch gekennzeichnet, dass
das wärmeentwickelnde Bauelement (12) ein
Leistungstransistor, vorzugsweise ein HBT- oder HEMT-
Transistor, ist.
3. Verfahren gemäß Anspruch 1 oder 2,
dadurch gekennzeichnet, dass die
zweite Öffnung (18) in der Maske einen geringeren
Durchmesser aufweist als die erste Öffnung (16).
4. Verfahren gemäß einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, dass der
Durchmesser der zweiten Öffnung (18) in der Maske
höchstens 50%, vorzugsweise höchstens 20%, insbesondere
vorzugsweise höchstens 10% des Durchmessers der ersten
Öffnung (16) aufweist.
5. Verfahren gemäß einem der Ansprüche 1 bis 4
dadurch gekennzeichnet, dass das die
erste Öffnung (16) in der Maske einen Durchmesser von
zwischen 40 bis 60 µm, vorzugsweise von etwa 50 µm und die
zweite Öffnung (18) in der Maske einen Durchmesser von 4
bis 12 µm, vorzugsweise 5 µm, aufweist.
6. Verfahren gemäß einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, dass
durch die naßchemische Ätzung in Schritt c) mittels der
ersten Öffnung (16) in der Maske eine Kontaktöffnung in
dem Halbleitersubstrat (10) strukturiert wird.
7. Verfahren gemäß einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, dass die
naßchemische Ätzung in Schritt c.) eine isotrope Ätzung
ist.
8. Verfahren gemäß einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, dass die
Maske (14) eine photolithographische Maske ist.
9. Verfahren gemäß einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, dass das
Halbleitersubstrat (10) ein GaAs-Substrat ist.
10. Verfahren gemäß einem der vorgehenden Ansprüche,
dadurch gekennzeichnet, dass die
wärmeleitfähige Schicht (24) eine Metallschicht,
vorzugsweise eine Goldschicht, ist.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001160604 DE10160604A1 (de) | 2001-12-10 | 2001-12-10 | Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2001160604 DE10160604A1 (de) | 2001-12-10 | 2001-12-10 | Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10160604A1 true DE10160604A1 (de) | 2003-06-26 |
Family
ID=7708667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2001160604 Ceased DE10160604A1 (de) | 2001-12-10 | 2001-12-10 | Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10160604A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10318424A1 (de) * | 2003-04-23 | 2004-11-25 | Osram Opto Semiconductors Gmbh | Halbleiteranordnung |
CN104599957A (zh) * | 2013-11-01 | 2015-05-06 | 中航(重庆)微电子有限公司 | 半导体器件及其制作方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438212A (en) * | 1993-02-25 | 1995-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with heat dissipation structure |
-
2001
- 2001-12-10 DE DE2001160604 patent/DE10160604A1/de not_active Ceased
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5438212A (en) * | 1993-02-25 | 1995-08-01 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with heat dissipation structure |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10318424A1 (de) * | 2003-04-23 | 2004-11-25 | Osram Opto Semiconductors Gmbh | Halbleiteranordnung |
CN104599957A (zh) * | 2013-11-01 | 2015-05-06 | 中航(重庆)微电子有限公司 | 半导体器件及其制作方法 |
CN104599957B (zh) * | 2013-11-01 | 2017-12-05 | 中航(重庆)微电子有限公司 | 半导体器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
EP1920461B1 (de) | Verfahren zur erzeugung von durchkontaktierungen in halbleiterwafern | |
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
DE2319883A1 (de) | Verfahren zur herstellung einer halbleiteranordnung mit einem leitermuster und durch dieses verfahren hergestellte anordnung | |
DE3339957A1 (de) | Verfahren zur herstellung eines halbleiterbauelementes | |
DE2709986A1 (de) | Verfahren zum herstellen von koplanaren schichten aus duennen filmen | |
WO2006128898A1 (de) | Verfahren zur erzeugung von vertikalen elektrischen kontaktverbindungen in halbleiterwafern | |
DE102008059650A1 (de) | Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen | |
DE2709933C2 (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten | |
DE10219398B4 (de) | Herstellungsverfahren für eine Grabenanordnung mit Gräben unterschiedlicher Tiefe in einem Halbleitersubstrat | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
DE3933965C2 (de) | ||
EP0002669A1 (de) | Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern | |
DE19520768A1 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
DE2540352A1 (de) | Verfahren zur selektiven oxydation | |
DE10160604A1 (de) | Verfahren zur Herstellung einer Kühlvertiefung in einem Halbleiterprodukt | |
DE10244077B4 (de) | Verfahren zur Herstellung von Halbleiterbauteilen mit Durchkontaktierung | |
DE19509231C2 (de) | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem | |
DE69721376T2 (de) | Verbesserungen in oder in Bezug auf Halbleiteranordnungen | |
EP1344245B1 (de) | Verfahren zum herstellen eines eine mikrostruktur aufweisenden festkörpers | |
DE3538855A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE19700854B4 (de) | Verfahren zur Herstellung einer Isolationsschicht für eine Halbleitereinrichtung | |
DE2028819A1 (en) | Electro formed raised contact - for electronic esp semiconductor components umfrd with help of temporary mask |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |