DE19509231C2 - Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem - Google Patents
Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesemInfo
- Publication number
- DE19509231C2 DE19509231C2 DE19509231A DE19509231A DE19509231C2 DE 19509231 C2 DE19509231 C2 DE 19509231C2 DE 19509231 A DE19509231 A DE 19509231A DE 19509231 A DE19509231 A DE 19509231A DE 19509231 C2 DE19509231 C2 DE 19509231C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- insulating layer
- openings
- metal
- areas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 61
- 238000001465 metallisation Methods 0.000 title claims description 11
- 239000012212 insulator Substances 0.000 title description 15
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 35
- 239000004642 Polyimide Substances 0.000 claims description 12
- 229920001721 polyimide Polymers 0.000 claims description 12
- 238000009413 insulation Methods 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 7
- 238000000608 laser ablation Methods 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- -1 oxygen ions Chemical class 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000003631 wet chemical etching Methods 0.000 claims description 4
- 239000011368 organic material Substances 0.000 claims description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 230000000717 retained effect Effects 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 229910010272 inorganic material Inorganic materials 0.000 claims 2
- 239000011147 inorganic material Substances 0.000 claims 2
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 87
- 239000000463 material Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004372 laser cladding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/486—Via connections through the substrate with or without pins
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Engineering & Computer Science (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren, mit dem auf
einem Isolator eine Metallisierung aufgebracht werden kann
und bei dem gleichzeitig in dem
Isolator Durchgangslöcher geöffnet werden können. Ein solches
Verfahren ist im Bereich der Dünnfilmtechnologie oder der
Halbleitertechnologie einsetzbar, insbesondere zur
Dünnfilmverdrahtung von Mehrschichtkeramiksubstraten.
In der Dünnfilmtechnologie ist es vorteilhaft, auf einem
ebenen Untergrund zu arbeiten. Dadurch lassen sich Fehler
beim Metallisieren, vor allem Kurzschlüsse und Löcher im
Untergrund vermeiden oder zumindest minimieren. Bei rauhem
Untergrund versucht man üblicherweise diese Rauhigkeit durch
Einbringen einer Zwischen- oder Planarisierungslage
abzufangen, bevor der Dünnfilm aufgebracht wird. Diese
Planarisierungslage ist zusätzlich auch als Isolator
verwendbar, um erwünschte und/oder unerwünschte metallische
Rückstände von vorgeschalteten Prozessen auf der Oberfläche
von der nachfolgenden Metallisierungsebene zu isolieren.
Allerdings stellt diese Planarisierungslage zusätzliche
Anforderungen an den Prozeßablauf, da erst einmal die
elektrischen Kontakte zum Untergrund geöffnet werden müssen.
Denkbar sind z. B. Prozesse wie das Zurückpolieren der
Planarisierungslage auf das Niveau der elektrischen Kontakte
des Untergrunds. Da die Metallisierung des Untergrunds dabei
nicht beschädigt werden darf, erweist sich dies als ein sehr
schwieriger Prozess.
Naheliegender ist es daher, Durchgangsöffnungen in den
Isolator zu ätzen und diese metallisch zu füllen. Dies stellt
allerdings wieder sehr hohe Anforderungen an den Ätzprozeß,
da für eine kontinuierliche und verläßliche Metallverbindung
über den Durchgangsöffnungen flache Flanken in den Isolator
zu ätzen sind. Sind aus technischen Gründen nur steile Kanten
im Isolator möglich, so erfordert dies die Metallabscheidung
mit anschließendem Zurückpolieren. Hinzukommt, daß außer den
Zusatzkosten für diesen Zwei-Maskenprozeß (die Bildung von
Durchgangsöffnungen und von Metall-Leitungen), zusätzlicher
Platz für die Justierungs- und Prozeßtoleranzen notwendig
ist, der die aktive Fläche vergrößert und die Ausbeute
verringert.
Entscheidend ist auch die Wahl des Isolatormaterials. So kann
wegen des fehlenden Ätzstops beim reaktiven Ionenätzen mit
Sauerstoffionen im Zwei-Maskenprozeß kein organischer
Isolator wie z. B. Polyimid bei sich anschließenden Ablöse-
oder Lift-Off-Prozessen verwendet werden.
Ein Hochtemperatur Lift-Off-Prozeß für Polyimidstrukturen ist
im IBM Technical Disclosure Bulletin Vol. 23, No. 6, November
1980, Seiten 2293/2294 beschrieben. Ein solcher
Hochtemperatur Lift-Off-Prozeß erfordert das Ätzen in
Sauerstoffplasma und kann daher nicht auf einer ungeschützten
Polyimidoberfläche ausgeführt werden, da das Polyimid durch
diesen Ätzprozeß ebenfalls angegriffen wird. Als Ätzstop wird
daher während des reaktiven Ionenätzens eine dünne
Siliziumnitridschicht verwendet.
K. Prased und E. Perfecto beschrieben in IEEE Transactions on
Components, Packaging and Manufacturing Technology-Part B:
Advanced Packaging, Vol. 17, No. 1, 1994, S. 38 ff. einen
sogenannten Dual Level Metallization (DLM) Prozeß, in dem
zunächst eine Polyimidschicht aufgebracht und ausgehärtet
wird, gefolgt von einer Schicht photosensitiven Polyimids. In
dieser photosensitiven Polyimidschicht werden dann die
Leiterzüge durch Photolithographie definiert und anschließend
die Vias in der darunterliegenden Polyimidschicht durch
Projektionslaserablation unter Verwendung einer
dielektrischen Maske ausgeführt. Es schließt sich eine
Metallisierung durch Sputtern oder Elektroplating an.
Anschließend wird durch mechanisches Planarisieren
überschüssiges Material entfernt und die Leiterzugmerkmale
werden definiert (Fig. 7(a)).
In IEEE Transactions on Components, Hybrids, and
Manufacturing Technology, Vol. 16, No. 8, Dezember 1993, S. 817-821, wird
die Herstellung eines Dünnfilm-Multilayer-Substrats
dargestellt, die folgende Schritte umfaßt: 1) Herstellen von
CCP-Sheets mit hohem thermischem Widerstand, 2) Auflaminieren
von Dünnfilmresisten auf die Kupferfolien und Ausbilden der
Leiterzugmuster durch eine Belichtungs- und
Entwicklungstechnik, 3) Ausbilden der Kupfer-Leiterzugmuster
durch subtraktives Ätzen, 4) Auflaminieren der mit den
Leiterzugmustern versehenen Sheets auf Substrate, 5)
Herstellen der Via-Löcher durch Laserablation unter
Verwendung des mit einem Muster versehenen Kupfers als
Lasermaske, und 6) Metallisieren der Via-Löcher durch
electroless copper plating.
Aufgabe der Erfindung ist es, ein Verfahren bereitzustellen,
bei dem auf einfache und zuverlässige Weise gleichzeitig
Leiterbahnen und elektrische Kontakte hergestellt werden
können.
Diese Aufgabe wird erfindungsgemäß gelöst durch die Merkmale
des Anspruchs 1.
Bereitgestellt wird ein Substrat mit einer ersten und einer
zweiten Isolierschicht auf der Oberfläche des Substrats,
einer Abdeckschicht auf der zweiten Isolierschicht, einer
strukturierten Maskenschicht auf der Abdeckschicht sowie mit
von der Substratrückseite bis an die Substratoberfläche
reichenden und mit Metall gefüllten Durchgangsöffnungen. Die
Maskenschicht ist so strukturiert, daß sie in den Bereichen
über den Durchgangsöffnungen und in den mit einer
Metallschicht zu belegenden Bereichen Öffnungen aufweist.
Die Abdeckschicht wird in den nicht von der strukturierten
Maskenschicht bedeckten Bereichen mittels eines ersten
Ätzprozesses geöffnet. Danach wird die zweite Isolierschicht
in den über den gefüllten Durchgangsöffnungen liegenden
Bereichen unter Verwendung einer dielektrischen Maske
laserablattiert. Anschließend wird gleichzeitig die erste
Islolierschicht in den über den gefüllten Durchgangsöffnungen
liegenden Bereichen und die zweite Isolierschicht in den mit
einer Metallschicht zu belegenden Bereichen mittels eines
zweiten Ätzprozesses geöffnet, wobei die Durchgangsöffnungen
von der ersten Isolierschicht vollständig befreit werden, in
den mit einer Metallschicht zu belegenden Bereichen die zweite
Isolierschicht vollständig entfernt wird und die erste
Isolierschicht auf der Substratoberfläche im wesentlichen
erhalten bleibt.
Dieses Ein-Masken-Verfahren stellt im Vergleich zum bekannten
Zwei-Masken-Verfahren eine wesentliche Verfahrensvereinfachung
dar und gewährleistet, daß in den mit einer Metallschicht zu
belegenden Bereichen der Substratoberfläche diese immer mit
der ersten Isolierschicht bedeckt ist und damit
verfahrensbedingte Ausfälle durch Fehler bei/in der
Metallisierung weitestgehend ausgeschlossen werden und damit
die Zuverlässigkeit des späteren Endprodukts stark erhöht
wird. Ein weiterer Vorteil des Verfahrens besteht darin, daß
die Kanten der zweiten Isolationsschicht steil geätzt werden
können, da die Metall-Leitungen erst dort auf den Isolator
übergehen, wo die äußere Begrenzung der dielektrischen Maske
für das Laserablattieren endet und die erste Isolationsschicht
durch den sich anschließenden Ätzschritt eine flache Kante
hat.
Weitere vorteilhafte Ausgestaltungen sind den Unteransprüchen
zu entnehmen.
Die Erfindung wird nun ausführlich mittels
Ausführungsbeispielen beschrieben unter Bezugnahme auf
Abbildungen, die im einzelnen folgendes darstellen:
Fig. 1A)-D) zeigt die einzelnen Schritte des
erfindungsgemäßen Verfahrens mit einer organischen Schicht als
erster Isolierschicht;
Fig. 2A)-E) zeigt die einzelnen Schritte des
erfindungsgemäßen Verfahrens mit einer anorganischen Schicht
als erster Isolierschicht;
Fig. 3A) zeigt die Umgebung einer Durchgangsöffnung nach dem
Aufbringen einer Metallschicht in der Aufsicht und Fig. 3B)
verdeutlicht dies im Querschnitt und zeigt gleichzeitig
beispielhaft die gute Kantenbedeckung der Isolatorstufe durch
das Metall;
Fig. 4A) und 5A) zeigen jeweils in der Aufsicht und Fig.
4B) und 5B) als Querschnittsbild Beispiele für häufig
auftretende Fabrikationsprobleme, die durch das
erfindungsgemäße Verfahren vermieden werden; in Fig. 4 sind
dies Kurzschlüsse im Bereich von Doppel-Durchgangsöffnungen
und in Fig. 5 sind dies radial- oder C-förmige, mit Metall
gefüllte Risse im Substrat.
Fig. 1A) zeigt ein Substrat 1 mit einer ersten 3 und einer
zweiten 4 Isolierschicht auf der Oberfläche 2 des Substrats 1.
Das Substrat kann aus einem Halbleitermaterial bestehen oder
ein keramisches Material sein wie z. B. Aluminiumoxidkeramik
oder Glaskeramik. Die erste Isolierschicht 3 ist in diesem
Ausführungsbeispiel aus organischem Material hergestellt,
vorzugsweise aus Polyimid, und die zweite Isolierschicht 4
besteht ebenfalls aus organischem Material und vorzugsweise
aus Polyimid.
Über der zweiten Isolierschicht 4 liegt eine Abdeckschicht 5,
die aus Hexamethyldisilazan, Silizium, Siliziumnitrid,
Siliziumoxid oder auch aus einem Metall bestehen kann. Auf der
Abdeckschicht 5 ist eine nach den herkömmlichen
photolithographischen Methoden strukturierte Maskenschicht 6
aufgebracht, die geeigneterweise aus einem Photolack besteht.
Mit Metall gefüllte Durchgangsöffnungen 7 reichen von der
Substratrückseite bis an die Substratoberfläche 2. Im an die
Substratoberfläche 2 angrenzenden Bereich ist das Füllmetall
der Durchgangsöffnungen 7 mit einer aufplattierten
Metallschicht 7a, vorzugsweise einer Nickelschicht, belegt.
Die Maskenschicht 6 ist so strukturiert, daß sie in den
Bereichen über den Durchgangsöffnungen 7 sowie in den später
mit einer Metallschicht zu belegenden Bereichen Öffnungen
aufweist.
Im Substrat 1 sind lochartige 9 und rißartige 10
Fehlerstrukturen angedeutet.
Fig. 1A) zeigt den Zustand nach dem Öffnen der Abdeckschicht
5 in den nicht von der strukturierten Maskenschicht 6
bedeckten Bereichen. Die Abdeckschicht wurde in den
gewünschten Bereichen mittels eines Ätzprozesses entfernt.
Dazu ist ein naßchemisches Ätzverfahren oder ein Ätzen mit
reaktiven Ionen wie z. B. mit CHF3, CF4 oder C12/SF6
gleichermaßen geeignet.
In Fig. 1B) ist dargestellt, wie unter Verwendung einer
dielektrischen Maske durch Laserablattieren der zweiten
Isolierschicht 4 in den über den gefüllten Durchgangsöffnungen
7 liegenden Bereichen und in den mit einer Metallschicht zu
belegenden Bereichen Öffnungen in der zweiten Isolierschicht 4
geschaffen werden. Wie mittels Laserablation Durchgangslöcher
in einer organischen Schicht, z. B. aus Polyimid, hergestellt
werden ist z. B. in IBM Technical Disclosure Bulletin Vol. 26,
No. 7B, December 1983, Seite 3586/3587 oder auch in IBM
Technical Disclosure Bulletin Vol. 28,, No. 5, October 1985,
Seite 2034 beschrieben.
Die Öffnungen der dielektrischen Maske sind deutlich größer
als die Öffnungen der wesentlich genaueren Maske 6, die die zu
schaffenden Öffnungen in den Isolierschichten 3 und 4 über den
Durchgangsöffnungen 7 definiert und justiert. Durch die
relativ dicke Maskenschicht 6 ist jedoch die Abdeckschicht 5
geschützt und kann durch das Laserablattieren nicht zerstört
werden.
In den später mit einer Metallschicht zu belegenden Bereichen
werden die Öffnungen in der zweiten Isolierschicht 4 sogar
noch etwas vergrößert, sodaß sich ein sanfter Winkel im
Kantenbereich der zweiten Isolierschicht 4 einstellt und eine
scharfe Kantenbegrenzung durch die Kante der Abdeckschicht 5
vermieden wird. Somit wird gewährleistet, daß bei der späteren
Metallabscheidung die Isolatorstufe durch das Metall abrißfrei
bedeckt wird.
Nach dem Laserablationsschritt werden durch einen zweiten
Ätzschritt gleichzeitig sowohl die erste Isolierschicht 3 in
den über den gefüllten Durchgangsöffnungen 7 liegenden
Bereichen als auch die zweite Isolierschicht 4 in den mit
einer Metallschicht zu belegenden Bereichen geöffnet. Das
Ergebnis dieses Ätzschritts, der besonders vorteilhaft ein
Ätzen mit reaktiven Sauerstoffionen umfaßt, ist in Fig. 1C)
dargestellt. Die Durchgangsöffnungen 7 wurden vollständig von
der ersten Isolierschicht 3 befreit und in den mit einer
Metallschicht zu belegenden Bereichen wurde die zweite
Isolierschicht 4 vollständig und die erste Isolierschicht 3
auf der Substratoberfläche 2 teilweise entfernt. Ein wichtiges
Ergebnis dieses Ätzschritts ist, daß die erste Isolierschicht
3 auf der Substratoberfläche 2 in den Bereichen, die nicht
direkt mit Metall beschichtet werden sollen, im wesentlichen
erhalten bleibt, auch wenn, um ein vollständiges Entfernen der
ersten Isolierschicht 3 von den Durchgangsöffnungen 7
sicherzustellen, ein leichtes Überätzen beabsichtigt ist. Der
Vorteil des erfindungsgemäßen Verfahrensablaufs liegt im
wesentlichen darin, daß die Öffnungen in den mit Metall zu
belegenden Bereichen an der Substratoberfläche infolge des
Ätzvorsprungs durch das Laserablattieren nur soweit lateral in
die erste Isolationsschicht 3 eindringen, daß noch eine
genügende Schichtdicke des Isolatormaterials über der
Substratoberfläche vorhanden ist, das Material der zweiten
Isolationsschicht 4 aber sicher entfernt wird.
In Fig. 3A) ist die Umgebung einer Durchgangsöffnung 7 nach
dem Aufbringen einer Metallschicht 8 in der Aufsicht und in
Fig. 3B) im Querschnitt dargestellt. Nur der schraffierte
schmale Bereich 2A zwischen der Öffnung der genaueren Maske 6
und der deutlich größeren Öffnung der dielektrischen Maske 6A
wird in der ersten Isolatorschicht 3 ungewollt beim zweiten
Ätzschritt geöffnet. Solche kleinen Bereiche lassen sich durch
geschickte Änderung der Anordnung von Leiterbahn 8 und
Durchgangsöffnung 7 in kritischen Bereichen umgehen. Selbst
Metallreste wie zum Beispiel die in Fig. 5A) in der Aufsicht
und in Fig. 5B) im Querschnitt dargestellten radial- oder C-
förmigen, mit Metall gefüllte Risse 11, 12 im Substrat wirken
in diesen kleinen Bereichen nicht störend, da diese ohnehin
durch die darüber verlaufende Metalleitung 8 kurzgeschlossen
würden. Nur in den Fällen, in denen der Abstand der
Durchgangsöffnung 7 zur nächsten Metallinie 8 den
Differenzabstand 2A zwischen der Öffnung der genaueren Maske 6
und der deutlich größeren Öffnung der dielektrischen Maske 6A
unterschreitet, können die beschriebenen Defekte zu Ausfällen
durch Kurzschlüsse führen. Ein zufälliges Zusammentreffen von
einem Versatz der Maske 6A in bezug auf Maske 6 und den oben
beschriebenen Defekten 11, 12 ist jedoch höchst
unwahrscheinlich.
In Fig. 1D) wurde das Substrat mit Metall 8 bedampft und in
den mit den vorhergehenden Prozeßschritten dafür vorbereiteten
Bereichen auf der Substratoberfläche und auf der ersten
Isolierschicht 3 befindet sich nun eine Metallschicht 8.
In den Fig. 2A)-2E) wird die entsprechende Prozeßsequenz
des erfindungsgemäßen Verfahrens mit einer anorganischen
Schicht als erster Isolierschicht 3 dargestellt. Die
anorganische Schicht kann beispielsweise aus Materialien wie
Siliziumoxid, Siliziumnitrid oder Polysilizium bestehen.
Dies in den Fig. 2A)-2E) gezeigte Verfahren unterscheidet
sich von dem oben beschriebenen Verfahrensablauf dadurch, daß
das Laserablattieren in Fig. 2B) die zweite Isolierschicht 4
in den über den gefüllten Durchgangsöffnungen 7 liegenden
Bereichen nicht vollständig entfernt und der zweite Ätzprozess
in zwei Teilschritten abläuft, deren jeweiliges Teilergebnis
in den Fig. 2C)-2E) dargestellt ist. Im ersten
Teilschritt des zweiten Ätzprozesses wird die zweite
Isolierschicht 4 in den über den gefüllten Durchgangsöffnungen
7 liegenden Bereichen vollständig entfernt, Fig. 2C) und
2D). Im anschließenden zweiten Teilschritt des zweiten
Ätzprozesses wird die zweite Isolierschicht 4 lateral so
zurückgeätzt, daß die Abdeckschicht 5 über die zweite
Isolierschicht 4 überhängt, Fig. 2E).
Der erste Teilätzschritt des zweiten Ätzprozesses ist
bevorzugt ein naßchemisches Ätzen in mehreren Sequenzen oder
ein Ätzen mit reaktiven Ionen in mehreren Schritten. Durch
diese speziellen Ätztechniken, mehrere Naßätzsequenzen oder
Mehrschrittätzen mit reaktiven Ionen, läßt sich der spätere
Übergang der Metallinie 8 auf die Isolationsschicht 3 flach
halten. Der zweite Teilätzschritt des zweiten Ätzprozesses ist
vorzugsweise ein Ätzen mit reaktiven Sauerstoffionen.
Wie in Fig. 2D) angedeutet ist es möglich, daß beim zweiten
Teilätzschritt die Abdeckschicht 5 etwas angegriffen wird.
Durch geeignete aufeinander abgestimmte Wahl des
Isolatormaterials, des Materials für die Abdeckschicht sowie
der Ätzmedien kann dies minimiert werden.
Im Anschluß an die Ätzschritte wird das Substrat ebenso wie im
ersten Ausführungsbeispiel ganzflächig mit Metall bedampft.
Die mit dem erfindungsgemäßen Verfahrensablauf zu erreichende
gute Kantenbedeckung der Isolatorstufe durch das Metall 8 ist
beispielhaft in Fig. 3B) verdeutlicht.
Abschließend werden die aus der ersten 3 und der zweiten 4
Isolierschicht sowie der mit Metall 8 bedampften Abdeckschicht
5 bestehenden nicht mehr benötigten Strukturen von der
Substratoberfläche 2 abgelöst, wobei die Durchgangsöffnungen 7
und die mit einer Metallschicht 8 zu belegenden Bereiche über
der im wesentlichen erhaltenen ersten Isolierschicht 3
vollständig mit Metall 8 bedeckt bleiben.
Dies ist ein großer Vorteil gegenüber den bisher bekannten
Verfahren und trägt ursächlich dazu bei, verfahrensbedingte
Ausfälle durch Fehler bei/in der Metallisierung, wie u. a. die
in Fig. 4A) und 4B) dargestellten Kurzschlüsse im Bereich
von Doppel-Durchgangsöffnungen weitestgehend auszuschließen.
Claims (10)
1. Verfahren zur Herstellung einer Metallisierung auf einem
mit Isolierschichten versehenen Substrat, bei dem
gleichzeitig Leiterbahnen und elektrische Kontakte
hergestellt werden, mit den folgenden Schritten:
- 1. Bereitstellen eines Substrats (1) mit einer ersten (3) und einer zweiten (4) Isolierschicht auf der Oberfläche (2) des Substrats (1), einer Abdeckschicht (5) auf der zweiten Isolierschicht (4), einer strukturierten Maskenschicht (6) auf der Abdeckschicht (5) zum Schutz der Abdeckschicht (5) während eines Laserablattierens der zweiten Isolierschicht (4), so dass die Abdeckschicht (5) nicht zerstört, sondern allenfalls angegriffen werden kann, sowie mit von der Substratrückseite bis an die Substratoberfläche (2) reichenden und mit Metall gefüllten Durchgangsöffnungen (7), wobei die Maskenschicht (6) so strukturiert ist, daß sie in den Bereichen über den Durchgangsöffnungen (7) und in den mit einer Metallschicht zu belegenden Bereichen Öffnungen aufweist;
- 2. Öffnen der Abdeckschicht (5) in den nicht von der strukturierten Maskenschicht (6) bedeckten Bereichen mittels eines ersten Ätzprozesses;
- 3. Laserablattieren der zweiten Isolierschicht (4) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen unter Verwendung einer sich nicht auf dem Substrat (1) befindlichen dielektrischen Maske (6a) und/oder den Öffnungen in der strukturierten Maskenschicht (6) bzw. der Abdeckschicht (5);
- 4. gleichzeitiges Öffnen der ersten Islolierschicht (3) in den über den gefüllten Durchgangsöffnungen (7) liegenden Bereichen und der zweiten Isolierschicht (4) in den mit einer Metallschicht zu belegenden Bereichen mittels eines zweiten Ätzprozesses, wobei die Durchgangsöffnungen (7) von der ersten Isolierschicht (3) vollständig befreit werden, in den mit einer Metallschicht zu belegenden Bereichen die zweite Isolierschicht (4) vollständig entfernt wird und die erste Isolierschicht (3) auf der Substratoberfläche (2) im wesentlichen erhalten bleibt;
- 5. Bedampfen des Substrats (1) mit Metall (8).
2. Verfahren nach Anspruch 1, wobei der erste Ätzprozess ein
Ätzen mit reaktiven Ionen wie CHF3, CF4 oder C12/SF6 oder
naßchemisches Ätzen umfaßt.
3. Verfahren nach Anspruch 1 oder 2, wobei der zweite
Ätzprozess ein Ätzen mit reaktiven Sauerstoffionen ist.
4. Verfahren nach einem der Ansprüche 1 bis 3, wobei die
erste Isolierschicht (3) aus einem organischen Material
besteht und vorzugsweise ein Polyimid ist.
5. Verfahren nach Anspruch 1, wobei das Laserablattieren die
zweite Isolierschicht (4) in den über den gefüllten
Durchgangsöffnungen (7) liegenden Bereichen nicht
vollständig entfernt und wobei der zweite Ätzprozess in
zwei Teilschritten abläuft.
6. Verfahren nach Anspruch 5, wobei im ersten Teilschritt des
zweiten Ätzprozesses die zweite Isolierschicht (4) in den
über den gefüllten Durchgangsöffnungen (7) liegenden
Bereichen vollständig entfernt wird und im zweiten
Teilschritt des zweiten Ätzprozesses die zweite
Isolierschicht (4) lateral so zurückgeätzt wird, daß die
Abdeckschicht (5) über die zweite Isolierschicht (4)
überhängt.
7. Verfahren nach Anspruch 5 oder 6, wobei der erste
Teilschritt des zweiten Ätzprozesses naßchemisches Ätzen
oder ein Ätzen mit reaktiven Ionen in mehreren Schritten
umfaßt und wobei der zweite Teilschritt des zweiten
Ätzprozesses ein Ätzen mit reaktiven Sauerstoffionen ist.
8. Verfahren nach einem der Ansprüche 5 bis 7, wobei die
erste Isolierschicht (3) ein anorganisches Material ist
und das anorganische Material Siliziumoxid,
Siliziumnitrid und Polysilizium umfaßt.
9. Verfahren nach einem der Ansprüche 1 bis 8, wobei die
strukturierte Maskenschicht (6) auf der Abdeckschicht (5)
eine strukturierte Photolackschicht umfaßt und die
Abdeckschicht (5) aus Hexamethyldisilazan, Silizium,
Siliziumnitrid, Siliziumoxid oder einem Metall besteht.
10. Verfahren nach einem der Ansprüche 1 bis 9 mit dem
weiteren Schritt:
- 1. Ablösen der aus der ersten (3) und der zweiten (4) Isolierschicht sowie der mit Metall (8) bedampften Abdeckschicht (5) bestehenden Strukturen von der Substratoberfläche (2), wobei die Durchgangsöffnungen (7) und die mit einer Metallschicht (8) zu belegenden Bereiche über der im wesentlichen erhaltenen ersten Isolierschicht (3) vollständig mit Metall (8) bedeckt bleiben.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19509231A DE19509231C2 (de) | 1995-03-17 | 1995-03-17 | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem |
US08/700,472 US5966633A (en) | 1995-03-17 | 1995-05-23 | Method for providing a metallization layer on an insulating layer and for opening through holes in the said insulating layer using the same mask |
JP8528006A JP3055176B2 (ja) | 1995-03-17 | 1995-05-23 | 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法 |
EP95920869A EP0760161A1 (de) | 1995-03-17 | 1995-05-23 | Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske |
PCT/EP1995/001960 WO1996029729A1 (de) | 1995-03-17 | 1995-05-23 | Verfahren zum aufbringen einer metallisierung auf einem isolator und zum öffnen von durchgangslöchern in diesem mittels derselben maske |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19509231A DE19509231C2 (de) | 1995-03-17 | 1995-03-17 | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19509231A1 DE19509231A1 (de) | 1996-09-19 |
DE19509231C2 true DE19509231C2 (de) | 2000-02-17 |
Family
ID=7756654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19509231A Expired - Fee Related DE19509231C2 (de) | 1995-03-17 | 1995-03-17 | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem |
Country Status (5)
Country | Link |
---|---|
US (1) | US5966633A (de) |
EP (1) | EP0760161A1 (de) |
JP (1) | JP3055176B2 (de) |
DE (1) | DE19509231C2 (de) |
WO (1) | WO1996029729A1 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19646970A1 (de) * | 1996-11-14 | 1998-05-20 | Iris Bohnet | Verfahren zur Bildung einer elektrischen Verbindung bei Multi-Layer-Leiterplatten und Verfahren zur Herstellung einer solchen |
US6259148B1 (en) * | 1998-08-13 | 2001-07-10 | International Business Machines Corporation | Modular high frequency integrated circuit structure |
US6512198B2 (en) | 2001-05-15 | 2003-01-28 | Lexmark International, Inc | Removal of debris from laser ablated nozzle plates |
DE50205841D1 (de) | 2001-11-02 | 2006-04-20 | Atmel Germany Gmbh | Verfahren zum offnen eines kunststoffgehauses einer elektronischen baugruppe |
DE10154017A1 (de) * | 2001-11-02 | 2003-05-15 | Atmel Germany Gmbh | Verfahren zum Schutz einer kunststoffgehäusten elektronischen Baugruppe |
TW200746534A (en) * | 2006-06-06 | 2007-12-16 | Univ Yuan Ze | Manufacturing method of fuel cell having integrated catalyst layer and micro-sensor |
US8187795B2 (en) * | 2008-12-09 | 2012-05-29 | The Board Of Trustees Of The University Of Illinois | Patterning methods for stretchable structures |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4904506A (en) * | 1986-01-03 | 1990-02-27 | International Business Machines Corporation | Copper deposition from electroless plating bath |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4720470A (en) * | 1983-12-15 | 1988-01-19 | Laserpath Corporation | Method of making electrical circuitry |
FR2598256B1 (fr) * | 1986-04-30 | 1988-07-08 | Thomson Csf | Procede de gravure seche selective de couches de materiaux semi-conducteurs iii-v, et transistor obtenu par ce procede. |
IT1191977B (it) * | 1986-06-30 | 1988-03-31 | Selenia Ind Elettroniche | Tecnica per allineare con fotolitografia convenzionale una struttura sul retro di un campione con alta precisione di registrazione |
US4807022A (en) * | 1987-05-01 | 1989-02-21 | Raytheon Company | Simultaneous formation of via hole and tub structures for GaAs monolithic microwave integrated circuits |
US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
US5111278A (en) * | 1991-03-27 | 1992-05-05 | Eichelberger Charles W | Three-dimensional multichip module systems |
EP0536431B1 (de) * | 1991-10-07 | 1994-11-30 | Siemens Aktiengesellschaft | Laserbearbeitungsverfahren für einen Dünnschichtaufbau |
US5391516A (en) * | 1991-10-10 | 1995-02-21 | Martin Marietta Corp. | Method for enhancement of semiconductor device contact pads |
US5304511A (en) * | 1992-09-29 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Production method of T-shaped gate electrode in semiconductor device |
US5374792A (en) * | 1993-01-04 | 1994-12-20 | General Electric Company | Micromechanical moving structures including multiple contact switching system |
US5426072A (en) * | 1993-01-21 | 1995-06-20 | Hughes Aircraft Company | Process of manufacturing a three dimensional integrated circuit from stacked SOI wafers using a temporary silicon substrate |
US5462897A (en) * | 1993-02-01 | 1995-10-31 | International Business Machines Corporation | Method for forming a thin film layer |
US5518956A (en) * | 1993-09-02 | 1996-05-21 | General Electric Company | Method of isolating vertical shorts in an electronic array using laser ablation |
US5524339A (en) * | 1994-09-19 | 1996-06-11 | Martin Marietta Corporation | Method for protecting gallium arsenide mmic air bridge structures |
WO1996019829A1 (en) * | 1994-12-22 | 1996-06-27 | Pace Benedict G | Device for superheating steam |
US5616524A (en) * | 1995-12-22 | 1997-04-01 | General Electric Company | Repair method for low noise metal lines in thin film imager devices |
-
1995
- 1995-03-17 DE DE19509231A patent/DE19509231C2/de not_active Expired - Fee Related
- 1995-05-23 US US08/700,472 patent/US5966633A/en not_active Expired - Fee Related
- 1995-05-23 EP EP95920869A patent/EP0760161A1/de not_active Withdrawn
- 1995-05-23 JP JP8528006A patent/JP3055176B2/ja not_active Expired - Lifetime
- 1995-05-23 WO PCT/EP1995/001960 patent/WO1996029729A1/de not_active Application Discontinuation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4904506A (en) * | 1986-01-03 | 1990-02-27 | International Business Machines Corporation | Copper deposition from electroless plating bath |
Non-Patent Citations (4)
Title |
---|
GUZZO, E.E. and PRESTON, J.S.: Laser Ablation as a Processing Technique for Metallic and Polymer Layered Structures. In: IEEE Transactions on Semiconductor Manufacturing, Vol. 7, No. 1, Feb. 1994, pp. 73-78 * |
MIURA, Osamu et.al.: Fabrication of Thin-Film Multilayer Substrate Using Copper Clad Polyimide Sheets. In: IEEE Transactions on Components, Hybrids, and Manufacturing Technology, Vol. 16, No. 8, Dec. 1993, pp. 817-821 * |
PRASAD, Keshav and PERFECTO, E.: Multilevel Thin Film Packaging: Applications and Processes for High Performance Systems. In: IEEE Transactions on Components, Hybrids, and Manufacturing Techno- logy - Part B: Advanced Packaging, Vol. 17, No. 1,Feb. 1994, pp. 38-49 * |
SCHILTZ, A.: A Review of Planar Techniques for Multichip Modules. In: IEEE Transactions on Components, Hybrids, and Manufacturing Technology,Vol. 15, No. 2, April 1992, pp. 236-244 * |
Also Published As
Publication number | Publication date |
---|---|
WO1996029729A1 (de) | 1996-09-26 |
EP0760161A1 (de) | 1997-03-05 |
DE19509231A1 (de) | 1996-09-19 |
JP3055176B2 (ja) | 2000-06-26 |
US5966633A (en) | 1999-10-12 |
JPH09511875A (ja) | 1997-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19808990C2 (de) | Dünnschichttransistor und Herstellungsverfahren dafür | |
DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
DE2709986C2 (de) | Verfahren zum Herstellen einer koplanaren Schichtstruktur | |
DE3117950C2 (de) | ||
DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
EP0002185A1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE69133409T2 (de) | Verfahren zur Herstellung von Mehrschichtstrukturen | |
DE2746778A1 (de) | Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen | |
DE2346565A1 (de) | Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen | |
DE2709933C2 (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten | |
DE3933965C2 (de) | ||
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
DE2723944A1 (de) | Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung | |
DE2713532A1 (de) | Verfahren zur herstellung von ober- und unterhalb einer erdungsebene, die sich auf einer seite eines substrats befindet, verlaufenden verdrahtungen | |
DE3803511C2 (de) | ||
DE19509231C2 (de) | Verfahren zum Aufbringen einer Metallisierung auf einem Isolator und zum Öffnen von Durchgangslöchern in diesem | |
CH693158A5 (de) | Verfahren zur Herstellung metallischer Mikrostrukturen. | |
DE3638799A1 (de) | Verfahren zum elektrischen miteinanderverbinden von leitern auf einem substrat sowie dafuer geeignetes substrat | |
EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
EP0177845A1 (de) | Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung | |
EP0103690B1 (de) | Verfahren zum Herstellen einer Isolierschicht zwischen Metallisierungsebenen von integrierten Halbleiterschaltungen | |
DE3128982C2 (de) | Verfahren zur Herstellung mindestens eines Josephson-Tunnelelementes | |
DE4437963C2 (de) | Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung | |
DE19750896A1 (de) | Halbleitereinrichtung mit einer leitenden Schicht und Herstellungsverfahren derselben |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |