DE10159216C2 - Halbleiterchip mit Standardzellen, sowie Verfahren und Vorrichtung zur Herstellung des Halbleiterchips - Google Patents

Description

Die Erfindung betrifft einen Halbleiterchip, sowie ein Ver­ fahren zur Herstellung des Halbleiterchips unter Verwendung von Standardzellen.

Für eine Beschleunigung beim Entwurf eines Halbleiterchips werden Standardzellen verwendet. Diese Standardzellen sind beispielsweise Gatter, Schieberegister oder andere digitale oder analoge Bausteine, die aus einzelnen integrierten Bauelementen, wie Transistoren, Dioden oder Widerständen gebildet werden und in der Regel eine oder mehrere standardisierte Funktionen zur. Verfügung stellen.

Die Standardzellen werden gewöhnlicherweise in mehreren zu­ einander benachbarten Reihen angeordnet. Die Standardzellen einer Reihe werden mittels entlang der Reihe angeordneten Bahnen mit Strom versorgt. Je nach Anzahl der innerhalb der Reihe benötigten Spannungen oder Strömen erstrecken sich zwei beziehungsweise weitere Bahnen zur Stromversorgung entlang der Reihen. Die zugehörigen Stromversorgungsbahnen jeder Reihe sind miteinander und weiteren Elementen oder An­ schlüssen des Halbleiterchips verbunden.

Zudem sind üblicherweise weitere Bahnen insbesondere zur Übertragung von analogen oder digitalen Signalen zwischen den Standardzellen oder zu Anschlüssen des Halbleiterchips vor­ gesehen. Die Bahnen sind in einer oder in der Regel in mehreren sogenannten Metallisierungsebenen angeordnet. Diese Verdrahtungsebenen sind neben metallischen Verbindungen auch zur Anordnung von optischen Bahnen, insbesondere optischen Leitern nutzbar. Eine herkömmliche Anordnung von Stan­ dardzellen wird z. B. in der US 5 468 977 A beschrieben.

Um die Bahnen optimal anzuordnen, wird ein sogenanntes Routerprogramm verwendet, das die Eingänge und Ausgänge der Standardzellen untereinander und mit Anschlüssen des Halb­ leiterchips verbindet. Anschließend wird die jeweilige Position beziehungsweise der Verlauf der einzelnen Bahnen entflochten, um eine möglichst dichte Anordnung der Standard­ zellen, beziehungsweise der Bahnen und eine möglichst kurze Signalverzögerung zu ermöglichen. Neben dieser bekannten Anordnung von Standardzellen und deren Verdrahtung sind selbstverständlich weitere Anordnungsvorschriften, beispiels­ weise eine vertikale oder funktionsbezogene Anordnung, beispielsweise zur Trennung eines digitalen und eines analogen Bereiches eines ASICs oder dergleichen denkbar.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen Halbleiterchip zu schaffen, der eine Verdichtung der Bahnen ermöglicht, ohne die Anzahl der Verdrahtungsebenen zu erhöhen.

Diese Aufgabe wird erfindungsgemäß durch einen Halbleiterchip mit den Merkmalen des Anspruchs 1, sowie durch ein Verfahren zur Herstellung des Halbleiterchips mit den Merkmalen des Patentanspruchs 6 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Erfindungsgemäss sind die Bahnen zur Stromversorgung der Standardzellen mindestens einer Reihe von Standardzellen so verkürzt, dass die Bahnen im Bereich einer Standardzelle am Rand der Reihe enden. Durch diese Verkürzung entsteht Raum für zusätzliche Elemente des integrierten Halbleiterchips. Insbesondere wird dieser Raum für weitere Verdrahtungen von Standardzellen genutzt, alternativ können in diesem entstandenen Raum auch Kapazität oder Induktivitäten integriert werden.

Dabei grenzt an diese Enden der Bahnen zur Stromversorgung ein Bereich an, in dem eine oder mehrere Signalbahnen angeordnet sind. Diese Signalbahnen sind in diesem Bereich erfindungsgemäß auch in der Verdrahtungsebene der Stromversorgungsbahnen angeordnet, so dass auch Verdrahtungen mittels der Signalbahnen quer zur Richtung der Reihen in diesen Bereichen ermöglicht wird. Die Signalbahnen dienen zur Übertragung von Signalen zwischen den Standardzellen oder den Anschlüssen des Halbleiterchips.

Die Stromversorgungsbahnen werden vorzugsweise derart ver­ kürzt, dass unter einer Einbeziehung von Prozessschwankungen die Standardzellen am Rand der Reihe sicher mit Strom versorgt werden, indem ein Überlappungsbereich zwischen den Stromversorgungsanschlüssen der Standardzelle und den Bahnen zur Stromversorgung vorgesehen ist. Hierzu enden in einer vorteilhaften Weiterbildung der Erfindung die Bahnen innerhalb der Standardzelle am Rand der Reihe.

Um diese Berechnung zu vereinfachen und eine Stromversorgung unter schlechteren Bedingungen sicherzustellen, können in einer alternativen Ausgestaltung der Erfindung die gekürzten Bahnen zur Stromversorgung über den Rand der äußeren Standardzelle einer Reihe um einen Toleranzausgleichsbereich von einigen µm hinausragen.

Ist der Entwurf des Halbleiterchips flexibel gestaltet, dass nicht die Dichte der Anordnung der Standardzellen maßgeblich ist, wie beispielsweise bei der Integration besonders störsicherer Analogschaltkreise, sind in einer alternativen Ausgestaltung der Erfindung die Standardzellen innerhalb einer Reihe zu einer oder mehreren korrespondierenden Standardzellen einer anderen Reihe positioniert, um die Bahnen zur Übertragung von zeitkritischen Signalen zwischen diesen Standardzellen zu verkürzen.

Ist dem entgegen eine besonders dichte Anordnung der Standardzellen wünschenswert, oder es stehen nur wenige, beispielsweise 2 Verdrahtungsebenen zur Verfügung sind in einer vorteilhaften Weiterbildung der Erfindung die Standardzellen innerhalb einer Reihe derart zueinander benachbart angeordnet, dass Zwischenräume zwischen den Standardzellen reduziert sind.

In einem Verfahren zur Herstellung eines zuvor beschriebenen Halbleiterchips werden Standardzellen in mehreren, zueinander benachbarten Reihen angeordnet und jede Standardzelle durch mehrere Bahnen zur Verbindung mit anderen Elementen des Halb­ leiterchips und/oder Anschlüssen des Halbleiterchips verbun­ den. Bahnen zur Stromversorgung werden bevorzugt entlang der Reihe der Standardzellen angeordnet und versorgen jeweils die Standardzellen einer Reihe mit Strom beziehungsweise unter­ schiedlichen Versorgungsspannungen.

Ein Stromversorgungsbereich zumindest einer der äußeren Standardzellen der Reihe wird ermittelt, indem insbesondere die Position der Stromversorgungsanschlüsse, also die Verbin­ dungspunkte zu den Einzelelementen der Standardzelle, wie Transistoren, Dioden oder dergleichen bestimmt wird. Nach­ folgend wird eine Anordnung von den Bahnen zur Stromversor­ gung bis zur diesem Stromversorgungsbereich der Standardzelle bestimmt, so dass die Stromversorgungsanschlüsse zu den Bahnen zur Stromversorgung positioniert sind und eine sichere Stromversorgung gewährleisten. Hierzu endet in einer Ausge­ staltung der Erfindung der Stromversorgungsbereich innerhalb der äußeren Standardzelle der Reihe.

Um das Verfahren rechentechnisch zu vereinfachen wird in einer vorteilhaften Weiterbildung des Verfahrens der äußere Rand der Standardzelle bestimmt und der gesamte Bereich der Standardzelle als der Stromversorgungsbereich definiert, so dass der Stromversorgungsbereich am äußeren Rand der äußeren Standardzelle der Reihe endet. Der Randbereich der Standardzelle lässt sich hierzu besonders einfach bestimmen.

Ein vorteilhafte Ausgestaltung der Erfindung sieht vor, dass ein Bereich zur Stromversorgung bis zur äußeren Standardzelle der Reihe ermittelt wird, indem jede Standardzelle der aktuellen Reihe mit einer äußeren Maximalposition verglichen wird. Der Anfangswert der Maximalposition wird zu Beginn vorzugsweise im mittleren Bereich der Reihe vorgegeben. Für den Vergleich werden die Koordinaten der aktuellen Standardzelle in Richtung der Reihenlänge mit der Koordinate der Maximalposition in derselben Richtung verglichen.

Bei einer Überschreitung der äußeren Maximalposition durch den Stromversorgungsbereich der aktuellen Standardzelle, insbesondere wenn die Koordinaten dieser Standardzellen die Koordinate der Maximalposition überschreiten, wird die Maximalposition auf den Stromversorgungsbereich dieser Standardzelle neu festgelegt. Zur Festlegung wird beispielsweise die Koordinate der Maximalposition gleich der äußeren Koordinate dieser Standardzelle gesetzt.

Nach dem letzten Vergleich der aktuellen Reihe wird der Bereich zur Stromversorgung dieser aktuellen Reihe bis zum letzten Maximalwert gesetzt wird, so dass die Stromversorgungsbahnen bis zu dieser Koordinate des letzten Maximalwertes reichen.

Ist der Stromversorgungsbereich der äußeren Standardzelle der Reihe bestimmt wird dieser vorzugsweise abgespeichert oder in sonstiger Weise zur weiteren Auswertung zur Verfügung gestellt. Der an den Stromversorgungsbereich angrenzende Bereich kann nachfolgend bestimmt und als Platzhalter für eine nachfolgende Verdrahtung (Routing) verwendet werden. In einer vorteilhaften Ausgestaltung des Verfahrens wird in diesem Bereich in der Verdrahtungsebene der Bahnen zur Strom­ versorgung die Anordnung von Signalbahnen zur Übertragung von Signalen zu anderen Elementen des Halbleiterchips und/oder Anschlüssen des Halbleiterchips bestimmt.

Als Mittel zur Durchführung dieses Verfahrens wird beispiels­ weise eine geeignete Software oder eine für eine Anordnung der Verdrahtung spezialisierte Hardware verwendet. Die Soft­ ware und die Hardware können auch in ein Gesamtsystem inte­ griert sein, dass die Herstellung von Zwischenprodukten, beispielsweise von Belichtungsmasken mit den erfindungs­ gemäßen Strukturen ermöglicht.

Die Erfindung wird nachfolgend unter Bezugnahme auf die Figuren der Zeichnungen an mehreren Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1 eine Darstellung eines Halbleiterchips mit in Reihen angeordneten Standardzellen gemäß des Standes der Technik,

Fig. 1a eine Detaildarstellung der Fig. 1,

Fig. 2 eine Darstellung eines Halbleiterchips mit erfindungsgemäß modifizierten Reihen,

Fig. 2a eine Detaildarstellung der Fig. 2,

Fig. 3 eine schematische Darstellung eines Teils eines Verfahrensablaufs zur Verdrahtung eines Halbleiterchips.

In den Fig. 1 und 1a sind Standardzellen in einer Struktur eines Halbleiterchips gemäß des Standes der Technik dargestellt.

In diesem Beispiel sind vier Spalten 11, 12, 13, 14 vorgesehen, die mehrere Reihen 21 bis 215 mit Standardzellen 511, 512, 513, 514 usw. aufweisen. Diese Standardzellen 511, etc. sind beispielsweise Gatter, Schieberegister oder andere digitale oder analoge Bausteine, die standardmäßig vordefiniert sind. Diese Vordefinition gibt an, wie einzelne integrierte Bauelemente, wie Transistoren, Dioden oder Widerstände verschaltet sind.

Durch diese Zellenstruktur sind die äußeren Abmaße der jeweiligen Standardzelle fest vorgegeben, können für unterschiedliche Standardzellen 511, 512 etc. jedoch, wie die Darstellung der Standardzellen 511 und 512 der Fig. 1a zeigt, in der Breite wesentlich voneinander abweichen. Diese Standardzellen 511, etc. stellen in der Regel eine oder mehrere standardisierte Funktionen zur Verfügung. In diesem Beispiel ist die Höhe der Standardzellen 511 etc., ebenfalls fest vorgegeben, so dass die Höhe innerhalb einer Reihe 21, etc. nicht variiert.

Die Standardzellen 511 bis 514 und 521 bis 523 einer Reihe 21 bzw. 22 sind mittels Stromversorgungsbahnen 421+, 421-, 422+ und 422- usw. mit Anschlüssen oder Funktionseinheiten des Halbleiterchips zur Versorgung der jeweiligen Standardzelle 511, etc. mit der nötigen Energie verbunden. Hierzu werden die Stromversorgungsbahnen 421+, 421-, 422+ und 422- usw. aller Reihen 21 bzw. 22 usw. einer Spalte 11, 12, 13, 14 mit Spaltenversorgungsbahnen 414 über Kontaktbereiche 41421- (pin through) verbunden, die vorzugsweise in der Mitte der Reihen 21, etc. über die gesamte Höhe der jeweiligen Spalte 14, etc. angeordnet sind.

Für Signalübertragungen oder zur Verbindung von Potentialen sind Bahnen 50 innerhalb einer Standardzelle 513 etc. vorgesehen, die einzelne Bauelemente, wie das Gate eines Transistors und eine Diode, etc. einer Standardzelle 513 miteinander verbinden. Weiterhin werden die Standardzellen 513 etc. untereinander oder mit Anschlüssen des Halbleiter­ chips verbunden. Für diese Verbindungen werden Signalbahnen verwendet, die wie die übrigen Bahnen durch Metallbahnen innerhalb einer oder mehrerer Metallisierungsebenen gebildet werden.

Zwischen den horizontal in Zeilenform ausgerichteten Reihen 21, etc. sind Abstandsbereiche 2122 zwischen den Standard­ zellen 51 etc. zweier Reihen 21, 22 vorgesehen, die für eine horizontale Verdrahtung genutzt werden können.

Zwischen den einzelnen Spalten 11 bis 14 sind vertikale Verdrahtungskanäle 112, 123, 134 vorgesehen, innerhalb derer keine Standardzellen angeordnet sind. Die Verdrahtungskanäle 112, 123, 134 werden für eine vertikale Verdrahtung genutzt, um Standardzellen 511, etc. unterschiedlicher Reihen und/oder Spalten miteinander zu verbinden, um Signale zu übertragen oder Potentiale oder beispielsweise Steueranschlüssen zwischen diesen Standardzellen miteinander zu verbinden.

Erfindungsgemäß wird, wie in Fig. 2 dargestellt, die Breite der Reihen 21' bis 216' der Spalten 11' bis 14' wesentlich verringert. Durch diese Verringerung der Breite der Reihen 21' bis 216' werden die Verdrahtungskanäle 112', 123', 134' wesentlich verbreitert, so dass eine Anzahl von vertikalen Verbindungen innerhalb dieser Verdrahtungskanäle 112', 123', 134' erhöht werden kann.

Hierzu sind in dem über die äußere Standardzelle 521 hinaus­ reichenden Bereich 220, wie er in Fig. 1a dargestellt ist, die Bahnen zur Stromversorgung 422+ und 422- verkürzt. Eine derartige Verkürzung ist in der Fig. 2a dargestellt. Der Verdrahtungskanal 112' zwischen den Spalten 11' und 12' ist dadurch zumindest zeilenweise verbreitert, dass die über die äußere Standardzelle hinausragenden Bereiche 270', 280' der Reihen 27' und 28' keine Stromversorgungsbahnen 427+', 427-' 428+' und 428-' aufweisen. Diese Bereiche können folglich für eine vertikale oder auch horizontale Verdrahtung zusätzlich genutzt werden.

Zusätzlich werden in einer nicht dargestellten Ausführungs­ form die in Fig. 1a dargestellten Bereiche 221, 222 zwischen den Standardzellen 522, 523, etc. verkürzt, indem die Standardzellen 522, 523, etc. zueinander benachbart angeordnet werden. Dies ist insbesondere dann vorteilhaft, wenn eine in bestimmten Bereichen flexible Positionierung der Standard­ zellen 522, 523, etc. möglich ist, so dass die Verdrahtung (Routing) hiervon nur unwesentlich beeinflusst wird.

Fig. 3 zeigt eine schematische Darstellung eines Teils eines Verfahrensablaufs zur Verdrahtung eines Halbleiterchips. Nach dem Start des Ablaufs werden in Schritt 1 die Eckpunkte der aktuellen Standardzellreihe ermittelt. Zusätzlich wird für diese Reihe die linke Maximalposition und die rechte Maximal­ position auf die Mitte der Standardzellreihe als Anfangswert gesetzt. Jede Standardzelle SZ wird in Schritt 2 mit diesen Eckpunkten verglichen, um zu bestimmen, ob diese aktuelle Standardzelle SZ sich innerhalb der aktuellen Reihe befindet und ob diese aktuelle Standardzelle SZ eine äußere Standard­ zelle SZ der Reihe ist.

Im Schritt 2a wird hierzu anhand eines Vergleiches von x-Koordinaten und y-Koordinaten überprüft, ob die aktuelle Standardzelle SZ in der aktuellen Reihe sich befindet. Ist dies nicht der Fall wird eine weitere Standardzelle SZ mit den Eckpunkten verglichen. Hierzu weist der Verfahrensablauf vorzugsweise eine Schleife für alle zu vergleichenden Standardzellen SZ auf.

Befindet sich die aktuelle Standardzelle SZ innerhalb der aktuellen Reihe, wird nachfolgend in Schritt 2b eine linke Ecke der aktuellen Standardzelle SZ mit der aktuellen Maximalposition der Reihe verglichen. Liegt die linke untere Ecke weiter links als die linke Maximalposition wird in Schritt 2c die linke Maximalposition auf den linken x-Wert der aktuellen Standardzelle SZ gesetzt. In den Schritten 2d und 2e erfolgen die zu den Schritten 2b und 2c analogen Schritte für die rechte Maximalposition. Nachfolgend wird gemäß der Schleife eine weitere Standardzelle SZ verglichen, bis zumindest alle für diese Reihe relevanten Koordinaten von Standardzellen SZ ausgewertet wurden.

Anschließend werden in Schritt 3 die Abschnitte der Standard­ zellreihen zwischen dem linken Rand der Reihe und der linken Maximalposition, sowie zwischen dem rechten Rand der Reihe und der rechten Maximalposition gelöscht. Dieser Teil des Verfahrensablaufs der Schritte 1 bis 3 wird für alle Standardzellreihen mittels einer weiteren Schleife durch­ geführt.

Abweichend von diesem Ausführungsbeispiel sind auch andere iterative Verfahren denkbar, die die Verkürzung der Stromver­ sorgungsbahnen bis zur ersten (äußeren) Standardzelle berechnen.

Die Erfindung beschränkt sich in ihrer Ausführung nicht auf die vorstehend angegebenen bevorzugten Ausführungsbeispiele. Vielmehr ist eine Anzahl von Varianten denkbar, die von dem erfindungsgemäßen Halbleiterchip oder dem Verfahren zur Her­ stellung auch bei grundsätzlich anders gearteten Ausführun­ gen, beispielsweise einer neuen Anordnung von Standardzellen, Gebrauch machen.

Bezugszeichenliste

11

,

11

',

12

,

12

',

13

,

13

',

14

,

14

' Spalten mit mehreren Reihen

21

bis

216

,

21

' bis

216

' Reihen mit Standardzellen

112

,

123

,

134

,

112

',

123

',

134

' Vertikale Verdrahtungs-Kanäle ohne Standardzellen

2122

Horizontale Verdrahtungs-Kanäle zwischen Standardzellreihen

511

,

512

,

513

,

514

,

521

,

522

,

523

,

571

',

572

',

573

',

574

',

581

',

582

',

583

', SZ Standardzellen

50

Verdrahtung innerhalb einer Standardzelle

414

,

421

+,

421

-,

422

+,

422

-,

427

+',

427

-',

428

+',

428

-',

412

' Bahnen zur Stromversorgung der Standardzellen

41421

- Verbindungsbereiche (pin through)

220

Randbereich einer Reihe mit Stromversorgungsbahnen

221

,

222

Zwischenbereiche zwischen Standardzellen mit Stromversorgungsbereichen

270

',

280

' Verbreiterungsbereiche der vertikalen Verdrahtungs-Kanäle

Claims (11)

1. Halbleiterchip mit Standardzellen (571', 572', 573', 574', 581', 582', 583'), die in mehreren, zueinander benachbarten Reihen (26', 27', 28', 29') angeordnet sind, wobei die Standardzellen (571', 572', 573', 574', 581', 582', 583') durch mehrere Bahnen (427+', 427-', 428+', 428-') zur Verbindung mit anderen Elementen des Halbleiterchips und/oder Anschlüssen des Halbleiterchips verbunden sind, wobei die Bahnen (427+', 427-', 428+', 428-') zur Stromversorgung der Standardzellen (571', 572', 573', 574', 581', 582', 583') mindestens einer Reihe (26', 27', 28', 29') von Standardzellen (571', 572', 573', 574', 581', 582', 583') so verkürzt sind, dass die Bahnen (427+', 427-', 428+', 428-') im Bereich einer Standardzelle (571', 581') am Rand der Reihe (26', 27', 28', 29') enden, dadurch gekennzeichnet, dass am an die Enden der Bahnen (427+', 427-', 428+', 428-') zur Stromversorgung angrenzenden Bereich zumindest in einer Verdrahtungsebene der Bahnen (427+', 427-', 428+', 428-') zur Stromversorgung eine oder mehrere Signalbahnen angeordnet sind, die zur Übertragung von Signalen zwischen den Standardzellen (571', 572', 573', 574', 581', 582', 583') oder den Anschlüssen des Halbleiterchips dienen.

2. Halbleiterchip nach Anspruch 1, dadurch gekennzeichnet, dass die Bahnen (427+', 427-', 428+', 428-') innerhalb der Standardzelle (571', 572', 573', 574', 581', 582', 583') am Rand der Reihe enden.

3. Halbleiterchip nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass in diesen Bereichen eine oder mehrere Signalbahnen mit einem Verlauf zumindest abschnittsweise senkrecht zur Reihe der Standardzellen (571', 572', 573', 574', 581', 582', 583') angeordnet sind.

4. Halbleiterchip nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Standardzellen (571', 572', 573', 574', 581', 582', 583') innerhalb einer Reihe zu einer oder mehreren korrespondierendenn (571', 572', 573', 574', 581', 582', 583') einer anderen Reihe positioniert sind, um die Bahnen (427+', 427-', 428+', 428-') zur Übertragung von zeitkritischen Signalen zwischen diesen Standardzellen (571', 572', 573', 574', 581', 582', 583') zu verkürzen.

5. Halbleiterchip nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Standardzellen (571', 572', 573', 574', 581', 582', 583') innerhalb einer Reihe zueinander benachbart sind, um Zwischenräume zwischen den Standardzellen (571', 572', 573', 574', 581', 582', 583') zur reduzieren.

6. Verfahren zur Herstellung eines Halbleiterchips, wobei Standardzellen (SZ, 571', 572', 573', 574', 581', 582', 583') innerhalb mehrerer, zueinander benachbarter Reihen (26', 27', 28', 29') angeordnet werden, und jede Standardzelle (SZ, 571', 572', 573', 574', 581', 582', 583') durch mehrere Bahnen (427+', 427-', 428+', 428-') zur Verbindung mit anderen Elementen des Halbleiterchips und/oder Anschlüssen des Halbleiterchips verbunden wird, wobei ein Stromversorgungsbereich zumindest einer der äußeren Standardzellen (SZ, 571', 581') der jeweiligen Reihe (26', 27', 28', 29') ermittelt wird, und eine Anordnung von Bahnen (427+', 427-', 428+', 428-') zur Stromversorgung bis zur diesem Stromversorgungsbereich der Standardzelle (SZ, 571', 581') bestimmt wird, dadurch gekennzeichnet, dass in der Verdrahtungsebene der Bahnen (427+', 427-', 428+', 428-') zur Stromversorgung in dem an den Stromversorgungsbereich angrenzenden Bereich die Anordnung von Signalbahnen zur Übertragung von Signalen zu anderen Elementen des Halbleiterchips und/oder Anschlüssen des Halbleiterchips bestimmt wird.

7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass der Stromversorgungsbereich am äußeren Rand der äußeren Standardzelle der Reihe endet.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Stromversorgungsbereich innerhalb der äußeren Standardzelle der Reihe endet.

9. Verfahren nach einem der Ansprüche 6 bis 8, dadurch gekennzeichnet, dass
ein Bereich zur Stromversorgung bis zur äußeren Standardzelle der Reihe ermittelt wird, indem
jede Standardzelle der aktuellen Reihe mit einer äußeren Maximalposition verglichen wird,
bei einer Überschreitung der äußeren Maximalposition durch den Stromversorgungsbereich der aktuellen Standardzelle die Maximalposition auf den Stromversorgungsbereich dieser Standardzelle neu festgelegt wird, und
nach dem letzten Vergleich einer aktuellen Reihe der Bereich zur Stromversorgung dieser aktuellen Reihe bis zur letzten Maximalposition gesetzt wird.

10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch gekennzeichnet, dass in der Verdrahtungsebene der Bahnen (427+', 427-', 428+', 428-') zur Stromversorgung in dem an den Stromversorgungsbereich angrenzenden Bereich die Anordnung von Signalbahnen zur Übertragung von Signalen zu anderen Elementen des Halbleiterchips und/oder Anschlüssen des Halbleiterchips bestimmt wird.

11. Verfahren nach einem der Ansprüche 6 bis 10, dadurch gekennzeichnet, dass die Standardzellen einer Reihe zueinander benachbart angeordnet werden, um Zwischenräume zwischen den Standardzellen zu reduzieren.