DE10153609A1 - Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips - Google Patents

Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Info

Publication number
DE10153609A1
DE10153609A1 DE10153609A DE10153609A DE10153609A1 DE 10153609 A1 DE10153609 A1 DE 10153609A1 DE 10153609 A DE10153609 A DE 10153609A DE 10153609 A DE10153609 A DE 10153609A DE 10153609 A1 DE10153609 A1 DE 10153609A1
Authority
DE
Germany
Prior art keywords
chip
chips
rewiring
chip arrangement
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10153609A
Other languages
English (en)
Other versions
DE10153609C2 (de
Inventor
Harry Hedler
Thorsten Meyer
Gerd Frankowsky
Roland Irsigler
Barbara Vasquez
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10153609A priority Critical patent/DE10153609C2/de
Priority to DE10164800A priority patent/DE10164800B4/de
Priority claimed from DE10164800A external-priority patent/DE10164800B4/de
Priority to US10/285,924 priority patent/US6714418B2/en
Publication of DE10153609A1 publication Critical patent/DE10153609A1/de
Application granted granted Critical
Publication of DE10153609C2 publication Critical patent/DE10153609C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips, das auf einem Bauelementträger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Bauelementträger kontaktierbar ist, mit folgenden Schritten: DOLLAR A a) Erzeugen einer ersten ebenen Chipanordnung durch zueinander beabstandetes Anordnen von funktionstüchtigen Chips in einem Raster und Verfüllen zumindest der Abstände zwischen den Chips mit einem Füllmittel zur Bildung eines die Chips fixierenden isolierenden Halterahmens mit chipeigenen, der elektrischen Kontaktierung zu einem anderen Chip einer anderen Chipanordnung dienenden, im Bereich des Halterahmens vorgesehenen Kontaktierungselementen und chipeigener Umverdrahtungen, DOLLAR A b) Erzeugen und/oder Anordnen einer weiteren ebenen Chipanordnung nach Schritt a) auf der ersten Chipanordnung, derart, dass die Chips und die Halterahmen der beiden Chipanordnungen übereinander liegen und die jeweiligen Kontaktierungselemente der beiden Chipanordnungen für die elektrische Chip-Chip-Kontaktierung miteinander verbunden werden, DOLLAR A c) gegebenenfalls ein- oder mehrmaliges Wiederholen des Schritts b) und DOLLAR A d) Vereinzeln der jeweils aus mehreren übereinander gestapelten Chips der einzelnen Chipanordnungen bestehenden Bauelemente durch Auftrennen der Halterahmen der fest miteinander verbundenen Chipanordnungen.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips, das auf einem Bauelementträger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Bauelementträger kontaktierbar ist.
  • Bekannte Verfahren zum Herstellen eines Bauelements mit mehreren übereinander gestapelten Chips in die dritte Dimension können grob in zwei Gruppen eingeteilt werden. Zum einen das Stapeln von gehäusten Chips, zum anderen das Stapeln von Nacktchips. Beim Stapeln von gehäusten Chips werden diese übereinander gestapelt und mit ihren Kontaktelementen (Beinchen) miteinander verbunden. Beispiele hierfür sind z. B. gestapelte TSOP oder gestapelte BOC. Diese dreidimensionalen Bauformen zeichnen sich durch sogenannte Interposer (dünne oder dicke Boards oder Leadframes) zur Verbindung zwischen den Stapelebenen aus, wobei diese Interposer auf die Chips montiert und mit geeigneten Verfahren mit den chipseitigen Kontaktelementen verbunden werden. Dieses Verfahren ist aufgrund seines Montageaufwands teuer, da es auf einem single- die Prozessflow basiert, d. h. es werden ausschließlich separate einzelne gehäuste Chips verarbeitet. Aufgrund der zum Teil notwendigen Interposer sind die resultierenden Bauelemente von erheblicher Bauhöhe. Ein Abdünnen der Chips während des Stapelprozesses ist aufgrund der bereits erfolgten Häusung nicht möglich.
  • Ein durch Stapeln von Nacktchips erzeugtes Bauelement ermöglicht demgegenüber eine geringere Aufbauhöhe. Das Chip/Chip- Verbindungs-System führt durch den jeweiligen Chip. Die dazu notwendigen feinen Kontaktierungsvias werden meist in einem Frontend-ähnlichen Prozess erzeugt (Via-Ätzen/Passivieren/Via-Füllen). Dieses Verfahren besitzt jedoch entscheidende Nachteile für die Anwendung. Zum einen setzt es ein besonderes Chipdesign voraus, das die Erzeugung von Kontaktierungs- oder Durchgangsvias erlaubt. Die Erzeugung der Vias ist sehr teuer, da sie in einer zusätzlichen, relativ langen Prozessfolge von Frontend-Prozessen erzeugt werden müssen. Obwohl die wesentlichen Prozesse auf Scheibenniveau durchgeführt werden können, ergeben sich bei dem Stapeln von Nacktchips auf Scheibenniveau dennoch Schwierigkeiten hinsichtlich der Ausbeute. Da jede Scheibe nur eine endliche Ausbeute an funktionierenden Chips hat, potenziert sich beim Stapeln der Scheiben das Risiko für einen funktionierenden Stapel, die Ausbeute sinkt exponenziell mit zunehmender gestapelter Scheibenanzahl. Eine ökonomische Bauelementherstellung durch dieses Verfahren ist nicht möglich.
  • Der Erfindung liegt das Problem zugrunde, ein Verfahren anzugeben, das auf einfache Weise die Herstellung relativ niedrig aufgebauter Bauelemente mit hoher Ausbeute ermöglicht.
  • Zur Lösung dieses Problems ist erfindungsgemäß ein Verfahren der eingangs genannten Art mit folgenden Schritten vorgesehen:
    • a) Erzeugen einer ersten ebenen Chipanordnung durch zueinander beabstandetes Anordnen von funktionstüchtigen Chips in einem Raster und Verfüllen zumindest der Abstände zwischen den Chips mit einem Füllmittel zur Bildung eines die Chips fixierenden isolierenden Halterahmens mit chipeigenen, der elektrischen Kontaktierung zu einem anderen Chip einer anderen Chipanordnung dienenden, im Bereich des Halterahmens vorgesehenen Kontaktierungselementen und chipeigener Umverdrahtung,
    • b) Erzeugen und/oder Anordnen einer weiteren ebenen Chipanordnung nach Schritt a) auf der ersten Chipanordnung derart, dass die Chips und die Halterahmen der beiden Chipanordnungen übereinander liegen und die jeweiligen Kontaktierungselemente der beiden Chipanordnungen für die elektrische Chip-Chip-Kontaktierung miteinander verbunden werden,
    • c) gegebenenfalls ein- oder mehrmaliges Wiederholen des Schrittes b), und
    • d) Vereinzeln der jeweils aus mehreren übereinander gestapelten Chips der einzelnen Chipanordnungen bestehenden Bauelemente durch Auftrennen der Halterahmen der fest miteinander verbundenen Chipanordnungen.
  • Das erfindungsgemäße Verfahren schlägt zunächst die Schaffung eines Wafers bestehend ausschließlich aus in einem vorherigen Test als funktionstüchtig geprüften Chips vor. Dieser sogenannte "Known Good Wafer" wird durch rastermäßiges Positionieren der Chips und entsprechendes Einbetten derselben in einen isolierenden Halterahmen, der bevorzugt mittels eines viskosen nicht-leitenden Polymers, das als Füllmittel verwendet wird, erzeugt wird, gefertigt. Dabei ist es denkbar, entweder gleichartige Chips oder auch unterschiedliche Chips, die in ihren Eigenschaften und/oder Dimensionen verschieden sind, in diesen Wafer zu integrieren. Dieser Wafer bzw. diese erste ebene Chipanordnung wird also durch fan-out-Wafer-Level-Packaging hergestellt. Dieser Halterahmen für das fan-out-Wafer-Level-Packaging wird nun nicht nur für fan-out genutzt, vielmehr dient er auch dazu, die Durchkontaktierungen von der Chipvorderseite zur Chiprückseite zu übernehmen, d. h. die Durchkontaktierung wird auf den Halterahmenbereich verlagert. Nachfolgend wird nun auf diese Weise eine weitere Chipanordnung erzeugt, also aufgestapelt, wobei die Chips und die Halterahmen deckungsgleich übereinander positioniert werden, wenn der Multi-Chip-Stapel aus gleichartigen bzw. gleichgroßen Chips aufgebaut wird. Es ist aber auch möglich, in den einzelnen Ebenen verschiedenartige bzw. verschieden große Chips anzuordnen, wobei dann nicht immer eine deckungsgleiche Übereinanderstapelung aufgrund der Größenunterschiede möglich ist. Der vorgenannte Schritt wird so oft wiederholt wie separate Chiplagen vorzusehen sind. Sind alle Chiplagen übereinander gestapelt, so werden die einzelnen Bauelemente durch Auftrennen des Stacks im Bereich des Halterahmens vereinzelt.
  • Das erfindungsgemäße Verfahren hat gegenüber den bekannten Verfahren beachtliche Vorteile. Zum einen handelt es sich um einen vollständigen Wafer-Level-Prozess, da auf Scheibenniveau gearbeitet wird und erst nachdem die Bauelemente in ihrer Gesamtheit durch Bilden des Stacks erzeugt wurden die Vereinzelung erfolgt. Da ausschließlich funktionstüchtige Chips verwendet werden, ist die Ausbeute sehr hoch. Es können alle Standardchips verwendet werden, wobei gleichartige oder unterschiedliche Chips in jeder Ebene integriert werden können. Weiterhin ist es ein sehr kostengünstiger Prozess, da die Kontaktvias für die Kontaktierungen nicht durch das leitfähige Silizium-Kristall mit teurer Technologie geführt werden müssen, sondern durch den Halterahmen, was in wesentlich einfacheren Dünnfilm- und/oder Dickschicht-Prozessen erfolgen kann. Weiterhin handelt es sich um eine Prozessabfolge, die bei sehr geringen Prozesstemperaturen (< 150°C) durchgeführt werden kann, was keine zusätzliche Belastung der Chips zufolge hat. Auch erlaubt das Stapeln der Chips bzw. der Wafer, die de facto nackt sind, die Herstellung von Bauelementen mit extrem geringer Bauhöhe, wobei sich während der Herstellung ein sehr geringes Risiko hinsichtlich des Handlings und Bruchs ergibt.
  • Das erfindungsgemäße Verfahren ermöglicht einen Aufbau einer Multi-Chip-Anordnung ohne Montage eines zusätzlichen Gegenstands, z. B. eines Interposers. Vielmehr werden hier die Chipanordnungen direkt aufeinander gesetzt oder aufgebaut. Die Umverdrahtung der Chips erfolgt unmittelbar auf Wafer Level, also direkt in der Ebene des Wafers und kann in Wafer Level Technologie (Dünnfilm/Dickschicht) prozessiert werden. Dies ermöglicht der jeweils einen Chip umgebenden Halterahmen, der als Kontaktierungsbereich dient, d. h. die elektrische Chip-Chip- Kontaktierung (bzw. auch die zum Modulboard) erfolgt im Bereich des Halterahmens. Neben einem Minimum an erforderlichen Kontaktübergängen (mechanisch und v. a. elektrisch) zeichnet sich ein derart hergestelltes Multi-Chip-Bauelement auch durch seine niedrige Bauhöhe und die geringen seitlichen Abmessungen aus.
  • In Weiterbildung des Erfindungsgedankens kann vorgesehen sein, dass zumindest die erste Chipanordnung unter Verwendung eines Trägers, auf den die Chips mittels eines Klebemittels befestigt werden, erzeugt wird. Als Träger kann dabei eine selbstklebende Folie oder ein selbstklebendes Band verwendet werden, alternativ ist auch die Verwendung eines an seiner Oberfläche vorzugsweise passivierten Silizium-Trägers denkbar.
  • Eine erste Erfindungsalternative zeichnet sich dadurch aus, dass die einzelnen Chipanordnungen separat hergestellt und anschließend miteinander verbunden werden. D. h. jede einzelne Chipanordnung wird in Form eines separaten Known-Good-Wafers mit dem Chipraster und dem Halterahmen hergestellt, wobei diese einzelnen Chipanordnungen nach ihrer Herstellung erst übereinandergeschichtet und miteinander verbunden werden. Dabei kann eine separate Chipanordnung beispielsweise mit folgenden Schritten erzeugt werden:
    • - Aufbringen der Kontaktierungselemente an vorbestimmten Positionen auf den Träger,
    • - Befestigen der Chips auf dem Träger,
    • - Erzeugen des isolierenden Halterahmens,
    • - Entfernen des Trägers,
    • - Erzeugen der Umverdrahtungen,
    • - Anbringen von Verbindungsklebepunkten, wobei zwei Chipanordnungen anschließend über die Verbindungsklebepunkte miteinander verbunden werden.
  • Der Träger dient also zunächst als Stabilisierungselement, auf den die Kontaktierungselemente aufgebracht werden und anschließend der Chip positioniert und der Halterahmen erzeugt wird. Anschließend kann der Träger entfernt werden, da der dann bereits teilfertige Known-Good-Wafer hinreichend stabil ist. Schließlich wird die Umverdrahtung erzeugt und die Verbindungsklebepunkte aus vornehmlich leitfähigem Kleber angebracht, wonach zwei Chipanordnungen miteinander verbunden werden. Dabei wird der Halterahmen zweckmäßigerweise derart in seiner Dicke bemessen, dass die Kontaktierungselemente aus ihm hervorragen. Das Füllmittel zur Bildung des Halterahmens sollte zweckmäßigerweise auch die Chips an ihrer freien Seite unter Bildung einer Schutzschicht zumindest teilweise überdecken, d. h. die Chips werden an ihrer vom Träger wegweisenden, freien Seite zweckmäßigerweise vollständig in das Füllmittel eingegossen. Die Chips selbst werden mit ihrer Kontaktierungsseite, auf die die Umverdrahtung aufzubringen ist, auf dem Träger, also beispielsweise dem Klebeband, befestigt, wobei die Umverdrahtung nach Entfernen des Trägers auf dieser Seite aufgebracht wird.
  • Als Verbindungskleber, mit dem die Verbindungsklebepunkte gebildet werden, wird zweckmäßigerweise ein leitfähiger Kleber verwendet, der auf die an der vom Träger befreiten Seite freiliegenden Kontaktierungselemente, die dort ebenflächig mit dem Halterahmen und der Kontaktierungsseite des Chips verlaufen, angeordnet sind, aufgetragen wird. Nach Beendigung des Aufstapelvorgangs wird schließlich auf die obere Chipanordnung eine Schutzbeschichtung aufgebracht.
  • Wie beschrieben zeichnet sich dieses Verfahren dadurch aus, dass die einzelnen Chipanordnungen separat in Form von einzelnen Wafern hergestellt werden und anschließend diese Wafer miteinander verbunden und kontaktiert werden. Eine alternative Erfindungsausgestaltung sieht demgegenüber vor, dass eine weitere Chipanordnung auf einer bereits vorhandenen Chipanordnung aufgebaut wird. Jede neue Chiplage/Waferlage wird also auf einer bereits bestehenden massiven (dicken, stabilen) Chipanordnung montiert, was insbesondere für das Handling des immer dicker werdenden Stacks von Vorteil ist.
  • Eine weitere Chipanordnung, die auf einer bereits vorhandenen aufgebaut wird, kann erfindungsgemäß mit folgenden Schritten erzeugt werden:
    • - Erzeugen weiterer Kontaktierungselemente der weiteren Chipanordnung auf den oberseitig freiliegenden Kontaktierungselementen der unteren Chipanordnung,
    • - Aufbringen der Chips der weiteren Chipanordnung oberhalb und vorzugsweise deckungsgleich mit den Chips der unteren Chipanordnung,
    • - Erzeugen des isolierenden Halterahmens derart, dass die Kontaktierungselemente noch aus dem Chip hervorragen und das Füllmittel die Chips oberseitig bis auf die chipseitigen Kontaktpads als Isolationsschicht abdeckt,
    • - Erzeugen der Umverdrahtungen,
      wobei die Schritte sooft wiederholt werden, wie Chipanordnungen übereinander zu stapeln sind.
  • Durch die Erzeugung der jeweils weiteren Kontaktierungselemente werden die Durchkontaktierungen von oben nach unten realisiert. Anschließend werden die Chips im vorgegebenen Raster positioniert und der Halterahmen erzeugt. Dabei wird das Füllmittel so eingebracht, dass es die Chips bis auf die chipseitigen Kontaktpads oberseitig isoliert, was für die nachfolgende Erzeugung der Umverdrahtung erforderlich ist.
  • Die erste Chipanordnung, also die unterste Anordnung, auf die eine weitere Chipanordnung aufgebaut wird, kann dabei mit folgenden Schritten erzeugt werden:
    • - Erzeugen der Kontaktierungselemente der ersten Chipanordnung auf dem Träger, insbesondere einem Silizium-Träger,
    • - Aufbringen der Chips der ersten Chipanordnung,
    • - Erzeugen des isolierenden Halterahmens derart, dass die Kontaktierungselemente noch aus dem Halterahmen hervorragen und das Füllmittel die Chips oberseitig bis auf die chipeigenen Kontaktpads als Isolationsschicht abdeckt,
    • - Erzeugen der Umverdrahtungen.
  • Zweckmäßig ist es, wenn nach der Erzeugung des Halterahmens einschließlich des die Chips teilweise abdeckenden Rahmenabschnitts ein das Füllmaterial gleichmäßig abtragender Reinigungsschritt erfolgt, wodurch eine ebene Fläche erzeugt wird, was für die nachfolgende Erzeugung der Umverdrahtung vorteilhaft ist. Darüber hinaus wird die gesamte Bauhöhe etwas dünner.
  • Alternativ zu der Erzeugung der ersten und jeder weiteren Chipanordnung der vorbeschriebenen Art bei einem Aufbau einer Chipanordnung auf einer bereits vorhandenen sieht eine zweite Verfahrensvariante vor, die erste Chipanordnung (und auch jede weitere) mit folgenden Schritten zu erzeugen:
    • a) Erzeugen von Umverdrahtungsbahnen mit Kontaktierungspunkten auf einem Träger, insbesondere einem vorzugsweise passivierten Silizium-Träger,
    • b) Befestigen der bereits mit einer Umverdrahtung versehenen Chips mit ihrer die Umverdrahtung aufweisenden Seite zum Träger weisend, so dass die Umverdrahtung mit den Umverdrahtungsbahnen des Trägers verbunden werden,
    • c) Erzeugen des Halterahmens derart, dass die Chips auch an ihrer freien Seite in das Füllmittel eingebettet werden, wobei in dem Halterahmen Kontaktvias zur Durchkontaktierung zu den darunter liegenden Kontaktierungspunkten ausgebildet werden,
    • d) Erzeugen weiterer Umverdrahtungsbahnen mit Kontaktierungspunkten und -elementen, die die Kontaktvias füllen,
    wonach die Schritte a) bis d) zur Bildung einer oder mehrere weiterer Chipanordnungen wiederholt werden.
  • Bei dieser Erfindungsausgestaltung werden also Chips auf den Träger bzw. eine bereits existierende Chipanordnung aufgebracht, die bereits mit einer Umverdrahtung versehen sind. Es werden lediglich auf dem Träger bzw. einer unteren Chipanordnung Umverdrahtungsbahnen, die einerseits von einem aufzusetzenden Chip kontaktiert werden und die andererseits in den Bereich des Halterahmens laufen, erzeugt.
  • Nach dem Befestigen der Chips kann vorteilhaft zur Reduzierung der Dicke Chipmaterial abgetragen werden, d. h. hier wird aktiv die Dicke eines Chips und damit die gesamte Bauhöhe des resultierenden Bauelements verringert. Die Abtragung des Chipmaterials kann durch nasses oder trockenes Ätzen oder durch mechanische Behandlung erfolgen.
  • Die Chips selbst werden mittels eines nicht-leitenden Klebers befestigt, da die eigentliche Kontaktierung über die Umverdrahtungsbahnen sowie die Kontaktierungspunkte und -elemente über die Kontaktvias erfolgt. Nach der Erzeugung der letzten Chipanordnung werden an deren Oberseite Kontaktelemente zum Kontaktieren der nachfolgend zu vereinzelnden Bauelemente mit dem Träger erzeugt, wobei dies für beide verfahrensgemäße Ausführungsformen, bei denen eine Chipanordnung auf einer bereits existierenden aufgebaut wird, gilt.
  • Während die vorangehenden Ausführungsformen des erfindungsgemäßen Verfahrens zur Kontaktierung der Umverdrahtungsbahnen zweier Chipebenen den Halterahmen durchsetzende Kontaktierungselemente vorsehen besteht grundsätzlich aber auch die Möglichkeit, die Umverdrahtungsbahnen direkt miteinander zu kontaktieren. Eine erste, eine quasi-direkte Kontaktierung darstellende Ausführungsform ist die vorher beschriebene Verfahrensvariante, bei der Kontaktvias im Halterahmen ausgebildet werden, die dann direkt bei der Erzeugung der Umverdrahtungsbahnen gefüllt werden, d. h. die Umverdrahtungsbahnen und ihre Kontakte in den Kontaktvias zur darunter liegenden Umverdrahtungsebene werden gemeinsam hergestellt.
  • Eine einen unmittelbaren Umverdrahtungskontakt zweier Ebenen ermöglichende Ausführungsform sieht demgegenüber folgende Schritte vor:
    • a) Anordnen der Chips auf einem Träger,
    • b) Erzeugen des Halterahmens derart, dass die Chips zeitlich an ihren freien Seiten bis auf einen die Kontaktpads freilassenden Bereich in das Füllmittel eingebettet sind,
    • c) Erzeugen von Umverdrahtungsbahnen, die sich bis in den Bereich der zwischen den Chips befindlichen Halterahmenabschnitte erstrecken, wobei die derart positionierten Enden der Umverdrahtungsbahnen die Kontaktelemente zur nachfolgend aufzubauenden oder anzuordnenden Chipanordnung bilden,
    • d) Aufbringen eines nicht-leitenden Klebemittels zur Fixierung der Chips der zweiten Chipanordnung und zur Isolierung gegenüber den darunter liegenden Umverdrahtungsbahnen derart, dass die Kontaktelemente der ersten Chipanordnung frei liegen, und Aufbringen der Chips der zweiten Chipanordnung,
    • e) Aufbringen eines nicht-leitenden weiteren Füllmittels zur Bildung eines Halterahmens derart, dass es die Chips seitlich und oberseitig bis auf den Bereich der Kontaktierungspads abdeckt, wobei die Kontaktelemente der ersten Chipanordnung nach wie vor frei bleiben,
    • f) Erzeugen der Umverdrahtungsbahnen der zweiten Chipanordnung, die endseitig mit den Kontaktelementen der ersten Chipanordnung kontaktiert werden,
    • g) gegebenenfalls ein- oder mehrmaliges Wiederholen der Schritte d) bis f).
  • Bei dieser Erfindungsausgestaltung dienen also die Enden der Umverdrahtungsbahnen selbst als Kontaktelemente zur jeweils benachbarten Umverdrahtungsebene. Die einzelnen Halterahmen der Chips einer zweiten Chipanordnung werden dabei derart dimensioniert, dass sie zwar den Chip weitgehend einbetten, jedoch die Enden der Umverdrahtungsbahnen der darunter liegenden Chipebene nicht bedecken. Die Umverdrahtungsbahnen der zweiten Chipanordnung laufen nun auf dem Halterahmen seitlich in die darunter liegende Ebene, wo sie unmittelbar mit den dort endenden Umverdrahtungsbahnen verbunden werden.
  • Die Kontaktierungselemente sowie die Umverdrahtungsbahnen und deren Kontaktierungspunkte werden zweckmäßigerweise aus einem leitfähigen Polymer erzeugt. Sie werden bevorzugt aufgedruckt.
  • Als Füllmittel wird wie beschrieben zweckmäßigerweise ein nicht-leitendes Polymer verwendet, das aufgedruckt, aufgesprüht oder aufgeschleudert wird. Generell kann nach dem Erzeugen des Halterahmens, insbesondere wenn dieser einen einen Chip bedeckenden Abschnitt aufweist, ein Schritt zur Reduzierung der Dicke des Füllmittels bei gleichzeitiger Einebnung der Fläche erfolgen.
  • Neben dem Verfahren betrifft die Erfindung ferner ein elektronisches Bauelement mit mehreren gestapelten Chips, das nach einer der beschriebenen Verfahrensvarianten hergestellt ist.
  • Weiterhin betrifft die Erfindung ganz allgemein ein elektronisches Bauelement mit mehreren gestapelten Chips, wobei jeder Chip eigene Umverdrahtungsbahnen aufweist. Das erfindungsgemäße Bauelement zeichnet sich dadurch aus, dass jeder Chip in einem Halterahmen, der ihn zumindest seitlich umgibt, aufgenommen ist, wobei die bis in den Bereich des Halterahmens laufenden Umverdrahtungsbahnen übereinander liegender Chips im Bereich des Halterahmens miteinander kontaktiert sind.
  • Beim erfindungsgemäßen Bauelement erfolgt vorteilhaft die elektrische Chip-Chip-Kontaktierung bzw. letztlich auch die Kontaktierung zum Modulboard, auf das ein fertig prozessierter Chip gesetzt wird, im Bereich des Halterahmens, auf den die Umverdrahtungsbahnen von den mittigen Kontaktpads eines Chips geführt sind. Der erfindungsgemäß vorgesehene Halterahmen bietet also den erforderlichen seitlichen Bereich, um eine nach außen gezogene Kontaktierung zu ermöglichen. Es sind folglich beim erfindungsgemäßen Bauelement keinerlei zwischen zwei Chips gesetzte Gegenstände wie beispielsweise Interposer oder dergleichen erforderlich, vielmehr können die Chips quasi direkt übereinander gestapelt werden. Die Umverdrahtung zwischen zwei Chips erfolgt also unmittelbar, wobei die Umverdrahtung eines einzelnen Chips von den mittigen Kontaktpads auf den Halterahmen quasi in der Chipebene läuft. Man erreicht auf diese Weise ein Element mit einem Minimum an insbesondere elektrischen Kontaktübergängen aufgrund der Vermeidung der Zwischenschaltung zusätzlicher Interposer oder dergleichen.
  • Dabei können die Umverdrahtungsbahnen über Kontaktelemente miteinander verbunden sein, wobei diese Kontaktelemente als Durchkontaktierungselemente den Kontakt durch einen Halterahmen von der Umverdrahtungsbahn eines ersten Chips zu der Umverdrahtungsbahn eines zweiten Chips liefern. Dabei können die Kontaktelemente eines ersten Chips und die Umverdrahtungsbahn eines zweiten Chips direkt oder über einen leitfähigen Kleber miteinander verbunden sein.
  • Alternativ hierzu besteht auch die Möglichkeit, die Umverdrahtungsbahnen direkt miteinander zu verbinden, also ohne ein den Halterahmen durchkontaktierendes Kontaktelement. Dies kann derart erfolgen, dass die Umverdrahtungsbahnen eines Chips seitlich auf die Ebene des darüber oder darunter liegenden Chips geführt werden und dort auf den Umverdrahtungsbahnen dieser Chipebene kontaktiert sind. Auch besteht die Möglichkeit, die Umverdrahtungsbahnen mittels eines leitfähigen Klebers miteinander zu verbinden.
  • Insgesamt bietet der erfindungsgemäße Aufbau eines Bauelements die Möglichkeit, ohne zwischen den einzelnen Chipebenen zu positionierende Interposer oder dergleichen zu arbeiten. Darüber hinaus kann aufgrund der unmittelbaren Übereinanderstapelung der Chips ein Bauelement mit einer sehr geringen Aufbauhöhe hergestellt werden. Dies gilt auch hinsichtlich der lateralen Ausdehnungen, da für den jeweiligen Halterahmen und die dort vorgesehenen Kontakte ebenfalls relativ wenig Platz benötigt wird.
  • Die Kontaktelemente und die Umverdrahtungsbahnen selbst sind zweckmäßigerweise aus einem leitfähigen Polymer und können in bekannten Technologien erzeugt werden. Zweckmäßig ist es ferner, wenn der Halterahmen einen Chip sowohl seitlich als auch an einer seiner Flachseite zumindest teilweise abdeckt. Auch eine auf dem obersten Chip vorgesehene Schutzbeschichtung, die gegebenenfalls auch die unteren Chips seitlich abdeckt, ist zweckmäßig.
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus den im folgenden beschriebenen Ausführungsbeispielen. Dabei zeigen:
  • Fig. 1a-1j die einzelnen Verfahrensschritte zur Herstellung eines Bauelements durch Herstellung einzelner separater Chipanordnungen, die miteinander verbunden werden,
  • Fig. 2a-2l die einzelnen Verfahrensschritte zur Herstellung eines Bauelements, bei dem eine Chipanordnung auf einer bereits bestehenden Chipanordnung aufgebaut wird,
  • Fig. 3a-3o die Verfahrensschritte zur Herstellung eines Bauelements, bei dem eine Chipanordnung auf einer bereits bestehenden Chipanordnung aufgebaut wird, wobei einzelne Chips mit bereits angeordneter Umverdrahtung verwendet werden, und
  • Fig. 4a-4j die Verfahrensschritte zur Herstellung eines Bauelements, bei dem die Umverdrahtungsbahnen zweier Chips direkt miteinander kontaktiert werden.
  • Die Fig. 1a-1j zeigen im Wesentlichen die Verfahrensschritte zur Herstellung separater Chipanordnungen in Form von Known-Good-Wafern, die anschließend übereinander geschichtet und miteinander kontaktiert und nachfolgend vereinzelt werden.
  • Ausgehend von einem in Fig. 1a gezeigten Träger 1, bei dem es sich beispielsweise um ein leitfähiges elastisches Polymer, beispielsweise leitfähiges Silikon in Form eines Bandes oder einer Folie handeln kann, werden auf dieses Durchkontaktierungselemente 2 aufgebracht, vorzugsweise aufgedruckt, wobei diese zweckmäßigerweise ebenfalls aus einem leitfähigen Polymer sind. Bereits an dieser Stelle ist darauf hinzuweisen, dass in sämtlichen Darstellungen aller Figuren lediglich ein Ausschnitt aus einer Chipanordnung mit nur einem Chip gezeigt ist. Die Chipanordnung setzt sich selbstverständlich seitlich fort. Eine Chipanordnung bzw. ein Known-Good-Wafer wird zweckmäßigerweise in üblichen Wafer-Abmessungen, beispielsweise mit einem Durchmesser von 30 cm, hergestellt, weshalb abhängig von der jeweiligen Größe eines Einzelchips und dem gewählten Raster eine beliebig große Anzahl an Chips angeordnet werden können.
  • Nach Fig. 1b wird ein in einem vorherigen Test als funktionstüchtig geprüfter Chip 3 mit seiner Kontaktierungsseite zum Träger 1 gerichtet auf den an seiner Oberseite vorzugsweise selbstklebenden Träger 1 aufgeklebt. Er wird ersichtlich zwischen die Durchkontaktierungselemente 2 gesetzt. Nach Fig. 1c wird ein Halterahmen 4 unter Verwendung eines isolierenden Füllmittels 5 erzeugt, wobei dies durch Aufdrucken, Aufspülen oder Aufschleudern des viskosen Füllmittels 5 erfolgen kann. Die Dicke des Halterahmens ist dabei so bemessen, dass zum einen die Durchkontaktierungselemente 2 aus ihm noch herausragen, zum anderen aber die freie Chipseite abgedeckt wird, so dass sich eine Schutzschicht über dem Chip bildet. Nach Aufbringen des Füllmittels und Aushärten desselben wird es vorzugsweise in einem Plasmareinigungsschritt oder einem nassen oder trockenen Reinigungsschritt gereinigt und wenn erforderlich etwas abgetragen. Nach dem Aushärten des Füllmittels 5 ergibt sich bereits eine hinreichend stabile Chipanordnung, so dass nach Fig. 1d der Träger 1 entfernt werden kann, d. h. das Band wird auf einfache Weise abgezogen.
  • Nach Fig. 1e erfolgt nun die Erzeugung einer metallischen Umverdrahtung 6 an der vom Träger befreiten Seite, wobei diese Umverdrahtung die am Chip vorgesehenen, nun freiliegenden Kontaktpads 7 mit den jeweiligen Durchkontaktierungselementen 2 verbinden. Die Erzeugung dieser Umverdrahtung kann durch Aufsputteln oder Plattieren einer Metallschicht, anschließender Lithografie und einen dann folgenden Ätzprozess erzeugt werden. Ein näheres Eingehen hierauf ist nicht erforderlich, da dem Fachmann hinreichend Verfahren zur Herstellung der Umverdrahtung bekannt sind.
  • Nach Fig. 1f wird nun auf die freiliegenden Durchkontaktierungselemente an der Kontaktierungsseite punktförmig ein Verbindungskleber 8 aufgebracht. Über diese Verbindungskleberpunkte 8 wird nun die auf diese Weise hergestellte Chipanordnung 9 mit einer zweiten Chipanordnung 9, die auf die gleiche Weise hergestellt wurde, leitfähig verbunden (Fig. 1g). Diese leitfähigen Verbindungskleberpunkte sind vornehmlich aus leitfähigem Silikon, welches nach dem Verbinden der Chipanordnungen ausgehärtet wird. Es können beliebig viele Chipanordnungen 9 zur Bildung eines Stacks miteinander verklebt und kontaktiert werden. Fig. 1h zeigt insgesamt 4 separate Chipanordnungen 9, wobei auf die oberste Chipanordnung 9 gemäß Fig. 1h rückseitig eine Schutzabdeckung 10, vornehmlich auch aus einem nichtleitenden Polymer, aufgebracht wird.
  • Der auf diese Weise gebildete Stack aus insgesamt vier separaten Chipanordnungen 9 ist damit fertig aufgebaut, wobei der gesamte Aufbau im Rahmen eines fan-out-Wafer-Level-Packagings erfolgte.
  • Nach Durchführung des Schritts gemäß Fig. 1h erfolgt nun die Vereinzelung der einzelnen Bauelemente 11, wozu der Halterahmen aufgetrennt, vorzugsweise aufgesägt wird. In Fig. 1i ist ein solches vereinzeltes Bauelement 11 gezeigt. Wie Fig. 1i zeigt, werden nach dem Vereinzeln auf die Durchkontaktierungselemente 2, die an der Kontaktierungsseite der unteren Chipanordnung 9 frei liegen, weitere Verbindungsklebepunkte 8 aus einem leitfähigen Kleber, beispielsweise leitfähigem Silikon aufgebracht, wonach, siehe Fig. 1j, das Bauelement 11 auf einen Bauelementträger, an dessen Kontaktierungsseite bereits Kontaktierungspunkte oder Bahnen 12 vorgesehen sind, aufgeklebt und damit kontaktiert wird.
  • Die Fig. 2a-2l zeigen die wichtigsten Verfahrensschritte zur Herstellung eines dreidimensionalen Bauelements im fan-out- Wafer-Level-Packaging, wobei hier eine Chipanordnung auf einer jeweils bestehenden Chipanordnung aufgebaut wird.
  • Zur Bildung der ersten "untersten" Chipanordnung werden zunächst auf einem Träger 13, beispielsweise einem passivierten Silizium-Träger, Durchkontaktierungselemente 14, vorzugsweise aus leitfähigem Silikon, aufgebracht, vornehmlich aufgedrückt. Nach Fig. 2b wird ein Chip 15 mit seiner Kontaktierungsseite 16 nach oben weisend auf den Träger 13 unter Verwendung eines geeigneten Klebers aufgeklebt. Nach Fig. 2c wird ein Halterahmen 17 unter Verwendung eines isolierenden Füllmittels 18, beispielsweise Epoxyharz oder Silikon erzeugt. Das Füllmittel wird vornehmlich aufgedruckt. Der Halterahmen ist dabei derart bemessen, dass die Durchkontaktierungselemente 14 oberseitig von ihm nicht abgedeckt sind. Ferner erstreckt sich der Halterahmen 17 weitgehend über den Chip 15, er lässt jedoch in der Mitte das oberseitige Kontaktpad 19 des Chips 15 frei. Im Schritt gemäß Fig. 2d wird die Oberfläche des Halterahmens 17 beispielsweise durch Plasmaätzen oder Nassätzen gereinigt und der Halterahmen etwas abgetragen. Im Schritt nach Fig. 2e werden nun Umverdrahtungen 20 auf die teilweise mit dem Halterahmen 17 bedeckte Oberseite des Chips 15 aufgebracht. Diese Umverdrahtungen 20 kontaktieren die Durchkontaktierungselemente 14 mit den Kontaktpads 19. Die Erzeugung der Umverdrahtungen 20 erfolgt durch Aufsputtern oder Aufplattieren einer Metallschicht, eine anschließende Lithografie und einen daran folgenden Nassätzschritt. Mit Abschluss des Verfahrensschritts nach Fig. 2e ist die erste "untere" Chipanordnung 21 fertiggestellt.
  • Auf diese untere Chipanordnung 21 werden nun, siehe Fig. 2f, deckungsgleich mit den Durchkontaktierungselementen 14 der unteren Chipanordnung 21 weitere Durchkontaktierungselemente 14 aufgebracht. Im Schritt nch Fig. 2g wird nun ein zweiter Chip 15 deckungsgleich über den bereits vorhandenen Chip 15 der ersten Chipanordnung gesetzt. Der Chip 15 ist zweckmäßigerweise an seiner Rückseite mit einer Passivierungsschicht versehen, so dass er gegenüber der Umverdrahtung der unteren Chipanordnung 21 isoliert ist.
  • Im Schritt nach Fig. 2h wird wiederum ein Halterahmen 17 unter Verwendung eines Füllmittels 18 in gleicher Weise wie bezüglich Fig. 2c beschrieben. Auch dieser wird anschließend (siehe Fig. 2d) gereinigt und etwas abgetragen. Im Schritt nach Fig. 21 erfolgt die Erzeugung der Umverdrahtung 20 der zweiten Chipanordnung bzw. Ebene. Hieran schließen sich wiederum die Schritte nach den Fig. 2f ff. an. Diese werden so oft wiederholt, wie Chipanordnungen aufzubauen sind. Fig. 2j zeigt eine Konfiguration mit vier Chipanordnungen 21, wobei auf die oberste Chipanordnung 21 noch zwei Kontaktierungselemente 14 gesetzt sind. Ist die Konfiguration vollständig aufgebaut, werden die Bauelemente durch Auftrennen des Halterahmens aller übereinander gesetzten Chipanordnungen 21 vereinzelt. Fig. 2j zeigt ein vereinzeltes Bauelement 22.
  • Zur Montage des Bauelements 22 auf einem Bauelementträger 23 wird dieses nun umgedreht (Flipchip), auf die freiliegenden Kontaktelemente 14 werden Verbindungskleberpunkte 24, beispielsweise aus leitfähigem Silikon, aufgebracht, über die das Bauelement 22 dann auf dem Bauelementträger 23 unter Kontaktierung der Durchkontaktierungselemente 14 mit trägerseitigen Kontaktelementen 25 befestigt wird.
  • Die Fig. 3a-3o zeigen die relevanten Verfahrensschritte zur Herstellung eines Bauelements durch Aufbauen einer Chipanordnung auf einer bereits bestehenden, wobei hier Chips verwendet werden, die bereits als funktionstüchtig getestet und mit einer Umverdrahtung versehen sind.
  • Ausgangspunkt ist ein in Fig. 3a gezeigter Chip 26, der bereits als funktionstüchtig getestet wurde. An seiner Kontaktierungsseite ist bereits eine Umverdrahtung 27 sowie entsprechende Kontaktpunkte 28 erzeugt.
  • Wie Fig. 3b zeigt, wird zur Herstellung der ersten unteren Chipanordnung auf einem Träger 29, beispielsweise der passivierten Oberfläche einer Silizium-Scheibe) vornehmlich mittels eines leitfähigen Polymers eine Umverdrahtung bzw. Umverdrahtungsbahnen 30 und Umverdrahtungskontaktpunkte 31 unter Verwendung eines leitfähigen Polymers aufgebracht, vornehmlich aufgedruckt. Mittels eines nicht-leitfähigen Klebers 32 wird nun, siehe Fig. 3c, der Chip 26 mit seiner Kontaktierungsseite, also der Seite, wo die Umverdrahtung aufgebracht ist, auf den Träger 29 geklebt. Dabei wird die chipseitige Umverdrahtung 27 und die Umverdrahtungskontaktpunkte 28 mit den entsprechenden Umverdrahtungsbahnen 30 bzw. den Umverdrahtungskontaktpunkten 31 am Träger 29 kontaktiert. Ist die Verbindung ausgehärtet, so erfolgt im Schritt nach Fig. 3e ein Materialabtrag am Chip 26, d. h. der Chip wird dünner gemacht. Das Material kann beispielsweise durch trockenes oder nasses Ätzen oder einer mechanischen Behandlung abgetragen werden. Ersichtlich verringert sich so die Bauhöhe der ersten Chipanordnung deutlich.
  • Im Schritt nach Fig. 3f wird nun die gegebene Konfiguration zur Bildung eines Halterahmens 33 in ein Füllmaterial 34 eingebettet. Hierzu wird beispielsweise isolierendes Silikon aufgedruckt und anschließend ausgehärtet. Der Halterahmen 33 weist Kontaktierungsvias 35 auf, die eine spätere Durchkontaktierung zu den Umverdrahtungsbahnen und Umverdrahtungskontaktpunkten 30, 31, die auf der Trägeroberfläche aufgebracht sind, ermöglicht. Im Schritt 3g wird nun die Oberfläche des auch den Chip abdeckenden Halterahmens 33 durch trockenes oder nasses Ätzen oder durch mechanisches Behandeln eingeebnet und der Halterahmen etwas dünner gemacht.
  • Im Schritt nach Fig. 3h werden nun die Umverdrahtungsbahnen 36 und Umverdrahtungspunkte für die nächste Chipanordnung durch Aufdrucken eines leitfähigen Polymers erzeugt. Ersichtlich füllt das leitfähige Polymer die Kontaktierungsvias 35, so dass eine Durchkontaktierung zu den darunter liegenden Umverdrahtungen erfolgt.
  • Anschließend wird im Schritt nach Fig. 31 erneut ein nichtleitender Kleber 32 aufgebracht, wonach im Schritt nach Fig. 3j ein weiterer Chip 26 mit seiner Kontaktierungsseite nach unten weisend aufgesetzt und aufgeklebt wird. Auch hier erfolgt beim Aufkleben die Kontaktierung der Umverdrahtung 27 mit den entsprechenden Umverdrahtungsbahnen 36 auf der Oberfläche der unteren Chipanordnung 37.
  • Nach Aufkleben des Chips 26 (siehe Fig. 3k) wird auch hier der Chip 26 gedünnt (siehe Fig. 31). Anschließend erfolgt erneut die Einbettung in ein Füllmaterial zur Erzeugung des Halterahmens mit den Kontaktierungsvias und die erneute Erzeugung der Umverdrahtungsbahnen, wie in den Fig. 3f-3h beschrieben.
  • Ist die gesamte Konfiguration aufgebaut, so ergibt sich ein Stapel aus Chipanordnungen 37, wie er in Fig. 3 m gezeigt ist. Auch hier sind exemplarisch vier Chipanordnungen 37 übereinander gestapelt. Nachfolgend werden die einzelnen Bauelemente durch Auftrennen der Halterahmen, die wie bei allen Ausführungsformen selbstverständlich deckungsgleich übereinander liegen, vereinzelt. Fig. 3 m zeigt ein vereinzeltes Bauelement 38. Auf dessen freiliegende Oberseite werden anschließend im Schritt 3n Verbindungskleberpunkte 39 unter Verwendung eines leitfähigen Klebers aufgebracht, über die das Bauelement 38anschließend (Fig. 30) auf einen Bauelementträger 40, auf dessen Oberseite trägerseitige Kontaktpunkte 41 sind, aufgeklebt und kontaktiert.
  • Die Fig. 4a-4j zeigen eine vierte Verfahrensvariante zur Herstellung eines erfindungsgemäßen Bauelements, wobei hier die Umverdrahtungsbahnen zweier übereinander liegender Chips direkt miteinander verbunden werden.
  • Auf einen Träger 42, z. B. eine Folie oder ein Glassubstrat, wird, wie Fig. 4a zeigt, eine nicht-leitende Polymerschicht 43, z. B. aufgedruckt oder aufgeschleudert. Anschließend wird, siehe Fig. 4b, ein Chip 44 auf die oberseitig vorzugsweise adhäsive Polymerschicht 43 aufgebracht, wonach die Polymerschicht ausgehärtet wird.
  • Wie Fig. 4c zeigt, wird anschließend ein Füllmittel 45 zur Bildung eines den Chip 44 sowohl seitlich als auch ersichtlich oberseitig bis auf den Bereich der Kontaktpads 46 abdeckenden Halterahmens aufgebracht und ausgehärtet. Wie Fig. 4d zeigt, werden anschließend die Umverdrahtungsbahnen 47 erzeugt, die ersichtlich bis in den Bereich der seitlichen Halterahmenabschnitte laufen. Die Enden der Umverdrahtungsbahnen 47 bilden dabei Kontaktelemente 48, die der anschließenden Kontaktierung zu einer darüber anzuordnenden Chipanordnung dienen.
  • Auf die aus Fig. 4d bekannte Anordnung wird nun beispielsweise in einem Druckverfahren ein nichtleitender Kleber 49 gebracht, wobei diese Klebeschicht derart bemessen ist, dass die Kontaktelemente 48, gebildet von den Enden der Umverdrahtungsbahn 47 frei bleiben. Anschließend wird ein zweiter Chip 50 aufgeklebt (Fig. 4f), wonach die Kleberschicht ausgehärtet wird.
  • Im Schritt gemäß Fig. 4g wird nun ein weiteres Füllmittel 51 aufgebracht, das zur Bildung eines den zweiten Chip 50einbettenden und sowohl seitlich als auch oberseitig bis auf den Bereich der Kontaktpads 52 einbettet. Auch dieser Halterahmen ist seitlich derart bemessen, dass die Kontaktelemente 48 der Umverdrahtungsbahnen 47 der darunter befindlichen Chipebenen nach wie vor frei bleiben. Das Füllmittel kann beispielsweise in einem Druckverfahren aufgebracht werden.
  • Schließlich werden, siehe Fig. 4h, die Umverdrahtungsbahnen 53 des Chips 50 erzeugt, wobei die Umverdrahtungsbahnen 53 seitlich über den Halterahmen nach unten in die Umverdrahtungsbahnebene des Chips 44 laufen, wo sie ersichtlich mit den Kontaktelementen 48, also den Enden der Umverdrahtungsbahnen 47 kontaktiert werden. Die Umverdrahtungsbahnen können wie auch die Umverdrahtungsbahnen der darunter liegenden Chipebene durch Sputtern und Plattieren sowie mittels geeigneter fotolithografischer Schritte erzeugt werden.
  • Wie Fig. 41 zeigt, werden anschließend Kontaktelemente 54 und 55 an der aktiven Seite des. Chips 50 erzeugt. Bei den Kontaktelementen 54 handelt es sich um leitfähige adhäsiv zu kontaktierende Interconnect-Elemente, bei den Kontaktelementen 55 im gezeigten Beispiel um Lotbällchen. Selbstverständlich kann auch nur eine Art von Kontaktelementen vorgesehen werden. Sie dienen dazu, den anschließenden Kontakt zu einem Träger herzustellen.
  • Der Träger 42 wird schließlich entfernt und die einzelnen Multichip-Module unter Bildung vereinzelter Bauelemente 56 durch Sägen (siehe die angedeuteten seitlichen Sägespalte) oder dergleichen vereinzelt. Die Vereinzelung erfolgt durch Auftrennen im Bereich des unteren Halterahmens, wobei dies auch beispielsweise durch Laserschneider oder dergleichen erfolgen kann.
  • Anschließend kann ein derartiges Bauelement 56 über die Kontaktelemente 54, 55 mit einem Modulboard 57, an dessen Oberseite Kontaktpunkte 58 vorgesehen sind, befestigt und kontaktiert werden. Im Falle der Kontaktelemente 54 geschieht dies unter Verwendung eines leitfähigen Klebers, die Kontaktelemente 55 werden in einem üblichen Lötprozess angeschmolzen, so dass der elektrische Kontakt entsteht.
  • An dieser Stelle ist darauf hinzuweisen, dass die Fig. 4a-4j die Erzeugung eines Multichip-Bauelements 56 mit zwei Chips zeigen. Selbstverständlich ist es auch möglich, mehrere Chips übereinander zu stapeln, wobei die Umverdrahtungsbahnen der Chips jeweils von oben nach unten in die Ebene der Umverdrahtungsbahnen 47 des untersten Chips 44 geführt werden. Es ist aber auch denkbar, jede Umverdrahtungsbahnebene lediglich mit der darunter liegenden zu kontaktieren, so dass Umverdrahtungsbahnen nicht allzu weit seitlich entlang des Chipstapels nach unten geführt werden müssen. Bei diesen Ausführungsformen vergrößert sich jedoch die seitliche Abmessung der jeweiligen Chiprahmen etwas. Bezugszeichenliste 1 Träger
    2 Durchkontaktierungselemente
    3 Chip
    4 Halterahmen
    5 Füllmittel
    6 Umverdrahtung
    7 Kontaktpad
    8 Verbindungskleber
    9 Chipanordnung
    10 Schutzabdeckung
    11 Bauelement
    12 Bahn
    13 Träger
    14 Durchkontaktierungslement
    15 Chip
    16 Kontaktierungsseite
    17 Halterahmen
    18 Füllmittel
    19 Kontaktpad.
    20 Umverdrahtung
    21 Chipanordnung
    22 Bauelement
    23 Bauelementträger
    24 Verbindungskleberpunkte
    25 Kontaktelement
    26 Chip
    27 Umverdrahtung
    28 Kontaktpunkt
    29 Träger
    30 Umverdrahtungsbahn
    31 Umverdrahtungskontaktpunkt
    32 Kleber
    33 Halterahmen
    34 Füllmaterial
    35 Kontaktierungsvia
    36 Umverdrahtungsbahn 41 mit Kontaktelement
    37 Chipanordnung
    38 Bauelement
    39 Verbindungskleberpunkt
    40 Bauelementträger
    41 Kontaktpunkt
    42 Träger
    43 Polymerschicht
    44 Chip
    45 Füllmittel
    46 Kontaktpad
    47 Umverdrahtungsbahn
    48 Kontaktelement
    49 Kleber
    50 Chip
    51 Füllmittel
    52 Kontaktpad
    53 Umvredrahtungsbahn
    54 Kontaktelement
    55 Kontaktelement
    56 Bauelement
    57 Modulboard
    58 Kontaktpunkt

Claims (34)

1. Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips, das auf einem Bauelementträger montierbar und über mehrere am Bauelement vorgesehene Kontaktelemente am Bauelementträger kontaktierbar ist, mit folgenden Schritten:
a) Erzeugen einer ersten ebenen Chipanordnung durch zueinander beabstandetes Anordnen von funktionstüchtigen Chips in einem Raster und Verfüllen zumindest der Abstände zwischen den Chips mit einem Füllmittel zur Bildung eines die Chips fixierenden isolierenden Halterahmens mit chipeigenen, der elektrischen Kontaktierung zu einem anderen Chip einer anderen Chipanordnung dienenden, im Bereich des Halterahmens vorgesehenen Kontaktierungselementen und chipeigener Umverdrahtungen,
b) Erzeugen und/oder Anordnen einer weiteren ebenen Chipanordnung nach Schritt a) auf der ersten Chipanordnung derart, dass die Chips und die Halterahmen der beiden Chipanordnungen übereinander liegen und die jeweiligen Kontaktierungselemente der beiden Chipanordnungen für die elektrische Chip-Chip-Kontaktierung miteinander verbunden werden,
c) gegebenenfalls ein- oder mehrmaliges Wiederholen des Schritts b), und
d) gegebenenfalls Aufbringen der Interconnect-Elemente zum Anwendungsbord
e) Vereinzeln der jeweils aus mehreren übereinander gestapelten Chips der einzelnen Chipanordnungen bestehenden Bauelemente durch Auftrennen der Halterahmen der fest miteinander verbundenen Chipanordnungen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass zumindest die erste Chipanordnung unter Verwendung eines Trägers, auf den die Chips mittels eines Klebemittels befestigt werden erzeugt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass als Träger eine selbstklebende Folie oder Band oder ein an seiner Oberfläche vorzugsweise passivierter Silizium-Träger verwendet wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass die einzelnen Chipanordnungen separat hergestellt und anschließend miteinander verbunden werden.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass eine separate Chipanordnung mit folgenden Schritten erzeugt wird:
- Aufbringen der Kontaktierungselemente an vorbestimmten Positionen auf den Träger,
- Befestigen der Chips auf dem Träger,
- Erzeugen des isolierenden Halterahmens,
- Entfernen des Trägers,
- Erzeugen der Umverdrahtungen,
- Anbringen von Verbindungsklebepunkten,
wobei zwei Chipanordnungen anschließend über die Verbindungsklebepunkte miteinander verbunden werden.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass der Halterahmen derart in seiner Dicke bemessen wird, dass die Kontaktierungselemente aus ihm hervorragen.
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass das Füllmittel zur Bildung des Halterahmens auch die Chips an ihrer freien Seite unter Bildung einer Schutzschicht zumindest teilweise überdeckt.
6. Verfahren nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die Chips mit ihrer Kontaktierungsseite, auf die die Umverdrahtung aufzubringen ist, auf dem Träger befestigt werden, und dass die Umverdrahtung an der vom Träger befreiten Seite der Chips aufgebracht wird.
9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch gekennzeichnet, dass als Verbindungskleber ein leitfähiger Kleber verwendet wird, der auf die an der vom Träger befreiten Seite freiliegenden Kontaktierungselemente aufgebracht wird.
10. Verfahren nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass nach Beendigung des Aufstapelvorgangs auf die obere Chipanordnung eine Schutzbeschichtung aufgebracht wird.
11. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine weitere Chipanordnung auf einer bereits vorhandenen Chipanordnung aufgebaut wird.
12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass eine weitere Chipanordnung mit folgenden Schritten erzeugt wird:
- Erzeugen weiterer Kontaktierungselemente der weiteren Chipanordnung auf den oberseitig freiliegenden Kontaktierungselementen der unteren Chipanordnung,
- Aufbringen der Chips der weiteren Chipanordnung oberhalb und vorzugsweise deckungsgleich mit den Chips der unteren Chipanordnung,
- Erzeugen des isolierenden Halterahmens derart, dass die Kontaktierungselemente noch aus dem Halterahmen hervorragen und das Füllmittel die Chips oberseitig bis auf die chipseitigen Kontaktpads als Isolationsschicht abdeckt,
- Erzeugen der Umverdrahtungen,
wobei die Schritte sooft wiederholt werden wie Chipanordnungen übereinander zu stapeln sind.
13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, dass die erste Chipanordnung, auf die eine weitere Chipanordnung aufgebaut wird, mit folgenden Schritten erzeugt wird:
- Erzeugen der Kontaktierungselemente der ersten Chipanordnung auf dem Träger, insbesondere dem Silizium-Träger,
- Aufbringen der Chips der ersten Chipanordnung,
- Erzeugen des isolierenden Halterahmens derart, dass die Kontaktierungselemente noch aus dem Halterahmen hervorragen und das Füllmittel die Chips oberseitig bis auf die chipseitigen Kontaktpads als Isolationsschicht abdeckt,
- Erzeugen der Umverdrahtungen.
14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass nach der Erzeugung des Halterahmens einschließlich des die Chips teilweise abdeckenden Rahmenabschnitts ein das Füllmaterial gleichmäßig abtragender Reinigungsschritt erfolgt.
15. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass die erste Chipanordnung mit folgenden Schritten erzeugt wird:
a) Erzeugen von Umverdrahtungsbahnen mit Kontaktierungspunkten auf einem Träger, insbesondere einem vorzugsweise passivierten Silizium-Träger,
b) Befestigen der bereits mit einer Umverdrahtung versehenen Chips mit ihrer die Umverdrahtung aufweisenden Seite zum Träger weisend, so dass die Umverdrahtung mit den Umverdrahtungsbahnen des Trägers verbunden werden,
c) Erzeugen des Halterahmens derart, dass die Chips auch an ihrer freien Seite in das Füllmittel eingebettet werden, wobei in dem Halterahmen Kontaktvias zur Durchkontaktierung zu den darunter liegenden Kontaktierungspunkten ausgebildet werden,
d) Erzeugen weiterer Umverdrahtungsbahnen mit Kontaktierungspunkten und -elementen, die die Kontaktvias füllen,
wonach die Schritte a) bis d) zur Bildung einer oder mehrere weiterer Chipanordnungen wiederholt werden.
16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass nach dem Befestigen der Chips zur Reduzierung der Dicke Chipmaterial abgetragen wird.
17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die Chips mittels eines nicht-leitenden Klebers befestigt werden.
18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, dass nach Erzeugung der letzten Chipanordnung an deren Oberseite Kontaktelemente zum Kontaktieren der nachfolgend zu vereinzelnden Bauelemente mit einem Träger erzeugt werden.
19. Verfahren nach Anspruch 11, gekennzeichnet durch folgende Schritte:
a) Anordnen der Chips auf einem Träger,
b) Erzeugen des Halterahmens derart, dass die Chips seitlich und an ihrer freien Seite bis auf einen die Kontaktpads freilassenden Bereich in das Füllmittel eingebettet sind,
c) Erzeugen von Umverdrahtungsbahnen, die sich bis in den Bereich der zwischen den Chips befindlichen Halterahmenabschnitte erstrecken, wobei die derart positionierten Enden der Umverdrahtungsbahnen die Kontaktelemente zur nachfolgend aufzubauenden oder anzuordnenden Chipanordnung bilden,
d) Aufbringen eines nicht-leitenden Klebemittels zur Fixierung der Chips der zweiten Chipanordnung und zur Isolierung gegenüber den darunter liegenden Umverdrahtungsbahnen derart, dass die Kontaktelemente der ersten Chipanordnung frei liegen, und Aufbringen der Chips der zweiten Chipanordnung,
e) Aufbringen eines nicht-leitenden weiteren Füllmittels zur Bildung eines Halterahmens derart, dass es die Chips seitlich und oberseitig bis auf den Bereich der Kontaktierungspads abdeckt, wobei die Kontaktelemente der ersten Chipanordnung frei bleiben,
f) Erzeugen der Umverdrahtungsbahnen der zweiten Chipanordnung, die endseitig mit den Kontaktelementen der ersten Chipanordnung kontaktiert werden,
g) gegebenenfalls ein- oder mehrmaliges Wiederholen der Schritte d) bis f)
20. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktierungselemente sowie die Umverdrahtungsbahnen und deren Kontaktierungspunkte aus einem leitfähigen Polymer erzeugt werden.
21. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass die Kontaktierungselemente sowie die Umverdrahtungsbahnen und deren Kontaktierungspunkte aufgedruckt werden.
22. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass als Füllmittel ein nicht-leitendes Polymer verwendet wird.
23. Verfahren nach Anspruch 22, dadurch gekennzeichnet, dass das Füllmittel aufgedruckt, aufgesprüht oder aufgeschleudert wird.
24. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass nach dem Erzeugen des Halterahmens, insbesondere wenn dieser einen einen Chip bedeckenden Abschnitt aufweist, ein Schritt zur Reduzierung der Dicke des Füllmittels bei gleichzeitiger Einebnung des Fläche erfolgt.
25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, dass die Dickenreduktion durch nasses oder trockenes Ätzen oder durch mechanische Behandlung erfolgt.
26. Elektronisches Bauelement mit mehreren gestapelten Chips, hergestellt nach dem Verfahren nach einem der Ansprüche 1 bis 25.
27. Elektronisches Bauelement mit mehreren gestapelten Chips, wobei jeder Chip eigene Umverdrahtungsbahnen aufweist, dadurch gekennzeichnet, dass jeder Chip (3, 15, 26, 44, 50) in einem Halterahmen, der ihn zumindest seitlich umgibt, aufgenommen ist, wobei die bis in den Bereich des Halterahmens laufenden Umverdrahtungsbahnen (6, 20, 27, 30, 36, 47, 53) übereinander liegender Chips im Bereich des Halterahmens miteinander kontaktiert sind.
28. Elektronisches Bauelement nach Anspruch 27, dadurch gekennzeichnet, dass die Umverdrahtungsbahnen (6, 20, 27, 30) über Kontaktelemente (2, 14, 25) miteinander verbunden sind.
29. Elektronisches Bauelement nach Anspruch 28, dadurch gekennzeichnet, dass die Kontaktelemente eines ersten Chips und die Umverdrahtungsbahnen eines zweiten Chips direkt oder über einen leitfähigen Kleber miteinander verbunden sind.
30. Elektronisches Bauelement nach Anspruch 27, dadurch gekennzeichnet, dass die Umverdrahtungsbahnen (36, 47, 53) direkt miteinander verbunden sind.
31. Elektronisches Bauelement nach Anspruch 30, dadurch gekennzeichnet, dass die Umverdrahtungsbahnen mittels eines leitfähigen Klebers miteinander verbunden sind.
32. Elektronisches Bauelement nach einem der Ansprüche 27 bis 31, dadurch gekennzeichnet dass die Kontaktelemente 2, 14, 25) und die Umverdrahtungsbahnen (6, 20, 27, 30, 36, 47, 53) aus einem leitfähigen Polymer sind.
33. Elektronisches Bauelement nach einem der Ansprüche 27 bis 32, dadurch gekennzeichnet, dass der Halterahmen einen Chip (3, 15, 26, 44, 53) sowohl seitlich als auch an einer seiner Flachseiten zumindest teilweise abdeckt.
34. Elektronisches Bauelement nach einem der Ansprüche 27 bis 33, dadurch gekennzeichnet, dass der oberste Chip mit einer Schutzbeschichtung, die gegebenenfalls auch die unteren Chips seitlich abdeckt versehen ist.
DE10153609A 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips Expired - Fee Related DE10153609C2 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE10153609A DE10153609C2 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10164800A DE10164800B4 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
US10/285,924 US6714418B2 (en) 2001-11-02 2002-11-01 Method for producing an electronic component having a plurality of chips that are stacked one above the other and contact-connected to one another

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10153609A DE10153609C2 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10164800A DE10164800B4 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Publications (2)

Publication Number Publication Date
DE10153609A1 true DE10153609A1 (de) 2003-05-15
DE10153609C2 DE10153609C2 (de) 2003-10-16

Family

ID=28455511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10153609A Expired - Fee Related DE10153609C2 (de) 2001-11-02 2001-11-02 Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Country Status (1)

Country Link
DE (1) DE10153609C2 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345391B3 (de) * 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
US7482198B2 (en) 2004-04-26 2009-01-27 Infineon Technologies Ag Method for producing through-contacts and a semiconductor component with through-contacts
DE102006005645B4 (de) * 2005-09-15 2009-04-02 Qimonda Ag Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
US5455455A (en) * 1992-09-14 1995-10-03 Badehi; Peirre Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3579056A (en) * 1967-10-21 1971-05-18 Philips Corp Semiconductor circuit having active devices embedded in flexible sheet
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5455455A (en) * 1992-09-14 1995-10-03 Badehi; Peirre Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
EP0611129A2 (de) * 1993-02-08 1994-08-17 General Electric Company Eingebettetes Substrat für integrierte Schaltungsmodule
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
US6117704A (en) * 1999-03-31 2000-09-12 Irvine Sensors Corporation Stackable layers containing encapsulated chips

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10345391B3 (de) * 2003-09-30 2005-02-17 Infineon Technologies Ag Verfahren zur Herstellung eines Multi-Chip-Moduls und Multi-Chip-Modul
US7211472B2 (en) 2003-09-30 2007-05-01 Infineon Technologies Ag Method for producing a multichip module and multichip module
US7482198B2 (en) 2004-04-26 2009-01-27 Infineon Technologies Ag Method for producing through-contacts and a semiconductor component with through-contacts
DE102006005645B4 (de) * 2005-09-15 2009-04-02 Qimonda Ag Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE10153609C2 (de) 2003-10-16

Similar Documents

Publication Publication Date Title
DE10164800B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE60101159T2 (de) Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE10333841B4 (de) Verfahren zur Herstellung eines Nutzens mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen und Verfahren zur Herstellung eines Halbleiterbauteils
DE102014100512B4 (de) Chip-gehäuse mit anschlusspads mit unterschiedlichen formfaktoren
DE10250538B4 (de) Elektronisches Bauteil als Multichipmodul und Verfahren zu dessen Herstellung
DE10157280B4 (de) Verfahren zum Anschließen von Schaltungseinheiten
DE102006032073B4 (de) Elektrisch leitfähiger Verbund aus einem Bauelement und einer Trägerplatte
DE102014100509B4 (de) Verfahren zur herstellung und testung eines chipgehäuses
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102008010098A1 (de) Halbleiterpackage mit einer ein Die aufnehmenden durchgehenden Ausnehmung und einer Verbindungsbohrung und ein Verfahren zu deren Herstellung
DE10334575B4 (de) Elektronisches Bauteil und Nutzen sowie Verfahren zur Herstellung derselben
DE10255844B3 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einer Umverdrahtungseinrichtung und entsprechende integrierte Schaltung
DE10251527B4 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE10162676B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und einer Umverdrahtungsplatte und Systemträger für mehrere elektronische Bauteile sowie Verfahren zur Herstellung derselben
DE10255289A1 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips in paralleler Anordnung und Verfahren zu dessen Herstellung
DE10153609A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips
DE10250634A1 (de) Nachgiebige Entlastungsverkapselung auf Waferebene
DE10158563C1 (de) Verfahren zur Herstellung eines Bauelementmoduls
DE10142114C1 (de) Elektronisches Bauteil mit wenigstens zwei Halbleiterchips sowie Verfahren zu seiner Herstellung
DE19846662A1 (de) Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE102012108610B4 (de) Chipmodul und Verfahren zum Herstellen eines Chipmoduls
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE2326861A1 (de) Verfahren zum gegenseitigen verbinden von elektronischen mikrobausteinen und nach einem solchen verfahren hergestellte verbindungssubstrate und hybridschaltungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee