DE10109174A1 - Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben - Google Patents
Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselbenInfo
- Publication number
- DE10109174A1 DE10109174A1 DE10109174A DE10109174A DE10109174A1 DE 10109174 A1 DE10109174 A1 DE 10109174A1 DE 10109174 A DE10109174 A DE 10109174A DE 10109174 A DE10109174 A DE 10109174A DE 10109174 A1 DE10109174 A1 DE 10109174A1
- Authority
- DE
- Germany
- Prior art keywords
- wiring
- diffusion layer
- cells
- cell
- antenna effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 92
- 238000000034 method Methods 0.000 title claims abstract description 68
- 230000000694 effects Effects 0.000 claims abstract description 73
- 238000009792 diffusion process Methods 0.000 claims description 88
- 239000002184 metal Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 32
- 230000001681 protective effect Effects 0.000 claims description 31
- 239000000945 filler Substances 0.000 claims description 4
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 claims 2
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 claims 1
- YTAHJIFKAKIKAV-XNMGPUDCSA-N [(1R)-3-morpholin-4-yl-1-phenylpropyl] N-[(3S)-2-oxo-5-phenyl-1,3-dihydro-1,4-benzodiazepin-3-yl]carbamate Chemical compound O=C1[C@H](N=C(C2=C(N1)C=CC=C2)C1=CC=CC=C1)NC(O[C@H](CCN1CCOCC1)C1=CC=CC=C1)=O YTAHJIFKAKIKAV-XNMGPUDCSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000010276 construction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 101100400378 Mus musculus Marveld2 gene Proteins 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Verfahren zum Strukturentwurf einer aus einer Vielzahl von Zellen bestehenden integrierten Halbleiterschaltung, mit den Verfahrensschritten, (a) erste Daten und zweite Daten in ein automatisches Strukturentwurfssystem einzugeben, wobei sich die ersten Daten auf die Verbindung einer Schaltung beziehen und die zweiten Daten auf die Zellen und eine Füllzelle beziehen, die in einem zwischen den Zellen gebildeten Zwischenraum zu positionieren ist und eine Schutzschaltung enthält, die verhindert, dass eine Verdrahtung, die die Zellen elektrisch miteinander verbindet, aufgeladen wird, (b) die Zellen auf Basis der ersten und zweiten Daten anzuordnen, (c) die Füllzelle in einem zwischen den Zellen gebildeten Zwischenraum zu positionieren, (d) zu prüfen, ob aufgrund der Verdrahtung, die aufgeladen wird, ein Antenneneffekt verursacht wird, und ein Prüfsignal zu übertragen, das eine Verdrahtung kennzeichnet, die vor dem Antenneneffekt geschützt werden muss, und (e) für die mit dem Prüfsignal kennzeichnete Verdrahtung einen Prozess zur Verhinderung des Antenneneffektes durchzuführen.
Description
Die Erfindung betrifft ein Verfahren zum Strukturentwurf (Layout) einer integrierten
Halbleiterschaltung und insbesondere so ein Verfahren zum Maskenstrukturentwurf
einer integrierten Halbleiterschaltung mit Verhinderung des Antenneneffektes, der durch
Verdrahtung erzeugt wird, die aufgeladen wird.
Da die Gattergröße in einer integrierten Halbleiterschaltung wie z. B. einer LSI immer
größer wird, wird auch die Gattergröße immer größer, bei der eine Verdrahtungs
anordnung mittels eines automatischen Strukturentwurfssystems durchgeführt wird.
Dies führt dazu, dass eine Verdrahtung in einer Prozesseinheit ziemlich lang werden
kann, in welchem Fall ein isolierender Film wie z. B. ein Gatterisolierfilm wahrscheinlich
beschädigt wird, insbesondere verschlechtert wird oder aufgrund von elektrischen
Ladungen, die in einem Plasma- oder Ionenstrahlprozess bei der LSI-Herstellung
auftreten, dielektrischen Durchschlag erfährt.
Zusätzlich tritt der sogenannte Antenneneffekt auf. Beim Antenneneffekt wird eine Ver
drahtungsschicht, die elektrisch mit einem elektrisch leitenden Film verbunden ist, der
auf einem isolierenden Film gebildet ist, aufgeladen, mit der Folge, dass sich viele elek
trische Ladungen im elektrisch leitenden Film ansammeln. Wenn so ein Antenneneffekt
auftritt, wird ein isolierender Film, wie z. B. der oben erwähnte Film, leicht beschädigt.
Um den oben erwähnten Antenneneffekt zu verhindern, hat man viele Versuche
unternommen.
Zum Beispiel hat die japanische, ungeprüfte Patentveröffentlichung Nr. 11-186394 ein
Verfahren zur Herstellung einer integrierten Halbleiterschaltung vorgeschlagen, bei dem
eine oberste Verdrahtungszelle in eine Verdrahtung eingefügt wird, die vor dem Anten
neneffekt geschützt werden muss, um dadurch eine Verdrahtungslänge zu definieren,
die gleich einer vorbestimmten Länge oder kleiner als diese ist, was sicher verhindert,
dass ein isolierender Film durch den Antenneneffekt beschädigt wird.
Fig. 1 bis 3 zeigen die bei dem vorgeschlagenen Verfahren durchzuführenden Ver
fahrensschritte. Fig. 1 zeigt einen Strukturentwurf eines integrierten Halbleiters, bevor
Schutz gegen den Antenneneffekt hergestellt wird, Fig. 2 zeigt ein Muster zur Herstel
lung von Schutz gegen den Antenneneffekt, und Fig. 3 zeigt einen Strukturentwurf eines
integrierten Halbleiters, nachdem Schutz gegen den Antenneneffekt hergestellt worden
ist.
Wie in Fig. 1 gezeigt, ist eine Zielverdrahtung 101, die vor dem Antenneneffekt
geschützt werden muss, durch eine Verdrahtung 102 mit einem Stift 104 einer Zelle 103
verbunden. Die Zielverdrahtung 101 und die Verdrahtung 102 sind hier nicht die
obersten Verdrahtungen in einem Strukturentwurf.
Als Lösung für das Antenneneffekt-Problem wird eine oberste Verdrahtungszelle 105
verwendet, wie in Fig. 2 gezeigt. In der obersten Verdrahtungszelle 105 sind Stifte 106
und 107 durch eine oberste Verdrahtung 108 miteinander verbunden. Indem man einen
in Fig. 1 gezeigte Aufbau mit einem in Fig. 2 gezeigten Aufbau verbindet, erhält man ein
Muster als Schutz gegen den Antenneneffekt.
Das heißt, die oberste Verdrahtungszelle 105 befindet sich über der Zelle 103, wie in
Fig. 3 gezeigt. Die Stifte 104 und 106 sind durch eine Verdrahtung 102a, die keine
oberste Verdrahtung ist, elektrisch miteinander verbunden. Die Zielverdrahtung 101 und
der Stift 107 sind durch eine Verdrahtung, die keine oberste Verdrahtung ist, elektrisch
miteinander verbunden. Der in Fig. 3 gezeigte Aufbau erzielt einen Schutz gegen den
Antenneneffekt.
Die japanische, ungeprüfte Patentveröffentlichung Nr. 11-214521 hat eine integrierte
Halbleiterschaltung vorgeschlagen, die dadurch gekennzeichnet ist, dass ein Schutz
element elektrisch mit einem schwebenden Gatter einer Elementarzelle verbunden ist.
Fig. 4 ist ein Schaltplan einer NICHT-Glied-Zeile 110 mit einer Schutzschaltung, die in
der vorgeschlagenen, integrierten Halbleiterschaltung enthalten ist.
Die NICHT-Glied-Zelle 110 besteht aus einem NICHT-Glied 111 und einer Schutz
schaltung 112. Nicht nur das NICHT-Glied 111, sondern alle Elementarzellen wie z. B.
NICHT-ODER und NICHT-UND sind dafür ausgelegt, eine Schutzschaltung zu enthal
ten, um für alle Verdrahtungen Schutz gegen den Antenneneffekt zu gewährleisten.
Jedoch ist die in Fig. 1 bis 3 gezeigte, integrierte Halbleiterschaltung mit dem Pro
blem behaftet, dass es möglicherweise unmöglich ist, eine oberste Verdrahtungszelle
auf eine Weise wie in Fig. 3 gezeigt anzuordnen, wenn die oberste Verdrahtung mit
zunehmender LSI-Größe einen komplizierten Aufbau erhält.
Die in Fig. 4 gezeigte, integrierte Halbleiterschaltung ist mit dem Problem behaftet, dass
eine Strukturentwurfsfläche unvermeidlich vergrößert wird, da auch eine Verdrahtung,
die nicht vor dem Antenneneffekt geschützt werden muss, dafür ausgelegt ist, eine
Schutzschaltung zu enthalten, was eine Vergrößerung der Fläche eines Halbleiterchips
zur Folge hat. Dieses Problem wird mit einer Vergrößerung des Umfanges einer LSI
beachtlich.
Die japanische ungeprüfte Patentveröffentlichung Nr. 6-326248 hat eine integrierte
Halbleiterschaltung vorgeschlagen, die ein Halbleitersubstrat enthält, auf dem Zellen
angeordnet sind, die jeweils einen MOS-Transistor aufweisen, und Verdrahtungen, die
elektrisch mit den Zellen aneinander verbunden sind, um dadurch eine gewünschte
Funktion zu erfüllen. Das Halbleitersubstrat ist an einer Oberfläche davon gebildet, mit
einem PN-Übergang, bestehend aus einem P-leitenden Bereich und einem N-leitenden
Bereich, der sich entfernter von einer Oberfläche des Halbleitersubstrates vom P
leitenden Bereich befindet. Diodensequenzen sind in einem konstanten Abstand von
einander beabstandet. Jede der Diodensequenzen besteht aus einer PN-Übergangs
sequenz, die PN-Übergänge enthält, die in einem Verdrahtungs-Lastwagen angeordnet
sind, der senkrecht zu einer Verdrahtung ist, die Zellen miteinander verbindet, und einer
Elektrode, die in ein Kontaktloch gefüllt ist, das von einer Verdrahtungsschicht zum P-
leitenden Bereich gebildet ist. Eine Verdrahtungslänge zwischen einem Gate des MOS-
Transistors und der Elektrode ist so ausgelegt, dass sie automatisch kleiner als eine
vorbestimmte Länge ist.
Die japanische, ungeprüfte Patentveröffentlichung Nr. 8-97416 hat eine Halbleitervor
richtung vorgeschlagen, die eine Primär-Eingangschaltung, eine interne Schaltung, die
einen Feldeffektransistor enthält, eine Gate-Elektrodenschicht, die den Feldeffekttran
sistor bildet, eine erste Verdrahtungsschicht, die elektrisch mit der Gate-Elektroden
schicht verbunden ist und die ein Schaltungssignal an die Gate-Elektrodenschicht
überträgt, und eine Störstellendiffusionsschicht enthält, die zwischen die Gate-
Elektrodenschicht und die erste Verdrahtungsschicht geschichtet ist und einen
Widerstand und eine Diode enthält.
Die japanische, ungeprüfte Patentveröffentlichung Nr. 8-306922 hat ein Verfahren zur
Herstellung eines Polysilizium-Gate einer Halbleiter-Speichervorrichtung durch Plasma
lithografie vorgeschlagen, mit den Verfahrensschritten, getrennt eine Gate-Polysilizium
schicht in einem aktiven Bereich und eine Kontakt-Polysiliziumschicht in einem anderen
Bereich als dem aktiven Bereich zu bilden und die Gate-Polysiliziumschicht und die
Kontakt-Polysiliziumschicht durch einen elektrischen Leiter miteinander zu verbinden.
Die japanische, ungeprüfte Patentveröffentlichung Nr. 10-144795, die auf der US-
Patentanmeldung Nr. 740766 basiert, eingereicht am 1. November 1996 von Daniel R.
Cronyn III und auf die Firma Motorola übertragen, hat eine Standardzellenbibliothek mit
einer Vielzahl von Standardzellen vorgeschlagen. Mindestens eine der Standardzellen
besteht aus einem Standardzelleneingang und einem zum Standardzelleneingang
gehörenden Halter zum Positionieren einer Diode darin. Die im Halter positionierte
Diode ist elektrisch mit dem Standardzelleneingang verbunden.
Die japanische, ungeprüfte Patentveröffentlichung Nr. 11-186394 hat ein Verfahren zur
Herstellung einer integrierten Halbleiterschaltung vorgeschlagen, das den Verfahrens
schritt umfasst, eine Standardzelle in eine Verdrahtung einzufügen, die elektrisch mit
einer Gate-Elektrode verbunden ist, um die Verdrahtung auf eine vorbestimmte Länge
zu bringen, mit der verhindert wird, dass ein Gate-Oxidfilm verschlechtert wird. Die
einzufügende Standardzelle enthält eine Verdrahtung, die durch eine oberste
Verdrahtungsschicht in der Standardzelle hindurchgeht.
Die japanische, ungeprüfte Patentveröffentlichung Nr. 11-297836 hat eine Halbleiter
vorrichtung vorgeschlagen, die in Kombination angeordnete Zellen und Funktionsblöcke
oder Module und ein Verdrahtungsmuster enthält, das die Zellen und Funktionsblöcke
oder Module miteinander verbindet. Jede der Zellen und jeder der Funktionsblöcke
besteht aus einer ersten Diffusionsschicht, die eine erste elektrische Leitfähigkeit hat
und elektrisch mit einem Eingangsanschluss der Zelle bzw. des Funktionsblockes
verbunden ist, und einer Diode, die eine erste, elektrische Leitfähigkeit hat und eine
Wanne enthält, die elektrisch mit einer zweiten Spannungsquelle verbunden ist und
eine zweite elektrische Leitfähigkeit hat.
Die japanische ungeprüfte Patentveröffentlichung Nr. 11-186502 hat eine Halbleiter
vorrichtung vorgeschlagen, die eine Vielzahl von Standardzellen enthält, die auf einem
Halbleitersubstrat gebildet sind und jeweils einen Eingangsanschluss und einen MOS-
Transistor aufweisen. Die Halbleitervorrichtung enthält weiterhin einen Diffusionsbe
reich, der in dem Halbleitersubstrat gebildet ist und fast vernachlässigbaren Widerstand
hat. Der Eingangsanschluss und das Gate sind durch eine Verdrahtung, die den
Diffusionsbereich enthält, elektrisch miteinander verbunden.
Die oben erwähnten Probleme bleiben jedoch auch bei den oben erwähnten
Veröffentlichungen ungelöst.
Im Hinblick auf die oben erwähnten Probleme im Stand der Technik ist es eine Aufgabe
der vorliegenden Erfindung, ein Verfahren zum Strukturentwurf einer integrierten
Halbleiterschaltung zu schaffen, das leicht eine Gegenmaßnahme gegen den
Antenneneffekt zustande bringen kann.
Außerdem ist es eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Struk
turentwurf einer integrierten Halbleiterschaltung zu schaffen, die das gleiche tun kann.
Nach einem Aspekt der vorliegenden Erfindung wird ein Verfahren zum Strukturentwurf
einer aus einer Vielzahl von Zellen bestehenden, integrierten Halbleiterschaltung ge
schaffen, das den Verfahrensschritt umfasst, in einem zwischen den Zellen gebildeten
Zwischenraum eine Füllzelle zu positionieren, die eine Schutzschaltung enthält, die
verhindert, dass eine Verdrahtung, die die Zellen elektrisch miteinander verbindet,
aufgeladen wird.
Weiterhin wird ein Verfahren zum Strukturentwurf einer aus einer Vielzahl von Zellen
bestehenden integrierten Halbleiterschaltung geschaffen, das die Verfahrensschritte
umfasst, a) erste Daten und zweite Daten in ein automatisches Strukturentwurfssystem
einzugeben, wobei sich die ersten Daten auf die Verbindung einer Schaltung beziehen
und die zweiten Daten auf die Zellen und eine Füllzelle beziehen, die in einem zwischen
den Zellen gebildeten Zwischenraum zu positionieren ist und eine Schutzschaltung
enthält, die verhindert, dass eine Verdrahtung, die die Zellen elektrisch miteinander
verbindet, aufgeladen wird, b) die Zellen auf Basis der ersten und zweiten Daten
anzuordnen, c) die Füllzelle in einem zwischen den Zellen gebildeten Zwischenraum zu
positionieren, d) zu prüfen, ob aufgrund der Verdrahtung, die aufgeladen wird, ein
Antenneneffekt verursacht wird, und ein Prüfsignal zu übertragen, das eine Verdrahtung
kennzeichnet, die vor dem Antenneneffekt geschützt werden muss, und e) für die mit
dem Prüfsignal kennzeichnete Verdrahtung einen Prozess zur Verhinderung des
Antenneneffektes durchzuführen.
Nach einem weiteren Aspekt der vorliegenden Erfindung wird eine Vorrichtung zum
Strukturentwurf einer aus einer Vielzahl von Zellen bestehenden integrierten Halbleiter
schaltung geschaffen, mit a) einem ersten Speicher, der erste Daten enthält, die sich
auf die Verbindung einer Schaltung beziehen, b) einem zweiten Speicher, der zweite
Daten enthält, die sich auf die Zellen und eine Füllzelle beziehen, die in einem zwischen
den Zellen gebildeten Zwischenraum zu positionieren ist und eine Schutzschaltung
enthält, die verhindert, dass eine Verdrahtung, die die Zellen elektrisch miteinander
verbindet, aufgeladen wird, c) einem automatischen Strukturentwurfssystem, das die
Zellen auf Basis der ersten und zweiten Daten anordnet und die Füllzelle in einem
zwischen den Zellen gebildeten Zwischenraum positioniert, und d) einem elektroni
schen Konstruktionsautomatisierungs-Werkzeug, das prüft, ob aufgrund der Verdrah
tung, die aufgeladen wird, ein Antenneneffekt verursacht wird, und ein Prüfsignal
überträgt, das eine Verdrahtung kennzeichnet, die vor dem Antenneneffekt geschützt
werden muss, wobei das automatische Strukturentwurfssystem für die mit dem
Prüfsignal kennzeichnete Verdrahtung einen Prozess zur Verhinderung des
Antenneneffektes durchführt.
Nach noch einem Aspekt der vorliegenden Erfindung wird eine aus einer Vielzahl von
Zellen bestehende integrierte Halbleiterschaltung geschaffen, mit a) einem Halbleiter
substrat, das darin gebildete Schutzelemente enthält, die jeweils eine erste, auf einer
Oberfläche des Substrates gebildete Diffusionsschicht und eine zweite Diffusionsschicht
um die erste Diffusionsschicht herum enthalten, wobei die erste Diffusionsschicht eine
erste elektrische Leitfähigkeit hat und die zweite Diffusionsschicht eine zweite
elektrische Leitfähigkeit hat, b) einer geerdeten Leitung, die durch ein Kontaktloch
elektrisch mit der zweiten Diffusionsschicht verbindet, c) einer Spannungsquellen
leitung, die durch ein Kontaktloch elektrisch mit einer dritten Diffusionsschicht verbindet,
die auf einer Oberfläche des Substrates gebildet ist, wobei die dritte Diffusionsschicht
eine erste elektrische Leitfähigkeit hat und die geerdete Leitung und die
Spannungsquellenleitung beide aus einer ersten Metallverdrahtungsschicht bestehen,
und d) einer Zielverdrahtung, die aus der ersten Metallverdrahtungsschicht besteht und
vor dem Antenneneffekt geschützt werden muss, wobei eines der Schutzelemente
genau unter der Zielverdrahtung liegt, die durch ein Kontaktloch elektrisch mit der
ersten Diffusionsschicht des einen Schutzelementes verbunden ist.
Weiterhin wird eine aus einer Vielzahl von Zellen bestehende, integrierte Halbleiter
schaltung geschaffen, mit a) einem Halbleitersubstrat, das darin gebildete Schutz
elemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates gebildete
Diffusionsschicht und eine zweite Diffusionsschicht um die erste Diffusionsschicht
herum enthalten, wobei die erste Diffusionsschicht eine erste elektrische Leitfähigkeit
hat und die zweite Diffusionsschicht eine zweite elektrische Leitfähigkeit hat, b) einer
geerdeten Leitung, die durch ein Kontaktloch elektrisch mit der zweiten Diffusions
schicht verbindet, c) einer Spannungsquellenleitung, die durch ein Kontaktloch
elektrisch mit einer dritten Diffusionsschicht verbindet, die auf einer Oberfläche des
Substrates gebildet ist, wobei die dritte Diffusionsschicht eine erste elektrische
Leitfähigkeit hat und die geerdete Leitung und die Spannungsquellenleitung beide aus
einer ersten Metallverdrahtungsschicht bestehen, d) einer Zielverdrahtung, die aus der
ersten Metallverdrahtungsschicht besteht und vor dem Antenneneffekt geschützt
werden muss, und e) einer Verbindungsverdrahtung mit einem ersten Ende, das genau
über einem der Schutzelemente liegt, das in der Nähe der Zielverdrahtung liegt, und
einem zweiten Ende, an dem die Verbindungsverdrahtung elektrisch mit der
Zielverdrahtung verbunden ist, wobei die Verbindungsverdrahtung an dem ersten Ende
durch ein Kontaktloch elektrisch mit der ersten Diffusionsschicht des einen Schutz
elementes verbunden ist.
Weiterhin wird eine aus einer Vielzahl von Zellen bestehende integrierte Halbleiter
schaltung geschaffen, mit a) einem Halbleitersubstrat, das darin gebildete Schutz
elemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates gebildete
Diffusionsschicht und eine zweite Diffusionsschicht um die erste Diffusionsschicht
herum enthalten, wobei die erste Diffusionsschicht eine erste elektrische Leitfähigkeit
hat und die zweite Diffusionsschicht eine zweite elektrische Leitfähigkeit hat, b) einer
geerdeten Leitung, die durch ein Kontaktloch elektrisch mit der zweiten Diffusions
schicht verbindet, c) einer Spannungsquellenleitung, die durch ein Kontaktloch
elektrisch mit einer dritten Diffusionsschicht verbindet, die auf einer Oberfläche des
Substrates gebildet ist, wobei die dritte Diffusionsschicht eine erste elektrische
Leitfähigkeit hat und die geerdete Leitung und die Spannungsquellenleitung beide aus
einer ersten Metallverdrahtungsschicht bestehen, d) einer Zielverdrahtung, die aus
einer zweiten, über der ersten Metallverdrahtungsschicht liegenden Metallverdrahtungs
schicht besteht und die vor dem Antenneneffekt geschützt werden muss, und e) einer
Verbindungsverdrahtung, die aus der ersten Metallverdrahtungsschicht besteht, wobei
mindestens eines der Schutzelemente genau unter der Zielverdrahtung liegt, die Ziel
verdrahtung durch ein erstes Kontaktloch elektrisch mit der Verbindungsverdrahtung
verbunden ist und die Verbindungsverdrahtung durch ein zweites Kontaktloch elektrisch
mit der ersten Diffusionsschicht des einen Schutzelementes verbunden ist.
Weiterhin wird eine aus einer Vielzahl von Zellen bestehende integrierte Halbleiter
schaltung geschaffen, mit a) einem Halbleitersubstrat, das darin gebildete Schutz
elemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates gebildete
Diffusionsschicht und eine zweite Diffusionsschicht um die erste Diffusionsschicht
herum enthalten, wobei die erste Diffusionsschicht eine erste elektrische Leitfähigkeit
hat und die zweite Diffusionsschicht eine zweite elektrische Leitfähigkeit hat, b) einer
geerdeten Leitung, die durch ein Kontaktloch elektrisch mit der zweiten Diffusions
schicht verbindet, c) einer Spannungsquellenleitung, die durch ein Kontaktloch
elektrisch mit einer dritten Diffusionsschicht verbindet, die auf einer Oberfläche des
Substrates gebildet ist, wobei die dritte Diffusionsschicht eine erste elektrische
Leitfähigkeit hat und die geerdete Leitung und die Spannungsquellenleitung beide aus
einer ersten Metallverdrahtungsschicht bestehen, d) einer Zielverdrahtung, die aus
einer zweiten, über der ersten Metallverdrahtungsschicht liegenden Metallverdrahtungs
schicht besteht und die vor dem Antenneneffekt geschützt werden muss, und e) einer
Verbindungsverdrahtung, die aus der ersten Metallverdrahtungsschicht besteht und die
ein erstes, genau unter der Zielverdrahtung liegendes Ende und ein zweites, genau
über einem der Schutzelemente liegendes Ende hat, wobei die Verbindungsverdrah
tung an dem ersten Ende durch ein erstes Kontaktloch elektrisch mit der Zielverdrah
tung verbunden ist und an dem zweiten Ende durch ein zweites Kontaktloch elektrisch
mit der ersten Diffusionsschicht des einen Schutzelementes verbunden ist.
Ferner wird eine integrierte Halbleiterschaltung geschaffen, mit a) einer Vielzahl von
Makrozellen, b) einer Zielverdrahtung, die vor dem Antenneneffekt geschützt werden
muss und die eine Treiberzelle, die in einer der Makrozellen liegt, elektrisch mit einer
Gate-Elektroden-Zelle verbindet, die in einer anderen Makrozelle liegt, wobei die
Zielverdrahtung durch einen zwischen den Makrozellen gebildeten Zwischenraum
hindurchgeht, der mit Füllzellen gefüllt ist, die jeweils eine Schutzschaltung zur
Verhinderung des Antenneneffektes enthalten, und wobei die Zielverdrahtung elektrisch
mit einer Füllzelle verbunden ist, die der Gate-Elektroden-Zelle am nächsten liegt.
Nachfolgend werden die Vorteile beschrieben, die man mit der oben erwähnten
vorliegenden Erfindung erzielt.
Gemäß der vorliegenden Erfindung wird eine Füllzelle, die eine Schutzschaltung
enthält, die verhindert, dass eine Verdrahtung aufgeladen wird, in einem Zwischenraum
positioniert, der zwischen Zellen gebildet ist, die eine integrierte Halbleiterschaltung
bilden. Die Schutzschaltung kann zum Beispiel aus einer Diode bestehen. Es wird
geprüft, ob aufgrund einer Verdrahtung, die aufgeladen wird, in irgendeiner der
Verdrahtungen der Antenneneffekt auftritt. Eine Verdrahtung, die aufgeladen wird, das
heißt, die vor dem Antenneneffekt geschützt werden muss, wird elektrisch mit der
Schutzschaltung der Füllzelle verbunden.
Wenn eine Füllzelle nicht in der Nähe einer Verdrahtung liegt, die vor dem Antennen
effekt geschützt werden muss, wird (werden) ein Zwischenraum oder Zwischenräume,
der bzw. die zwischen den Zellen gebildet ist bzw. sind, in die Nähe der Verdrahtung
verschoben.
Als Folge wird es möglich, eine Gegenmaßnahme gegen den Antenneneffekt zu treffen,
ohne dass eine Strukturentwurfsfläche der LSI, das heißt, eine Fläche des
Halbleiterchips, größer wird. Dieser Vorteil wird mit einer Vergrößerung des Umfanges
einer LSI noch beachtlicher, was bei einer LSI höheren Integrationsgrad und
Multifunktion gewährleistet.
Fig. 1, 2 und 3 sind Draufsichten auf einen Strukturentwurf einer integrierten
Halbleiterschaltung gemäß dem ersten Stand der Technik.
Fig. 4 ist eine Draufsicht auf eine Zelle einer integrierten Halbleiterschaltung gemäß
dem zweiten Stand der Technik.
Fig. 5 ist ein Blockdiagramm einer Vorrichtung zum Strukturentwurf einer integrierten
Halbleiterschaltung gemäß der ersten Ausführungsform der vorliegenden Erfindung.
Fig. 6 ist ein Flussdiagramm, das die bei der in Fig. 5 gezeigten Vorrichtung
durchzuführenden Verfahrensschritte zeigt.
Fig. 7 ist ein Flussdiagramm, das die bei der in Fig. 5 gezeigten Vorrichtung
durchzuführenden Verfahrensschritte zeigt.
Fig. 8A ist eine Draufsicht auf eine Füllzelle bei der vorliegenden Erfindung.
Fig. 8B ist eine Querschnittsansicht entlang der Linie 8B-8B in Fig. 8A.
Fig. 9A ist eine Draufsicht auf eine integrierte Halbleiterschaltung gemäß der zweiten
Ausführungsform der vorliegenden Erfindung.
Fig. 9B ist eine Querschnittsansicht entlang der Linie 9B-9B in Fig. 9A.
Fig. 10A ist eine Draufsicht auf eine integrierte Halbleiterschaltung gemäß der dritten
Ausführungsform der vorliegenden Erfindung.
Fig. 10B ist eine Querschnittsansicht entlang der Linie 10B-10B in Fig. 10A.
Fig. 11A ist eine Draufsicht auf eine integrierte Halbleiterschaltung gemäß der vierten
Ausführungsform der vorliegenden Erfindung.
Fig. 11 B ist eine Querschnittsansicht entlang der Linie 11B-11B in Fig. 11A.
Fig. 12A ist eine Draufsicht auf eine integrierte Halbleiterschaltung gemäß der fünften
Ausführungsform der vorliegenden Erfindung.
Fig. 12B ist eine Querschnittsansicht entlang der Linie 12B-12B in Fig. 12A.
Fig. 13A ist eine Draufsicht auf eine Zellenstrukturentwurfs-Verdrahtung.
Fig. 13B ist eine Fig. 13A entsprechende Draufsicht auf eine Zellenstrukturentwurfs-
Verdrahtung gemäß der sechsten Ausführungsform der vorliegenden Erfindung.
Fig. 14A ist eine Draufsicht auf eine Zellenstrukturentwurfs-Verdrahtung.
Fig. 14B ist eine Fig. 14A entsprechende Draufsicht auf eine Zellenstrukturentwurfs-
Verdrahtung gemäß der siebten Ausführungsform der vorliegenden Erfindung.
Fig. 15A ist eine Draufsicht auf eine Zellenstrukturentwurfs-Verdrahtung.
Fig. 15B ist eine Fig. 15A entsprechende Draufsicht auf eine Zellenstrukturentwurfs-
Verdrahtung gemäß der achten Ausführungsform der vorliegenden Erfindung.
Fig. 16 ist ein Flussdiagramm, das weitere Verfahrensschritte zeigt, die bei der in Fig. 5
gezeigten Vorrichtung durchzuführen sind.
Fig. 17 ist ein Flussdiagramm, das weitere Verfahrensschritte zeigt, die bei der in Fig. 5
gezeigten Vorrichtung durchzuführen sind.
Fig. 5 ist ein Blockdiagramm einer Vorrichtung zum Strukturentwurf einer aus einer
Vielzahl von Standardzellen bestehenden, integrierten Halbleiterschaltung gemäß der
ersten Ausführungsform der vorliegenden Erfindung.
Die Vorrichtung 70 besteht aus einem ersten Speicher 71, der erste Daten enthält, die
sich auf die Verbindung einer Schaltung beziehen, einem zweiten Speicher 72, der
zweite Daten enthält, die sich auf die Standardzellen und eine Füllzelle beziehen, die in
einem zwischen den Standardzellen gebildeten Zwischenraum zu positionieren ist und
eine Schutzschaltung enthält, die verhindert, dass eine Verdrahtung, die die Standard
zellen elektrisch miteinander verbindet, aufgeladen wird, einem automatischen Struktur
entwurfssystem 73, das die Standardzellen auf Basis der ersten und zweiten Daten
anordnet und die Füllzelle in einem zwischen den Standardzellen gebildeten Zwischen
raum positioniert, und einem elektronischen Konstruktionsautomatisierungs(EDA)-
Werkzeug 74, das prüft, ob aufgrund der Verdrahtung, die aufgeladen wird, ein
Antenneneffekt verursacht wird, und ein Prüfsignal an das automatische Struktur
entwurfssystem 72 überträgt.
Das Prüfsignal kennzeichnet eine Verdrahtung, die vor dem Antenneneffekt geschützt
werden muss. Das automatische Strukturentwurfssystem 73 führt für die mit dem Prüf
signal kennzeichnete Verdrahtung einen Prozess zur Verhinderung des Antennen
effektes durch.
Fig. 6 und 7 zeigen einen Betrieb der Vorrichtung 70. Ein Betrieb der Vorrichtung 70
wird nachfolgend unter Bezugnahme auf Fig. 6 und 7 erläutert.
Unter Bezugnahme auf Fig. 6 werden im Verfahrensschritt S101 die im ersten Speicher
71 gespeicherten, ersten Daten und die im zweiten Speicher 72 gespeicherten, zweiten
Daten in das automatische Strukturentwurfssystem 73 eingegeben. Wie vorher erwähnt,
beziehen sich die ersten Daten auf eine Schaltungsverbindung und beziehen sich die
zweiten Daten auf eine Standardzelle, die eine integrierte Halbleiterschaltung bildet,
und eine Füllzelle, die in einem zwischen den Standardzellen gebildeten Zwischenraum
zu positionieren ist. Eine Füllzelle wird später im Detail erwähnt. Eine Standardzelle
enthält eine Standardschaltung wie zum Beispiel ein NICHT-Glied, NICHT-ODER,
NICHT-UND oder F/F (Flipflop).
Auf Basis der ersten und zweiten Daten führt das automatische Strukturentwurfssystem
73 dann im Verfahrensschritt S102 einen Strukturentwurf für die Standardzellen durch
und bildet Verdrahtungen, die die Standardzellen elektrisch miteinander verbinden.
Wird ein Zwischenraum zwischen den Standardzellen gebildet, positioniert das
automatische Strukturentwurfssystem 73 eine Füllzelle in dem Zwischenraum und
überträgt Strukturentwurfsdaten 7a.
Im Verfahrensschritt S103 prüft das elektronische Konstruktionsautomatisierungs-
Werkzeug 74 auf Basis der Strukturentwurfsdaten 7a, ob in irgendeiner der Verdrah
tungen ein Antenneneffekt verursacht wird, und überträgt Prüfdaten 7b an das
automatische Strukturentwurfssystem 73. Die Prüfdaten 7b kennzeichnen eine
Verdrahtung, die vor dem Antenneneffekt geschützt werden muss. Eine mit den
Prüfdaten 7b gekennzeichnete Verdrahtung, die vor dem Antenneneffekt geschützt
werden muss, wird nachfolgend als Zielverdrahtung bezeichnet.
In einem Verfahrensschritt S104 führt das automatische Strukturentwurfssystem 73
dann auf Basis von Daten 8, die einen Bereich anzeigen, in dem eine Füllzelle wieder
herzustellen ist, für alle durch die Prüfdaten 7b gekennzeichneten Verdrahtungen einen
Prozess zur Verhinderung des Antenneneffektes durch.
Die Daten 8 bestehen aus einem sich horizontal erstreckenden Bereich und einem sich
vertikal erstreckenden Bereich.
Der Verfahrensschritt S104 ist dadurch gekennzeichnet, dass wie folgt eine Füllzelle
wirksam verwendet wird.
Der Verfahrensschritt S104 wird nachfolgend im Detail erläutert. Der Verfahrensschritt
S104 umfasst Verfahrensschritte 105, 106, 107 und 108.
Im Verfahrensschritt S105 prüft das automatische Strukturentwurfssystem 73 auf Basis
der Daten 8, ob unterhalb der Zielverdrahtung oder in der Nähe der Zielverdrahtung
eine Füllzelle existiert.
Wird eine Füllzelle gefunden (JA im Verfahrensschritt S105), werden im Verfahrens
schritt S106 die Zielverdrahtung und eine unterhalb oder in der Nähe der Zielverdrah
tung liegende Füllzelle durch Metallisierung und durch ein Kontaktloch elektrisch
miteinander verbunden.
Wird keine Füllzelle gefunden (NEIN im Verfahrensschritt S105), werden Daten 13, die
ein Gebiet anzeigen, in dem ein zwischen den Standardzellen gebildeter Zwischenraum
wiederherzustellen ist, in das automatische Strukturentwurfssystem 73 eingegeben. Die
Daten 13 bestehen aus ersten Daten, die horizontal angeordnete Standardzellen anzei
gen, bei denen ein zwischen den Standardzellen gebildeter Zwischenraum wiederher
zustellen ist, und zweiten Daten, die vertikal angeordnete Standardzellen anzeigen, bei
denen ein zwischen den Standardzellen gebildeter Zwischenraum wiederherzustellen
ist.
Auf Basis der Daten 13 führt das automatische Strukturentwurfssystem 73 dann eine
Suche durch, bis unterhalb der Zielverdrahtung oder in der Nähe der Zielverdrahtung
ein Zwischenraum zum Positionieren einer Füllzelle darin gefunden wird.
Im Verfahrensschritt S107 verschiebt das automatische Strukturentwurfssystem 73
dann einige Standardzellen, um dadurch einen Zwischenraum zu bilden, und
positioniert eine Füllzelle in dem so gebildeten Zwischenraum.
Im Verfahrensschritt S108 kompensiert das automatische Strukturentwurfssystem 73
dann durch Verschieben der Standardzellen verursachte Unterbrechungen in
Verdrahtungen, und im Verfahrensschritt S106 verbindet es eine Füllzelle und die
Zielverdrahtung elektrisch miteinander.
Somit erhält man Maskendaten 12, die sich auf den Strukturentwurf der Standardzellen
und Verdrahtungen beziehen, für die eine Gegenmaßnahme gegen den Antenneneffekt
getroffen wurde.
Nachfolgend werden integrierte Halbleiterschaltungen in Übereinstimmung mit den
Ausführungsformen erläutert.
Unter Bezugnahme auf Fig. 8A und 8B wird zuerst ein Aufbau einer Füllzelle erläu
tert. Fig. 8A ist eine Draufsicht auf eine integrierte Halbleiterschaltung, die Füllzellen
enthält, und Fig. 8B ist eine Querschnittsansicht entlang der Linie 8B-8B in Fig. 8A.
Wie in Fig. 8A gezeigt, enthält die integrierte Halbleiterschaltung ein Halbleitersubstrat
32 (siehe Fig. 8B) mit einer P-leitenden Wannenschicht 21 und einer Vielzahl von N-
leitenden Diffusionsschichten 22, die in der P-leitenden Wannenschicht 21 gebildet
sind. Es wird eine P-leitende Diffusionsschicht 23 gebildet, die elektrischen Kontakt mit
der P-leitenden Wannenschicht 21 herstellt. Die P-leitende Diffusionsschicht 23 ist
durch ein Kontaktloch 24 elektrisch mit einer geerdeten Leitung 25 verbunden.
Das Halbleitersubstrat 32 enthält eine N-leitende Wannenschicht 26 und eine N-leitende
Diffusionsschicht 27, die elektrischen Kontakt mit der N-leitenden Wannenschicht 26
herstellt. Eine Spannungsquellenleitung 29 ist durch ein Kontaktloch 28 elektrisch mit
der N-leitenden Diffusionsschicht 27 verbunden.
Die geerdete Leitung 25 und die Spannungsquellenleitung 29 bestehen beide aus einer
ersten Metallverdrahtungsschicht.
Eine Füllzelle, die eine Schutzvorrichtung enthält, hat drei vertikale Strukturentwurfs
spuren 30 und sieben horizontale Strukturentwurfsspuren 31.
Die Schutzvorrichtung in einer Füllzelle besteht aus einer PN-Übergangs-Diode.
Speziell bilden die an einer Oberfläche des Halbleitersubstrates 32 gebildete P-leitende
Wannenschicht 21 und die in der P-leitenden Wannenschicht 21 gebildete N-leitende
Diffusionsschicht 22 eine Diode als die Schutzvorrichtung, wie in Fig. 8B gezeigt.
Fig. 9A und 9B zeigen eine integrierte Halbleiterschaltung gemäß der zweiten
Ausführungsform der vorliegenden Erfindung. Fig. 9A ist eine Draufsicht auf die
integrierte Halbleiterschaltung, und Fig. 9B ist eine Querschnittsansicht entlang der
Linie 9B-9B in Fig. 9A.
Bestandteile oder Elemente, die denjenigen der in Fig. 8A und 8B dargestellten
integrierten Halbleiterschaltung entsprechen, sind mit den gleichen Bezugszeichen
versehen worden.
In der zweiten Ausführungsform liegt eine der Füllzellen genau unter einer Zielverdrah
tung 33, die aus der ersten Metallverdrahtungsschicht besteht. Wie in Fig. 9B gezeigt,
ist die Zielverdrahtung 33 durch ein Kontaktloch 34 elektrisch mit der N-leitenden
Diffusionsschicht 22 der Diode verbunden. Eine Zelle mit einem Muster, das das
Kontaktloch 34 definiert, wird durch das automatische Strukturentwurfssystem 73
automatisch positioniert.
Fig. 10A und 10B zeigen eine integrierte Halbleiterschaltung gemäß der dritten
Ausführungsform der vorliegenden Erfindung. Fig. 10A ist eine Draufsicht auf die
integrierte Halbleiterschaltung, und Fig. 10B ist eine Querschnittsansicht entlang der
Linie 10B-10B in Fig. 10A.
Bestandteile oder Elemente, die denjenigen der in Fig. 8A und 8B dargestellten
integrierten Halbleiterschaltung entsprechen, sind mit den gleichen Bezugszeichen
versehen worden.
In der dritten Ausführungsform liegt eine der Füllzellen in der Nähe einer Zielverdrah
tung 35, die aus der ersten Metallverdrahtungsschicht besteht.
Die integrierte Halbleiterschaltung gemäß der dritten Ausführungsform ist so konstruiert,
dass sie eine Verbindungsverdrahtung 36 mit einem ersten Ende 36a, das genau über
einer der Füllzellen liegt, die der Zielverdrahtung 35 am nächsten liegt, und einem
zweiten Ende, an dem die Verbindungsverdrahtung 36 elektrisch mit der Zielverdrah
tung 35 verbunden ist, enthält. Wie am besten in Fig. 10B gezeigt, ist die Verbindungs
verdrahtung 36 am ersten Ende 36a durch ein Kontaktloch 34 elektrisch mit der ersten
Diffusionsschicht 22 der Füllzelle verbunden.
Fig. 11A und 11 B zeigen eine integrierte Halbleiterschaltung gemäß der vierten
Ausführungsform der vorliegenden Erfindung. Fig. 11A ist eine Draufsicht auf die
integrierte Halbleiterschaltung, und Fig. 11B ist eine Querschnittsansicht entlang der
Linie 11 B-11 B in Fig. 11A.
In der vierten Ausführungsform besteht eine Zielverdrahtung 37 aus einer zweiten
Metallverdrahtungsschicht, die über der ersten Metallverdrahtungsschicht liegt.
Sämtliche Füllzellen liegen unter der Zielverdrahtung 37.
Die integrierte Halbleiterschaltung gemäß der vierten Ausführungsform ist so konstru
iert, dass sie eine Verbindungsverdrahtung 38 enthält, die aus der ersten Metallver
drahtungsschicht besteht, die unter der zweiten Metallverdrahtungsschicht liegt.
Wie in Fig. 11 B gezeigt, ist die Zielverdrahtung 37 durch ein erstes Kontaktloch 39
elektrisch mit der Verbindungsverdrahtung 38 verbunden, und die Verbindungs
verdrahtung 38 ist durch ein zweites Kontaktloch 34 elektrisch mit der ersten
Diffusionsschicht 22 der Füllzelle verbunden. Das heißt, die Zielverdrahtung 37 ist durch
das erste Kontaktloch 39, die Verbindungsverdrahtung 38 und das zweite Kontaktloch
34 elektrisch mit der ersten Diffusionsschicht 22 verbunden.
Die Verdrahtungen 40, 41 und 42, die alle aus der ersten Metallverdrahtungsschicht
bestehen, erstrecken sich oberhalb der P-leitenden Wannenschicht 21, aber unterhalb
der Zielverdrahtung 37.
Fig. 12A und 12B zeigen eine integrierte Halbleiterschaltung gemäß der fünften
Ausführungsform der vorliegenden Erfindung. Fig. 12A ist eine Draufsicht auf die
integrierte Halbleiterschaltung, und Fig. 12B ist eine Querschnittsansicht entlang der
Linie 12B-12B in Fig. 12A.
Bestandteile oder Elemente, die denjenigen der in Fig. 11A und 11 B dargestellten
integrierten Halbleiterschaltung entsprechen, sind mit den gleichen Bezugszeichen
versehen worden.
In der fünften Ausführungsform besteht eine Zielverdrahtung 43 aus einer zweiten
Metallverdrahtungsschicht, die über der ersten Metallverdrahtungsschicht liegt. Die
Füllzellen liegen in der Nähe der Zielverdrahtung 43.
Die integrierte Halbleiterschaltung gemäß der fünften Ausführungsform ist so konstru
iert, dass sie eine Verbindungsverdrahtung 38a enthält, die aus der ersten Metallver
drahtungsschicht besteht, die unter der zweiten Metallverdrahtungsschicht liegt. Die
Verbindungsverdrahtung 38a hat ein erstes Ende 38A, das genau unter der Zielverdrah
tung 43 liegt, und ein zweites Ende 38B, das genau über einer der Füllzellen liegt.
Wie in Fig. 12B gezeigt, ist die Verbindungsverdrahtung 38a am ersten Ende 38A durch
ein erstes Kontaktloch 39 elektrisch mit der Zielverdrahtung 43 verbunden, und weiter
hin ist sie am zweiten Ende 38B durch ein zweites Kontaktloch 34 elektrisch mit der
ersten Diffusionsschicht 22 der Füllzelle verbunden. Das heißt, die Zielverdrahtung 43
ist durch das erste Kontaktloch 39, die Verbindungsverdrahtung 38a und das zweite
Kontaktloch 34 elektrisch mit der ersten Diffusionsschicht 22 verbunden.
Die Verdrahtungen 40, 41 und 42, die alle aus der ersten Metallverdrahtungsschicht
bestehen, erstrecken sich oberhalb der P-leitenden Wannenschicht 21, aber unterhalb
der Zielverdrahtung 43.
Fig. 13A und 13B zeigen eine integrierte Halbleiterschaltung gemäß der sechsten
Ausführungsform der vorliegenden Erfindung. Fig. 13A ist eine Draufsicht auf einen
Zellenstrukturentwurf der integrierten Halbleiterschaltung, bevor eine Gegenmaßnahme
gegen den Antenneneffekt getroffen wird, und Fig. 13B ist eine Draufsicht auf einen
Zellenstrukturentwurf der gleichen Schaltung, nachdem eine Gegenmaßnahme gegen
den Antenneneffekt getroffen worden ist.
Anders als in den oben erwähnten, zweiten bis fünften Ausführungsformen sind in der
sechsten Ausführungsform Makrozellen in einem Halbleiterchip angeordnet.
Wie in Fig. 13A gezeigt, sind eine erste Makrozelle 44, eine zweite Makrozelle 45, eine
dritte Makrozelle 46, eine vierte Makrozelle 47 und eine fünfte Makrozelle 48 in einem
Halbleiterchip angeordnet. Eine Zielverdrahtung 51, die vor dem Antenneneffekt
geschützt werden muss, verbindet eine in der ersten Makrozelle 44 angeordnete
Treiberzelle 49 durch einen Verdrahtungskanal, der zwischen der zweiten Makrozelle
45, der dritten Makrozelle 46 und der vierten Makrozelle 47 definiert ist, elektrisch mit
einer Gate-Elektroden-Zelle 50, die in der fünften Makrozelle 48 angeordnet ist.
Die Standardzellen sind nicht im Verdrahtungskanal angeordnet. Statt dessen ist der
Verdrahtungskanal mit den Füllzellen gefüllt. Wie in Fig. 13B gezeigt, ist es somit
möglich, die Zielverdrahtung 51 elektrisch mit einer Füllzelle 52 zu verbinden, die
innerhalb des Verdrahtungskanals und außerdem der Gate-Elektroden-Zelle 50 am
nächsten liegt.
Fig. 14A und 14B zeigen eine integrierte Halbleiterschaltung gemäß der siebten
Ausführungsform der vorliegenden Erfindung. Fig. 14A ist eine Draufsicht auf einen
Zellenstrukturentwurf der integrierten Halbleiterschaltung, bevor eine Gegenmaßnahme
gegen den Antenneneffekt getroffen wird, und Fig. 14B ist eine Draufsicht auf einen
Zellenstrukturentwurf der gleichen Schaltung, nachdem eine Gegenmaßnahme gegen
den Antenneneffekt getroffen worden ist.
Wie nachstehend erwähnt, werden in der siebten Ausführungsform Standardzellen
verschoben, um in einem gewünschten Gebiet, in dem eine Füllzelle zu positionieren
ist, einen Zwischenraum zu definieren. Fig. 14A und 14B sind keine Gesamtansich
ten einer Einheit für automatischen Strukturentwurf, sondern Teilansichten davon.
Wie in Fig. 14A gezeigt, ordnet das automatische Strukturentwurfssystem 73 Standard-
oder Elementarzellen 53 als kleinste Größeneinheit an. In Fig. 14A und 14B zeigt
ein schraffiertes Gebiet ein Gebiet an, in dem die Standard- oder Elementarzellen 53
bereits angeordnet worden sind, und ein nicht schraffiertes Gebiet zeigt ein Gebiet an,
in dem die Standard- oder Elementarzellen 53 nicht angeordnet sind, das heißt, ein
nicht schraffiertes Gebiet zeigt einen Zwischenraum an.
In der siebten Ausführungsform liegen die Füllzellen nicht unterhalb oder in der Nähe
einer Zielverdrahtung 54. Die Zielverdrahtung 54 erstreckt sich senkrecht von einer
Gate-Elektrode 55 aus, mit der die Zielverdrahtung 54 elektrisch verbunden ist.
Im Betrieb stellt das automatische Strukturentwurfssystem 73, beginnend mit der Gate-
Elektrode 55 einer NICHT-Glied-Zelle 56 in Richtung auf einen Ausgangstreiber der
Zielverdrahtung 54, die Standardzellen wieder her, bis das automatische Strukturent
wurfssystem 73 drei Zwischenräume findet, die genau unterhalb oder in der Nähe der
Zielverdrahtung 54 liegen.
Vor Durchführung der Wiederherstellung definiert das automatische Strukturentwurfs
system 73 einen von einer durchgezogenen Linie umgebenen Bereich 57, in dem ein
Zwischenraum zu finden ist.
Bei Durchführung der Wiederherstellung findet das automatische Strukturentwurfs
system 73 einen ersten Zwischenraum 58, einen zweiten Zwischenraum 59 und einen
dritten Zwischenraum 60 im Bereich 57.
Wie in Fig. 14B gezeigt, werden dann die unterhalb oder in der Nähe der Zielverdrah
tung 54 liegenden Standardzellen 53 so verschoben, dass ein erster Zwischenraum
58a, ein zweiter Zwischenraum 59a und ein dritter Zwischenraum 60a neben der Gate-
Elektrode 55 der NICHT-Glied-Zelle 56 liegen. Somit wird ein Zwischenraum gebildet, in
dem eine Füllzelle zu positionieren ist.
Das automatische Strukturentwurfssystem 73 fügt dann eine Füllzelle in den so
gebildeten Zwischenraum ein, um dadurch die Zielverdrahtung 54 elektrisch mit der
Füllzelle zu verbinden.
Mit der Verbindung der Zielverdrahtung 54 mit der Füllzelle wird eine Parasitärkapazität
der Zielverdrahtung 54 vergrößert. Da aber die Zielverdrahtung 54 eine große Verdrah
tungslänge und eine große Parasitärkapazität hat, ist ein Vergrößerungsverhältnis einer
Parasitärkapazität relativ zu der Parasitärkapazität, die die Zielverdrahtung 54 ursprüng
lich hatte, ziemlich klein. Daher würde eine Vergrößerung einer Parasitärkapazität der
Zielverdrahtung 54 einen vernachlässigbaren Einfluss auf eine Betriebsgeschwindigkeit
der integrierten Halbleiterschaltung haben.
Fig. 15A und 15B zeigen eine integrierte Halbleiterschaltung gemäß der achten
Ausführungsform der vorliegenden Erfindung. Fig. 15A ist eine Draufsicht auf einen
Zellenstrukturentwurf der integrierten Halbleiterschaltung, bevor eine Gegenmaßnahme
gegen den Antenneneffekt getroffen wird, und Fig. 15B ist eine Draufsicht auf einen
Zellenstrukturentwurf der gleichen Schaltung, nachdem eine Gegenmaßnahme gegen
den Antenneneffekt getroffen worden ist.
Ähnlich wie in der siebten Ausführungsform werden in der achten Ausführungsform
Standardzellen verschoben, um in einem gewünschten Gebiet, in dem eine Füllzelle zu
positionieren ist, einen Zwischenraum zu definieren. Fig. 15A und 15B sind keine
Gesamtansichten einer Einheit für automatischen Strukturentwurf, sondern Teilansich
ten davon.
Wie in Fig. 15A gezeigt, ordnet das automatische Strukturentwurfssystem 73 Standard-
oder Elementarzellen 61 als kleinste Größeneinheit an. In Fig. 15A und 15B zeigt
ein schraffiertes Gebiet ein Gebiet an, in dem die Standard- oder Elementarzellen 61
bereits angeordnet worden sind, und ein nicht schraffiertes Gebiet zeigt ein Gebiet an,
in dem die Standard- oder Elementarzellen 61 nicht angeordnet sind, das heißt, ein
nicht schraffiertes Gebiet zeigt einen Zwischenraum an.
In der achten Ausführungsform liegen Füllzellen nicht unterhalb oder in der Nähe einer
Zielverdrahtung 62. Die Zielverdrahtung 62 erstreckt sich horizontal von einer Gate-
Elektrode 63 aus, mit der die Zielverdrahtung 62 elektrisch verbunden ist.
Im Betrieb stellt das automatische Strukturentwurfssystem 73, beginnend mit der Gate-
Elektrode 63 einer NICHT-Glied-Zelle 64 in Richtung auf einen Ausgangstreiber der
Zielverdrahtung 62, die Standardzellen wieder her, bis das automatische Strukturent
wurfssystem 73 drei Zwischenräume findet, die genau unterhalb oder in der Nähe der
Zielverdrahtung 62 liegen.
Vor Durchführung der Wiederherstellung definiert das automatische Strukturentwurfs
system 73 einen von einer durchgezogenen Linie umgebenen Bereich 65, in dem ein
Zwischenraum zu finden ist.
Bei Durchführung der Wiederherstellung findet das automatische Strukturentwurfs
system 73 einen ersten Zwischenraum 66, einen zweiten Zwischenraum 67 und einen
dritten Zwischenraum 68 im Bereich 65.
Wie in Fig. 15B gezeigt, werden dann die unterhalb oder in der Nähe der Zielverdrah
tung 62 liegenden Standardzellen 61 so verschoben, dass ein erster Zwischenraum
66a, ein zweiter Zwischenraum 67a und ein dritter Zwischenraum 68a neben der Gate-
Elektrode 63 der NICHT-Glied-Zelle 64 liegen. Somit wird ein Zwischenraum gebildet, in
dem eine Füllzelle zu positionieren ist.
Das automatische Strukturentwurfssystem 73 fügt dann eine Füllzelle in den so
gebildeten Zwischenraum ein, um dadurch die Zielverdrahtung 62 elektrisch mit der
Füllzelle zu verbinden.
In Übereinstimmung mit den oben erwähnten, zweiten bis achten Ausführungsformen
wird es möglich, ohne Vergrößerung einer Strukturentwurfsfläche einer LSI, das heißt,
einer Fläche eines Halbleiterchips, eine Gegenmaßnahme gegen den Antenneneffekt
zu treffen.
Der Grund ist wie folgt. Nimmt man in den oben erwähnten, zweiten bis achten
Ausführungsformen an, dass eine Zielverdrahtung eine maximale Verdrahtungslänge
von 2 mm und eine Verdrahtungsspurteilung von 1 m hat, so würden unterhalb der
Zielverdrahtung 2000 Standard- oder Elementarzellen mit minimaler Abmessung
existieren. Nimmt man an, dass ein Aktivitätsverhältnis der Elementarzellen 95%
beträgt, so würden 100 Zwischenräume zwischen den 200 Elementarzellen zu bilden
sein. Jeder der 100 Zwischenräume hat die gleiche Größe wie die Elementarzelle.
Bei der vorliegenden Erfindung wird eine Füllzelle in drei oder mehr Zwischenräumen,
aber nicht in einem oder zwei Zwischenräumen positioniert. Da eine große Möglichkeit
besteht, dass sich unter den 100 Zwischenräumen mindestens ein Satz von drei oder
mehr Zwischenräumen befindet, die nebeneinander liegen, würde es beinahe möglich
sein, eine Füllzelle in solche Zwischenräume einzufügen.
Die oben erwähnte Möglichkeit könnte man in Abhängigkeit von den Daten 8, die ein
Gebiet anzeigen, in dem eine Füllzelle wiederherzustellen ist, größer machen, was
sicherstellt, dass ohne Vergrößerung einer Strukturentwurfsfläche eine Gegenmaß
nahme gegen den Antenneneffekt getroffen werden kann.
In den oben erwähnten Ausführungsformen hat eine Füllzelle zwar eine Größe gleich
einer Gesamtgröße von drei Elementarzellen; man beachte aber, dass eine Füllzelle
auch eine Größe haben kann, die gleich einer Gesamtgröße von einer, zwei, vier oder
mehr Elementarzellen sein kann.
Wie unter Bezugnahme auf Fig. 6 erläutert wurde, wurde in der oben erwähnten, ersten
Ausführungsform eine Füllzelle in einem zwischen den Standardzellen gebildeten
Zwischenraum positioniert, nachdem die Standardzellen angeordnet worden sind.
Nachfolgend wird unter Bezugnahme auf Fig. 16 und 17 eine Variante der ersten
Ausführungsform erläutert. Diese Variante ist im Vergleich mit der ersten Ausführungs
form dadurch gekennzeichnet, dass Füllzellen angeordnet werden, nachdem geprüft
wurde, ob der Antenneneffekt aufgetreten ist.
Unter Bezugnahme auf Fig. 16 werden im Verfahrensschritt S101 die im ersten
Speicher 71 gespeicherten, ersten Daten und die im zweiten Speicher 72 gespeicherten,
zweiten Daten in das automatische Strukturentwurfssystem 73 eingegeben.
Wird ein Zwischenraum zwischen den Standardzellen gebildet, positioniert das
automatische Strukturentwurfssystem 73 eine Füllzelle in dem Zwischenraum und
überträgt Strukturentwurfsdaten 7a.
Im Verfahrensschritt S103 prüft das elektronische Konstruktionsautomatisierungs-
Werkzeug 74 auf Basis der Strukturentwurfsdaten 7a, ob in irgendeiner der Verdrahtun
gen ein Antenneneffekt verursacht wird, und überträgt Prüfdaten 7b an das automati
sche Strukturentwurfssystem 73. Die Prüfdaten 7b kennzeichnen eine Zielverdrahtung.
In einem Verfahrensschritt S110 führt das automatische Strukturentwurfssystem 73
dann auf Basis von Daten 8, die einen Bereich anzeigen, in dem eine Füllzelle wieder
herzustellen ist, für alle durch die Prüfdaten 7b gekennzeichneten Verdrahtungen einen
Prozess zur Verhinderung des Antenneneffektes durch.
Der Verfahrensschritt S110 umfasst Verfahrensschritte 111, 112, 113, 114 und 115.
Im Verfahrensschritt S111 prüft das automatische Strukturentwurfssystem 73 auf Basis
der Daten 8, ob unterhalb der Zielverdrahtung oder in der Nähe der Zielverdrahtung ein
Gebiet existiert, in dem eine Füllzelle positioniert werden kann.
Wird ein solches Gebiet gefunden (JA im Verfahrensschritt S111), führt das automati
sche Strukturentwurfssystem 73 im Verfahrensschritt S112 einen Strukturentwurf einer
Füllzelle in so einem Gebiet durch und verbindet im Verfahrensschritt S113 die Füllzelle
elektrisch mit einer Zielverdrahtung.
Wird kein solches Gebiet gefunden (NEIN im Verfahrensschritt S111), werden Daten
13, die ein Gebiet anzeigen, in dem ein zwischen den Standardzellen gebildeter
Zwischenraum wiederherzustellen ist, in das automatische Strukturentwurfssystem 73
eingegeben.
Auf Basis der Daten 13 führt das automatische Strukturentwurfssystem 73 dann eine
Suche durch, bis unterhalb der Zielverdrahtung oder in der Nähe der Zielverdrahtung
ein Zwischenraum zum Positionieren einer Füllzelle darin gefunden wird.
Im Verfahrensschritt S114 verschiebt das automatische Strukturentwurfssystem 73
dann einige Standardzellen, um dadurch einen Zwischenraum zu bilden, und
positioniert eine Füllzelle in dem so gebildeten Zwischenraum.
Im Verfahrensschritt S115 kompensiert das automatische Strukturentwurfssystem 73
dann durch Verschieben der Standardzellen verursachte Unterbrechungen in
Verdrahtungen, und im Verfahrensschritt S113 verbindet es eine Füllzelle und die
Zielverdrahtung elektrisch miteinander.
Somit erhält man Maskendaten 12, die sich auf den Strukturentwurf der Standardzellen
und Verdrahtungen beziehen, für die eine Gegenmaßnahme gegen den Antenneneffekt
getroffen wurde.
Claims (23)
1. Verfahren zum Strukturentwurf einer aus einer Vielzahl von Zellen (53, 61) bestehen
den, integrierten Halbleiterschaltung, mit dem Verfahrensschritt, in einem zwischen den
Zellen (53, 61) gebildeten Zwischenraum (58a, 59a, 60a; 66a, 67a, 68a) eine Füllzelle
zu positionieren, die eine Schutzschaltung enthält, die verhindert, dass eine Verdrah
tung (54, 62), die die Zellen (53, 61) elektrisch miteinander verbindet, aufgeladen wird.
2. Verfahren wie in Anspruch 1 angegeben, bei dem die Schutzschaltung aus einer
Diode besteht.
3. Verfahren wie in Anspruch 1 angegeben, bei dem die Füllzelle einen Bereich auf
weist, durch den eine Verdrahtung angeordnet ist, die die Zellen elektrisch miteinander
verbindet.
4. Verfahren wie in Anspruch 1, 2 oder 3 angegeben, das weiterhin die Verfahrens
schritte umfasst:
- a) zu prüfen, ob aufgrund der Verdrahtung, die aufgeladen wird, ein Antenneneffekt verursacht wird, und
- b) eine Verdrahtung, die vor dem Antenneneffekt geschützt werden muss, mit der Schutzschaltung zu verbinden.
5. Verfahren wie in Anspruch 2 angegeben, bei dem eine Verdrahtung, die vor dem
Antenneneffekt geschützt werden muss, über die Diode und eine geerdete Leitung (25)
elektrisch verbunden wird.
6. Verfahren wie in Anspruch 2 angegeben, bei dem eine Verdrahtung, die vor dem
Antenneneffekt geschützt werden muss, über eine Spannungsquellenleitung (29) und
eine geerdete Leitung (25) elektrisch verbunden wird.
7. Verfahren wie in Anspruch 1, 2 oder 3 angegeben, das weiterhin die Verfahrens
schritte umfasst:
- a) eine Zelle zu bilden, die ein Öffnungsmuster aufweist, durch das Verdrahtungen elektrisch miteinander verbunden sind, und
- b) die Zelle auf der Schutzschaltung anzuordnen.
8. Verfahren wie in Anspruch 1, 2 oder 3 angegeben, das weiterhin den Verfahrens
schritt umfasst, mindestens einen zwischen den Zellen gebildeten Zwischenraum (58a,
59a, 60a; 66a, 67a, 68a) in die Nähe der Verdrahtung (54, 62) zu verschieben, wenn
die Füllzelle nicht in der Nähe einer Verdrahtung (54, 62) liegt, die vor dem Antennen
effekt geschützt werden muss.
9. Verfahren zum Strukturentwurf einer aus einer Vielzahl von Zellen (53, 61)
bestehenden integrierten Halbleiterschaltung, mit den Verfahrensschritten:
- a) erste Daten und zweite Daten in ein automatisches Strukturentwurfssystem (73) einzugeben, wobei sich die ersten Daten auf die Verbindung einer Schaltung beziehen und die zweiten Daten auf die Zellen und eine Füllzelle beziehen, die in einem zwischen den Zellen gebildeten Zwischenraum zu positionieren ist und eine Schutzschaltung enthält, die verhindert, dass eine Verdrahtung, die die Zellen elektrisch miteinander verbindet, aufgeladen wird,
- b) die Zellen (53, 61) auf Basis der ersten und zweiten Daten anzuordnen,
- c) die Füllzelle in einem zwischen den Zellen (53, 61) gebildeten Zwischenraum zu positionieren,
- d) zu prüfen, ob aufgrund der Verdrahtung, die aufgeladen wird, ein Antenneneffekt verursacht wird, und ein Prüfsignal zu übertragen, das eine Verdrahtung (54, 62) kennzeichnet, die vor dem Antenneneffekt geschützt werden muss, und
- e) für die mit dem Prüfsignal kennzeichnete Verdrahtung einen Prozess zur Verhinderung des Antenneneffektes durchzuführen.
10. Verfahren wie in Anspruch 9 angegeben, das weiterhin die Verfahrensschritte
umfasst:
- a) zu prüfen, ob die Füllzelle unterhalb der mit dem Prüfsignal gekennzeichneten Verdrahtung oder in der Nähe der Verdrahtung (54, 62) existiert, und
- b) die Verdrahtung (54, 62) mit der Füllzelle zu verbinden, wenn im Verfahrensschritt f) entschieden wird, dass die Füllzelle existiert.
11. Verfahren wie in Anspruch 9 angegeben, das weiterhin die Verfahrensschritte
umfasst:
- a) zu prüfen, ob die Füllzelle unterhalb der mit dem Prüfsignal gekennzeichneten Verdrahtung (54, 62) oder in der Nähe der Verdrahtung existiert,
- b) wenn im Verfahrensschritt f) entschieden wird, dass die Füllzelle nicht existiert, einen Zwischenraum wiederherzustellen, in dem die Füllzelle zu positionieren ist und der auf der mit dem Prüfsignal gekennzeichneten Verdrahtung oder in der Nähe der Verdrahtung liegt,
- c) die Zelle so zu verschieben, dass die Verdrahtung (54, 62) mit der Füllzelle verbunden werden kann, und
- d) eine durch den Verfahrensschritt h) verursachte Unterbrechung in der Verdrahtung (54, 62) zu kompensieren.
12. Verfahren wie in Anspruch 11 angegeben, das weiterhin den Verfahrensschritt
umfasst, j) ein Gebiet zu definieren, in dem der Zwischenraum wiederherzustellen ist,
wobei der Verfahrensschritt j) vor dem Verfahrensschritt g) durchzuführen ist.
13. Verfahren wie in Anspruch 12 angegeben, bei dem das Gebiet aus einem sich
horizontal erstreckenden Gebiet und einem sich vertikal erstreckenden Gebiet besteht.
14. Vorrichtung zum Strukturentwurf einer aus einer Vielzahl von Zellen bestehenden
integrierten Halbleiterschaltung, mit:
- a) einem ersten Speicher (71), der erste Daten enthält, die sich auf die Verbindung einer Schaltung beziehen,
- b) einem zweiten Speicher (72), der zweite Daten enthält, die sich auf die Zellen und eine Füllzelle beziehen, die in einem zwischen den Zellen gebildeten Zwischenraum zu positionieren ist und eine Schutzschaltung enthält, die verhindert, dass eine Verdrah tung, die die Zellen elektrisch miteinander verbindet, aufgeladen wird,
- c) einem automatischen Strukturentwurfssystem (73), das die Zellen auf Basis der ersten und zweiten Daten anordnet und die Füllzelle in einem zwischen den Zellen gebildeten Zwischenraum positioniert, und
- d) einem elektronischen Konstruktionsautomatisierungs-Werkzeug (74), das prüft, ob aufgrund der Verdrahtung, die aufgeladen wird, ein Antenneneffekt verursacht wird, und ein Prüfsignal überträgt, das eine Verdrahtung kennzeichnet, die vor dem Antenneneffekt geschützt werden muss, wobei das automatische Strukturentwurfssystem (73) für die mit dem Prüfsignal kennzeichnete Verdrahtung einen Prozess zur Verhinderung des Antenneneffektes durchführt.
15. Vorrichtung wie in Anspruch 14 angegeben, bei der das automatische Struktur
entwurfssystem (73) prüft, ob die Füllzelle unterhalb der mit dem Prüfsignal gekenn
zeichneten Verdrahtung oder in der Nähe der Verdrahtung existiert, und die Verdrah
tung mit der Füllzelle verbindet, wenn entschieden wird, dass die Füllzelle existiert.
16. Vorrichtung wie in Anspruch 14 angegeben, bei der das automatische Strukturent
wurfssystem (73) a) prüft, ob die Füllzelle unterhalb der mit dem Prüfsignal gekenn
zeichneten Verdrahtung oder in der Nähe der Verdrahtung existiert, b) einen Zwischen
raum wiederherstellt, in dem die Füllzelle zu positionieren ist und der auf der mit dem
Prüfsignal gekennzeichneten Verdrahtung oder in der Nähe der Verdrahtung liegt, wenn
entschieden wird, dass die Füllzelle nicht existiert, c) die Zelle so verschiebt, dass die
Verdrahtung mit der Füllzelle verbunden werden kann, und d) eine durch Verschieben
der Zelle verursachte Unterbrechung in der Verdrahtung kompensiert.
17. Vorrichtung wie in Anspruch 14, 15 oder 16 angegeben, bei der das automatische
Strukturentwurfssystem (73) ein Gebiet definiert, in dem der Zwischenraum wieder
herzustellen ist, bevor der Zwischenraum tatsächlich wiederhergestellt wird.
18. Vorrichtung wie in Anspruch 17 angegeben, bei der das Gebiet (57, 65) aus einem
sich horizontal erstreckenden Gebiet und einem sich vertikal erstreckenden Gebiet
besteht.
19. Aus einer Vielzahl von Zellen bestehende integrierte Halbleiterschaltung, mit:
- a) einem Halbleitersubstrat (32), das darin gebildete Schutzelemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates (32) gebildete Diffusionsschicht (22) und eine zweite Diffusionsschicht (21) um die erste Diffusionsschicht (22) herum enthalten, wobei die erste Diffusionsschicht (22) eine erste elektrische Leitfähigkeit hat und die zweite Diffusionsschicht (21) eine zweite elektrische Leitfähigkeit hat,
- b) einer geerdeten Leitung (25), die durch ein Kontaktloch (24) elektrisch mit der zweiten Diffusionsschicht (21) verbindet,
- c) einer Spannungsquellenleitung (29), die durch ein Kontaktloch (28) elektrisch mit einer dritten Diffusionsschicht (26) verbindet, die auf einer Oberfläche des Substrates (32) gebildet ist, wobei die dritte Diffusionsschicht (26) eine erste elektrische Leitfähig keit hat und die geerdete Leitung (25) und die Spannungsquellenleitung (29) beide aus einer ersten Metallverdrahtungsschicht bestehen, und
- d) einer Zielverdrahtung (33), die aus der ersten Metallverdrahtungsschicht besteht und vor dem Antenneneffekt geschützt werden muss, wobei eines der Schutzelemente genau unter der Zielverdrahtung (33) liegt, die durch ein Kontaktloch (34) elektrisch mit der ersten Diffusionsschicht (22) des einen Schutzelementes verbunden ist.
20. Aus einer Vielzahl von Zellen bestehende integrierte Halbleiterschaltung, mit
- a) einem Halbleitersubstrat (32), das darin gebildete Schutzelemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates (32) gebildete Diffusionsschicht (22) und eine zweite Diffusionsschicht (21) um die erste Diffusionsschicht (22) herum enthalten, wobei die erste Diffusionsschicht (22) eine erste elektrische Leitfähigkeit hat und die zweite Diffusionsschicht (21) eine zweite elektrische Leitfähigkeit hat,
- b) einer geerdeten Leitung (25), die durch ein Kontaktloch (24) elektrisch mit der zweiten Diffusionsschicht (21) verbindet,
- c) einer Spannungsquellenleitung (29), die durch ein Kontaktloch (28) elektrisch mit einer dritten Diffusionsschicht verbindet, die auf einer Oberfläche des Substrates (32) gebildet ist, wobei die dritte Diffusionsschicht eine erste elektrische Leitfähigkeit hat und die geerdete Leitung (25) und die Spannungsquellenleitung (29) beide aus einer ersten Metallverdrahtungsschicht bestehen,
- d) einer Zielverdrahtung (35), die aus der ersten Metallverdrahtungsschicht besteht und vor dem Antenneneffekt geschützt werden muss, und
- e) einer Verbindungsverdrahtung (36) mit einem ersten Ende (36a), das genau über
einem der Schutzelemente liegt, das in der Nähe der Zielverdrahtung (35) liegt, und
einem zweiten Ende, an dem die Verbindungsverdrahtung (36) elektrisch mit der
Zielverdrahtung (35) verbunden ist,
wobei die Verbindungsverdrahtung (36) an dem ersten Ende (36a) durch ein Kontakt loch (34) elektrisch mit der ersten Diffusionsschicht (22) des einen Schutzelementes verbunden ist.
21. Aus einer Vielzahl von Zellen bestehende integrierte Halbleiterschaltung, mit:
- a) einem Halbleitersubstrat (32), das darin gebildete Schutzelemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates (32) gebildete Diffusionsschicht (22) und eine zweite Diffusionsschicht (21) um die erste Diffusionsschicht (22) herum enthalten, wobei die erste Diffusionsschicht (22) eine erste elektrische Leitfähigkeit hat und die zweite Diffusionsschicht (21) eine zweite elektrische Leitfähigkeit hat,
- b) einer geerdeten Leitung (25), die durch ein Kontaktloch (24) elektrisch mit der zweiten Diffusionsschicht (21) verbindet,
- c) einer Spannungsquellenleitung (29), die durch ein Kontaktloch (28) elektrisch mit einer dritten Diffusionsschicht (26) verbindet, die auf einer Oberfläche des Substrates (32) gebildet ist, wobei die dritte Diffusionsschicht (26) eine erste elektrische Leitfähig keit hat und die geerdete Leitung (25) und die Spannungsquellenleitung (29) beide aus einer ersten Metallverdrahtungsschicht bestehen,
- d) einer Zielverdrahtung (37), die aus einer zweiten, über der ersten Metallverdrah tungsschicht liegenden Metallverdrahtungsschicht besteht und die vor dem Antennen effekt geschützt werden muss, und
- e) einer Verbindungsverdrahtung (38), die aus der ersten Metallverdrahtungsschicht besteht, wobei mindestens eines der Schutzelemente genau unter der Zielverdrahtung (37) liegt, die Zielverdrahtung (37) durch ein erstes Kontaktloch (39) elektrisch mit der Verbin dungsverdrahtung (38) verbunden ist und die Verbindungsverdrahtung (38) durch ein zweites Kontaktloch (34) elektrisch mit der ersten Diffusionsschicht (22) des einen Schutzelementes verbunden ist.
22. Aus einer Vielzahl von Zellen bestehende, integrierte Halbleiterschaltung, mit
- a) einem Halbleitersubstrat (32), das darin gebildete Schutzelemente enthält, die jeweils eine erste, auf einer Oberfläche des Substrates (32) gebildete Diffusionsschicht (22) und eine zweite Diffusionsschicht (21) um die erste Diffusionsschicht (22) herum enthalten, wobei die erste Diffusionsschicht (22) eine erste elektrische Leitfähigkeit hat und die zweite Diffusionsschicht (21) eine zweite elektrische Leitfähigkeit hat,
- b) einer geerdeten Leitung (25), die durch ein Kontaktloch (24) elektrisch mit der zweiten Diffusionsschicht (21) verbindet,
- c) einer Spannungsquellenleitung (29), die durch ein Kontaktloch (28) elektrisch mit einer dritten Diffusionsschicht (26) verbindet, die auf einer Oberfläche des Substrates (32) gebildet ist, wobei die dritte Diffusionsschicht (26) eine erste elektrische Leitfähigkeit hat und die geerdete Leitung (25) und die Spannungsquellenleitung (29) beide aus einer ersten Metallverdrahtungsschicht bestehen,
- d) einer Zielverdrahtung (43), die aus einer zweiten, über der ersten Metallverdrah tungsschicht liegenden Metallverdrahtungsschicht besteht und die vor dem Antennen effekt geschützt werden muss, und
- e) einer Verbindungsverdrahtung (38a), die aus der ersten Metallverdrahtungsschicht besteht und die ein erstes, genau unter der Zielverdrahtung (43) liegendes Ende (38A) und ein zweites, genau über einem der Schutzelemente liegendes Ende (38B) hat, wobei die Verbindungsverdrahtung (38a) an dem ersten Ende (38A) durch ein erstes Kontaktloch (39) elektrisch mit der Zielverdrahtung (43) verbunden ist und an dem zweiten Ende (38B) durch ein zweites Kontaktloch (34) elektrisch mit der ersten Diffusionsschicht (22) des einen Schutzelementes verbunden ist.
23. Integrierte Halbleiterschaltung mit
- a) einer Vielzahl von Makrozellen (44, 45, 46, 47, 48),
- b) einer Zielverdrahtung (51), die vor dem Antenneneffekt geschützt werden muss und die eine Treiberzelle (49), die in einer der Makrozellen liegt, elektrisch mit einer Gate- Elektroden-Zelle (50) verbindet, die in einer anderen Makrozelle liegt, wobei die Zielverdrahtung (51) durch einen zwischen den Makrozellen (44, 45, 46, 47, 48) gebildeten Zwischenraum hindurchgeht, der mit Füllzellen gefüllt ist, die jeweils eine Schutzschaltung zur Verhinderung des Antenneneffektes enthalten, wobei die Zielverdrahtung (51) elektrisch mit einer Füllzelle (52) verbunden ist, die der Gate-Elektroden-Zelle (50) am nächsten liegt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000049123A JP2001237322A (ja) | 2000-02-25 | 2000-02-25 | 半導体集積回路のレイアウト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10109174A1 true DE10109174A1 (de) | 2002-02-21 |
Family
ID=18571106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10109174A Withdrawn DE10109174A1 (de) | 2000-02-25 | 2001-02-26 | Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben |
Country Status (3)
Country | Link |
---|---|
US (1) | US20010018757A1 (de) |
JP (1) | JP2001237322A (de) |
DE (1) | DE10109174A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004063277A1 (de) * | 2004-12-29 | 2006-07-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter Stützkapazität |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6978437B1 (en) * | 2000-10-10 | 2005-12-20 | Toppan Photomasks, Inc. | Photomask for eliminating antenna effects in an integrated circuit and integrated circuit manufacture with same |
US7103863B2 (en) * | 2001-06-08 | 2006-09-05 | Magma Design Automation, Inc. | Representing the design of a sub-module in a hierarchical integrated circuit design and analysis system |
JP2004055954A (ja) * | 2002-07-23 | 2004-02-19 | Nec Micro Systems Ltd | 半導体集積回路およびそのレイアウト方法 |
JP2004221231A (ja) * | 2003-01-14 | 2004-08-05 | Nec Electronics Corp | レイアウトパターン生成のための装置と方法、及びそれを用いた半導体装置の製造方法 |
JP4726462B2 (ja) * | 2004-10-29 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 半導体集積装置、その設計方法、設計装置、プログラム、製造方法、および製造装置 |
JP4205732B2 (ja) * | 2006-05-12 | 2009-01-07 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
US7895548B2 (en) | 2007-10-26 | 2011-02-22 | Synopsys, Inc. | Filler cells for design optimization in a place-and-route system |
US9472423B2 (en) * | 2007-10-30 | 2016-10-18 | Synopsys, Inc. | Method for suppressing lattice defects in a semiconductor substrate |
JP2010016164A (ja) * | 2008-07-03 | 2010-01-21 | Nec Electronics Corp | 半導体集積回路の設計方法、製造方法、回路設計プログラム、及び半導体集積回路 |
US8184414B2 (en) * | 2008-07-30 | 2012-05-22 | Qualcomm Incorporated | Method and apparatus for forming I/O clusters in integrated circuits |
WO2014133867A1 (en) * | 2013-02-27 | 2014-09-04 | The Regents Of The University Of California | Ic layout adjustment method and tool for improving dielectric reliability at interconnects |
JP6355460B2 (ja) * | 2014-07-08 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2000
- 2000-02-25 JP JP2000049123A patent/JP2001237322A/ja active Pending
-
2001
- 2001-02-23 US US09/790,550 patent/US20010018757A1/en not_active Abandoned
- 2001-02-26 DE DE10109174A patent/DE10109174A1/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004063277A1 (de) * | 2004-12-29 | 2006-07-13 | Infineon Technologies Ag | Halbleiterbauelement mit integrierter Stützkapazität |
Also Published As
Publication number | Publication date |
---|---|
JP2001237322A (ja) | 2001-08-31 |
US20010018757A1 (en) | 2001-08-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19581809B4 (de) | MOS-Zelle, Mehrfachzellentransistor und IC-Chip | |
DE19632110C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE69031603T2 (de) | Integrierter Torschaltungs-Schaltkreis | |
DE102015114913B4 (de) | Monolithisches 3D Integrations-Zwischenebenen-Durchkontaktierungs-Einsetzschema und zugehörige Layout-Struktur | |
DE68919636T2 (de) | Ununterbrochene Matrix, deren Plattengrösse programmierbar ist. | |
DE19832795B4 (de) | Statische Zelle eines Speichers für wahlfreien Zugriff mit optimiertem Seitenverhältnis und Halbleiterspeichervorrichtung, die mindestens eine Speicherzelle umfasst | |
DE19838150A1 (de) | Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion | |
DE10109174A1 (de) | Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben | |
DE102007008989B4 (de) | Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung | |
DE3927143C2 (de) | Gate-Array | |
EP1986237A2 (de) | Verfahren zur Erzeugung eines Layouts, Verwendung eines Transistorlayouts und Halbleiterschaltung | |
DE19752014C2 (de) | Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array | |
DE102016115006B4 (de) | Middle-end-of-line streifen für standardzelle | |
DE10164666B4 (de) | Halbleiterbauelement zum Schutz vor elektrostatischer Entladung | |
DE10342028B4 (de) | Verfahren zum Bereitstellen einer Antifuse mit verringerter Programmierspannung und integrierte Schaltung damit | |
DE102005056908B4 (de) | Integrierte Schaltungsanordnung mit Shockleydiode oder Thyristor und Verfahren zum Herstellen | |
DE10212932A1 (de) | Trenchzelle für ein DRAM-Zellenfeld sowie Herstellungsverfahren hierfür | |
DE10247431A1 (de) | Halbleitervorrichtung | |
DE4420026C2 (de) | Halbleiterspeichervorrichtung | |
DE4327290C2 (de) | Integrierte Halbleiterschaltung | |
DE10303432A1 (de) | Halbleiterspeicher | |
DE102004006484A1 (de) | Integrierte Schaltungsanordnungen mit ESD-festem Kondensator und Herstellungsverfahren | |
DE10297292T5 (de) | Verbesserung der Auslösung eines ESD-NMOS durch die Verwendung einer N-Unterschicht | |
EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen | |
DE3854005T2 (de) | Speicherzelle. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP |
|
8139 | Disposal/non-payment of the annual fee |