DE10101268A1 - Integrierte Halbleiterschaltung - Google Patents

Integrierte Halbleiterschaltung

Info

Publication number
DE10101268A1
DE10101268A1 DE2001101268 DE10101268A DE10101268A1 DE 10101268 A1 DE10101268 A1 DE 10101268A1 DE 2001101268 DE2001101268 DE 2001101268 DE 10101268 A DE10101268 A DE 10101268A DE 10101268 A1 DE10101268 A1 DE 10101268A1
Authority
DE
Germany
Prior art keywords
redundancy
semiconductor circuit
function
block
integrated semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2001101268
Other languages
English (en)
Inventor
Oliver Gehring
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2001101268 priority Critical patent/DE10101268A1/de
Publication of DE10101268A1 publication Critical patent/DE10101268A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/848Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by adjacent switching
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Die Erfindung betrifft eine integrierte Halbleiterschaltung (HS) mit zumindest einem Funktionsblock (FB1 bis FB4), zumindest einem Redundanzblock (RB) und einer Redundanz-Schaltvorrichtung (RS) zum ersatzweisen Anschalten des zumindest einen Redundanzblocks (RB) für einen ausgefallenen Funktionsblock (FB3), wobei die Redundanz-Schaltvorrichtung (RS) mehrfach programmierbare nichtflüchtige Halbleiterschaltelemente (NVT1 bis NVT4r) aufweist.

Description

Die vorliegende Erfindung bezieht sich auf eine integrierte Halbleiterschaltung und insbesondere auf eine integrierte Halbleiterschaltung mit mehrfach programmierbaren nichtflüch­ tigen Schaltelementen zur Realisierung einer Redundanzfunkti­ on.
Bei der Herstellung von integrierten Halbleiterschaltungen und insbesondere bei Schaltungen, die große Flächen von sich wiederholenden Strukturen aufweisen, wird eine Gesamtausbeute durch die größten Flächen in der Halbleiterschaltung maßgeb­ lich beeinflusst. Der Ausfall nur einer Struktur unter vielen gleichartigen macht den gesamten Baustein bzw. die integrier­ te Halbleiterschaltung unbrauchbar. Eine erhebliche Ausbeute­ steigerung lässt sich daher durch Aufbringen von Reservezei­ len oder -blöcken bzw. sogenannten Redundanzblöcken erzielen, die nach einer ersten Messung an Stelle von defekten Funkti­ onsblöcken hinzugeschaltet werden.
Insbesondere bei modernen integrierten Halbleiterspeichern sind Speicherzellen in mehreren Speicherfeldblockeinheiten angeordnet. Im Betrieb wird aus Gründen der Strom- und Zeit­ ersparnis in Abhängigkeit von Adresssignalen in der Regel je­ weils nur eine Speicherfeldblockeinheit aktiviert.
Fig. 1 zeigt eine vereinfachte Blockdarstellung einer derar­ tigen herkömmlichen Halbleiterspeichereinrichtung mit einer Vielzahl von matrixförmig angeordneten Speicherzellen SZ.
Über zeilenförmig angeordnete Wortleitungen WL1 bis WL4 und spaltenförmig angeordnete Bitleitungen BL1 bis BL4 können derartige Speicherzellen SZ selektiv angesteuert werden. Zur Erhöhung der Ausbeute bei der Herstellung derartiger Halblei­ terspeicher ist es bekannt redundante Leitungen mit Redundanzspeicherzellen bzw. sogenannte Redundanzblöcke RB mit re­ dundanten Bitleitungen BLr vorzusehen. Üblicherweise besitzen demzufolge Speicher mit mehreren Speicherfeldblockeinheiten über die normalen Bitleitungen BL1 bis BL4 mit ihren normalen Speicherblöcken bzw. Funktionsblöcken FB1 bis FB4 hinaus noch ein bis beispielsweise acht oder 16 weitere redundante Lei­ tungen mit Redundanzblöcken auf. Diese redundanten Leitungen mit ihren Redundanzblöcken werden im Bedarfsfall, d. h. wenn Redundanzspeicherblöcke RB normale Speicherblöcke FB1 bis FB4 ersetzen sollen, an Stelle der normalen Leitungen angesteu­ ert. Dies erfolgt über sogenannte Redundanz-Schaltvorrichtun­ gen RS mit einer Vielzahl von Redundanzschaltern RS1 bis RS4, die einen jeweiligen defekten Funktionsblock FB3 abschalten und ersatzweise einen Redundanzblock RB hinzuschalten.
Herkömmlicherweise geschieht ein derartiges Programmieren über sogenannte Fuse- oder Antifuseschaltelemente, die mit­ tels elektrischen Stroms oder mittels eines Laserstrahls un­ terbrechbar oder verbindbar sind. Insbesondere ein Laserfusen erfordert demzufolge den Einbau flächenintensiver sogenannter Fuse-Bänke sowie einen zusätzlichen aufwändigen und partikel­ trächtigen Herstellungsschritt. Ferner bestehen während eines Betriebs der Halbleiterschaltung HS jedoch im Speicherfeld bzw. Feld der Funktionsblöcke keine Programmier- bzw. Repara­ turmöglichkeiten.
Der Erfindung liegt daher die Aufgabe zu Grunde eine integ­ rierte Halbleiterschaltung zu schaffen, welche einen verrin­ gerten Flächenbedarf und eine verbesserte Programmierbarkeit aufweist.
Diese Aufgabe wird durch die Merkmale des Patentanspruchs 1 gelöst.
Insbesondere durch die Verwendung einer Redundanz-Schaltvor­ richtung mit einer Vielzahl von mehrfach programmierbaren nichtflüchtigen Schaltelementen kann ein Flächenbedarf für die Redundanz-Schaltvorrichtung und somit für die gesamte in­ tegrierte Halbleiterschaltung verringert werden und darüber hinaus eine Programmierung bzw. Reparaturmöglichkeit auch dann erfolgen, wenn ein Baustein bereits gepackt ist bzw. sich in einer Anwenderschaltung befindet.
Vorzugsweise besitzt die Redundanz-Schaltvorrichtung für je­ den Funktionsblock einen programmierbaren nichtflüchtigen Funktionsblockschalter und für jeden Redundanzblock eine der Anzahl von Funktionsblöcken entsprechende Vielzahl von pro­ grammierbaren nichtflüchtigen Redundanzblock-Schaltern, die als Ein- bzw. Ausschalter ausgelegt sind und somit in Kombi­ nation eine Umschaltung auf besonders einfache Art und Weise ermöglichen. Vorzugsweise bestehen die mehrfach programmier­ baren nichtflüchtigen Schaltelemente aus nichtflüchtigen Speichertransistoren wie z. B. Eintransistor-FLASH-Zellen oder FPGAs, die in einer Vielzahl von integrierten Herstellungs­ prozessen ohnehin als "embedded" Transistoren zur Verfügung stehen und somit besonders kostengünstig zu verwenden sind. Bei Verwendung von Eintransistor-Flash-Zellen ergibt sich hierbei ein besonders geringer Flächenbedarf für die Redun­ danz-Schaltvorrichtung RS.
Vorzugsweise stellen die Funktionsblöcke und die dazugehöri­ gen Redundanzblöcke der Halbleiterschaltung einen Speicherbe­ reich zur Realisierung eines integrierten Halbleiterspeichers dar. In gleicher Weise können jedoch auch Datenverarbeitungs­ bereiche, Ein/Ausgabebereiche, Schutzbereiche für elektrosta­ tische Entladungen sowie Multiplexerbereiche und Kombinatio­ nen hiervon in einer integrierten Halbleiterschaltung reali­ siert werden und durch die mehrfach programmierbaren nicht­ flüchtigen Schaltelemente bei Auftreten von Defekten ersetzt werden. Insbesondere bei der Realisierung von komplexen in­ tegrierten Schaltungen in hochintegrierten Bausteinen lässt sich auf diese Weise eine Ausbeute drastisch erhöhen. Dies wirkt sich insbesondere bei den immer kürzer werdenden Produktlebenszyklen von integrierten Halbleiterschaltungen ent­ scheidend auf die wirtschaftliche Rentabilität aus.
Vorzugsweise kann die Redundanz-Schaltvorrichtung hierbei während eines Betriebs der Halbleiterschaltung programmiert werden, wodurch auch für sicherheitskritische Applikationen kostengünstige Produkte erstellt werden können. Insbesondere auf Grund der stromlosen Speicherfähigkeit der verwendeten Schaltelemente zeigen sich dem Benutzer keinerlei Unterschie­ de zu herkömmlich aufgebauten Halbleiterschaltungen.
In den weiteren Unteransprüchen sind weitere vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.
Die Erfindung wird nachstehend anhand von Ausführungsbeispie­ len unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigen:
Fig. 1 eine vereinfachte Blockdarstellung eines integrier­ ten Halbleiterspeichers gemäß dem Stand der Tech­ nik;
Fig. 2 eine vereinfachte Blockdarstellung einer integrier­ ten Halbleiterschaltung gemäß einem ersten Ausfüh­ rungsbeispiel;
Fig. 3 eine vereinfachte Schnittansicht eines mehrfach programmierbaren nichtflüchtigen Schaltelements; und
Fig. 4 eine vereinfachte Blockdarstellung einer integrier­ ten Halbleiterschaltung gemäß einem zweiten Ausfüh­ rungsbeispiel.
Fig. 2 zeigt eine vereinfachte Blockdarstellung einer integ­ rierten Halbleiterschaltung gemäß einem ersten Ausführungsbeispiel, wobei gleiche Bezugszeichen gleiche oder ähnliche Elemente wie in Fig. 1 bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 2 ist ein integrierter Halbleiterspeicher mit ei­ ner Vielzahl von matrixförmig angeordneten Halbleiterspei­ cherzellen SZ dargestellt, die über jeweilige Wortleitungen WL1 bis WL4 und Bitleitungen BL1 bis BL4 angesteuert werden. Die Halbleiterspeicherzellen SZ können hierbei sogenannte SRAM, DRAM, EEPROM oder andere Speicherzellen darstellen. Auf eine Ansteuerung derartiger Speicherzellen wird nachfolgend nicht näher eingegangen, da sie dem Fachmann hinlänglich be­ kannt sind.
Gemäß Fig. 2 ist der Halbleiterspeicher in vier Speicherbe­ reiche bzw. Funktionsblöcke zur Realisierung von spaltenför­ migen Speicherbereichen FB1 bis FB4 aufgeteilt und besitzt darüber hinaus einen Redundanz-Speicherbereich bzw. Redun­ danzblock RB, der einen dieser Speicherbereiche bzw. Funkti­ onsblöcke FB1 bis FB4 ersetzen kann. Dieses Ersetzen bzw. Um­ schalten von einem defekten Funktionsblock wie z. B. dem Be­ reich FB3 durch den Redundanzblock RB erfolgt im Wesentlichen durch eine Redundanz-Schaltvorrichtung RS, die beispielsweise die jeweiligen Bitleitungen der einzelnen Funktionsblöcke miteinander verknüpft.
Im Gegensatz zum Stand der Technik, bei dem die Redundanz- Schaltvorrichtung RS beispielsweise durch sogenannte Fuse- Bänke oder andere elektrisch ansteuerbare Decodervorrichtun­ gen programmierbar ist, besitzt die erfindungsgemäße Redun­ danz-Schaltvorrichtung eine Vielzahl von mehrfach program­ mierbaren nichtflüchtigen Schaltelementen, die auch in einem stromlosen Zustand den programmierten Zustand beibehalten und darüber hinaus einen minimalen Flächenbedarf aufweisen. Ge­ genüber den herkömmlichen Fuse-Bänken ergibt sich dieser mi­ nimale Flächenbedarf insbesondere auf Grund von verwendeten Strukturen, die wesentlich geringer sind als dass sie durch optische Strahlen (Laser) unterbrochen oder miteinander ver­ bunden werden könnten.
Gemäß Fig. 2 werden beispielsweise als mehrfach programmier­ bare nichtflüchtige Halbleiterschaltelemente für die Redun­ danz-Schaltvorrichtung RS FLASH-Eintransistorzellen NVT1 bis NVT4r verwendet, die sich jeweils in einen jeweiligen Bitlei­ tungspfad BL1 bis BLr der dazugehörigen Funktionsblöcke bzw. Speicherblöcke FB1 bis FB und dem Redundanzblock RB befinden und derart miteinander verknüpft sind, dass wahlweise ein je­ weils defekter Funktionsblock ausgeblendet und ersatzweise der Redundanzblock RB hinzugeschaltet werden kann. In Fig. 2 ist beispielsweise der dritte Funktionsblock FB3 defekt und wird demzufolge über das nichtflüchtige Halbleiterschaltele­ ment NVT3 ausgeschaltet, wobei ersatzweise der Redundanzblock RB mit seiner Redundanz-Bitleitung BLr über das nichtflüchti­ ge Halbleiterschaltelement NVT3r angeschaltet wird. Die wei­ teren Funktionsblockschalter NVT1, NVT2 und NVT4 sind hierbei weiterhin eingeschaltet, da die dazugehörigen Funktionsblöcke FB1, FB2 und FB4 keinen Defekt aufweisen. Analog hierzu sind die dazugehörigen Redundanzblock-Schalter NVTlr, NVT2r und NVT4r ausgeschaltet, um eine Mehrfachanschaltung des Redun­ danzblocks RB zu verhindern.
Diese erfindungsgemäße Redundanz-Schaltvorrichtung RS mit mehrfach programmierbaren nichtflüchtigen Halbleiterschalt­ elementen besitzt jedoch nicht nur den Vorteil, dass sie ei­ nen verringerten Flächenbedarf aufweist, sondern kann darüber hinaus auch zu einem späteren Zeitpunkt auf Dauer umprogram­ miert werden, wodurch sich sogar ein Auftreten von Defekten während eines Betriebs, wie er insbesondere in den ersten Mo­ naten bei Halbleiterschaltelementen häufig auftritt, korri­ giert werden kann. In diesem Fall können an die jeweiligen Anschlüsse der mehrfach programmierbaren nichtflüchtigen Halbleiterschaltelemente NVT1 bis NVT4r Programmierleitungen angeschaltet werden, die eine interne und/oder externe Pro­ grammierung ermöglichen. Insbesondere bei Verwendung von FLASH-basierten FPGA-Zellen sei an dieser Stelle auf die dem Fachmann bekannten Programmierverfahren bzw. Abschaltverfah­ ren während eines Tests über beispielsweise ein JTAG-Inter­ face verwiesen wie sie beispielsweise aus den Druckschriften US 5,457,653 und US 5,761,120 bekannt sind. Auf eine detail­ lierte Beschreibung dieser Programmierverfahren wird nachfol­ gend verzichtet, da es sich hierbei um allgemein bekannte Verfahren handelt.
Fig. 3 zeigt eine vereinfachte Schnittansicht einer mehrfach programmierbaren nichtflüchtigen Eintransistor-FLASH-Zelle, wie sie beispielsweise als nichtflüchtiges Halbleiterschalt­ element NVT1 bis NVT4r verwendet werden kann.
Gemäß Fig. 3 besteht die als nichtflüchtiges Halbleiter­ schaltelement verwendete FLASH-Eintransistorzelle NVT1(r) aus in einem Halbleitersubstrat 1 ausgebildeten aktiven Bereichen mit Sourcegebieten S und Draingebieten D zur Definition eines Kanalgebiets. An der Oberfläche des Halbleitersubstrats 1, welches vorzugsweise aus einem Siliziumhalbleitersubstrat be­ steht, befindet sich eine erste Isolierschicht 2, eine la­ dungsspeichernde Schicht 3, eine zweite Isolierschicht 4 und eine elektrisch leitende Steuerschicht 5, die an einen Control-Gate-Anschluss CG angeschaltet ist. Auf diese Weise wird ein elektrisch programmierbarer nichtflüchtiger Feldef­ fekttransistor mit ladungsspeichernden Eigenschaften erzeugt, dessen Schaltverhalten zwischen Sourcegebiet S und Drainge­ biet D über die in der ladungsspeichernden Schicht 3 gespei­ cherten Ladungen gesteuert werden kann. Ein Programmie­ ren/Löschen erfolgt hierbei beispielsweise über Fowler- Nordheim-Tunneln oder über Injektion heißer Ladungsträger (CHE, channel hot electron).
Die erste Isolierschicht 2 besteht vorzugsweise aus einer thermisch ausgebildeten Tunnelschicht wie z. B. Siliziumdi­ oxid, über die ein Einbringen bzw. Entfernen von Ladungsträ­ gern in bzw. aus der ladungsspeichernden Schicht 3 ermöglicht wird. Die ladungsspeichernde Schicht 3 besteht beispielsweise aus einer elektrisch leitenden Halbleiterschicht wie z. B. in­ situ-dotiertem Polysilizium. Sie kann jedoch in gleicher Wei­ se auch aus einer elektrisch nicht leitenden ladungsspei­ chernden Schicht bestehen, wie sie beispielsweise aus soge­ nannten SONOS-Speicherzellen bekannt ist. Die zweite Isolier­ schicht 4 besteht beispielsweise aus einer ONO-Schichtenfolge (Oxid/Nitrid/Oxid) und dient im Wesentlichen als Koppel­ schicht zur elektrisch leitenden Steuerschicht 5. In diesem Zusammenhang sind auch dielektrische Schichten mit hoher re­ lativer Dielektrizitätskonstante verwendbar. Die elektrisch leitende Steuerschicht 5 besteht beispielsweise aus einer elektrisch leitenden Halbleiterspeicherschicht wie z. B. amor­ phem Polysilizium. Sie kann jedoch in gleicher Weise aus ei­ ner metallischen Schicht oder einer Kombination davon beste­ hen.
Gemäß Fig. 3 besitzen derartige mehrfach programmierbare nichtflüchtige Halbleiterschaltelemente einen besonders ge­ ringen Flächenbedarf, weshalb die daraus ausgebildeten Redun­ danz-Schaltvorrichtung RS im Vergleich zu herkömmlichen Fuse- Bänken eine wesentlich geringere Fläche der Halbleiterschal­ tung benötigt. Darüber hinaus ermöglichen derartige nicht­ flüchtige Halbleiterschaltelemente jedoch auch eine stromlose Speicherung der jeweiligen Korrektur- bzw. Reparatureinstel­ lung und benötigen insbesondere im Vergleich zu herkömmlichen elektrisch programmierbaren Redundanz-Schaltvorrichtungen ei­ ne vereinfachte Ansteuerschaltung.
Vorzugsweise wird das mehrfach programmierbare nichtflüchtige Halbleiterschaltelement an in einer jeweiligen Halbleiter­ schaltung HS zur Verfügung stehende Schaltelementen ange­ passt, wodurch sich keine zusätzlichen Prozessschritte zum Ausbilden dieser Redundanz-Schaltvorrichtung ergeben. Demzu­ folge werden beispielsweise beim Ausbilden einer integrierten Halbleiterschaltung mit FPGA-Zellen derartige FPGA-Zellen als mehrfach programmierbare nichtflüchtige Halbleiterschaltelemente verwendet. Neben der in Fig. 3 dargestellten FLASH- Eintransistorzelle sind demzufolge auch nichtflüchtige EEPROM-Transistorzellen mit beispielsweise separatem Tunnel­ fenster verwendbar.
Fig. 4 zeigt eine vereinfachte Blockdarstellung einer integ­ rierten Halbleiterschaltung gemäß einem zweiten Ausführungs­ beispiel, wobei gleiche Bezugszeichen wiederum gleiche oder entsprechende Elemente wie in den Fig. 1 und 2 bezeichnen und auf eine wiederholte Beschreibung nachfolgend verzichtet wird.
Gemäß Fig. 4 handelt es sich nicht um eine integrierte Halb­ leiterspeicher-Schaltung, sondern um eine beliebige integ­ rierte Halbleiterschaltung mit beliebigen Funktionsblöcken zur Realisierung einer Teilfunktion der Halbleiterschaltung HS. Derartige Funktionsblöcke bzw. Teilfunktionen können bei­ spielsweise eine Datenverarbeitungseinheit bzw. CPU einer in­ tegrierten Schaltung darstellen, wie sie insbesondere in in­ tegrierten Schaltungen mit Multiprozessortechnologie bzw. so­ genannten neuronalen Netzen Verwendung findet. In gleicher Weise können die Funktionsblöcke FB1 bis FB3 bzw. die dazuge­ hörigen Redundanzblöcke RB1 und RB2 Ein-/Ausgangseinheiten bzw. I/O-Arrays, ESD-Schutzeinheiten bzw. Schutzstrukturen für elektrostatische Entladungen, Multiplexereinheiten, A/D- Wandler und dergleichen aufweisen, die gegebenenfalls bei Auftreten eines herstellungsbedingten oder betriebsbedingten Defekts durch einen gleichartigen Redundanzblock RB oder durch eine Vielzahl von gleichartigen Redundanzblöcke RB1 und RB2 usw. ersetzt werden.
Gemäß Fig. 4 kann die Redundanz-Schaltvorrichtung RS hierbei in einem jeweiligen Strompfad der Versorgungsspannungen VCC oder GND der jeweiligen Funktionsblöcke FB1, FB2 und FB3 bzw. der jeweiligen Redundanzblöcke RB1 und RB2 geschaltet sein. Die weiteren Anschlüsse der jeweiligen Funktionsblöcke bzw. Redundanzblöcke sind hierbei derart verschaltet, dass zumindest die Redundanzblöcke einen problemlosen Ersatz für die jeweiligen Funktionsblöcke FB1 bis FB3 ermöglichen können.
Die Redundanz-Schaltvorrichtung RS besitzt demzufolge wieder­ um für jeden Funktionsblock FB1 bis FB3 einen programmierba­ ren nichtflüchtigen Funktionsblockschalter NVT1 bis NVT3 zum Abschalten einer jeweiligen Versorgungsspannung eines defek­ ten Funktionsblocks (z. B. Funktionsblock FB2). Ferner besitzt die Redundanz-Schaltvorrichtung für jeden Redundanzblock RB1 und RB2 eine der Anzahl von Funktionsblöcken FB1 bis FB3 ent­ sprechende Vielzahl von programmierbaren nichtflüchtigen Re­ dundanzblock-Schaltern NVT1r1 bis NVT3r1 sowie NVT1r2 bis NVT3r2, die wiederum in den Strompfad der Versorgungsspannung der Redundanzblöcke geschaltet sind und gemäß Fig. 4 eine Verbindung des Anschlusses GND der Redundanzblöcke bzw. Funk­ tionsblöcke mit Masse ermöglichen.
Ferner kann die integrierte Halbleiterschaltung HS eine nicht dargestellte Funktionsblock-Ausfallerfassungseinheit zum Er­ fassen eines Ausfalls eines der Funktionsblöcke FB1 bis FB3 sowie eine nicht dargestellte Redundanz-Schaltungsvorrich­ tungs-Steuereinheit zum Ansteuern der Redundanz- Schaltvorrichtung RS in Abhängigkeit von der Funktionsblock- Ausfallerfassungseinheit aufweisen. Mit derartigen nicht dar­ gestellten Erfassungs- und Steuereinheiten sind auch selbst­ ausheilende Prozeduren in der integrierten Halbleiterschal­ tung beispielsweise nach einem Selbstkonfidenztest denkbar, wodurch auch in besonders sicherheitsrelevanten Bereichen wie z. B. Chipkarten, Automotive- und Avionikbereich zuverlässige Halbleiterschaltungen realisiert werden können.
Ferner ist die Redundanz-Schaltvorrichtung RS bei geeigneter Anschaltung der jeweiligen nichtflüchtigen Halbleiterschalt­ elemente auch während eines Betriebs der Halbleiterschaltung programmierbar, wodurch insbesondere in Halbleiterspeichern bei einem Anfangstest nicht erfasste Speicherzellendefekte nachträglich geheilt werden können. Auf diese Weise lassen sich hochperformante Logikschaltungen mit internen Speicher­ bereichen realisieren, die zur Vermeidung von Begrenzungen durch die Datenübertragungsrate notwendig sind, wodurch sich ein Schaltungsaufbau weiter rationalisieren und miniaturisie­ ren lässt. Insbesondere sogenannte embedded DRAM-Speicher­ bereiche für Grafikkarten, interne first und second level Cash-Speicherbereiche (SRAM) bei hochwertigen CPU-Bausteinen, Chipkartenanwendungen mit internen EEPROM-, FLASH- und SRAM- Speicherbereichen sowie Kontroller mit internen Speicherbe­ reichen (SRAM, FLASH) für z. B. Automotive oder drahtlose An­ wendungen, sind hinsichtlich einer jeweiligen Ausbeute in zu­ nehmendem Maße von diesen internen Speicherbereichen limi­ tiert, weshalb der erfindungsgemäße Einsatz von nichtflüchti­ gen Halbleiterspeicherelementen für die Redundanz-Schaltvor­ richtung eine wesentliche Verbesserung ergibt.
Insbesondere auf Grund der immer kürzer werdenden Produktle­ benszyklen derartiger Bausteine bzw. integrierter Halbleiter­ schaltungen sind demzufolge gute Chipausbeuten schnellstmög­ lich zu erreichen, wodurch sich die Kosten pro Halbleiter­ schaltung wesentlich verringern lassen.
Analog zu sogenannten "bad-Sectors" bei Festplatten ermög­ licht die vorliegende Erfindung insbesondere, Ausfälle in Speicherbereichen während eines laufenden Betriebs fortwäh­ rend auszublenden, wobei dieser Vorgang sowohl extern getrig­ gert als auch durch einen internen Programmablauf stattfinden kann.
Ein weiterer Vorteil der vorliegenden Erfindung besteht neben der Verringerung der Kosten sowie des Flächenbedarfs in einer anwenderspezifischen Festlegung einer Leistungsfähigkeit wie z. B. Speicherkapazität (sogenanntes customizing) von bestimm­ ten Produkten. Für die Wettbewerbssituation ist es nämlich sehr günstig, eine feine Abstufung von beispielsweise Spei­ chergrößen bzw. -kapazitäten im Lieferumfang zu haben, wobei jedoch aus fertigungstechnischen und logistischen Gründen eine derartige Vielfalt von unterschiedlichen Speichertypen üb­ licherweise möglichst gering zu halten ist. Mit der vorlie­ genden Erfindung können demzufolge nicht nur Funktionsberei­ che durch Redundanzbereiche gezielt ersetzt werden, sondern derart bewusst eingeschränkt werden, dass es einem jeweiligen Markterfordernis gerecht wird.
In gleicher Weise lassen sich bei parallel arbeitenden Daten­ verarbeitungseinheiten wie z. B. CPUs in neuronalen Netzen diese Einheiten problemlos integrieren und einzelne, defekte Datenverarbeitungseinheiten bzw. CPUs durch Ausschalten unter Umständen auch während des laufenden Betriebes ausblenden.
In gleicher Weise ermöglicht die vorliegende Erfindung, in Multiplexern und A/D-Wandlern mit mehreren Kanälen die Aus­ beute der hergestellten integrierten Halbleiterschaltungen zu erhöhen und Reparaturmöglichkeiten durch sogenannte Reserve- Kanäle zu schaffen.
Gleiches gilt für Ein-/Ausgangseinheiten bzw. sogenannte I/O- Arrays und Eingangspads mit ESD-Schutzstrukturen, die in der Ausbeutebetrachtung mit zunehmender Padzahl und zum Teil pad­ begrenzenden Chiplayouts bedeutsam werden.
Die Erfindung wurde vorstehend anhand von FLASH-Eintransis­ torzellen beschrieben. Sie ist jedoch nicht darauf beschränkt und umfasst in gleicher Weise flashbasierte FPGA-Zellen (field programmable gate array), EPROM, EEPROM usw. In glei­ cher Weise betrifft die vorliegende Erfindung nicht nur Spei­ cher sowie andere logische Funktionsbereiche, sondern auch Mischformen davon.
Bezugszeichenliste
1
Halbleitersubstrat
2
erste Isolierschicht
3
ladungsspeichernde Schicht
4
zweite Isolierschicht
5
Steuerschicht
S Sourcegebiet
D Draingebiet
CG Control-Gate-Anschluss
BL1 bis BLr Bitleitungen
WL1 bis WL
4
Wortleitungen
FB1 bis FB
4
Funktionsblöcke
RB Redundanzblock
SZ Speicherzelle
RS Redundanz-Schaltvorrichtung
HS Halbleiterschaltung
NVT1 bis NVT3r2 mehrfach programmierbare nichtflüchtige Halbleiterschaltelemente

Claims (12)

1. Integrierte Halbleiterschaltung mit
zumindest einem Funktionsblock (FB1 bis FB4) zur Realisierung einer Teilfunktion der Halbleiterschaltung (HS);
zumindest einem Redundanzblock (RB) zur Realisierung einer zum Funktionsblock (FB1 bis FB4) redundanten Teilfunktion;
und
einer Redundanz-Schaltvorrichtung (RS) zum ersatzweisen An­ schalten des zumindest einen Redundanzblocks (RB) für einen ausgefallenen Funktionsblock (FB1 bis FB4) dadurch gekennzeichnet, dass die Redun­ danz-Schaltvorrichtung (RS) eine Vielzahl von mehrfach pro­ grammierbaren nichtflüchtigen Schaltelementen aufweist.
2. Integrierte Halbleiterschaltung nach Patentanspruch 1, dadurch gekennzeichnet, dass die Redun­ danz-Schaltvorrichtung (RS) für jeden Funktionsblock (FB1 bis FB4) einen programmierbaren nichtflüchtigen Funktionsblock­ schalter (NVT1 bis NVT4) und für jeden Redundanzblock (RB) eine der Anzahl von Funktionsblöcken (FB1 bis FB4) entspre­ chende Vielzahl von programmierbaren nichtflüchtigen Redun­ danzblockschaltern (NVT1r bis NVT4r) aufweist.
3. Integrierte Halbleiterschaltung nach Patentanspruch 1 oder 2, dadurch gekennzeichnet, dass die mehr­ fach programmierbaren nichtflüchtigen Schaltelemente nicht­ flüchtige Speichertransistoren aufweisen.
4. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 3, dadurch gekennzeichnet, dass der zumin­ dest eine Funktionsblock (FB1 bis FB4) und der dazugehörige Redundanzblock (RB) einen Speicherbereich darstellen.
5. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 4, dadurch gekennzeichnet, dass der zumin­ dest eine Funktionsblock (FB1 bis FB4) und der dazugehörige Redundanzblock (RB) einen Datenverarbeitungsbereich darstel­ len.
6. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 5, dadurch gekennzeichnet, dass der zumin­ dest eine Funktionsblock (FB1 bis FB4) einen Ein/Ausgangsbe­ reich darstellen.
7. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 6, dadurch gekennzeichnet, dass der zumin­ dest eine Funktionsblock (FB1 bis FB4) und der dazugehörige Redundanzblock (RB) einen ESD-Schutzbereich darstellen.
8. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 7, dadurch gekennzeichnet, dass der zumin­ dest eine Funktionsblock (FB1 bis FB4) und der dazugehörige Redundanzblock (RB) einen Multiplexerbereich darstellen.
9. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 8, dadurch gekennzeichnet, dass die Redun­ danz-Schaltvorrichtung (RS) während eines Betriebs der Halb­ leiterschaltung (HS) programmierbar ist.
10. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 9, gekennzeichnet durch eine Funktionsblock- Ausfallerfassungseinheit zum Erfassen eines Ausfalls einer Funktionseinheit (FB1 bis FB4), und eine Redundanz-Schaltvorrichtungs-Steuereinheit zum Ansteuern der Redundanz-Schaltvorrichtung (RS) in Abhängigkeit von der Funktionsblock-Ausfallerfassungseinheit.
11. Integrierte Halbleiterschaltung nach einem der Patentan­ sprüche 1 bis 10, dadurch gekennzeichnet, dass die Redun­ danz-Schaltvorrichtung (RS) in einen Strompfad der Versor­ gungsspannung (VCC, GND) der zumindest einen Funktionsblöcke und Redundanzblöcke (FB1 bis FB4, RB) geschaltet ist.
12. Integrierte Halbleiterschaltung nach Patentanspruch 4, dadurch gekennzeichnet, dass die Redun­ danz-Schaltvorrichtung (RS) in einen jeweiligen Bitleitungs­ pfad (BL1 bis BLr) geschaltet ist.
DE2001101268 2001-01-12 2001-01-12 Integrierte Halbleiterschaltung Withdrawn DE10101268A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2001101268 DE10101268A1 (de) 2001-01-12 2001-01-12 Integrierte Halbleiterschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2001101268 DE10101268A1 (de) 2001-01-12 2001-01-12 Integrierte Halbleiterschaltung

Publications (1)

Publication Number Publication Date
DE10101268A1 true DE10101268A1 (de) 2002-07-25

Family

ID=7670401

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2001101268 Withdrawn DE10101268A1 (de) 2001-01-12 2001-01-12 Integrierte Halbleiterschaltung

Country Status (1)

Country Link
DE (1) DE10101268A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004020546A1 (de) * 2004-04-27 2005-11-24 Infineon Technologies Ag Elektronische Speichervorrichtung und Verfahren zur Deaktivierung von redundanten Bit- oder Wortleitungen
DE10309313B4 (de) * 2003-03-04 2006-03-09 Infineon Technologies Ag Schaltungsanordnung zur Detektion eines Fehlers in einer Schaltungslogik
DE102005000809B4 (de) * 2005-01-05 2012-09-13 Qimonda Ag Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten
CN110799949A (zh) * 2017-06-28 2020-02-14 大众汽车有限公司 用于消除两个或更多个冗余模块的冗余的方法、设备和具有指令的计算机可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642316A (en) * 1996-05-21 1997-06-24 Information Storage Devices, Inc. Method and apparatus of redundancy for non-volatile memory integrated circuits
US5959909A (en) * 1997-10-28 1999-09-28 Holtek Semiconductor Inc. Memory circuit with auto redundancy
US6077211A (en) * 1998-02-27 2000-06-20 Micron Technology, Inc. Circuits and methods for selectively coupling redundant elements into an integrated circuit
WO2000050996A1 (en) * 1999-02-24 2000-08-31 Monolithic System Technology, Inc. Method and apparatus for memory redundancy with no critical delay-path

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642316A (en) * 1996-05-21 1997-06-24 Information Storage Devices, Inc. Method and apparatus of redundancy for non-volatile memory integrated circuits
US5959909A (en) * 1997-10-28 1999-09-28 Holtek Semiconductor Inc. Memory circuit with auto redundancy
US6077211A (en) * 1998-02-27 2000-06-20 Micron Technology, Inc. Circuits and methods for selectively coupling redundant elements into an integrated circuit
WO2000050996A1 (en) * 1999-02-24 2000-08-31 Monolithic System Technology, Inc. Method and apparatus for memory redundancy with no critical delay-path

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10309313B4 (de) * 2003-03-04 2006-03-09 Infineon Technologies Ag Schaltungsanordnung zur Detektion eines Fehlers in einer Schaltungslogik
DE102004020546A1 (de) * 2004-04-27 2005-11-24 Infineon Technologies Ag Elektronische Speichervorrichtung und Verfahren zur Deaktivierung von redundanten Bit- oder Wortleitungen
US7184335B2 (en) 2004-04-27 2007-02-27 Infineon Technologies Ag Electronic memory apparatus, and method for deactivating redundant bit lines or word lines
DE102004020546B4 (de) * 2004-04-27 2010-02-25 Qimonda Ag Elektronische Speichervorrichtung und Verfahren zur Deaktivierung von redundanten Bit- oder Wortleitungen
DE102005000809B4 (de) * 2005-01-05 2012-09-13 Qimonda Ag Integrierter Halbleiterspeicher mit nichtflüchtiger Speicherung von Daten
CN110799949A (zh) * 2017-06-28 2020-02-14 大众汽车有限公司 用于消除两个或更多个冗余模块的冗余的方法、设备和具有指令的计算机可读存储介质

Similar Documents

Publication Publication Date Title
DE19880311B3 (de) Nichtflüchtige Speicherstruktur
DE4000787C2 (de) Elektrisch loesch- und programmierbare halbleiterspeichervorrichtung
DE112005002275B4 (de) Technik zum Lesen von Mehrpegelspeichern mit virtueller Masse
EP0160720B1 (de) Halbleiterspeicherzelle mit einem potentialmässig schwebenden Speichergate
DE69630958T2 (de) Programmierbarer nichtflüchtiger zweiwegschalter für programmierbare logik
DE4035660A1 (de) Elektrisch programmierbare speichereinrichtung und verfahren zum zugreifen/programmieren von speicherzellen
DE102005057170B4 (de) Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung
DE69631938T2 (de) Halbleiter-Speicherbauteil und Verfahren zu seiner Herstellung
DE102005030874B3 (de) Verfahren und integrierter Schaltkreis zum Erkennen eines Zustandes einer Speicherzelle
DE102006017480B4 (de) Schaltungsanordnung mit einer nicht-flüchtigen Speicherzelle und Verfahren
DE102021115501A1 (de) Leseaktualisierung zur verbesserung der leistung bei datenerhaltung für nichtflüchtigen speicher
DE102019124668A1 (de) Transistorschwellenspannungshaltung in 3d-speicher
KR100604457B1 (ko) 비휘발성 메모리 디바이스에서 프로그램 방해를 없애기위한 비트 라인 바이어싱 방법 및 이를 이용하는 메모리디바이스
DE112004002678B4 (de) Elektrisch programmierbares 2-Transistoren-Sicherungselement mit einfacher Polysiliziumschicht und elektrisch programmierbare Transistor-Sicherungszelle
DE112019007397T5 (de) Für Niederspannungs- und/oder nichtflüchtiges Betriebsverhalten angepasste Flash-Speicherzelle
DE102008032551B4 (de) Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente
DE10141962A1 (de) Nicht-flüchtiger Halbleiterspeicher
DE69635842T2 (de) Speicherredundanzschaltung, die einzelne polysilizium-schwebegattertransistoren als redundanzelemente verwendet
DE102021117935A1 (de) Impedanzkalibrierungsschaltung und verfahren zum kalibrieren einer impedanz in einer speichervorrichtung
DE19807009A1 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE3833726C2 (de)
DE102007017963B4 (de) Speicherzellenstruktur, nicht-flüchtiges Speicherbauelement und System sowie Verfahren zum Herstellen und Betreiben derselben
DE10101268A1 (de) Integrierte Halbleiterschaltung
DE10323400B4 (de) Verfahren zum Löschen eines nichtflüchtigen Speichers unter Verwendung sowohl des Sourcebereichs als auch des Kanalbereichs einer Speicherzelle
DE102006046089B3 (de) Speicherelement und Verfahren zum Betreiben eines Speicherelementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal
8165 Unexamined publication of following application revoked