DE10062639A1 - Verfahren zur Erzeugung von Leiterbahnen - Google Patents

Verfahren zur Erzeugung von Leiterbahnen

Info

Publication number
DE10062639A1
DE10062639A1 DE2000162639 DE10062639A DE10062639A1 DE 10062639 A1 DE10062639 A1 DE 10062639A1 DE 2000162639 DE2000162639 DE 2000162639 DE 10062639 A DE10062639 A DE 10062639A DE 10062639 A1 DE10062639 A1 DE 10062639A1
Authority
DE
Germany
Prior art keywords
layer
titanium nitride
nitride layer
aluminum
conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2000162639
Other languages
English (en)
Inventor
Falko Hoehnsdorf
Albrecht Kieslich
Jens Bachmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE2000162639 priority Critical patent/DE10062639A1/de
Publication of DE10062639A1 publication Critical patent/DE10062639A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

Erfindungsgemäß wird ein Verfahren zur Erzeugung von Leiterbahnen bereitgestellt. Das erfindungsgemäße Verfahren besitzt den Vorteil, daß durch den Einsatz einer Hartmaske aus Titannitrid zur Strukturierung der Leiterbahnen eine deutlich dünnere Lackmaske verwendet werden kann als dies bei herkömmlichen Verfahren zur Erzeugung von Leiterbahnen der Fall ist. Auf diese Weise können große Aspektverhältnisse bei den Strukturen der Lackmaske verhindert und die mechanische Stabilität der Lackmaske gewährleistet werden.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Er­ zeugung von Leiterbahnen, insbesondere zur Erzeugung von Alu­ miniumleiterbahnen.
Integrierte Schaltkreise, insbesondere CMOS-Schaltungen oder DRAM-Speicherbausteine, werden mit einer Vielzahl von Prozeßschritten hergestellt. Die Herstellungskosten dieser Schaltkreise werden dabei durch die Prozeßkomplexität und die physikalische Bearbeitungszeit bestimmt. Hochkomplexe Bau­ steine erfordern häufig mehrere hundert einzelne Prozeß­ schritte und eine Vielzahl von Tagen für den Prozessdurchlauf des Produkts.
Ein Teil der Prozeßschritte muß dabei für die Herstel­ lung der Verdrahtung für die integrierte Schaltung aufgewen­ det werden. Aluminium ist dabei das bis heute am häufigsten verwendete Material für die obersten Leiterbahnenebenen ge­ blieben. Dies liegt darin begründet, daß Aluminium alle we­ sentlichen Anforderungen erfüllt, die ein solches Material erfüllen muß. Insbesondere besitzt Aluminium einen ausrei­ chend geringen elektrischen Widerstand und es kam mit her­ kömmlichen Verfahren strukturiert und kontaktiert werden.
Zur Strukturierung von Aluminiumleiterbahnen werden in der Regel Ätzverfahren eingesetzt. Die Fig. 1a bis 1c zei­ gen ein solches Verfahren nach dem Stand der Technik. Dabei wird in der Regel eine zuerst eine Titan- oder Titannitrid­ schicht 2 auf eine Oxidschicht 1 aufgebracht, welche eine Isolation zu darunter liegenden Leiterbahnen bzw. zu darun­ terliegenden Transistoren (nicht gezeigt) gewährleistet. An­ schließend wird ein Aluminiumschicht 3 auf die Ti­ tan/Titannitridschicht 2 aufgebracht. Zur weiteren Verbesse­ rung der Eigenschaften der Aluminiumschicht 3 wird der Aluminiumschicht ein gewisser Prozentsatz an Kupfer zugegeben. Nachfolgend wird auf die Aluminiumschicht 3 eine weitere dün­ ne Titannitridschicht 4 abgeschieden. Diese Titannitrid­ schicht wird unter anderem als Antireflexionsschicht für die noch zuerzeugende Lackschicht 5 verwendet. Anschließend wird eine Lackschicht 5 auf die Titannitridchicht 4 aufgebracht wird. Die sich daraus ergebende Situation ist in Fig. 1a ge­ zeigt.
Zur Erzeugung einer Lackmaske 6 wird die Lackschicht 5 belichtet und entwickelt. Die sich daraus ergebende Situation ist in Fig. 1b gezeigt. Mit Hilfe dieser Lackmaske 6 wird nun der Schichtstapel bestehend aus der Aluminiumschicht 3 und den Titan/Titannitridschichten 2 und 4 mit Hilfe eines ani­ sotropen Ätzverfahrens strukturiert, wodurch die eigentlichen Leiterbahnen 7 fertiggestellt sind. Die sich daraus ergebende Situation ist in Fig. 1c gezeigt.
Mit der zunehmenden Verkleinerung der Leiterbahnen kön­ nen diese herkömmlichen Verfahren, wie sie beispielsweise in Druckschrift US 5,858,879 offenbart sind, jedoch nicht mehr zuverlässig durchgeführt werden. Die zunehmende Verkleinerung der lateralen Abmessungen der Leiterbahnen hat insbesondere zur Folge, daß das sogenannte Aspektverhältnisse der Leiter­ bahnen immer größer wird. Das heißt die Leiterbahnen werden zwar immer schmaler aber auch immer höher. Die Zunahme in der Höhe der Leiterbahnen dient dazu, eine ausreichende Leitfä­ higkeit der Leiterbahn zur Verfügung stellen zu können. Dem­ entsprechend werden Leiterbahnen aus Aluminium zukünftig ein Aspektverhältnis von mindestens 2 aufweisen.
Das relativ große Aspektverhältnis der Leiterbahnen hat zur Folge, daß immer dickere Lackmasken verwendet werden müs­ sen, um die gewünschten Strukturen in die Aluminiumschicht übertragen zu können. Typischerweise sollte die Dicke der Lackschicht größer als 600 nm sein. Damit besitzen aber auch die einzelenen Strukturen der Lackmaske ein immer größeres Aspektverhältnis. Würde man beispielsweise ein Leiterbahn mit einer Breite von 200 nm herstellen und dazu eine Lackmaske mit einer Dicke von etwa 800 nm verwenden, so hätten die ent­ sprechenden Lackstrukturen ein Aspektverhältnis von etwa 4. Eine derartig großes Aspektverhältnis wirkt sich jedoch nega­ tiv auf die mechanische Stabilität der Lackmaske aus. Dies kann in extremen Fällen dazu führen, daß eine sehr schmale aber sehr hohe hohe Lackstruktur während der Aluminiumätzung einfach umkippt, was eine fehlerhafte Strukturübertragung zur Folge hat.
Es ist daher die Aufgabe der vorliegenden Erfindung, ein Verfahren zur Erzeugung von Leiterbahnen, insbesondere zur Erzeugung von Aluminiumleiterbahnen bereitzustellen, das die genannten Nachteile des Standes der Technik vermeidet oder mindert. Insbesondere ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Erzeugung von Leiterbahnen be­ reitzustellen, das sich auch für Leiterbahnen mit einem gro­ ßen Aspektverhältnis einsetzen läßt.
Diese Aufgabe wird von dem Verfahren gemäß Patentanspruch 1 gelöst. Weitere vorteilhafte Ausführungsformen, Ausgestal­ tungen und Aspekte der vorliegenden Erfindung ergeben sich aus den Unteransprüchen der Beschreibung und den beiliegenden Zeichnungen.
Erfindungsgemäß wird ein Verfahren zur Erzeugung von Lei­ terbahnen bereitgestellt. Das erfindungsgemäße Verfahren um­ faßt die Schritte:
  • a) ein Substrat wird bereitgestellt;
  • b) eine leitende Schicht, insbesondere eine Aluminium­ schicht, wird auf das Substrat aufgebracht,
  • c) eine Titannitridschicht wird auf die leitende Schicht aufgebracht,
  • d) eine Lackmaske wird die Titannitridschicht aufgebracht,
  • e) mit Hilfe der Lackmaske wird die Titannitridschicht zu einer Hartmaske strukturiert,
  • f) die Lackmaske wird entfernt, und
  • g) mit Hilfe der Hartmaske wird die leitende Schicht zu Leiterbahnen strukturiert.
Das erfindungsgemäße Verfahren besitzt den Vorteil, daß durch den Einsatz der Hartmaske aus Titannitrid zur Struktu­ rierung der Leiterbahnen eine deutlich dünnere Lackmaske ver­ wendet werden kann als dies bei herkömmlichen Verfahren zur Erzeugung von Leiterbahnen der Fall ist. Auf diese Weise kön­ nen können große Aspektverhältnisse bei den Strukturen der Lackmaske verhindert und die mechanische Stabilität der Lack­ maske gewährleistet werden.
Gemäß einer bevorzugten Ausführungsform wird die Titanni­ tridschicht mit eine Dicke zwischen 60 und 200 nm, insbeson­ dere zwischen 100 und 150 nm aufgebracht. Weiterhin ist es bevorzugt, wenn als leitende Schicht eine Aluminiumschicht verwendet wird, welche Zusätze aus Kupfer und/oder Silizium aufweist.
Bevorzugt wird vor dem Aufbringen der leitenden Schicht in Schritt b) eine Titan- oder Titannitridschicht oder Ti­ tan/Titannitridschicht auf das Substrat aufgebracht. Weiter­ hin ist es bevorzugt, wenn vor dem Aufbringen der Titanni­ tridschicht in Schritt c) eine Titanschicht auf die leitende Schicht aufgebracht wird. Darüber hinaus ist es bevorzugt, wenn vor dem Aufbringen der Lackmaske in Schritt d) eine An­ tireflexionschicht auf die Titannitridschicht aufgebracht wird.
Gemäß einer bevorzugten Ausführungsform wird in Schritt e) die Titannitridschicht mit Hilfe eines anisotropen Troc­ kenätzverfahrens zu einer Hartmaske strukturiert.
wird in Schritt g) die leitende Schicht mit Hilfe eines anisotropen Trockenätzverfahrens zu Leiterbahnen struktu­ riert. Dabei ist es insbesondere bevorzugt, wenn das ani­ sotrope Trockenätzverfahren mit einem chlorhaltigem Ätzgas durchgeführt wird. Darüber hinaus ist es bevorzugt, wenn in Schritt f) die Lackmaske mit einem sauerstoffhaltigem Plasma entfernt wird.
Gemäß einer bevorzugten Ausführungsform weisen die Leiter­ bahnen ein Aspektverhältnis größer als 2 auf. Dabei ist es insbesondere bevorzugt, wenn die Leiterbahnen eine Höhe von mehr als 350 nm und eine Breite von weniger als 180 nm auf­ weisen. Weiterhin ist es bevorzugt, wenn die Dicke der Lack­ maske kleiner als 800 nm, bevorzugt kleiner 600 nm, ist.
Die Erfindung wird nachfolgend anhand der Figuren der Zeichnungen näher dargestellt. Es zeigen:
die Fig. 1a bis 1c eine schematische Darstellung eines Verfahren nach dem Stand der Technik, und
die Fig. 2a bis 2d eine schematische Darstellung einer Ausführungsform des erfindungsgemäßen Verfahren.
Die Fig. 2a bis 2d zeigen eine schematische Darstel­ lung einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahren. Dazu wird in einem ersten Schritt ein Substrat mit einer Oberfläche aus Siliziumoxid 11 bereitgestellt. In die­ ser Oberfläche aus Siliziumoxid 11 sind in der Regel bereits Anschlüsse (nicht gezeigt) vorgesehen, welche die noch zu erzeugenden Leiterbahnen mit bereit erzeugten Leiterbahnen (nicht gezeigt) oder mit bereits fertiggestellten Transisto­ ren (nicht gezeigt) verbinden.
Anschließend wird eine dünne Titanschicht 12 auf die Si­ liziumoxidschicht 11 aufgebracht. Die Titanschicht 12 verbes­ sert die Haftung der noch aufzubringenden Aluminiumschicht auf dem Siliziumdioxid 11. Die Titanschicht 12 kann bei­ spielsweise durch PVD-Verfahren auf die Siliziumoxidschicht 11 abgeschieden werden. Anschließend wird ein Aluminium­ schicht 13 auf die Titanschicht 12 aufgebracht. Zur weiteren Verbesserung der Eigenschaften der Aluminiumschicht 13 wird der Aluminiumschicht 13 ein gewisser Prozentsatz an Kupfer und/oder Silizium zugegeben. Dabei beträgt der Anteil an Kup­ fer und/oder Silizium typischweise zwischen 0,5 und 2%.
Die Aluminiumschicht 13 kann beispielsweise durch Sput­ tern auf die Titanschicht 12 aufgebracht werden. Bevorzugt wird der Wafer dabei auf einer erhöhten Temperatur von etwa 200 bis 400°C gehalten. Dadurch erhöht sich die Beweglichkeit der auftreffenden Atome. Nachfolgend wird auf die Aluminium­ schicht 13 eine dünne Titanschicht 14 abgeschieden. Dies kann ebenfalls durch Sputtern erfolgen. Die Titanschicht 14 dient zum einen zur Verbesserung der Elektromigrationsfestigkeit und zum anderen zur Verbesserung des Kontaktwiderstands zu der nachfolgenden Metallisierungs-Ebene.
Auf die Titanschicht 14 wird nun eine etwa 100 bis 120 nm dicke Titannitridschicht 15 aufgebracht, die in einem spä­ teren Abschnitt des erfindungsgemäßen Verfahrens eine Hart­ maske für die Strukturierung der Aluminiumschicht 13 bildet. Zur Erzeugung dieser Titannitridschicht 15 kann ein PVD- oder ein CVD-Verfahren eingesetzt werden.
Anschließend wird auf die Titannitridschicht 15 eine or­ ganische Antireflexionsschicht 16 aufgebracht, auf die wie­ derum eine Lackschicht 17 aufgebracht wird. Obwohl auch eine Titannitridschicht in einem gewissen Umfang als Antirefle­ xionsschicht verwendet kann, könnte es bei der späteren Be­ lichtung der Lackschicht 17 durch Reflexion und Streuung des eingestrahlten Lichts an der Oberfläche der Titannitrid­ schicht 15 zu Interferenzeffekten in der Lackschicht 17 kom­ men. Diese Interferenzeffekte wirken sich nachteilig auf die Genauigkeit aus, mit der ein vorgesehenes Muster in der Lack­ schicht 17 erzeugt werden kann.
Um diese Effekte zu verringern, wird die organische An­ tireflexionsschicht 16 eingesetzt. Diese Schicht verringert die nachteiligen Interferenzeffekte, indem sie die Reflexion des eingestrahlten Lichtes schwächt. Darüber hinaus wird durch die Verwendung der Antireflexionsschicht 16 die Refle­ xion an eventuell vorhandenen Stufen verringert und somit ei­ ne Belichtung der Lackschicht 17 in unerwünschten Bereichen weitgehend unterdrückt. Die sich daraus ergebende Situation ist in Fig. 2a gezeigt.
Zur Erzeugung einer Lackmaske 18 wird nun die Lack­ schicht 17 belichtet und entwickelt. Anschließend wird mit Hilfe der Lackmaske 18 die Antireflexionsschicht 16 geöffnet. Die sich daraus ergebende Situation ist in Fig. 2b gezeigt.
Mit Hilfe eines anisotropen Trockenätzverfahrens wird nun die Titannitridschicht 15 zu einer Hartmaske 19 struktu­ riert. Dabei wird bevorzugt ein flourhaltiges Ätzgas einge­ setzt, welches die Titannitridschicht 15 ätzt. Dabei wird der Ätzprozeß kurz vor oder in der Titannitridschicht gestoppt. Anschließend wird der Rest der Lackmaske 17 sowie die Antire­ flexionschicht 16 mit Hilfe eines sauerstoffhaltigen Plasmas verascht. Die sich daraus ergebende Situation ist in Fig. 2c gezeigt.
Es folgt die Strukturierung des Schichtstapels betehend aus der Titanschicht 14, der Aluminiumschicht 13 und der Ti­ tanschicht 12. Auch diese Strukturierung wird wiederum mit Hilfe eines anisotropen Trockenätzverfahrens durchgeführt. Dabei wird bevorzugt ein chlorhaltiges Ätzgas eingesetzt. Durch die Strukturierung der Titanschicht 14, der Aluminium­ schicht 13 und der Titanschicht 12 sind die Leiterbahnen 20 fertiggestellt. Die Hartmaske 19 wird bei dieser Strukturie­ rung weitgehend verbraucht. Eventuell noch vorhandene Reste der Hartmask 19 werden nicht entfernt. Die sich daraus erge­ bende Situation ist in Fig. 2d gezeigt.

Claims (12)

1. Verfahren zur Erzeugung von Leiterbahnen, insbesondere zur Erzeugung von Aluminiumleiterbahnen mit den Schritten:
  • a) ein Substrat wird bereitgestellt;
  • b) eine leitende Schicht, insbesondere eine Aluminium­ schicht, wird auf das Substrat aufgebracht,
  • c) eine Titannitridschicht wird auf die leitende Schicht aufgebracht,
  • d) eine Lackmaske wird die Titannitridschicht aufgebracht,
  • e) mit Hilfe der Lackmaske wird die Titannitridschicht zu einer Hartmaske strukturiert,
  • f) die Lackmaske wird entfernt, und
  • g) mit Hilfe der Hartmaske wird die leitende Schicht zu Leiterbahnen strukturiert.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Titannitridschicht eine Dicke zwischen 60 und 200 nm aufweist.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass als leitende Schicht eine Aluminiumschicht verwendet wird, welche Zusätze aus Kupfer und/oder Silizium aufweist.
4. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der leitenden Schicht in Schritt b) ei­ ne Titan- oder Titannitridschicht oder Ti­ tan/Titannitridschicht auf das Substrat aufgebracht wird.
5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der Titannitridschicht in Schritt c) eine Titanschicht auf die leitende Schicht aufgebracht wird.
6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass vor dem Aufbringen der Lackmaske in Schritt d) eine Anti­ reflexionschicht auf die Titannitridschicht aufgebracht wird.
7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in Schritt e) die Titannitridschicht mit Hilfe eines ani­ sotropen Trockenätzverfahrens zu einer Hartmaske struktu­ riert.
8. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in Schritt g) die leitende Schicht mit Hilfe eines ani­ sotropen Trockenätzverfahrens zu Leiterbahnen struktu­ riert.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass das anisotrope Trockenätzverfahren mit einem chlorhaltigem Ätzgas durchgeführt wird.
10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass in Schritt f) die Lackmaske mit einem sauerstoffhaltigem Plasma entfernt wird.
11. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahnen ein Aspektverhältnis größer als 2 aufwei­ sen.
12. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Leiterbahnen eine Höhe von mehr als 350 nm und eine Breite von weniger als 180 nm aufweisen.
DE2000162639 2000-12-15 2000-12-15 Verfahren zur Erzeugung von Leiterbahnen Withdrawn DE10062639A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE2000162639 DE10062639A1 (de) 2000-12-15 2000-12-15 Verfahren zur Erzeugung von Leiterbahnen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2000162639 DE10062639A1 (de) 2000-12-15 2000-12-15 Verfahren zur Erzeugung von Leiterbahnen

Publications (1)

Publication Number Publication Date
DE10062639A1 true DE10062639A1 (de) 2002-07-04

Family

ID=7667339

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2000162639 Withdrawn DE10062639A1 (de) 2000-12-15 2000-12-15 Verfahren zur Erzeugung von Leiterbahnen

Country Status (1)

Country Link
DE (1) DE10062639A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US5968711A (en) * 1998-04-28 1999-10-19 Vanguard International Semiconductor Corporation Method of dry etching A1Cu using SiN hard mask
EP0987745A1 (de) * 1998-09-15 2000-03-22 Siemens Aktiengesellschaft Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
US6087269A (en) * 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6143654A (en) * 1998-01-13 2000-11-07 Samsung Electronics Co. Ltd. Method of forming tungsten pattern for a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728473A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
US6143654A (en) * 1998-01-13 2000-11-07 Samsung Electronics Co. Ltd. Method of forming tungsten pattern for a semiconductor device
US6087269A (en) * 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US5968711A (en) * 1998-04-28 1999-10-19 Vanguard International Semiconductor Corporation Method of dry etching A1Cu using SiN hard mask
EP0987745A1 (de) * 1998-09-15 2000-03-22 Siemens Aktiengesellschaft Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske

Similar Documents

Publication Publication Date Title
DE102005030588B4 (de) Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE102007026372B4 (de) Verfahren zur Ausbildung einer Mikrostruktur in einer Halbleitervorrichtung
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE69031357T2 (de) Halbleiteranordnung mit Mehrschichtleiter
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE102005020132B4 (de) Technik zur Herstellung selbstjustierter Durchführungen in einer Metallisierungsschicht
DE102005020060B4 (de) Verfahren zum Strukturieren eines Dielektrikums mit kleinem ε unter Anwendung einer Hartmaske
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102017208466B4 (de) Verfahren zum Bilden einer niederohmschen Edelmetallzwischenverbindung
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE4102422A1 (de) Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE10244570A1 (de) Liner-Schicht mit geringer Stufenüberdeckung zur Verbesserung des Kontaktwiderstands bei W-Kontakten
DE102004028026B4 (de) Zweischichtige Metallhartmasken zur Verwendung in Dual-Damascene-Ätzschemata und Verfahren zur Bereitstellung der Metallhartmasken
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE19840988A1 (de) Verfahren zum Herstellen einer Kontaktstruktur
DE69416808T2 (de) Verfahren zur Herstellung einer mehrschichtigen Halbleitervorrichtung
DE102006004428A1 (de) Technik zum zerstörungsfreien Überwachen der Metallablösung in Halbleiterbauelementen
DE69935401T2 (de) Herstellungsverfahren für ein Zwischenmetalldielektrikum aus Luft in einer integrierten Schaltung
DE19608883C2 (de) Herstellungsverfahren für eine Halbleitervorrichtung und dadurch hergestellte Halbleitervorrichtung
DE19719909A1 (de) Zweifaches Damaszierverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal