DE10062542A1 - Flipchip in einer gegossenen Verkapselung mit Anschlüssen und Verfahren zu dessen Herstellung - Google Patents
Flipchip in einer gegossenen Verkapselung mit Anschlüssen und Verfahren zu dessen HerstellungInfo
- Publication number
- DE10062542A1 DE10062542A1 DE10062542A DE10062542A DE10062542A1 DE 10062542 A1 DE10062542 A1 DE 10062542A1 DE 10062542 A DE10062542 A DE 10062542A DE 10062542 A DE10062542 A DE 10062542A DE 10062542 A1 DE10062542 A1 DE 10062542A1
- Authority
- DE
- Germany
- Prior art keywords
- base plate
- lead frame
- metallized
- leads
- chip arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/49531—Additional leads the additional leads being a wiring board
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Chipanordnung mit einem Anschlußrahmen, einer Grundplatte und einer Gußmasse. Die Rückseite der Grundplatte ist metallisiert und durch ein innerhalb der die Grundplatte umschließenden Gußmasse definiertes Fenster freigelegt, wenn die Grundplatte mit dem Anschlußrahmen verbunden wird. Zuleitungen auf dem Anshlußrahmen werden mit auf der Grundplatte befindlichen Source- und Gateanschlüssen verbunden, wobei die metallisierte Rückseite der Grundplatte als Drainanschlüsse dient.
Description
Die vorliegende Erfindung bezieht sich auf eine verbesserte Verkapselung und ein
Verfahren zum Verkapseln eines Flipchips, und insbesondere auf ein Flipchip, bei
dem eine Leiterplatte oder Grundplatte an einem Anschlußrahmen befestigt ist, der
dann in eine dünnere Verkapselung eingesetzt wird, so daß die Rückseite der
Grundplatte freiliegt.
In bekannten Leistungstransistorverkapselungen werden im allgemeinen noch
immer Chip- und Drahtbonding-Verbindungsverfahren verwendet. Eine Verein
fachung des Herstellungsvorgangs ist mit Schwierigkeiten verbunden, da alle
Verfahrensschritte wie beispielsweise Grundplattenbefestigung, Drahtbonding und
Vergießen erforderlich sind. Dies führt zu einer Einschränkung der maximalen für
die Grundplatte erlaubten Abmessungen. Somit sind Leistungstransistorverkapse
lungen für Einzelgrundplattenanwendungen geeignet, da die Bildung einer isolierten
Metallanschlußfläche für Leistungstransistorverkapselungen mit mehreren Grund
platten problematisch ist.
Jüngste Versuche zur Verbesserung der Verkapselung von Chipelementen waren
auf eine direkte Verbindung der Anschlußrahmen mit der Grundplatte gerichtet.
Diese Technologie eignet sich jedoch nicht sonderlich für die Herstellung von
Verkapselungen mit dünner oder flacher Kontur oder flachem Profil. Daher neigen
solche Verkapselungen wie auch diejenigen mit Wirebondingverbindungstechnolo
gie zu dicken Abmessungen.
Durch die vorliegende Erfindung wird ein Chipelement bereitgestellt, das einen
Anschlußrahmen mit einer Vielzahl von Zuleitungen und eine mit dem Anschlußrah
men verbundene Grundplatte aufweist. Die Grundplatte weist eine metallische
Rückseite und gegenüber der metallischen Rückseite angeordnete Source- und
Gateanschlüsse auf. Die Grundplatte ist mit dem Anschlußrahmen verbunden, so
daß die Zuleitungen des Anschlußrahmens direkt mit den Anschlüssen verbunden
sind. Die Chipanordnung weist auch ein Gehäuse mit einem darin definierten
Fenster auf. Das Gehäuse umschließt zumindest einen Abschnitt des Anschlußrah
mens und der Grundplatte, so daß sich die metallisierte Rückseite der Grundplatte
in der Nähe des Fensters befindet.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung ist die
Grundplatte über Lotanhäufungen oder Lotkugeln mit dem Anschlußrahmen ver
bunden.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfin
dung weist die Chipanordnung zwei Grundplatten auf.
Des weiteren ist die Erfindung auf ein Verfahren zum Herstellen einer Chipanord
nung gerichtet, mit den Schritten Bereitstellen eines Anschlußrahmens mit einer
Vielzahl von Zuleitungen und einer Grundplattenbefestigungsanschlußfläche und -
stütze, Verbinden einer Grundplatte mit der Grundplattenbefestigungsanschluß
fläche und -stütze, und Verkapseln zumindest eines Abschnitts des Anschlußrah
mens und der Grundplatte, so daß sich eine metallisierte Rückseite der Grundplatte
in der Nähe eines in der Gußverkapselung definierten Fensters befindet.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung umfaßt
das Verfahren den Schritt des Konfigurierens von Zuleitungen des Anschlußrah
mens.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfin
dung umfaßt die Konfigurierung der Zuleitungen das Entfernen von Gußgraten und
Kunstharzen von den Zuleitungen, das Entfernen von Dämm- oder Haltestäben,
und das Lotbeschichten der Zuleitungen.
Gemäß einem noch weiteren bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung weist der Anschlußrahmen vorplattierte oder vorbeschichtete Zuleitun
gen auf.
Gemäß einem noch weiteren bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung weist der Anschlußrahmen vorbeschichtete und vorgeformte Zuleitungen
auf.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfin
dung weist der Anschlußrahmen zwei Grundplattenbefestigungsanschlußflächen
und -stützen auf, wobei eine erste Grundplatte mit einer ersten Grundplattenbefe
stigungsanschlußfläche und -stütze verbunden ist, und eine zweite Grundplatte mit
einer zweiten Grundplattenbefestigungsanschlußfläche und -stütze verbunden ist.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der vorliegenden Erfin
dung ist die Grundplatte über Lotkugeln mit der Grundplattenbefestigungsanschluß
fläche und -stütze verbunden, wobei die Lotkugeln aufgeschmolzen werden.
Somit wird durch die vorliegende Erfindung eine Chipanordnung mit einer dünneren
Verkapselung bereitgestellt, in der aber eine größere Grundplatte untergebracht
werden kann. Gegenüber drahtgebondeten Komponenten ist eine Vergrößerung der
Grundplattenfläche um bis zu 70% realisierbar. Darüber hinaus eignet sich die
vorliegende Erfindung zum Verkapseln mehrerer Grundplatten in der selben Ver
kapselung. Die vorliegende Erfindung ermöglicht eine Verbindung zwischen den
Grundplatten über einen niederohmigen Pfad (basierend auf dem Anschlußrahmen)
mit einer hohen Stromtragfähigkeit. Des weiteren wird durch die vorliegende
Erfindung ein vereinfachtes Herstellungsverfahren bereitgestellt, insbesondere in
Ausführungsbeispielen mit vorbeschichteten und vorgeformten Anschlußrahmen.
Andere Merkmale und Vorteile der Erfindung sind nachfolgend anhand der Be
schreibung bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beilie
genden Zeichnungsfiguren entnehmbar und können verstanden. Hierbei kenn
zeichnen gleiche Bezugszeichen gleiche Bauteile.
Fig. 1A ist eine Draufsicht auf eine Chipanordnung gemäß der vorliegenden
Erfindung.
Fig. 1B ist eine Ansicht von unten auf eine Chipanordnung gemäß der vorlie
genden Erfindung.
Fig. 1C ist eine Schnittansicht einer Chipanordnung gemäß der vorliegenden
Erfindung entlang der Linie A-A in Fig. 1A.
Fig. 1D ist eine Seitenansicht einer Chipanordnung gemäß der vorliegenden
Erfindung.
Fig. 2 ist eine Draufsicht auf einen Anschlußrahmen zur Verwendung bei
der Herstellung einer Chipanordnung gemäß der vorliegenden Erfin
dung.
Fig. 3 ist eine Draufsicht auf einen alternativen Anschlußrahmen zur Ver
wendung bei der Herstellung einer Chipanordnung gemäß der vor
liegenden Erfindung.
Fig. 3A ist eine Draufsicht auf den in Fig. 3 dargestellten Anschlußrahmen
mit gemeinsamer Befestigungsanschlußfläche für zwei Grundplatten.
Fig. 4 ist eine Draufsicht auf eine Grundplatte zur Verwendung bei der Her
stellung einer Chipanordnung gemäß der vorliegenden Erfindung.
Fig. 5 ist eine Ansicht von unten auf eine mit einem Anschlußrahmen ver
bundene und mit einer Gußmasse verkapselte Grundplatte.
Fig. 6 ist eine Draufsicht auf eine Gußmasse, die eine mit einem Anschluß
rahmen mit entfernten Haltestäben verbundene Grundplatte um
schließt oder verkapselt, und eine auf der Gußmasse angebrachte
Markierung.
Fig. 7A ist eine Draufsicht auf einen vorbeschichteten und vorgeformten An
schlußrahmen zur Herstellung einer Chipanordnung gemäß einem
alternativen Ausführungsbeispiel der vorliegenden Erfindung.
Fig. 7B ist eine Schnittansicht des in Fig. 7A gezeigten Anschlußrahmens
entlang der Linie A-A.
Eine Chipanordnung oder Halbleiteranordnung 10 weist einen Anschlußrahmen 11,
einen Chip oder eine Leiter- oder Grundplatte bzw. ein Mikroplättchen 12 und eine
Gußmasse oder ein Gehäuse 13 auf. Die Rückseite 14 der Grundplatte 12 ist
vorzugsweise metallisiert.
Fig. 2 zeigt einen Anschlußrahmen 11a mit einer Vielzahl von Zuleitungen 20 und
einer Grundplattenbefestigungsanschlußfläche 21a und -stütze 22a. Der Anschluß
rahmen besteht vorzugsweise aus einer Kupferbasis und ist auf der Grundplatten
befestigungsanschlußfläche und -stütze entweder silber- oder nickelbeschichtet.
Fig. 3 zeigt einen Anschlußrahmen 11b ähnlich dem Anschlußrahmen 11a. Der
Anschlußrahmen 11b weist zwei Grundplattenbefestigungsanschlußflächen und -
stützen 22b auf und wird somit für eine Chipanordnung mit zwei Chips oder
Grundplatten verwendet. Somit können Chipanordnungen mit mehreren Grund
platten hergestellt werden. Während in Fig. 3 zwei Grundplattenbefestigungs
anschlußflächen gezeigt sind, ist es offensichtlich für den Fachmann, daß auch
Anschlußrahmen mit mehr als zwei Grundplattenbefestigungsanschlußflächen
verwendet werden können, und daher Chipanordnungen mit mehr als zwei Grund
platten hergestellt werden können.
Fig. 3A zeigt einen Anschlußrahmen 11c mit einer gemeinsamen Grundplattenbefe
stigungsanschlußfläche 21c für zwei Grundplatten, so daß eine Verbindung zwi
schen den Grundplatten bereitgestellt werden kann. Durch Verwendung eines
solchen Anschlußrahmens zur Verbindung zweier Grundplatten, kann ein nieder
ohmiger Pfad mit hoher Stromtragfähigkeit erzielt werden. Dies ermöglicht bei
spielsweise eine Herstellung von bidirektionalen Schaltern in MOSFET-Anord
nungen (mit gemeinsamem Sourcekontakt).
Fig. 4 zeigt eine Grundplatte oder einen Chip 12. Wie bereits erwähnt, ist die
rückwärtige Oberfläche 14 der Grundplatte vorzugsweise metallisiert. Die oberseiti
ge Oberfläche 30 der Grundplatte ist vorzugsweise passiviert und weist eine
Vielzahl von Lotanhäufungen oder Lotkugeln 31 auf. Die meisten der Lotkugeln
dienen zum Verbinden eines Sourcebereiches 32 der Grundplatte mit Zuleitungen
des Anschlußrahmens. Eine Lötkugel 33 dient als Gatekugeln und verbindet somit
den Gatebereich 34 der Grundplatte mit einer Gatezuleitung des Anschlußrahmens
über eine Grundplattenbefestigungsstütze 22.
Wenn der Chip mit der Anordnung von Lotkugeln mit der Grundplattenbefesti
gungsanschlußfläche und -stütze in Kontakt gebracht wird, so wird das Lot aufge
schmolzen, vorzugsweise durch Hitzeeinwirkung, um den Chip an dem Anschluß
rahmen zu befestigen und einen guten Kontakt zwischen dem Chip und dem
Anschlußrahmen herzustellen.
Wenn das Lot aufgeschmolzen ist, wird die Chipanordnung mit einer Gußmasse 13
umhüllt oder verkapselt, so daß der Chip und die Grundplattenbefestigungsan
schlußfläche und -stütze von der Gußmasse umschlossen werden.
Wie aus Fig. 5 hervorgeht, weist die Gußmasse 13 ein darin definiertes Fenster 40
auf. Die Chipanordnung wird von der Gußmasse so umschlossen, daß sich die
metallisierte rückwärtige Oberfläche 14 der Grundplatte in der Nähe des Fensters
befindet. Wie aus Fig. 1C hervorgeht, befindet sich die metallisierte rückwärtige
Oberfläche 14 zumindest teilweise innerhalb des Fensters 40, so daß die rückwär
tige Oberfläche 14 mit der rückwärtigen Oberfläche 41 der Gußmasse 13 im
wesentlichen bündig ist. Somit wird die metallisierte Rückoberfläche der Grund
platte nach dem Verkapseln der Chipanordnung mit der Gußmasse durch das
Fenster freigelegt. Wird die Chipanordnung zur Verwendung auf eine Leiterplatine
gesetzt, so dient diese freigelegte Rückoberfläche der Grundplatte als Drainan
schluß der Chipanordnung.
Wenn die Gußmasse 13 auf die Chipanordnung aufgebracht wurde, so ist die
"Verkapselung" der Chipanordnung im wesentlichen abgeschlossen. Dämm-Halte-,
oder Stützstäbe 50 werden entfernt und die Zuleitungen werden von jeglichen
Gußgraten und Harzrückständen, die sich während des Herstellungsvorgangs
angesammelt haben, gereinigt. Falls gewünscht, kann die der Oberfläche mit dem
Fenster gegenüberliegende oberseitige Oberfläche 41 der Gußmasse durch einen
Laser oder Tinte markiert werden, wie in Fig. 6 gezeigt ist, beispielsweise zum
identifizieren der Chipanordnung. Die Zuleitungen werden dann mit einem Lot
beschichtet und an den Enden der Zuleitungen angebrachte Schienen 52 werden
entfernt. Die Zuleitungen werden dann durch biegen oder Formgeben so kon
figuriert, daß der Chip auf eine Leiterplatine gesetzt werden kann. Wie aus Fig. 1C,
werden die Zuleitungen so konfiguriert, daß die Enden im wesentlichen koplanar zu
der freigelegten Rückoberfläche 14 der Grundplatte sind.
Gemäß einem alternativen Herstellungsverfahren wird der Anschlußrahmen vor
dem Beginn des Herstellungsvorgangs vorbeschichtet oder vorplattiert. Der An
schlußrahmen wird vorzugsweise mit NiPd vorbeschichtet. Das Herstellungsver
fahren läuft gemäß der vorstehenden Beschreibung mit der Ausnahme, daß der
Schritt des Lotbeschichtens der Zuleitungen nicht mehr erforderlich ist.
Darüber hinaus werden die Zuleitungen des Anschlußrahmens gemäß einem noch
weiteren Ausführungsbeispiel des Herstellungsverfahrens "vorgeformt". Der
Anschlußrahmen wird vorzugsweise vor dem Herstellungsvorgang mit NiPd beschichtet
oder plattiert und die Zuleitungen des Anschlußrahmens werden vor
geformt und konfiguriert, wie aus den Fig. 7A und 7B hervorgeht. Somit verläuft
der Herstellungsvorgang gemäß der vorstehenden Beschreibung, wobei aber die
Schritte des Beschichtens der Zuleitungen mit einem Lot und des Konfigurierens
der Zuleitungen nicht mehr erforderlich sind.
Dementsprechend kann der Herstellungsvorgang durch Bereitstellen von Anschluß
rahmen für die Herstellung einer Chipanordnung gemäß der vorliegenden Erfindung,
bei denen die Anschlußrahmen vorbeschichtet und/oder die Zuleitungen vorgeformt
sind, vereinfacht und verkürzt werden. Dadurch wird ein schnellerer, effizienterer
und kostengünstigerer Herstellungsvorgang ermöglicht.
Die Grundplatte 12 kann in der für ein Vielzahl von Anwendungen allgemein
bekannten Art hergestellt werden.
Somit wird durch die vorliegende Erfindung eine Chipanordnung bereitgestellt, die
eine dünnere oder flachere Verkapselung aufweist, die durch Verwendung eines
einzelnen Anschlußrahmens und Verwendung der rückwärtig metallisierten Ober
fläche der Grundplatte als Drainkontakte eine größere Grundplatte aufnehmen
kann. Gegenüber drahtgebondeten Komponenten ist eine Erhöhung der Grund
plattenfläche um bis zu 70% realisierbar. Des weiteren wird durch die vorliegende
Erfindung ein vereinfachtes Herstellungsverfahren bereitgestellt, insbesondere bei
Ausführungsbeispielen mit vorbeschichteten und vorgeformten Anschlußrahmen.
Obwohl die Erfindung unter Bezugnahme auf spezifische Ausführungsbeispiele
beschrieben wurde, ist zu bemerken, daß beabsichtigt ist, daß alle Modifikationen
und Äquivalente als innerhalb des Geistes der anhängenden Ansprüche liegend
angesehen werden.
Claims (17)
1. Chipanordnung mit:
einem Anschlußrahmen mit einer Vielzahl von Zuleitungen,
einer Grundplatte mit einer metallisierten Rückseite und gegenüber der metallisierten Rückseite angeordneten Source- und Gateanschlüssen, wobei die Grundplatte so mit dem Anschlußrahmen verbunden ist, daß die Zulei tungen des Anschlußrahmens direkt mit den Anschlüssen verbunden sind, und
ein Gehäuse mit einem darin definierten Fenster, wobei das Gehäuse zu mindest einen Abschnitt des Anschlußrahmens und der Grundplatte um schließt,
wobei die Grundplatte bezüglich des Gehäuses so positioniert ist, das sich die metallisierte Rückseite in der Nähe des Fensters befindet.
einem Anschlußrahmen mit einer Vielzahl von Zuleitungen,
einer Grundplatte mit einer metallisierten Rückseite und gegenüber der metallisierten Rückseite angeordneten Source- und Gateanschlüssen, wobei die Grundplatte so mit dem Anschlußrahmen verbunden ist, daß die Zulei tungen des Anschlußrahmens direkt mit den Anschlüssen verbunden sind, und
ein Gehäuse mit einem darin definierten Fenster, wobei das Gehäuse zu mindest einen Abschnitt des Anschlußrahmens und der Grundplatte um schließt,
wobei die Grundplatte bezüglich des Gehäuses so positioniert ist, das sich die metallisierte Rückseite in der Nähe des Fensters befindet.
2. Chipanordnung nach Anspruch 1,
wobei die Grundplatte über Lotkugeln mit dem Anschlußrahmen verbunden
ist.
3. Chipanordnung nach Anspruch 1,
wobei der Anschlußrahmen dort silberbeschichtet ist, wo der Anschlußrah
men mit den Anschlüssen verbunden ist.
4. Chipanordnung nach Anspruch 1,
wobei der Anschlußrahmen dort nickelbeschichtet ist, wo der Anschlußrah
men mit den Anschlüssen verbunden ist.
5. Chipanordnung nach Anspruch 1,
wobei die Anordnung zwei Grundplatten mit jeweils metallisierter Rückseite
und jeweils gegenüber der metalliserten Rückseite angeordneten Source-
und Gateanschlüssen aufweist, wobei die Grundplatten mit entsprechenden
Grundplattenbefestigungsanschlußflächen des Anschlußrahmens so ver
bunden sind, daß die Zuleitungen des Anschlußrahmens direkt mit den
Anschlüssen verbunden sind, und wobei das Gehäuse zwei darin definierte
Fenster aufweist und die Grundplatten bezüglich des Gehäuses so positio
niert sind, daß sich die metallisierten Rückseiten in der Nähe eines entsprechenden
Fensters befinden.
6. Chipanordnung nach Anspruch 5,
wobei die Grundplattenbefestigungsanschlußflächen miteinander verbunden
sind.
7. Verfahren zum Herstellen einer Chipanordnung, wobei das Verfahren um
faßt:
Bereitstellen eines Anschlußrahmens mit Zuleitungen,
Bereitstellen einer Grundplatte mit einer metallisierten Grundplatte,
Verbinden der Grundplatte mit dem Anschlußrahmen, und
Umschließen der Grundplatte mit einem Gehäuse, so daß sich die metalli sierte Rückseite der Grundplatte in der Nähe eines innerhalb des Gehäuses definierten Fensters befindet.
Bereitstellen eines Anschlußrahmens mit Zuleitungen,
Bereitstellen einer Grundplatte mit einer metallisierten Grundplatte,
Verbinden der Grundplatte mit dem Anschlußrahmen, und
Umschließen der Grundplatte mit einem Gehäuse, so daß sich die metalli sierte Rückseite der Grundplatte in der Nähe eines innerhalb des Gehäuses definierten Fensters befindet.
8. Verfahren nach Anspruch 7,
weiterhin umfassend Konfigurieren der Vielzahl von Zuleitungen.
9. Verfahren nach Anspruch 8,
weiterhin umfassend Entfernen von Haltestäben des Anschlußrahmens,
Entfernen von Gußgraten und Kunstharzen von den Zuleitungen und Be
schichten der Zuleitungen mit einem Lot.
10. Verfahren nach Anspruch 7,
weiterhin umfassend Markieren des Gehäuses auf einer dem Fenster gegen
überliegenden Oberfläche.
11. Verfahren nach Anspruch 10,
wobei das Markieren durch einen Laser erfolgt.
12. Verfahren nach Anspruch 10,
wobei das Markieren durch Tinte erfolgt.
13. Verfahren nach Anspruch 7,
wobei der Anschlußrahmen vorbeschichtete Zuleitungen aufweist.
14. Verfahren nach Anspruch 7,
wobei der Anschlußrahmen vorgeformte Zuleitungen aufweist.
15. Verfahren nach Anspruch 7,
wobei der Anschlußrahmen vorbeschichtete Zuleitungen und vorgeformte
Zuleitungen aufweist.
16. Verfahren nach Anspruch 7,
wobei die Grundplatte mit der Grundplattenbefestigungsanschlußfläche und
-stütze des Anschlußrahmens über Lotkugeln verbunden wird, und wobei
die Lotkugeln aufgeschmolzen werden.
17. Verfahren nach Anspruch 7,
wobei der Anschlußrahmen 2 Grundplattenbefestigungsanschlußflächen
und -stützen aufweist, und das Verfahren des weiteren umfaßt Bereitstellen
zweier Grundplatten mit jeweils metallisierter Rückseite, und Verbinden der
ersten der beiden Grundplatten mit der ersten Grundplattenbefestigungs
anschlußfläche und -stütze, Verbinden einer zweiten der beiden Grund
platten mit der zweiten Grundplattenbefestigungsanschlußfläche und -
stütze.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/464,885 US6720642B1 (en) | 1999-12-16 | 1999-12-16 | Flip chip in leaded molded package and method of manufacture thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10062542A1 true DE10062542A1 (de) | 2001-06-21 |
Family
ID=23845652
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10062542A Withdrawn DE10062542A1 (de) | 1999-12-16 | 2000-12-15 | Flipchip in einer gegossenen Verkapselung mit Anschlüssen und Verfahren zu dessen Herstellung |
Country Status (4)
Country | Link |
---|---|
US (5) | US6720642B1 (de) |
JP (1) | JP2001203310A (de) |
DE (1) | DE10062542A1 (de) |
TW (1) | TW473966B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10243699A1 (de) * | 2002-09-20 | 2004-04-01 | Festo Ag & Co. | Verfahren zur Herstellung eines Mikroventils |
US7084488B2 (en) | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
US7122884B2 (en) | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
US8541890B2 (en) | 2002-08-30 | 2013-09-24 | Fairchild Semiconductor Corporation | Substrate based unmolded package |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6754471B1 (en) * | 1999-12-06 | 2004-06-22 | Skyworks Solutions, Inc. | Surface acoustic wave filter packaging |
US6720642B1 (en) * | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
US6870254B1 (en) | 2000-04-13 | 2005-03-22 | Fairchild Semiconductor Corporation | Flip clip attach and copper clip attach on MOSFET device |
US6661082B1 (en) * | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
US6753605B2 (en) * | 2000-12-04 | 2004-06-22 | Fairchild Semiconductor Corporation | Passivation scheme for bumped wafers |
US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
US6469384B2 (en) * | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
US6777786B2 (en) * | 2001-03-12 | 2004-08-17 | Fairchild Semiconductor Corporation | Semiconductor device including stacked dies mounted on a leadframe |
US6891256B2 (en) * | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
US6943434B2 (en) * | 2002-10-03 | 2005-09-13 | Fairchild Semiconductor Corporation | Method for maintaining solder thickness in flipchip attach packaging processes |
CN100390979C (zh) * | 2002-10-03 | 2008-05-28 | 费尔奇尔德半导体公司 | 半导体封装、电子装置及它们的制备方法 |
US7217594B2 (en) * | 2003-02-11 | 2007-05-15 | Fairchild Semiconductor Corporation | Alternative flip chip in leaded molded package design and method for manufacture |
US7196313B2 (en) * | 2004-04-02 | 2007-03-27 | Fairchild Semiconductor Corporation | Surface mount multi-channel optocoupler |
CN101006454B (zh) * | 2004-05-18 | 2012-05-09 | 西尔弗布鲁克研究有限公司 | 利用以许多数据部分编码的签名验证对象 |
DE102004041088B4 (de) * | 2004-08-24 | 2009-07-02 | Infineon Technologies Ag | Halbleiterbauteil in Flachleitertechnik mit einem Halbleiterchip und Verfahren zu seiner Herstellung |
US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
KR101298225B1 (ko) | 2005-06-30 | 2013-08-27 | 페어차일드 세미컨덕터 코포레이션 | 반도체 다이 패키지 및 그의 제조 방법 |
US20070045785A1 (en) * | 2005-08-30 | 2007-03-01 | Noquil Jonathan A | Reversible-multiple footprint package and method of manufacturing |
US7285849B2 (en) * | 2005-11-18 | 2007-10-23 | Fairchild Semiconductor Corporation | Semiconductor die package using leadframe and clip and method of manufacturing |
US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
US7541221B2 (en) * | 2006-02-04 | 2009-06-02 | Stats Chippac Ltd. | Integrated circuit package system with leadfinger support |
US7868432B2 (en) * | 2006-02-13 | 2011-01-11 | Fairchild Semiconductor Corporation | Multi-chip module for battery power control |
US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
US7618896B2 (en) * | 2006-04-24 | 2009-11-17 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple dies and a common node structure |
US7656024B2 (en) * | 2006-06-30 | 2010-02-02 | Fairchild Semiconductor Corporation | Chip module for complete power train |
US7564124B2 (en) * | 2006-08-29 | 2009-07-21 | Fairchild Semiconductor Corporation | Semiconductor die package including stacked dice and heat sink structures |
US8106501B2 (en) * | 2008-12-12 | 2012-01-31 | Fairchild Semiconductor Corporation | Semiconductor die package including low stress configuration |
US7768105B2 (en) * | 2007-01-24 | 2010-08-03 | Fairchild Semiconductor Corporation | Pre-molded clip structure |
US7821116B2 (en) * | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
KR101489325B1 (ko) * | 2007-03-12 | 2015-02-06 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
US7659531B2 (en) * | 2007-04-13 | 2010-02-09 | Fairchild Semiconductor Corporation | Optical coupler package |
US7683463B2 (en) * | 2007-04-19 | 2010-03-23 | Fairchild Semiconductor Corporation | Etched leadframe structure including recesses |
JP5090088B2 (ja) * | 2007-07-05 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US7902657B2 (en) * | 2007-08-28 | 2011-03-08 | Fairchild Semiconductor Corporation | Self locking and aligning clip structure for semiconductor die package |
US7737548B2 (en) | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
US20090057855A1 (en) * | 2007-08-30 | 2009-03-05 | Maria Clemens Quinones | Semiconductor die package including stand off structures |
US7589338B2 (en) * | 2007-11-30 | 2009-09-15 | Fairchild Semiconductor Corporation | Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice |
US20090140266A1 (en) * | 2007-11-30 | 2009-06-04 | Yong Liu | Package including oriented devices |
KR20090062612A (ko) * | 2007-12-13 | 2009-06-17 | 페어차일드코리아반도체 주식회사 | 멀티 칩 패키지 |
US7781872B2 (en) * | 2007-12-19 | 2010-08-24 | Fairchild Semiconductor Corporation | Package with multiple dies |
US20090166826A1 (en) * | 2007-12-27 | 2009-07-02 | Janducayan Omar A | Lead frame die attach paddles with sloped walls and backside grooves suitable for leadless packages |
US7791084B2 (en) | 2008-01-09 | 2010-09-07 | Fairchild Semiconductor Corporation | Package with overlapping devices |
US8106406B2 (en) | 2008-01-09 | 2012-01-31 | Fairchild Semiconductor Corporation | Die package including substrate with molded device |
US7626249B2 (en) * | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
JP2009170476A (ja) * | 2008-01-11 | 2009-07-30 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
US7758029B2 (en) * | 2008-02-07 | 2010-07-20 | Seville Classics Inc. | Cutting board with replaceable cutting sheets |
KR101524545B1 (ko) * | 2008-02-28 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 및 그 제조 방법 |
US8018054B2 (en) * | 2008-03-12 | 2011-09-13 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple semiconductor dice |
US7768108B2 (en) | 2008-03-12 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die package including embedded flip chip |
KR101519062B1 (ko) * | 2008-03-31 | 2015-05-11 | 페어차일드코리아반도체 주식회사 | 반도체 소자 패키지 |
US20090278241A1 (en) * | 2008-05-08 | 2009-11-12 | Yong Liu | Semiconductor die package including die stacked on premolded substrate including die |
US8193618B2 (en) | 2008-12-12 | 2012-06-05 | Fairchild Semiconductor Corporation | Semiconductor die package with clip interconnection |
US7973393B2 (en) * | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
US8222718B2 (en) * | 2009-02-05 | 2012-07-17 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
US8581376B2 (en) * | 2010-03-18 | 2013-11-12 | Alpha & Omega Semiconductor Incorporated | Stacked dual chip package and method of fabrication |
US8513784B2 (en) * | 2010-03-18 | 2013-08-20 | Alpha & Omega Semiconductor Incorporated | Multi-layer lead frame package and method of fabrication |
JP5822468B2 (ja) * | 2011-01-11 | 2015-11-24 | ローム株式会社 | 半導体装置 |
US8421204B2 (en) | 2011-05-18 | 2013-04-16 | Fairchild Semiconductor Corporation | Embedded semiconductor power modules and packages |
US8436429B2 (en) | 2011-05-29 | 2013-05-07 | Alpha & Omega Semiconductor, Inc. | Stacked power semiconductor device using dual lead frame and manufacturing method |
US9536800B2 (en) | 2013-12-07 | 2017-01-03 | Fairchild Semiconductor Corporation | Packaged semiconductor devices and methods of manufacturing |
JP6452313B2 (ja) * | 2014-05-13 | 2019-01-16 | キヤノン株式会社 | 通信装置及びその制御方法、プログラム |
KR20160032958A (ko) | 2014-09-17 | 2016-03-25 | 삼성전자주식회사 | 반도체 패키지 및 이의 제조 방법 |
US9922935B2 (en) | 2014-09-17 | 2018-03-20 | Samsung Electronics Co., Ltd. | Semiconductor package and method of fabricating the same |
DE102015120396A1 (de) * | 2015-11-25 | 2017-06-01 | Infineon Technologies Austria Ag | Halbleiterchip-Package umfassend Seitenwandkennzeichnung |
US20200194347A1 (en) * | 2018-12-18 | 2020-06-18 | Alpha And Omega Semiconductor (Cayman) Ltd. | Semiconductor package and method of making the same |
Family Cites Families (46)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4678358A (en) * | 1985-07-15 | 1987-07-07 | National Semiconductor Corporation | Glass compression seals using low temperature glass |
JPH01134958A (ja) | 1987-11-20 | 1989-05-26 | Hitachi Ltd | 半導体装置 |
US5105536A (en) * | 1989-07-03 | 1992-04-21 | General Electric Company | Method of packaging a semiconductor chip in a low inductance package |
EP0470210A1 (de) | 1989-07-03 | 1992-02-12 | General Electric Company | Verkapselte packung niedriger induktanz mit einem halbleiterchip |
US5147821A (en) * | 1990-09-28 | 1992-09-15 | Motorola, Inc. | Method for making a thermally enhanced semiconductor device by holding a leadframe against a heatsink through vacuum suction in a molding operation |
US5183724A (en) * | 1990-12-18 | 1993-02-02 | Amkor Electronics, Inc. | Method of producing a strip of lead frames for integrated circuit dies in a continuous system |
US5319242A (en) | 1992-03-18 | 1994-06-07 | Motorola, Inc. | Semiconductor package having an exposed die surface |
US5250841A (en) | 1992-04-06 | 1993-10-05 | Motorola, Inc. | Semiconductor device with test-only leads |
NL195026C (nl) * | 1992-04-22 | 2003-06-18 | Yamaha Corporation | Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement. |
JP3230348B2 (ja) * | 1993-09-06 | 2001-11-19 | ソニー株式会社 | 樹脂封止型半導体装置及びその製造方法 |
US5523604A (en) * | 1994-05-13 | 1996-06-04 | International Rectifier Corporation | Amorphous silicon layer for top surface of semiconductor device |
US5554569A (en) * | 1994-06-06 | 1996-09-10 | Motorola, Inc. | Method and apparatus for improving interfacial adhesion between a polymer and a metal |
US6384492B1 (en) | 1995-05-04 | 2002-05-07 | Spinel Llc | Power semiconductor packaging |
US5789809A (en) | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
US5637916A (en) | 1996-02-02 | 1997-06-10 | National Semiconductor Corporation | Carrier based IC packaging arrangement |
US5811879A (en) * | 1996-06-26 | 1998-09-22 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
US6018686A (en) * | 1997-10-31 | 2000-01-25 | Cypress Semiconductor Corp. | Electrically imprinting a semiconductor die with identifying information |
US6249041B1 (en) * | 1998-06-02 | 2001-06-19 | Siliconix Incorporated | IC chip package with directly connected leads |
US6423623B1 (en) | 1998-06-09 | 2002-07-23 | Fairchild Semiconductor Corporation | Low Resistance package for semiconductor devices |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
JP3560488B2 (ja) * | 1999-01-29 | 2004-09-02 | ユナイテッド マイクロエレクトロニクス コープ | マルチチップ用チップ・スケール・パッケージ |
US6214640B1 (en) * | 1999-02-10 | 2001-04-10 | Tessera, Inc. | Method of manufacturing a plurality of semiconductor packages |
US6429509B1 (en) * | 1999-05-03 | 2002-08-06 | United Microelectronics Corporation | Integrated circuit with improved interconnect structure and process for making same |
TW463346B (en) * | 1999-05-04 | 2001-11-11 | Sitron Prec Co Ltd | Dual-leadframe package structure and its manufacturing method |
US6307755B1 (en) | 1999-05-27 | 2001-10-23 | Richard K. Williams | Surface mount semiconductor package, die-leadframe combination and leadframe therefor and method of mounting leadframes to surfaces of semiconductor die |
US6448110B1 (en) | 1999-08-25 | 2002-09-10 | Vanguard International Semiconductor Corporation | Method for fabricating a dual-chip package and package formed |
US6388336B1 (en) * | 1999-09-15 | 2002-05-14 | Texas Instruments Incorporated | Multichip semiconductor assembly |
US6198163B1 (en) | 1999-10-18 | 2001-03-06 | Amkor Technology, Inc. | Thin leadframe-type semiconductor package having heat sink with recess and exposed surface |
US6319755B1 (en) * | 1999-12-01 | 2001-11-20 | Amkor Technology, Inc. | Conductive strap attachment process that allows electrical connector between an integrated circuit die and leadframe |
US6744124B1 (en) * | 1999-12-10 | 2004-06-01 | Siliconix Incorporated | Semiconductor die package including cup-shaped leadframe |
US6720642B1 (en) * | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
US6452278B1 (en) | 2000-06-30 | 2002-09-17 | Amkor Technology, Inc. | Low profile package for plural semiconductor dies |
US6661082B1 (en) | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
US6699728B2 (en) * | 2000-09-06 | 2004-03-02 | Osram Opto Semiconductors Gmbh | Patterning of electrodes in oled devices |
US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
US6469384B2 (en) | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
US6628880B2 (en) | 2001-04-06 | 2003-09-30 | Windsor Communications, Inc. | Fiber optic cable splice enclosure |
US6683375B2 (en) | 2001-06-15 | 2004-01-27 | Fairchild Semiconductor Corporation | Semiconductor die including conductive columns |
US6528880B1 (en) | 2001-06-25 | 2003-03-04 | Lovoltech Inc. | Semiconductor package for power JFET having copper plate for source and ribbon contact for gate |
US6399418B1 (en) | 2001-07-26 | 2002-06-04 | Amkor Technology, Inc. | Method for forming a reduced thickness packaged electronic device |
US7084488B2 (en) | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
US6633030B2 (en) | 2001-08-31 | 2003-10-14 | Fiarchild Semiconductor | Surface mountable optocoupler package |
US6566749B1 (en) | 2002-01-15 | 2003-05-20 | Fairchild Semiconductor Corporation | Semiconductor die package with improved thermal and electrical performance |
AU2003218085A1 (en) | 2002-03-12 | 2003-09-29 | Fairchild Semiconductor Corporation | Wafer-level coated copper stud bumps |
US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
-
1999
- 1999-12-16 US US09/464,885 patent/US6720642B1/en not_active Expired - Lifetime
-
2000
- 2000-12-15 TW TW089126928A patent/TW473966B/zh not_active IP Right Cessation
- 2000-12-15 JP JP2000381293A patent/JP2001203310A/ja not_active Abandoned
- 2000-12-15 DE DE10062542A patent/DE10062542A1/de not_active Withdrawn
-
2003
- 2003-06-27 US US10/607,633 patent/US6949410B2/en not_active Expired - Lifetime
- 2003-11-05 US US10/702,792 patent/US7154168B2/en not_active Expired - Lifetime
-
2005
- 2005-08-25 US US11/213,182 patent/US7215011B2/en not_active Expired - Lifetime
-
2007
- 2007-03-29 US US11/693,141 patent/US7582956B2/en not_active Expired - Fee Related
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7084488B2 (en) | 2001-08-01 | 2006-08-01 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
US7390698B2 (en) | 2001-08-01 | 2008-06-24 | Fairchild Semiconductor Corporation | Packaged semiconductor device and method of manufacture using shaped die |
US7122884B2 (en) | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
US7560311B2 (en) | 2002-04-16 | 2009-07-14 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
US7906837B2 (en) | 2002-04-16 | 2011-03-15 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
US8541890B2 (en) | 2002-08-30 | 2013-09-24 | Fairchild Semiconductor Corporation | Substrate based unmolded package |
DE10243699A1 (de) * | 2002-09-20 | 2004-04-01 | Festo Ag & Co. | Verfahren zur Herstellung eines Mikroventils |
DE10243699B4 (de) * | 2002-09-20 | 2005-01-05 | Festo Ag & Co. | Verfahren zur Herstellung eines Mikroventils |
Also Published As
Publication number | Publication date |
---|---|
US7215011B2 (en) | 2007-05-08 |
TW473966B (en) | 2002-01-21 |
US20080036056A1 (en) | 2008-02-14 |
US7154168B2 (en) | 2006-12-26 |
US6949410B2 (en) | 2005-09-27 |
US6720642B1 (en) | 2004-04-13 |
US20050167848A1 (en) | 2005-08-04 |
US20050280126A1 (en) | 2005-12-22 |
US7582956B2 (en) | 2009-09-01 |
US20040056364A1 (en) | 2004-03-25 |
JP2001203310A (ja) | 2001-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10062542A1 (de) | Flipchip in einer gegossenen Verkapselung mit Anschlüssen und Verfahren zu dessen Herstellung | |
DE19743767B4 (de) | Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip | |
DE4238646B4 (de) | Halbleiter-Bauelement mit spezieller Anschlusskonfiguration | |
DE4207198C2 (de) | Zuführungsrahmen und dessen Verwendung in einer Halbleitervorrichtung | |
DE112004000258T5 (de) | Alternativer Entwurf für ein Flip Chip in Leaded Molded Package und Verfahren zur Herstellung | |
DE102020108851B4 (de) | Die-zu-leiter-verbindung in der verkapselung eines gegossenen halbleitergehäuses und verfahren zu dessen herstellung | |
DE19708002A1 (de) | Halbleiterbauelement und Anschlußrahmen dafür | |
DE112004000564T5 (de) | Leiterrahmenstruktur mit Öffnung oder Rille für einen Flipchip in a leaded molded package | |
DE10147955A1 (de) | Halbleitervorrichtung | |
DE19716668A1 (de) | Halbleiterchip-Stapelgehäuse mit untenliegenden Zuleitungen | |
DE112005003368T5 (de) | Halbleiterchipgehäuse beinhaltend Universal-Anschlussfläche und Verfahren zur Herstellung derselben | |
DE19817128A1 (de) | Zuleitungsrahmen, den Zuleitungsrahmen benutzende Halbleitervorrichtung und Verfahren zum Herstellen der Halbleitervorrichtung | |
DE112006003036T5 (de) | Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung | |
DE112006003372T5 (de) | Vorrichtung und Verfahren zur Montage eines oben und unten freiliegenden eingehausten Halbleiters | |
EP1155449A1 (de) | Halbleiterbauelement mit einem chipträger mit öffnungen zur kontaktierung durch eine metallfolie | |
DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
DE19743537A1 (de) | Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung | |
DE102009044561A1 (de) | Verfahren zum Herstellen eines Halbleiter-Package unter Verwendung eines Trägers | |
DE19929606A1 (de) | Integrierte Schaltung und Verfahren zu ihrer Herstellung | |
DE102018103979A1 (de) | Baugruppe mit einer Trägereinrichtung mit einem Chip und einer Komponente, die durch eine Öffnung montiert ist | |
DE69114554T2 (de) | Halbleiteranordnung des Harzverkapselungstyps. | |
DE69223825T2 (de) | Isolierter Leiterrahmen für eingekapselte Halbleiteranordnungen | |
EP0907966B1 (de) | Integrierte halbleiterschaltung | |
DE112018005048T5 (de) | Chip mit integrierter schaltung (ic), der zwischen einem offset-leiterrahmen-chip-befestigungspad und einem diskreten chip-befestigungspad befestigt ist | |
DE102020108846B4 (de) | Chip-zu-chip-verbindung in der verkapselung eines vergossenen halbleitergehäuses und verfahren zu dessen herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |