DE10056882C2 - Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat - Google Patents

Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat

Info

Publication number
DE10056882C2
DE10056882C2 DE10056882A DE10056882A DE10056882C2 DE 10056882 C2 DE10056882 C2 DE 10056882C2 DE 10056882 A DE10056882 A DE 10056882A DE 10056882 A DE10056882 A DE 10056882A DE 10056882 C2 DE10056882 C2 DE 10056882C2
Authority
DE
Germany
Prior art keywords
needle
connection contact
test
contact surfaces
test substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10056882A
Other languages
English (en)
Other versions
DE10056882A1 (de
Inventor
Michael Schittenhelm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10056882A priority Critical patent/DE10056882C2/de
Priority to US09/992,290 priority patent/US6724181B2/en
Publication of DE10056882A1 publication Critical patent/DE10056882A1/de
Application granted granted Critical
Publication of DE10056882C2 publication Critical patent/DE10056882C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14Circuits therefor, e.g. for generating test voltages, sensing circuits

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Kali­ brieren eines Testsystems, bei dem zu testende Halbleiterbau­ elemente mittels einer Nadelkarte kontaktiert werden.
Neue Generationen von Halbleiterspeichern arbeiten bei Takt­ frequenzen von weit über 200 MHz. Die Ausbeute funktionsfähi­ ger Bauelemente lässt sich erhöhen, und die Kosten für das Einbauen der Chips in ihr Gehäuse und den anschließenden Test der Komponenten lassen sich einsparen, wenn die erforderli­ chen Testprozeduren auf der Wafer-Ebene durchgeführt werden können. Derartige Testverfahren sind in der GB 2 184 849 A und der DE 198 17 763 A1 beschrieben. Es werden Eichsubstrate verwendet, die mit einer Anzahl von Bauelementen versehen sind, die auf bestimmte elektrische Größen normiert sind oder zumindest genau vermessen wurden. Die Anschlusskontakte die­ ser Bauelemente können mit einer Vorrichtung der Messappara­ tur verbunden werden. Das kann ein koplanarer Wellenleiter­ prüfteil eines Testsystems für ICs sein (GB 2 184 849 A, Sei­ te 1, Zeilen 64-72) oder eine Anordnung von Messspitzen der Testvorrichtung (DE 198 17 763 A1, Spalte 3, Zeilen 9-13).
Die Verbindung zwischen dem Testsystem und dem Bauelement wird durch eine Nadelkarte hergestellt (DE 199 52 943 A1). Bisher werden die Testsysteme nur ohne Nadelkarte kalibriert. Beeinträchtigungen des Signals und Laufzeitfehler in der Na­ delkarte können daher nicht berücksichtigt werden. Um bei dem Test die zeitkritischen Parameter angemessen berücksichtigen zu können, muss bei der Kalibrierung der gesamte Signalweg bis zum Kontaktpunkt mit dem zu testenden Bauelement einbezo­ gen werden. Ein Test von Bauelementen, die für hohe Taktfre­ quenzen vorgesehen sind, ist andernfalls nur unzureichend durchführbar.
Um eine ausreichende Kalibrierung des Testsystems durchführen zu können, ist daher die Kontaktierung jeweils einer Nadel der Nadelkarte mit einer Referenznadel als Bezugspunkt erfor­ derlich. Diese Referenznadel kann ein von der Nadelkarte un­ abhängiger elektrischer Anschluss sein oder auch eine der Na­ deln der Nadelkarte selbst, die als Referenznadel ausgewählt wird. In Anbetracht der Vielzahl zu kontaktierender Nadeln erfordert das Kalibrierungsverfahren eine automatische Kon­ taktierung.
Aufgabe der vorliegenden Erfindung ist es, anzugeben, wie ein Testsystem, das zum Testen von Halbleiterbauelementen auf Wa­ fer-Ebene verwendet wird und bei dem ein zu testendes Bauele­ ment mittels einer Nadelkarte kontaktiert wird, so kalibriert werden kann, dass die Nadelkarte in die Kalibrierung mit ein­ bezogen wird.
Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Das Verfahren ist ausführbar unter Ver­ wendung eines Testsubstrates mit den Merkmalen des Anspruchs 5. Ausgestaltungen ergeben sich aus den abhängigen Ansprü­ chen.
Zum Kalibrieren eines Testsystems für Halbleiterbauelemente wird ein Testsubstrat verwendet, das paarweise einander zuge­ ordnete Anschlusskontaktflächen aufweist, die entsprechend dieser paarweisen Zuordnung in unterschiedlichen Abständen zueinander angeordnet und mit Leiterbahnen etwa gleicher Län­ ge verbunden sind. Auf die Anschlusskontaktflächen eines Paa­ res werden jeweils eine Nadel einer Nadelkarte bzw. eine Re­ ferenznadel aufgesetzt, so dass ein Anschluss kalibriert wer­ den kann. Auf diese Weise werden die von Paar zu Paar unter­ schiedlich zueinander positionierten Anschlusskontaktflächen mit einer jeweiligen Nadel der Nadelkarte und der Referenzna­ del kontaktiert, so dass alle Nadeln der Nadelkarte in die Kalibrierung mittels des durch die Referenznadel gegebenen Bezugspunktes einbezogen werden können. Dadurch, dass die Leiterbahnen, die die beiden Anschlusskontaktflächen jedes Paares miteinander verbinden, etwa dieselbe Länge besitzen, wird eine Angleichung aller Signalwege erreicht.
Es folgt eine genauere Beschreibung eines Beispiels des er­ findungsgemäßen Verfahrens und eines Beispiels eines dafür verwendbaren Testsubstrates anhand der Fig. 1. und 2.
Die Fig. 1 zeigt eine bei dem erfindungsgemäßen Verfahren verwendete Anordnung in einem schematisierten Querschnitt.
Die Fig. 2 zeigt ein erfindungsgemäßes Testsubstrat in Auf­ sicht.
Bei dem erfindungsgemäßen Verfahren wird ein Testsubstrat 1 entsprechend Fig. 1 verwendet, das z. B. eine Siliziumschei­ be sein kann. Auf dem Testsubstrat sind Anschlusskontaktflä­ chen (pads) 21, 22, 23, 24 und weitere Anschlusskontaktflä­ chen 31, 32, 33, 34 angebracht, die paarweise einander zuge­ ordnet und mit einer jeweiligen Leiterbahn 10, 20, 30, 40 elektrisch leitend miteinander verbunden sind. Die Paare ein­ ander zugeordneter Anschlusskontaktflächen müssen nicht not­ wendig disjunkt sein, d. h. je nach Anwendung des Verfahrens können insbesondere mehrere Anschlusskontaktflächen über eine jeweilige Leiterbahn mit derselben weiteren Anschlusskontakt­ fläche verbunden sein. Auf die Anschlusskontaktflächen 21, 22, 23, 24 wird jeweils eine Nadel 5 einer Nadelkarte 6 auf­ gesetzt, die mit einer elektrischen Anschlusszuleitung 7 zu dem Testsystem versehen ist. Auf die weitere Anschlusskon­ taktfläche 31, 32, 33, 34, die der jeweiligen Anschlusskon­ taktfläche zugeordnet ist, wird die Referenznadel 4 einer ebenfalls über eine Anschlusszuleitung 7 mit dem Testsystem verbundenen Vorrichtung aufgesetzt. Das Kontaktieren der An­ schlusskontaktflächen mit den Nadeln kann automatisiert, z. B. mittels eines Roboters, erfolgen.
Fig. 2 zeigt ein in diesem Beispiel scheibenförmiges Test­ substrat 1 in Aufsicht. Es ist anhand dieser stark verein­ fachten und schematisierten Darstellung erkennbar, dass die Anschlusskontaktflächen 21, 22, 23, 24 paarweise mit zugeord­ neten Anschlusskontaktflächen 31, 32, 33, 34 mittels einer jeweiligen Leiterbahn 10, 20, 30, 40 elektrisch leitend ver­ bunden sind. Die paarweise einander zugeordneten Anschluss­ kontaktflächen sind in unterschiedlichen Abständen zueinander angeordnet. Die zur Kontaktierung mit einer Referenznadel vorgesehenen weiteren Anschlusskontaktflächen 31, 32, 33, 34 sind hier auf einer Geraden angeordnet. Das ermöglicht es, diese weiteren Anschlusskontaktflächen nacheinander mit der­ selben Referenznadel zu kontaktieren, indem das Testsubstrat 1 unter den Nadeln von links nach rechts oder von rechts nach links entsprechend der Ausrichtung der Fig. 2 verschoben wird.
Der unterschiedliche Abstand der Anschlusskontaktflächen der einzelnen Paare trägt dem Umstand Rechnung, dass die Nadeln der zu kalibrierenden Nadelkarte unterschiedliche Abstände zu der Referenznadel besitzen. Da die Laufzeit eines Kalibrie­ rungssignals für alle Paare kontaktierter Anschlusskontakt­ flächen bis zur Referenznadel hin gleich sein muss, sind die Leiterbahnen so strukturiert, dass die leitenden Verbindungen zwischen den jeweils einander zugeordneten Anschlusskontakt­ flächen alle etwa dieselbe Länge besitzen. Für jede Art von zu testenden Bauelementen wird eine eigene Nadelkarte mit spezieller Geometrie verwendet, so dass zur Durchführung des Verfahrens ein individuell gestaltetes Testsubstrat 1 verwen­ det wird.
Für die Kalibrierung kann insbesondere eine Halterung verwen­ det werden, in die Wafer mit hergestellten Halbleiterbauele­ menten zu Testzwecken eingesetzt werden. Eine solche Halte­ rung (so genannter "Prober") ermöglicht eine genaue Positio­ nierung des Testsubstrates 1 in Bezug auf die Nadelkarte. Zur Kalibrierung müssen die Anschlusskontaktflächen nacheinander mit den einzelnen Nadeln der Nadelkarte verbunden werden und die weiteren Anschlusskontaktflächen, die diesen Anschluss­ kontaktflächen jeweils zugeordnet sind, mit einer Referenzna­ del. Zu diesem Zweck wird vorzugsweise das Testsubstrat in der Richtung aufeinander folgender weiterer Anschlusskontakt­ flächen bezüglich der Referenznadel verschoben. Die Referenz­ nadel wird dann nacheinander auf die weiteren Anschlusskon­ taktflächen aufgesetzt. Die damit jeweils elektrisch leitend verbundene Kontaktfläche 21, 22, 23, 24 dient dann der lei­ tenden Verbindung einer jeweiligen Nadel der Nadelkarte mit der Referenznadel.
Ein besonderer Vorteil dieses Verfahrens liegt daher darin, dass Vorrichtungen zum Testen von Halbleiter-Wafern mit Bau­ elementen für die erfindungsgemäße Kalibrierung verwendet werden können. Das beschriebene Verfahren bietet eine einfa­ che Möglichkeit, Anschlussnadeln einer Nadelkarte nacheinan­ der mit einer jeweiligen Referenznadel elektrisch leitend zu verbinden. Eine problemlos realisierbare Modifikation des Testsubstrates gestattet es außerdem, gleichzeitig eine Mehr­ zahl von Nadeln mit einer einzigen Referenznadel oder mit je­ weils einer Referenznadel aus einer Vielzahl von Referenzna­ deln zu verbinden. Verschiedene Kalibrierungsschritte unter Verwendung verschiedener Kalibrierungssignale, die voneinan­ der unabhängig eingesetzt werden können, können daher gleich­ zeitig parallel verlaufend durchgeführt werden, was das ge­ samte Kalibrierungsverfahren abkürzt und weiter vereinfacht. Alle derartigen Ausgestaltungen und Modifikationen des Ver­ fahrens lassen sich auf einfache Weise realisieren, indem nur die Strukturierung der Leiter auf dem verwendeten Testsub­ strat geeignet angepasst wird.

Claims (5)

1. Verfahren zum Kalibrieren eines Testsystems,
das zum Testen von Halbleiterbauelementen verwendet wird und bei dem ein zu testendes Bauelement mittels einer Nadelkarte (6) kontaktiert wird,
dadurch gekennzeichnet, dass das Testsystem einschließlich der Nadelkarte kalibriert wird, indem
ein Testsubstrat (1) verwendet wird, das voneinander ge­ trennte Anschlusskontaktflächen (21, 22, 23, 24) für eine Nadel (5) einer Nadelkarte, voneinander getrennte weitere Anschlusskontaktflächen (31, 32, 33, 34) für eine Referenz­ nadel (4) und Leiterbahnen (10, 20, 30, 40) gleicher Länge aufweist, die jeweils eine der Anschlusskontaktflächen mit einer der weiteren Anschlusskontaktflächen elektrisch lei­ tend verbinden,
eine Nadel einer Nadelkarte auf eine Anschlusskontaktfläche (21; 22; 23; 24) gesetzt wird und dazu eine Referenznadel (4) auf eine mit dieser Anschlusskontaktfläche elektrisch leitend verbundene weitere Anschlusskontaktfläche gesetzt wird, und
eine Kalibrierung durchgeführt wird, bei der die Referenz­ nadel als Referenzpunkt eines jeweiligen Signalweges dient.
2. Verfahren nach Anspruch 1, bei dem das Testsubstrat in eine Halterung gesetzt wird und die Halterung oder das Testsubstrat in der Halterung weiter­ bewegt wird, um die Nadeln einer Nadelkarte aufeinander fol­ gend mit verschiedenen Anschlusskontaktflächen des Testsub­ strates zu verbinden.
3. Verfahren nach Anspruch 1 oder 2, bei dem ein Testsubstrat verwendet wird, dessen Leiterbahnen zwischen einer Anschlusskontaktfläche und einer damit verbundenen wei­ teren Anschlusskontaktfläche in etwa dieselbe Länge besitzen.
4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem ein Testsubstrat verwendet wird, auf dem die weiteren An­ schlusskontaktflächen auf einer Geraden angeordnet sind.
5. Testsubstrat zum Kalibrieren eines Testsystems für Halb­ leiterbauelemente, das paarweise elektrisch leitend verbundene Anschlusskontakt­ flächen aufweist, die paarweise in unterschiedlichen Abstän­ den zueinander angeordnet und mit Leiterbahnen gleicher Länge verbunden sind.
DE10056882A 2000-11-16 2000-11-16 Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat Expired - Fee Related DE10056882C2 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10056882A DE10056882C2 (de) 2000-11-16 2000-11-16 Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
US09/992,290 US6724181B2 (en) 2000-11-16 2001-11-16 Method of calibrating a test system for semiconductor components, and test substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10056882A DE10056882C2 (de) 2000-11-16 2000-11-16 Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat

Publications (2)

Publication Number Publication Date
DE10056882A1 DE10056882A1 (de) 2002-06-06
DE10056882C2 true DE10056882C2 (de) 2003-06-05

Family

ID=7663563

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10056882A Expired - Fee Related DE10056882C2 (de) 2000-11-16 2000-11-16 Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat

Country Status (2)

Country Link
US (1) US6724181B2 (de)
DE (1) DE10056882C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004035556B3 (de) * 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts
DE102004031436A1 (de) * 2004-06-29 2006-01-26 Infineon Technologies Ag Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333101B4 (de) 2003-07-21 2008-05-21 Qimonda Ag Kalibrierungseinrichtung für die Kalibrierung eines Testerkanals einer Testereinrichtung, Testersystem und Verfahren zum Kalibrieren eines Testerkanals
US7250626B2 (en) * 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
DE10350337A1 (de) * 2003-10-29 2005-06-16 Infineon Technologies Ag Booster-Schaltung
US7595629B2 (en) * 2004-07-09 2009-09-29 Formfactor, Inc. Method and apparatus for calibrating and/or deskewing communications channels
DE102004057772B3 (de) 2004-11-30 2006-05-24 Infineon Technologies Ag Einsetzbare Kalibriervorrichtung
US7323897B2 (en) * 2004-12-16 2008-01-29 Verigy (Singapore) Pte. Ltd. Mock wafer, system calibrated using mock wafer, and method for calibrating automated test equipment
JP5260172B2 (ja) * 2008-07-31 2013-08-14 東京エレクトロン株式会社 被検査体の検査方法及び被検査体の検査用プログラム
US10768238B2 (en) * 2017-08-21 2020-09-08 Toyota Jidosha Kabushiki Kaisha Inspection method of electrical storage device and manufacturing method thereof
JP6939527B2 (ja) * 2017-12-25 2021-09-22 トヨタ自動車株式会社 蓄電デバイスの検査方法および製造方法
CN111123321A (zh) * 2019-12-03 2020-05-08 深圳华大北斗科技有限公司 导航产品测试***及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2184849A (en) * 1985-06-13 1987-07-01 Plessey Co Plc Calibrating microwave integrated circuit test systems
DE19817763A1 (de) * 1998-04-21 1999-11-04 Texas Instruments Deutschland Verfahren zum Eichen einer Meßvorrichtung
DE19952943A1 (de) * 1999-11-03 2001-06-13 Infineon Technologies Ag Nadelkarten-Justageeinrichtung zur Planarisierung von Nadelsätzen einer Nadelkarte

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162728A (en) * 1990-09-11 1992-11-10 Cray Computer Corporation Functional at speed test system for integrated circuits on undiced wafers
US5485080A (en) * 1993-09-08 1996-01-16 The United States Of America As Represented By The Secretary Of Commerce Non-contact measurement of linewidths of conductors in semiconductor device structures
US6326801B1 (en) * 1996-10-31 2001-12-04 Texas Instruments Incorporated Wafer of semiconductor material with dies, probe areas and leads
US6239590B1 (en) * 1998-05-26 2001-05-29 Micron Technology, Inc. Calibration target for calibrating semiconductor wafer test systems
US6476630B1 (en) * 2000-04-13 2002-11-05 Formfactor, Inc. Method for testing signal paths between an integrated circuit wafer and a wafer tester

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2184849A (en) * 1985-06-13 1987-07-01 Plessey Co Plc Calibrating microwave integrated circuit test systems
DE19817763A1 (de) * 1998-04-21 1999-11-04 Texas Instruments Deutschland Verfahren zum Eichen einer Meßvorrichtung
DE19952943A1 (de) * 1999-11-03 2001-06-13 Infineon Technologies Ag Nadelkarten-Justageeinrichtung zur Planarisierung von Nadelsätzen einer Nadelkarte

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004031436A1 (de) * 2004-06-29 2006-01-26 Infineon Technologies Ag Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
DE102004031436B4 (de) * 2004-06-29 2006-07-27 Infineon Technologies Ag Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
US7375508B2 (en) 2004-06-29 2008-05-20 Infineon Technologies Ag Device and a process for the calibration of a semiconductor component test system
DE102004035556B3 (de) * 2004-07-22 2005-12-08 Infineon Technologies Ag Verfahren und Einrichtung, insbesondere probecard, zum Kalibrieren eines Halbleiter-Baulement-Test-Systems, insbesondere eines Halbleiter-Bauelement-Testgeräts

Also Published As

Publication number Publication date
US20020075030A1 (en) 2002-06-20
US6724181B2 (en) 2004-04-20
DE10056882A1 (de) 2002-06-06

Similar Documents

Publication Publication Date Title
DE19837138B4 (de) Prüfkarte zum Prüfen von Chips mit integrierten Schaltungen
DE2319011C2 (de) Verfahren zum Prüfen eines Leiternetzes auf einem isolierenden Substrat und Anordnung zur Durchführung des Verfahrens
DE10056882C2 (de) Verfahren zum Kalibrieren eines Testsystems für Halbleiterbauelemente und Testsubstrat
DE10392309T5 (de) Eine Anschlusseinheit, eine Platine zum Befestigen eines Prüflings, eine Nadelkarte und eine Bauelemente-Schnittstellenpartie
EP0285799A2 (de) Vorrichtung für die elektrische Funktionsprüfung von Verdrahtungsfeldern, insbesondere von Leiterplatten
EP0838688B1 (de) Vorrichtung und Verfahren zum Prüfen von Leiterplatten
DE10129282A1 (de) Anschlußstruktur und zugehöriger Verbindungsmechanismus
DE10143173A1 (de) Wafersonde
DE102004028185A1 (de) Prüfkarte
DE112010000706B4 (de) Prüfvorrichtung
DE69019436T2 (de) Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen.
DE10259790A1 (de) Prüfplatine zum Prüfen von Halbleitervorrichtungen
DE10042224C2 (de) Modultestsockel für Prüfadapter
DE3723573A1 (de) Vorrichtung zur funktionsueberpruefung integrierter schaltkreise
EP0875767B1 (de) Vorrichtung und Verfahren zum Prüfen von unbestückten Leiterplatten
DE10318181A1 (de) Verfahren und Vorrichtung zur konfigurierbaren Hardwareverstärkten-Programmerzeugung
DE10043193B4 (de) Prüfgerät für Halbleitersubstrate
DE19931278B4 (de) Prüfkarte und IC-Prüfgerät
DE10260238B4 (de) Adapter zum Testen einer oder mehrerer Leiteranordnungen und Verfahren
WO2024061851A1 (de) Verfahren und vorrichtung zum elektrischen kontaktieren von elektronischen bauelementen
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE102004034357A1 (de) Prüfkarten Trägerelement
EP0489052B1 (de) Vorrichtung für die elektrische funktionsprüfung von verdrahtungsfeldern, inbesondere von leiterplatten
DE69430036T2 (de) Testvorrichtung für integrierte Schaltungen
DE112005001223T5 (de) Sondenbaugruppe

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee