DE10023362C2

DE10023362C2 - Verstärkerschaltungsanordnung

Info

Publication number: DE10023362C2
Application number: DE10023362A
Authority: DE
Inventors: Bernhard Wicht; Steffen Paul
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2000-05-12
Filing date: 2000-05-12
Publication date: 2002-10-10
Anticipated expiration: 2020-05-13
Also published as: US6466500B2; DE10023362A1; US20010043119A1

Description

Die vorliegende Erfindung betrifft eine Verstärkerschaltungs anordnung mit einer Datenleitung zur Übertragung eines Daten signals, mit einem Schaltmittel mit einem ersten Anschluß, der mit der Datenleitung verbunden ist, und mit einem Ver stärker zur Stromdetektion mit einem Datensignaleingang, der mit einem zweiten Anschluß des Schaltmittels verbunden ist, bei der der Verstärker eine Regelungsschaltung aufweist zur Regelung eines Eingangswiderstandes des Verstärkers mit einem Anschluß für ein Steuersignal.

Zum Auslesen von Daten beispielsweise eines integrierten Halbleiterspeichers werden Verstärkerschaltungen unterschied licher Art eingesetzt, die üblicherweise auch als Lesever stärker (Sense Amplifier) bezeichnet werden. Ein Verstärker bzw. Leseverstärker ist zum Auslesen eines Datensignals mit einer Datenleitung verbunden, auf der ein Datensignal über tragen wird. In einem integrierten Speicher mit einem matrix förmigen Speicherzellenfeld, bei dem die Speicherzellen zu Einheiten von Wortleitungen und Bitleitungen (bzw. Zeilen- und Spaltenleitungen) zusammengefaßt sind, ist die Datenlei tung beispielsweise als eine der Bitleitungen ausgeführt. Die übertragenen Daten werden jeweils durch den Leseverstärker detektiert und verstärkt.

Die Daten von Speicherzellen werden beispielsweise durch Stromdetektion ausgelesen. Bei der Anwendung des Prinzips der Stromdetektion wird der Strom einer Speicherzelle möglichst niederohmig ausgekoppelt. Dazu werden Verstärker üblicherwei se so ausgeführt, daß sie einen ausreichend kleinen Eingangs widerstand aufweisen. Je geringer dieser Widerstand ist, um so geringer ist im allgemeinen die benötigte Zeit zum Ausle sen des Speicherinhalts, bzw. die Auslesezeit ist unabhängig von der Kapazität der Verbindung von Speicherzelle und Ver stärker.

Ein Leseverstärker beispielsweise eines SRAM-Speichers ist in der Regel deutlich größer als die Breite der Speicherzellen. Aus diesem Grund sind einem Leseverstärker im allgemeinen mehrere Spaltenleitungen zugeordnet, von denen jeweils eine durch eine Multiplexerschaltung an den Leseverstärker ge schaltet ist. Die Multiplexerschaltung, die im Prinzip mehre re Schalter enthält, weist einen positiven Widerstand auf, der in Reihe zum Eingangswiderstand des Leseverstärkers liegt. Die Multiplexerschaltung hat damit einen wesentlichen Einfluß auf das Zeitverhalten beim Lesezugriff des Speichers.

In "Megabit-Class Size-Configurable 250-MHz SRAM Macrocells with a Squashed-Memory-Cell Architecture", Nobutaro SHIBATA, Hiroshi INOKAWA, Keiichiro TOKUNAGA, Soichi OHTA, IEICE Trans. Electron., vol. E82 C, no. 1 January 1999, Page 94- 104, werden verschiedene Anordnungen von Multiplexerschaltun gen und Verstärkern untersucht, um den störenden Einfluß der Multiplexerschaltung auf das Zeitverhalten zu reduzieren.

In "Current Sense Amplifiers for Low-Voltage Memories", Nobu taro SHIBATA, IEICE Trans. Electron., vol. E79-C, no. 8 Au gust 1996, Page 1120-1130, sind Grundzüge zu Prinzipen und zum Entwurf von Verstärkern zur Stromdetektion beschrieben. Verschiedene beschriebene Grundschaltungen eines Verstärkers weisen jeweils einen Datensignaleingang und eine Regelungs schaltung zur Regelung des Eingangswiderstandes des Verstär kers auf. Ein Eingang der Regelungsschaltung ist dabei am Da tensignaleingang des Verstärkers angeschlossen. Damit wird ein vergleichsweise geringer Eingangswiderstand des Verstär kers erreicht. Der Einfluß einer vorgeschalteten Multiplexer schaltung ist jedoch bei dieser Lösung nicht berücksichtigt.

In JP 09172328 A ist eine Eingangsschutzschaltung mit einem Transistorverstärker beschrieben. Die Schaltung weist eine Eingangsleitung auf, die mit einem ersten Anschluß eines Dämpfungsglieds verbunden ist. Ein zweiter Anschluß des Dämp fungsglieds ist mit dem Transistorverstärker verbunden. Wei terhin weist die Schaltung eine Regelungsschaltung auf zur Regelung des variablen Dämpfungsglieds. Ein Eingangsanschluß der Regelungsschaltung ist mit dem Eingang der Schaltung ver bunden.

Die Aufgabe der vorliegenden Erfindung ist es, eine Verstär kerschaltungsanordnung der eingangs genannten Art mit einem Verstärker zur Stromdetektion anzugeben, bei der der Einfluß eines zwischen Datenleitung und Verstärker geschalteten Schaltmittels, das insbesondere in einer Multiplexerschaltung enthalten ist, auf das Zeitverhalten beim Auslesen eines Da tensignals vergleichsweise gering ist.

Die Aufgabe wird mit den Merkmalen des Anspruchs 1 gelöst.

Die Regelungsschaltung des Verstärkers regelt den Eingangswi derstand des Verstärkers, so daß der Verstärker einen ver gleichsweise geringen Eingangswiderstand aufweist. Die Regel größe ist dabei die Spannung. Ein geringer Eingangswiderstand bedeutet dabei, daß sich die Eingangsspannung unabhängig vom Betrag eines Eingangsstromes nur sehr gering ändert. Da der Widerstand des Schaltmittels, das beispielsweise in einer Multiplexerschaltung enthalten ist, in Reihe zum Eingangswi derstand des Datensignaleingangs des Verstärkers liegt, ist der Widerstand der gesamten Schaltungsanordnung zum Auslesen eines Datensignals durch den Widerstand des Schaltmittels er höht.

Indem der Anschluß für das Steuersignal der Regelungsschal tung parallel zum Schaltmittel mit der Datenleitung verbunden ist, wird die Spannung als Regelgröße für die Regelungsschal tung vor dem Schaltmittel abgegriffen. Dadurch ist der Wider stand des Schaltmittels für die Regelung eines Eingangswider standes des Verstärkers mit berücksichtigt. Dadurch wird der Eingangswiderstand der gesamten Schaltungsanordnung zum Aus lesen eines Datensignals kaum durch den in Reihe geschalteten Widerstand des Schaltmittels erhöht. Dadurch entfällt der ne gative Einfluß des Schaltmittels auf das Zeitverhalten beim Auslesevorgang des Datensignals.

Vorteilhafte Aus- und Weiterbildungen sind in Unteransprüchen gekennzeichnet.

In einer vorteilhaften Weiterbildung der Erfindung ist der Anschluß für das Steuersignal der Regelungsschaltung mit ei nem Anschluß eines weiteren Schaltmittels verbunden, ein zweiter Anschluß des weiteren Schaltmittels ist mit der Da tenleitung verbunden. Dadurch ist auch der Anschluß für das Steuersignal der Regelungsschaltung mit einem Schaltmittel versehen. Dadurch ist es möglich, daß mehrere Datenleitungen dem Verstärker zugeordnet werden, von denen jeweils eine bei spielsweise durch eine Multiplexerschaltung an den Verstärker geschaltet ist. Die jeweilige Datenleitung ist über das Schaltmittel und das weitere Schaltmittel mit dem Datensig naleingang des Verstärkers bzw. dem Anschluß für das Steuer signal der Regelungsschaltung verbunden.

Weist die Verstärkerschaltungsanordnung mehrere Datenleitun gen auf, so sind das Schaltmittel und das weitere Schaltmit tel beispielsweise in einer Multiplexerschaltung enthalten. Die Datenleitungen sind dann mit der Multiplexerschaltung verbunden, der Datensignaleingang des Verstärkers und der Anschluß für das Steuersignal der Regelungsschaltung sind e benfalls mit der Multiplexerschaltung verbunden.

In einer Ausführungsform des Verstärkers ist der Datensignal eingang des Verstärkers mit einer steuerbaren Stromquelle verbunden. Der Anschluß für das Steuersignal der Regelungs schaltung ist mit einem Eingang einer Verstärkerschaltung verbunden, ein Ausgang der Verstärkerschaltung ist mit einem Steueranschluß der Stromquelle verbunden. Die Verstärkerschaltung ist beispielsweise zur Spannungsmessung und Span nungsverstärkung geeignet. Dadurch erfolgt ein hochohmiger Abgriff am Anschluß für das Steuersignal der Regelungsschal tung. Das weitere Schaltmittel, das am Anschluß für das Steu ersignal der Regelungsschaltung angeschlossen ist, kann daher ebenfalls relativ hochohmig ausgeführt sein. Ist das weitere Schaltmittel beispielsweise als Transistor ausgeführt, so kann dieser mit einem verhältnismäßig kleinen Flächenbedarf ausgeführt werden.

Da der Anschluß für das Steuersignal der Regelungsschaltung an der Datenleitung angeschlossen ist, wirkt die Regelung des Verstärkers direkt auf die Datenleitung. Dadurch ergibt sich in vorteilhafter Weise eine verringerte Empfindlichkeit der Schaltungseigenschaften der Verstärkerschaltungsanordnung ge genüber Schwankungen im Herstellungsprozeß sowie Temperatur schwankungen.

Die erfindungsgemäße Verstärkerschaltungsanordnung ist vor teilhaft einsetzbar beispielsweise zum Auslesen eines Daten signals einer Speicherzelle eines integrierten Halbleiter speichers. Die Datenleitung ist dazu mit einem Anschluß für ein Lesesignal einer Speicherzelle des integrierten Speichers verbunden. Der integrierte Speicher ist beispielsweise als sogenannter SRAM, ROM oder als DRAM ausgeführt. Weist der in tegrierte Speicher beispielsweise ein matrixförmiges Spei cherzellenfeld auf, bei dem die Speicherzellen zu Einheiten von Wort- und Bitleitungen zusammengefaßt sind, ist die Da tenleitung beispielsweise als eine der Bitleitungen ausge führt. In einer weiteren Ausführung ist die Datenleitung bei spielsweise mit einem Anschluß für ein Lesesignal einer Pho tozelle einer Photozellenmatrix verbunden.

Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren, die Ausführungsbeispiele darstellen, näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsanordnung eines integrierten Spei chers mit einem Speicherzellenfeld, einer Mul tiplexerschaltung und einem Leseverstärker,

Fig. 2 eine Ausführungsform der Erfindung,

Fig. 3 eine Schaltungsanordnung zum Auslesen von Bitlei tungspaaren eines integrierten Speichers,

Fig. 4 eine detailliertere Darstellung einer Ausführungs form der Erfindung.

Fig. 1 zeigt eine Schaltungsanordnung eines integrierten Speichers, der ein Speicherzellenfeld 1, eine Multiplexer schaltung 3 und einen Verstärker bzw. Leseverstärker 2 auf weist. Es kann sich bei dieser Anordnung auch um eine Matrix von Photodioden handeln, bei denen der Strom eines der Pixels ausgelesen werden soll.

Das Speicherzellenfeld 1 ist dabei matrixförmig angeordnet, die Speicherzellen MC sind zu Einheiten von Wortleitungen WL und Bitleitungen BL zusammengefaßt. Die Speicherzellen MC des gezeigten Speichers, beispielsweise eines SRAM, beinhalten jeweils einen Auswahltransistor und zwei rückgekoppelte In verter. Dabei sind Steuereingänge der Auswahltransistoren mit einer der Wortleitungen WL verbunden, während ein Hauptstrom pfad der Auswahltransistoren zwischen einen Invertereingang der jeweiligen Speicherzelle MC und einer der Bitleitungen BL angeordnet ist.

Datenleitungen 71 bis 7n des Speicherzellenfeldes 1 sind mit einer Multiplexerschaltung 3 verbunden. Die Datenleitungen 71 bis 7n sind hier als Bitleitungen BL ausgeführt. Dem Lesever stärker 2 sind mehrere Bitleitungen BL bzw. Datenleitungen 71 bis 7n zugeordnet. Jeweils eine der Leitungen ist durch die Multiplexerschaltung 3 an den Leseverstärker 2 geschaltet.

Die Datenleitungen 71 bis 7n dienen zur Übertragung eines Da tensignals einer der Speicherzellen MC.

In Fig. 2 ist eine Ausführungsform einer erfindungsgemäßen Verstärkerschaltungsanordnung dargestellt mit einer Datenlei tung 7 und einem Verstärker 2 bzw. Leseverstärker 2 zur Stromdetektion eines Datensignals auf der Datenleitung 7. Ein Schaltmittel 4 weist einen ersten Anschluß 41 auf, der mit der Datenleitung 7 verbunden ist. Der Leseverstärker 2 weist einen Datensignaleingang 21 auf, der mit einem Anschluß 42 des Schaltmittels 4 verbunden ist. Der Leseverstärker 2 weist weiterhin eine Regelungsschaltung 5 mit einem Anschluß 51 für ein Steuersignal auf, der mit einem Steuereingang 22 des Le severstärkers 2 verbunden ist. Die Regelungsschaltung 5 dient zur Regelung eines Eingangswiderstandes r_S am Anschluß der Datenleitung 7. Dieser Eingangswiderstand r_S ist in einem Er satzschaltbild im unteren Teil der Fig. 2 schematisch darge stellt.

In der Ausführungsform nach Fig. 2 ist der Anschluß 51 für das Steuersignal über ein weiteres Schaltmittel 6 parallel zum Schaltmittel 4 an der Datenleitung 7 angeschlossen. Dabei ist ein erster Anschluß 61 des weiteren Schaltmittels 6 mit dem Anschluß 51 für das Steuersignal verbunden, ein zweiter Anschluß 62 des Schaltmittels 6 ist mit der Datenleitung 7 verbunden.

Um eine Schaltungsanordnung mit einem niedrigen Eingangswi derstand r_S zu realisieren, wird hier das Prinzip der soge nannten Gegenkopplung angewendet. Einem Eingangsstrom i_IN auf der Datenleitung 7 wird ein betragsgleicher Strom i_OUT gegen gekoppelt. Die Regelgröße ist dabei die Eingangsspannung V_IN, d. h. diese bestimmt den Betrag des Gegenkoppelstromes i_OUT. Das hat zur Folge, daß unabhängig vom Betrag des Eingangs stromes i_IN sich die Eingangsspannung V_IN nur sehr gering än dert. Damit weist die Schaltung einen vergleichsweise gerin gen Eingangswiderstand r_s auf. Da die zu regelnde Spannung durch die Regelungsschaltung 5 vor dem Schaltmittel 4 an der Datenleitung 7 abgegriffen wird, wird der Durchgangswider stand des Schaltmittels 4 in die Regelung der Regelungsschal tung 5 miteinbezogen. Dadurch entfällt der Einfluß des Schaltmittels 4.

Um den Leseverstärker 2 jeweils mit mehreren Datenleitungen verbinden zu können, ist es notwendig, das weitere Schaltmit tel 6 vorzusehen. Damit ist eine Multiplexerfunktion reali sierbar, d. h. der Leseverstärker 2 ist mehreren Datenleitun gen 7 zuordenbar.

Der Datensignaleingang 21 des Leseverstärkers 2 ist mit einer steuerbaren Stromquelle 8 verbunden. Der Steuereingang 22 des Leseverstärkers 2 bzw. der Anschluß 51 für das Steuersignal ist mit einem Eingang einer Verstärkerschaltung 9 verbunden, ein Ausgang der Verstärkerschaltung 9 ist mit einem Steue ranschluß 81 der Stromquelle 8 verbunden. Die Verstärker schaltung 9 ist zur Spannungsmessung und Spannungsverstärkung geeignet. Das bedeutet, durch einen hochohmigen Abgriff an der Datenleitung 7 tritt am Schaltmittel 6 eine relativ ge ringe Strombelastung auf. Das Schaltmittel 6 kann daher rela tiv hochohmig ausgeführt werden, wodurch beispielsweise eine Flächeneinsparung bei der Ausführung des Schaltmittels 6 rea lisiert werden kann. Der Eingang des Leseverstärkers 2 ist damit in einen vergleichsweise niederohmigen Eingang 21 für das Datensignal und einen vergleichsweise hochohmigen Eingang 22 für das Meß- bzw. Steuersignal aufgetrennt.

Da der Steuereingang 22 des Leseverstärkers 2 (im Beispiel über das Schaltmittel 6) direkt mit der Datenleitung 7 ver bunden ist, ergibt sich in vorteilhafter Weise eine verrin gerte Empfindlichkeit der Schaltungseigenschaften gegenüber Schwankungen im Herstellungsprozeß sowie Temperaturschwankun gen.

Fig. 4 zeigt eine detailliertere Darstellung einer Ausfüh rungsform der erfindungsgemäßen Verstärkerschaltungsanord nung. Die steuerbare Stromquelle 8 weist einen Transistor 10 auf, dessen gesteuerte Strecke mit dem Datensignaleingang 21 des Leseverstärkers 2 verbunden ist. Dabei ist der Steue ranschluß 81 der Stromquelle 8 mit dem Steueranschluß des Transistors 10 und dem Ausgang der Verstärkerschaltung 9 ver bunden. Die Verstärkerschaltung 9 ist beispielsweise als nicht invertierender Verstärker ausgeführt, der Transistor 10 als N-Kanal MOS-Transistor. Als Schaltmittel dienen die bei den Transistoren 11 und 12. Sie werden über das Signal SEL beispielsweise einer Multiplexerschaltung angesteuert. Ein P- Kanal-Transistor 13 liefert den Arbeitspunktstrom und dient gleichzeitig zum Vorladen der Datenleitung 7. Die Datenlei tung 7 ist beispielsweise eine der Bitleitungen BL des Spei cherzellenfeldes 1 aus Fig. 1. Der Transistor 12 kann ver gleichsweise hochohmig ausgeführt werden. Hinsichtlich des Flächenbedarfs kann der Transistor 12 folglich deutlich klei ner als der Transistor 11 dimensioniert werden. Dadurch wird der Platzbedarf durch den Transistor 12 nicht wesentlich er höht.

Fig. 3 zeigt eine Schaltungsanordnung mit mehreren Datenlei tungen, die jeweils zu Paaren von komplementären Signalen führenden Bitleitungen BL und BL zusammen gefaßt sind. Ent sprechend weist der Leseverstärker 2 jeweils einen Datensig naleingang 21 und einen Steuereingang 22 für die Bitleitung BL bzw. für die dazu komplementäre Bitleitung BL auf. Die Schaltmittel 4 und 6 aus Fig. 2 sind dabei jeweils für eine der Bitleitungen BL bzw. BL in der Multiplexerschaltung 3 enthalten.

Claims

1. Verstärkerschaltungsanordnung
mit einer Datenleitung (7) zur Übertragung eines Datensi gnals,
mit einem Schaltmittel (4) mit einem ersten Anschluß (41), der mit der Datenleitung (7) verbunden ist,
mit einem Verstärker (2) zur Stromdetektion mit einem Da tensignaleingang (21), der mit einem zweiten Anschluß (42) des Schaltmittels (4) verbunden ist,
bei der der Verstärker (2) eine Regelungsschaltung (5) auf weist zur Regelung eines Eingangswiderstandes (r_S) des Ver stärkers (2) mit einem Anschluß (51) für ein Steuersignal,
dadurch gekennzeichnet, daß
der Anschluß (51) für das Steuersignal der Regelungsschaltung (5) parallel zum Schaltmittel (4) mit dem ersten Anschluß (41) des Schaltmittels und mit der Datenleitung (7) verbunden ist.

2. Verstärkerschaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß
der Anschluß (51) für das Steuersignal mit einem ersten Anschluß (61) eines weiteren Schaltmittels (6) verbunden ist,
ein zweiter Anschluß (62) des weiteren Schaltmittels (6) mit der Datenleitung (7) verbunden ist.

3. Verstärkerschaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß
die Verstärkerschaltungsanordnung mehrere Datenleitungen (71; 7n) aufweist,
das Schaltmittel (4) und das weitere Schaltmittel (6) in einer Multiplexerschaltung (3) enthalten sind,
die Datenleitungen (71; 7n) mit der Multiplexerschaltung (3) verbunden sind,
der Datensignaleingang (21) des Verstärkers (2) und der Anschluß (51) für das Steuersignal der Regelungsschaltung (5) mit der Multiplexerschaltung (3) verbunden sind.

4. Verstärkerschaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die Datenleitungen (71; 7n) jeweils zu Paaren von komplemen tären Signalen führenden Datenleitungen zusammengefaßt sind.

5. Verstärkerschaltungsanordnung nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß
der Datensignaleingang (21) des Verstärkers (2) mit einer steuerbaren Stromquelle (8) verbunden ist,
der Anschluß (51) für das Steuersignal der Regelungsschal tung (5) mit einem Eingang einer Verstärkerschaltung (9) verbunden ist,
ein Ausgang der Verstärkerschaltung (9) mit einem Steue ranschluß (81) der Stromquelle (8) verbunden ist.

6. Verstärkerschaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet, daß
die steuerbare Stromquelle (8) einen Transistor (10) auf weist, dessen gesteuerte Strecke mit dem Datensignaleingang (21) des Verstärkers (2) verbunden ist, und
der Steueranschluß (81) der Stromquelle (8) mit dem Steue ranschluß des Transistors (10) verbunden ist.

7. Verstärkerschaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß
die Verstärkerschaltung (9) einen nicht invertierenden Ver stärker aufweist und
der Transistor (10) als N-Kanal MOS-Transistor ausgeführt ist.

8. Verstärkerschaltungsanordnung nach einem der vorhergehen den Ansprüche, dadurch gekennzeichnet, daß die Datenleitung (7) mit einem Anschluß für ein Lesesignal einer Speicherzelle (MC) eines integrierten Speichers verbun den ist.

9. Verstärkerschaltungsanordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Datenleitung (7) mit einem Anschluß für ein Lesesignal einer Photozelle einer Photozellenmatrix verbunden ist.